KR20140073641A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR20140073641A
KR20140073641A KR1020120138990A KR20120138990A KR20140073641A KR 20140073641 A KR20140073641 A KR 20140073641A KR 1020120138990 A KR1020120138990 A KR 1020120138990A KR 20120138990 A KR20120138990 A KR 20120138990A KR 20140073641 A KR20140073641 A KR 20140073641A
Authority
KR
South Korea
Prior art keywords
signal
address signal
control
memory
fuse
Prior art date
Application number
KR1020120138990A
Other languages
English (en)
Inventor
최돈현
이강열
유정택
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120138990A priority Critical patent/KR20140073641A/ko
Publication of KR20140073641A publication Critical patent/KR20140073641A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 복수의 메모리 영역 중에서 어느 하나가 로컬 어드레스 신호에 응답하여 선택되도록 구성된 메모리 블록; 상기 메모리 블록의 테스트 결과에 상응하는 퓨즈 신호를 제어 신호로서 출력하도록 구성된 퓨즈 블록; 및 상기 제어 신호에 응답하여 외부 어드레스 신호에 상관없이 상기 복수의 메모리 영역 중에서 기 설정된 하나 또는 그 이상의 메모리 영역을 선택하기 위한 상기 로컬 어드레스 신호를 생성하도록 구성된 디코더를 포함한다.

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 집적회로에 관한 것이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 집적회로(1)는 메모리 블록(10) 및 디코더(20)를 포함한다.
메모리 블록(10)은 복수 예를 들어, 4개의 메모리 영역(LU, LD, RU, RD)으로 구분될 수 있다.
이때 4개의 메모리 영역(LU, LD, RU, RD)은 편의상, 좌측 상부 영역(LU), 좌측 하부 영역(LD), 우측 상부 영역(RU) 및 우측 하부 영역(RD)으로 구분한 것이다.
4개의 메모리 영역(LU, LD, RU, RD)은 각각 로컬 어드레스 신호(LANM<0:3>) 각각에 의해 선택된다.
디코더(20)는 외부 어드레스 신호(A<N, M>)를 디코딩하여 로컬 어드레스 신호(LANM<0:3>)를 생성한다.
이때 테스트 과정 특히, 패키징 이후의 테스트 과정에서 4개의 메모리 영역(LU, LD, RU, RD) 중에서 일부의 메모리 영역이 구제 불가능한 페일(Fail) 즉, 불량으로 판정되는 경우, 해당 다이(Die) 전체가 불량 판정되는 문제가 발생하게 된다.
메모리 집적도(Density)가 Giga bit 단위로 증가하는 상황에서 상술한 일부 메모리 영역의 불량으로 인한 전체 다이의 불량 판정은 수율을 낮추고 결국, 생산성 저하의 문제를 초래하게 된다.
본 발명의 실시예는 패키징 이후에 일부 메모리 영역의 불량이 발생하더라도 나머지 영역을 이용하여 집적도를 낮추어 사용이 가능하도록 할 수 있는 반도체 집적회로를 제공한다.
본 발명의 실시예는 복수의 메모리 영역 중에서 어느 하나가 로컬 어드레스 신호에 응답하여 선택되도록 구성된 메모리 블록; 상기 메모리 블록의 테스트 결과에 상응하는 퓨즈 신호를 제어 신호로서 출력하도록 구성된 퓨즈 블록; 및 상기 제어 신호에 응답하여 외부 어드레스 신호에 상관없이 상기 복수의 메모리 영역 중에서 기 설정된 하나 또는 그 이상의 메모리 영역을 선택하기 위한 상기 로컬 어드레스 신호를 생성하도록 구성된 디코더를 포함할 수 있다.
본 기술은 일부 메모리 영역의 불량이 발생하더라도 사용이 가능하므로 수율을 높여 생산성을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 반도체 집적회로(1)의 블록도,
도 2는 본 발명의 실시예에 따른 반도체 집적회로(100)의 블록도,
도 3은 도 2의 디코더(130)의 내부 구성을 나타낸 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 집적회로(100)의 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 집적회로(100)는 메모리 블록(10), 퓨즈 블록(110), 테스트 로직 회로부(120) 및 디코더(130)를 포함한다.
메모리 블록(10)은 복수 예를 들어, 4개의 메모리 영역(LU, LD, RU, RD)으로 구분될 수 있다.
이때 4개의 메모리 영역(LU, LD, RU, RD)은 편의상, 좌측 상부 영역(LU), 좌측 하부 영역(LD), 우측 상부 영역(RU) 및 우측 하부 영역(RD)으로 구분한 것이다.
4개의 메모리 영역(LU, LD, RU, RD)은 각각 로컬 어드레스 신호(LANM<0:3>) 각각에 의해 선택될 수 있다.
예를 들어, 메모리 영역(LU)은 활성화된 로컬 어드레스 신호(LANM<0>)에 의해 선택될 수 있다.
퓨즈 블록(110)은 패키징 이후의 테스트 결과에 맞도록 럽쳐 되고, 그에 따라 정해진 논리 레벨의 퓨즈 신호(E<0:3>)을 출력하도록 구성될 수 있다.
퓨즈 블록(110)은 복수의 퓨즈로 구성될 수 있다. 이때 복수의 퓨즈로서, 전기적 퓨즈(E??fuse: electrical fuse)를 사용할 수 있다.
전기적 퓨즈는 패키징 이후에도 외부 프로그래밍 예를 들어, 럽쳐 동작(Rupture operation)에 따라 정해진 논리 레벨(Logical level: 'H' or 'L')(이하, 하이 또는 로우) 신호를 퓨즈 신호(E<0:3>)로서 출력할 수 있다.
테스트 로직 회로부(120)는 논리합 로직을 통해 퓨즈 신호(E<0:3>)와 테스트 신호(TM<0:3>)를 논리합하여 제어 신호(TCTRL<0:3>)를 생성하도록 구성된다.
테스트 로직 회로부(120)는 퓨즈 블록(110)의 럽쳐 동작 없이도, 테스트 신호(TM<0:3>)를 이용하여 제어 신호(TCTRL<0:3>)를 원하는 값으로 생성할 수 있도록 구성된다.
테스트 로직 회로부(120)는 테스트 신호(TM<0:3>)가 모두 비 활성화된 상태에서는 퓨즈 신호(E<0:3>)를 제어 신호(TCTRL<0:3>)로서 출력하도록 구성된다.
디코더(130)는 외부 어드레스 신호(A<N, M>) 및 제어 신호(TCTRL<0:3>)에 응답하여 로컬 어드레스 신호(LANM<0:3>)를 생성하도록 구성된다.
디코더(130)는 제어 신호(TCTRL<0:3>)에 응답하여 외부 어드레스 신호(A<N, M>)에 상관없이 4개의 메모리 영역(LU, LD, RU, RD) 중에서 기 설정된 하나 또는 그 이상의 메모리 영역을 선택하기 위한 로컬 어드레스 신호(LANM<0:3>)를 생성하도록 구성된다.
이때 기 설정된 하나 또는 그 이상의 메모리 영역은 테스트 결과에 따라 정상 즉, 패스(Pass) 판정된 메모리 영역이 될 수 있다.
이때 외부 어드레스 신호(A<N, M>)는 외부에서 제공된 어드레스 신호 중에서 상위 두 비트를 사용할 수 있다.
외부 어드레스 신호(A<N>)는 4개의 메모리 영역 중에서 좌측 영역(LU, LD)과 우측 영역(RU, RD) 중에서 어느 한 쪽을 선택하는데 사용될 수 있다.
외부 어드레스 신호(A<M>)는 4개의 메모리 영역 중에서 상측 영역(LU, RU)과 하측 영역(LD, RD) 중에서 어느 한 쪽을 선택하는데 사용될 수 있다.
즉, 외부 어드레스 신호(A<N, M>)의 조합에 의해 4개의 메모리 영역(LU, LD, RU, RD) 중에서 하나를 선택할 수 있다.
도 3은 도 2의 디코더(130)의 내부 구성을 나타낸 회로도이다.
도 3에 도시된 바와 같이, 디코더(130)는 어드레스 제어 블록(131) 및 디코딩 블록(132)을 포함한다.
어드레스 제어 블록(131)은 제어 신호(TCTRL<0:3>)에 따라 외부 어드레스 신호(A<N, M>)를 제어 어드레스 신호(AC<N, M>)로서 출력하거나, 외부 어드레스 신호(A<N, M>)와 상관없는 특정 레벨의 제어 어드레스 신호(AC<N, M>)를 출력하도록 구성된다.
어드레스 제어 블록(131)은 제어 신호(TCTRL<0:1>)의 조합에 따라 외부 어드레스 신호(A<N>)를 제어 어드레스 신호(AC<N>)로서 출력하거나, 외부 어드레스 신호(A<N>)와 상관없는 하이 또는 로우 레벨의 제어 어드레스 신호(AC<N>)를 출력하도록 구성된다.
어드레스 제어 블록(131)은 제어 신호(TCTRL<2:3>)의 조합에 따라 외부 어드레스 신호(A<M>)를 제어 어드레스 신호(AC<M>)로서 출력하거나, 외부 어드레스 신호(A<M>)와 상관없는 하이 또는 로우 레벨의 제어 어드레스 신호(AC<M>)를 출력하도록 구성된다.
어드레스 제어 블록(131)은 복수의 노아 게이트(NR1 ?? NR4)를 포함한다.
디코딩 블록(132)은 제어 어드레스 신호(AC<N, M>)을 디코딩하여 로컬 어드레스 신호(LANM<0:3>)를 생성하도록 구성된다.
디코딩 블록(132)은 제어 어드레스 신호(AC<N, M>)을 디코딩하여 로컬 어드레스 신호(LANM<0:3>) 중에서 어느 하나를 활성화시키도록 구성된다.
디코딩 블록(132)은 복수의 인버터 및 복수의 낸드 게이트를 포함한다.
이와 같이 구성된 본 발명의 실시예의 집적도 변경 및 그에 따른 메모리 영역 선택 동작을 설명하면 다음과 같다.
먼저, 패키징 이후의 테스트 결과, 4개의 메모리 영역(LU, LD, RU, RD)이 모두 정상 판정된 경우를 설명하기로 한다.
이 경우, 제어 어드레스 신호(AC<N, M>)가 외부 어드레스 신호(A<N, M>)과 동일한 값을 가지도록 해야 한다.
따라서 럽쳐 동작을 수행하지 않으므로 퓨즈 블록(110)이 퓨즈 신호(E<0:3>)를 모두 로우 레벨로 출력한다.
도 2를 참조하면, 테스트 신호(TM<0:3>)는 모두 비 활성화 즉, 로우 레벨을 갖는 것으로 가정하면, 제어 신호(TCTRL<0:3>)는 모두 로우 레벨로 출력된다.
도 3을 참조하면, 어드레스 제어 블록(131)은 제어 신호(TCTRL<0>)가 모두 로우 레벨이므로 모든 노아 게이트들(NR1 ?? NR4)이 인버터로 동작하고, 결국 제어 어드레스 신호(AC<N, M>)는 외부 어드레스(A<N, M>)과 동일한 값을 갖게 된다.
따라서 디코딩 블록(132)은 제어 어드레스 신호(AC<N, M>)의 레벨에 따라 로컬 어드레스 신호(LANM<0:3>) 중에서 하나를 활성화시킨다.
로컬 어드레스 신호(LANM<0:3>) 중에서 활성화된 어느 하나에 따라 메모리 블록(10)의 전 영역(LU, LD, RU, RD) 중에서 어느 하나가 선택된다.
한편, 패키징 이후의 테스트 결과, 예를 들어, 4개의 메모리 영역(LU, LD, RU, RD) 중에서 우측 영역(RU, RD)이 불량 판정되고, 좌측 영역(LU, LD)이 정상 판정된 경우를 설명하기로 한다.
이 경우, 제어 어드레스 신호(AC<N>)가 4개의 메모리 영역 중에서 좌측 영역(LU, LD)을 선택하는 값 예를 들어, 로우 레벨을 가지도록 해야 한다.
따라서 럽쳐 동작을 통해 퓨즈 블록(110)이 퓨즈 신호(E<0>)를 하이 레벨로 출력하도록 하고, 퓨즈 신호(E<1:3>)는 로우 레벨로 출력되도록 한다.
도 2를 참조하면, 테스트 신호(TM<0:3>)는 모두 비 활성화 즉, 로우 레벨을 갖는 것으로 가정하면, 제어 신호(TCTRL<0>)는 하이 레벨로 출력되고, 제어 신호(TCTRL<1:3>)는 로우 레벨로 출력된다.
도 3을 참조하면, 어드레스 제어 블록(131)은 제어 신호(TCTRL<0>)가 하이 레벨이므로 노아 게이트(NR1)를 통해 제어 어드레스 신호(AC<N>)를 로우 레벨로 출력한다.
한편, 제어 신호(TCTRL<1:3>)는 모두 로우 레벨이므로 제어 어드레스 신호(AC<M>)는 외부 어드레스 신호(A<M>)과 동일한 값을 갖게 된다.
따라서 디코딩 블록(132)은 제어 어드레스 신호(AC<M>)의 레벨에 따라 로컬 어드레스 신호(LANM<0:1>) 중에서 하나를 활성화시킨다.
로컬 어드레스 신호(LANM<0:1>) 중에서 활성화된 어느 하나에 따라 메모리 블록(10)의 좌측 영역(LU, LD) 중에서 어느 하나가 선택된다.
즉, 본 발명의 실시예는 좌측 영역(LU, LD) 또는 우측 영역(RU, RD)이 정상 판정된 경우, 전 영역(LU, LD, RU, RD)이 정상 판정된 경우에 비해 절반의 집적도를 갖는 반도체 집적회로로서 사용할 수 있다.
한편, 패키징 이후의 테스트 결과, 예를 들어, 4개의 메모리 영역(LU, LD, RU, RD) 중에서 우측 영역(RU, RD)과 좌측 하부 영역(LD)이 불량 판정되고, 좌측 상부 영역(LU) 만이 정상 판정된 경우를 설명하기로 한다.
이 경우, 제어 어드레스 신호(AC<N>)가 4개의 메모리 영역 중에서 좌측 영역(LU, LD)을 선택하는 값 예를 들어, 로우 레벨을 가지고, 제어 어드레스 신호(AC<M>)가 좌측 영역(LU, LD) 중에서 좌측 상부 영역(LU)을 선택하는 값 예를 들어, 로우 레벨을 가지도록 해야 한다.
따라서 럽쳐 동작을 통해 퓨즈 블록(110)이 퓨즈 신호(E<0>, E<2>)를 하이 레벨로 출력하도록 하고, 퓨즈 신호(E<1>, E<3>)는 로우 레벨로 출력되도록 한다.
이때 퓨즈 신호(E<1>, E<3>)를 하이 레벨로 출력하더라도 상관 없다.
도 2를 참조하면, 테스트 신호(TM<0:3>)는 모두 비 활성화 즉, 로우 레벨을 갖는 것으로 가정하면, 제어 신호(TCTRL<0>, TCTRL<2>)는 하이 레벨로 출력되고, 제어 신호(TCTRL<1>, TCTRL<3>)는 로우 레벨로 출력된다.
도 3을 참조하면, 어드레스 제어 블록(131)은 제어 신호(TCTRL<0>, TCTRL<2>)가 하이 레벨이므로 노아 게이트들(NR1, NR3)를 통해 제어 어드레스 신호(AC<N, M>)를 로우 레벨로 출력한다.
따라서 디코딩 블록(132)은 제어 어드레스 신호(AC<N, M>)의 레벨에 따라 로컬 어드레스 신호(LANM<0:3>) 중에서 하나 즉, 좌측 상부 영역(LU)를 선택하기 위한 로컬 어드레스 신호(LANM<0>) 만을 활성화시킨다.
로컬 어드레스 신호(LANM<0:3>) 중에서 활성화된 로컬 어드레스 신호(LANM<0>)에 따라 메모리 블록(10)의 좌측 상부 영역(LU)이 선택된다.
즉, 본 발명의 실시예는 전 영역(LU, LD, RU, RD) 중에서 어느 하나의 영역이 정상 판정된 경우, 전 영역(LU, LD, RU, RD)이 정상 판정된 경우에 비해 1/4의 집적도를 갖는 반도체 집적회로로서 사용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (5)

  1. 복수의 메모리 영역 중에서 어느 하나가 로컬 어드레스 신호에 응답하여 선택되도록 구성된 메모리 블록;
    상기 메모리 블록의 테스트 결과에 상응하는 퓨즈 신호를 제어 신호로서 출력하도록 구성된 퓨즈 블록; 및
    상기 제어 신호에 응답하여 외부 어드레스 신호에 상관없이 상기 복수의 메모리 영역 중에서 기 설정된 하나 또는 그 이상의 메모리 영역을 선택하기 위한 상기 로컬 어드레스 신호를 생성하도록 구성된 디코더를 포함하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 테스트 결과는 상기 반도체 집적회로의 패키징 이후에 이루어지는 반도체 집적회로.
  3. 제 1 항에 있어서,
    상기 퓨즈 블록은 복수의 전기적 퓨즈(E??fuse: electrical fuse)를 포함하는 반도체 집적회로.
  4. 제 1 항에 있어서,
    상기 퓨즈 신호가 비 활성화된 상태에서 테스트 신호를 이용하여 상기 제어 신호를 원하는 값으로 생성할 수 있도록 구성된 테스트 로직 회로부를 더 포함하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 디코더는
    상기 제어 신호에 따라 상기 외부 어드레스 신호를 제어 어드레스 신호로서 출력하거나, 상기 외부 어드레스 신호와 상관없는 특정 레벨의 상기 제어 어드레스 신호를 출력하도록 구성된 어드레스 제어 블록, 및
    상기 제어 어드레스 신호를 디코딩하여 상기 로컬 어드레스 신호를 생성하도록 구성된 디코딩 블록을 포함하는 반도체 집적회로.
KR1020120138990A 2012-12-03 2012-12-03 반도체 집적회로 KR20140073641A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120138990A KR20140073641A (ko) 2012-12-03 2012-12-03 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120138990A KR20140073641A (ko) 2012-12-03 2012-12-03 반도체 집적회로

Publications (1)

Publication Number Publication Date
KR20140073641A true KR20140073641A (ko) 2014-06-17

Family

ID=51127023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120138990A KR20140073641A (ko) 2012-12-03 2012-12-03 반도체 집적회로

Country Status (1)

Country Link
KR (1) KR20140073641A (ko)

Similar Documents

Publication Publication Date Title
US9922729B2 (en) Soft post package repair of memory devices
KR101608739B1 (ko) 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법
US9401227B2 (en) Post package repair device
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20090088125A (ko) 레디/비지 제어회로를 구비하는 플래쉬 메모리장치 및 이를테스트하는 방법
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
JP2004178674A (ja) 半導体メモリ
KR101208954B1 (ko) 리페어 회로 및 그 제어 방법
KR20070082815A (ko) 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법
US8767490B2 (en) Electrical fuse rupture circuit
KR101156030B1 (ko) 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로
CN109841260B (zh) 半导体存储装置
US9570194B1 (en) Device for detecting fuse test mode using a fuse and method therefor
US10090058B2 (en) Semiconductor device
KR20140073641A (ko) 반도체 집적회로
KR20120076438A (ko) 반도체 메모리 장치
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100818100B1 (ko) 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
KR100573478B1 (ko) 플래시 메모리 장치
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20110088994A (ko) 반도체 메모리 장치
US20150036411A1 (en) Semiconductor memory device
KR20110035775A (ko) 반도체 메모리 장치의 리던던시 회로
KR20120063393A (ko) 안티 퓨즈 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination