KR20140073509A - 고체 촬상 소자 및 카메라 시스템 - Google Patents

고체 촬상 소자 및 카메라 시스템 Download PDF

Info

Publication number
KR20140073509A
KR20140073509A KR1020147008078A KR20147008078A KR20140073509A KR 20140073509 A KR20140073509 A KR 20140073509A KR 1020147008078 A KR1020147008078 A KR 1020147008078A KR 20147008078 A KR20147008078 A KR 20147008078A KR 20140073509 A KR20140073509 A KR 20140073509A
Authority
KR
South Korea
Prior art keywords
signal
amplifier
input
pixel
modulator
Prior art date
Application number
KR1020147008078A
Other languages
English (en)
Other versions
KR101969189B1 (ko
Inventor
하야토 와카바야시
요스케 우에노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20140073509A publication Critical patent/KR20140073509A/ko
Application granted granted Critical
Publication of KR101969189B1 publication Critical patent/KR101969189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

본 기술은, 오버샘플링 수를 늘리는 일 없이, 저조도에서의 저노이즈화를 도모할 수 있는 고화질화를 실현하는 것이 가능한 고체 촬상 소자 및 카메라 시스템을 제공할 수 있는 고체 촬상 소자 및 카메라 시스템에 관한 것이다. 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와, 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며, 판독부는, 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와, ΔΣ 변조기의 입력측에 배치되고, 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함한다.

Description

고체 촬상 소자 및 카메라 시스템{SOLID-STATE IMAGE SENSOR AND CAMERA SYSTEM}
본 발명은, CMOS 이미지 센서로 대표되는 고체 촬상 소자 및 카메라 시스템에 관한 것이다.
근래, CCD에 대신하는 고체 촬상 소자(이미지 센서)로서,CMOS(Complimentary Metal Oxide Semiconductor) 이미지 센서가 주목을 모으고 있다.
이것은 CMOS 이미지 센서가 다음의 과제를 극복하고 있기 때문이다.
즉, CCD 화소의 제조에는 전용 프로세스를 필요로 하고, 또한, 그 동작에는 복수의 전원 전압이 필요하고, 또한 복수의 주변 IC를 조합시켜서 동작시킬 필요가 있다.
이와 같은 CCD의 경우, 시스템이 매우 복잡화한다는 여러 문제를, CMOS 이미지 센서가 극복하고 있기 때문이다.
CMOS 이미지 센서는, 그 제조에는 일반적인 CMOS형 집적 회로와 같은 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 이용하는 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있다.
이 때문에, CMOS 이미지 센서는, 주변 IC의 수를 줄일 수 있다는 큰 메리트를 복수 갖고 있다.
이와 같은, CMOS 이미지 센서는, 저소비 전력, 고속성의 우위성을 활용하여, 디지털 카메라나 캠코더, 고급 일안(一眼) 리플렉스 카메라, 감시 카메라, 차량탑재 카메라, 유도 장치 등의 촬상 장치에서 촬상 소자로서 널리 사용되고 있다.
또한 최근에는, 화상 처리 등의 기능 회로 블록도 함께 온-칩화한, 고성능, 고화질의 이미지 센서도 등장하기 시작하고 있다.
CCD의 출력 회로는, 부유 확산층(FD : Floating Diffusion)을 갖는 FD 앰프를 이용하는 1채널(ch) 출력이 주류이다.
이에 대해, CMOS 이미지 센서는 화소마다 FD 앰프를 갖고 있고, 그 출력은, 화소 어레이의 중의 어느 1행을 선택하고, 그들을 동시에 열방향으로 판독하는 열병렬(列竝冽) 출력형이 주류이다.
이것은, 화소 내에 배치된 FD 앰프에서는 충분한 구동 능력을 얻기가 어렵고, 따라서 데이터 레이트를 내릴 것이 필요하여, 병렬 처리가 유리하게 되어 있기 때문이다.
이 열병렬 출력형 CMOS 이미지 센서의 신호 출력 회로에 관해서는 실로 다양한 것이 제안되어 있다. 그 형태의 하나가 열마다 아날로그-디지털 변환 장치(이하, ADC(Analog digital converter)로 약칭한다)를 구비하고, 디지털 신호로서 화소 신호를 취출하는 타입이다.
열병렬형의 ADC를 탑재한 CMOS 이미지 센서는, 예를 들면 비특허 문헌 1이나 특허 문헌 1에 개시되어 있다.
또한, 고정밀한 AD 변환을 실현하기 위해, ΔΣ 변조기를 이용하는 CMOS 이미지 센서가 제안되어 있다(예를 들면 특허 문헌 2, 비특허 문헌 2 참조).
특허 문헌 2에는, 아날로그 CDS 후에 델타시그마(ΔΣ) AD 변환하는 변환기가 기재되어 있다. 이 특허 문헌 2의 CMOS 이미지 센서에서의 화상 신호의 처리 기술에서는, 화소 내의 포토 다이오드로부터의 수광 신호를 열마다 배치된 아날로그 CDS 회로에 통과시킴에 의해, 신호 중에 포함되는 노이즈를 제거하고, 그 후 ΔΣ AD 변환을 행한다.
비특허 문헌 2에는, 디지털 CDS 기능을 탑재한 ΔΣ형 AD 변환기가 기재되어 있다. 비특허 문헌 2에 기재된 기술에서는, 오버샘플링 수를 늘림으로써 노이즈를 저감하는 것이 가능하다.
특허 문헌 1 : 일본 특개2005-323331호 공보 특허 문헌 2 : 일본 특허3904111호 공보, 도 1
비특허 문헌 1 : W. Yang 등 (W. Yan et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999) 비특허 문헌 2 : A 2. 1M Pixels, 120frame/s CMOS Image Sensor with column-parallel ΔΣ ADC Architecture, FIG. 1, FIG. 5
그런데, 특허 문헌 2에 기재된 기술에서는, CDS 후의 신호를 AD 변환하기 때문에, 샘플링시의 노이즈가 남아 버린다.
즉, 이 기술에서는, CDS 후의 아날로그 신호를 샘플할 때의 kTC 노이즈가 남아, 영향을 작게 하기 위해서는 용량치를 크게 하는 등 칩 면적 증가에 연결되어 버린다.
또한, 비특허 문헌 2에 기재된 기술에서는, 저조도의 촬상 상태에서는, 출력 디지털값을 크게 취하기 위해 게인 설정을 행할 필요가 있고, 노이즈는 게인 배(倍)가 된다는 결점이 있다.
즉, 이 기술에서는, 저조도의 촬상 상태에서는, 출력 디지털값을 크게 취하기 위해 게인 설정을 행할 필요가 있고, 노이즈는 게인 배가 되진다는 결점이 있다.
본 발명은, 오버샘플링 수를 늘리는 일 없이, 저조도에서의 저노이즈화를 도모할 수 있는 고화질화를 실현하는 것이 가능한 고체 촬상 소자 및 카메라 시스템을 제공하는 것에 있다.
본 발명의 제1의 관점의 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와, 상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며, 상기 판독부는, 상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와, 상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함한다.
본 발명의 제2의 관점의 카메라 시스템은, 고체 촬상 소자와, 상기 고체 촬상 소자에 피사체상을 결상하는 광학계를 가지며, 상기 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와, 상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며, 상기 판독부는, 상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와, 상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함한다.
본 발명에 의하면, 오버샘플링 수를 늘리는 일 없이, 저조도에서의 저노이즈화를 도모할 수 있는 고화질화를 실현하는 것이 가능해진다.
도 1은 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)의 구성례를 도시하는 도면.
도 2는 실시 형태에 관한 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면.
도 3은 본 실시 형태에 관한 화소와 신호선에 접속된 칼럼 회로의 기본 구성을 도시하는 도면.
도 4는 본 실시 형태에 관한 ΔΣ AD 변환기의 기본 구성을 도시하는 도면.
도 5는 본 실시 형태에 관한 2차의 ΔΣ 변조기의 기본 구성을 도시하는 도면.
도 6은 본 실시 형태에 관한 2차의 ΔΣ AD 변조기를 적용한 ΔΣ AD 변환기를 포함하는 칼럼 회로의 구체적인 회로 구성을 도시하는 도면.
도 7은 본 실시 형태에서의 화소 및 칼럼 회로의 동작 타이밍례를 도시하는 타이밍 차트.
도 8은 본 실시 형태에 관한 칼럼 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 설명하기 위한 도면.
도 9는 비교례의 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 설명하기 위한 도면.
도 10은 본 실시 형태에 관한 화소와 신호선에 접속된 칼럼 회로에서 증폭기에 차동형 앰프를 적용한 다른 구성을 도시하는 도면.
도 11은 본 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템 구성의 한 예를 도시하는 도면.
이하, 본 발명의 실시 형태를 도면에 관련지어서 설명한다.
또한, 설명은 이하의 순서로 행한다.
1. 고체 촬상 소자의 구성의 개요
2. 판독 회로의 구성의 개요
3. 증폭기 및 ΔΣ AD 변환기의 회로 구성례
4. 카메라 시스템의 구성례
<1. 고체 촬상 소자의 구성의 개요>
도 1은, 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)의 구성례를 도시하는 도면이다.
본 CMOS 이미지 센서(100)는, 화소 어레이부(110), 화소 구동부로서의 행 선택 회로(Vdec1)(20), 및 칼럼마다 ΔΣ 변조에 의한 AD 변환 기능을 갖는 칼럼 판독 회로(130)를 갖는다.
본 실시 형태에서, AD 변환부는, ΔΣ 변조 기능을 갖는 ΔΣ 변조기, ΔΣ 변조기의 입력단에 배치된 증폭기, 및 ΔΣ 변조기의 출력단에 배치된 데시메이션(decimation) 필터 회로에 의해 형성된다. 예를 들면 ΔΣ 변조기 및 데시메이션 필터 회로에 의한 ΔΣ AD 변환기는 화소 단위로 화소 신호를 입출력하도록 구성되어 있다.
본 실시 형태에서, 칼럼 판독 회로(130)에서, CDS 처리는, AD 변환 후에 행하여진다.
또한, 행 선택 회로(120) 및 칼럼 판독 회로(130)에 의해 판독부가 형성된다.
후에 상세히 기술하지만, 본 실시 형태의 CMOS 이미지 센서(100)는, ΔΣ 변환기의 입력단에 증폭기를 배치함으로써 저조도의 노이즈를 개선하는 것이 가능하게 되어 있다.
본 실시 형태의 CMOS 이미지 센서(100)는, 증폭기에 의해 AD 입력 레인지를 일정 폭으로 조정함으로써 ΔΣ AD 변환기의 정수를 변경하는 일 없이 실현할 수 있다.
CMOS 이미지 센서(100)는, 증폭기의 효과에 의해 ΔΣ AD 변환기의 노이즈 스펙이 완화될 수 있고 용량치, 샘플링 회수 등 작게 하는 것이 가능하게 되어 있다.
CMOS 이미지 센서(100)는, 증폭기로서 예를 들면 ΔΣ 변조기에서 사용하는 인버터와 같은 구성을 이용함으로써 레벨 시프트시키는 값을 게인에 의하지 않고 고정으로 설정할 수가 있어서, AD 변환 가능한 입력 레인지의 확보가 용이하게 되어 있다. 또한 증폭기로서 차동형을 이용하는 것도 가능하다.
또한, CMOS 이미지 센서(100)는, ΔΣ AD 변환기를 이용함으로써 증폭기의 용량치를 작게 하는 것이 가능하게 되어 있다.
화소 어레이부(110)는, 복수의 화소 회로(110A)가 M행×N열의 2차원형상(매트릭스형상)으로 배열되어 있다.
도 2는, 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면이다.
이 화소 회로(110A)는, 광전 변환 소자로서의 포토 다이오드(PD : Photo Diode, 이하 단지 PD라고 할 때도 있다)(111)를 갖는다.
그리고, 화소 회로(110A)는, 이 1개의 포토 다이오드(111)에 대해, 전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭 트랜지스터(114), 및 선택 트랜지스터(115)의 4개의 트랜지스터를 능동 소자로서 갖는다.
전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭 트랜지스터(114), 및 선택 트랜지스터(115)는, 절연 게이트형 전계 효과 트랜지스터(FET)에 의해 형성된다. 도 2의 예에서는, n채널의 FET가 적용되고 있지만, p채널의 FET를 적용하는 것도 가능하다.
또한, 여기서는 4트랜지스터형의 화소 회로의 예를 나타내고 있지만, 선택 트랜지스터를 갖고 있는 3트랜지스터형 등의 적용도 가능하다.
포토 다이오드(111)는, 입사광을 그 광량에 응한 양의 전하(여기서는 전자)로 광전 변환한다.
전송 트랜지스터(112)는, 포토 다이오드(111)와 출력 노드로서의 플로팅 디퓨전(FD)과의 사이(이하, 단지 FD라고 할 때도 있다)에 접속되어 있다. 전송 트랜지스터(112)는, 전송 제어선(LTRG)을 통하여 그 게이트(전송 게이트)에 제어 신호인 전송 신호(TRG)가 주어진다.
이에 의해, 전송 트랜지스터(112)는, 포토 다이오드(111)에서 광전 변환된 전하(전자)를 플로팅 디퓨전(FD)에 전송한다.
리셋 트랜지스터(113)는, 전원 라인(LVDD)과 플로팅 디퓨전(FD)과의 사이에 접속되고, 리셋 제어선(LRST)을 통하여 그 게이트에 제어 신호인 리셋 신호(RST)가 주어진다.
이에 의해, 리셋 트랜지스터(113)는, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDD)의 전위로 리셋한다.
플로팅 디퓨전(FD)에는, 증폭 트랜지스터(114)의 게이트가 접속되어 있다. 증폭 트랜지스터(114)는, 선택 트랜지스터(115)를 통하여 신호선(LSGN)에 접속되고, 화소부 외의 정전류원(CI)와 소스 팔로워를 구성하고 있다.
그리고, 선택 제어선(LSEL)을 통하여 어드레스 신호에 응한 제어 신호인 선택 신호(SEL)가 선택 트랜지스터(115)의 게이트에 주어저서, 선택 트랜지스터(115)가 온 한다.
선택 트랜지스터(115)가 온 하면, 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 신호선(LSGN)에 출력한다. 신호선(LSGN)을 통하여, 각 화소로부터 출력된 전압은, 칼럼 판독 회로(130)에 출력된다.
이들의 동작은, 예를 들면 전송 트랜지스터(112), 리셋 트랜지스터(113), 및 선택 트랜지스터(115)의 각 게이트가 행 단위로 접속되어 있기 때문에, 1행분의 각 화소에 관해 동시에 행하여진다.
화소 어레이부(110)에 배선되어 있는 리셋 제어선(LRST), 전송 제어선(LTRG), 및 선택 제어선(LSEL)이 일조로서 화소 배열의 각 행 단위로 배선되어 있다.
LRST, LTRG, LSEL의 각 제어선은 각각 M개씩 마련되어 있다.
이들의 리셋 제어선(LRST), 전송 제어선(LTRG), 및 선택 제어선(LSEL)은, 행 선택 회로(120)에 의해 구동된다.
행 선택 회로(120)는, 화소 어레이부(110)의 중의 임의의 행에 배치된 화소의 동작을 제어한다. 행 선택 회로(120)는, 제어선(LSEL, LRST, LTRG)을 통하여 화소를 제어한다.
칼럼 판독 회로(130)는, 행 선택 회로(120)에 의해 판독 제어된 화소행의 데이터를, 신호선(LSGN)을 통하여 수취하고, 후단의 신호 처리 회로에 전송한다.
판독 회로(130)는, 각 칼럼에 증폭기 및 그 출력에 접속된 AD 변환기를 포함한다.
ADC는, ΔΣ 변조 기능을 갖는 ΔΣ 변조기에 의해 형성되고, 예를 들면 ΔΣ 변조기에 의한 ADC는 화소 단위로 화소 신호를 입출력하도록 구성되어 있다.
<2. 판독 회로의 구성의 개요>
도 3은, 본 실시 형태에 관한 화소와 신호선에 접속된 칼럼 회로의 기본 구성을 도시하는 도면이다.
칼럼 회로(200)는, 도 3에 도시하는 바와 같이, 입력이 신호선(LSGN)에 접속된 증폭기(210), 및 증폭기(210)의 출력 대해 종속 접속된 ΔΣ 변조기(220)와 데시메이션 필터 회로를 포함하여 구성되어 있다.
그리고, 종속 접속된 ΔΣ 변조기(220) 및 데시메이션 필터 회로(230)에 의해 ΔΣ AD 변환기(240)가 구성된다.
도 3의 예에서는, 화소(110A)를 아날로그 전원(AVDD), 증폭기(210), ΔΣ 변조기(220), 데시메이션 필터 회로(230)를 디지털 전원(DVDD)으로 한 구성으로 나타내고 있다.
후술하는 바와 같이 화소의 진폭 레벨에 의해서는, 증폭기를 디지털 전압 이상의 전원, 예를 들면 아날로그 전원으로 하는 것이라도 대응 가능하다.
증폭기(210)는, 인버터형 앰프(AMP1), 입력 용량(C1), 가변의 피드백 용량(C2), 게인 스위치(SW1), 및 오토 제로(AZ)용 스위치(SW2)를 포함하여 구성되어 있다.
입력 용량(C1)의 제1 단자가 신호선(LSGN)에 접속되고, 제2 단자가 인버터형 앰프(AMP1)의 입력단자에 접속되어 있다.
피드백 용량(C2)과 게인 스위치(SW1)가 인버터형 앰프(AMP1)의 출력 단자와 입력단자 사이에 직렬로 접속되어 있다.
오토 제로용 스위치(SW2)가 인버터형 앰프(AMP1)의 출력 단자와 입력단자 사이에 접속되어 있다.
증폭기(210)는, 화소(110A)의 리셋시에 오토 제로용 스위치(SW2)가 온이 되어, 인버터형 앰프(AMP1)의 오프셋 등을 캔슬하고, 입력 전위 및 출력 전위를 예를 들면 대강 (1/2)DVDD로 설정한다.
증폭기(210)는, 입력 용량(C1)과 피드백 용량(C2)의 용량비(C1:C2)가 가변이고, 게인을 변경 가능하고, 또한, 게인 변경시에 AD 변환기인 ΔΣ 변조기(220)의 입력 풀스케일 폭을 일정하게 하는 기능을 갖고 있다.
또한, 다른 실시 형태로서 전원 전압 노이즈 내성 향상을 위해 차동형의 증폭기를 이용하여도 좋다.
도 4는, 본 실시 형태에 관한 ΔΣ AD 변환기의 기본 구성을 도시하는 도면이다.
도 4는, ΔΣ AD 변환기(240)의 동작 개요를 아울러서 나타내고 있다.
ΔΣ 변조기(220)는, 적어도 적분기(221), 양자화기(222), 및 화소 회로(110A)에의 피드백계의 일부를 형성한 디지털 아날로그 변환기(DAC)(223), 및 레벨 시프트 기능을 갖는 가산기(224)를 포함하여 구성된다.
ΔΣ 변조기(220)에서는, 화소 회로(110A)로부터 얻어진 신호는 적분기(221), 양자화기(222)를 통하여 1비트 데이터로서 출력된다.
ΔΣ AD 변환기(240)는, 양자화기의 출력측에, 1비트 데이터를 다(多)비트화하는 데시메이션 회로(데시메이션 필터 회로)(230)가 배치된다.
데시메이션 필터 회로(230)는, 기본적으로 타임 슬롯마다 "1"의 수를 디지털 가산한다.
도 4는, 1차의 ΔΣ AD 변조기(220)를 예로 나타내고 있지만, n차, 예를 들면 도 5 및 도 6에 도시하는 바와 같이, 2차의 ΔΣ 변조기(220A)를 적용한 것이 바람직하다.
또한, 도 5 및 도 6의 예에서는, 데시메이션 필터 회로로서는, 2차의 데시메이션 필터 회로(230A)가 적용되고 있다. 단, 데시메이션 필터 회로는 3차의 데시메이션 필터 회로를 적용한 것도 가능하다.
<3. 증폭기 및 ΔΣ AD 변환기의 회로 구성례>
도 5는, 본 실시 형태에 관한 2차의 ΔΣ 변조기의 기본 구성을 도시하는 도면이다.
도 6은, 본 실시 형태에 관한 2차의 ΔΣ 변조기를 적용한 ΔΣ AD 변환기를 포함하는 칼럼 회로의 구체적인 회로 구성을 도시하는 도면이다.
도 6은, 본 기술의 특징인 입력 신호의 전단에 초퍼형의 증폭기(앰프)와 복수의 용량을 전환함으로써 화소 신호를 증폭하는 것이 가능해지는 회로 구성을 나타내고 있다.
2차의 ΔΣ 변조기(220A)는, 도 5에 도시하는 바와 같이, 잉크리멘탈형 ΔΣ AD 변환기로서 구성되고, ΔΣ 변조기로서의 2개의 적분기(2211, 2212), 2개의 DAC(2231, 2232), 및 2개의 가산기(224, 225)를 포함하여 구성되어 있다.
또한, 도 5에서, u는 아날로그 신호를, v는 디지털 신호를 나타내고 있다.
가산기(224)는 입력부로서 기능한다.
도 6의 칼럼 회로(200A)는, 화소 신호(VSL)의 증폭기(210)를 ΔΣ 변조기(220A)의 전단(입력 단)에 배치함으로써, 고(高)게인(저조도) 설정이라도 저노이즈화를 실현하고 있다.
또한, 칼럼 회로(200A)는, 증폭기(210)의 회로 구성과 ΔΣ 변조기의 일부의 회로 구성을 똑같이 함으로써, AD 변환의 입력 레벨의 조정을 용이하게 할 수 있다.
2차의 ΔΣ 변조기(220A)는, 잉크리멘탈형 ΔΣ AD 변환기로서 구성되고, ΔΣ 변조기로서의 2개의 적분기(2211, 2212), 2개의 DAC(2231, 2232) 및 2개의 가산기(224, 225)를 포함하여 구성되어 있다.
잉크리멘탈형 ΔΣ AD 변환기를 탑재한 CMOS 이미지 센서에서는 오버샘플링 회수(M)에 의해 노이즈 억제 효과를 갖는다.
가산기(224)는, 증폭기(210)에서 증폭된 화소 신호(VSL) 또는 DAC(2231)를 통하여 피드백된 신호를 입력한다.
가산기(224)는, 증폭기(210)에 의한 화소 신호(VSL)를 입력하는 경우에는, 그 레벨을 레벨 시프트(도 6의 예에서는 레벨 다운)시켜서 제1 스테이지의 적분기(2211)에 출력한다.
가산기(224)는, 용량(C11(Cs), C12), 노드(ND11 내지 ND13), 스위치(SW11 내지 SW14)를 갖는다.
용량(C11)은 노드(ND11)와 노드(ND13)의 사이에 접속되고, 용량(C12)은 노드(ND12)와 노드(ND13)의 사이에 접속되어 있다.
스위치(SW11)는 증폭기(210)의 출력과 노드(ND11) 사이에 접속되고, 스위치(SW12)는 노드(ND12)와 기준 전위(예를 들면 그라운드)(VSS)의 사이에 접속되어 있다.
스위치(SW13)는 DAC(2231)의 출력과 노드(ND11)의 사이에 접속되고, 스위치(SW14)는 노드(ND12)와 바이어스 신호(Vbias)의 공급 라인과의 사이에 접속되어 있다.
스위치(SW11 및 SW12)는 신호(Φ1)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지되고, 스위치(SW13 및 SW14)는 신호(Φ2)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다.
신호(Φ1)와 신호(Φ2)는 상보적인 레벨을 취한다. 따라서 스위치(SW11 및 SW12)가 도통 상태로 유지되어 있을 때는, 스위치(SW13 및 SW14)는 비도통 상태로 유지된다. 역으로, 스위치(SW13 및 SW14)가 도통 상태로 유지되어 있을 때는, 스위치(SW11 및 SW12)는 비도통 상태로 유지된다.
가산기(224)에서, 용량(C12)과 스위치(SW12)는 레벨 시프터로서 기능한다.
제1 스테이지의 적분기(2211)는, 적분 회로로서 기능하는 인버터형 앰프(AMP21), 입력 용량(C21), 피드백 용량(C22), 노드(ND21 내지 ND24), 스위치(SW21 내지 SW25)를 갖는다.
노드(ND21)는 가산기(224)의 출력 노드(ND13)에 접속되어 있다.
인버터형 앰프(AMP21)는, 입력단자가 노드(ND22)에 접속되고, 출력 단자가 노드(ND23)에 접속되어 있다.
입력 용량(C21)은 노드(ND21)와 노드(ND22)의 사이에 접속되고, 피드백 용량(C22)은 노드(ND24)와 노드(ND23)의 사이에 접속되어 있다.
스위치(SW21)는 노드(ND22)와 노드(ND24)의 사이에 접속되어 있다. 즉, 피드백 용량(C22)과 스위치(SW21)는 인버터형 앰프(AMP21)의 출력 단자와 입력단자의 사이에 직렬로 접속되어 있다.
스위치(SW22)는 노드(ND21)와 기준 전위(예를 들면 그라운드)(VSS)의 사이에 접속되어 있다.
스위치(SW23)는 노드(ND21)와 노드(ND24)의 사이에 접속되고, 스위치(SW24)는 노드(ND23)와 노드(ND24)의 사이에 접속되어 있다. 즉, 리셋용의 스위치(SW24)는 인버터형 앰프(AMP21)의 출력 단자와 입력단자의 사이에 접속되어 있다.
스위치(SW25)는 제1 스테이지의 적분기(2211)의 출력 노드인 노드(ND23)에 접속되어 있다.
스위치(SW21 및 SW22)는 신호(Φ1)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지되고, 스위치(SW23)는 신호(Φ2)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다.
신호(Φ1)와 신호(Φ2)는 상보적인 레벨을 취한다. 따라서 스위치(SW21 및 SW22)가 도통 상태로 유지되어 있을 때는, 스위치(SW23)는 비도통 상태로 유지된다. 역으로, 스위치(SW23)가 도통 상태로 유지되어 있을 때는, 스위치(SW21 및 SW22)는 비도통 상태로 유지된다.
스위치(SW24)는 리셋 신호(ΦRST)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다. 리셋 신호(ΦRST)는 화소의 리셋 신호(RST)와 동상으로 동기가 취하여져 있다.
스위치(SW25)는, 신호(Φ2)가 액티브일 때에 도통 상태로 유지되고, 제1 스테이지의 적분기(2211)의 출력을 다음단의 가산기(225)에 입력시킨다.
가산기(225)는, 용량(C30), 노드(ND30), 및 스위치(SW30)를 갖는다.
노드(ND30)는, 제1 스테이지의 적분기(2211)의 출력 스위치(SW25)에 접속되어 있다.
스위치(SW30)는, DAC(2232)의 출력과 노드(ND30)의 사이에 접속되고, 용량(C30)은 노드(ND30)와 다음단의 제2 스테이지의 적분기(2212)에 입력 노드와의 사이(ND31)에 접속되어 있다.
스위치(SW30)는, 신호(Φ1)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다.
제2 스테이지의 적분기(2212)는, 적분 회로로서 기능하는 인버터형 앰프(AMP31), 입력 용량(C31), 피드백 용량(C32), 노드(ND31 내지 ND34), 스위치(SW31 내지 SW35)를 갖는다.
노드(ND31)는 가산기(225)의 용량(C30)에 접속되어 있다.
인버터형 앰프(AMP31)는, 입력단자가 노드(ND32)에 접속되고, 출력 단자가 노드(ND33)에 접속되어 있다.
입력 용량(C31)은 노드(ND31)와 노드(ND32)의 사이에 접속되고, 피드백 용량(C32)은 노드(ND34)와 노드(ND33)의 사이에 접속되어 있다.
스위치(SW31)는 노드(ND32)와 노드(ND34)의 사이에 접속되어 있다. 즉, 피드백 용량(C32)과 스위치(SW31)는 인버터형 앰프(AMP31)의 출력 단자와 입력단자의 사이에 직렬로 접속되어 있다.
스위치(SW32)는 노드(ND31)와 기준 전위(예를 들면 그라운드)(VSS)의 사이에 접속되어 있다.
스위치(SW33)는 노드(ND31)와 노드(ND34)의 사이에 접속되고, 스위치(SW34)는 노드(ND33)와 노드(ND34)의 사이에 접속되어 있다. 즉, 리셋용의 스위치(SW34)는 인버터형 앰프(AMP31)의 출력 단자와 입력단자의 사이에 접속되어 있다.
스위치(SW35)는 제2 스테이지의 적분기(2212)의 출력 노드인 노드(ND33)에 접속되어 있다.
스위치(SW31 및 SW32)는 신호(Φ2)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지되고, 스위치(SW23)는 신호(Φ1)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다.
신호(Φ1)와 신호(Φ2)는 상보적인 레벨을 취한다. 따라서 스위치(SW31 및 SW32)가 도통 상태로 유지되어 있을 때는, 스위치(SW33)는 비도통 상태로 유지된다. 역으로, 스위치(SW33)가 도통 상태로 유지되어 있을 때는, 스위치(SW31 및 SW22)는 비도통 상태로 유지된다.
따라서 제2 스테이지의 적분기(2212)는 제1 스테이지의 적분기(2211)와 역상으로 동작하고, 상보적인 처리를 행한다.
스위치(SW34)는 리셋 신호(ΦRST)가 액티브(예를 들면 하이 레벨)일 때에 도통 상태로 유지된다. 리셋 신호(ΦRST)는 화소의 리셋 신호(RST)와 동상으로 동기가 취하여져 있다.
스위치(SW35)는, 신호(Φ1)가 액티브일 때에 도통 상태로 유지되고, 제2 스테이지의 적분기(2212)의 출력을 다음단의 양자화기(222)의 일방의 입력단자에 입력시킨다.
양자화기(222)는, 일방의 입력단자와 기준 전위(예를 들면 그라운드)(VSS)의 사이에 용량(C40)이 접속되고, 타방의 입력단자가 기준 전위(VSS)에 접속되어 있다.
양자화기(222)로부터 출력된 디지털 신호(D222)는, 1비트 DAC(2232)에 피드백되고, 또한, 플립플롭(FF11)을 통하여 1비트 DAC(2231)에 피드백된다.
양자화기(222)로부터 출력되는 디지털 신호(D222)는, 다음단의 데시메이션 필터(230)에 출력된다.
2차의 데시메이션 필터 회로(230A)는, 적분기(리플 카운터)(231)와 데이터를 유지하고 가산하는 누산기(어큐뮬레이터)(232)로 구성된다. 어큐뮬레이터(232)는, 가산기, 레지스터(REG) 등을 포함하여 구성된다.
상기한 바와 같이, 본 칼럼 회로(200A)는, ΔΣ ADC(220A)의 적분기로서 인버터(형 앰프)가 채용되어 있다. 이에 의해, 소자수를 줄임에 의한 레이아웃 효율과 저소비화뿐만 아니라 오토 제로를 실시함으로써 인버터의 오프셋이나 플리커 노이즈의 캔슬을 행하고 있다.
리셋시의 화소 신호는 1비트 DAC(2231, 2232)로부터의 피드백 신호와의 차가 취하여져서 제1 스테이지 또는 제2 스테이지의 적분기(인버터형 앰프))(2211, 2212)에 입력된다.
여기서 적분된 후, 양자화기(비교 회로)(222)에 입력되고, 어느 일정 전압과의 비교로 1 또는 0을 출력한다. 그리고 이 양자화기(222)의 출력은 피드백 루프를 통과하여, 1비트 DAC(2231, 2232)에 입력된다.
1비트 DAC(2231, 2232)는, 양자화기(222)로부터의 1, 0에 응하여 입력 신호로부터 일정 전압을 감산하고 가산기(224, 225)를 통하여 적분기(인버터형 앰프)(2211, 2212)에 입력한다.
데시메이션 필터 회로(230A)에서는 1, 0의 조밀파(粗密波) 신호를 어느 시간으로 적분하고(종래 기술 1에서는 7bit마다), 그 데이터를 누적화함으로써 14bit의 디지털 출력으로 변환한다.
또한, 데시메이션 필터(230)에서 화소의 리셋 신호를 조밀(粗密) 신호화로 하여 누적 적분한 후에, 비트 반전을 행하여, 화소의 데이터 신호를 마찬가지로 적산함으로써 디지털 CDS를 실현하고, 스위치에 의한 차지 인젝션 노이즈 저감을 실현하고 있다.
본 실시 형태에서는 2차의 데시메이션 필터 회로의 구성으로 하였지만, 2차 이상으로의 구성도 가능하다.
[아날로그 게인과 입력 레인지]
다음에, ΔΣ ADC(200A)의 입력단에 배치되는 증폭기(210)의 아날로그 게인과 ΔΣ ADC(200A)의 입력 레인지에 관해 설명한다.
표 1에 본 실시 형태의 증폭기(210)에서의 아날로그 게인 설정례를 표시한다.
Figure pct00001
표 1의 예에서는, 고조도시(예를 들면 입력 진폭이 1V)에는, 증폭기(210)의 입력 용량과 피드백 용량의 용량비(C1:C2)를 1 : 2로 함으로써 화소 신호를 1/2배로 하여 ΔΣ 모듈레이터에 입력한다. 이 때의, ΔΣ ADC(220A)의 입력폭은 0.5V가 된다.
또한, 입사광량이 적은 저조도시(입력 진폭이 125㎷)에는 용량비를 1 : 0.25로 함으로써 18dB(8배)의 신호 증폭을 실현하여 AD의 입력폭을 0.5V로 조정한다.
즉, 게인 변경시에도 ΔΣ ADC(220A)에서 본 입력 풀스케일폭은 일정하게 되어, ΔΣ 모듈레이터의 용량비 등의 정수는 고정으로 구성할 수 있다.
또한, 표 1의 예에서는, 입력 진폭이 500㎷일 때에는 용량비를 1 : 1로 함으로써 6dB(2배)의 신호 증폭을 실현하고 AD의 입력폭을 0.5V로 조정한다.
입력 진폭이 250㎷일 때에는 용량비를 1 : 0.5로 함으로써 12dB(4배)의 신호 증폭을 실현하고 AD의 입력폭을 0.5V로 조정한다.
[화소 및 칼럼 회로의 동작 타이밍례]
도 7의 (A) 내지 (H)는, 본 실시 형태에서의 화소 및 칼럼 회로의 동작 타이밍례를 도시하는 타이밍 차트이다.
도 7의 (A)는 1수평 주사 기간을 나타내는 수평 동기 신호(HSYNC)를, 도 7의 (B)는 화소의 선택 신호(SEL)을, 도 7의 (C)는 화소의 리셋 신호(RST)를, 도 7의 (D)는 화소의 전송 신호(TRG)를 각각 나타내고 있다.
도 7의 (E)는 증폭기(210)의 스위치(SW2)에 공급되는 오토 제로 신호(AZ)를 나타내고 있다. 도 7(F)는 데시메이션 필터 회로(230A)의 리플 카운터(231)의 리셋 신호(ΦR1)를, 도 7의 (G)는 데시메이션 필터 회로(230A)의 어큐뮬레이터(232)의 리셋 신호(ΦR2)를 각각 나타내고 있다. 도 7의 (H)는 신호선(LSGN)에 판독되는 화소 신호(VSL)를 나타내고 있다.
화소(110A)에서, 행의 선택 신호(SEL)가 상승한 후 리셋 신호(RST)로 플로팅 디퓨전(FD)을 리셋한다. 그 때에, 증폭기(210)의 리셋(오토 제로(AZ))을 행함으로써 증폭기(210)의 오프셋 캔슬과 리셋 신호의 동작 전압을 결정한다(본 설명에서는 1/2DVDD 부근).
그 후, 전송 신호(전송 펄스)(TRG)에 의해 화소 신호(VSL)를 판독하고, 데이터 신호의 출력을 행한다.
ΔΣ ADC(220A)에서는 적분기(2211, 2212)에서 리셋 신호, 데이터 신호를 복수회 샘플링(오버샘플링(M))하여 평균화를 행한다.
그 때에, 펄스(φR1, φR2)에 의해 데시메이션 필터 회로(230)의 리플 카운터(231)의 리셋, 누산기(어큐물레이터)(232)의 리셋을 행한다.
[레벨 다이어그램]
다음에, 본 실시 형태에 관한 칼럼 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 설명한다. 여기서는, 비교예로서 비특허 문헌 2의 FIG. 5의 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 도시한다.
도 8의 (A) 및 (B)는, 본 실시 형태에 관한 칼럼 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 설명하기 위한 도면이다.
도 9의 (A) 및 (B)는, 비교례의 회로의 고조도시와 저조도시의 레벨 다이어그램에 관해 설명하기 위한 도면이다.
도 9에 도시하는 바와 같이, 비교례의 구성에서는 고조도, 저조도로의 입력 신호를 고정치로 레벨 시프트하여 버리면, AD 변환기로서의 입력 레인지가 1/2DVDD 부근보다 변동하고 안정성의 확보가 곤란하다.
이것을 회피하기 위해 레벨 시프트값을 입사광량으로 변동시키는 수법을 취하려면 바이어스(Vbias) 회로의 구성이 복잡화하여 버린다.
본 실시 형태에서는, 증폭기(210)에 적분기(2211, 2212)와 같은 사이즈비(PMOS/NMOS)를 사용함으로써, 도 8에 도시하는 바와 같이, 오토 제로시의 반전 레벨은 입사광량에 관계없이 1/2DVDD 부근에 설정된다.
오토 제로시의 신호를 리셋 신호로서 ΔΣ 변조기에 넣을 때에, AD의 입력 레인지 범위로 정돈하기 위해 레벨 시프트를 행할 필요가 있다.
본 실시 형태에서는, 증폭기(210)에서의 게인 설정에 의해 입력 진폭폭은 정돈되어 있을 뿐만 아니라, ΔΣ 변조기(220A)는 증폭기(210)와 같은 사이즈비의 구성이기 때문에 동작점도 같은 정도로 설정되기 때문에, 레벨 시프트량도 고정치로서 설정할 수 있다.
이에 의해, 바이어스값(Vbias)의 변경도 특히 불필요하게 되어 회로 구성을 심플하게 하는 것이 가능해진다.
또한, 본 설명은 인버터형의 증폭기(앰프)를 예로 설명하였지만, 도 10에 도시하는 바와 같이, 차동형 앰프라도 참조 전압(Vref)을 ΔΣ 변조기(200)의 적분기(인버터형)와 사이즈비(PMOS/NMOS)를 이용하여 생성함으로써 실현할 수 있다.
도 10은, 본 실시 형태에 관한 화소와 신호선에 접속된 칼럼 회로에서 증폭기에 차동형 앰프를 적용한 다른 구성을 도시하는 도면이다.
증폭기(210A)는, 차동형 앰프(AMP1A), 입력 용량(C1), 가변의 피드백 용량(C2), 게인 스위치(SW1), 오토 제로(AZ)용 스위치(SW2), 및 기준 전압 생성부(211)를 포함하여 구성되어 있다.
입력 용량(C1)의 제1 단자가 신호선(LSGN)에 접속되고, 제2 단자가 차동형 앰프(AMP1A)의 일방의 입력단자에 접속되어 있다.
피드백 용량(C2)과 게인 스위치(SW1)가 차동형 앰프(AMP1A)의 출력 단자와 일방의 입력단자 사이에 직렬로 접속되어 있다.
오토 제로용 스위치(SW2)가 차동형 앰프(AMP1A)의 출력 단자와 일방의 입력단자 사이에 접속되어 있다.
그리고, 기준 전압 생성부(211)는, 디지털 전원(DVDD)과 기준 전위(VSS) 사이에 직렬로 접속된 PMOS 트랜지스터(PT1)와 NMOS 트랜지스터(NT1)에 의해 형성되어 있다. PMOS 트랜지스터(PT1)의 드레인과 NMOS 트랜지스터(NT1)의 드레인끼리의 접속점에 의해 노드(ND211)가 형성되고, 게이트끼리의 접속점에 의해 노드(ND212)가 형성되어 있다. 이들 노드(ND211과 ND212)가 접속되어 차동형 앰프(AMP1A)의 타방의 입력단자에 접속되어 있다.
기준 전압 생성부(211)는, 차동형 앰프(AMP1A)의 타방의 입력단자에, 상기 인버터형 적분기를 형성하는 소자와 동등한 사이즈비(PMOS/NMOS)로써 생성한 기준 전압(Vref)을 공급한다.
본 예에서도, 증폭기(210A)에서의 게인 설정에 의해 입력 진폭폭은 정돈되어 있을 뿐만 아니라, ΔΣ 변조기(220)는 증폭기(210A)와 같은 사이즈비의 구성이어서 동작점도 같은 정도로 설정되기 때문에, 레벨 시프트량도 고정치로서 설정할 수 있다.
이에 의해, 바이어스값(Vbias)의 변경도 특히 불필요하게 되고 회로 구성을 심플하게 하는 것이 가능해진다.
도 3 및 도 10에서는 증폭기(210, 210A)와 ΔΣ AD 변환기의 전원을 동(同)전원으로서 기재하고 있지만, 증폭기(210, 210A)를 디지털 전압 이상의 전원 예를 들면 아날로그 전원(AVDD)으로 하여도, 레벨 시프트의 값이 커지는 것만으로 고정치를 이용할 수 있다.
또한 오토 제로를 행함으로써 화소의 리셋 전위의 편차도 흡수하는 것이 가능해진다.
[아날로그 게인에 의한 노이즈 저감 효과]
또한, 본 실시 형태에 관한 칼럼 회로의 구성에서는 잉크리멘탈형에 의한 평균화에 더하여 아날로그 게인에 의해 의 노이즈의 저감 효과를 기대할 수 있다.
잉크리멘탈형으로의 양자화 노이즈, kTC 노이즈 및 증폭기로의 노이즈의 산출에 관해 설명한다.
2차의 ΔΣ 변조기와 데시메이션 필터 회로를 이용한 경우의 토탈 노이즈(Vn)는 오버샘플링(M)에 의한 평균화에 의해 다음과 같이 표시된다.
Vn2=Vs2*4/(3M)으로 표시된다.
여기서 Vs2=Vsf(소스 팔로워)2+Vadc(AD 변환기)2라고 한다.
아날로그 게인(G)에 의한 되돌림 효과와 오버샘플링(M)에 의한 평균화의 효과 때문에 증폭기 열(熱) 잡음(Vamp2), 양자화 잡음(VSLB2), ΔΣ 변조기의 kTC 잡음(Vadc2) 은 다음과 같이 표시할 수 있다.
Vamp2=4/3M*kT/3G2*(1+G)/(Cs+C1/(1+G))
VLSB2=4/(G*(M+1)*M)2*VFS2
Vadc2=4/(3G2*M)*5*k*T/Cs
여기서 C11=Cs, G=C1/C2, VFS(양자화기 풀스케일 전압), k(볼츠만 계수)라고 한다.
즉, 저조도에서의 상태에서 신호 출력 확보를 위해 게인 설정이 필요한 상태에서는 상기 아날로그 게인할 되돌림 효과에 의해, 노이즈 특성은 개선되게 된다.
한편, 비교례의 구성에서는, 디지털 출력을 게인 배할 필요가 있고 신호뿐만 아니라 노이즈까지 증가하게 된다.
본 실시 형태에서는, 증폭기(210)에 대해서도 ΔΣ 회로 구성과 조합시킴으로써 오버샘플링의 효과 대문에 열(熱) 잡음이 저감된다.
따라서, 단순한 증폭기 및 AD 변환기의 구성에 비하여, 보다 작은 용량을 이용할 수가 있어서 레이아웃의 실장 면적이 작아지는 비용 저감 효과나 미세화 화소에 대한 대응도 가능해진다.
본 실시 형태에서는, 2차의 데시메이션 필터 구성에서 설명하였지만, 보다 고차원(3차)의 필터 구성에서도 같은 효과를 얻을 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 이하의 효과를 얻을 수 있다.
ΔΣ AD 변환기를 탑재한 CMOS 이미지 센서에 증폭기를 탑재함으로써 저조도의 노이즈를 개선할 수 있다.
입력 신호에 대해 증폭기에 의해 일정 출력폭으로 조정함으로써 ΔΣ AD 변환기의 정수를 변경하는 일 없이 게인 설정을 할 수 있다. AD 변환부에의 추가 회로가 필요 없게 되기 때문에, 칩 면적을 작게 할 수 있다. 또한 레벨 시프트의 값도 증폭률에 의존하지 않고 고정으로 할 수가 있어서, 회로 구성을 용이하게 할 수 있다.
증폭기의 효과에 의해 ΔΣ AD 변환기의 노이즈 스펙이 완화될 수 있고, 용량치를 작게 할 수 있음에 의한 칩 면적의 슈링크, 또는 샘플링 회수를 적게 하여 클록 주파수를 떨어뜨릴 수 있음에 의한 저소비 전력화를 실현할 수 있다.
또한, 증폭기로서도 ΔΣ AD 변환의 평균화의 효과에 의해 보다 실장 면적을 작게 할 수 있다.
이와 같은 효과를 갖는 고체 촬상 소자는, 디지털 카메라나 비디오 카메라의 촬상 디바이스로서 적용할 수 있다.
<4. 카메라 시스템의 구성례>
도 11은, 본 발명의 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템 구성의 한 예를 도시하는 도면이다.
본 카메라 시스템(300)는, 도 11에 도시하는 바와 같이, 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)(100)가 적용 가능한 촬상 디바이스(310)를 갖는다.
또한, 카메라 시스템(300)은, 이 촬상 디바이스(310)의 화소 영역에 입사광을 유도하는(피사체상을 결상하는) 광학계, 예를 들면 입사광(상광)을 촬상면상에 결상시키는 렌즈(320)를 갖는다.
카메라 시스템(300)은, 촬상 디바이스(310)를 구동하는 구동 회로(DRV)(330)와, 촬상 디바이스(310)의 출력 신호를 처리하는 신호 처리 회로(PRC)(340)를 갖는다.
구동 회로(330)는, 촬상 디바이스(310) 내의 회로를 구동하는 스타트 펄스나 클록 펄스를 포함하는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시 생략)를 가지며, 소정의 타이밍 신호로 촬상 디바이스(310)를 구동한다.
또한, 신호 처리 회로(340)는, 촬상 디바이스(310)의 출력 신호에 대해 소정의 신호 처리를 시행한다.
신호 처리 회로(340)에서 처리된 화상 신호는, 예를 들면 메모리 등의 기록 매체에 기록된다. 기록 매체에 기록된 화상 정보는, 프린터 등에 의해 하드 카피된다. 또한, 신호 처리 회로(340)에서 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터에 동화로서 투영된다.
상술한 바와 같이, 디지털 카메라 등의 촬상 장치에서, 촬상 디바이스(310)로서, 선술한 고체 촬상 소자(100)를 탑재함으로써, 저소비 전력으로, 고정밀한 카메라가 실현할 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와, 상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며,
상기 판독부는, 상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와, 상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함하는 고체 촬상 소자.
(2) 상기 증폭기는, 상기 아날로그 화소 신호의 입력 진폭에 응한 게인 설정이 가능하고, 상기 ΔΣ 변조기의 입력 풀스케일 폭이 일정하게 되도록 증폭을 행하는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 ΔΣ 변조기는, 상기 증폭기에서 증폭된 상기 화소 신호를 레벨 시프트하여 적분기에 입력하는 입력부를 가지며, 상기 레벨 시프트량은, 고정치로서 설정되는 상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 ΔΣ 변조기는, 인버터형 적분기를 포함하는 적어도 하나의 적분기와,
최종단이 되는 상기 적분기의 출력 신호를 양자화하여 디지털 신호를 출력하는 양자화기와,
상기 양자화기에 의한 디지털 신호를 아날로그 신호로 변환하고, 상기 적분기의 입력측에 귀환시키는 디지털 아날로그 변환기를 포함하는, n(n은 1을 포함하는 정수)차의 변조기로서 형성되고,
상기 증폭기는, 상기 적분기의 상기 인버터형 적분기와 같은 구성의 인버터형 앰프 또는 차동형 앰프를 포함하는 상기 (1) 내지 (3) 중, 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 ΔΣ 변조기의 적분기는, 상기 인버터형 적분기의 입력단자측에 접속된 입력 용량과,
상기 인버터형 적분기의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하고,
상기 증폭기는, 상기 인버터형 앰프의 입력단자측에 접속된 입력 용량과,
상기 인버터형 앰프의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하는 상기 (4)에 기재된 고체 촬상 소자.
(6) 상기 ΔΣ 변조기의 적분기는, 상기 인버터형 적분기의 입력단자측에 접속된 입력 용량과,
상기 인버터형 적분기의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하고,
상기 증폭기는, 상기 차동형 앰프의 일방의 입력단자측에 접속된 입력 용량과,
상기 차동형 앰프의 출력 단자와 일방의 입력단자 사이에 접속된 피드백 용량과,
상기 차동형 앰프의 타방의 입력단자에, 상기 인버터형 적분기를 형성하는 소자와 동등한 사이즈비로써 생성한 기준 전압을 공급하는 기준 전압 생성부를 포함하는 상기 (4)에 기재된 고체 촬상 소자.
(7) 상기 증폭기는, 상기 입력 용량과 상기 피드백 용량의 용량비를 변경함에 의해, 상기 아날로그 화소 신호의 입력 진폭에 응한 게인을 설정 가능한 상기 (5) 또는 (6)에 기재된 고체 촬상 소자.
(8) 상기 증폭기는, 상기 앰프의 출력 단자와 입력단자의 전위를 소정 전위로 리셋하는 리셋용 스위치를 포함하는 상기 (5) 내지 (7) 중, 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 화소는, 플로팅 디퓨전의 전하를 리셋하는 리셋 기능을 포함하고,
상기 증폭기의 리셋용 스위치는,
상기 화소의 리셋 동작에 병행하여 도통 상태로 유지되고, 상기 앰프의 출력 단자와 입력단자의 전위의 리셋을 행하는 상기 (8)에 기재된 고체 촬상 소자.
(10) 상기 판독부는, 상기 ΔΣ 변조기에 의한 디지털 신호를 다비트화하는 데시메이션 필터 회로를 포함하는 상기 (1) 내지 (9) 중, 어느 하나에 기재된 고체 촬상 소자.
(11) 고체 촬상 소자와, 상기 고체 촬상 소자에 피사체상을 결상하는 광학계를 가지며,
상기 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와,
상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며,
상기 판독부는, 상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와,
상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함하는 카메라 시스템.
100 : 고체 촬상 소자
110 : 화소 어레이부
110A : 화소 회로
111 : 광전 변환 소자
112 : 전송 트랜지스터
113 : 리셋 트랜지스터
114 : 증폭 트랜지스터
115 : 선택 트랜지스터
120 : 행 선택 회로(화소 구동부)
130 : 칼럼 판독 회로
200, 200A : 칼럼 회로
210, 210A : 증폭기
220, 220A : ΔΣ 변조기
221, 2211, 2212 : 적분기
222 : 양자화기
223, 2231, 2232 : DAC
224, 225 : 가산기
230 : 데시메이션 필터 회로
240 : ΔΣ AD 변환기
300 : 카메라 시스템
310 : 촬상 디바이스
320 : 구동 회로
330 : 렌즈(광학계)
340 : 신호 처리 회로

Claims (11)

  1. 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와,
    상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며,
    상기 판독부는,
    상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와,
    상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서,
    상기 증폭기는,
    상기 아날로그 화소 신호의 입력 진폭에 응한 게인 설정이 가능하고, 상기 ΔΣ 변조기의 입력 풀스케일 폭이 일정하게 되도록 증폭을 행하는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 2항에 있어서,
    상기 ΔΣ 변조기는,
    상기 증폭기에서 증폭된 상기 화소 신호를 레벨 시프트하여 적분기에 입력하는 입력부를 가지며,
    상기 레벨 시프트량은, 고정치로서 설정되는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 1항에 있어서,
    상기 ΔΣ 변조기는,
    인버터형 적분기를 포함하는 적어도 하나의 적분기와,
    최종단이 되는 상기 적분기의 출력 신호를 양자화하여 디지털 신호를 출력하는 양자화기와,
    상기 양자화기에 의한 디지털 신호를 아날로그 신호로 변환하고, 상기 적분기의 입력측에 귀환시키는 디지털 아날로그 변환기를 포함하는, n(n은 1을 포함하는 정수)차의 변조기로서 형성되고,
    상기 증폭기는,
    상기 적분기의 상기 인버터형 적분기와 같은 구성의 인버터형 앰프 또는 차동형 앰프를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  5. 제 4항에 있어서,
    상기 ΔΣ 변조기의 적분기는,
    상기 인버터형 적분기의 입력단자측에 접속된 입력 용량과,
    상기 인버터형 적분기의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하고,
    상기 증폭기는,
    상기 인버터형 앰프의 입력단자측에 접속된 입력 용량과,
    상기 인버터형 앰프의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 4항에 있어서,
    상기 ΔΣ 변조기의 적분기는,
    상기 인버터형 적분기의 입력단자측에 접속된 입력 용량과,
    상기 인버터형 적분기의 출력 단자와 입력단자 사이에 접속된 피드백 용량을 포함하고,
    상기 증폭기는,
    상기 차동형 앰프의 일방의 입력단자측에 접속된 입력 용량과,
    상기 차동형 앰프의 출력 단자와 일방의 입력단자 사이에 접속된 피드백 용량과,
    상기 차동형 앰프의 타방의 입력단자에, 상기 인버터형 적분기를 형성하는 소자와 동등한 사이즈비로써 생성한 기준 전압을 공급하는 기준 전압 생성부를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  7. 제 5항 또는 제 6항에 있어서,
    상기 증폭기는,
    상기 입력 용량과 상기 피드백 용량의 용량비를 변경함에 의해, 상기 아날로그 화소 신호의 입력 진폭에 응한 게인을 설정 가능한 것을 특징으로 하는 고체 촬상 소자.
  8. 제 5항 또는 제 6항에 있어서,
    상기 증폭기는,
    상기 앰프의 출력 단자와 입력단자의 전위를 소정 전위로 리셋하는 리셋용 스위치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 8항에 있어서,
    상기 화소는,
    플로팅 디퓨전의 전하를 리셋하는 리셋 기능을 포함하고,
    상기 증폭기의 리셋용 스위치는,
    상기 화소의 리셋 동작에 병행하여 도통 상태로 유지되어 상기 앰프의 출력 단자와 입력단자의 전위의 리셋을 행하는 것을 특징으로 하는 고체 촬상 소자.
  10. 제 1항에 있어서,
    상기 판독부는,
    상기 ΔΣ 변조기의 디지털 신호를 다비트화하는 데시메이션 필터 회로를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  11. 고체 촬상 소자와,
    상기 고체 촬상 소자에 피사체상을 결상하는 광학계를 가지며,
    상기 고체 촬상 소자는,
    광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 화소가 배열된 화소 어레이부와,
    상기 화소로부터의 아날로그 화상 신호를 신호선에 판독하고, 판독한 아날로그 화소 신호를 칼럼 단위로 처리하는 판독부를 가지며,
    상기 판독부는,
    상기 아날로그 화소 신호를 디지털 신호로 변환하는 기능을 갖는 ΔΣ 변조기와,
    상기 ΔΣ 변조기의 입력측에 배치되고, 상기 신호선에 판독된 아날로그 화소 신호를 설정되는 게인으로써 증폭하여 상기 ΔΣ 변조기에 입력하는 증폭기를 포함하는 것을 특징으로 하는 카메라 시스템.
KR1020147008078A 2011-10-20 2012-10-11 고체 촬상 소자 및 카메라 시스템 KR101969189B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-230676 2011-10-20
JP2011230676A JP5887827B2 (ja) 2011-10-20 2011-10-20 固体撮像素子およびカメラシステム
PCT/JP2012/076351 WO2013058167A1 (ja) 2011-10-20 2012-10-11 固体撮像素子およびカメラシステム

Publications (2)

Publication Number Publication Date
KR20140073509A true KR20140073509A (ko) 2014-06-16
KR101969189B1 KR101969189B1 (ko) 2019-04-15

Family

ID=48140815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008078A KR101969189B1 (ko) 2011-10-20 2012-10-11 고체 촬상 소자 및 카메라 시스템

Country Status (6)

Country Link
US (2) US9451189B2 (ko)
EP (1) EP2770732B1 (ko)
JP (1) JP5887827B2 (ko)
KR (1) KR101969189B1 (ko)
CN (2) CN103875238B (ko)
WO (1) WO2013058167A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106918B2 (en) 2012-01-20 2015-08-11 Sony Corporation Coefficient coding harmonization in HEVC
KR101689665B1 (ko) 2014-07-04 2016-12-26 삼성전자 주식회사 이미지 센서, 이미지 센싱 방법, 그리고 이미지 센서를 포함하는 이미지 촬영 장치
WO2016158482A1 (ja) * 2015-04-03 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、並びに電子機器
KR102392791B1 (ko) * 2015-11-04 2022-05-02 삼성전자주식회사 이미지 센서, 이를 포함하는 전자 장치 및 이의 동작 방법
CN114982222A (zh) * 2020-01-08 2022-08-30 华为技术有限公司 一种图像读取电路、图像传感器以及终端设备
JP7405653B2 (ja) * 2020-03-11 2023-12-26 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ
CN111741240B (zh) * 2020-08-21 2020-12-22 深圳市汇顶科技股份有限公司 图像传感器、指纹检测装置和电子设备
EP3985555B1 (en) 2020-08-21 2023-10-11 Shenzhen Goodix Technology Co., Ltd. Image sensor, fingerprint detection apparatus, and electronic device
CN112798603A (zh) * 2021-01-06 2021-05-14 深圳技术大学 一种成像系统及其成像方法
JP2022119634A (ja) 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体および半導体基板
CN114866708A (zh) 2021-02-04 2022-08-05 佳能株式会社 光电转换装置、a/d转换器和装备
CN113489927B (zh) * 2021-06-01 2022-06-28 西安理工大学 一种cmos图像传感器的高速列线读出电路及读出方法
WO2023150949A1 (en) * 2022-02-10 2023-08-17 Huawei Technologies Co., Ltd. High speed, low power pixel bias circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005323331A (ja) 2004-02-23 2005-11-17 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP3904111B2 (ja) 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
KR20110021426A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 아날로그-디지털 컨버터, 및 이를 포함하는 이미지 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288666B1 (en) * 1999-11-08 2001-09-11 Intel Corporation High accuracy comparator
US6831690B1 (en) 1999-12-07 2004-12-14 Symagery Microsystems, Inc. Electrical sensing apparatus and method utilizing an array of transducer elements
JP2002158550A (ja) 2000-11-17 2002-05-31 Sony Corp デジタルパワーアンプ
JP3918635B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 直流レベル制御方法、クランプ回路、撮像装置
JP3998134B2 (ja) * 2002-09-13 2007-10-24 シャープ株式会社 Ａｄ変換装置、多チャンネルａｄ変換装置、ｘ線センサーモジュールおよびそれらの制御方法
JP2008042224A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像装置および撮像装置
JP4979375B2 (ja) * 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4353281B2 (ja) * 2007-06-06 2009-10-28 ソニー株式会社 Ａ／ｄ変換回路、ａ／ｄ変換回路の制御方法、固体撮像装置および撮像装置
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
EP2149990B1 (de) * 2008-07-29 2011-05-25 Siemens Aktiengesellschaft System, insbesondere zur Digitalisierung eines zeit- und wertekontinuierlichen periodischen Signals mit einer fest vorgegebenen Anzahl an Abtastwerten pro Periode
CN101605201B (zh) * 2008-12-24 2011-06-22 昆山锐芯微电子有限公司 图像传感器的列处理电路及图像传感器
KR101543645B1 (ko) 2009-02-13 2015-08-11 삼성전자주식회사 투 패스 시그마-델타 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
JP5225145B2 (ja) * 2009-02-23 2013-07-03 キヤノン株式会社 固体撮像装置
JP2011023966A (ja) 2009-07-15 2011-02-03 Toshiba Corp Ｄｃオフセットキャンセラー及び無線トランシーバー

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904111B2 (ja) 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
JP2005323331A (ja) 2004-02-23 2005-11-17 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
KR20110021426A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 아날로그-디지털 컨버터, 및 이를 포함하는 이미지 처리 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
비특허 문헌 1 : W. Yang 등 (W. Yan et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999)
비특허 문헌 2 : A 2. 1M Pixels, 120frame/s CMOS Image Sensor with column-parallel ΔΣ ADC Architecture, FIG. 1, FIG. 5

Also Published As

Publication number Publication date
JP2013090234A (ja) 2013-05-13
KR101969189B1 (ko) 2019-04-15
US9843747B2 (en) 2017-12-12
CN103875238A (zh) 2014-06-18
EP2770732B1 (en) 2018-01-10
EP2770732A4 (en) 2015-06-10
JP5887827B2 (ja) 2016-03-16
EP2770732A1 (en) 2014-08-27
WO2013058167A1 (ja) 2013-04-25
US20160360130A1 (en) 2016-12-08
CN107249108A (zh) 2017-10-13
CN103875238B (zh) 2017-08-04
US20140293103A1 (en) 2014-10-02
US9451189B2 (en) 2016-09-20
CN107249108B (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
KR101969189B1 (ko) 고체 촬상 소자 및 카메라 시스템
US10091448B2 (en) Imaging apparatus and camera
US9503662B2 (en) Solid-state imaging device and camera system
Kitamura et al. A 33-megapixel 120-frames-per-second 2.5-watt CMOS image sensor with column-parallel two-stage cyclic analog-to-digital converters
US8508642B2 (en) Solid-state imaging device and camera system
US8687100B2 (en) Solid-state imaging device, method of driving the device, and camera system with varied timing of sampling period for sampling a bias voltage during pixel readout
EP2750375A1 (en) Semiconductor device, solid-state imaging device, and camera system
KR101939856B1 (ko) 고체 촬상 소자 및 카메라 시스템
JP2013168880A (ja) 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP2013172270A (ja) 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP7214622B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant