KR20140069832A - 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법 - Google Patents

반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법 Download PDF

Info

Publication number
KR20140069832A
KR20140069832A KR1020120137599A KR20120137599A KR20140069832A KR 20140069832 A KR20140069832 A KR 20140069832A KR 1020120137599 A KR1020120137599 A KR 1020120137599A KR 20120137599 A KR20120137599 A KR 20120137599A KR 20140069832 A KR20140069832 A KR 20140069832A
Authority
KR
South Korea
Prior art keywords
flux
tank
unit
semiconductor chip
circuit board
Prior art date
Application number
KR1020120137599A
Other languages
English (en)
Other versions
KR102034820B1 (ko
Inventor
최일수
김민
문태호
유주영
홍성복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120137599A priority Critical patent/KR102034820B1/ko
Priority to US14/089,366 priority patent/US8905290B2/en
Publication of KR20140069832A publication Critical patent/KR20140069832A/ko
Application granted granted Critical
Publication of KR102034820B1 publication Critical patent/KR102034820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

반도체 칩 실장장치가 개시된다. 반도체 실장 장치는 반도체 칩의 솔더 범프에 플럭스를 코팅할 코팅부를 포함하고 코팅부는 플럭스로 충진되어 솔더 범프가 침잠되는 코팅조와 코팅조로 플럭스를 공급하는 플럭스 탱크로 구성된다. 플럭스 탱크 내부의 플럭스 잔량을 검출센서를 이용하여 자동으로 측정하고 측정된 잔량이 기준값 이하인 경우 자동으로 플럭스를 보충한다. 이에 따라, 코팅조에 플럭스가 부족하여 솔더 범프에 플럭스 코팅불량이 발생하는 것을 방지할 수 있다.

Description

반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법{Apparatus for mounting semiconductor chips on a circuit board and method of mounting semiconductor chips on a circuit using the same}
본 발명은 반도체 칩 실장장치 및 실장방법에 관한 것으로서 보다 상세하게는 플립 칩을 인쇄회로기판에 실장하는 장치 및 방법에 관한 것이다.
최근 반도체 소자를 응용한 전자제품의 경박단소화 경향에 따라 반도체 패키지도 소형화 및 고밀도화 되고 있다. 반도체 패키지의 사이즈를 줄이기 위해 반도체 소자를 칩 단위 패키지(chip scaled package, CSP)나 플립 칩 패키지와 같이 격자형 패키지가 널리 이용되고 있다. 격자형 패키지는 반도체 칩과 회로기판의 접속(interconnection)을 리드 프레임이나 와이어 본딩을 이용한 4면 주변형 접속이 아니라 BGA나 범프 구조물을 이용한 격자형 접속을 이용하는 반도체 패키지로서 입출력 핀의 수를 증가시키고 회로기판의 크기를 줄임으로써 반도체 패키지의 실장밀도를 높일 수 있다.
플립 칩 구조를 갖는 반도체 패키지는 활성면에 솔더 범프를 구비하는 반도체 칩을 회로기판 상에 실장하여 제조된다. 상기 솔더 범프에 플럭스를 도포하고 반도체 칩을 회로기판 상에 정렬한 후 리플로우 공정에 의해 반도체 칩과 회로기판을 접합한다.
그러나, 종래의 반도체 칩 실장장치의 플럭스 도포유닛은 플럭스 탱크의 내부의 플럭스 잔량을 확인할 수 있는 수단이 없어 플럭스 누수나 소진에 의해 솔더 범프에 플럭스가 도포되지 않은 채 리플로우 공정이 진행될 수 있다. 솔더 범프에 대한 불충분한 플럭스 도포는 회로기판과 반도체 칩의 불충분한 접합과 이로 인한 반도체 패키지의 신뢰성 불량을 야기할 수 있다.
따라서, 플럭스 도포 유닛으로부터 플럭스 잔량을 자동으로 검출할 수 있는 새로운 반도체 칩 실장장치 및 실장방법이 요구되고 있다.
본 발명의 실시예들은 상기의 문제점을 해결하고자 제안된 것으로서, 플럭스 잔량을 확인할 수 있는 플럭스 레벨 검출 센서를 구비하여 실장공정 진행 중에 플럭스 잔량을 자동으로 확인할 수 있는 반도체 칩 실장장치를 제공한다.
본 발명의 다른 실시예들은 상기 반도체 칩 실장장치를 이용하여 회로기판에 반도체 칩을 실장하는 방법을 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 칩 실장장치는 내부에 회로패턴을 구비하고 상기 회로패턴과 연결되는 접속패드를 구비하는 회로기판 및 접속단자를 구비하고 상기 회로기판에 실장될 반도체 칩을 공급하는 로딩유닛, 플럭스 제어기에 의해 플럭스 공급이 자동으로 조절되고 상기 접속단자에 플럭스를 코팅하는 플럭스부를 구비하고 상기 접속패드와 상기 플럭스로 코팅된 상기 접속단자가 접촉하도록 상기 반도체 칩을 상기 회로기판에 실장하는 실장유닛 및 상기 접속단자를 열처리하여 상기 접속단자와 상기 접속단자를 접합시키는 접합유닛을 포함한다.
일실시예로서, 상기 플럭스부는 상기 접속단자에 코팅할 플럭스가 충진된 코팅조를 구비하는 몸체 및 상기 코팅조의 양 측부인 상기 몸체의 제1 단부 및 제2 단부 사이를 이동하면서 상기 코팅조로 플럭스를 공급하는 플럭스 탱크를 포함하고, 상기 플럭스 제어기는 상기 몸체의 상기 제1 단부 및 제2 단부의 적어도 하나와 인접하고 상기 플럭스 탱크의 상부에 배치되어 상기 플럭스 탱크의 내부에 저장된 플럭스의 표면 높이에 관한 제1 검출신호를 생성하는 플럭스 레벨 검출 센서를 포함한다.
일실시예로서, 상기 플럭스 레벨 검출 센서는 초음파를 생성하고 상기 플럭스 탱크 내부의 플럭스로부터 반사되는 초음파를 수신하는 초음파 신호유닛, 상기 초음파 신호유닛을 포함하고 상기 초음파 신호유닛을 제어하는 헤드유닛 및 상기 헤드유닛으로부터 초음파가 조사되는 하방으로 돌출하여 상기 플럭스 탱크의 내부로 초음파를 안내하는 가이드 유닛을 포함한다.
일실시예로서, 상기 초음파 신호유닛은 압전 진동자를 포함한다.
일실시예로서, 상기 플럭스 레벨 검출 센서는 상기 플럭스 탱크의 상부에 배치된 보조평판 및 상기 보조평판을 관통하여 배치되고 상기 가이드 유닛과 연통하여 상기 초음파를 상기 플럭스 탱크 내부의 서로 다른 영역으로 조사하는 다수의 보조 가이드 유닛을 더 포함한다.
일실시예로서, 상기 플럭스 제어기는 상기 플럭스 탱크의 상태정보에 관한 제2 검출신호를 생성하는 상태신호 검출센서, 상기 제1 및 제2 검출신호를 처리하여 상기 플럭스 탱크로의 플럭스 보충여부를 결정하는 플럭스 공급 결정인자 및 상기 플럭스 탱크의 상태인자를 결정하는 데이터 분석기 및 플럭스 공급 결정인자 및 상기 플럭스 탱크 상태인자를 디스플레이 하고 상기 플럭스부의 작동상태를 제어하는 제어신호를 발생하는 제어신호 발생기를 포함한다.
일실시예로서, 상기 플럭스 공급 결정인자는 상기 다수의 제1 검출신호들을 처리하여 수득한 최적 플럭스 레벨 및 상기 플럭스 탱크의 최저 플럭스 레벨인 기준 플럭스 레벨을 포함하며, 상기 플럭스 탱크 상태인자는 상기 몸체에 관한 상기 플럭스 탱크의 상대위치를 나타내는 플럭스탱크 위치정보, 상기 제1 단부와 제2 단부 사이를 이동하는 상기 플럭스 탱크의 이동속도 및 상기 플럭스 탱크의 사이즈를 포함한다.
일실시예로서, 상기 최적 플럭스 레벨은 상기 다수의 제1 검출신호들에 대응하는 플럭스 레벨 중 최소값 및 최대값을 제거하고 잔여 플럭스 레벨의 평균값을 포함한다.
일실시예로서, 상기 실장유닛은 상기 회로기판이 고정되는 기판 고정부 및 상기 코팅조로부터 상기 접속수단에 대한 플럭스 코팅이 완료된 반도체 칩을 추출하여 상기 기판 고정부에 고정된 상기 회로기판에 실장하는 실장기를 포함한다.
일실시예로서, 상기 실장유닛은 상기 코팅조로부터 추출된 상기 반도체 칩을 상기 회로기판의 실장영역으로 개별적으로 대응시키는 맵핑기를 더 포함한다.
일실시예로서, 상기 기판 고정부는 상기 로딩유닛과 연결되어 상기 로딩유닛에 의해 로딩된 상기 회로기판을 이송하는 기판 이송 레일 및 상기 기판 이송 레일 상에 배치되어 상기 회로기판을 상기 기판 이송 레일 상에 고정하는 고정단자를 포함한다.
일실시예로서, 상기 접합유닛은 상기 반도체 칩이 실장된 상기 회로기판을 이송하는 접합용 이송수단 및 상기 접속패드 상에서 상기 접속단자대한 리플로우 공정을 수행하는 히터를 포함한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 칩 실장방법은 다음과 같이 수행된다. 먼저, 접속패드를 구비하는 회로기판을 기판 고정부에 고정한다. 이어서, 플럭스 탱크를 이동시키면서 코팅조의 내부를 플럭스로 충진하고 플럭스의 표면을 평탄화시킨다. 접속수단을 구비하는 반도체 칩을 플럭스가 충진된 코팅조에 침잠시켜 상기 접속수단을 플럭스로 코팅한다. 상기 플럭스 탱크의 내부에 포함된 상기 플럭스의 양을 측정하여 기준값보다 작은 경우 상기 플럭스를 보충한다. 상기 플럭스로 코팅된 상기 접속수단이 구비된 상기 반도체 칩을 상기 회로기판의 접속패드로 실장하고, 리플로우 공정을 수행하여 상기 접속수단과 상기 접속패드를 접속한다.
일실시예로서, 상기 플럭스를 보충하는 단계는, 상기 플럭스 탱크 내부로 초음파를 조사하는 단계, 상기 플럭스 탱크 내부로부터 반사된 초음파를 분석하여 상기 플럭스의 표면 높이인 플럭스 레벨에 관한 제1 검출신호를 검출하는 단계, 상기 제1 검출신호를 처리하여 최적 플럭스 레벨을 결정하는 단계, 상기 플럭스 탱크의 상태에 관한 제2 검출신호를 검출하는 단계 및 상기 최적 플럭스 레벨이 기준 플럭스 레벨보다 작은 경우 상기 플럭스 탱크의 내부로 상기 플럭스를 공급하는 플럭스 보충신호를 생성하는 단계를 포함한다.
일실시예로서, 상기 초음파는 상기 플럭스 탱크 내부의 다수 영역으로 조사되어 각 영역에서의 국소 최적 플럭스 레벨인 다수의 개별 플럭스 레벨을 결정하고 상기 개별 플럭스 레벨들의 산술 평균값을 상기 최적 플럭스 레벨로 결정한다.
상기와 같은 본 발명의 실시예들에 따르면, 플럭스 탱크 내부의 플럭스 잔량을 초음파 센서를 이용하여 자동으로 측정하고 일정한 기준값 이하인 경우 자동으로 보충함으로써 반도체 칩의 솔더 범프를 코팅하는 코팅조로 플럭스를 안정적으로 공급할 수 있다. 이에 따라, 플럭스 코팅 불량으로 인한 반도체 칩과 회로기판의 접속불량을 방지할 수 있다.
도 1은 본 발명의 일실시예에 의한 반도체 칩 실장장치를 나타내는 구성도이다.
도 2는 도 1에 도시된 반도체 칩 실장장치(500)의 실장유닛(200)을 상세하게 나타내는 구성도이다.
도 3은 도 2에 도시된 플럭스부(220)를 상세하게 나타내는 구성도이다.
도 4는 본 발명의 일실시예에 따라 도 2에 포함된 플럭스 제어기를 나타내는 구성도이다.
도 5는 도 4에 도시된 플럭스 레벨 검출 센서의 구성을 나타내는 개략적인 도면이다.
도 6은 도 5에 도시된 플럭스 레벨 검출 센서(251)를 이용하여 플럭스 레벨을 검출하는 과정을 나타내는 도면이다.
도 7은 도 5에 도시된 플럭스 레벨 검출 센서의 변형례를 나타내는 사시도이다.
도 8은 본 발명의 일실시예에 따라 도 1에 도시된 반도체 칩 실장장치에 구비된 접합유닛의 구성을 나타내는 구성도이다.
도 9는 도 1에 도시된 반도체 칩 실장장치를 이용하여 회로기판에 반도체 칩을 실장하는 방법을 나타내는 흐름도이다.
도 10은 도 9에 도시된 플럭스 보충단계를 나타내는 흐름도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일실시예에 의한 반도체 칩 실장장치를 나타내는 구성도이다.
도 1을 참조하면, 본 발명의 일실시예에 의한 반도체 칩 실장 장치(500)는 회로기판(P) 및 상기 회로기판(P)에 실장될 반도체 칩(C)을 공급하는 로딩유닛(100), 상기 반도체 칩(C)을 회로기판(P)의 실장영역에 정렬하고 탑재하는 실장유닛(200), 상기 반도체 칩(C)을 상기 회로기판(P)의 접속패드에 고정하는 접합유닛(300) 및 상기 반도체 칩(C)이 고정된 회로기판(P)을 상기 실장장치(500)로부터 분리하는 언로딩 유닛(400)을 포함한다.
상기 로딩유닛(100), 실장유닛(200), 접합유닛(300) 및 언로딩 유닛(400)은 시간에 따라 순차적으로 수행되고 최소한의 장치 점유면적(footprint)을 차지하도록 적절하게 배치된다. 예를 들면, 상기 로딩유닛(100), 실장유닛(200), 접합유닛(300) 및 언로딩 유닛(400)은 일렬로 배치되고 각 단위 유닛 사이에서 컨베이어 시스템으로 서로 연결될 수 있다. 실장대상 반도체 칩(C)과 실장 기판인 회로기판(P)은 상기 로딩유닛(100)을 통하여 개별적으로 상기 실장장치(500)로 투입되고 일련의 과정을 거쳐서 상기 회로기판(P) 상에 상기 반도체 칩(C)이 고정된 반도체 패키지로 완성되어 상기 실장장치(500)로부터 배출된다.
일실시예로서, 상기 로딩유닛(100)은 상기 회로기판(P)을 공급하는 기판 공급부(110) 및 상기 반도체 칩(C)을 공급하는 칩 공급부(150)를 구비한다. 본 실시예에서는 다양한 구조를 갖는 내부 회로패턴과 외부 접속체와의 접속을 위한 접속패드를 구비하는 인쇄회로기판(printed circuit board, PCB)을 상기 회로기판(P)으로 이용하고 반도체 집적회로 소자의 활성면에 접속단자로서 솔더 범프를 구비하는 플립 칩(flip chip) 소자를 상기 반도체 칩(C)으로 이용한다. 그러나, 본 발명은 이에 한정되지 않으며 다양한 회로기판과 다양한 집적회로 소자 구조물이 상기 실장장치(500)로 공급될 수 있다.
상기 기판 공급부(110)는 회로기판(P)을 적재하여 운반하는 제1 기판 적재부(111)와 상기 제1 기판 적재부(111)로부터 회로기판(P)을 개별적으로 이송하는 기판 이송수단(113)을 포함한다. 예를 들면, 상기 제1 기판 적재부(111)는 전방, 후방 및 상부가 개방된 직육면체 형상을 갖고 내측면에 높이 방향을 따라 다수의 슬롯을 배치하고 상기 각 슬롯에 회로기판(P)을 적재하여 동시에 다수의 회로기판을 운반할 수 있는 매거진을 포함한다. 상기 매거진의 후방에는 푸셔(pusher, 미도시)가 배치되어 전방으로 상기 회로기판(P)을 개별적으로 밀어주고 이에 따라 상기 회로기판은 인접한 기판 이송수단(113)으로 반출된다. 상기 기판 이송수단(113)은 상기 실장유닛(200)까지 연장된 컨베이어 벨트를 포함할 수 있다. 이에 따라, 상기 회로기판(P)은 제1 기판 적재부(111)로부터 기판 이송수단(113)을 통하여 상기 실장유닛(200)으로 전송된다.
상기 회로기판(P)은 신호전송을 위한 회로패턴이 인쇄되고 표면에는 격자형상을 갖도록 다수의 칩 실장영역들이 구비된 인쇄회로기판(PCB)을 포함한다. 각 칩 실장영역에는 상기 플립 칩의 솔더 범프가 접합되는 다수의 접속패드가 배치된다. 바람직하게는, 상기 기판 이송수단(113)의 상부에 기판 검사기(130)를 배치하여 상기 기판 이송수단(113)에 의해 전송되는 회로기판(P)의 각 실장영역들에 대한 불량여부를 검사할 수 있다.
상기 칩 공급부(150)는 다수의 반도체 칩(C)이 배치된 다수의 웨이퍼(W)를 적재하여 운반하는 웨이퍼 적재부(151), 상기 웨이퍼 적재부(151)로부터 웨이퍼를 개별적으로 반출하는 반출수단(153), 반출된 상기 웨이퍼(W)로부터 상기 반도체 칩(C)을 개별적으로 추출(pick up)하도록 상기 웨이퍼를 지지하는 웨이퍼 지지대(155) 및 상기 웨이퍼 지지부(155)로부터 상기 반도체 칩(C)을 개별적으로 추출하여 상기 실장유닛(200)의 플럭스부로 이송하는 칩 이송기(157)를 포함한다.
예를 들면, 상기 웨이퍼 적재부(151)는 이동가능한 지지대(미도시) 상에 배치되고 내부에 다수의 슬롯을 구비하여 각 슬롯에 상기 웨이퍼를 수납할 수 있는 웨이퍼 카세트를 포함한다. 이때, 상기 웨이퍼(W)는 반도체 제조(fabrication process)공정, 백 그라인딩(Back Grinding) 공정 및 소잉(Sawing) 공정이 진행되어 상기 웨이퍼(W) 상에 배치된 다수의 반도체 칩(C)들은 개별 칩 단위로 분리되어 있다. 예를 들면, 상기 웨이퍼(W)의 배면에는 다이싱(dicing)용 자외선 테이프가 부착되고 가장자리에는 웨이퍼 링에 의해 지지되어 분리된 상기 반도체 칩(C)들이 종래의 웨이퍼 카세트를 이용하여 웨이퍼(W) 단위로 상기 실장장치(500)로 투입될 수 있다. 웨이퍼 카세트에 적재된 상기 웨이퍼(W)는 로봇 암과 같은 웨이퍼 반출수단(153)에 의해 개별적으로 반출되어 상기 웨이퍼 지지대(155)로 이송된다.
상기 웨이퍼 지지대(155)의 하부에는 자외선 조사기(미도시)가 배치되어 웨이퍼 지지대(155)에 안착된 웨이퍼(W)의 배면으로 자외선을 조사한다. 이에 따라, 상기 웨이퍼(W)의 배면에 부착된 자외선 테이프의 부착력을 약화시킨다. 또한, 부착력이 약화된 상기 자외선 테이프를 확장시켜 상기 웨이퍼(W) 상에 배치된 반도체 칩(C)을 용이하게 추출할 수 있도록 하는 확장기(미도시)가 상기 웨이퍼 지지대(155)의 상부에 더 배치될 수 있다.
상기 칩 이송기(157)는 상기 웨이퍼 지지대(155) 상에 고정된 웨이퍼(W)로부터 반도체 칩(C)을 개별적으로 추출하여 상기 실장유닛(200)의 플럭스부(220)로 이송시킨다. 예를 들면, 상기 칩 이송기(157)는 진공 흡착을 통하여 상기 플립 칩을 개별적으로 추출한 후 인접하는 플럭스 부(220)의 플럭스 저장조에 상기 플립 칩의 솔더 범프가 침지되도록 이송한다.
이에 따라, 상기 로딩유닛(100)을 통하여 회로기판(P) 및 상기 회로기판(P)에 실장될 반도체 칩(C)이 각각 상기 실장유닛(200)으로 공급된다. 본 실시예의 경우, 단일한 기판 공급부(110)와 칩 공급부(150)를 개시하고 있지만, 상기 실장장치(500)의 공정효율과 설비면적(footprint) 조건이 허용하는 한 다수의 기판 공급부와 칩 공급부를 배치할 수 있다.
도 2는 도 1에 도시된 반도체 칩 실장장치(500)의 실장유닛(200)을 상세하게 나타내는 구성도이며, 도 3은 도 2에 도시된 플럭스부(220)를 상세하게 나타내는 구성도이다.
도 2 및 도 3을 참조하면, 상기 실장유닛(200)은 상기 로딩유닛(100)의 기판 이송유닛(113)과 연결되어 상기 회로기판(P)을 고정하는 기판 고정부(210), 상기 칩 이송기(157)로부터 실장대상 반도체 칩(C)을 전달받아 플럭스 공정을 수행하는 플럭스부(220), 상기 플럭스부(220)를 통하여 플럭스 공정이 완료된 반도체 칩(C)을 상기 회로기판(P)에 정렬하고 탑재하는 실장부(230), 상기 회로기판(P)의 실장영역(A)과 상기 실장영역에 실장될 반도체 칩(C)을 인식하는 맵핑기(240) 및 상기 플럭스부(220)의 플럭스 잔량을 검출하고 제어하는 플럭스 제어기(250)를 포함한다.
상기 기판 고정부(210)는 상기 기판 이송수단(113)에 의해 전송된 회로기판(P)을 상기 반도체 칩(C)의 실장공정이 진행되는 동안 고정하고 반도체 칩이 실장된 회로기판(P)은 인접하는 상기 접합유닛(300)으로 전송한다. 일실시예로서, 상기 기판 고정부(210)는 상기 기판 이송수단(113) 및 상기 접합유닛(300)과 연결되도록 제1 방향(X)을 따라 연장되는 회로기판 이송레일(211) 및 상기 회로기판 이송레일(211)상에 배치되어 회로기판 이송레일(211)을 따라 이송되는 회로기판(P)의 이동을 일시적으로 정지시키고 실장공정이 진행되는 동안 고정시키는 고정단자(212)를 구비한다.
예를 들면, 상기 고정단자(212)는 상기 회로기판(P)을 고정하는 그립퍼(gripper)를 구비하고 상기 회로기판 이송레일(211)을 따라 일정한 속도록 움직이며 회로기판 상에 반도체 칩의 실장공정이 진행되는 동안에는 상기 이송레일 상에서 정지상태를 유지하도록 제어된다.
상기 실장부(230)는 상기 기판 고정부(210) 및 상기 플럭스 부(220)의 상부에 배치되고 상기 제1 방향(X)을 따라 연장하는 수평 가이드 레일(231), 제2 방향(Y)을 따라 연장하고 상기 수평 가이드 레일(231)의 단부와 대응하여 배치되는 한 쌍의 수직 가이드 레일(232a, 232b), 상기 수평 가이드 레일(231)과 연결되고 상기 각 수직 가이드 레일(232a, 232b)을 따라 이동하는 한 쌍의 제1 구동부(233a, 233b), 상기 수평 가이드 레일(231)을 따라 이동하는 제2 구동부(234), 상기 제2 구동부(234)에 고정된 실장 브라켓(235) 및 상기 실장 브라켓(235)에 고정된 적어도 하나의 칩 추출기(236)을 포함한다.
상기 수평 가이드 레일(231)은 제1 방향(X)을 따라 일정한 길이만큼 연장하고 상기 수직 가이드 레일(232a, 232b)은 상기 수평 가이드 레일(231)의 각 단부에 대응하는 위치에서 제2 방향(Y)을 따라 연장하여 장방형의 작업영역(operation area, B)을 한정한다. 상기 기판 고정부(210) 및 플럭스 부(220)는 상기 작업영역(B)에 포함되도록 배치되고 상기 수평 및 수직 가이드 레일은 상기 기판 고정부(210) 및 상기 플럭스 부(220)의 상부에 배치된다. 상기 수평 가이드 레일(231)의 단부는 각각 제1 구동부(233a, 233b)에 연결되고 상기 제1 구동부는 상기 수직 구동부를 따라 이동할 수 있다. 이에 따라, 상기 제1 방향(X)을 따라 연장하는 상기 수평 가이드 레일(231)은 제2 방향(Y)을 따라 이동할 수 있다. 상기 제2 구동부(234)는 상기 수평 가이드 레일(231)을 따라 선형이동할 수 있도록 배치되고 상기 제2 구동부(234)에 실장 브라켓(235)이 고정된다.
이에 따라, 상기 실장 브라켓(235)은 제2 구동부(234)에 의해 제1 방향(X)을 따라 이동할 수 있고 상기 제1 구동부(233a,233b)에 의해 상기 제2 방향(Y)을 따라 이동할 수 있다. 따라서, 상기 제1 및 제2 방향으로 특정되는 직각 좌표계를 이용하여 상기 작업영역(B) 내에서 상기 실장 브라켓(235)의 위치를 일의적으로 특정할 수 있다.
상기 칩 추출기(236)은 상기 실장 브라켓(235)에 고정되어 하부에 배치된 상기 기판 고정부(210) 및 플럭스 부(220)를 향하도록 배치된다. 예를 들면, 상기 칩 추출기(236)은 진공 흡착에 의해 상기 반도체 칩(C)을 흡착하여 고정할 수 있는 흡착 로드를 포함한다.
작업영역(B) 내에서 상기 플럭스 부(220) 및 기판 공정부(210)의 위치가 제1 및 제2 방향(X,Y)을 이용한 직각좌표계에 의해 특정되면, 상기 실장 브라켓(235)은 제1 및 제2 구동부(233, 234)에 의해 상기 플럭스 부(220)의 위치로 이동하고 플럭스 공정이 완료된 반도체 칩(C)은 상기 칩 추출기(236)에 진공 흡착되어 추출된다. 이어서, 상기 실장 브라켓(235)은 상기 기판 고정부(210)의 위치로 이동하여 회로기판(P)의 실장영역(A)에 대응하도록 반도체 칩(C)을 정렬하고 임시로 결합한다.
상기 플럭스부(220)는 칩 이송기(157)에 의해 전송된 반도체 칩(C)의 솔더 범프에 플럭스(F)를 코팅하여 상기 회로기판(P)의 접속패드와 상기 솔더 범프 사이의 접속을 강화한다.
일실시예로서, 상기 플럭스부(220)는 상기 반도체 칩(C)의 솔더 범프에 코팅할 플럭스가 구비된 코팅조(221a)를 구비하는 몸체(221), 상기 몸체의 일단에 배치되어 상기 코팅조(221a)로 플럭스를 공급하는 플럭스 탱크(222) 및 상기 몸체(221)를 구동하는 몸체 구동기(223)를 포함한다.
일실시예로서, 상기 몸체(221)는 제1 방향(X)을 따라 연장하는 직육면체 형상을 갖고 상면 중앙부는 일정한 깊이를 갖도록 리세스되어 상기 코팅조(221a)가 구비된다. 상기 코팅조(221a)는 상기 플럭스(F)로 채워지고 플럭스(F)의 상면은 상기 몸체(221)의 상면과 동일한 높이를 갖도록 균일하게 평탄화된다. 상기 코팅조(221a)에 수용된 플럭스(F)로 다수의 반도체 칩(C)이 침지되어 반도체 칩(C)의 솔더 범프에 플럭스(F)를 코팅한다.
상기 몸체(221)의 상면 양단부에는 상기 플럭스 탱크(222)가 위치하는 제1 및 제2 대기영역(221b, 221c)이 제공된다. 상기 플럭스 탱크(222)는 상기 몸체(221)의 중앙부에 배치된 상기 코팅조(221a)를 가로질러 제1 방향(X)을 따라 상기 제1 및 제2 대기영역(221b,221c) 사이를 왕복 이동할 수 있다. 상기 플럭스 탱크(222)는 상기 몸체(221)의 하단에 배치된 벨트 풀리와 같은 탱크 구동기(미도시)에 의해 제1 및 제2 대기 영역(221b,221c) 사이를 이동할 수 있다.
플럭스 탱크(222)는 일정한 사이즈를 갖고 배면에 상기 플럭스 유출구(미도시)를 구비하고 상면이 개방된 육면체 형상을 갖고 상부에는 플럭스 탱크(222)의 내부에 잔존하는 플럭스(F)의 표면 높이를 검출하는 레벨 검출 센서(도 4의 251)가 배치된다. 상기 플럭스 탱크(222)가 제1 또는 제2 대기영역(221b, 221c)에서 대기하는 동안 상기 칩 이송기(157)에 의해 반도체 칩(C)이 상기 코팅조(221a)로 이송되거나 코팅이 완료된 반도체 칩(C)은 상기 칩 추출기(236)에 의해 상기 회로기판(P)으로 이송되어 실장된다. 상기 플럭스(F)는 플럭스 탱크(222)가 제1 영역과 제2 영역 사이를 이동하는 동안 상기 플럭스 유출구를 통하여 상기 코팅조(211a)로 공급되며 상기 플럭스 탱크의 하부 측부에 배치된 고름자와 같은 평탄화 수단(미도시)에 의해 상기 몸체의 상면과 동일한 높이를 갖도록 평탄화 된다.
한편, 플럭스 탱크(222)가 제1 및 제2 대기영역에서 대기하는 동안 탱크 내부에 잔존하는 플럭스의 표면은 상기 레벨 검출 센서(251)에 의해 검출되고 필요한 경우 플럭스가 보충된다.
플럭스 탱크(222)가 배치된 상기 몸체(221)는 상기 몸체 구동기(223)에 의해 제1 방향(X)을 따라 이동할 수 있다. 예를 들면, 상기 몸체 구동기(223)는 제1 방향을 따라 연장하는 몸체 구동 레일(223a) 및 상기 몸체 구동 레일(223a)을 따라 상기 몸체(221)를 구동시키는 몸체 구동수단(223b)을 포함한다. 예를 들면, 상기 몸체(221)는 몸체 구동기(223)에 의해 칩 이송기(157)와 인접한 제1 위치(P1)로부터 기판 고정부(210)와 인접한 제2 위치(P2)사이를 선형 이동할 수 있다. 제1 위치(P1)에서 상기 반도체 칩(C)은 상기 칩 공급부(150)로부터 상기 코팅조(221b)로 이송되고 제2 위치(P2)에서 플럭스로 코팅된 반도체 칩(C)은 상기 기판 고정부(210)에 고정된 회로기판(P)으로 실장된다.
상기 플럭스부(220)의 측부에는 상기 회로기판(P)의 실장영역(A)과 상기 실장영역에 실장될 반도체 칩(C)을 인식하는 맵핑기(240) 및 상기 플럭스 탱크(222)의 플럭스 잔량을 검출하고 제어하는 플럭스 제어기(250)가 배치된다.
상기 맵핑기(240)는 회로기판 이송 레일(211)과 상기 제2 위치(P2) 사이에 위치하여 상기 회로기판(P)상의 칩 실장 영역(A)에 관한 위치정보와 칩 추출기(236)에 의해 픽업된 반도체 칩(SC)의 솔더 범프의 위치에 관한 위치정보를 검출한다. 검출된 위치정보에 기초하여 상기 회로기판(P)의 접속패드와 상기 반도체 칩(SC)의 솔더 범프가 개별적으로 정렬될 수 있다.
상기 칩 추출기(236)가 플럭스 코팅이 완료된 반도체 칩(C)을 선택(pick up)하면 실장 제어기(237)는 상기 맵핑기(240)로 칩 선택 신호를 송신하고 이에 따라 상기 맵핑기(240)는 상기 솔더 범프 및 실장영역(A)의 위치를 검출하고 각각의 위치정보를 상기 실장 제어기(237)로 전송한다. 이에 따라, 상기 실장 제어기(237)는 상기 칩 추출기(236)를 제어하여 각 반도체 칩(C)에 대응하는 실장영역(A)으로 이동하여 개별적으로 반도체 칩(C)을 실장영역(A)의 접속패드 상에 실장한다.
상기 플럭스 제어기(250)는 플럭스 탱크(222) 내부에 저장된 플럭스의 표면높이를 검출하여 플럭스 잔존량을 확인하고 기준값과 비교하여 플럭스의 보충여부 및 상기 플럭스부(220)의 구동여부를 결정한다.
도 4는 본 발명의 일실시예에 따라 도 2에 포함된 플럭스 제어기를 나타내는 구성도이다.
도 4를 참조하면, 상기 플럭스 제어기(250)는 상기 플럭스 탱크(222)의 상부에 배치되어 플럭스 탱크(222)의 내부에 잔존하는 플럭스(F)의 표면 높이에 관한 제1 검출신호를 발생하는 플럭스 레벨 검출 센서(251), 상기 플럭스 레벨 검출 센서(251)로부터 발생된 제1 검출신호를 증폭하는 증폭기(252), 상기 플럭스 탱크(222)의 상태정보에 관한 제2 검출신호를 발생하는 상태신호 검출 센서(253), 상기 제1 및 제2 검출신호를 분석하여 상기 플럭스 탱크(222)의 상태 및 잔존 플럭스에 관한 유효정보를 생성하는 데이터 분석기(254) 및 상기 데이터 분석기(254)의 분석 신호에 따라 상기 플럭스 탱크(222)의 구동 및 플럭스 보충을 제어하는 제어신호 발생기(255)를 포함한다.
일실시예로서, 상기 플럭스 레벨 검출 센서(251)는 상기 제1 및 제2 대기영역(221b, 221c)과 인접하는 기둥(미도시)에 각각 고정되어 상기 제1 및 제2 대기영역(221b,221c)에 위치하는 플럭스 탱크(222)의 내부로 초음파 신호를 조사하여 탱크의 내부에 잔존하는 플럭스의 표면으로부터 반사되는 초음파 신호를 수신하는 한 쌍의 제1 및 제2 초음파 센서(2511, 2512)를 구비할 수 있다.
도 5는 도 4에 도시된 플럭스 레벨 검출 센서의 구성을 나타내는 개략적인 도면이다.
도 5를 참조하면, 상기 플럭스 레벨 검출 센서(251)는 초음파를 생성하고 플럭스(F)로부터 반사되는 초음파를 수신하는 초음파 신호유닛(251a), 상기 초음파 신호유닛(250a)을 포함하고 상기 제어신호 발생기(255)와 초음파 신호유닛(251a)에 관한 제어신호를 수신하는 헤드유닛(251b) 및 상기 헤드유닛(251b)으로부터 초음파가 조사되는 하방으로 돌출하여 상기 플럭스 탱크(222)의 내부로 초음파를 안내하는 가이드 유닛(251c)을 포함한다.
예를 들면, 상기 초음파 신호유닛(251a)은 상기 플럭스 탱크(222)에 잔존하는 플럭스(F)의 표면 높이를 측정하기 위한 초음파를 발생하는 압전 진동자 및 플럭스로부터 반사된 음파를 수신하는 음파 수신기를 포함한다. 상기 압전 진동자와 음파 수신기는 단일한 부재로 마련되어 상기 헤드유닛(251b)의 하단에 배치될 수도 있고 별개의 부재로 배치되어 헤드유닛(251b)의 다른 위치에 개별적으로 배치될 수도 있다. 특히, 상기 음파 수신기와 압전 진동자가 개별적으로 배치되는 경우, 상기 음파 수신기는 상기 헤드 유닛과 상이한 별개의 부재에 배치되어 상기 제어신호 발생기(255)와 개별적으로 배치되도록 구성할 수 있음은 자명하다.
상기 헤드유닛(251b)은 상기 초음파 신호유닛(251a)을 내부에 구비하고 상기 제어신호 발생기(255)와 전기적으로 연결되어 제어신호 발생기로부터 전송된 초음파 발생 신호에 따라 상기 압전 진동기를 구동하고 상기 음파 수신기를 통하여 수신한 반사음파를 상기 증폭기(252)로 전송한다. 또한, 상기 압전 진동기의 위치를 조정하여 조사되는 초음파의 방향 및 상기 가이드 유닛(251c)의 배치를 변경할 수 있다. 이에 따라, 플럭스 탱크(222) 내부의 다양한 위치에서 플럭스 레벨을 측정할 수 있다. 상기 헤드유닛(251b)의 상부에는 상기 증폭기(252), 데이터 분석기(253) 및 제어신호 발생기(254)와 신호 교환을 위한 배선(wiring,W)이 배치된다.
상기 가이드 유닛(251c)은 헤드 유닛(251b)의 하부로부터 초음파의 조사방향을 따라 연장하는 원통형상으로 배치되어 상기 플럭스(F)를 향하여 조사되는 초음파가 탱크(222) 내부로 집중될 수 있도록 안내한다. 또한, 상기 플럭스(F)로부터 반사되는 초음파가 상기 음파 수신기를 향하여 효율적으로 반사될 수 있도록 안내한다. 예를 들면, 상기 가이드 유닛(251c)은 내부를 경료하는 음파의 반사효율을 높일 수 있도록 소정의 경도를 갖는 수지 또는 금속으로 구성된다. 바람직하게는, 상기 가이드 유닛(251c)의 내부에 다공성 흡음부재(251c)를 배치하여 상기 플럭스 탱크(222) 내부의 잔존 플럭스가 가이드 유닛(251c)의 내측 표면에 부착되는 경우 초음파의 진행경로가 방해되는 것을 방지할 수 있다.
도 6은 도 5에 도시된 플럭스 레벨 검출 센서(251)를 이용하여 플럭스 레벨을 검출하는 과정을 나타내는 도면이다.
도 6을 참조하면, 상기 압전 진동기에서 플럭스 탱크(222)의 내부를 향하여 초음파를 조사하고 잔존 플럭스의 표면으로부터 반사된 반사음파를 검출한다. 초음파의 조사후 반사시점까지의 시간을 측정하여 플럭스 표면까지의 거리를 산출함으로써 잔존 플럭스의 레벨을 검출한다.
이때, 상기 압전 진동기에서 발생된 초음파는 다양한 경로를 통하여 상기 플럭스 탱크(222) 내부의 플럭스 표면으로 조사될 수 있다. 예를 들면, 제1 초음파(U1)는 상기 압전 진동기로부터 플럭스 표면으로 직접 조사되어 플럭스의 제1 반사위치(R1)될 수 있으며, 제2 초음파(U2)는 가이드 유닛(251c)의 내측면에서 반사되어 상기 플럭스(F)의 제2 반사위치(R2)에서 반사된다. 또한, 제3 초음파(U3)는 가이드 유닛(251c)의 내측면에서 반사되어 플럭스(F)가 소진되어 노출된 상기 탱크(222)의 바닥면인 제3 반사위치(R3)에서 반사될 수 있다.
상기 플럭스(F)는 소정의 점성을 가진 유체이므로 상기 플럭스 탱크(222)의 이동 방향을 따라 플럭스 탱크(222)의 전방(front portion)으로 집중되고 이와 대응되는 탱크의 후방(rear portion)은 상대적으로 작은 양의 플럭스가 분포한다. 따라서, 상기 플럭스 탱크(222)의 중앙부에 위치하는 제1 반사위치(R1)에서 반사된 음파에 의해 수득된 플럭스 레벨은 실제 잔존 플럭스의 양에 근사하지만, 플럭스 탱크(222)의 전방에 위치하는 제2 반사 위치(R2) 및 후방에 위치하는 제3 반사위치(R2, R3)에서 반사된 음파에 의해 수득된 플럭스 레벨은 실제 잔존 플럭스의 양과 큰 오차를 갖는다.
반사위치가 다르면 반사음파가 음파 수신기에 도달하는 시간이 달라지므로, 각 반사음파에 따라 플럭스 레벨을 나타내는 제1 검출신호의 세기도 달라진다. 이에 따라, 상기 각 반사위치에 대응하여 다수의 제1 검출신호들이 상기 데이터 분석기(254)로 전송된다. 데이터 분석기(254)에서는 적절한 신호처리에 의해 실제 플럭스 탱크(222)에 잔존하는 플럭스의 양에 가장 근접한 플럭스 레벨을 최적 플럭스 레벨로 결정한다.
변형 실시예로서, 상기 플럭스 레벨 검출 센서(251)는 상기 플럭스 탱크(222)에 부착되어 플럭스 탱크(222)와 함께 이동하는 보조 가이드 유닛을 더 포함할 수 있다.
도 7은 도 5에 도시된 플럭스 레벨 검출 센서의 변형례를 나타내는 사시도이다. 도 7에 도시된 플럭스 레벨 검출 센서의 변형례는 보조 가이드 유닛을 구비하는 점을 제외하고는 도 5에 도시된 플럭스 검출 레벨 센서와 동일한 구성을 갖는다.
도 7을 참조하면, 상기 플럭스 레벨 검출 센서의 변형례(260)는 상기 플럭스 탱크(222)의 상부에 배치된 보조 평판(251f) 및 상기 보조평판을 관통하여 배치되는 보조 가이드 유닛(251e)을 더 포함한다. 상기 플럭스 탱크(222)가 제1 및 제2 대기영역(221b,221c)에 위치하는 경우, 상기 보조 가이드 유닛(251e)은 상기 제1 및 제2 초음파 센서(2511,2512)의 각 가이드 유닛(251c)과 연통하도록 배치된다.
따라서, 상기 초음파 신호유닛(251a)으로부터 발생된 초음파는 상기 가이드 유닛(251c) 및 보조 가이드 유닛(251e)을 통하여 플럭스 탱크(222)의 내부로 안내된다.
일실시예로서, 상기 보조 가이드 유닛(251e)은 육면체 형상을 갖는 상기 플럭스 탱크(222)의 모서리 인근에 각각 배치된 4개의 실린더(C1,C2,C3,C4)를 포함한다.
상기 플럭스 탱크(222)가 제1 또는 제2 대기영역(221b,221c)에 위치하면, 상기 변형된 플럭스 검출 센서(260)는 각각의 보조 가이드 유닛(251e)과 정렬되어 초음파를 조사하고 반사음파를 수신하여 4개의 최종 플럭스 레벨을 결정할 수 있다. 보조 가이드 유닛(251e)로서 제1 실린더와 상기 가이드 유닛(251c)을 정렬한 후 초음파를 조사하여 상기 제1 실린더(C1)와 인접한 플럭스 탱크(222)에서 제1 최적 플럭스 레벨을 결정한다. 이어서, 상기 헤드 유닛(251b)을 제어하여 제2 실린더와 가이드 유닛(251c)을 정렬시킨 후 초음파를 다시 조사하여 상기 제2 실린더(C2)와 인접한 플럭스 탱크(222)에서 제2 최적 플럭스 레벨을 결정한다. 동일한 방법으로 제3 및 제4 플럭스 레벨을 결정한다. 상기 제1 내지 제4 플럭스 레벨을 평균하여 최적 플럭스 레벨을 결정할 수 있다. 이에 따라, 최적 플럭스 레벨의 정밀도를 높일 수 있다.
본 실시예의 경우, 상기 플럭스 레벨 검출 센서(251)는 상기 제1 및 제2 대기영역(221b,221c)과 인접하는 작업영역(B)에 위치하는 기둥에 고정되는 한 쌍의 초음파 센서를 개시하고 있지만, 제1 또는 제2 대기영역에 단일하게 배치될 수도 있음은 자명하다.
또한, 상기 플럭스 레벨 검출 센서(251)는 상기 작업영역(B)에 배치된 기둥에 고정되는 것이 아니라 상기 플럭스 탱크(222)에 고정되어 플럭스 탱크(222)와 함께 이동하도록 배치할 수도 있다. 이 경우에는, 상기 플럭스 탱크(222)가 제1 및 제2 대기영역 사이를 이동하면서 상기 플럭스(F)가 코팅조(221a)로 공급되는 양을 체크할 수도 있다.
본 실시예의 경우, 상기 플럭스 레벨 검출 센서(251)로서 초음파 센서를 개시하고 있지만, 탱크의 이동속도와 방향에 따라 내부에 저장된 유체의 표면이 자유롭게 변형되는 경우에 표면 높이를 측정할 수 있는 센서라면 초음파 센서뿐만 아니라 다양한 종류의 센서가 이용될 수 있음은 자명하다.
상기 증폭기(252)는 상기 플럭스로부터 반사된 초음파를 수득하여 측정한 플럭스 레벨에 관한 신호인 제1 검출신호를 증폭한다. 이에 따라, 상기 데이터 분석기(254)에서의 신호처리 효율성을 높이고 제어신호 발생기(255)에서 플럭스 레벨에 관한 시각적 표시를 원활하게 수행할 수 있다.
상기 상태신호 검출센서(253)는 상기 플럭스 탱크(222)의 상태정보에 관한 제2 검출신호를 발생한다. 예를 들면, 상기 플럭스 탱크(222)는 제1 및/또는 제2 대기영역(221b,221c)에 위치하면, 상기 상태신호 검출센서(253)에 의해 플럭스 탱크(222)의 대기영역 도달신호를 발생하여 데이터 분석기(253)로 전송할 수 있다. 뿐만 아니라, 상기 플럭스 탱크(222)의 이동속도나 탱크 구동기의 운전조건 등과 같은 다양한 플럭스 탱크 운전상태에 관한 제2 검출신호를 생성한다. 제2 검출신호의 내용은 상기 플럭스 코팅부(220)의 구성이나 실장장치(500)의 구성이나 조건에 따라 다양하게 설정할 수 있음은 자명하다.
상기 데이터 분석기(254)는 상기 제1 및 제2 검출신호를 처리하여 플럭스 탱크 내부의 잔존 플럭스 양을 결정하고 플럭스 공급여부를 판단한다.
언급한 바와 같이, 초음파 신호유닛(251a) 및 가이드 유닛(251c)의 위치가 고정된 경우에도, 플럭스 탱크(222)내의 다양한 반사위치에서 다수의 제1 검출신호가 검출된다. 그러나, 제1 검출신호들에 대응하는 각 플럭스 레벨은 반사위치에 따라 실제 플럭스 레벨과 오차가 클 수 있다. 상기 데이터 분석기(254)는 상기 제1 검출신호들을 적절하게 수정하여 수정 검출신호를 생성한다.
예를 들면, 상기 플럭스 탱크(222)의 이동속도, 상기 플럭스의 점성, 제1 및 제2 대기영역(221b,221c) 사이의 이동거리 등을 고려하여 제1 검출신호들에 대하여 개별적으로 가중치를 부여할 수 있다. 본 실시예의 경우, 가장 큰 플럭스 레벨과 가장 작은 플럭스 레벨에 대해서는 가중치를 0으로 부여하여 플럭스 레벨 산정을 유효한 검출신호에서 제외하고 나머지 플럭스 레벨들의 산술평균을 상기 최적 플럭스 레벨로 결정한다. 즉, 제1 검출신호들 중에서 최대값과 최소값을 제외한 나머지 검출신호들만 유효 검출신호로 추출한다. 제1 검출신호들에 대하여 통계적 기법을 이용하여 가중치를 세밀하고 정교하게 부여함으로써 상기 최적 플럭스 레벨의 정밀도를 높일 수 있음은 자명하며 이를 위하여 다양한 통계적 기법이 적용될 수 있다.
또한, 상기 최적 플럭스 레벨의 정확도를 높이기 위하여 상기 초음파 신호유닛(251a) 및 가이드 유닛(251c)의 위치를 적절하게 변경하여 각 위치에서 다수의 제1 검출신호들을 생성하고 이를 통계적으로 처리하여 상기 최적 플럭스 레벨을 결정할 수도 있다. 예를 들면, 상기 압전 진동자의 위치 및 상기 가이드 유닛(251c)의 배치를 변경하여 초음파의 조사영역을 변경할 수 있다. 각 조사영역에서 상기 제1 검출신호들을 검출하고 이를 처리하여 각 조사영역에 대응하는 국소 최적 플럭스 레벨인 개별 플럭스 레벨을 다수 결정하고 상기 개별 최적 플럭스 레벨들에 대한 산술 평균값을 취함으로써 상기 최적 플럭스 레벨을 결정할 수 있다. 이에 따라, 상기 제1 검출신호들의 통계처리에 의해 결정되는 최적 플럭스 레벨과 실제 플럭스 레벨 사이의 오차를 최소화할 수 있다.
상기 최적 플럭스 레벨은 미리 입력된 기준 플럭스 레벨과 결합하여 플럭스 공급 결정인자로서 상기 제어신호 발생기(255)로 전달된다.
또한, 상기 플럭스 탱크(222)에 관한 상태정보인 제2 검출신호도 상기 데이터 분석기(254)에서 선택적으로 처리될 수 있다. 상기 몸체(221)에 대한 상기 플럭스 탱크(222)의 상대위치를 나타내는 플럭스 탱크 위치정보, 이동속도에 관한 검출 데이터, 상기 플럭스 탱크의 사이즈와 같은 검출 데이터 및 상기 검출 데이터를 가공하여 수득한 가공 데이터 등은 플럭스 탱크 상태인자로서 상기 제어신호 발생기(255)로 전달된다.
상기 제어신호 발생기(255)는 상기 데이터 분석기(254)에서 처리된 플럭스 공급 결정인자 및 플럭tm 탱크 상태인자를 주기적으로 모니터에 디스플레이 하고 주어진 조건이 만족되는 경우 미리 정해진 동작을 수행하는 제어신호를 발생한다.
예를 들면, 일정한 인터럽트 조건이 달성되는 경우 상기 플럭스부(220)의 작동을 중단할 수 있다. 상기 플럭스 탱크 상태인자를 분석하여 탱크의 이동속도가 기준값 이상이거나 탱크 구동기의 운전조건이 정상상태를 벗어난 경우 상기 플럭스부(220)의 운전을 정지시킬 수 있다. 또한, 상기 플럭스 레벨 검출 센서(251)가 상기 플럭스 탱크(222)에 고정되어 함께 이동하도록 배치된 경우, 플럭스 탱크(222)의 이송 중에 상기 코팅조(221a)로 플럭스가 공급되지 않는 상황이 검출된 경우 상기 플럭스부(220)의 운전을 정지시킬 수 있다.
뿐만 아니라, 플럭스 보충조건이 달성되면 플럭스 탱크(222)의 내부로 플럭스를 보충하여 반도체 칩(C)에 대한 원활한 플럭스 코팅을 유지한다. 예를 들면, 상기 플럭스 탱크(222)가 제1 및 제2 대기영역(221b, 221c)에 위치하고 상기 최적 플럭스 레벨이 기준 플럭스 레벨보다 작은 경우에는 플럭스 공급노즐(미도시)을 통하여 탱크의 내부로 플럭스를 보충한다.
이에 따라, 상기 플럭스 탱크(222)의 내부에는 상기 플럭스 제어기(250)에 의해 기준 플럭스 레벨 보다 높은 레벨을 갖도록 플럭스 잔량을 유지할 수 있다. 따라서, 상기 코팅조(221a)로 플럭스가 공급되지 않아서 솔더 범프에 충분한 플럭스가 코팅되지 않은 채 반도체 칩(C)이 상기 회로기판(P)으로 탑재되는 것을 방지할 수 있다.
다시 도 1을 참조하면, 상기 플럭스부(220)에서 플럭스로 충분하게 코팅된 솔더 범프를 구비하는 반도체 칩(C)이 상기 칩 추출기(236)에 의해 상기 회로기판(P)의 대응 실장영역(A)에 실장되면, 상기 반도체 칩(C)의 솔더 범프와 회로기판(P)의 접속패드를 고정하는 접합유닛(300)으로 이동한다.
도 8은 본 발명의 일실시예에 따라 도 1에 도시된 반도체 칩 실장장치에 구비된 접합유닛의 구성을 나타내는 구성도이다.
도 8을 참조하면, 상기 접합유닛(300)은 상기 반도체 칩이 탑재된 회로기판을 이송하기 위한 접합용 이송수단(310)과 상기 접속패드 상에서 상기 솔더 범프에 대한 리플로우 공정을 수행하기 위한 히터(320)를 포함한다.
예를 들면, 상기 접합용 이송수단(310)은 구름운동을 하는 롤러(312) 및 상기 롤러(312)에 의해 구동되는 컨베이어 벨트(314)를 포함한다. 상기 컨베이어 벨트(314)는 상기 실장유닛(200)의 회로기판 이송레일(211)과 연결되어 반도체 칩(C)이 탑재된 회로기판(P)은 회로기판 이송레일(211)을 통하여 상기 컨베이어 벨트(314)로 이송된다.
상기 롤러(312)의 회전에 의해 상기 컨베이어 벨트(314)가 이동하고 컨베이어 벨트 상에 배치된 칩 실장 회로기판(CP)은 컨베이어 벨트(314)의 이동속도에 따라 언로딩부(400)를 향하여 이송된다. 컨베이어 벨트(314) 상에서 이동하는 동안 상기 히터(320)는 반도체 칩(C)의 솔더 범프(SB)로 열을 가하여 솔더 범프(SB)를 용융시킨다. 이에 따라, 플럭스(F)에 의해 임시로 결합된 솔더 범프(SB)와 접속패드는 리플로우 공정을 통하여 충분히 접합된다.
상기 언로딩 유닛(400)은 상기 접합공정이 완료된 칩 실장 회로기판(CP)은 언로딩유닛(400)으로 이송되어 상기 실장장치(500)를 벗어난다. 예를 들면, 상기 칩 실장 회로기판(CP)은 이송로봇(410)에 의해 상기 접합유닛(300)으로부터 매거진과 같은 제2 기판 적재부(420)로 이송된다. 이후, 상기 제2 기판 적재부(420)가 일정 매수의 칩 실장 회로기판(CP)로 채워지면 제2 기판 적재부(420)를 다음 공정으로 이송시킨다.
상술한 바와 같은 반도체 칩 실장 장치(500)에 의하면, 반도체 칩의 솔더 범프에 플럭스를 코팅하는 플럭스부의 잔존 플럭스를 검출센서를 이용하여 자동으로 검출하고 보충함으로써 솔더 범프에 플럭스가 코팅되지 않은 채 회로기판(P)에 실장되는 불량을 현저하게 줄일 수 있다. 특히, 종래 작업 수행자의 경험에 기초하여 수동으로 수행되던 플럭스 탱크의 잔존 플럭스 검사 및 플럭스 보충을 검출 센서와 플럭스 보충 제어신호에 의해 자동화함으로써 반도체 칩 실장장치에서 플럭스 코팅 불량으로 인한 솔더범프와 접속패드의 접속불량을 충분히 방지할 수 있다.
도 9는 도 1에 도시된 반도체 칩 실장장치를 이용하여 회로기판에 반도체 칩을 실장하는 방법을 나타내는 흐름도이다. 도 10은 도 9에 도시된 플럭스 보충단계를 나타내는 흐름도이다.
도 1 및 도 9를 참조하면, 내부에 다수의 회로패턴을 구비하고 상기 회로패턴과 전기적으로 연결되어 외부로 노출된 접속패드를 구비하는 회로기판(P)과 외부와의 접속단자인 솔더 범프를 구비하는 반도체 칩(C)을 로딩유닛(100)을 통하여 상기 반도체 칩 실장장치(500)로 로딩한다.
상기 회로기판(P)은 매거진과 같은 제1 기판 적재부(111)로부터 컨베이어 벨트와 같은 기판 이송수단(113)에 로딩된 후, 상기 실장유닛(200)의 기판 고정부(210)로 이송되어 반도체 칩(C) 실장을 위해 고정된다(단계 S100).
상기 반도체 칩(C)은 칩 단위로 소잉되어 웨이퍼 상에 적외선 테이프에 의해 접합되어 웨이퍼 단위로 이송된다. 웨이퍼 카세트와 같은 웨이퍼 적재부(151)에 적재되어 이송된 후 로봇 암과 같은 반출수단(153)에 의해 웨이퍼 지지대(155)로 이송되어 적외선 테이프의 접착력을 약화시켜 개별 칩 단위의 이송을 준비한다.
이어서, 상기 플럭스 탱크(222)를 상기 몸체(221)의 제1 영역(221b)에서 제2 영역(221c)로 이동시켜 상기 코팅조(221a)의 내부를 플럭스(F)로 충진하고 표면을 평탄화시킨다(S200). 따라서, 제2 영역(221c)에 도달한 플럭스 탱크의 내부에는 상기 코팅조(221a)로 충진되고 남은 플럭스가 잔류한다.
상기 웨이퍼(W)로부터 반도체 칩(C)을 개별적으로 추출하고 솔더 범프를 상기코팅조의 플럭스에 침잠시켜 플럭스(F)를 상기 솔더 범프에 코팅시킨다(단계 S300).
상기 솔더 범프에 대한 플럭스 코팅이 진행되는 동안, 상기 플럭스 제어기를 이용하여 상기 플럭스 탱크(222) 내부에 잔류하는 잔류 플럭스의 양을 측정하고 측정된 잔류 플럭스 양이 기준값보다 작은 경우 플럭스 탱크(222)의 내부로 플럭스를 보충한다(단계 S400).
예를 들면, 상기 플럭스 탱크(222)의 상부에 배치된 플럭스 레벨 측정 센서(251)인 초음파 센서로부터 초음파를 조사한다(단계 S410). 잔류 플럭스의 표면으로부터 반사되는 음파를 분석하여 잔류 플럭스 표면의 높이에 관한 다수의 제1 검출신호들을 검출한다(단계 S420). 이어서, 다수의 제1 검출신호들 중 최저값과 최고값을 제거하고 나머지 제1 검출신호들을 평균하여 최적 플럭스 레벨을 결정한다(단계 S430). 상기 플럭스 탱크(222)의 위치, 이동속도, 탱크 사이즈 등을 포함하는 탱크 상태에 관한 신호인 제2 검출신호를 상태신호 검출 센서(253)를 통하여 검출한다(단계 S440). 상기 최적 플럭스 레벨이 기준 플럭스 레벨보다 작은 값을 갖고 상기 플럭스 탱크(222)가 제1 및/또는 제2 대기영역(221b,221c)과 같은 플럭스 보충영역에 위치하는 경우 상기 제어신호 발생기(255)는 상기 플럭스 탱크(222)의 내부로 플럭스를 보충하는 제어신호를 전송한다(S450).
상기 솔더 범프에 대한 플럭스 코팅이 완료되면, 상기 칩 추출기(236)는 상기 코팅조(221a)로부터 상기 반도체 칩(C)을 개별적으로 추출하여 상기 기판 고정부(221)에 고정된 회로기판(P)의 접속패드에 임시로 실장한다(단계 S500).
플럭스(F)에 의해 임시로 접속된 반도체 칩(C)과 회로기판(P)은 인접하는 접합유닛으로 이송되어 열처리 공정이 수행된다(S600). 이에 따라, 상기 반도체 칩(C)의 솔더 범프에 리플로우 공정이 수행되어 솔더 범프는 상기 접속패드에 충분한 강도를 갖고 접속된다.
솔더범프와 접속패드의 접속이 완료된 칩 실장 회로기판(CP)은 제2 기판 적재부(420)에 적재되어 상기 반도체 칩 실장장치(500)로부터 언로딩된다.
상술한 바와 같은 본원발명의 반도체 칩 실장방법에 의하면, 플럭스 탱크(222)의 잔존 플럭스 표면의 높이를 상기 플럭스 레벨 검출 센서로 측정하고 플럭스 레벨에 관한 제1 검출신호를 해석하여 플럭스 탱크 내부에 잔존하는 플럭스의 양을 산정한다. 잔존 플럭스 양이 기준값 이상이면 플럭스를 보충하지 않고 기준값 이하인 경우 새로운 플럭스를 탱크(222)의 내부로 보충한다. 이에 따라, 상기 플럭스 탱크(222)가 제1 및 제2 대기영역 사이를 이동하는 동안 항상 충분한 플럭스를 포함할 수 있으므로, 상기 코팅조(221a)로 플럭스가 공급되지 않는 불량을 방지할 수 있다.
본 발명의 일실시예에 의한 반도체 칩 실장장치 및 실장방법에 의하면, 플럭스 탱크 내부의 플럭스 잔량을 초음파 센서를 이용하여 자동으로 측정하고 일정한 기준값 이하인 경우 자동으로 보충함으로써 반도체 칩의 솔더 범프를 코팅하는 코팅조로 플럭스를 안정적으로 공급할 수 있다. 이에 따라, 플럭스 코팅 불량으로 인한 반도체 칩과 회로기판의 접속불량을 방지할 수 있다.
본 발명은 집적회로 소자를 응용하는 통신 장치나 저장 장치 등의 전자 제품을 생산하는 제조업 등 산업 전반에 걸쳐 널리 유용하게 채택되어 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 내부에 회로패턴을 구비하고 상기 회로패턴과 연결되는 접속패드를 구비하는 회로기판 및 접속단자를 구비하고 상기 회로기판에 실장될 반도체 칩을 공급하는 로딩유닛;
    플럭스 제어기에 의해 플럭스 공급이 자동으로 조절되고 상기 접속단자에 플럭스를 코팅하는 플럭스부를 구비하고 상기 접속패드와 상기 플럭스로 코팅된 상기 접속단자가 접촉하도록 상기 반도체 칩을 상기 회로기판에 실장하는 실장유닛; 및
    상기 접속단자를 열처리하여 상기 접속단자와 상기 접속단자를 접합시키는 접합유닛을 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  2. 제1항에 있어서, 상기 플럭스부는 상기 접속단자에 코팅할 플럭스가 충진된 코팅조를 구비하는 몸체 및 상기 코팅조의 양 측부인 상기 몸체의 제1 단부 및 제2 단부 사이를 이동하면서 상기 코팅조로 플럭스를 공급하는 플럭스 탱크를 포함하고, 상기 플럭스 제어기는 상기 몸체의 상기 제1 단부 및 제2 단부의 적어도 하나와 인접하고 상기 플럭스 탱크의 상부에 배치되어 상기 플럭스 탱크의 내부에 저장된 플럭스의 표면 높이에 관한 제1 검출신호를 생성하는 플럭스 레벨 검출 센서를 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  3. 제2항에 있어서, 상기 플럭스 레벨 검출 센서는 초음파를 생성하고 상기 플럭스 탱크 내부의 플럭스로부터 반사되는 초음파를 수신하는 초음파 신호유닛, 상기 초음파 신호유닛을 포함하고 상기 초음파 신호유닛을 제어하는 헤드유닛 및 상기 헤드유닛으로부터 초음파가 조사되는 하방으로 돌출하여 상기 플럭스 탱크의 내부로 초음파를 안내하는 가이드 유닛을 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  4. 제3항에 있어서, 상기 플럭스 레벨 검출 센서는 상기 플럭스 탱크의 상부에 배치된 보조평판 및 상기 보조평판을 관통하여 배치되고 상기 가이드 유닛과 연통하여 상기 초음파를 상기 플럭스 탱크 내부의 서로 다른 영역으로 조사하는 다수의 보조 가이드 유닛을 더 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  5. 제3항에 있어서, 상기 플럭스 제어기는 상기 플럭스 탱크의 상태정보에 관한 제2 검출신호를 생성하는 상태신호 검출센서, 상기 제1 및 제2 검출신호를 처리하여 상기 플럭스 탱크로의 플럭스 보충여부를 결정하는 플럭스 공급 결정인자 및 상기 플럭스 탱크의 상태인자를 결정하는 데이터 분석기 및 플럭스 공급 결정인자 및 상기 플럭스 탱크 상태인자를 디스플레이 하고 상기 플럭스부의 작동상태를 제어하는 제어신호를 발생하는 제어신호 발생기를 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  6. 제5항에 있어서, 상기 플럭스 공급 결정인자는 상기 다수의 제1 검출신호들을 처리하여 수득한 최적 플럭스 레벨 및 상기 플럭스 탱크의 최저 플럭스 레벨인 기준 플럭스 레벨을 포함하며,
    상기 플럭스 탱크 상태인자는 상기 몸체에 관한 상기 플럭스 탱크의 상대위치를 나타내는 플럭스탱크 위치정보, 상기 제1 단부와 제2 단부 사이를 이동하는 상기 플럭스 탱크의 이동속도 및 상기 플럭스 탱크의 사이즈를 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  7. 제6항에 있어서, 상기 최적 플럭스 레벨은 상기 다수의 제1 검출신호들에 대응하는 플럭스 레벨 중 최소값 및 최대값을 제거하고 잔여 플럭스 레벨의 평균값을 포함하는 것을 특징으로 하는 반도체 칩 실장장치.
  8. 접속패드를 구비하는 회로기판을 기판 고정부에 고정하는 단계;
    플럭스 탱크를 이동시키면서 코팅조의 내부를 플럭스로 충진하고 플럭스의 표면을 평탄화시키는 단계;
    접속수단을 구비하는 반도체 칩을 플럭스가 충진된 코팅조에 침잠시켜 상기 접속수단을 플럭스로 코팅하는 단계;
    상기 플럭스 탱크의 내부에 포함된 상기 플럭스의 양을 측정하여 기준값보다 작은 경우 상기 플럭스를 보충하는 단계;
    상기 플럭스로 코팅된 상기 접속수단이 구비된 상기 반도체 칩을 상기 회로기판의 접속패드로 실장하는 단계; 및
    리플로우 공정을 수행하여 상기 접속수단과 상기 접속패드를 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 실장방법.
  9. 제8항에 있어서, 상기 플럭스를 보충하는 단계는,
    상기 플럭스 탱크 내부로 초음파를 조사하는 단계;
    상기 플럭스 탱크 내부로부터 반사된 초음파를 분석하여 상기 플럭스의 표면 높이인 플럭스 레벨에 관한 제1 검출신호를 검출하는 단계;
    상기 제1 검출신호를 처리하여 최적 플럭스 레벨을 결정하는 단계;
    상기 플럭스 탱크의 상태에 관한 제2 검출신호를 검출하는 단계; 및
    상기 최적 플럭스 레벨이 기준 플럭스 레벨보다 작은 경우 상기 플럭스 탱크의 내부로 상기 플럭스를 공급하는 플럭스 보충신호를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 실장방법.
  10. 제9항에 있어서, 상기 초음파는 상기 플럭스 탱크 내부의 다수 영역으로 조사되어 각 영역에서의 국소 최적 플럭스 레벨인 다수의 개별 플럭스 레벨을 결정하고 상기 개별 플럭스 레벨들의 산술 평균값을 상기 최적 플럭스 레벨로 결정하는 것을 특징으로 하는 반도체 칩의 실장방법.
KR1020120137599A 2012-11-30 2012-11-30 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법 KR102034820B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120137599A KR102034820B1 (ko) 2012-11-30 2012-11-30 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법
US14/089,366 US8905290B2 (en) 2012-11-30 2013-11-25 Apparatus for mounting semiconductor chips on a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137599A KR102034820B1 (ko) 2012-11-30 2012-11-30 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법

Publications (2)

Publication Number Publication Date
KR20140069832A true KR20140069832A (ko) 2014-06-10
KR102034820B1 KR102034820B1 (ko) 2019-11-08

Family

ID=50824475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137599A KR102034820B1 (ko) 2012-11-30 2012-11-30 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법

Country Status (2)

Country Link
US (1) US8905290B2 (ko)
KR (1) KR102034820B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9961818B2 (en) * 2013-12-23 2018-05-01 Fuji Machine Mfg. Co., Ltd. Electronic component mounting machine including a film thickness gauge
US10245668B2 (en) * 2016-10-31 2019-04-02 Kulicke And Soffa Industries, Inc Fluxing systems, bonding machines including fluxing systems, and methods of operating the same
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템
US10939600B2 (en) * 2018-11-28 2021-03-02 International Business Machines Corporation Flux residue detection
DE102019102794B4 (de) * 2019-02-05 2020-11-26 Asm Assembly Systems Gmbh & Co. Kg Mengenüberwachung von viskosem Medium
US11440117B2 (en) * 2019-09-27 2022-09-13 Jian Zhang Multiple module chip manufacturing arrangement
CN114871651A (zh) * 2022-05-30 2022-08-09 中国电子科技集团公司第五十四研究所 一种焊接接插件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10206213A (ja) * 1997-01-24 1998-08-07 Aichi Tokei Denki Co Ltd 超音波レベル計
JP2002172460A (ja) * 2000-12-05 2002-06-18 Towa Corp フラックスの塗布装置及び塗布方法
JP2004017102A (ja) * 2002-06-17 2004-01-22 Ricoh Co Ltd 自動はんだ付け装置、プリント配線基板および電子機器
US20120104074A1 (en) * 2010-10-29 2012-05-03 Samsung Electronics Co., Ltd. Apparatus for mounting semiconductor chip

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2346993C2 (de) * 1973-09-18 1975-03-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Lotbad zum fluBmittelfreien Verzinnen mittels Ultraschall
US4398554A (en) * 1981-04-09 1983-08-16 Nihon Den-Netsu Keiki Co., Ltd. Flux control device
US4403949A (en) * 1981-06-29 1983-09-13 Western Electric Company, Inc. Rosin flux filtration system
US4632291A (en) * 1983-02-28 1986-12-30 Electrovert Ltd. Automatic wave soldering machine
JPS6186069A (ja) * 1984-10-02 1986-05-01 Tamura Seisakusho Co Ltd 自動はんだ付けシステムの制御装置
US4869418A (en) * 1986-06-11 1989-09-26 International Business Machines Corporation Solder leveling method and apparatus
US4792078A (en) * 1987-06-11 1988-12-20 Kiyohachi Takahashi Device for controlling concentration and temperature of flux
US4821569A (en) * 1987-10-30 1989-04-18 Fischer & Porter Co. Parasitic echo pulse rejector for ultrasonic liquid level meter
US5048549A (en) * 1988-03-02 1991-09-17 General Dynamics Corp., Air Defense Systems Div. Apparatus for cleaning and/or fluxing circuit card assemblies
JPH03127712A (ja) 1989-10-09 1991-05-30 Sansho Seiyaku Co Ltd 外用剤
JPH04269645A (ja) * 1990-11-30 1992-09-25 Volker Moedinger 自動はんだ付け装置のフラックス組成物の含有量検出方法及び装置
JPH0770824B2 (ja) * 1991-03-04 1995-07-31 松下電器産業株式会社 電子部品接続方法
WO1994004305A1 (en) * 1992-08-18 1994-03-03 Precision Dispensing Equipment, Inc. Method and apparatus for applying flux
KR950010725A (ko) * 1993-09-22 1995-04-28 김광호 자동납땜장치
JPH09164478A (ja) * 1995-12-12 1997-06-24 Zexel Corp ろう付方法
KR20000041614A (ko) 1998-12-23 2000-07-15 이구택 원격 초음파 유량측정 시스템
ATE295244T1 (de) * 1999-03-17 2005-05-15 Novatec Sa Verfahren und vorrichtung zum auftragen von kugeln in die öffnungen eines kugelbehälters
JP3066963B1 (ja) * 1999-03-31 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション はんだバンプの成形方法及び成形装置
JP2000337946A (ja) 1999-05-26 2000-12-08 Ricoh Microelectronics Co Ltd 液面測定方法及びその装置
KR20010063248A (ko) 1999-12-22 2001-07-09 이구택 오감지 방지 초음파 레벨계
KR20010097238A (ko) 2000-04-20 2001-11-08 박순영 초음파를 이용한 저장탱크의 수위측정 및 재고관리 장치
JP2002172459A (ja) * 2000-09-26 2002-06-18 Sony Corp はんだ付け装置
US6766938B2 (en) * 2002-01-08 2004-07-27 Asm Assembly Automation Ltd. Apparatus and method of placing solder balls onto a substrate
US20040000574A1 (en) * 2002-03-08 2004-01-01 Haruo Watanabe Solder applying method and solder applying apparatus
US7213738B2 (en) * 2002-09-30 2007-05-08 Speedline Technologies, Inc. Selective wave solder system
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
WO2005008726A2 (en) * 2003-07-09 2005-01-27 Newport Corporation Flip chip device assembly machine
JP2005127722A (ja) 2003-10-21 2005-05-19 Yokogawa Electric Corp 超音波レベル計
US20070084283A1 (en) 2005-10-18 2007-04-19 Bj Services Company Safety tank level gauging system
WO2008034744A1 (de) * 2006-09-21 2008-03-27 Oerlikon Assembly Equipment Ag, Steinhausen Verfahren und einrichtung zum benetzen der bumps eines halbleiterchips mit lötflussmittel
EP1921427B1 (en) * 2006-11-07 2019-02-27 LG Electronics Inc. Automatic liquid dispensers with liquid level detector
KR100832237B1 (ko) 2007-01-19 2008-05-23 엘지전자 주식회사 자동 액체 분배기 및 그의 구동 방법
US7654433B2 (en) * 2006-12-19 2010-02-02 Intel Corporation Flux overspray removal masks with channels, methods of assembling same, and systems containing same
US8308047B2 (en) * 2006-12-19 2012-11-13 Intel Corporation Compliant spray flux masks, systems, and methods
KR100855900B1 (ko) 2007-01-05 2008-09-03 한국표준과학연구원 화학물질 충진시의 액상 수위 진단장치
GB0716696D0 (en) * 2007-08-28 2007-10-03 Pillarhouse Int Ltd Fluxer for soldering apparatus
JP5028216B2 (ja) 2007-10-29 2012-09-19 日立Ｇｅニュークリア・エナジー株式会社 超音波レベル計及び放射性廃棄物の固化処理装置
DE102007062443A1 (de) * 2007-12-20 2009-06-25 Hartmann Feinwerkbau Gmbh Applikator für Flüssigkeiten, z. B. Flußmittel für Lötungen
DE502008000722D1 (de) 2008-07-11 2010-07-08 Pepperl & Fuchs Verfahren und Ultraschallsensor zur Höhenbestimmung von Objekten auf einer Transporteinrichtung
JP5239054B2 (ja) 2008-10-09 2013-07-17 セイコーインスツル株式会社 超音波式距離センサ及び超音波式距離測定方法
JP5326565B2 (ja) * 2008-12-27 2013-10-30 千住金属工業株式会社 フラックス塗布装置及び方法
JP5218097B2 (ja) * 2009-01-27 2013-06-26 千住金属工業株式会社 自動はんだ付け装置及び搬送装置
US8091767B2 (en) * 2009-02-10 2012-01-10 Hioki Denki Kabushiki Kaisha Substrate manufacturing apparatus, substrate manufacturing method, ball-mounted substrate, and electronic component-mounted substrate
US8056795B2 (en) * 2009-07-29 2011-11-15 Rockwell Automation Technologies, Inc. Fluxometer with a cover having protrusions
US8668131B2 (en) * 2011-02-18 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ accuracy control in flux dipping
US9452486B2 (en) * 2011-08-16 2016-09-27 Carrier Corporation Automatic fluxing machine
US9105760B2 (en) * 2011-11-07 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Pick-and-place tool for packaging process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10206213A (ja) * 1997-01-24 1998-08-07 Aichi Tokei Denki Co Ltd 超音波レベル計
JP2002172460A (ja) * 2000-12-05 2002-06-18 Towa Corp フラックスの塗布装置及び塗布方法
JP2004017102A (ja) * 2002-06-17 2004-01-22 Ricoh Co Ltd 自動はんだ付け装置、プリント配線基板および電子機器
US20120104074A1 (en) * 2010-10-29 2012-05-03 Samsung Electronics Co., Ltd. Apparatus for mounting semiconductor chip

Also Published As

Publication number Publication date
US20140151437A1 (en) 2014-06-05
KR102034820B1 (ko) 2019-11-08
US8905290B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
KR102034820B1 (ko) 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법
US8240541B2 (en) Apparatus for mounting semiconductor chip
CN105826217B (zh) 贴装装置及贴装装置的夹头倾斜度检查方法
KR101548557B1 (ko) 전자부품 장착 장치
JP3962197B2 (ja) バンプ形成システム
US7817263B2 (en) Mounting apparatus, inspecting apparatus, inspecting method, and mounting method
KR101275133B1 (ko) 플립칩 본딩장치
JPH09214187A (ja) 電子部品実装装置
JP2006352074A (ja) ソルダーボール保持検査方法、これを使用する半導体部品のソルダーボール保持装置、及び半導体部品のソルダーボール運搬装置
JP2017204559A (ja) リペアユニットを有するシステム
JP2006019380A (ja) 液剤転写状態検査方法、液剤転写状態検査装置及び表面実装機
JP2010016090A (ja) 基板製造用装置
KR20110034769A (ko) 기판에 플럭스를 도포하는 볼 마운트 장비 및 방법
KR20130117256A (ko) 플립칩 본딩장치 및 플립칩 본딩방법
CN114074236B (zh) 焊接装置以及焊接方法
JP2008153458A (ja) 電子部品の移載装置及び表面実装機
JPH10209227A (ja) 半導体集積回路の検査システム、半導体集積回路の検査装置、および半導体集積回路の検査方法
JP2003179089A (ja) 導電性ボール搭載装置
CN110235231B (zh) 半导体装置的制造方法及制造装置
KR20210101357A (ko) 볼 배치 시스템 및 기판 상에 볼을 배치하는 방법
JP2019029647A (ja) 柱状部材搭載装置及び柱状部材搭載方法
US20230142370A1 (en) Semiconductor package manufacturing method
KR101788556B1 (ko) 칩 실장 장치
KR100333143B1 (ko) 반도체 패키지 제조방법
JP2019004114A (ja) ボール供給装置及びボール搭載装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant