KR20140043753A - 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면 - Google Patents

마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면 Download PDF

Info

Publication number
KR20140043753A
KR20140043753A KR1020137032980A KR20137032980A KR20140043753A KR 20140043753 A KR20140043753 A KR 20140043753A KR 1020137032980 A KR1020137032980 A KR 1020137032980A KR 20137032980 A KR20137032980 A KR 20137032980A KR 20140043753 A KR20140043753 A KR 20140043753A
Authority
KR
South Korea
Prior art keywords
layer
alloy
palladium
thickness
metal
Prior art date
Application number
KR1020137032980A
Other languages
English (en)
Other versions
KR102004555B1 (ko
Inventor
알브레히트 울리히
요제프 가이다
크리슈토프 주헨트룬크
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140043753A publication Critical patent/KR20140043753A/ko
Application granted granted Critical
Publication of KR102004555B1 publication Critical patent/KR102004555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

본 발명은 금속 와이어 본딩 응용들을 위한 접촉 영역/배리어 층/제 1 본딩 층 타입의 금속 및 금속 합금 층 시퀀스들에서의 박형 확산 배리어들에 관한 것이다. 확산 배리어는 Co-M-P, Co-M-B 및 Co-M-B-P 합금으로부터 선택되고, 여기서 M은 두께가 0.03 내지 0.3 ㎛ 범위인 Mn, Zr, Re, Mo, Ta 및 W으로 이루어지는 군으로부터 선택된다. 제 1 본딩 층은 팔라듐 및 팔라듐 합금으로부터 선택된다.

Description

마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면{WIRE BONDABLE SURFACE FOR MICROELECTRONIC DEVICES}
본 발명은 금속 와이어 본딩 응용들을 위한 반도체 기판들 상의 금속 및 금속 합금 층 시퀀스들에 관한 것이다.
실리콘 웨이퍼 등의 반도체 기판들로 이루어진 마이크로일렉트로닉 디바이스들은 외부 표면에 접촉 영역들을 포함하고, 이 접촉 영역들은 마이크로일렉트로닉 디바이스와 IC 기판 또는 인쇄 회로 기판 사이의 전기적인 접촉을 제공하기 위하여 이용된다. 그러한 접촉 영역들은 접촉 패드 또는 범프 구조들 중 어느 하나의 형태일 수 있으며, 보통, 구리, 구리 합금, 알루미늄 또는 알루미늄 합금으로 이루어진다. 그러한 전기적 접촉을 제공하기 위하여 솔더링 (soldering) 및 와이어 본딩 (wire bonding) 이 적용된다.
양자 모두의 경우에 접촉 영역들은, 제 1 및/또는 제 2 본딩 가능한 표면 및 배리어층의 기능을 제공하는 접촉 영역들의 상부에 금속 또는 금속 합금 층들을 성막하는 것에 의해 솔더링성 (solderability) 및 본딩성 (bondability) 을 제공하기 위하여 준비되야 한다.
배리어 층은 솔더링 또는 와이어 본딩 동안 제 1 및/또는 제 2 본딩 층과 접촉 영역들 사이의 확산을 방지한다. 게다가, 배리어 층은, 경성의 "실드층" (shielding layer) 을 제공하는 것에 의해 접촉 영역들 아래의 마이크로일렉트로닉스 디바이스의 민감한 부분들에 기계적인 보호를 제공한다. 이 기능은 특히, 박형 금 또는 구리 와이어가 본딩 동안 접촉 패드 상에 프레스되는 와이어 본딩 작업에서 요구된다.
US 6,815,789 B2은, 니켈, 팔라듐 및 그의 합금들 중 적어도 하나를 포함하는 적어도 하나의 층을 개시한다. 니켈 (합금) 층은 배리어 층의 역할을 한다. 상기 니켈 (합금) 층의 두께는, 충분한 배리어 특성을 제공하기 위하여 적어도 1 ㎛이어야 한다.
US 2001/0033020 A1은, 두께가 0.5 내지 1.5 ㎛인 니켈, 코발트, 크롬, 몰리브덴, 티탄, 텅스텐 및 이들의 합금으로부터 선택된 배리어 층을 개시한다.
US 6,445,069 B1은 두께가 0.5 내지 20 ㎛의 범위인 니켈로 만들어진 배리어 층을 개시한다.
계속 진행중인 마이크로일렉트로닉 디바이스들의 소형화에 기인하여 개별 접촉 영역들사이의 거리 ("피치" 라 한다) 가 감소된다. 동시에, 브릿징, 즉 접촉 영역들 사이의 바람직하지 않은 전기 접촉의 위험이 증가하고 있다. 브릿징은 접촉 영역들에 성막되는 두꺼운 배리어 층들에 의해 야기된다.
와이어 본딩은, 본딩 가능한 표면을 갖는 접촉 영역 상에 힘을 가하는 것과 연관되는데, 본딩 동안 와이어가 본딩 가능한 표면 상에 프레스되기 때문이다.
배리어 층의 두께를 감소시킬 때, 그러한 브릿징이 최소화될 수 있다. 하지만, 동시에 와이어 본딩 동안 접촉 영역 아래의 민감한 부위들의 기계적인 보호는 더 이상 충분하지 않고 와이어 본딩에 의해 야기되는 디바이스 고장 (failure) 이 관찰된다.
따라서, 본 발명의 목적은, 접촉 영역들 사이의 브릿징의 위험을 감소시키고 동시에 와이어 본딩 동안 접촉 영역들 아래의 마이크로일렉트로닉 디바이스의 민감한 부위들을 위한 충분한 기계적인 안정성을 제공하는 와이어 본딩 가능한 표면을 갖는 금속 및 금속 합금 층 시퀀스를 제공하는 것이다.
이들 목적들은, 금속 와이어 본딩 가능한 표면을 갖는 적어도 하나의 금속 및 금속 합금 층 시퀀스를 포함하는 반도체 기판으로서,
상기 층 시퀀스는
(i) 접촉 영역
(ii) Co-M-B, Co-M-P 및 Co-M-B-P 합금으로 이루어지는 군으로부터 선택된 코발트 합금으로 이루어지는 군으로부터 선택된 배리어 층으로서, M은 Mn, Zr, Re, Mo, Ta 및 W으로 이루어지는 군으로부터 선택되고, 상기 배리어 층의 두께는 0.03 내지 0.3 ㎛ 범위인, 상기 배리어 층 및
(iii) 두께가 0.05 내지 0.3 ㎛의 범위인 팔라듐 및 팔라듐 합금으로부터 선택된 제 1 본딩 층
으로 이 순서대로 이루어지는 반도체 기판에 의해 해결된다.
3원 또는 4원 코발트 합금은 Co-Mo-P, Co-W-P, Co-Mo-B, Co-W-B, Co-Mo-B-P 및 Co-W-B-P 합금으로 이루어지는 군으로부터 선택되는 것이 더 바람직하다.
본 발명에 따른 금속 및 금속 합금 층 시퀀스는 배리어 층의 낮은 두께에 기인하여 브릿징의 위험을 감소시킨다. 동시에 그러한 금속 및 금속 합금 층 시퀀스는, 금속 와이어 본딩 작업 동안 접촉 영역들 아래의 민감한 부위들의 손상을 방지하기에 충분한 기계적 안정성을 제공한다.
도 1은 8시간 동안 500℃로 열 어닐링한 후 구리로 만들어진 접촉 영역의 상부에 Ni-P 합금 배리어 층으로 이루어진 금속 및 금속 합금 층 시퀀스의 화학 원소들의 분포를 나타낸다.
도 2는 8시간 동안 500℃로 열 어닐링한 후 구리로 만들어진 접촉 영역의 상부에 Co-W-P 합금 배리어 층으로 이루어진 금속 및 금속 합금 층 시퀀스의 화학 원소들의 분포를 나타낸다.
접촉 영역의 구리 또는 구리 합금 표면이 보통 산 클리너 (acid cleaner) 를 이용한 선행 처리에 의해 배리어 층의 도금을 위해 준비되고, 다음으로 표면 구리 산화물이 미세 식각 욕 (micro-etch bath) 에서 감소된다. 이 목적을 위해, 식각 클리닝은 보통, 산화성, 산성 용액, 예를 들면, 황산 및 과산화수소의 용액에서 수행된다. 바람직하게는, 이 다음에, 예를 들면 황산 용액 등의 산성 용액에서 또 한번 클리닝된다.
알루미늄 및 알루미늄 합금들의 전처리를 위해서, 상이한 아연치환물 (zincation) 들, 예를 들면, Xenolyte® 클리너 ACA, Xenolyte® Etch MA, Xenolyte® CFA 또는 Xenolyte® CF (모두 Atotech Deutschland GmbH로부터 입수가능) 이 이용가능하고 이들은 시안화물 무함유 화학 (cyanide-free chemistry) 의 산업 표준을 충족한다. 알루미늄 및 알루미늄 합금들을 위한 그러한 전처리 방법들은, 예를 들면, US 7,223,299 B2에 개시되어 있다.
본 발명의 목적을 위해, 3원 또는 4원 코발트 합금 확산 배리어 층을 성막하기 전에 접촉 영역들에 추가적인 활성화 단계를 적용하는 것이 유용할 수 있다. 그러한 활성화 용액은, 박형 팔라듐 층을 생성하는 팔라듐 염을 포함할 수 있다. 그러한 층은 매우 박형이고 보통 전체 구리 또는 구리 합금 와이어 본딩 부위를 덮지 않는다. 그것은 층 어셈블리의 별개의 층이 아니라, 활성화부 (activation) 로 고려되며, 이는 금속 시드 층을 형성한다. 그러한 시드 층은 통상적으로 두께가 수 옹스트롬이다. 그러한 시드 층은, 침지 교환 프로세스 (immersion exchange process) 에 의해 구리 또는 구리 합금 층에 도금된다.
다음으로, Co-M-P, Co-M-B 및 Co-M-B-P 합금으로부터 선택된 3원 또는 4원 코발트 합금이 무전해 도금에 의해 활성화된 접촉 영역 상에 성막된다. M은 Mn, Zr, Re, Mo, Ta 및 W를 포함하는 군으로부터 선택된다. 더 바람직하게는, M은 Mo 및 W로 이루어지는 군으로부터 선택된다.
3원 또는 4원 코발트 합금의 두께는 0.03 내지 0.3 ㎛, 보다 바람직하게는 0.05 내지 0.25 ㎛ 범위이다.
바람직하게는, 3원 또는 4원 코발트 합금은, Co-Mo-P, Co-W-P, Co-Mo-B, Co-W-B, Co-Mo-B-P 및 Co-W-B-P 합금으로 이루어지는 군으로부터 선택되고 가장 바람직하게는 Co-Mo-P 및 Co-W-P 합금으로부터 선택된다.
적합한 코발트 합금 도금 용액은 코발트 염, 및 환원제 이를테면 차아인산 또는 그의 욕 용해성 염을 포함하고, 그 욕 용해성 염은 차아인산 나트륨, 차아인산 칼륨 및 차아인산 암모늄으로부터 선택된다. 이 용액은, 불용성 오르토아인산염 (insoluble orthophosphite) 을 형성할 수 있는 알칼리 또는 알칼리 토 금속 이온을 함유하지 않아야 한다. 다른 적합한 도금 욕들은 보란 화합물 또는 보란 및 차아인산염 화합물의 혼합물로부터 선택된 환원제를 포함한다.
차아인산염 화합물이 환원제로서 사용되는 경우에 Co-M-P 합금 성막물 (deposit) 이 획득된다. 보란 화합물 환원제는 Co-M-B 합금 성막물에 이르고 환원제로서 차아인산염 및 보란 화합물들의 혼합물은 Co-M-B-P 합금 성막물에 이른다.
도금욕은 또한 M-이온들의 소스를 함유한다. 적합한 소스들은 Na2MoO4 및 Na2WO4 등의 수용성 몰리브덴산염 및 텅스텐산염을 포함하는 군으로부터 선택된다. 도금욕에 첨가된 M-이온들의 양은 5 내지 20 g/ℓ의 범위, 보다 바람직하게는 8 내지 12 g/ℓ의 범위이다.
무전해 코발트 합금 용액에서 작업 코발트 이온 농도는 통상적으로, 1 내지 18 g/ℓ, 바람직하게는 3 내지 9 g/ℓ이다.
도금욕에서 채용되는 환원제의 양은 2 내지 60 g/ℓ, 더 바람직하게는 12 내지 50 g/ℓ 그리고 가장 바람직하게는 20 내지 45 g/ℓ 범위이다. 관례적으로, 환원제는 반응 동안 보충된다.
착화제는 200 g/ℓ에 이르기까지, 보다 바람직하게는 15 내지 75 g/ℓ의 양으로 사용된다.
일 실시형태에서, 카르복실산, 폴리아민 또는 설폰산 또는 이들의 혼합물이 착화제로서 선택된다. 유용한 카르복실산은 모노-, 디-, 트리- 및 테트라-카르복실산을 포함한다. 카르복실산은 히드록시 또는 아미노 기들 등의 여러 치환 모이어티 (substituent moiety) 로 치환될 수도 있고 그 산들은 그들의 나트륨, 칼륨 또는 암모늄 염으로서 도금 용액에 도입될 수도 있다. 예를 들면, 아세트산 등의 일부 착화제들이 또한 버퍼링제로서 작용할 수도 있고, 그러한 첨가 성분들의 적절한 농도는 그들의 이중 작용성을 고려하여 임의의 도금 용액을 위해 최적화될 수 있다.
착화제로서 유용한 그러한 카르복실산의 예들은: 모노카르복실산 이를테면 아세트산, 히드록시아세트산 (글리콜산), 아미노아세트산 (글리신), 2-아미노 프로파노산 (propanoic acid), (알라닌); 2-히드록시 프로파노산 (락트산); 디카르복실산 이를테면 숙신산, 아미노 숙신산 (아스파르트산), 히드록시 숙신산 (말산), 프로판디오산 (말론산), 타르타르산; 트리카르복실산 이를테면 2-히드록시-1,2,3 프로판 트리카르복실산 (시트르산); 및 테트라카르복실산 이를테면 에틸렌 디아민 테트라 아세트산 (EDTA) 를 포함한다. 일 실시형태에서, 상기 착화제들의 2 이상의 혼합물이 이용된다.
수성 무전해 도금 욕이 상술된 pH 범위 상에서 동작될 수 있다. 도금 용액은 그의 작업 동안 수소 이온의 형성에 기인하여 더 산성이 되는 경향이 있기 때문에, pH는, 나트륨, 칼륨 또는 암모늄 수산화물, 탄산염 및 중탄산염 등의 욕 용해성 (bath-soluble) 및 욕 적합성 (bath-compatible) 알칼리성 물질을 첨가하는 것에 의해 주기적으로 또는 연속적으로 조정될 수도 있다. 도금 용액들의 작업 pH의 안정성은, 아세트산, 프로피온산, 붕산 등과 같은 다양한 버퍼 화합물 (buffer compound) 을, 30 g/ℓ에 이르기 까지, 보다 바람직하게는 2 내지 10 g/ℓ의 양으로 첨가하는 것에 의해 향상될 수 있다.
무전해 도금 용액은 또한, 아세트산염 등과 같은 욕 용해성 및 적합성 염의 형태로 편리하게 도입될 수 있는 납 이온, 카드뮴 이온, 주석 이온, 비스무스 이온, 안티모니 이온 및 아연 이온을 포함하는 업계에 지금까지 알려져 있는 타입의 유기 및/또는 무기 안정화제를 포함한다. 무전해 도금 용액에 유용한 유기 안정화제는, 예를 들면, 티오우레아, 메르캅탄, 설포네이트, 티오시아네이트 등과 같은 황 함유 화합물을 포함한다. 안정화제들은 0.05 내지 5 ppm의 용액과 같은 소량으로, 그리고 더 바람직하게는 0.1 내지 2 또는 3 ppm의 양으로 사용된다.
도금될 기판은 적어도 40 ℃ 내지 도금 용액의 끓는점까지의 온도의 도금 용액과 접촉된다. 일 실시형태에서, 산성 타입의 무전해 도금욕은 70 ℃ 내지 95 ℃의 온도로, 그리고 더 바람직하게는 80 ℃ 내지 90 ℃의 온도에서 사용된다. 알칼리성 측의 무전해 도금욕은 넓은 작업 범위 내에서 작업되지만, 일반적으로 산성 무전해 도금 용액보다 낮은 온도에서 작업된다.
무전해 도금 용액과 도금되고 있는 기판의 접촉의 지속기간은, 성막된 코발트 합금의 희망되는 두께에 의존하는 함수이다. 통상적으로, 접촉 시간은 5 내지 10 분의 범위일 수 있다.
코발트 합금 성막 동안, 일반적으로 온화한 교반 (mild agitation) 이 사용되고, 이 교반은 온화한 공기 교반 (mild air agitation), 기계적 교반, 펌핑에 의한 욕 순환, 도금될 기판의 회전 등일 수도 있다. 도금 용액은 또한 주기적 또는 연속적 여과 처리되어 그 안의 오염물들의 레벨을 감소시킬 수도 있다. 욕의 구성 요소들의 보충이 또한, 일부 실시형태들에서, 주기적 또는 연속적으로, 수행되어, 구성 요소들의 농도, 및 특히 코발트 이온 및 M-이온 및 차아인산염 이온의 농도와, pH 레벨을 희망 한계 내로 유지할 수도 있다.
그 후에 기판은, 바람직하게 물로, 린싱된다.
다음으로, 팔라듐 또는 팔라듐 합금의 층이 3원 또는 4원 코발트 합금의 층 상에 성막된다.
본 발명에 따른 팔라듐 층은, 99.0 wt.% 보다 많은, 바람직하게는 99.5 wt.%보다 많은 팔라듐 또는 훨씬 더 바람직하게는 99.9 wt.%보다 많거나, 또는 99.99 wt.%보다 많은 팔라듐의 팔라듐 함량을 갖는 층이다. 그러한 팔라듐 층은 본원에서 순수 팔라듐 층으로 나타낸다.
본 발명의 다른 실시형태에서, 팔라듐 도금 층은 90 내지 99.9 wt. % 의 팔라듐, 및 0.1 내지 10.0 wt.% 의 인 및/또는 보론을 포함하는 합금 층이다.
순수 팔라듐의 층들을 성막하는데 적합한 화학 도금욕 조성물은 예를 들면, US 5,882,736에 기재되어 있다. 그러한 도금욕은 팔라듐 염, 하나 이상의 질소계 착화제, 및 포름산 또는 포름산 유도체를 함유하지만, 차아인산염 및/또는 아민 보란 화합물을 함유하지 않는다. 그 용액의 pH 값은 4보다 높다. 바람직하게는, 1차, 2차 또는 3차 아민 또는 폴리아민이 질소계 착화제로서 사용된다. 그것들은, 예를 들면, 에틸렌-디아민; 1,3-디아미노-프로판, 1,2-bis (3-아미노-프로필-아미노)-에탄; 2-디에틸-아미노-에틸-아민; 및 디에틸렌-트리아민이다. 또한, 디에틸렌-트리아민-펜타-아세트산; 니트로-아세트산; N-(2-히드록시-에틸)-에틸렌-디아민; 에틸렌-디아민-N,N-디아세트산; 2-(디메틸-아미노)-에틸-아민; 1,2-디아미노-프로필-아민; 1,3-디아미노-프로필-아민; 3-(메틸-아미노)-프로필-아민; 3-(디메틸-아미노)-프로필-아민; 3-(디에틸-아미노)-프로필-아민; bis (3-아미노-프로필)-아민; 1,2-bis (3-아미노-프로필)-알킬-아민; 디에틸렌-트리아민; 트리에틸렌-테트라민; 테트라-에틸렌-펜타민; 펜타-에틸렌-헥사민; 및 이들 질소계 착화제들의 임의의 희망하는 혼합물들이 또한 사용될 수도 있다. 하지만, 황 함유 화합물은 착화제와 함께 안정화제로서 사용되지 않는다.
더 바람직하게는, 무전해 방식으로 순수 팔라듐 층을 성막하는데 사용되는 용액은 수성이고, 팔라듐 클로라이드 또는 팔라듐 설페이트 등의 팔라듐 염, 포름산과 같은 환원제로서 비차아인산염 함유 화합물, 황산 및 염산 등의 광산, 또는 수산화나트륨 또는 수산화칼륨과 같은 광염기 (mineral base), 에틸렌 디아민 등의 아민 화합물과 같은 착화제, 및 필요한 경우, 안정화 화합물을 함유한다. 다르게는, 업계에 잘 알려져 있고 US 5,292,361, US 4,424,241, US 4,341,846, US 4,279,951 및 US 4,255,194에 기재되어 있는 다른 무전해 팔라듐 및 팔라듐 합금 성막 용액 및 프로세스들이 사용될 수도 있다.
팔라듐 또는 팔라듐 합금 도금 프로세스는 약 45 내지 80℃에서 1 내지 60 분 동안 수행되어, 0.05 내지 0.3 ㎛, 더 바람직하게는 0.1 내지 0.2 ㎛ 두께 범위의 팔라듐 또는 팔라듐 합금 도금층을 제공한다.
바람직하게는, 순수 팔라듐이 3원 또는 4원 코발트 합금 상에 성막된다.
선택적으로, 금 또는 금 합금의 박층이 제 2 본딩 층의 역할을 하는 순수 팔라듐 또는 팔라듐 합금의 층 상에 도금된다.
이 목적을 위해, 업계에 알려져 있는 무전해 금 도금 전해질이 사용될 수 있다. 순수 팔라듐 또는 팔라듐 합금 층의 상부의 선택적인 금 층의 두께는 0.01 내지 0.5 ㎛, 바람직하게는 0.05 내지 0.3 ㎛이다. 선택적인 금 층은 가장 바람직하게는 침지 프로세스에 의해 성막된다. 무전해 금 도금을 위한 적합한 욕은 상표 Aurotech® SFplus 하에서 상업적으로 입수가능하다 (T = 80 내지 90 ℃; pH = 4.5 내지 6.0; 침지 시간 = 7 내지 15 분; (K[Au(CN)2]으로서) 0.5 내지 2 g/ℓ Au).
예
이제, 다음의 비제한적인 예들을 참조하여 본 발명을 설명할 것이다.
예 1 (비교)
니켈 인 합금이, 구리로 만들어진 접촉 패드 상에 무전해 도금에 의해 성막되었다. 상기 니켈 인 합금의 두께는 1.0 ㎛이었고 인 농도는 성막후 12 wt.%이었다.
다음으로 기판은 500℃에서 8시간 동안 어닐링되었다.
니켈 인 합금속으로의 (그리고 그 역의) 구리의 확산 거동은 층(들) 의 어블레이션 (ablation) 과 결합된 XPS 측정을 사용하여 결정되었다.
3 내지 5 at.%의 구리 함량은 니켈 인 합금 층에서 어닐링 단계 후에 관찰되었다.
그러므로, 박형 니켈 인 합금 층은 상승된 온도에서 구리 확산을 방지하지 못한다.
실시예 2
Co-W-P 합금이, 구리로 만들어진 접촉 패드 상에 전기 도금에 의해 성막되었다. 상기 Co-W-P 합금의 두께는 0.2 ㎛이었고 인 농도는 성막후 3 wt.%이었다.
열 어닐링 및 XPS 측정이 예 1에 기재된 바처럼 수행되었다.
무시가능한 양의 구리가 열 어닐링 후에 Co-W-P 합금 층에서 검출되었다.
그러므로, 박형 Co-W-P 합금층은 상승된 온도에서 구리 확산을 방지한다.
실시예 3
Co-W-P 합금이, 구리로 만들어진 접촉 패드 상에 전기 도금에 의해 성막되었다. 상기 Co-W-P 합금의 두께는 0.2 ㎛이었고 인 농도는 성막후 3 wt.%이었다.
다음으로, 순수 팔라듐의 중간 층 (두께 : 0.3 ㎛) 및 그 후에 금의 상부 층 (두께 : 0.03 ㎛) 이 팔라듐 층 상에 성막되었다.
구리 접촉 패드, Co-W-P 합금 층, 99 wt.%보다 많은 팔라듐 함량을 갖는 팔라듐 층 및 금 층으로 이루어지는 최종 금속 및 금속 합금 층의 와이어 본딩 특성이 DVS Standard No 2811 을 사용하여 결정되었다.
TS 본더 모델 Delvotec 5410 및 금 와이어 Au-AH3 (Hereaus) 및 본딩 파라미터 US 파워 (power) 75 % (눈금 마크 (비교정된 마크), 주어진 TS 본더를 위한 특정 파라미터); 25 gf 본딩력 및 25 ms 본딩 시간이 사용되었다. 패드 크기 당 30개 스터드 범프 (stud bump) 에 대해 측정이 행해졌다.
다음 파라미터들이 본딩 테스트 동안 결정되었다.
평균 값: 65.8 g
표준 편차: 7.5 g
최소 값: 55.4 g
전단 리프트 오프 (Shear lift off): 0 %
전단력 > 35 cN: 0 %
모든 획득된 값들은 DVS 표준 No. 2811 및 그의 요건들의 프레임내에 있다. 그러므로, 박형 Co-W-P 합금은 순수 팔라듐/금 피니쉬 (finish) 를 사용한 와이어 본딩 응용 (wire bonding application) 에 적합한 확산 배리어이다.

Claims (8)

  1. 금속 와이어 본딩 가능한 표면을 제조하기 위한 적어도 하나의 금속 층 시퀀스를 포함하는 반도체 기판으로서,
    상기 층 시퀀스는
    (i) 접촉 영역
    (ii) Co-M-B, Co-M-P 및 Co-M-B-P 합금으로부터 선택된 배리어 층으로서, M은 Mn, Zr, Re, Mo, Ta 및 W으로 이루어지는 군으로부터 선택되고, 상기 배리어 층의 두께는 0.03 내지 0.3 ㎛ 범위인, 상기 배리어 층 및
    (iii) 0.05 내지 0.3 ㎛의 범위의 두께를 갖는 제 1 본딩 층인 순수 팔라듐
    으로 이 순서대로 이루어지는, 반도체 기판.
  2. 제 1 항에 있어서,
    상기 배리어 층은 Co-Mo-P, Co-W-P, Co-Mo-B, Co-W-B, Co-Mo-B-P 및 Co-W-B-P 합금으로 이루어지는 군으로부터 선택되는, 반도체 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 배리어 층의 두께는 0.05 내지 0.15 ㎛ 범위인, 반도체 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 본딩 층의 두께는 0.1 내지 0.2 ㎛ 범위인, 반도체 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    스택은 상기 제 1 본딩 층의 상부에 제 2 본딩 층을 더 포함하는, 반도체 기판.
  6. 제 5 항에 있어서,
    상기 제 2 본딩 층은 금 및 금 합금으로 이루어지는 군으로부터 선택되는, 반도체 기판.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 본딩 층의 두께는 0.02 내지 0.1 ㎛ 범위인, 반도체 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 접촉 영역은, 구리, 구리 합금, 알루미늄 및 알루미늄 합금으로 이루어지는 군으로부터 선택되는 금속으로 이루어지는, 반도체 기판.
KR1020137032980A 2011-06-14 2012-05-09 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면 KR102004555B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11169737A EP2535929A1 (en) 2011-06-14 2011-06-14 Wire bondable surface for microelectronic devices
EP11169737.1 2011-06-14
PCT/EP2012/058572 WO2012171727A1 (en) 2011-06-14 2012-05-09 Wire bondable surface for microelectronic devices

Publications (2)

Publication Number Publication Date
KR20140043753A true KR20140043753A (ko) 2014-04-10
KR102004555B1 KR102004555B1 (ko) 2019-07-26

Family

ID=46044718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137032980A KR102004555B1 (ko) 2011-06-14 2012-05-09 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면

Country Status (7)

Country Link
US (1) US9076773B2 (ko)
EP (1) EP2535929A1 (ko)
JP (2) JP2014517540A (ko)
KR (1) KR102004555B1 (ko)
CN (1) CN103597595A (ko)
TW (3) TW201307187A (ko)
WO (1) WO2012171727A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
CN103311130B (zh) * 2013-05-14 2014-03-05 广州新视界光电科技有限公司 一种非晶金属氧化物薄膜晶体管及其制备方法
CN105745356A (zh) * 2013-11-21 2016-07-06 贺利氏德国有限两合公司 用于接合应用的涂覆线
TWI707061B (zh) 2015-11-27 2020-10-11 德商德國艾托特克公司 鈀之電鍍浴組合物及無電電鍍方法
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
JP2000277897A (ja) * 1999-03-24 2000-10-06 Hitachi Chem Co Ltd はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2007031826A (ja) * 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279951A (en) 1979-01-15 1981-07-21 Mine Safety Appliances Company Method for the electroless deposition of palladium
US4255194A (en) 1979-01-15 1981-03-10 Mine Safety Appliances Company Palladium alloy baths for the electroless deposition
US4341846A (en) 1980-07-03 1982-07-27 Mine Safety Appliances Company Palladium boron plates by electroless deposition alloy
US4424241A (en) 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
JPH0539580A (ja) 1991-08-02 1993-02-19 Okuno Seiyaku Kogyo Kk 無電解パラジウムめつき液
DE4415211A1 (de) * 1993-05-13 1994-12-08 Atotech Deutschland Gmbh Verfahren zur Abscheidung von Palladiumschichten
US20010033020A1 (en) 2000-03-24 2001-10-25 Stierman Roger J. Structure and method for bond pads of copper-metallized integrated circuits
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
EP2293325B1 (en) 2001-12-14 2013-06-12 STMicroelectronics Srl Semiconductor electronic device and method of manufacturing thereof
US7223299B2 (en) 2003-09-02 2007-05-29 Atotech Deutschland Gmbh Composition and process for improving the adhesion of a siccative organic coating compositions to metal substrates
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
DE102006052202B3 (de) * 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
WO2009072544A1 (ja) * 2007-12-04 2009-06-11 Hitachi Metals, Ltd. 電極構造及びその製造方法、回路基板、半導体モジュール
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
TWI391037B (zh) * 2009-11-09 2013-03-21 Advance Materials Corp 接墊結構及其製法
EP2581470B1 (en) * 2011-10-12 2016-09-28 ATOTECH Deutschland GmbH Electroless palladium plating bath composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
JP2000277897A (ja) * 1999-03-24 2000-10-06 Hitachi Chem Co Ltd はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2007031826A (ja) * 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板

Also Published As

Publication number Publication date
TWI553753B (zh) 2016-10-11
JP2014517540A (ja) 2014-07-17
TW201308456A (zh) 2013-02-16
TW201307187A (zh) 2013-02-16
KR102004555B1 (ko) 2019-07-26
EP2535929A1 (en) 2012-12-19
WO2012171727A1 (en) 2012-12-20
CN103597595A (zh) 2014-02-19
US20140110844A1 (en) 2014-04-24
TW201305396A (zh) 2013-02-01
US9076773B2 (en) 2015-07-07
JP2017123466A (ja) 2017-07-13

Similar Documents

Publication Publication Date Title
US8986789B2 (en) Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
US9401466B2 (en) Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
JP2017123466A (ja) マイクロエレクトロニクスデバイスのためのワイヤボンディング可能な表面
CN101469420A (zh) 化学镀金方法及电子部件
KR102192532B1 (ko) 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법
US9331040B2 (en) Manufacture of coated copper pillars
US9441299B2 (en) Method for activating a copper surface for electroless plating
TWI829653B (zh) 無電解鈀鍍敷液及無電解鈀鍍敷被膜
WO2015091232A1 (en) Silver wire bonding on printed circuit boards and ic-substrates

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant