KR20140043395A - 플로팅 브리지를 포함하는 용량성 측정을 위한 집적 회로 - Google Patents

Abstract

본 발명은 (i) 가드 포텐셜을 전기적으로 기준으로 하고, 또한 용량성 전극들에 연결될 수 있는, 제1전자 시스템; (ii) 지면 포텐셜을 전기적으로 기준으로 하는 제2 전자 시스템, 및 (iii) 상기 가드 및 지면 포텐셜들에 각각 연결되어, 상기 포텐셜들 사이에 AC 전압 차이를 부과하는 에너지공급 수단을 포함하는 용량성 측정 장치에 관한 것이다. 상기 장치는 또한 상기 지면을 기준으로 하고, 또한 상기 제1전자 시스템이 구현되는 제1설치 영역, 및 상기 제2전자 시스템이 구현되는 제2설치 영역을 포함하는 집적 회로를 더 포함한다. 본 발명은 또한 이러한 장치를 이용하는 시스템들 및 상기 장치의 용도들에 관한 것이다.

Description

플로팅 브리지를 포함하는 용량성 측정을 위한 집적 회로{Integrated circuit for capacitive measurement including a floating bridge}

본 발명은 집적 회로의 형식으로 생산될 수 있는 플로팅 브리지를 포함하는 용량성 측정을 위한 전자 장치에 관한 것이다.

본 발명의 분야는 보다 상세하게 측정 및 검출을 위한 전자 장치에 관한 것이지만, 이에 한정되지는 않는다.

전화기, 스마트폰, 태블릿, 컴퓨터 등과 같은 휴대용 시스템들의 터치 또는 접촉없는 인터페이스들은 종종 용량성 측정 기술에 기초한다.

이러한 기술들에 따라, 스크린 또는 장치에는 전극들이 마련되어 있는데, 이것은 선택적으로 투명하다. 손가락 같은 물체가 이러한 전극들에 가까이 올 때, 용량성 타입의 전기적 커플링이 전기적 지면를 나타내는 이러한 물체와 상기 전극들 사이에 생성된다. 이 용량성 커플링의 측정은 그러므로 상기 물체가 위치되도록 허용한다.

상기 인터페이스의 표면으로부터 상대적으로 긴 거리들에 위치하고 검출되어야 하는 물체들에 대하여 접촉없는 인터페이스트들을 향한 진행은 매우 높은 민감도를 가지는 용량성 검출 시스템들의 개발을 필요로 한다.

매우 높은 정확도 측정 어플리케이션들을 위해 처음에 개발된, 상기 용량성 "플로팅 브리지(floating bridge)" 측정 기술은 이러한 타입의 어플리케이션에 특히 매우 적합하다는 것이 증명되었다.

이 기술은 예를 들어 Roziere에 의한 문서 FR 2 756 048에 개시되어 있다. 이것은 상기 전극들과 그들의 환경 사이의 종래의 용량성 측정 방법들에서 더 나타나는 모든 기생 커패시턴스들을 제거하는 것이 가능하게 한다. 알려지지 않고 요동치는 정의에 의해, 이러한 기생 커패시턴스들이 물체와 상기 전극들 사이에서 측정되는 커패시턴스에 중첩되는 정도까지, 이들은 종래의 방법들에 의해 측정의 정확도 및 민감도를 충분히 한정짓는다.

결국, 가장 민감한, 측정 전자부품들의 첫 단계들 및 검출 전극들을 포함하는 전자부품의 일부는 플로팅하게 만들어진다. 이들의 기준 전위, 또는 가드 포텐셜은 예를 들어 지면와 가드를 연결하는 오실레이터를 이용하는 시스템의 일반적인 지면에 대하여 진동하도록 만들어진다. 그러므로, 민감한 단계들의 전자부품들의 일부가 지면에 있지 않고, 또한 지면를 가지는 기생 커패시턴스들을 생성할 수 없다.

전화기 또는 태블릿과 같은 휴대용 장치에서 용량성 측정 기술을 구현할 수 있기 위해서, 작은 전체 치수들 및 낮은 전력 소모의 집적 회로의 형식으로 연관된 전자부품들을 생산할 수 있게 되는 것이 반드시 해야 하는 것이다.

개별적인 부품들을 가지는 인쇄 또는 하이브리드 회로들의 형식으로 FR 2 756 048에 개시된 것과 같은 측정 시스템들을 생산하는 것이 알려져 있다. 한편, FR 2 756 048에 개시된 실시예들은 단일 집적 회로의 형식으로 생산될 수 없다.

하나의 문제점은 서로에 대하여 개별적인 기준 포텐셜들 및 오실레이팅을 가지는 전자부품들이 2 개의 개별적인 부분들을 포함한다는 사실로부터 발생한다. 이것은 이하의 제한들을 생성한다:

- 2개의 부분들은 상호 간섭을 야기해서는 안되고, 특히 지면된 요소들은 상기 플로팅 요소들과 간섭하지 않아야 한다;

- 상기 플로팅과 지면된 부분들 사이의 신호들의 전달은 집적되지 못하는 초크 코일들 또는 광학 커플러들과 같은 디커플링 구성요소들을 필요로 한다;

- 상기 플로팅 부분의 전기적 공급들이 생성되거나 또는 지면된 공급 소스들로부터 전달되어야 하는데, 이것은 다시 집적되기 어려운 디커플링 구성요소들(초크 코일들, DC/DC 컨버터들)을 필요로 한다.

Roziere에 의한 문서 FR 2 893 711이 공개되어 있는데, 이것은, 집적 회로에 기초하는 플로팅 브리지에 의한 용량성 측정을 위한 장치를 개시한다. 하지만, 이 경우에 있어서 플로팅 모드, 또는 상기 가드 포텐셜에서 다른 조건들에서 공급되는 것은 집적 회로의 전체이다. 그러므로 지면를 기준으로 하는 전자부품들에 인터페이스를 생성하기 위해 외부 구성요소들을 추가하는 것이 필요하고, 이것은 그러므로 상기 측정 집적 회로의 외부에 있다. 게다가, 이것이 고정되는 인쇄 회로의 적어도 일 부분은 또한 상기 가드 포텐셜을 기준으로 해야 한다.

보다 일반적으로, 용량성 전자부품들은 기생 커패시턴스들을 최소화하거나 또는 제거하기 위해 기능하는 가드와 함께 구현되고, 표유 커패시턴스들(stray capacitances)을 생성할 수 있는 전자부품들의 나머지로부터 상기 가드 영역을 분리하는 것이 필요하다. 모든 경우들에 있어서, 이 제한은 집적의 어려움들을 제기한다.

특허문헌 1 FR2756048 특허문헌 2 FR2893711

본 발명의 목적은 가드를 포함하는 용량성 측정을 위한 전자 장치를 제안하는 데 있는데, 이것은 지면를 기준으로 하는 단일 집적 회로의 형식으로 생산될 수 있어, 종래의 전자 회로 상에 쉽게 삽입될 수 있게 된다.

이 목적은

- 가드 포텐셜을 전기적으로 기준으로 하고, 또한 용량성 전극들에 연결될 수 있는, 제1전자 시스템,

- 지면 포텐셜을 전기적으로 기준으로 하고, 또한 연결 수단에 의해 상기 제1전자 시스템에 연결되는, 제2 전자 시스템, 및

- 상기 가드 및 지면 포텐셜들에 각각 연결되어, 상기 포텐셜들 사이에 AC 전류 차이를 부과하는 들뜸 수단을 포함하고,

상기 지면를 기준으로 하는, 집적 회로를 더 포함하고, 상기 집적 회로는,

- 상기 가드 포텐셜을 기준으로 하고 여기서 상기 제1전자 시스템이 구현되는, 제1설치 영역, 및

- 상기 지면 포텐셜을 기준으로 하고 여기서 상기 제2전자 시스템이 구현되는 제2설치 영역을 포함하는 것을 특징으로 하는, 용량성 측정 장치로 달성된다.

"연결되는"이라는 용어는 서로 연결되는 구성요소들이 직접, 직접 전기 연결을 통해, 연결되거나, 또는 추가적인 전기적 또는 전자적 구성요소들을 통해 연결될 수 있다는 의미로 해석되어야 한다.

상기 가드 및 지면 포텐셜들의 정의는 물론 한정적이지 않고, 상기 지면 포텐셜은 또한 지면과 같은 다른 기준에 대하여 플로팅 또는 가변적일 수 있다.

상기 지면 포텐셜은 예를 들어 본 발명에 따른 장치가 연결되는 전자부품의 기준 포텐셜, 및/또는 상기 집적 회로에 공급되는 전압 소스의 기준 포텐셜에 대응할 수 있다.

본 발명의 유리한 측면에 따라, 본 발명에 따른 장치의 가드 포텐셜을 기준으로 하는 부분은 상기 집적 회로 안에 필수적으로 포함될 수 있는데, 이것은 그 자체로 기준이 되고 상기 지면 포텐셜을 기준으로 하는 전압 소스들에 의해 공급된다. 그러므로, 일반적으로 전자 시스템에의 통합은 크게 용이해지고, 상기 가드 포텐셜을 기준으로 하는 상기 전자 부분의 존재에 연결되는 제한들은 최소화된다.

본 발명에 따른 장치는

- 상기 가드 포텐셜에 전기적으로 연결되고, 적어도 부분적으로 또한 적어도 일 측을 따라 상기 제1설치 영역의 표면을 커버하도록 배치되는 쉴딩 표면;

- 상기 가드 포텐셜에 전기적으로 연결되고, 적어도 부분적으로 또한 적어도 일 측을 따라 상기 제1 및 제2 설치 영역의 표면을 커버하도록 배치되는 쉴딩 표면을 더 포함할 수 있다.

상기 쉴딩 표면은 상기 집적 회로의 패키지의 내부에 있을 수 있다. 이것은 상기 집적 회로의 패키지 안에 포함되는 전자적 기능들(칩들)을 구현하는 구성요소(들)의 기판의 레벨에서 생산될 수 있다. 이것은 또한 상기 집적 회로의 패키지의 외부에 있을 수 있고 이 패키지가 솔더링되는 인쇄 회로의 레벨에서 생산될 수 있다.

이 쉴딩 표면은 상기 집적 회로의 적절한 기능을 위한 중요한 요소이다. 사실상, 상기 가드 포텐셜을 기준으로 하는 상기 제1전자 시스템, 또는 적어도 그 가장 민감한 부분들은 (용량성 전극들이 검출해야 하는 타겟 포텐셜인) 상기 지면 포텐셜을 기준으로 하는 요소들과 함께 형성될 수 있는 기생 커패시턴스들과 같은 방해들로부터 보호되어야 한다. 이러한 이유로, 종래 기술의 장치들에 있어서, 상기 가드 포텐셜을 기준으로 하는 부분은 언제나 상기 지면를 기준으로 하는 구성요소들로부터 분리되는 별개의 구성요소들의 형식으로 생산된다.

반대로, 상기 가드 포텐셜을 기준으로 하는 쉴드로 상기 집적 회로를 쉴딩하는 것은 주변에서의 방해들로부터 상기 가드를 기준으로 하는 상기 제1전자 시스템을 효과적으로 보호하고, 또한 매우 민감하지 않는 디지털 구성요소들을 포함하는, 상기 지면를 기준으로 하는 상기 제2전자 시스템을 크게 교란시키지 않는다는 사실이 본 발명의 범위 안에서 인식되어 왔다.

실시예들에 따르면, 상기 집적 회로는

- 상기 동일한 패키지 안에 집적되는, 상기 제1 및 제2 설치 영역들을 각각 포함하는 2 개의 별개의 칩들, 또는

- 상기 동일한 기판 상에 상기 제1 및 제2 설치 영역들을 포함하는 칩을 포함할 수 있다.

상기 집적 회로는 CMOS, SOI(silicon on insulator) 중 적어도 하나를 구현하는 것에 의해 생산되는 적어도 하나의 칩을 포함할 수 있다.

SOI(silicon on insulator) 기술은, 실리콘 산화물의 전기적인 절연 층들을 이용해, 예를 들어 서로 다른 기준 포텐셜들에서 회로의 부분들 사이의 전기적 절연을 생성하는 것을 가능하게 한다.

CMOS 기술의 범위 안에서, 전기적 절연은 (P-N 접합을 막는 효과를 가지는) 역 방향으로 편향되는, 상기 P-도핑된 기판의 부분들과 상기 N-도핑된 기판의 부분들 사이에서 생성되는 결핍 층들을 이용해 획득될 수 있다. 그러므로, 게다가 흔하고 상대적으로 비용이 적당한,이 기술을 이용한 본 발명의 구현은, 특정한 제한들을 부과하고 또한 상기 절연 제한들과 비교될 수 있는 상기 플로팅 및 넌-플로팅 전기적 포텐셜들의 분포를 허용하는 아키텍쳐를 찾는 것이 필요하다.

상기 칩은 특히 복수-웰 CMOS 기술을 구현하는 것에 의해 생산될 수 있다.

상기 칩은 특히 이하를 포함하는 삼중-웰 CMOS 기술을 구현하는 것에 의해 생산될 수 있다:

- 상기 가드 포텐셜에 연결되는, P-도핑된 기판,

- 제1 N-도핑된 웰,

상기 제1 및 제2 설치 영역들 중 하나에 각각 대응하는, 상기 제1웰 안에 포함되는 2 개의 N- 및 P-도핑된 웰들.

상기 집적 회로는,

- 패키지 안의 하나 또는 그 이상의 중첩된 칩들의 조립,

- 칩들의 3D 스택킹("칩 레벨 패키징"),

- 칩들의 직접 연결들("플립 칩") 중 적어도 하나의 기술을 구현하는 것에 의해 생산될 수 있다.

상기 칩들의 상기 3D 스택킹은 예를 들어 칩들이 중첩되거나 또는 스택되는, "칩 레벨 패키징"으로 지칭되는 기술들에 대응한다. 이것들은 그후 예를 들어 관통 연결들("TSV, through Silicon Via")에 의해 연결될 수 있다.

상기 "플립 칩" 직접 연결 기술에 있어서, 칩들 또는 칩들의 세트들이 인쇄 회로 상에 직접 배치되거나, 또는 예를 들어 범프들의 매트릭스들을 이용해, 이에 직접 솔더링된다.

상기 집적 회로는 게다가 (i) 상기 제1전자 시스템을 상기 용량성 전극들 및/또는 상기 가드 포텐셜에 있는 요소들에 연결하는 것을 가능하게 하는 제1연결 요소들, (ii) 한편으로 상기 제2전자 시스템을 외부 프로세싱 전자부품들에 연결하고, 또한 한편으로 상기 제2전자 시스템을 공급하는 것을 가능하게 하는 제2연결 요소들을 포함할 수 있는데, 이것은 제1 및 제2 연결 요소들은 상기 가드 포텐셜에 연결되는 적어도 하나의 연결 요소에 의해 분리된다.

일반적으로, 상기 집적 회로에의 내부 연결들, 및 상기 집적 회로와 외부 사이의 외부 연결들은, 상기 지면 포텐셜을 기준으로 하는 요소들과 상기 가드 포텐셜을 기준으로 하는 부분의 민감한 요소들 사이의 용량성 커플링들을 피하도록 배치되어야 한다. 이렇게 하기 위해서, 상기 가드 포텐셜에의 연결들은 적절하게 삽입될 수 있고, 상기 연결들의 기하구조 및 배치는 최적화될 수 있다.

상기 가드 포텐셜 및 상기 지면 포텐셜 각각을 기준으로 하는 부분들이 단일의 집적 회로에 필수적으로 통합되어 있다는 사실이 본 발명의 장점이고, 이로써 상기 집적 회로의 설계 동안 그 이후의 사용 환경에 독립적으로, 커플링을 최척화하는 것을 허용한다.

상기 집적 회로는 게다가 상기 가드 포텐셜을 기준으로 하는 적어도 하나의 공급을 생성하는 수단을 포함할 수 있다.

그러므로, 상기 집적 회로 외부에 상기 가드 포텐셜을 기준으로 하는 공급을 생성하는 것이 필요하지 않고, 상기 전자부품들의 가드 포텐셜에 있는 부분은 상기 집적 회로에 필수적으로 제한될 수 있다.

상기 지면 포텐셜에 있는 부분과 상기 가드 포텐셜에 있는 부분 사이의 DC 공급 소스의 전달은, 인덕턴스들과 같은 낮은 주파수들에서 작동하는 연결 수단을 필요로 하기 때문에 특별한 문제를 제기하는데, 이것은 공간 요구조건이라는 측면에서 매우 불리하다.

실시예들에 따르면, 게다가 상기 집적 회로는,

- 상기 지면 포텐셜을 기준으로 하는 AC 공급 전압 소스로, 이것의 회로는 들뜸 수단을 통해 폐쇄되어 있고, 및

- 상기 AC 공급 전압 소스의 터미널들에 있는 전압의 정류에 의해 상기 가드 포텐셜을 기준으로 하는 공급 전압을 그 출력에서 생성하도록, 상기 AC 공급 전압 소스 및 상기 가드 포텐셜에 각각 그 입력에 연결되어 있는 정류 및 필터링 수단을 포함한다.

그러므로, 상기 지면 포텐셜을 기준으로 하는 AC 공급 전압 소스가 사용되고, 그 결과 상기 측면에서 전력이 사용가능하다.

상기 AC 공급 전압 소스의 전기 회로는 들뜸 수단을 통해 폐쇄되거나, 또는 다시 말하면 이 소스의 전류는 이 들뜸 수단을 통해 흐른다.

상기 AC 공급 전압 소스의 회로는, 공급 전압 및 그러므로 상기 기준 포텐셜을 기준으로 하는 전력을 생성하는 데 사용되고, 그러므로 추가적인 연결 수단 없이, 또한 상기 2 개의 기준 포텐셜들을 단락시키지 않고, 상기 가드 포텐셜과 상기 지면 포텐셜 사이를 폐쇄할 수 있다.

이 구성은 상기 들뜸 수단이, 어떠한 구성이든 간에, 테브닌 생성기(Thevenin generator)로 지칭되는, 실질적으로 완벽한 전압 생성기로서 행동하기 때문에 가능하다. 이 생성기는 상기 지면 및 가드 포텐셜들 사이의 AC 전압 차이를 부과하는데, 이것은 서로에 대해 플로팅하도록 유지하는 것이 가능하게 하는 한편, 공급 전류를 위한 매우 낮은 임피던스를 보여준다. 이 결과는 들뜸 수단의 존재 없이는 획득될 수 없다.

상기 정류 및 필터링 수단은 커패시터들 및 수동 스위칭 수단(다이오드들 등) 또는 능동 스위칭 수단("스위치들" 또는 트랜지스터들 등에 기초하는 스위치들)과 같이, 집적될 수 있는 구성요소들만을 포함하도록 설계될 수 있다.

이들은 예를 들어 다이오드를 가지는 단일의 정류기 원칙, 또는 쉥켈 전압-2배 정류기(Schenkel voltage-doubling rectifier)에 따라서처럼, 양립될 수 있는 형식으로 생산될 수 있다.

실시예들에 따르면, 본 발명에 따른 장치의 들뜸 수단은,

- 상기 지면 포텐셜을 기준으로 하고 또한 상기 가드 포텐셜을 기준으로 하는 오실레이터에 의해 에너지를 공급받는 전류 팔로워 버퍼,

- 상기 지면 포텐셜을 기준으로 하는 오실레이터 중 하나의 구성요소를 더 포함할 수 있다.

두 가지 경우에 다 있어서, 상기 들뜸 수단에의 전력은 상기 지면 포텐셜을 기준으로 하는 공급들에 의해 제공된다. 상기 버퍼의 구현은 용량성 측정 동안 상기 제1전자 시스템에서 들뜸 및/또는 동기화를 위해 동일하게 사용가능하게 하고 또한 낮은 소모를 가지고, 상기 가드 포텐셜을 기준으로 하는 오실레이터를 사용가능하게 할 수 있게 해준다.

실시예들에 따르면, 상기 연결 수단은 직렬로 커패시터들을 포함할 수 있다.

사실상, 서로 다른 기준 포텐셜들에 있는 부품들 사이의 디지털 또는 아날로그 신호들을 전달하기 위해서는, 집적 회로의 형식으로 구현하는 데 매우 적합한 기술에 따라, 디커플링 수단을 제공하는 것이 필요하다. 예를 들어 FR 2 893 711에 설명된 것과 같은 종래 기술의 장치들에 있어서, 사용은 종종 인덕턴스들로 만들어지는데, 이것은 집적될 수 없다.

실시예들에 따르면, 상기 제1전자 시스템은 상기 커패시턴스를 측정하기 위해 상기 용량성 전극들을 순차적으로 폴링하는 것이 가능하도록 해주는 스캐닝 수단을 포함할 수 있다.

수많은 전극들이 그러므로 단일 데이터 획득 시스템을 이용해 측정될 수 있다.

본 발명에 따른 장치는,

- 마스터 모드로 구성된 장치의 들뜸 수단이 슬레이브 모드로 구성된 장치들의 가드와 지면 포텐셜들 사이에 유사한 AC 전압 차이를 부과하고, 또한

- 슬레이브 모드로 구성된 장치들의 상기 들뜸 수단이 적어도 부분적으로 비활성화되어 있는 것에 따라서, 마스터 또는 슬레이브 모드로 작동할 수 있도록 해주는, 유사한 장치들과 통신하는 수단을 더 포함할 수 있다.

그러므로, 마스터-슬레이브 모드로 구성된(또는 동기화된) 수개의 동일한 또는 유사한 집적 회로들을 이용하는 것에 의해, 단일 집적 회로로 달성될 수 있는 것보다 많은 수의 전극들을 어드레스할 수 있다. 게다가, 상기 전극들은 모두 동일한 상기 가드 포텐셜을 기준으로 하는데, 이것은 측정의 품질에 있어서 필수적이다.

다른 측면에 따르면, 복수의 용량성 전극들 및 본 발명에 따른 적어도 하나의 용량성 측정 장치를 포함하는, 물체들의 위치의 검출 및/또는 측정을 위한 시스템이 제안된다.

수개의 용량성 측정 장치들이 구현될 때, 이것들은 마스터-슬레이브 모드로 구성될 수 있다.

상기 시스템은 디스플레이 스크린 상에 배치되는 투명한 전극들을 포함할 수 있다.

본 발명에 따른 장치는 모든 종류의 용량성 측정 어플리케이션들에 사용되거나 또는 구현될 수 있다.

다른 측면에 따르면, 본 발명에 따른 적어도 하나의 장치의 사용은

- 인간-기계 터치 및/또는 접촉없는 인터페이스,

- 차원적인 측정 시스템,

- 충돌-방지 시스템,

- 근접 검출기 중 어느 하나의 어플리케이션에서 제안된다.

본 발명에 따른 장치는 그러므로 예를 들어 소형의 용량성 측정 시스템을 생산하거나, 또는 의료적 이미징 시스템에 있어서 환자의 위치의 용량성 검출을 위한 안테나를 구동하는 데 사용될 수 있다.

본 발명의 다른 장점들 및 특징들은 첨부된 도면들 및 한정하고자 하는 것이 아닌 실시예들의 상세한 설명의 조사로 명백해질 것이다.
도 1은 본 발명에 따른 용량성 측정 장치의 일반적인 전기적 도면이다.
도 2는 동일한 패키지 안에 2 개의 분리된 칩들을 포함하는 집적 회로의 형식으로 된 용량성 측정 장치의 실시예이다.
도 3은 동일한 패키지 안에 2 개의 분리된 칩들을 포함하는 집적 회로의 형식으로 생산되는 용량성 측정 장치의 내부 배치도이다.
도 4는 단일 칩을 포함하는 집적 회로의 형식으로 된 용량성 측정 장치의 실시예이다.
도 5는 단일 칩을 포함하는 집적 회로의 형식으로 생산되는 용량성 측정 장치의 내부 배치도이다.
도 6은 CMOS 기술에 있어서 본 발명에 따른 장치의 실시예의 일 예이다.
도 7은 CMOS 기술에 있어서 본 발명에 따른 장치의 실시예의 일 예에 있어서 전기적 포텐셜 레벨들의 분포이다.
도 8은 집적 회로의 형식으로 생산되는 본 발명에 따른 장치의 설치를 보여준다.

도 1을 참조하여, 먼저 본 발명에 따른 용량성 측정 장치의 일반적인 전기적 도면이 설명될 것이다.

본 발명에 따른 상기 용량성 측정 장치는 FR 2 756 048 문서에 설명된 것과 같은 플로팅 브리지 구성에 기초한다. 도 1은 매우 도식적인 도시이고, 이것은 FR 2 756 048에 설명된 다른 측정 구성들도 본 발명의 범위 안에서 적용가능하는 것으로 이해된다.

이러한 용량성 측정 시스템은 적어도 하나의 측정 전극(10)과 상기 지면 포텐셜(5)에 연결되는 포텐셜에 있는 타겟(11) 사이의 커패시턴스 정보의 항목을 측정하는 것을 가능하게 해준다.

상기 전자부품은 상기 지면 포텐셜(5)에 대하여 진동하는 가드 포텐셜(4)을 기준으로 하는 제1전자적 획득 시스템(1), 및 상기 지면 포텐셜(5)을 기준으로 하는 제2전자적 프로세싱(또는 전달) 시스템(2)을 포함한다. 물론, 상기 전자적 시스템들의 명칭들은 한정의 효과 없이, 개시된 내용의 명확함을 위해 선택된다. 상기 전자적 획득 시스템(1)은 특히 디지털을 포함하는, 신호 프로세싱 수단을 포함할 수 있다. 상기 전자적 프로세싱 시스템(2)은 상기 전자부품의 나머지를 가지는 인터페이스 기능들로 제한될 수 있다.

상기 장치는 게다가 상기 가드(4) 및 지면(5) 포텐셜들에 각각 연결되는 들뜸 수단(3, 7)을 포함한다. 이러한 들뜸 수단은 이러한 포텐셜들(4, 5) 사이에, AC 전압 차이를 부과하는 기능을 수행하고, 그러므로 서로에 대하여 상기 기준 포텐셜들 중 하나의 "플로팅"을 야기시킨다.

RF 2 756 048에 있어서, 이러한 들뜸 수단은 상기 지면 포텐셜(5)에 연결되는 출구를 포함하고 또한 상기 가드 포텐셜(4)을 기준으로 하는, 오실레이터(3)을 필수적으로 포함한다.

들뜸 전압을 생성하는 관점에서, 상기 오실레이터(3)는 상기 가드 포텐셜(4) 또는 상기 지면 포텐셜(5)을 기준으로 하는 동일한 웰일 수 있다. 하지만, 특히 상기 전극들(10) 상에서 들뜸 신호를 생성하는 데 사용될 수 있는 한, 바람직하게는 상기 가드 포텐셜(4)을 기준으로 해야 한다.

FR 2 756 048에서 구현되는 것과 같은 상기 오실레이터(3)는 상기 기준 포텐셜들(4, 5) 사이에서 상기 AC 포텐셜 차이를 유지하기 위해 무시할 수 없는 정도의 전력을 소모해야 한다. 이제, 상기에서 설명한 바와 같이, 이 전력은 상기 지면 포텐셜(5)을 기준으로 하는 일 측에서 보다 쉽게 사용가능하다.

이러한 연유로, 본 발명에 따른 장치에 있어서, 상기 들뜸 수단은 다르게 분포된다. 이들은 상기 가드 포텐셜(4)을 기준으로 하는 오실레이터(3)를 포함한다. 이 오실레이터는 상기 전자적 획득 시스템(1)에서 들뜸 또는 클락 신호로 사용될 수 있는 AC 신호를 생성한다. 이 신호는 어플리케이션들에 따라서 어떠한 형태(예를 들어 사인파형, 사각형, 또는 삼각형)일 수 있다.

본 발명에 따른 장치는 또한 상기 지면 포텐셜(5)을 기준으로 하는 버퍼(7)를 포함한다. 이 버퍼(7)는 연산 증폭기(들)(Operational amplifier(s))의 형식으로 배치되는 트랜지스터들에 기초하여 생산되는 증폭기 또는 (유니티 게인을 가지는) 전압 팔로워를 포함한다. 상기 오실레이터(3)의 출력은 상기 버퍼(7)의 입력에 연결된다. 상기 버퍼(7)의 출력은 상기 지면 포텐셜(4)에 연결된다.

상기 버퍼(7)는 상기 출력에서 들뜸 신호(Vo)를 전달한다. 내부 전기적 기준(또는 그 공급의 전기적 기준)은 상기 지면 포텐셜(5)이기 때문에, 이것은 신호(Vo)를 전달하거나 또는 다시 말하면 상기 지면(5)과 상기 가드 포텐셜(4) 사이의 AC 전압 차이(Vo)를 생성하는 전압 소스로서 기능한다.

이러한 방식으로 작동함으로써, 상기 가드 포텐셜(4)을 기준으로 하는 오실레이터(3)의 장점들이 획득되지만, 상기 가드 포텐셜(4)에 에너지를 공급하는 데 필수적인 전력의 대부분은 상기 지면 포텐셜(5)에 있는 부분에 의해 기준이 되고 이로써 공급되는 상기 버퍼(7)에 의해 제공되기 때문에 그 전기적 소모는 최소화된다.

상기 전기적 획득 시스템(1)은 전체적으로 상기 가드 포텐셜(4)을 기준으로 하여, 상기 측정 전극들(10) 또는 다른 민감한 부분들과 상기 타겟 또는 검출되는 물체(11)가 연결되는 상기 지면 포텐셜(5) 사이에 기생 커패시턴스들의 출현을 방지한다. 유사하게, 가드 전극(12)은 상기 측정 전극들(10)을 보호한다. 후자와 동일한 포텐셜에 있기 때문에, 이들은 또한 기생 커패시턴스들의 출현을 방지한다.

상기 측정 전극들(10)은 그 커패시턴스를 측정할 수 있도록 해주는 전하 증폭기(13)에 연결된다. 도 1은 상기 전하 증폭기(13)의 매우 도식적인 표현을 보여주는데, 이것은 FR 2 756 048에 도시된 것을 포함하여, 모든 형식들로 생산될 수 있다. 이 전하 증폭기(13)는 널 방법(null method)에 의해 커패시턴스 또는 역 커패시턴스를 측정하기 위해서, 그 크기가 변조될 수 있는 오실레이터 신호(3)를 이용하여, 특히 폐루프 시스템의 형식으로 생산될 수 있다.

어플리케이션들에 따라서, 상기 전자적 획득 시스템(1)은 예를 들어 상기 측정 전극들(10)과 상기 타겟(11) 사이의 거리를 나타내는 신호를 전달하기 위해, 상기 신호(14)를 프로세싱하는 단계들을 포함할 수 있다.

상기 시스템은 일반적으로 모든 기하구조들의 복수의 전극들(10)을 "판독"하도록 설계된다. 그러므로 이것은 상기 전극들(10)과 상기 전하 증폭기(13) 사이에 삽입되는 스캐너(17)를 포함하고, 상기 전극들(10)의 커패시턴스를 순차적으로 측정하는 것이 가능하게 한다. 이 스캐너(17)는 상기 가드 포텐셜(4)을 기준으로 하고 또한 전자적 제어 유닛에 의해 제어되는 연속된 아날로그 스위치들의 형식을 취할 수 있다.

본 발명에 따른 장치는 특히 휴대폰들(스마트폰들), 태블릿들 또는 컴퓨터들과 같은 장치들을 위한 터치 또는 접촉없는 인터페이스들을 생산할 수 있도록 해준다. 상기 전극들(10)은 디스플레이 스크린 또는 터치 패드 상에 증착되는, 예를 들어 ITO(tin-doped indium oxide)로 만들어지는, 투명 전극들일 수 있다. 이들은 그후 손가락과 같은 명령 물체(11)의 접촉 및/또는 접근을 검출하는 데 사용된다.

본 발명에 따른 장치는 또한 전기적으로 지면 포텐셜(5)을 기준으로 하는 전자적 프로세싱 시스템(2)을 포함한다. 이 전자적 프로세싱 시스템(2)은 또한 본 발명에 따른 장치와 (물론 상기 전극들(10)을 제외한) 상기 전자부품들의 나머지 사이의 인터페이스 기능을 보장한다. 이것은 본 발명에 따른 장치를 본질적으로 상기 지면 포텐셜(5)을 기준으로 하는 공급 소스들에 의해 공급되고 또한 전체적으로 상기 지면 포텐셜(5)을 기준으로 하는 집적 회로의 형식으로 생산하는 것을 가능하게 해준다.

상기 전자적 프로세싱 시스템(2)은 디지털 또는 아날로그 신호들을 전달하는 것을 가능하게 해주는 연결 수단(6)에 의해 상기 전자적 획득 시스템(1)에 연결된다. 이 연결 수단(6)은 적어도 하나의 주파수 범위 안에서, 상기 지면과 가드 포텐셜들 사이의 절연을 보장하기 위해 디커플링 수단이 마련된 전기적 연결들을 포함한다. 본 발명의 범위 안에서, 커패시터들은 쉽게 집적될 수 있고 적어도 고주파수들(예를 들어 디지털)에서 신호들의 전달을 허용할 수 있기 때문에, 바람직하게 디커플링 수단으로 사용된다.

본 발명에 따른 장치는 단일 장치로 실행될 수 있는 것보다 많은 전극들(10)을 제어하기 위해서, 본 발명에 따른 다른 장치들 또는 다른 양립될 수 있는 장치들과 동기화될 수 있다.

이렇게 하기 위해서, 장치들은 예를 들어 내부 로직 기능들을 이용해, 마스터 또는 슬레이브 모드에 따라 각각 구성되어,

- 모든 장치들의 가드 포텐셜들(4)을 연결하고,

- 슬레이브 모드로 구성된 장치들의 상기 오실레이터(3)와 상기 버퍼(7)를 비활성화시키고,

- 슬레이브 모드로 구성된 장치들로 마스터 모드로 구성된 장치의 버퍼(7)의 출력 및 상기 오실레이터(3)의 출력을 전달한다.

변형에 따르면, 다른 장치들의 버퍼들(7)의 게인들이 충분히 균일하다면,

- 슬레이브 모드로 구성된 장치들의 오실레이터(3)를 비활성화시키고,

- 슬레이브 모드로 구성된 장치들로 마스터 모드로 구성된 장치의 오실레이터93)의 출력을 전달하고 각각의 슬레이브 장치를 위한 그 버퍼(7)를 사용하는 구성을 이용할 수 있다.

본질적으로 상기 지면 포텐셜(5)을 전체적으로 기준으로 하는 집적 회로의 형식으로 본 발명에 따른 장치를 생산하는 목적을 가지고, 이 장치에서 상기 가드 포텐셜(5)을 기준으로 하는 공급들을 생성하는 것이 필요하다. 게다가, 이 공급들은 쉽게 집적될 수 있는 구성요소들을 가지고 생산되어야 한다.

도 1에 도시된 실시예에 있어서, 본 발명에 따른 장치는 그러므로 상기 가드 포텐셜(4)을 기준으로 하는 적어도 하나의 공급 소스(Vf)를 포함하는데 이것은 정류 및 필터링 수단(9) 및, 상기 지면 포텐셜(5)을 기준으로 하는 AC 공급 전압 소스(8)를 포함한다.

상기 정류 및 필터링 수단(9)은 그 입력이 상기 AC 공급 전압 소스(8) 및 상기 가드 포텐셜(4)에 각각 연결된다. 이것들은 한정되지 않는 도 1에 있는 구현의 예에 따라서, 상기 AC 공급 전압 소스(8)에 연결되는 정류 다이오드 및 상기 지면 포텐셜(4)을 기준으로 하는 상기 공급(Vf)의 출력(16) 상에 평행한 필터링 커패시터를 포함한다. 이 필터링 커패시터는 또한 구성요소의 입력 임피던스로 인해, 균등 커패시터일 수 있다.

작동되는 이러한 회로도에 있어서, 전류는 상기 AC 공급 전압 소스(8)로의 복귀 경로를 가져야 한다. 본 발명에 따른 장치에 있어서, 이 복귀 경로는 상기 버퍼(7)의 출력을 통해 제공된다.

상기 오실레이터(3)에 의해 제어되는 상기 버퍼(7)는 상기 오실레이터(3)의 들뜸 신호 주파수들에서 이러한 기준 포텐셜들의 단락 없이, 사실상 상기 가드 포텐셜(4)과 상기 지면 포텐셜(5) 사이의 연결을 통해 상기 공급 회로를 위한 복귀 경로를 허용한다. 그 효과는 상기에서 설명된 바와 같이 상기 오실레이터(3)에 의해 제어되는 상기 버퍼(7)의 테브닌 생성기 작동으로 인해 획득되는데, 이것은 상기 가드(4)와 지면(5) 포텐셜들 사이에 들뜸 신호를 부과하는 한편, 낮은 임피던스를 가지게 한다.

상기 공급 소스(Vf)는 상기 오실레이터(3)와 예를 들어, 상기 전하 증폭기(13)를 공급하는 데 특히 사용될 수 있다.

도 2를 참조하여, 제1 실시예에 따르면, 본 발명에 따른 장치는 동일한 패키지 안에 집적되는, 그 자체로 2 개의 별개의 칩들(21, 22)을 포함하는 집적 회로(20)를 포함한다.

이 집적 회로(20)는 일반성의 손실 없이, 인쇄 회로 상에 솔더링될 수 있는 핀들(23, 24)을 가지는, SMT(Surface-Mount Technology) 타입이다.

상기 가드 포텐셜(4)을 기준으로 하는 상기 전자적 획득 시스템(1)은 제1칩(21) 안의 획득 영역 또는 제1설치 영역(38)의 형식으로 구현되고, 상기 지면 포텐셜(5)을 기준으로 하는 상기 전자적 프로세싱 시스템(2)은 제2칩(22) 안의 프로세싱 영역 또는 제2설치 영역(38)의 형식으로 구현된다.

이 실시예의 장점은 상기 칩들(21, 22)의 생산을 상당히 간소화시킬 수 있다는 것인데, 그 각각이 단지 하나의 단일 기준 포텐셜을 포함한다.

상기 칩들(21, 22)은 표준 "본딩" 기술에 따라 내부 연결 와이어들(25)에 의해 연결된다.

상기 가드 포텐셜(4)을 기준으로 하는 상기 칩(21)은, 상기 집적 회로(20)의 핀들(23)의 제1세트에 의해 상기 측정 전극들(10) 및 상기 가드를 기준으로 하는 다른 요소들에 연결된다.

상기 지면 포텐셜(5)을 기준으로 하는 상기 칩(22)은, 상기 집적 회로(20)의 핀들(24)의 제2세트에 의해 상기 전자부품들의 다른 요소들에 연결된다.

상기 핀들(23, 24) 및 상기 내부 연결 와이어들(25)은 상기 가드 포텐셜(4)을 기준으로 하는 민감한 부분들과의 연결들, 및 특히 상기 전극들(10)과의 연결들이 단지 상기 가드(4)를 기준으로 하는 연결들에 의해 둘러싸이도록 배치된다.

도 3은 CMOS 기술로 생산되는 ASICs(Application-Specific Integrated Circuits)의 형식으로 분리된 칩들(21, 22)을 가지는 실시예의 설치의 일 예를 보여준다.

상기 칩(21)은 특히 상기 가드 포텐셜(4)에 연결되거나 이를 기준으로 하는 기판(30)을 포함하는, 2 개의 공급 평면들(30, 32), 및 상기 전자적 획득 시스템(1)이 구현되는 획득 영역(38)을 포함한다.

상기 칩(22)은 특히 상기 지면 포텐셜(5)에 연결되거나 이를 기준으로 하는 기판(31)을 포함하는, 2 개의 공급 평면들(31, 33), 및 상기 전자적 프로세싱 시스템(2)이 구현되는 프로세싱 영역(39)을 포함한다.

상기 칩들(21, 22) 사이의 상기 연결들(29)은 상기 획득(38) 및 프로세싱(39) 영역들 사이의 데이터 전달들(36) 및 상기 획득 영역(38)으로의 공급 전달들(35)을 포함한다.

변형에 따르면, 상기 전자적 프로세싱 시스템(2)을 포함하는 상기 칩(22)은 FPGA(Field-Programmable Gate Array) 로직 회로로 생산될 수 있다.

도 4를 참조하여, 제2실시예를 따르면, 본 발명에 따른 장치는 단일 칩(40)을 포함하는 집적 회로(20)를 포함한다.

상기 집적 회로(20)는, 일반성이 손실 없이, 인쇄 회로 상에 솔더링될 수 있는 핀들(23, 24)을 가지는, SMT(Surface-Mount Technology) 타입이다.

상기 핀들(23, 24)은 상기 가드 포텐셜(4)을 기준으로 하는 민감한 부분들에의 연결들, 및 특히 상기 전극들(10)에의 연결들이 상기 가드(4)를 기준으로 하는 연결들에 의해서만 들러싸이도록 배치된다.

도 5는 CMOS 기술로 생산되는 ASIC(Application-Specific Integrated Circuit) 또는 집적 회로의 형식으로 상기 칩(40)의 실시예의 설치의 일 예를 보여준다.

상기 가드 포텐셜(4)을 기준으로 하는 상기 획득 영역들(38), 및 상기 지면 포텐셜(5)을 기준으로 하는 프로세싱 영역들(39)은 동일한 칩(40) 안에 생산된다.

상기 칩(40)의 기판(50)은 상기 가드 포텐셜에 연결된다. 이 구성은 모든 획득 영역들(38) 및 기준 영역들(39)을 커버하고 또한 기생 커패시턴스들에 있어서의 민감도를 크게 감소시키는 것을 허용하는, 가드 평면을 생성하는 데 장점을 가진다.

상기 획득 영역(38)은 상기 가드 포텐셜(4)에 연결되거나 또는 이를 기준으로 하는 공급 평면들(30, 32)에 의해 둘러싸인다.

상기 프로세싱 영역(39)은 상기 지면 포텐셜(5)에 연결되거나 또는 이를 기준으로 하는 공급 평면들(31, 33)에 의해 둘러싸인다.

상기 획득 영역(38)으로의 공급 전달들(35) 및 상기 획득(35)과 프로세싱 영역들(39) 사이의 데이터 전달들(36)은 상기 칩(40) 상에 생산된다.

도 6을 참조하면, 상기 칩(40)은 삼중-웰 기술에 따라 CMOS 기술로 생산된다. 이것은

상기 가드 포텐셜(4)에 연결되는, 기판(50)에 대응하는, 제1 P-도핑된 웰(50),

제2 N-도핑된 웰(60),

상기 획득(38) 및 상기 기준(39) 영역의 구성요소들(63, 64)을 포함하고, 상기 제2웰(60) 안에 포함되는, 제3 P-도핑된 웰(61) 및 제3 N-도핑된 웰(62)을 포함한다.

상기 조립의 올바른 작동에 필요한 전기적 절연은 이들을 막기 위해 P-N 접합의 역 편향(reverse polariziation) 하에서 획득된다. 이렇게 하기 위해서, 상기 기준 전압들(4, 5)과 서로 다른 부분들의 공급 전압들 사이의 특별한 관계들이 존중되어야 한다.

도 7은 고려되어야 하는 전압 레벨들을 보여준다.

이하는 아래와 같이 정의된다: gnd 지면 기준 포텐셜(5); vdd 상기 지면(5)을 기준으로 하는 공급의 전압 레벨; gndf 가드 기준 포텐셜(4); 및 vddf 상기 가드 포텐셜(4)을 기준으로 하는 공급의 전압 레벨.

도 7에 따르면, 이하의 조건들이 부과된다:

(i) vdd ≥ gnd,

(ii) gndf는 vdd에 대해 진동하는 포텐셜이기 때문에 언제나 vdd ≥ gndf,

(iii) vddf ≥ gndf, vddf - gndf = Vf, 상기 가드 포텐셜(4)을 기준으로 하는 공급 전압

이러한 조건들에 기초하여, 상기 웰들의 포텐셜들은 이하와 같이 분포될 수 있다:

- 포텐셜 gndf, 즉 상기 가드 포텐셜(4)에서의 P-도핑된 기판(50),

- 포텐셜 gnd에 있는 상기 웰(62)의 트랜지스터들(64)을 가지는, 포텐셜 vddg에 있는 제3 N-도핑된 웰(62) 및 제2 N-도핑된 웰(60), 이것은 디폴트에 의해 막히는 접합들을 가질 수 있게 해준다,

- 포텐셜 vddf에 있는 상기 웰(61)의 트랜지스터들(63)을 가지는, 포텐셜 gndf에 있는 제3 P-도핑된 웰(61), 이것은 디폴트에 의해 막히는 접합들을 가질 수 있게 해준다.

이 구성에 있어서, 상기 가드 포텐셜(4)을 기준으로 하는 상기 획득 영역(38)은 상기 웰(61) 안에 구현되고, 상기 지면 포텐셜(5)을 기준으로 하는 상기 프로세싱 영역(39)은 상기 웰(62) 안에 구현된다.

상기 포텐셜들은 또한 이하의 방식으로 분포될 수 있는데, 이것은 실질적으로 균등하다:

- 포텐셜 gndf, 즉 가드 포텐셜(4)에 있는 P-도핑된 기판(50),

- 포텐셜 gndf에 있는 상기 웰(62)의 트랜지스터들(64)을 가지는, 포텐셜 vddf에 있는 제2 N-도핑된 웰(60) 및 제3 N-도핑된 웰(62), 이것은 디폴트에 의해 막히는 접합들을 가질 수 있게 해준다,

- 포텐셜 vdd에 있는 상기 웰(61)의 트랜지스터들(63)을 가지는, 포텐셜 gnd에 있는 제3 P-도핑된 웰(61), 이것은 디폴트에 의해 막히는 접합들을 가질 수 있게 해준다.

이 구성에 있어서, 상기 가드 포텐셜(4)을 기준으로 하는 상기 획득 영역(38)은 상기 웰(62) 안에 구현되고, 상기 지면 포텐셜(5)을 기준으로 하는 상기 프로세싱 영역(39)은 상기 웰(61) 안에 구현된다.

도 8을 참조하여, 본 발명에 따른 장치는 유리하게도 상기 집적 회로가 솔더링되는 예를 들어 상기 인쇄 회로(70)에 반대면 상에 배치되는 상기 가드 포텐셜(4)에 있는 쉴딩 평면(71)에 의해 완성될 수 있다.

변형들에 따르면,

- 상기 집적 회로(20)는 예를 들어, 측면들 상에 배치되는 핀들(23, 24)과의 측면 연결들을 가지는 패키지, 또는 상기 패키지 하에서 매트릭스 안에 배치되는 핀들을 가지는 매트릭스 연결들을 가지는 패키지를 포함하는, 모든 타입들의 경우들을 포함할 수 있다;

- 상기 칩들(21, 22 또는 40)은 와이어들에 의해, 또는 솔더 볼들("볼 한정적인, ball bounded")에 의해 패키지에 연결될 수 있다,

- 상기 집적 회로(20)는 "플립 칩" 기술들에 따라 생산될 수 있는데, 이에 따라 상기 칩들은 중간 패키지 없이, 상기 인쇄 회로에 직접 연결된다,

- 상기 칩들(20, 21)은 3D 조립 기술들("칩 레벨 패키징")에 의해 조립될 수 있다.

물론, 본 발명은 상기에서 설명된 예시들에 한정되지 않고, 수많은 조정들이 본 발명의 범위를 넘지 않으면서, 이 예시들에 만들어질 수 있다.

Claims (19)

1. 가드 포텐셜(4)을 전기적으로 기준으로 하고, 용량성 전극들(11)에 연결될 수 있는, 제1전자 시스템(1),
   지면 포텐셜(5)을 전기적으로 기준으로 하고, 연결 수단(6)에 의해 상기 제1전자 시스템(1)에 연결되는, 제2 전자 시스템(2), 및
   상기 가드 포텐셜(4) 및 지면(5) 포텐셜에 각각 연결되어, 이들 포텐셜들(4, 5) 사이에 AC 전압 차이를 부과하는 들뜸 수단(3, 7)을 포함하고,
   상기 지면를 기준으로 하는, 집적 회로(20)를 더 포함하고,
   상기 집적 회로(20)는 상기 가드 포텐셜(4)을 기준으로 하고 여기서 상기 제1전자 시스템(1)이 구현되는, 제1설치 영역(38), 및 상기 지면 포텐셜(5)을 기준으로 하고 여기서 상기 제2전자 시스템(2)이 구현되는 제2설치 영역(39)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
2. 제 1 항에 있어서, 상기 가드 포텐셜(4)에 전기적으로 연결되고 배치되어 적어도 부분적으로 및 적어도 일 측을 따라 상기 제1설치 영역(38)의 표면을 커버하게 되는 쉴딩 표면(50, 71)을 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 가드 포텐셜(4)에 전기적으로 연결되고 배치되어 적어도 부분적으로 및 적어도 일 측을 따라 상기 제1 및 제2 설치 영역들(38, 39)의 표면을 커버하게 되는 쉴딩 표면(50, 71)을 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 집적 회로(20)는 상기 동일한 패키지(20) 안에 집적되는, 상기 제1 및 제2 설치 영역들(38, 39)을 각각 포함하는 2 개의 별개의 칩들(21, 22)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 집적 회로(20)는 상기 동일한 기판 상에 상기 제1 및 제2 설치 영역들(38, 39)을 포함하는 칩(40)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 집적 회로(20)는 CMOS, SOI(silicon on insulator) 중 적어도 하나를 구현하는 것에 의해 생산되는 적어도 하나의 칩(21, 22, 40)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
7. 제 5 항에 있어서, 상기 칩(40)은 복수-웰 CMOS 기술을 구현하는 것에 의해 생산되는 것을 특징으로 하는, 용량성 측정 장치.
8. 제 7 항에 있어서, 상기 칩(40)은 삼중-웰 CMOS 기술을 구현하는 것에 의해 생산되고,
   상기 가드 포텐셜(4)에 연결되는, P-도핑된 기판(50),
   제1 N-도핑된 웰(60),
   상기 제1웰(60) 안에 포함되고, 그 각각이 상기 제1 및 제2 설치 영역들(38, 39) 중 하나에 대응하는 2 개의 N- 및 P-도핑된 웰들(61, 62)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 집적 회로(20)는
   - 패키지 안에 하나 또는 그 이상의 중첩된 칩들의 조립,
   - 칩들의 3D 스택킹("칩 레벨 패키징")
   - 칩들의 직접 연결들("플립 칩") 중 적어도 하나를 구현하는 것에 의해 생산되는 것을 특징으로 하는, 용량성 측정 장치.
10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 집적 회로가 (i) 상기 제1전자 시스템(1)을 용량성 전극들(10) 및/또는 상기 가드 포텐셜(4)에 있는 요소들에 연결하는 것을 가능하게 해주는 제1 연결 요소들(23), (ii) 한편으로 상기 제2전자 시스템(2)을 외부 프로세싱 전자부품들에 연결하는 것을 가능하게 해주고, 한편으로 상기 제2전자 시스템(2)을 공급하는 제2 연결 요소들(24)을 더 포함하고, 상기 제1 및 제2 연결 요소들은 상기 가드 포텐셜(4)에 연결되는 적어도 하나의 연결 요소에 의해 분리되는 것을 특징으로 하는, 용량성 측정 장치.
11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 집적 회로는 상기 가드 포텐셜(4)을 기준으로 하는 적어도 하나의 공급(Vf)을 생성하기 위한 수단(8, 9)을 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
12. 제 11 항에 있어서, 상기 집적 회로는
    그 회로가 들뜸 수단(7)을 통해 폐쇄되는, 상기 지면 포텐셜(5)을 기준으로 하는 AC 공급 전압 소스(8), 및
    상기 AC 공급 전압 소스(8)와 상기 가드 포센셜(4)에 그 입력에서 각각 연결되어 상기 AC 공급 전압 소스(8)의 터미날들에서 전압의 정류에 의해 상기 가드 포텐셜(4)을 기준으로 하는 공급 전압(Vf)을 출구(16)에서 생성하는 정류 및 필터링 수단(8)을 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 들뜸 수단은
    - 상기 지면 포텐셜(5)을 기준으로 하고, 상기 가드 포텐셜(4)을 기준으로 하는 오실레이터(3)에 의해 에너지를 공급받는 전압 팔로워 버퍼(7),
    - 상기 지면 포텐셜(5)을 기준으로 하는 오실레이터 중 하나를 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 연결 수단(6)은 직렬인 커패시터들을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 제1전자 시스템(1)은 그 커패시턴스를 측정하기 위해 상기 용량성 전극들(10)이 순차적으로 폴링할 수 있도록 해주는 스캐닝 수단(17)을 포함하는 것을 특징으로 하는, 용량성 측정 장치.
16. 제1 항 내지 제 15 항 중 어느 한 항에 있어서,
    - 마스터 모드로 구성된 장치의 들뜸 수단(3, 7)이 슬레이브 모드로 구성된 장치들의 가드(4)와 지면(5) 포텐셜들 사이에 유사한 AC 전압 차이를 부과하고,및
    - 슬레이브 모드로 구성된 장치들의 상기 들뜸 수단(3, 7)이 적어도 부분적으로 비활성화되어 있는 것에 따라서, 마스터 또는 슬레이브 모드로 작동할 수 있도록 해주는, 유사한 장치들과 통신하는 수단을 더 포함하는 것을 특징으로 하는, 용량성 측정 장치.
17. 복수의 용량성 전극들(10) 및 제 1 항 내지 제 16 항 중 어느 한 항에 따른 적어도 하나의 용량성 측정 장치를 포함하는 것을 특징으로 하는, 물체들의 위치의 검출 및/또는 측정을 위한 시스템.
18. 제 17 항에 있어서, 디스플레이 스크린 상에 배치되는 투명한 전극들(10)을 포함하는 것을 특징으로 하는, 물체들의 위치의 검출 및/또는 측정을 위한 시스템.
19. 인간-기계 터치 및/또는 접촉없는 인터페이스,
    차원적인 측정 시스템,
    충돌-방지 시스템,
    근접 검출기 중 어느 하나의 어플리케이션에 있어서의 제 1 항 내지 제 16 항 중 어느 한 항에 따른 적어도 하나의 장치의 용도.

Images