CN105094477A - 电容式感测阵列装置及使用其的电子设备 - Google Patents

Abstract

本发明提供一种电容式感测阵列装置及使用其的电子设备，在该装置中，耦合信号源提供耦合信号耦合至物体，固定电压源提供固定电压至遮蔽导体层群组，使遮蔽导体层群组与各感测电极之间形成稳定的垂直寄生电容。开关模块一对一的电连接至感测电极及固定电压源。当选取一个感测电极进行感测时，此等开关模块被设定成使得选取的感测电极与固定电压源之间成断路，同时使得其余感测电极与固定电压源之间成短路，使选取的感测电极与其余感测电极之间形成稳定的水平寄生电容。遮蔽导体层群组包括位于多个遮蔽平面上的多个遮蔽导体层。

Description

电容式感测阵列装置及使用其的电子设备

技术领域

本发明是涉及一种电容式感测阵列装置及使用其的电子设备，且特别是涉及一种具有高感测灵敏度及高图像撷取率的电容式感测阵列装置及使用其的电子设备。

背景技术

已知应用于人体皮肤的电容感测技术，是可应用于例如感测手指纹路的指纹传感器或者作为电容触控的触控板或屏幕。

特别是作为皮肤纹路的传感器，其与皮肤纹路接触的部分的基本结构为阵列型的感测元，亦即由数个相同的感测元组成了二维传感器，例如手指置放于其上时，手指纹路的纹峰(ridge)会与传感器直接接触，而手指纹路的纹谷(valley)则与传感器间隔一间隙，通过每一感测元与纹峰接触或与纹谷形成间隙，可以将手指纹路从二维电容图像撷取出来，这就是电容式皮肤纹路传感器的最基本原理。

最常见的感测元结构，因为人体体内的导电特性，因此与传感器接触的皮肤可以视为一等电位的电极板，而每一感测元为一平板电极，其与皮肤间便可以形成一电容，而位于两电极板间的材料除了手指皮肤表层的角质层外，另有一传感器保护层设置于感测电极之上，作为与皮肤接触。所述保护层为一单一绝缘层或多重绝缘层且必须具有耐环境腐蚀、耐力量冲击、耐磨耗及耐静电破坏等等特质。

为了达到上述的保护层的特质，最直接的方法是增加保护层的厚度，即可以同时达到以上所有的要求。然而，太厚的保护层将导致很小的感测电容值，因而降低感测的灵敏度。

图1显示一种传统的电容式指纹传感器500的结构示意图。如图1所示，传统的电容式指纹传感器500通常分成两阶段来制作。第一阶段是指纹感测芯片510的制作阶段，利用半导体制造工艺可以将多个感测元514及多个芯片焊垫515制作于半导体基板511上，然后将芯片保护层512制作于感测元514上，以提供保护及耐冲击的特性。第二阶段是封装阶段，将指纹感测芯片510置放于封装基板520上，通过打线的方式将多条连接线530焊接至芯片焊垫515及封装焊垫525上，然后利用封装保护层(或称模塑料(MoldingCompound)层)540封住连接线530及焊垫515、525，并且只有露出具有感测元阵列的区域，这种已知的封装方式，需要特殊的模具及方法，以保护感测元区域不被模塑料覆盖，并且需要特殊的机台才能制作，因此成本高。

以现有的IC打线封装技术而言，芯片表面513到达封装面523的距离至少要100微米(um)左右。而以指纹传感器的500dpi规格为例，每一感测元514的面积约为50um×50um，以目前商用的模塑料的介电系数来计算，感测元的电容值约小于1fF，这是相当小的。若同时考量到封装基板、芯片等的厚度控制，这个距离更是会造成很大的误差。

因此，传统的封装保护层540是不能覆盖于感测元514的上方，所以必须于第一阶段制作芯片保护层512，且芯片保护层512的厚度(约1至20微米)不能太厚，以免影响感测的结果。如此一来，除了上述成本高之外，对于传感器耐环境腐蚀、耐力量冲击、耐磨耗及耐静电破坏等等特质的要求，更是一大挑战。

图2显示一种传统的电容式指纹传感器600的局部感测电极的示意图。如图2所示，电容式指纹传感器600的每一感测电极610除了与手指F间的感测电容Cf外，从感测电极610往芯片的内部看去，会存在一寄生电容Cp1。另外由于感测装置为阵列元件，具有多个感测元，所以每一感测电极610与周围各感测电极610之间也存在一寄生电容Cp2，这些寄生电容都是处于变动的状态。这种非固定的寄生电容会干扰量测，所以常常是造成无法达到高感测灵敏度的主因之一。为了达到Cf小于1fF的感测能力，解决Cp1及Cp2的干扰是最重要的问题。

为此本发明的发明人于中国台湾发明专利申请案号101137686(对应于中国专利申请号201210418123.8，以下简称基础案)，申请日为2012年10月12日，发明名称为“具有高感测灵敏度的电容式感测阵列装置及使用其的电子设备”，揭露了以下结构，并据此作为参考。

图3显示依据所述基础案第一实施例的电容式感测阵列装置1的结构示意图。图4显示依据所述基础案第一实施例的电容式感测阵列装置1的局部感测电极结构设计的示意图。图5显示依据所述基础案第一实施例的电容式感测阵列装置1的单一感测元及其对应的感测电路的示意图。如图3至5所示，本实施例的电容式感测阵列装置1包括多个感测电极10、一遮蔽导体层20、一耦合信号源30、一固定电压源40、多个开关模块50、一个半导体基板65、一封装基板70、多条连接线72以及一封装保护层73。

此等感测电极10、遮蔽导体层20、耦合信号源30、固定电压源40以及此等开关模块50可以构成一个感测元67的一部分或全部，且形成于半导体基板65中，在此，施加于半导体基板的制造工艺包括了一完整的前段及后段半导体制造工艺，例如晶体管元件制作以及连接导线，半导体制造工艺(例如CMOS制造工艺)在本实施例被利用来完成这些结构的制作，使得制造成本可以大幅降低。半导体基板65设置于封装基板70上。利用打线接合的方式，可以利用此等连接线72将封装基板70的多个第一焊垫71电连接至半导体基板65上的多个第二焊垫66，以利于封装产品的信号及电源的输出输入用。封装保护层73是利用一般封装所用的模塑料，覆盖半导体基板65、此等连接线72、此等第一焊垫71及此等第二焊垫66。于一个例子中，封装保护层73的材料是使用环氧树脂(Epoxy)作为模塑料(moldingcompound)，且其厚度为大于或等于100um，硬度大于5H，因此能提供耐磨损、耐静电放电破坏(ESD)以及耐冲击等特性。此外，封装保护层73具有与一物体F接触的外露表面74，外露表面74为一个平面，且整个外露表面74作为电容式感测阵列装置1的一个完整的上部平面，而不再有如图1所是的起伏，故能适合全平面装置的需求。

在感测元67的细部构造方面，这些感测电极10彼此隔开地排列成一阵列，包括但不限于一维阵列或二维阵列。各感测电极10与物体F形成一感测电容Cf。于此的物体是以手指作为例子作说明，但是所述基础案并未受限于此，举凡利用电容式感测原理运作的装置，都可以应用所述基础案的感测阵列装置。

遮蔽导体层20位于此等感测电极10下方，遮蔽导体层20与各感测电极10形成一垂直寄生电容Cp1。遮蔽导体层20可以是一大片的导体层，也可以是多片导体层，可以利用一对一、一对多或多对一的型式对应于感测电极10，用于提供固定的寄生电容，这种独立设计的遮蔽导体层，并不隶属于感测电路的一部分，其主要的目的，即是遮蔽位于其上方的感测电极往下看不到位于基板内部的感测电路(例如图5所示的电路)，如此一来，不会受到底部的电位影响，而改变电荷分布，影响到感测电极的信号稳定度。

在图4中，中间的感测电极10与四周的感测电极10亦形成水平寄生电容Cp22。这些水平寄生电容Cp22在图5中被等效为一水平寄生电容Cp2。因此，此感测电极10与周围的感测电极10之间形成水平寄生电容Cp2。

遮蔽导体层20与感测电极10可以利用半导体制造工艺的金属制造工艺来完成，至于遮蔽导体层20与感测电极10之间的材料可以是单层或多层的金属间介电层(inter-metaldielectrics,IMD)。利用半导体制造工艺的多道金属及IMD制造工艺，即可完成感测元的制作。

耦合信号源30耦合至物体F，并提供一耦合信号Vdrive耦合至物体F。耦合信号Vdrive可以直接或间接耦合至物体F，直接耦合可以是利用一与物体F接触的导体将耦合信号传送至物体F，亦或者导体与物体F之间仍有一介电层，称之为间接耦合，其为电路的已知技术，故于此不作特别限制。

固定电压源40提供一固定电压至遮蔽导体层20，使遮蔽导体层20与各感测电极10形成稳定的垂直寄生电容Cp1。于本实施例中，是以0V的接地电压(GND)当作固定电压，然而，所述基础案并未受限于此，亦可以使用3.3V、5V或其他固定电压来达成所述基础案的效果，但必须注意的是，固定电压源必须要相当稳定，且不易受外界干扰而浮动，因为那会降低感测元的灵敏度。

这些开关模块50，在图4与5中仅以T0及T1表示，且这些开关模块50一对一的电连接至这些个感测电极10及固定电压源。当选取一个感测电极10进行感测时，设定开关模块50使得感测电极10与固定电压源40之间成断路(opencircuit)，同时使得其余感测电极10与固定电压源40之间成短路(shortcircuit)，使选取的感测电极10与其余感测电极10之间形成稳定的水平寄生电容Cp2，能使电容式感测阵列装置1的输出与水平寄生电容Cp2及垂直寄生电容Cp1无关(请参见以下的公式推导)。开关模块50可以用晶体管或其他适当手段来实施，所述基础案并不特别作限制。在图4与5中，当中间的感测电极10被选取以进行感测时，开关模块T0呈现断路，而开关模块T1呈现短路，也就是导通状态。如此一来，周遭的感测电极10都是接地(或耦合至固定电压)，同时也将底部的遮蔽导体层20设定成接地状态(或耦合至固定电压)，如此一来可以提供一稳定屏蔽环境(shieldingenvironment)，将感测电极完全包覆在其中，虽然感测电极与四周的屏蔽环境间仍然存在一相当大的寄生电容，但是不同于已知设计，此一寄生电容为一固定且稳定值，此举是有利于感测电路的设计的，也是所述基础案的重点。

如图5所示，电容式感测阵列装置1可以还包括多个读取电路60，分别电连接至此等感测电极10，并分别输出多个输出信号Vout。在本实施例中，为了避免每一感测电极的信号传输太远而被干扰，因而设计每一感测元有一运算放大器与感测电极相连接，用于就近放大感测信号，因而不怕传输线太长的干扰，因此，各读取电路60包括一运算放大器61、一可调式电容器62以及一重置开关PH0。

运算放大器61可以全部或部分制作于感测电极10的正下方，而且一个感测电极10可以对应于一个运算放大器61，当然也可以多个感测电极10对应于一个运算放大器61。运算放大器61具有一正输入端61A、一负输入端61B及一输出端61C，负输入端61B电连接至感测电极10，正输入端61A电连接至一参考电压Vref。可调式电容器62的第一端62A电连接至负输入端61B，其第二端62B电连接至输出端61C。于此例子中，可调式电容器62是由一电容器Ch与一开关S所构成。于本例子中，由于只有一个电容器Ch，所以可以移除开关S。重置开关PH0与可调式电容器62并联连接。

依据图5的电路图，可以通过电荷守恒原理，推导出输出信号Vout如下。

当Vdrive＝0时，重置开关PH0为短路，节点A的电荷Q1可以表示如下：

Q1＝Cf×(Vref-Vdrive)+Cp×Vref＝Cf×Vref+Cp×Vref

当Vdrive＝高(high)时，重置开关PH0为断路，节点A的电荷Q2可以表示如下：

Q2＝Cf×(Vref-Vdrive)+Cp×Vref+Ch×(Vref-Vout)

依据电荷守恒原理，Q1＝Q2

也就是

Cf×Vref+Cp×Vref＝Cf×Vref-Cf×Vdrive

+Cp×Vref+Ch×Vref-Ch×Vout

可以简化为

Cf×Vdrive-Ch×Vref＝-Ch×Vout

然后得到

Vout＝Vref-(Cf/Ch)×Vdrive

其中，Cp＝Cp1+Cp2，由以上公式可以发现输出信号Vout与寄生电容Cp1及Cp2无关，如前所言，所述基础案的特色就是将寄生电容这一项变动值(因为周遭环境是变动的)，通过设计将其稳定，才能在运算放大器的感测电路的特性下，自然地将其忽略。其中Cf/Ch为增益值，在实际设计上，Ch是越小越好，因为如此可以让感测信号在每一个独立感测元内就被放大，还可以避免在传输线中被干扰而影响信号品质。在所述基础案的一实施例中，Vdrive为3.3V，Vref为1.8V，Ch为1～4fF，然而并不以此为限。

值得注意的是，以上所推导的感测原理是基于静态的(static)电磁理论，如果我们将动态考虑进来(transient)，当然Cp并不影响Vout的输出，但是如果考虑到RC延迟(RCdelay)，过大的寄生电容Cp，会使得充电感测电极10(看见感测电容及寄生电容的总值)，需要花更长的时间才能达到预定的电压值，而放电时也需要更长的时间，这对例如滑动式指纹感测芯片是不好的，因为滑动式指纹传感器为了达到更好的接图效果，需要每单位时间所撷取的片段指纹图像(所述片段图像对应到滑动式感测芯片的感测元矩阵大小)越多越好，而较大的寄生电容则会影响这截取的图像张数，延续前一高感度指纹感测芯片的发明内容，本发明将不改变其感测灵敏度之下，提升其图像撷取率的结构设计。

发明内容

本发明的一个目的是提供一种电容式感测阵列装置及使用其的电子设备，其能消除寄生电容的影响，也可以在厚的保护层存在的状况下提供高感测灵敏度的特性。

为达上述目的，本发明提供一种电容式感测阵列装置，包括多个感测电极、一遮蔽导体层群组、一耦合信号源、一固定电压源以及多个开关模块。此等感测电极彼此隔开地排列成一阵列，各感测电极与一物体形成一感测电容。耦合信号源提供一耦合信号耦合至物体。固定电压源提供一固定电压至遮蔽导体层群组，使遮蔽导体层群组与各感测电极之间形成一稳定的垂直寄生电容。此等开关模块一对一的电连接至多个感测电极及固定电压源。当选取多个感测电极中的一个感测电极进行感测时，此等开关模块被设定成使得选取的感测电极与固定电压源之间成断路，同时使得其余感测电极与固定电压源之间成短路，使选取的感测电极与其余感测电极之间形成一稳定的水平寄生电容。遮蔽导体层群组包括多个遮蔽导体层，此等遮蔽导体层位于多个遮蔽平面上。

本发明还提供一种电容式感测阵列装置，包括：多个感测电极，彼此隔开地排列成一阵列，各感测电极与一物体形成一感测电容；一功能区块群组，位于此等感测电极下方，其中功能区块群组包括多个功能区块，各功能区块包括一连接线层，此等连接线层位于多个平面上；一耦合信号源，提供一耦合信号耦合至物体；一固定电压源，提供一固定电压至各此等连接线层，用于使功能区块群组与各感测电极之间形成一稳定的垂直寄生电容；以及多个开关模块，一对一的电连接至多个感测电极及固定电压源。当选取多个感测电极中的一个感测电极进行感测时，此等开关模块被设定成使得选取的感测电极与固定电压源之间成断路，同时使得其余感测电极与固定电压源之间成短路，用于使选取的感测电极与其余感测电极之间形成一稳定的水平寄生电容。

本发明亦提供一种电子设备，包括一本体、一显示器、一电容式感测阵列装置、一壳体及一处理器。显示器安装至本体，用于显示画面。电容式感测阵列装置如前所述，且安装至本体。壳体安装于本体上并覆盖显示器及电容式感测阵列装置。电容式感测阵列装置隔着壳体感测物体的图案。处理器电连接至电容式感测阵列装置及显示器，用于处理物体的图案，并通过显示器与一使用者互动。

通过本发明的电容式感测阵列装置的设计，即使手指与电容式感测阵列装置有保护层及壳体的覆盖，仍能具有高感测灵敏度，且不会被寄生电容影响到感测结果，还能具有高图像撷取率，也就是使得电容式感测阵列装置的帧速率(framerate)变快，使得指纹的感测速度变快，提升安装有电容式感测阵列装置的电子设备的效能。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1显示一种传统的电容式指纹传感器的结构示意图。

图2显示一种传统的电容式指纹传感器的局部感测电极的示意图。

图3显示依据本基础案第一实施例的电容式感测阵列装置的结构示意图。

图4显示依据本基础案第一实施例的电容式感测阵列装置的局部感测电极结构设计的示意图。

图5显示依据本基础案第一实施例的电容式感测阵列装置的单一感测元及其对应的感测电路的示意图。

图6A显示依据本发明第一实施例的具有低寄生电容及高感测灵敏度的电容式感测阵列装置的局部感测电极结构设计的示意图。

图6B与图6C显示依据本发明第二实施例的电容式感测阵列装置的局部感测电极结构设计的示意图。

图7显示依据本发明的实施例的电子设备的示意图。

图8显示沿着图7的线9-9的剖面图。

符号说明：

Cf：感测电容

Ch：电容器

Cp1、Cp1'、Cp11、Cp12、Cp13：寄生电容

Cp2、Cp22：寄生电容

CTV：固定电压

F：物体

GND：接地电压

PH0：重置开关

S、T0、T1：开关

SP1、SP2：遮蔽平面

Vdrive：耦合信号

Vout：输出信号

Vref：参考电压

1：电容式感测阵列装置

10：感测电极

20：遮蔽导体层

20G：遮蔽导体层群组

20F：功能区块群组

21、22：遮蔽导体层

23：功能区块

23A：连接线层

24：功能区块

24A：连接线层

25：功能区块

25A：连接线层

26：基板

26A、26B、26C：主动区块

26D：介电层

30：耦合信号源

40：固定电压源

50：开关模块

60：读取电路

61：运算放大器

61A：正输入端

61B：负输入端

61C：输出端

62：可调式电容器

62A：第一端

62B：第二端

65：半导体基板

66：第二焊垫

67：感测元

70：封装基板

71：第一焊垫

72：连接线

73：封装保护层

74：外露表面

200：电子设备

210：本体

220：显示器

230：壳体

240：处理器

500：电容式指纹传感器

510：指纹感测芯片

511：半导体基板

512：芯片保护层

513：芯片表面

514：感测元

515：芯片焊垫

520：封装基板

523：封装面

525：封装焊垫

530：连接线

540：封装保护层

600：电容式指纹传感器

610：感测电极

具体实施方式

图6A显示依据本发明实施例的具有高感测灵敏度及高图像撷取率的电容式感测阵列装置的局部感测电极结构设计的示意图。值得注意的是，本实施例的电容式感测阵列装置的结构示意图亦如图3所示。如图6A与图3所示，本实施例的电容式感测阵列装置1包括多个感测电极10、一遮蔽导体层群组20G、一耦合信号源30、一固定电压源40、多个开关模块50、一个半导体基板65、一封装基板70、多条连接线72以及一封装保护层73。根据分析，如果可以有效降低寄生电容，则可以有效降低充放电时间，便可以提升图像撷取率，藉此，本实施是延续之前发明，将遮蔽导体层群组20G来取代遮蔽导体层20。亦即，遮蔽导体层群组20G包括至少两个位于不同平面的遮蔽导体层21、22，且这些遮蔽导体层21、22是位于多个遮蔽平面SP1、SP2上。遮蔽导体层群组20G也是形成半导体基板65中。因此，多个感测电极10彼此隔开地排列成一阵列。各感测电极10与物体F形成感测电容Cf。遮蔽导体层群组20G位于此等感测电极10下方，以图6A所绘制的结构来看，遮蔽导体层群组20G位于中间的感测电极10下方。耦合信号源30提供耦合信号Vdrive耦合至物体F。固定电压源40提供固定电压CTV至遮蔽导体层群组20G，用于使遮蔽导体层群组20G与各感测电极10之间形成一稳定的垂直寄生电容Cp1'(等于寄生电容Cp11、Cp12、Cp13的等效电容)。多个开关模块50是一对一的电连接至多个感测电极10及固定电压源40。当选取多个感测电极10中的一个感测电极10进行感测时，此等开关模块50被设定成使得选取的感测电极10与固定电压源40之间成断路，同时使得其余感测电极10与固定电压源40之间成短路，用于使选取的感测电极10与其余感测电极10之间形成稳定的水平寄生电容Cp2。遮蔽导体层群组20G包括多个遮蔽导体层21、22，此等遮蔽导体层21、22位于多个遮蔽平面SP1、SP2上。遮蔽导体层群组20G形成于半导体基板中，遮蔽导体层21、22为不同平面的导体(例如金属)制造工艺中所形成的，且此等遮蔽导体层21与22的一部分(特别是遮蔽导体层22)可以属于一集成电路区块或多个集成电路区块(集成电路区块将在后面描述之)。另外，上述位于不同遮蔽平面的遮蔽导体层是被电连接在一起的，藉此才能提供一稳定的寄生电位，例如这些遮蔽导体层都被接到上述的固定电压CTV或者共同的接地电位(GND)，这在电路设计是很平常的。

于本实施例中，遮蔽导体层21与22在投影于其中一个遮蔽平面SP1/SP2上时，产生多个投影区，且相邻的多个投影区可以彼此重叠或不重叠。亦即，遮蔽导体层21与22在水平方向的涵盖区域是互补的。于另一例子中，遮蔽导体层21与22在水平方向的涵盖区域是有缺口的。于又另一例子中，遮蔽导体层21与22在水平方向的涵盖区域是有重叠的，也就是相邻的多个投影区彼此局部重叠。值得注意的是，虽然图6A以两个遮蔽平面SP1、SP2作说明，但是遮蔽平面的数目至少为二，亦可以是三个或三个以上。

如此一来，本实施例的寄生电容Cp11、Cp12与Cp13的等效寄生电容Cp1'就小于本基础案第一实施例的寄生电容Cp1。因为越小的电容的充电及放电速度越快，所以本实施例的电容充电及放电时间变短，使得电容式感测阵列装置的帧速率(framerate)变快，使得指纹的感测速度变快，提升安装有电容式感测阵列装置的电子设备的效能。以另一个观点而言，遮蔽导体层21属于专属的导体层配线设计(类似于图4的设计)，而遮蔽导体层22可以是属于一集成电路区块的一部分，也就是部分的遮蔽导体层是来自于集成电路区块。在基础实施例中，遮蔽导体层群组是遮蔽感测电极，让集成电路不会受到上方的感测电极的影响。因此，在第一实施例中，遮蔽导体层是用来遮蔽下方的集成电路，让感测电极不会受到下方的集成电路的影响，而整个遮蔽导体层群组即可将感测电极与集成电路互相遮蔽。

图6B与图6C显示依据本发明第二实施例的电容式感测阵列装置1的局部感测电极10结构设计的示意图。如图6B与图6C所示，本实施例结构部分类似于第一实施例，最大不同之处在于本实施例于实体上并无遮蔽层的设计(可以大幅降低寄生电容值)，却可以拥有与遮蔽层相同的设计优点(提供一稳定的寄生电容)。我们可以称之为虚拟遮蔽层的设计。为此，本实施例的电容式感测阵列装置1包括多个感测电极10、一功能区块群组20F、一耦合信号源30、一固定电压源40以及多个开关模块50。

多个感测电极10彼此隔开地排列成一阵列，各感测电极10与物体F形成感测电容Cf。功能区块群组20F位于此等感测电极10下方。耦合信号源30，提供一耦合信号Vdrive耦合至物体F。

多个开关模块50是一对一的电连接至多个感测电极10及固定电压源40。当选取多个感测电极10中的一个感测电极10进行感测时，此等开关模块50被设定成使得选取的感测电极10与固定电压源40之间成断路，同时使得其余感测电极10与固定电压源40之间成短路，用于使选取的感测电极10与其余感测电极10之间形成一稳定的水平寄生电容Cp22。

在本发明的设计中，因为每一感测元除了感测电极以外，底部各自对应一组完全相同的感测电路(在本实施例中其为图5中所示至少一运算放大器61的全部或部分)，而为了方便说明本实施例的进步性与新颖性，仅以不同的功能区块23/24/25代表感测电路，本领域技术人员当了解且得以据以实施。而功能区块23、24、25是位在单一感测电极下方，功能区块23、24、25分别位于一基板26的主动区块26A、26B、26C的正上方，各主动区块26A/26B/26C配合各功能区块23/24/25提供一电性功能，譬如是一部分或完整的感测电路的功能。主动区块26A/26B/26C便是所谓的主动式半导体元件，例如在CMOS制造工艺中的NMOS及PMOS晶体管功能，为此，每一功能区块的完整功能还包括主动区块的功能，然而各主动区块26A/26B/26C不必然都含有主动式元件。

因此，于一例子中，功能区块23/24/25可以是例如CMOS制造工艺中的后段金属层及金属间介电层(即通称的线路结构)组合而成，用于连接主动区块的主动元件，以形成一集成电路区块，也就是部分或全部的遮蔽导体层来自于一个集成电路区块，或者说是遮蔽导体层的一部分属于一个含有被动元件的功能区块的一部分。当然，于另一例子中，功能区块23/24/25还可以包括模拟电路中常用的电容、电感或电阻。例如26A+23可以是运算放大器的输入端的第一集成电路区块，26B+24可以是运算放大器的输出端的第二集成电路区块，而26C+25可以是重置开关PH0与可调式电容器62(图5)结合的第三集成电路区块，而连接这些集成电路区块便组成每一感测电极对应的感测电路了，也就是部分或全部的遮蔽导体层来自于多个或全部的集成电路区块。换言之，功能区块以及主动区块组成一个集成电路区块，此集成电路区块为一运算放大器(亦可是一晶体管)的全部或一部分。值得注意的是，23/24/25功能区块在此仅是为了说明本发明的进步性与新颖性，并不是特别限定相关功能区块的数目或功能。

本实施例的最大特色为将第一、二、三集成电路区块设计时将多个功能区块23、24、25(组成功能区块群组20F)，最表层的连接线层23A/24A/25A规划成可与固定电压源40连接，用于提供对应的集成电路区块电连接，此举同时也提供了一遮蔽效应于对应的集成电路区块(也就是遮蔽一个或多个集成电路区块)，以防止各集成电路区块在操作时干扰了位于其上方的感测电极，此举可以达到相同于图4的遮蔽效果，但是却是完全不同的设计理念，由本来设计于遮蔽感测电极变成遮蔽底部的集成电路区块，而且连接线层23A/24A/25A本来就是各集成电路区块的一部分，并不是如图4般的一独立设计的遮蔽层(等于是多了一道金属制造工艺，增加了制造成本)。更重要的是，此等连接线层23A、24A、25A位于多个平面SP1、SP2、SP3上，连接至一固定电压源40，固定电压源40提供一固定电压CTV(譬如是3.3V、5V或其他固定电压包括了接地电位)至各连接线层23A/24A/25A，用于使功能区块群组20F与各感测电极10之间形成一稳定的垂直寄生电容Cp1'(等于寄生电容Cp11、Cp12、Cp13的等效电容)。通过良好的设计，可以大幅降低Cp1’电容值，因此达到本发明的目的。

值得注意的是，连接线层23A、24A、25A的下方也可以存在有多个连接线层，但亦可以不存在有多个连接线层。连接线层23A、24A、25A之间存在有一层或多层介电层26D。如此一来，可以利用半导体制造工艺形成在不同平面上的连接线层23A、24A、25A来达成本发明实施例的目的。

因此，前述的集成电路区块即是由一功能区块加上一个或多个主动区块所组成。于一实施例中，功能区块就是线路，主动区块就是元件，线路加上元件，组成完整的集成电路区块。再者，需注意的是，本案的基础案的遮蔽导体层是用于遮蔽感测电极，而本发明的遮蔽导体层是用于遮蔽集成电路或集成电路区块。于第一实施例中，是有一部分(遮蔽导体层21)是属于专属独立的遮蔽导体层，而另一部分(遮蔽导体层22)是非专属的遮蔽导体层，因为遮蔽导体层22是被设计进各集成电路区块了。在第二实施例中，全部的连接线层23A、24A、25A都不是专属的遮蔽导体层，而是被设计进各集成电路区块了(变成功能区块的一部分，也就是线路的一部分)。此外，连接线层23A、24A、25A是用来遮蔽下方的集成电路，让感测电极不会受到下方的集成电路的影响，而连接线层23A、24A、25A即可将感测电极与集成电路互相遮蔽。

图7显示依据本发明的实施例的电子设备200的示意图。图8显示沿着图7的线9-9的剖面图。如图7与8所示，本发明的电子设备200包括一本体210、一显示器220、一电容式感测阵列装置1、一壳体230以及一处理器240。显示器220安装至本体210，用于显示画面。电容式感测阵列装置1安装至本体210。壳体230安装于本体210上并覆盖显示器220及电容式感测阵列装置1。电容式感测阵列装置1隔着壳体230感测物体F的图案。处理器240电连接至电容式感测阵列装置1及显示器220，用于处理物体F的图案，并通过显示器220与一使用者互动。壳体230可以是透明或不透明的，也可以是整个电子设备的上盖、下盖或侧盖，于此不作特别限制。

于另一例子中，电容式感测阵列装置可以暴露在外，当作电子设备的主按键及方向键用，方便让使用者辨识那边是按键区。因此，除了提供对物体的感测功能以外，电容式感测阵列装置还可以提供按键功能，供使用者输入一控制指令，包括但不限于选取、移动等指令。

通过本发明的电容式感测阵列装置的设计，即使手指与电容式感测阵列装置有保护层及壳体的覆盖，仍能具有高感测灵敏度，且不会被寄生电容影响到感测结果，还能具有高图像撷取率，也就是使得电容式感测阵列装置的帧速率(framerate)变快，使得指纹的感测速度变快，提升安装有电容式感测阵列装置的电子设备的效能。

在较佳实施例的详细说明中所提出的具体实施例仅方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及所附权利要求的情况，所做的种种变化实施，皆属于本发明的范围。

Claims (16)

1.一种电容式感测阵列装置，其特征在于，包括：

多个感测电极，彼此隔开地排列成一阵列，各所述感测电极与一物体形成一感测电容；

一遮蔽导体层群组，位于所述的多个感测电极下方；

一耦合信号源，提供一耦合信号耦合至所述物体；

一固定电压源，提供一固定电压至所述遮蔽导体层群组，用于使所述遮蔽导体层群组与各所述感测电极之间形成一稳定的垂直寄生电容；以及

多个开关模块，一对一的电连接至所述多个感测电极及所述固定电压源，当选取所述多个感测电极中的一个感测电极进行感测时，所述的多个开关模块被设定成使得所述选取的感测电极与所述固定电压源之间成断路，同时使得其余感测电极与所述固定电压源之间成短路，用于使所述选取的感测电极与其余感测电极之间形成一稳定的水平寄生电容，其中所述遮蔽导体层群组包括多个遮蔽导体层，所述的多个遮蔽导体层位于多个遮蔽平面上。

2.如权利要求1所述的电容式感测阵列装置，其特征在于，还包括多个读取电路，分别电连接至所述的多个感测电极，并分别输出多个输出信号。

3.如权利要求2所述的电容式感测阵列装置，其特征在于，各所述读取电路包括：

一运算放大器，具有一正输入端、一负输入端及一输出端，所述负输入端电连接至所述感测电极，所述正输入端电连接至一参考电压，能使所述电容式感测阵列装置的输出与所述水平寄生电容及所述垂直寄生电容无关；

一可调式电容器，其第一端电连接至所述负输入端，其第二端电连接至所述输出端；以及

一重置开关，与所述可调式电容器并联连接。

4.如权利要求3所述的电容式感测阵列装置，其特征在于，所述可调式电容器包括：

多个参考电容器，分别通过多个参考开关而并联连接于所述负输入端及所述输出端之间，通过控制所述的多个参考开关的断路及短路，以调整所述可调式电容器的电容值。

5.如权利要求3所述的电容式感测阵列装置，其特征在于，若所述参考电压为Vref，所述耦合信号为Vdrive，所述感测电容为Cf，所述可调式电容器的电容值为Ch，则所述输出端的电压Vout以下式表示：

Vout＝Vref-(Cf/Ch)×Vdrive。

6.如权利要求1所述的电容式感测阵列装置，其特征在于，还包括：

一个半导体基板，其中所述的多个感测电极、所述遮蔽导体层群组、所述耦合信号源、所述固定电压源以及所述的多个开关模块形成于所述半导体基板中；

一封装基板，所述半导体基板设置于所述封装基板上；

多条连接线，将所述封装基板的多个第一焊垫电连接至所述半导体基板上的多个第二焊垫；以及

一封装保护层，覆盖所述半导体基板、所述的多个连接线、所述的多个第一焊垫及所述的多个第二焊垫。

7.如权利要求6所述的电容式感测阵列装置，其特征在于，所述封装保护层具有与所述物体接触的一外露表面，所述外露表面为一个平面。

8.如权利要求1所述的电容式感测阵列装置，其特征在于，所述的多个遮蔽导体层的一部分属于一个含有被动元件的功能区块的一部分。

9.如权利要求1所述的电容式感测阵列装置，其特征在于，所述的多个遮蔽导体层的一部分属于一个或多个集成电路区块的一部分。

10.一种电容式感测阵列装置，其特征在于，包括：

多个感测电极，彼此隔开地排列成一阵列，各所述感测电极与一物体形成一感测电容；

一功能区块群组，位于所述的多个感测电极下方，其中所述功能区块群组包括多个功能区块，各所述功能区块包括一连接线层，所述的多个连接线层位于多个平面上；

一耦合信号源，提供一耦合信号耦合至所述物体；

一固定电压源，提供一固定电压至各所述连接线层，用于使所述功能区块群组与各所述感测电极之间形成一稳定的垂直寄生电容；以及

多个开关模块，一对一的电连接至所述多个感测电极及所述固定电压源，当选取所述多个感测电极中的一个感测电极进行感测时，所述的多个开关模块被设定成使得所述选取的感测电极与所述固定电压源之间成断路，同时使得其余感测电极与所述固定电压源之间成短路，用于使所述选取的感测电极与其余感测电极之间形成一稳定的水平寄生电容。

11.如权利要求10所述的电容式感测阵列装置，其特征在于，所述多个功能区块分别位于一基板的主动区的正上方，所述多个主动区配合所述多个功能区块组合成多个集成电路区块并提供一部分或完整感测电路功能。

12.如权利要求11所述的电容式感测阵列装置，其特征在于，所述多个连接线层遮蔽所述多个集成电路区块。

13.如权利要求10所述的电容式感测阵列装置，其特征在于，各所述功能区块是由半导体制造工艺的后段金属层及金属间介电层组合而成。

14.如权利要求10所述的电容式感测阵列装置，其特征在于，各所述功能区块还包括模拟电路中使用的电容、电阻或电感。

15.一种电子设备，其特征在于，包括：

一本体；

一显示器，安装至所述本体，用于显示画面；

如权利要求1或10所述的电容式感测阵列装置，安装至所述本体；

一壳体，安装于所述本体上并覆盖所述显示器及所述电容式感测阵列装置，其中所述电容式感测阵列装置隔着所述壳体感测所述物体的图案；以及

一处理器，电连接至所述电容式感测阵列装置及所述显示器，用于处理所述物体的所述图案，并通过所述显示器与一使用者互动。

16.如权利要求15所述的电子设备，其特征在于，所述电容式感测阵列装置还提供一按键功能，供所述使用者输入一控制指令。