TW201543375A - 具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置及使用其之電子設備 - Google Patents

Abstract

於一種電容式感測陣列裝置中，耦合訊號源提供耦合訊號耦合至物體，固定電壓源提供固定電壓至遮蔽導體層群組，使遮蔽導體層群組與各感測電極之間形成穩定的垂直寄生電容。開關模組一對一的電連接至感測電極及固定電壓源。當選取一個感測電極進行感測時，此等開關模組被設定成使得選取的感測電極與固定電壓源之間成斷路，同時使得其餘感測電極與固定電壓源之間成短路，使選取的感測電極與其餘感測電極之間形成穩定的水平寄生電容。遮蔽導體層群組包含位於多個遮蔽平面上之多個遮蔽導體層。一種電子設備亦一併揭露。

Description

具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置及使用其 之電子設備

本發明是有關於一種電容式感測陣列裝置及使用其之電子設備，且特別是有關於一種具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置及使用其之電子設備。

習知應用於人體皮膚的電容感測技術，係可應用於例如感測手指紋路的指紋感測器或者做為電容觸控的觸控板或螢幕。

特別是做為皮膚紋路的感測器，其與皮膚紋路接觸的部分之基本結構為陣列型的感測元，亦即由數個相同的感測元組成了二維感測器，例如手指置放於其上時，手指紋路之紋峰(ridge)會與感測器直接接觸，而手指紋路之紋谷(valley)則與感測器間隔一間隙，藉由每一感測元與紋峰接觸或與紋谷形成間隙，可以將手指紋路從二維電容圖像擷取出來，這就是電容式皮膚紋路感測器的最基本原理。

最常見的感測元結構，因為人體體內的導電特性，因此與感測器接觸的皮膚可以視為一等電位的電極板，而每一感測元為一平板電極，其與皮膚間便可以形成一電容，而位於兩電極板間的材料除了手指皮膚表層的角質層外，另有一感測器保護層設置於感測電極之上， 作為與皮膚接觸。該保護層係為一單一絕緣層或多重絕緣層且必須具有耐環境腐蝕、耐力量衝擊、耐磨耗及耐靜電破壞等等特質。

為了達到上述的保護層的特質，最直接的方法是增加保護層的厚度，即可以同時達到以上所有的要求。然而，太厚的保護層將導致很小的感測電容值，因而降低感測的靈敏度。

圖1顯示一種傳統的電容式指紋感測器500的結構示意圖。如圖1所示，傳統的電容式指紋感測器500通常分成兩階段來製作。第一階段是指紋感測晶片510的製作階段，利用半導體製程可以將多個感測元514及多個晶片焊墊515製作於半導體基板511上，然後將晶片保護層512製作於感測元514上，以提供保護及耐衝擊的特性。第二階段是封裝階段，將指紋感測晶片510置放於封裝基板520上，透過打線的方式將多條連接線530焊接至晶片焊墊515及封裝焊墊525上，然後利用封裝保護層(或稱模塑料(Molding Compound)層)540封住連接線530及焊墊515、525，並且只有露出具有感測元陣列的區域，這種習知的封裝方式，需要特殊的模具及方法，以保護感測元區域不被模塑料覆蓋，並且需要特殊的機台才能製作，因此成本高。

以現有的IC打線封裝技術而言，晶片表面513到達封裝面523的距離至少要100微米(um)左右。而以指紋感測器之500dpi規格為例，每一感測元514的面積約為50um×50um，以目前商用的模塑料的介電係數來計算，感測元的電容值約小於1fF，這是相當小的。若同時考量到封裝基板、晶片等的厚度控制，這個距離更是會造成很大的誤差。

因此，傳統的封裝保護層540是不能覆蓋於感測元514的上方，所以必須於第一階段製作晶片保護層512，且晶片保護層512的厚度(約1至20微米)不能太厚，以免影響感測的結果。如此一來，除 了上述成本高之外，對於感測器耐環境腐蝕、耐力量衝擊、耐磨耗及耐靜電破壞等等特質的要求，更是一大挑戰。

圖2顯示一種傳統的電容式指紋感測器600的局部感測電極之示意圖。如圖2所示，電容式指紋感測器600的每一感測電極610除了與手指F間的感測電容Cf外，從感測電極610往晶片的內部看去，會存在一寄生電容Cp1。另外由於感測裝置為陣列元件，具有複數個感測元，所以每一感測電極610與周圍各感測電極610之間也存在一寄生電容Cp2，這些寄生電容都是處於變動的狀態。這種非固定的寄生電容會干擾量測，所以常常是造成無法達到高感測靈敏度的主因之一。為了達到Cf小於1fF的感測能力，解決Cp1及Cp2的干擾是最重要的問題。

為此本發明的發明人於中華民國發明專利申請案號101137686(以下簡稱基礎案)，申請日為2012年10月12日，發明名稱為「具有高感測靈敏度之電容式感測陣列裝置及使用其之電子設備」，揭露了以下結構，並據此作為參考。

圖3顯示依據該基礎案第一實施例之電容式感測陣列裝置1的結構示意圖。圖4顯示依據該基礎案第一實施例之電容式感測陣列裝置1之局部感測電極結構設計之示意圖。圖5顯示依據該基礎案第一實施例之電容式感測陣列裝置1的單一感測元及其對應的感測電路之示意圖。如圖3至5所示，本實施例之電容式感測陣列裝置1包含多個感測電極10、一遮蔽導體層20、一耦合訊號源30、一固定電壓源40、多個開關模組50、一個半導體基板65、一封裝基板70、多條連接線72以及一封裝保護層73。

此等感測電極10、遮蔽導體層20、耦合訊號源30、固定電壓源40以及此等開關模組50可以構成一個感測元67之一部分或全 部，且係形成於半導體基板65中，在此，施加於該半導體基板之製程係包含了一完整的前段及後段半導體製程，例如電晶體元件製作以及連接導線，該半導體製程(例如CMOS製程)係在本實施例被利用來完成這些結構的製作，使得製造成本可以大幅降低。半導體基板65係設置於封裝基板70上。利用打線接合的方式，可以利用此等連接線72將封裝基板70的多個第一焊墊71電連接至半導體基板65上的多個第二焊墊66，以利於封裝產品的訊號及電源的輸出輸入用。封裝保護層73是利用一般封裝所用的模塑料，覆蓋半導體基板65、此等連接線72、此等第一焊墊71及此等第二焊墊66。於一個例子中，封裝保護層73的材料是使用環氧樹脂(Epoxy)做為模塑料(molding compound)，且其厚度為大於或等於100um，硬度大於5H，因此能提供耐磨損、耐靜電放電破壞(ESD)以及耐衝擊等特性。此外，封裝保護層73具有與一物體F接觸的外露表面74，外露表面74為一個平面，且整個外露表面74作為電容式感測陣列裝置1的一個完整的上部平面，而不再有如圖1所是的起伏，故能適合全平面裝置的需求。

關於感測元67的細部構造方面，這些感測電極10彼此隔開地排列成一陣列，包含但不限於一維陣列或二維陣列。各感測電極10與物體F形成一感測電容Cf。於此的物體係以手指作為例子作說明，但是該基礎案並未受限於此，舉凡利用電容式感測原理運作的裝置，都可以應用該基礎案的感測陣列裝置。

遮蔽導體層20位於此等感測電極10下方，遮蔽導體層20與各感測電極10形成一垂直寄生電容Cp1。遮蔽導體層20可以是一大片的導體層，也可以是多片導體層，可以利用一對一、一對多或多對一的型式對應於感測電極10，用以提供固定的寄生電容，這種獨立設計的 遮蔽導體層，並不隸屬於感測電路的一部分，其主要的目的，即是遮蔽位於其上方的感測電極往下看不到位於基板內部的感測電路(例如圖5所示的電路)，如此一來，不會受到底部的電位影響，而改變電荷分佈，影響到感測電極的訊號穩定度。

在圖4中，中間的感測電極10與四周的感測電極10亦形成水平寄生電容Cp22。這些水平寄生電容Cp22在圖5中被等效為一水平寄生電容Cp2。因此，此感測電極10與周圍之感測電極10之間形成水平寄生電容Cp2。

遮蔽導體層20與感測電極10可以利用半導體製程的金屬製程來完成，至於遮蔽導體層20與感測電極10之間的材料可以是單層或多層的金屬間介電層(inter-metal dielectrics,IMD)。利用半導體製程的多道金屬及IMD製程，即可完成感測元的製作。

耦合訊號源30耦合至物體F，並提供一耦合訊號Vdrive耦合至物體F。耦合訊號Vdrive可以直接或間接耦合至物體F，直接耦合可以是利用一與物體F接觸的導體將耦合訊號傳送至物體F，亦或者該導體與物體F之間仍有一介電層，稱之為間接耦合，其為電路之習知技術，故於此不作特別限制。

固定電壓源40提供一固定電壓至遮蔽導體層20，使遮蔽導體層20與各感測電極10形成穩定的垂直寄生電容Cp1。於本實施例中，是以0V的接地電壓(GND)當作固定電壓，然而，該基礎案並未受限於此，亦可以使用3.3V、5V或其他固定電壓來達成該基礎案的效果，惟必須注意的是，該固定電壓源必須要相當穩定，且不易受外界干擾而浮動，因為那會降低感測元的靈敏度。

這些開關模組50，在圖4與5中僅以T0及T1表示，且 這些開關模組50一對一的電連接至這些個感測電極10及固定電壓源。當選取一個感測電極10進行感測時，設定該開關模組50使得感測電極10與固定電壓源40之間成斷路(open circuit)，同時使得其餘感測電極10與固定電壓源40之間成短路(short circuit)，使選取的感測電極10與其餘感測電極10之間形成穩定的水平寄生電容Cp2，俾能使電容式感測陣列裝置1之輸出與水平寄生電容Cp2及垂直寄生電容Cp1無關(請參見以下的公式推導)。開關模組50可以用電晶體或其他適當手段來實施，該基礎案並不特別作限制。在圖4與5中，當中間的感測電極10被選取以進行感測時，開關模組T0呈現斷路，而開關模組T1呈現短路，也就是導通狀態。如此一來，周遭的感測電極10都是接地(或耦合至固定電壓)，同時也將底部的遮蔽導體層20設定成接地狀態(或耦合至固定電壓)，如此一來可以提供一穩定屏蔽環境(shielding environment)，將該感測電極完全包覆在其中，雖然該感測電極與四周的屏蔽環境間仍然存在一相當大的寄生電容，但是不同於習知設計，此一寄生電容係為一固定且穩定值，此舉是有利於感測電路的設計的，也是該基礎案的重點。

如圖5所示，電容式感測陣列裝置1可以更包含多個讀取電路60，分別電連接至此等感測電極10，並分別輸出多個輸出訊號Vout。在本實施例中，為了避免每一感測電極的訊號傳輸太遠而被干擾，因而設計每一感測元有一運算放大器與感測電極相連結，藉以就近放大感測訊號，因而不怕傳輸線太長的干擾，因此，各讀取電路60包含一運算放大器61、一可調式電容器62以及一重置開關PH0。

運算放大器61可以全部或部分製作於感測電極10的正下方，而且一個感測電極10可以對應至一個運算放大器61，當然也可以多個感測電極10對應至一個運算放大器61。運算放大器61具有一正 輸入端61A、一負輸入端61B及一輸出端61C，負輸入端61B電連接至感測電極10，正輸入端61A電連接至一參考電壓Vref。可調式電容器62之第一端62A電連接至負輸入端61B，其第二端62B電連接至輸出端61C。於此例子中，可調式電容器62是由一電容器Ch與一開關S所構成。於本例子中，由於只有一個電容器Ch，所以可以移除開關S。重置開關PH0與可調式電容器62並聯連接。

依據圖5的電路圖，可以藉由電荷守恆原理，推導出輸出訊號Vout如下。

當Vdrive=0時，重置開關PH0為短路，節點A的電荷Q1可以表示如下：Q1=Cf×(Vref-Vdrive)+Cp×Vref=Cf×Vref+Cp×Vref

當Vdrive=高(high)時，重置開關PH0為斷路，節點A的電荷Q2可以表示如下：Q2=Cf×(Vref-Vdrive)+Cp×Vref+Ch×(Vref-Vout)

依據電荷守恆原理，Q1=Q2

也就是Cf×Vref+Cp×Vref=Cf×Vref-Cf×Vdrive+Cp×Vref+Ch×Vref-Ch×Vout

可以簡化為Cf×Vdrive-Ch×Vref=-Ch×Vout

然後得到Vout=Vref-(Cf/Ch)×Vdrive

其中，Cp=Cp1+Cp2，由以上公式可以發現輸出訊號Vout與寄生電容Cp1及Cp2無關，如前所言，該基礎案的特色就是將寄生電 容這一項變動值(因為周遭環境是變動的)，藉由設計將其穩定，才能在運算放大器的感測電路的特性下，自然地將其忽略。其中Cf/Ch為增益值，在實際設計上，Ch是越小越好，因為如此可以讓感測訊號在每一個獨立感測元內就被放大，更可以避免在傳輸線中被干擾而影響訊號品質。在該基礎案之一實施例中，Vdrive為3.3V，Vref為1.8V，Ch為1~4fF，然而並不以此為限。

值得注意的是，以上所推導的感測原理係基於靜態的(static)電磁理論，如果我們將動態考慮進來(transient)，當然Cp並不影響Vout的輸出，但是如果考慮到RC延遲(RC delay)，過大的寄生電容Cp，會使得充電感測電極10(看見感測電容及寄生電容的總值)，需要花更長的時間才能達到預定的電壓值，而放電時也需要更長的時間，這對例如滑動式指紋感測晶片是不好的，因為滑動式指紋感測器為了達到更好的接圖效果，需要每單位時間所擷取的片段指紋圖像(該片段圖像對應到滑動式感測晶片的感測元矩陣大小)越多越好，而較大的寄生電容則會影響這截取的圖像張數，延續前一高感度指紋感測晶片的發明內容，本發明將不改變其感測靈敏度之下，提升其影像擷取率的結構設計。

本發明之一個目的是提供一種具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置及使用其之電子設備，其能消除寄生電容的影響，也可以在厚的保護層存在的狀況下提供高感測靈敏度的特性。

為達上述目的，本發明提供一種具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置，包含多個感測電極、一遮蔽導體層群組、一耦合訊號源、一固定電壓源以及多個開關模組。此等感測電極 彼此隔開地排列成一陣列，各感測電極與一物體形成一感測電容。耦合訊號源提供一耦合訊號耦合至物體。固定電壓源提供一固定電壓至遮蔽導體層群組，使遮蔽導體層群組與各感測電極之間形成一穩定的垂直寄生電容。此等開關模組一對一的電連接至多個感測電極及固定電壓源。當選取多個感測電極之一個感測電極進行感測時，此等開關模組被設定成使得選取的感測電極與固定電壓源之間成斷路，同時使得其餘感測電極與固定電壓源之間成短路，使選取的感測電極與其餘感測電極之間形成一穩定的水平寄生電容。遮蔽導體層群組包含多個遮蔽導體層，此等遮蔽導體層位於多個遮蔽平面上。

本發明更提供一種具有高感測靈敏度之電容式感測陣列裝置，包含：多個感測電極，彼此隔開地排列成一陣列，各感測電極與一物體形成一感測電容；一功能區塊群組，位於此等感測電極下方，其中功能區塊群組包含多個功能區塊，各功能區塊包含一連接線層，此等連接線層位於多個平面上；一耦合訊號源，提供一耦合訊號耦合至物體；一固定電壓源，提供一固定電壓至各此等連接線層，藉以使功能區塊群組與各感測電極之間形成一穩定的垂直寄生電容；以及多個開關模組，一對一的電連接至多個感測電極及固定電壓源。當選取多個感測電極之一個感測電極進行感測時，此等開關模組被設定成使得選取的感測電極與固定電壓源之間成斷路，同時使得其餘感測電極與固定電壓源之間成短路，藉以使選取的感測電極與其餘感測電極之間形成一穩定的水平寄生電容。

本發明亦提供一種電子設備，包含一本體、一顯示器、一電容式感測陣列裝置、一殼體及一處理器。顯示器安裝至本體，用於顯示畫面。電容式感測陣列裝置安裝至本體。殼體安裝於本體上並覆蓋 顯示器及電容式感測陣列裝置。電容式感測陣列裝置隔著殼體感測物體之圖案。處理器電連接至電容式感測陣列裝置及顯示器，用於處理物體之圖案，並透過顯示器與一使用者互動。

透過本發明的電容式感測陣列裝置的設計，即使手指與電容式感測陣列裝置有保護層及殼體的覆蓋，仍能具有高感測靈敏度，且不會被寄生電容影響到感測結果，更能具有高影像擷取率，也就是使得電容式感測陣列裝置的幀速率(frame rate)變快，使得指紋的感測速度變快，提升安裝有電容式感測陣列裝置的電子設備的效能。

為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

Cf‧‧‧感測電容

Ch‧‧‧電容器

Cp1、Cp1'、Cp11、Cp12、Cp13‧‧‧寄生電容

Cp2、Cp22‧‧‧寄生電容

CTV‧‧‧固定電壓

F‧‧‧物體

GND‧‧‧接地電壓

PH0‧‧‧重置開關

S、T0、T1‧‧‧開關

SP1、SP2‧‧‧遮蔽平面

Vdrive‧‧‧耦合訊號

Vout‧‧‧輸出訊號

Vref‧‧‧參考電壓

1、1A‧‧‧電容式感測陣列裝置

10‧‧‧感測電極

20‧‧‧遮蔽導體層

20G‧‧‧遮蔽導體層群組

20F‧‧‧功能區塊群組

21、22‧‧‧遮蔽導體層

23‧‧‧功能區塊

23A‧‧‧連接線層

24‧‧‧功能區塊

24A‧‧‧連接線層

25‧‧‧功能區塊

25A‧‧‧連接線層

26‧‧‧基板

26A、26B、26C‧‧‧主動區塊

26D‧‧‧介電層

30‧‧‧耦合訊號源

40‧‧‧固定電壓源

50‧‧‧開關模組

60‧‧‧讀取電路

61‧‧‧運算放大器

61A‧‧‧正輸入端

61B‧‧‧負輸入端

61C‧‧‧輸出端

62‧‧‧可調式電容器

62A‧‧‧第一端

62B‧‧‧第二端

65‧‧‧半導體基板

66‧‧‧第二焊墊

67‧‧‧感測元

70‧‧‧封裝基板

71‧‧‧第一焊墊

72‧‧‧連接線

73‧‧‧封裝保護層

74‧‧‧外露表面

200、200A‧‧‧電子設備

210‧‧‧本體

220‧‧‧顯示器

230‧‧‧殼體

240‧‧‧處理器

500‧‧‧電容式指紋感測器

510‧‧‧指紋感測晶片

511‧‧‧半導體基板

512‧‧‧晶片保護層

513‧‧‧晶片表面

514‧‧‧感測元

515‧‧‧晶片焊墊

520‧‧‧封裝基板

523‧‧‧封裝面

525‧‧‧封裝焊墊

530‧‧‧連接線

540‧‧‧封裝保護層

600‧‧‧電容式指紋感測器

610‧‧‧感測電極

圖1顯示一種傳統的電容式指紋感測器的結構示意圖。

圖2顯示一種傳統的電容式指紋感測器的局部感測電極之示意圖。

圖3顯示依據本基礎案第一實施例之電容式感測陣列裝置的結構示意圖。

圖4顯示依據本基礎案第一實施例之電容式感測陣列裝置之局部感測電極結構設計之示意圖。

圖5顯示依據本基礎案第一實施例之電容式感測陣列裝置的單一感測元及其對應的感測電路之示意圖。

圖6A顯示依據本發明第一實施例之具有低寄生電容及高感測靈敏度之電容式感測陣列裝置之局部感測電極結構設計之示意圖。

圖6B與圖6C顯示依據本發明第二實施例之電容式感測陣列裝置之局部感測電極結構設計之示意圖。

圖7顯示依據本發明的實施例之電子設備之示意圖。

圖8顯示沿著圖7之線9-9之剖面圖。

圖9顯示依據本發明的實施例之另一電子設備之示意圖。

圖6A顯示依據本發明實施例之具有高感測靈敏度及高影像擷取率之電容式感測陣列裝置之局部感測電極結構設計之示意圖。值得注意的是，本實施例之電容式感測陣列裝置的結構示意圖亦如圖3所示。如圖6與圖3所示，本實施例之電容式感測陣列裝置1包含多個感測電極10、一遮蔽導體層群組20G、一耦合訊號源30、一固定電壓源40、多個開關模組50、一個半導體基板65、一封裝基板70、多條連接線72以及一封裝保護層73。根據分析，如果可以有效降低寄生電容，則可以有效降低充放電時間，便可以提升影像擷取率，藉此，本實施係延續之前發明，將遮蔽導體層群組20G來取代遮蔽導體層20。亦即，遮蔽導體層群組20G包含至少兩個位於不同平面的遮蔽導體層21、22，且這些遮蔽導體層21、22係位於多個遮蔽平面SP1、SP2上。遮蔽導體層群組20G也是形成半導體基板65中。因此，多個感測電極10彼此隔開地排列成一陣列。各感測電極10與物體F形成感測電容Cf。遮蔽導體層群組20G位於此等感測電極10下方，以圖6A所繪製的結構來看，遮蔽導體層群組20G位於中間的感測電極10下方。耦合訊號源30提供耦合訊號Vdrive耦合至物體F。固定電壓源40提供固定電壓CTV至遮蔽導體層群組20G，藉以使遮蔽導體層群組20G與各感測電極10之間形成一穩定的垂直寄生電容Cp1'(等於寄生電容Cp11、Cp12、Cp13的等效電容)。多個開關模組50係一對一的電連接至多個感測電極10及固定電壓源40。當選取 多個感測電極10之一個感測電極10進行感測時，此等開關模組50被設定成使得選取的感測電極10與固定電壓源40之間成斷路，同時使得其餘感測電極10與固定電壓源40之間成短路，藉以使選取的感測電極10與其餘感測電極10之間形成穩定的水平寄生電容Cp2。遮蔽導體層群組20G包含多個遮蔽導體層21、22，此等遮蔽導體層21、22位於多個遮蔽平面SP1、SP2上。遮蔽導體層群組20G係形成於半導體基板中，遮蔽導體層21、22為不同平面的導體(例如金屬)製程中所形成的，且此等遮蔽導體層21與22之一部分(特別是遮蔽導體層22)可以屬於一積體電路區塊或多個積體電路區塊(該積體電路區塊將在後面描述之)。另外，上述位於不同遮蔽平面的遮蔽導體層係被電性連結在一起的，藉此才能提供一穩定的寄生電位，例如這些遮蔽導體層都被接到上述之固定電壓CTV或者共同的接地電位(GND)，這在電路設計是很平常的。

於本實施例中，遮蔽導體層21與22在投影於其中一個遮蔽平面SP1/SP2上時，產生多個投影區，且相鄰的該等投影區可以彼此重疊或不重疊。亦即，遮蔽導體層21與22在水平方向的涵蓋區域是互補的。於另一例子中，遮蔽導體層21與22在水平方向的涵蓋區域是有缺口的。於又另一例子中，遮蔽導體層21與22在水平方向的涵蓋區域是有重疊的，也就是相鄰的該等投影區彼此局部重疊。值得注意的是，雖然圖6A以兩個遮蔽平面SP1、SP2作說明，但是遮蔽平面的數目至少為二，亦可以是三個或三個以上。

如此一來，第三實施例的寄生電容Cp11、Cp12與Cp13的等效寄生電容Cp1'就小於第一實施例的寄生電容Cp1。因為越小的電容的充電及放電速度越快，所以第三實施例的電容充電及放電時間變短，使得電容式感測陣列裝置的幀速率(frame rate)變快，使得指紋的感 測速度變快，提升安裝有電容式感測陣列裝置的電子設備的效能。以另一個觀點而言，遮蔽導體層21屬於專屬的導體層配線設計(類似於圖4之設計)，而遮蔽導體層22可以是屬於一積體電路區塊的一部分，也就是部分的遮蔽導體層是來自於積體電路區塊。在基礎實施例中，遮蔽導體層群組是遮蔽感測電極，讓積體電路不會受到上方的感測電極的影響。因此，在第一實施例中，遮蔽導體層是用來遮蔽下方的積體電路，讓感測電極不會受到下方的積體電路的影響，而整個遮蔽導體層群組即可將感測電極與積體電路互相遮蔽。

圖6B與圖6C顯示依據本發明第二實施例之電容式感測陣列裝置1之局部感測電極10結構設計之示意圖。如圖6B與圖6C所示，本實施例結構係部分類似於第一實施例，最大不同之處在於本實施例於實體上並無遮蔽層之設計(可以大幅降低寄生電容值)，卻可以擁有與遮蔽層相同之設計優點(提供一穩定的寄生電容)。我們可以稱之為虛擬遮蔽層之設計。為此，本實施例之電容式感測陣列裝置1包含多個感測電極10、一功能區塊群組20F、一耦合訊號源30、一固定電壓源40以及多個開關模組50。

多個感測電極10彼此隔開地排列成一陣列，各感測電極10與物體F形成感測電容Cf。功能區塊群組20F位於此等感測電極10下方。耦合訊號源30，提供一耦合訊號Vdrive耦合至物體F。

多個開關模組50係一對一的電連接至多個感測電極10及固定電壓源40。當選取多個感測電極10之一個感測電極10進行感測時，此等開關模組50被設定成使得選取的感測電極10與固定電壓源40之間成斷路，同時使得其餘感測電極10與固定電壓源40之間成短路，藉以使選取的感測電極10與其餘感測電極10之間形成一穩定的水平寄 生電容Cp22。

在本發明的設計中，因為每一感測元除了感測電極以外，底部各自對應一組完全相同的感測電路(在本實施例中其為圖5中所示至少一運算放大器61的全部或部分)，而為了方便說明本實施例之進步性與新穎性，僅以不同的功能區塊23/24/25代表該感測電路，熟悉此技藝者當了解且得以據以實施。而功能區塊23、24、25是位在單一感測電極下方，功能區塊23、24、25係分別位於一基板26的主動區塊26A、26B、26C的正上方，各主動區塊26A/26B/26C配合各功能區塊24/25/26提供一電性功能，譬如是一部分或完整的感測電路的功能。該主動區塊26A/26B/26C便是所謂的主動式半導體元件，例如在CMOS製程中的NMOS及PMOS電晶體功能，為此，每一功能區塊的完整功能係更包含該主動區塊，然而各該主動區塊26A/26B/26C不必然都含有主動式元件。

因此，於一例子中，功能區塊23/24/25可以是例如CMOS製程中的後段金屬層及金屬間介電層(即通稱的線路結構)組合而成，藉以連接主動區塊的主動元件，以形成一積體電路區塊，也就是部分或全部的遮蔽導體層來自於一個積體電路區塊，或者說是遮蔽導體層之一部分屬於一個含有被動元件的功能區塊之一部分。當然，於另一例子中，該功能區塊23/24/25更可以包含類比電路中常用的電容、電感或電阻。例如26A+23可以是該運算放大器的輸入端的第一積體電路區塊，26B+24可以是該運算放大器的輸出端的第二積體電路區塊，而26C+25可以是重置開關PH0與可調式電容器62(圖5)結合的第三積體電路區塊，而連結這些積體電路區塊便組成每一感測電極對應的感測電路了，也就是部分或全部的遮蔽導體層來自於多個或全部的積體電路區塊。換言之，功能區塊以及主動區塊組成一個積體電路區塊，此積體電路區塊係為一運 算放大器(亦可是一電晶體)之全部或一部分。值得注意的是，23/24/25功能區塊在此僅是為了說明本發明之進步性與新穎性，並不是特別限定相關功能區塊的數目或功能。

本實施例的最大特色為將第一、二、三積體電路區塊設計時將多個功能區塊23、24、25(組成功能區塊群組20F)，最表層的連接線層23A/24A/25A規劃成可與該固定電壓源40連接，藉以提供對應的該積體電路區塊電性連接，此舉同時也提供了一遮蔽效應於該對應的積體電路區塊(也就是遮蔽一個或多個積體電路區塊)，以防止各積體電路區塊在操作時干擾了位於其上方的感測電極，此舉可以達到相同於圖4的遮蔽效果，但是卻是完全不同的設計理念，由本來設計於遮蔽感測電極變成遮蔽底部的積體電路區塊，而且該連接線層23A/24A/25A本來就是各積體電路區塊的一部分，並不是如圖4般的一獨立設計的遮蔽層(等於是多了一道金屬製程，增加了製造成本)。更重要的是，此等連接線層23A/24A/25A位於多個平面SP1、SP2、SP3上，連接至一固定電壓源40，固定電壓源40提供一固定電壓CTV(譬如是3.3V、5V或其他固定電壓包含了接地電位)至各連接線層23A/24A/25A，藉以使功能區塊群組20F與各感測電極10之間形成一穩定的垂直寄生電容Cp1'(等於寄生電容Cp11、Cp12、Cp13的等效電容)。藉由良好的設計，可以大幅降低Cp1’電容值，因此達到本發明之目的。

值得注意的是，連接線層23A/24A/25A的下方也可以存在有多個連接線層，但亦可以不存在有多個連接線層。連接線層23A、24A、25A之間係存在有一層或多層介電層26D。如此一來，可以利用半導體製程形成在不同平面上的連接線層23A、24A、25A來達成本發明實施例的目的。

因此，前述之積體電路區塊即是由一功能區塊加上一個或多個主動區塊所組成。於一實施例中，功能區塊就是線路，主動區塊就是元件，線路加上元件，組成完整的積體電路區塊。再者，需注意的是，本案的基礎案的遮蔽導體層是用於遮蔽感測電極，而本發明的遮蔽導體層是用於遮蔽積體電路或積體電路區塊。於第一實施例中，是有一部分(遮蔽導體層21)是屬於專屬獨立的遮蔽導體層，而另一部分(遮蔽導體層21)是非專屬的遮蔽導體層，因為遮蔽導體層21是被設計進各積體電路區塊了。在第二實施例中，全部的連接線層23A、24A、25A都不是專屬的遮蔽導體層，而是被設計進各積體電路區塊了(變成功能區塊的一部分，也就是線路的一部分)。此外，連接線層23A、24A、25A是用來遮蔽下方的積體電路，讓感測電極不會受到下方的積體電路的影響，而連接線層23A、24A、25A即可將感測電極與積體電路互相遮蔽。

圖7顯示依據本發明的實施例之電子設備200之示意圖。圖8顯示沿著圖7之線9-9之剖面圖。如圖7與8所示，本發明之電子設備200包含一本體210、一顯示器220、一電容式感測陣列裝置1、一殼體230以及一處理器240。顯示器220安裝至本體210，用於顯示畫面。電容式感測陣列裝置1安裝至本體210。殼體230安裝於本體210上並覆蓋顯示器220及電容式感測陣列裝置1。電容式感測陣列裝置1隔著殼體230感測物體F之圖案。處理器240電連接至電容式感測陣列裝置1及顯示器220，用於處理物體F之圖案，並透過顯示器220與一使用者互動。殼體230可以是透明或不透明的，也可以是整個電子設備的上蓋、下蓋或側蓋，於此不作特別限制。

圖9顯示依據本發明的實施例之另一電子設備200A之示意圖。如圖9所示，電子設備200A係類似於圖8之電子設備200，不同 之處在於電容式感測陣列裝置1A係暴露在外，當作電子設備200A的主按鍵及方向鍵用，方便讓使用者辨識那邊是按鍵區。因此，除了提供對物體的感測功能以外，電容式感測陣列裝置更可以提供按鍵功能，用以供該使用者輸入一控制指令，包含但不限於選取、移動等指令。

透過本發明的電容式感測陣列裝置的設計，即使手指與電容式感測陣列裝置有保護層及殼體的覆蓋，仍能具有高感測靈敏度，且不會被寄生電容影響到感測結果，更能具有高影像擷取率，也就是使得電容式感測陣列裝置的幀速率(frame rate)變快，使得指紋的感測速度變快，提升安裝有電容式感測陣列裝置的電子設備的效能。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。

Cf‧‧‧感測電容

Cp1'、Cp11、Cp12、Cp13‧‧‧寄生電容

Cp22‧‧‧寄生電容

F‧‧‧物體

CTV‧‧‧固定電壓

T0、T1‧‧‧開關

SP1、SP2‧‧‧遮蔽平面

Vdrive‧‧‧耦合訊號

1‧‧‧電容式感測陣列裝置

10‧‧‧感測電極

20G‧‧‧遮蔽導體層群組

21、22‧‧‧遮蔽導體層

30‧‧‧耦合訊號源

40‧‧‧固定電壓源

50‧‧‧開關模組

Claims (16)

1. 一種具有高影像擷取率之電容式感測陣列裝置，包含：多個感測電極，彼此隔開地排列成一陣列，各該感測電極與一物體形成一感測電容；一遮蔽導體層群組，位於該等感測電極下方；一耦合訊號源，提供一耦合訊號耦合至該物體；一固定電壓源，提供一固定電壓至該遮蔽導體層群組，藉以使該遮蔽導體層群組與各該感測電極之間形成一穩定的垂直寄生電容；以及多個開關模組，一對一的電連接至該多個感測電極及該固定電壓源，當選取該多個感測電極之一個感測電極進行感測時，該等開關模組被設定成使得該選取的感測電極與該固定電壓源之間成斷路，同時使得其餘感測電極與該固定電壓源之間成短路，藉以使該選取的感測電極與其餘感測電極之間形成一穩定的水平寄生電容，其中該遮蔽導體層群組包含多個遮蔽導體層，該等遮蔽導體層位於多個遮蔽平面上。
2. 如申請專利範圍第1項所述之電容式感測陣列裝置，更包含多個讀取電路，分別電連接至該等感測電極，並分別輸出多個輸出訊號。
3. 如申請專利範圍第2項所述之電容式感測陣列裝置，其中各該讀取電路包含： 一運算放大器，具有一正輸入端、一負輸入端及一輸出端，該負輸入端電連接至該感測電極，該正輸入端電連接至一參考電壓，俾能使該電容式感測陣列裝置之輸出與該水平寄生電容及該垂直寄生電容無關；一可調式電容器，其第一端電連接至該負輸入端，其第二端電連接至該輸出端；以及一重置開關，與該可調式電容器並聯連接。
4. 如申請專利範圍第3項所述之電容式感測陣列裝置，其中該可調式電容器包含：多個參考電容器，分別透過多個參考開關而並聯連接於該負輸入端及該輸出端之間，透過控制該等參考開關之斷路及短路，以調整該可調式電容器之電容值。
5. 如申請專利範圍第3項所述之電容式感測陣列裝置，其中若該參考電壓為Vref，該耦合訊號為Vdrive，該感測電容為Cf，該可調式電容器的電容值為Ch，則該輸出端之電壓Vout以下式表示：Vout=Vref-(Cf/Ch)×Vdrive。
6. 如申請專利範圍第1項所述之電容式感測陣列裝置，更包含：一個半導體基板，其中該等感測電極、該遮蔽導體層群組、該耦合訊號源、該固定電壓源以及該等開關模組係形成於該半導體基板中； 一封裝基板，該半導體基板係設置於該封裝基板上；多條連接線，將該封裝基板的多個第一焊墊電連接至該半導體基板上的多個第二焊墊；以及一封裝保護層，覆蓋該半導體基板、該等連接線、該等第一焊墊及該等第二焊墊。
7. 如申請專利範圍第6項所述之電容式感測陣列裝置，其中該封裝保護層具有與該物體接觸的一外露表面，該外露表面為一個平面。
8. 如申請專利範圍第1項所述之電容式感測陣列裝置，其中該等遮蔽導體層之一部分屬於一個含有被動元件的功能區塊之一部分。
9. 如申請專利範圍第1項所述之電容式感測陣列裝置，其中該等遮蔽導體層之一部分屬於一個或多個積體電路區塊之一部分。
10. 一種具有高影像擷取率之電容式感測陣列裝置，包含：多個感測電極，彼此隔開地排列成一陣列，各該感測電極與一物體形成一感測電容；一功能區塊群組，位於該等感測電極下方，其中該功能區塊群組包含多個功能區塊，各該功能區塊包含一連接線層，該等連接線層位於多個平面上；一耦合訊號源，提供一耦合訊號耦合至該物體；一固定電壓源，提供一固定電壓至各該連接線層，藉以使該功能區塊群組與各該感測電極之間形成一穩定的垂直寄生電容；以及 多個開關模組，一對一的電連接至該多個感測電極及該固定電壓源，當選取該多個感測電極之一個感測電極進行感測時，該等開關模組被設定成使得該選取的感測電極與該固定電壓源之間成斷路，同時使得其餘感測電極與該固定電壓源之間成短路，藉以使該選取的感測電極與其餘感測電極之間形成一穩定的水平寄生電容。
11. 如申請專利範圍第10項所述之電容式感測陣列裝置，其中各該功能區塊係分別位於一基板的主動區的正上方，各該主動區配合各該功能區塊組合成複數個積體電路區塊並提供一部分或完整感測電路功能。
12. 如申請專利範圍第11項所述之電容式感測陣列裝置，其中該連接線層係用以遮蔽該複數個積體電路區塊。
13. 如申請專利範圍第10項所述之電容式感測陣列裝置，其中各該功能區塊係由半導體製程的後段金屬層及金屬間介電層組合而成。
14. 如申請專利範圍第10項所述之電容式感測陣列裝置，其中各該功能區塊更包含類比電路中使用之電容、電阻或電感。
15. 一種電子設備，包含：一本體；一顯示器，安裝至該本體，用於顯示畫面；如申請專利範圍第1或10項所述之電容式感測陣列裝置，安裝至該本體； 一殼體，安裝於該本體上並覆蓋該顯示器及該電容式感測陣列裝置，其中該電容式感測陣列裝置隔著該殼體感測該物體之圖案；以及一處理器，電連接至該電容式感測陣列裝置及該顯示器，用於處理該物體之該圖案，並透過該顯示器與一使用者互動。
16. 如申請專利範圍第15項所述之電子設備，其中該電容式感測陣列裝置更提供一按鍵功能，用以供該使用者輸入一控制指令。