背景技术
已知应用于人体皮肤的电容感测技术是可应用于例如感测手指纹路的指纹感测器或者作为电容触控的触控板或屏幕。
特别是作为皮肤纹路的感测器,其与皮肤纹路接触的部分的基本结构为阵列型的感测元,亦即由数个相同的感测元组成了二维感测器,例如手指置放于其上时,手指纹路的纹峰(ridge)会与感测器直接接触,而手指纹路的纹谷(valley)则与感测器间隔一间隙,通过每一感测元与纹峰接触或与纹谷形成间隙,可以将手指纹路从二维电容图像撷取出来,这就是电容式皮肤纹路感测器的最基本原理。
最常见的感测元结构,因为人体体内的导电特性,因此与感测器接触的皮肤可以视为一等电位的电极板,而每一感测元为一平板电极,其与皮肤间便可以形成一电容,而位于两电极板间的材料除了手指皮肤表层的角质层外,另有一感测器保护层设置于感测电极之上,作为与皮肤接触。所述保护层为一单一绝缘层或多重绝缘层且必须具有耐环境腐蚀、耐力量冲击、耐磨耗及耐静电破坏等等特质。
为了达到上述的保护层的特质,最直接的方法是增加保护层的厚度,即可以同时达到以上所有的要求。然而,太厚的保护层将导致很小的感测电容值,因而降低感测的灵敏度。
图1显示一种传统的电容式指纹感测器500的结构示意图。如图1所示,传统的电容式指纹感测器500通常分成两阶段来制作。第一阶段是指纹感测芯片510的制作阶段,利用半导体制造工艺可以将多个感测元514及多个芯片焊垫515制作于半导体基板511上,然后将芯片保护层512制作于感测元514上,以提供保护及耐冲击的特性。第二阶段是封装阶段,将指纹感测芯片510置放于封装基板520上,通过打线的方式将多条连接线530焊接至芯片焊垫515及封装焊垫525上,然后利用封装保护层(或称模塑料(MoldingCompound)层)540封住连接线530及焊垫515、525,并且只有露出具有感测元阵列的区域,这种已知的封装方式,需要特殊的模具及方法,以保护感测元区域不被模塑料覆盖,并且需要特殊的机台才能制作,因此成本高。
以现有的IC打线封装技术而言,芯片表面513到达封装面523的距离至少要100微米(um)左右。而以指纹感测器的500dpi规格为例,每一感测元514的面积约为50um×50um,以目前商用的模塑料的介电系数来计算,感测元的电容值约小于1fF,这是相当小的。若同时考量到封装基板、芯片等的厚度控制,这个距离更是会造成很大的误差。
因此,传统的封装保护层540是不能覆盖于感测元514的上方,所以必须于第一阶段制作芯片保护层512,且芯片保护层512的厚度(约1至20微米)不能太厚,以免影响感测的结果。如此一来,除了上述成本高之外,对于感测器耐环境腐蚀、耐力量冲击、耐磨耗及耐静电破坏等等特质的要求,更是一大挑战。
图2显示一种传统的电容式指纹感测器600的局部感测电极的示意图。如图2所示,电容式指纹感测器600的每一感测电极610除了与手指F间的感测电容Cf外,从感测电极610往芯片的内部看去,会存在一寄生电容Cp1。另外由于感测装置为阵列元件,具有多个感测元,所以每一感测电极610与周围各感测电极610之间也存在一寄生电容Cp2,这些寄生电容都是处于变动的状态。这种非固定的寄生电容会干扰量测,所以常常是造成无法达到高感测灵敏度的主因之一。为了达到Cf小于1fF的感测能力,解决Cp1及Cp2的干扰是最重要的问题。
发明内容
本发明的一个目的是提供一种具有高感测灵敏度的电容式感测阵列装置及使用其的电子设备,其能消除寄生电容的影响,也可以在厚的保护层存在的状况下提供高感测灵敏度的特性。
本发明的另一目的是提供一种具有高感测灵敏度及感测元增益调整的电容式感测阵列装置及使用其的电子设备,其能消除制造公差所造成的特性差异,让整个感测装置所获得的图像的均匀度获得提升。
为达上述目的,本发明提供一种具有高感测灵敏度的电容式感测阵列装置,包括多个感测电极、一遮蔽导体层、一耦合信号源、一固定电压源以及多个开关模块。所述多个感测电极彼此隔开地排列成一阵列,各感测电极与一物体形成一感测电容。耦合信号源提供一耦合信号耦合至物体。固定电压源提供一固定电压至遮蔽导体层,使遮蔽导体层与各感测电极之间形成一稳定的垂直寄生电容。所述多个开关模块一对一的电连接至多个感测电极及固定电压源。当选取多个感测电极的一个感测电极进行感测时,所述多个开关模块被设定成使得选取的感测电极与固定电压源之间成断路,同时使得其余感测电极与固定电压源之间成短路,使选取的感测电极与其余感测电极之间形成一稳定的水平寄生电容。
本发明亦提供一种电子设备,包括一本体、一显示器、一电容式感测阵列装置、一壳体及一处理器。显示器安装至本体,用于显示画面。电容式感测阵列装置安装至本体。壳体安装于本体上并覆盖显示器及电容式感测阵列装置。电容式感测阵列装置隔着壳体感测物体的图案。处理器电连接至电容式感测阵列装置及显示器,用于处理物体的图案,并通过显示器与一使用者互动。
通过本发明的电容式感测阵列装置的设计,即使手指与电容式感测阵列装置有保护层及壳体的覆盖,仍能具有高感测灵敏度,且不会被寄生电容影响到感测结果,更能依据自我增益调整,来提升感测所得的图像的均匀度。
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明如下。
具体实施方式
图3显示依据本发明第一实施例的电容式感测阵列装置1的结构示意图。图4显示依据本发明第一实施例的电容式感测阵列装置1的局部感测电极结构设计的示意图。图5显示依据本发明第一实施例的电容式感测阵列装置1的单一感测元及其对应的感测电路的示意图。如图3至5所示,本实施例的电容式感测阵列装置1包括多个感测电极10、一遮蔽导体层20、一耦合信号源30、一固定电压源40、多个开关模块50、一个半导体基板65、一封装基板70、多条连接线72以及一封装保护层73。
此等感测电极10、遮蔽导体层20、耦合信号源30、固定电压源40以及此等开关模块50可以构成一个感测元67的一部分或全部,且形成于半导体基板65中,在此,施加于所述半导体基板的制造工艺包括了一完整的前段及后段半导体制造工艺,例如晶体管元件制作以及连接导线,所述半导体制造工艺(例如CMOS制造工艺)是在本实施例被利用来完成这些结构的制作,使得制造成本可以大幅降低。半导体基板65设置于封装基板70上。利用打线接合的方式,可以利用此等连接线72将封装基板70的多个第一焊垫71电连接至半导体基板65上的多个第二焊垫66,以利于封装产品的信号及电源的输出输入用。封装保护层73是利用一般封装所用的模塑料,覆盖半导体基板65、此等连接线72、此等第一焊垫71及此等第二焊垫66。于一个例子中,封装保护层73的材料是使用环氧树脂(Epoxy)作为模塑料(molding compound),且其厚度为大于或等于100um,硬度大于5H,因此能提供耐磨损、耐静电放电破坏(ESD)以及耐冲击等特性。此外,封装保护层73具有与一物体F接触的外露表面74,外露表面74为一个平面,且整个外露表面74作为电容式感测阵列装置1的一个完整的上部平面,而不再有如图1所是的起伏,故能适合全平面装置的需求。
涉及感测元67的细部构造方面,这些感测电极10彼此隔开地排列成一阵列,包括但不限于一维阵列或二维阵列。各感测电极10与物体F形成一感测电容Cf。于此的物体是以手指作为例子作说明,但是本发明并未受限于此,举凡利用电容式感测原理运作的装置,都可以应用本发明的感测阵列装置。
遮蔽导体层20位于此等感测电极10下方,遮蔽导体层20与各感测电极10形成一垂直寄生电容Cp1。遮蔽导体层20可以是一大片的导体层,也可以是多片导体层,可以利用一对一、一对多或多对一的型式对应于感测电极10,用于提供固定的寄生电容。
在图4中,中间的感测电极10与四周的感测电极10亦形成水平寄生电容Cp22。这些水平寄生电容Cp22在图5中被等效为一水平寄生电容Cp2。因此,此感测电极10与周围的感测电极10之间形成水平寄生电容Cp2。
遮蔽导体层20与感测电极10可以利用半导体制造工艺的金属制造工艺来完成,至于遮蔽导体层20与感测电极10之间的材料可以是单层或多层的金属间介电层(inter-metal dielectrics,IMD)。利用半导体制造工艺的多道金属及IMD制造工艺,即可完成感测元的制作。
耦合信号源30耦合至物体F,并提供一耦合信号Vdrive耦合至物体F。耦合信号Vdrive可以直接或间接耦合至物体F,直接耦合可以是利用一与物体F接触的导体将耦合信号传送至物体F,亦或者所述导体与物体F之间仍有一介电层,称之为间接耦合,其为电路的已知技术,故于此不作特别限制。
固定电压源40提供一固定电压至遮蔽导体层20,使遮蔽导体层20与各感测电极10形成稳定的垂直寄生电容Cp1。于本实施例中,是以0V的接地电压(GND)当作固定电压,然而,本发明并未受限于此,亦可以使用3.3V、5V或其他固定电压来达成本发明的效果,惟必须注意的是,所述固定电压源必须要相当稳定,且不易受外界干扰而浮动,因为那会降低感测元的灵敏度。
这些开关模块50,在图4与5中仅以T0及T1表示,且这些开关模块50一对一的电连接至这些个感测电极10及固定电压源。当选取一个感测电极10进行感测时,设定所述开关模块50使得感测电极10与固定电压源40之间成断路(open circuit),同时使得其余感测电极10与固定电压源40之间成短路(short circuit),使选取的感测电极10与其余感测电极10之间形成稳定的水平寄生电容Cp2,俾能使电容式感测阵列装置1的输出与水平寄生电容Cp2及垂直寄生电容Cp1无关(请参见以下的公式推导)。开关模块50可以用晶体管或其他适当手段来实施,本发明并不特别作限制。在图4与5中,当中间的感测电极10被选取以进行感测时,开关模块T0呈现断路,而开关模块T1呈现短路,也就是导通状态。如此一来,周遭的感测电极10都是接地(或耦合至固定电压),同时也将底部的遮蔽导体层20设定成接地状态(或耦合至固定电压),如此一来可以提供一稳定屏蔽环境(shielding environment),将所述感测电极完全包覆在其中,虽然所述感测电极与四周的屏蔽环境间仍然存在一相当大的寄生电容,但是不同于已知设计,此一寄生电容为一固定且稳定值,此举是有利于感测电路的设计的,也是本发明的重点。
如图5所示,电容式感测阵列装置1可以更包括多个读取电路60,分别电连接至此等感测电极10,并分别输出多个输出信号Vout。在本实施例中,为了避免每一感测电极的信号传输太远而被干扰,因而设计每一感测元有一运算放大器与感测电极相连结,用于就近放大感测信号,因而不怕传输线太长的干扰,因此,各读取电路60包括一运算放大器61、一可调式电容器62以及一重置开关PH0。
运算放大器61可以全部或部分制作于感测电极10的正下方,而且一个感测电极10可以对应于一个运算放大器61,当然也可以多个感测电极10对应于一个运算放大器61。运算放大器61具有一正输入端61A、一负输入端61B及一输出端61C,负输入端61B电连接至感测电极10,正输入端61A电连接至一参考电压Vref。可调式电容器62的第一端62A电连接至负输入端61B,其第二端62B电连接至输出端61C。于此例子中,可调式电容器62是由一电容器Ch与一开关S所构成。于本例子中,由于只有一个电容器Ch,所以可以移除开关S。重置开关PH0与可调式电容器62并联连接。
依据图5的电路图,可以通过电荷守恒原理,推导出输出信号Vout如下。
当Vdrive=0时,重置开关PH0为短路,节点A的电荷Q1可以表示如下:
Q1=Cf×(Vref-Vdrive)+Cp×Vref=Cf×Vref+Cp×Vref
当Vdrive=高(high)时,重置开关PH0为断路,节点A的电荷Q2可以表示如下:
Q2=Cf×(Vref-Vdrive)+Cp ×Vref+Ch×(Vref-Vout)
依据电荷守恒原理,Q1=Q2
也就是
Cf×Vref+Cp×Vref=Cf×Vref-Cf×Vdrive+Cp×Vref+Ch×Vref-Ch×Vout
可以简化为
Cf×Vdrive-Ch×Vref=-Ch×Vout
然后得到
Vout=Vref-(Cf/Ch)×Vdrive
其中,Cp=Cp1+Cp2,由以上公式可以发现输出信号Vout与寄生电容Cp1及Cp2无关,如前所言,本发明的特色就是将寄生电容这一项变动值(因为周遭环境是变动的),通过设计将其稳定,才能在运算放大器感测电路的特性下,自然地将其忽略。其中Cf/Ch为增益值,在实际设计上,Ch是越小越好,因为如此可以让感测信号在每一个独立感测元内就被放大,更可以避免在传输线中被干扰而影响信号品质。在本发明的一实施例中,Vdrive为3.3V,Vref为1.8V,Ch为1~4fF,然而并不以此为限。
图6显示依据本发明第二实施例的电容式感测阵列装置1的单一感测元及其对应的感测电路的示意图。如图6所示,本实施例类似于第一实施例,不同之处在于可调式电容器62包括多个参考电容器Ch1-CHn,分别通过多个参考开关S1至Sn而并联连接于负输入端61B及输出端61C之间,通过控制此等参考开关S1至Sn的断路及短路,以调整可调式电容器62的电容值。
于此例子中,电容式感测阵列装置1可以更包括一参考开关控制器80,电连接至此等参考开关S1至Sn,并控制此等参考开关S1至Sn的断路及短路。参考开关控制器80可以一次导通此等参考开关S1至Sn的其中一个,于此情况下,此等参考电容器Ch1-CHn最好被设计成具有多个电容值。或者,参考开关控制器80可以也可以一次导通此等参考开关S1至Sn的其中多个,于此情况下,这些参考电容器Ch1-CHn具有同一个电容值,当然也可以具有不同的电容值。参考开关S1至Sn的短路或断路可以通过另一组控制单元来控制。
这种自我增益调整是存在于每个感测元中,并非是全部的感测元共用一个增益调整单元,所以可以长距离传输而不受外部线路所造成的杂讯干扰。并且由于制造公差的存在,100um的保护层的厚度有可能是在80至130um之间,通过自我增益调整,可以消除制造差异所造成的问题,有效加强图像的均匀度及感测的灵敏度调整,这对任何感测元阵列都是最重要的,各感测元都可以独立的调整增益,以达到均匀的图像及信号强度。
图7显示依据本发明第二实施例的电容式感测阵列装置1的单一感测元的控制时序图。如图7所示,于时间t0至t1期间,设定开关T0为断路、开关T1为短路,并且设定开关PH0为短路,此时耦合信号Vdrive为低准位(在本实施例为0V),此阶段为感测元运算放大器的前充电动作(pre-charge)。然后,于时间t1至t2期间,设定Vdrive到高准位(在本实施例为3.3V),开关T0持续断路,开关T1持续短路,但开关PH0此时转换为断路,此阶段通过电荷重分配(charge sharing),开始进行对应于开关T0的感测电极10的感测,经由单一感测元内部运算放大器放大而得到Vout。以此类推,接着下一组感测元亦实行如同前述的动作,便可以将完整感测元阵列的信号读出。Vout输出信号即代表每单一感测元与待测物体F运算的情况。
图8显示依据本发明的实施例的电子设备200的示意图。图9显示沿着图8的线9-9的剖面图。如图8与9所示,本发明的电子设备200包括一本体210、一显示器220、一电容式感测阵列装置1、一壳体230以及一处理器240。显示器220安装至本体210,用于显示画面。电容式感测阵列装置1安装至本体210。壳体230安装于本体210上并覆盖显示器220及电容式感测阵列装置1。电容式感测阵列装置1隔着壳体230感测物体F的图案。处理器240电连接至电容式感测阵列装置1及显示器220,用于处理物体F的图案,并通过显示器220与一使用者互动。壳体230可以是透明或不透明的,也可以是整个电子设备的上盖、下盖或侧盖,于此不作特别限制。
图10显示依据本发明的实施例之另一电子设备200A的示意图。如图10所示,电子设备200A类似于图8的电子设备200,不同之处在于电容式感测阵列装置1A是暴露在外,当作电子设备200A的主按键及方向键用,方便让使用者辨识那边是按键区。因此,除了提供对物体的感测功能以外,电容式感测阵列装置更可以提供按键功能,用于供使用者输入一控制指令,包括但不限于选取、移动等指令。
通过本发明的电容式感测阵列装置的设计,即使手指与电容式感测阵列装置有保护层及壳体的覆盖,仍能具有高感测灵敏度,且不会被寄生电容影响到感测结果,更能依据自我增益调整,来提升感测所得的图像的均匀度。
在较佳实施例的详细说明中所提出的具体实施例仅方便说明本发明的技术内容,而非将本发明狭义地限制于上述实施例,在不超出本发明的精神及申请专利范围的情况,所做的种种变化实施,皆属于本发明的范围。