KR20140042482A - 커패시터 및 이의 제조 방법 - Google Patents
커패시터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20140042482A KR20140042482A KR1020120109306A KR20120109306A KR20140042482A KR 20140042482 A KR20140042482 A KR 20140042482A KR 1020120109306 A KR1020120109306 A KR 1020120109306A KR 20120109306 A KR20120109306 A KR 20120109306A KR 20140042482 A KR20140042482 A KR 20140042482A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- capacitor
- electrode pad
- forming
- lower electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000010410 layer Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 8
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 4
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- XRFHCHCLSRSSPQ-UHFFFAOYSA-N strontium;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Sr+2] XRFHCHCLSRSSPQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- XUGKRJZMFVJDMA-UHFFFAOYSA-N lead(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Pb+2] XUGKRJZMFVJDMA-UHFFFAOYSA-N 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000224 chemical solution deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052789 astatine Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 홈부를 구비한 제1 기판 및 상기 제1 기판의 상부에 위치하며 돌기부를 구비한 제2 기판을 포함하는 기판부, 상기 제1 기판의 일 면에서 상기 홈부에 대응되는 형상으로 형성된 제1 용량부, 상기 제2 기판의 일 면에서 상기 돌기부에 대응되는 형상으로 형성된 제2 용량부를 포함하는 커패시터에 관한 발명이다.
Description
본 발명은 커패시터 및 이의 제조 방법에 관한 것이다.
최근 이동통신기기 및 휴대용 전자기기 시장이 확대됨에 따라 초소형이면서도 높은 용량을 갖는 커패시터에 대한 요구가 증가하고 있다. 이에 따라 소형화가 가능하면서도 높은 용량을 얻을 수 있는 다층 세라믹 커패시터(Multi Layer Ceramic Capacitor, MLCC)가 활발히 연구되고 있다. 그러나 다층 세라믹 커패시터는 수십 내지 수백 장의 세라믹-전극층으로 구성되어 있기 때문에 두께를 낮추는데 한계가 있다.
최근 이러한 문제를 해결하기 위하여 트렌치(Trench) 등의 홈부 또는 필라(Pillar) 등의 돌기부를 실리콘(Silicon) 기판에 형성하고 그 위에 전극층-유전층-전극층을 형성하는 박막 실리콘 커패시터(Thin Film Silicon Capacitor)가 개발되었다. 상기 박막 실리콘 커패시터는 홈부 또는 돌기부 등에 의하여 표면적이 증가되기 때문에 얇은 두께로도 높은 용량을 확보할 수 있다.
상기 박막 실리콘 커패시터는 홈부 또는 돌기부 중 어느 하나만을 이용하기 때문에 기존의 다층 세라믹 커패시터에 비하여 면적 증대 효율이 상대적으로 낮다. 따라서 커패시터의 용량을 증가시키는데에 한계가 있다. 아울러, 상기 박막 실리콘 커패시터의 용량 확보를 위해 하나의 기판 위에 다수의 용량부를 적층하는데, 이 때 용량부를 구성하는 전극과 유전체 층의 반복적인 열처리 및 표면 조도 증가로 인해 전류 누설 등 성능 저하가 발생하기 쉬운 문제가 있다.
따라서, 본 명세서는 두께 증가를 최소화하면서 용량을 증가시킬 수 있는 커패시터 및 이의 제조 방법을 제공하고자 한다.
또, 본 명세서는 반복적인 열처리 및 표면 조도 증가에 따른 전류 누설 등의 문제를 해결할 수 있는 커패시터 및 이의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 커패시터는 홈부를 구비한 제1 기판 및 상기 제1 기판의 상부에 위치하며 돌기부를 구비한 제2 기판을 포함하는 기판부, 상기 제1 기판의 일 면에서 상기 홈부에 대응되는 형상으로 형성된 제1 용량부, 상기 제2 기판의 일 면에서 상기 돌기부에 대응되는 형상으로 형성된 제2 용량부를 포함할 수 있다.
상기 커패시터는 상기 제1 용량부 및 상기 제2 용량부 사이에 형성된 보호층을 더 포함할 수 있다.
상기 홈부는 복수의 홈을 포함할 수 있다.
상기 돌기부는 복수의 돌기를 포함할 수 있다.
상기 제1 용량부는 제1 하부 전극, 제1 유전층 및 제1 상부 전극을 포함할 수 있다.
상기 제2 용량부는 제2 하부 전극, 제2 유전층 및 제2 상부 전극을 포함할 수 있다.
상기 돌기부가 상기 홈부 내에 위치할 수 있다.
상기 하부 전극 및 상기 상부 전극은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 루테늄(Ru), 스트론튬(Sr), 란탄(La), 이리듐(Ir), 니켈(Ni), 코발트(Co), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다.
상기 유전층은 납 지르코늄 티타네이트계(PZT, PLZT, PNZT), 바륨 티타네이트(BTO), 바륨 스트론튬 티타네이트(BST), 티탄스트론튬 산화물(STO), 티탄산연(PTO), 안티몬주석산화물(ATO), 이산화 타이타늄(TiO2), 산화탄탄륨(Ta2O5), 산화알루미늄(Al2O3), 산화니오브(Nb2O5), 질화실리콘(Si3N4) 및 이산화규소(SiO2) 중 적어도 하나를 포함할 수 있다.
상기 커패시터는 상기 제1 하부 전극 및 상기 제2 하부 전극에 연결되는 하부 전극 패드, 상기 제1 상부 전극 및 상기 제2 상부 전극에 연결되는 상부 전극 패드를 포함할 수 있다.
상기 커패시터는 상기 제1 하부 전극 및 상기 제2 상부 전극에 연결되는 제1 상하부 전극 패드, 상기 제1 상부 전극 및 상기 제2 하부 전극에 연결되는 제2 상하부 전극 패드를 포함할 수 있다.
본 발명의 일 실시예에 따른 커패시터의 제조 방법은 홈부를 구비한 제1 기판에 형성된 제1 용량부, 제1 보호층 및 제1 전극 패드를 포함하는 제1 구조체를 마련하는 단계, 돌기부를 구비한 제2 기판에 형성된 제2 용량부, 제2 보호층 및 제2 전극 패드를 포함하는 제2 구조체를 마련하는 단계, 상기 제1 기판의 홈부와 상기 제2 기판의 돌기부를 서로 대응되는 위치에 배치하여 상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계를 포함할 수 있다.
상기 제1 구조체를 마련하는 단계는 홈부를 구비한 제1 기판을 마련하는 단계, 상기 제1 기판의 일 면에 상기 홈부에 대응되는 형상의 제1 용량부를 형성하는 단계, 상기 제1 용량부의 상면에 제1 보호층을 형성하는 단계, 상기 제1 기판의 일면에 제1 전극 패드를 형성하는 단계를 포함할 수 있다.
상기 제2 구조체를 마련하는 단계는 돌기부를 구비한 제2 기판을 마련하는 단계, 상기 제2 기판의 일 면에 상기 돌기부에 대응되는 형상의 제2 용량부를 형성하는 단계, 상기 제2 용량부의 상면에 제2 보호층을 형성하는 단계, 상기 제2 기판의 함몰된 영역에 제2 전극 패드를 형성하는 단계를 포함할 수 있다.
상기 제1 용량부를 형성하는 단계는 상기 제1 기판의 일 면에 제1 하부 전극을 형성하는 단계, 상기 제1 하부 전극의 상면에 제1 유전층을 형성하는 단계, 상기 제1 유전층의 상면에 제1 상부 전극을 형성하는 단계를 포함하고,
상기 제1 전극 패드를 형성하는 단계는 상기 제1 하부 전극과 접속되는 제1 하부 전극 패드를 형성하는 단계, 및 상기 제1 상부 전극과 접속되는 제1 상부 전극 패드를 형성하는 단계를 포함할 수 있다.
상기 제2 용량부를 형성하는 단계는 상기 제2 기판의 일 면에 제2 하부 전극을 형성하는 단계, 상기 제2 하부 전극의 상면에 제2 유전층을 형성하는 단계, 및 상기 제2 유전층의 상면에 제2 상부 전극을 형성하는 단계를 포함하고,
상기 제2 전극 패드를 형성하는 단계는 상기 제2 하부 전극과 접속되는 제2 하부 전극 패드를 형성하는 단계 및 상기 제2 상부 전극과 접속되는 제2 상부 전극 패드를 형성하는 단계를 포함할 수 있다.
상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계, 및 상기 제1 하부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계를 포함할 수 있다.
상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계, 및 상기 제1 하부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계를 포함할 수 있다.
상기 커패시터의 제조 방법은 상기 함몰된 영역에 형성된 상기 제2 전극 패드를 연마하는 단계를 더 포함할 수 있다.
본 명세서의 개시에 의해, 두께 증가를 최소화하면서 용량을 증가시킬 수 있는 커패시터 및 이의 제조 방법을 제공할 수 있다.
또한, 본 명세서의 개시에 의해, 표면 조도 증가에 따른 전류 누설을 억제할 수 있는 커패시터 및 이의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 커패시터의 분해도이다.
도 3은 본 발명의 다른 실시예에 따른 제1 구조체의 제조 방법을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 제2 구조체의 제조 방법을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 커패시터의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 커패시터를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 커패시터의 분해도이다.
도 3은 본 발명의 다른 실시예에 따른 제1 구조체의 제조 방법을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 제2 구조체의 제조 방법을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 커패시터의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 커패시터를 나타낸 도면이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 커패시터는 제1 구조체(100), 제2 구조체(200)를 포함할 수 있다.
상기 제1 구조체(100)의 일 면과 상기 제2 구조체(200)의 일 면이 접합하여 상기 커패시터를 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 커패시터의 분해도이다. 도 2(a)는 본 발명의 일 실시예에 따른 제1 구조체(100)를 나타낸 도면이다. 또, 도 2(b)는 본 발명의 일 실시예에 따른 제2 구조체(200)를 나타낸 도면이다.
도 2(a)를 참조하면, 상기 제1 구조체(100)는 제1 기판(110), 제1 용량부(120), 제1 보호층(130)을 포함할 수 있다.
상기 제1 기판(110)은 절연층이 형성된 실리콘 또는 폴리머 복합체 기반 기재일 수 있다. 예컨대, 상기 폴리머 복합체 기반 기재는 인쇄회로기판에 자주 사용되는 폴리이미드 또는 에폭시로 형성될 수 있다.
상기 제1 기판(110)에는 홈부(105)가 형성될 수 있다. 상기 홈부(105)는 복수의 홈(105-1, 105-2)을 포함할 수 있다.
상기 홈(105-1, 105-2)은 다양한 형상으로 형성될 수 있다. 예컨대, 상기 홈의 형상은 원기둥 형상, 원뿔 형상, 각기둥 형상, 각뿔 형상 등일 수 있다.
상기 제1 용량부(120)는 정전 용량을 생성할 수 있다. 상기 제1 용량부(120)는 제1 하부 전극(122), 제1 유전층(124), 제1 상부 전극(126)을 포함할 수 있다.
상기 제1 기판(110)의 일 면상에 상기 제1 하부 전극(122)이 형성될 수 있다. 또, 상기 제1 하부 전극(122)의 일 면상에 상기 제1 유전층(124)이 형성될 수 있다. 또, 상기 제1 유전층(124)의 일 면상에 상기 제1 상부 전극(126)이 형성될 수 있다.
상기 제1 하부 전극(122), 상기 제1 상부 전극(126)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 루테늄(Ru), 스트론튬(Sr), 란탄(La), 이리듐(Ir), 니켈(Ni), 코발트(Co), 몰리브덴(Mo) 및 텅스텐(W)으로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 이루어질 수 있다.
상기 제1 유전층(124)은 납 지르코늄 티타네이트 및 그 계열 (PZT, PLZT, PNZT 등), 바륨 티타네이트(BTO), 바륨 스트론튬 티타네이트(BST), 티탄스트론튬 산화물(STO), 티탄산연(PTO), 안티몬주석산화물(ATO), 이산화 타이타늄(TiO2), 산화탄탄륨(Ta2O5), 산화알루미늄(Al2O3), 산화니오브(Nb2O5), 질화실리콘(Si3N4) 및 이산화규소(SiO2) 중 적어도 하나를 포함할 수 있다.
상기 제1 유전층(124)은 스퍼터링(sputtering) 등의 물리적 증기 증착법(PVD), 화학적 증기 증착법(CVD), 원자층 증착법(ALD) 또는 졸-겔(sol-gel)을 이용한 화학 용액 증착법(CSD) 등의 공정에 의하여 형성될 수 있다.
상기 용량부(120)의 일 면 상에는 상기 제1 보호층(130)이 형성될 수 있다. 상기 제1 보호층(130)은 SiNx, SiOx, TiOx, SiON, AlOx 등의 무기 보호층 또는 폴리이미드(polyimide), 에폭시(epoxy) 수지 등의 유기 보호층으로 형성될 수 있다.
도 2(a)에 도시되어 있는 바와 같이, 상기 제1 용량부(120)는 복수의 홈을 구비한 상기 제1 기판(110)의 일 면에 대응되는 형상으로 형성될 수 있다. 또, 상기 제1 보호층(130)도 복수의 홈을 구비한 상기 제1 기판(110)의 일 면에 대응되는 형상으로 형성될 수 있다.
도 2(b)를 참조하면, 상기 제2 구조체(200)는 제2 기판(210), 제2 용량부(220), 제2 보호층(230)을 포함할 수 있다.
상기 제2 기판(210)은 절연층이 형성된 실리콘 또는 폴리머 복합체 기반 기재일 수 있다. 예컨대, 상기 폴리머 복합체 기반 기재는 인쇄회로기판에 자주 사용되는 폴리이미드 또는 에폭시로 형성될 수 있다.
상기 제2 기판(210)에는 돌기부(205)가 형성되어 있다. 상기 돌기부(205)는 복수의 돌기(205-1, 205-2)를 포함할 수 있다.
상기 돌기부(205)는 상기 홈부(105)에 대응되는 형상으로 형성될 수 있다. 예컨대, 상기 돌기(205-1, 205-2)의 형상은 원기둥 형상, 원뿔 형상, 각기둥 형상, 각뿔 형상 등일 수 있다.
상기 제2 용량부(220)는 정전 용량을 생성할 수 있다. 상기 제2 용량부(220)는 제2 하부 전극(222), 제2 유전층(224), 제2 상부 전극(226)을 포함할 수 있다.
상기 제2 기판(210)의 일 면상에 상기 제2 하부 전극(222)이 형성될 수 있다. 또, 상기 제2 하부 전극(222)의 일 면상에 상기 제2 유전층(224)이 형성될 수 있다. 또, 상기 제2 유전층(224)의 일 면상에 상기 제2 상부 전극(226)이 형성될 수 있다.
상기 제2 하부 전극(222), 상기 제2 상부 전극(226)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 루테늄(Ru), 스트론튬(Sr), 란탄(La), 이리듐(Ir), 니켈(Ni), 코발트(Co), 몰리브덴(Mo) 및 텅스텐(W)으로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 이루어질 수 있다.
상기 제2 유전층(224)은 납 지르코늄 티타네이트 및 그 계열(PZT, PLZT, PNZT 등), 바륨 티타네이트(BTO), 바륨 스트론튬 티타네이트(BST), 티탄스트론튬 산화물(STO), 티탄산연(PTO), 안티몬주석산화물(ATO), 이산화 타이타늄(TiO2), 산화탄탄륨(Ta2O5), 산화알루미늄(Al2O3), 산화니오브(Nb2O5), 질화실리콘(Si3N4) 및 이산화규소(SiO2) 중 적어도 하나를 포함할 수 있다.
상기 제2 유전층(224)은 스퍼터링(sputtering) 등의 물리적 증기 증착법(PVD), 화학적 증기 증착법(CVD), 원자층 증착법(ALD) 또는 졸-겔(sol-gel)을 이용한 화학 용액 증착법(CSD) 등의 공정에 의하여 형성될 수 있다.
상기 용량부(220)의 일 면 상에는 상기 제2 보호층(230)이 형성될 수 있다. 상기 제2 보호층(230)은 SiNx, SiOx, TiOx, SiON, AlOx 등의 무기 보호층 또는 폴리이미드(polyimide), 에폭시(epoxy) 수지 등의 유기 보호층으로 형성될 수 있다.
도 2(b)에 도시되어 있는 바와 같이, 상기 제2 용량부(220)는 복수의 돌기를 구비한 상기 제2 기판(210)의 일 면에 대응되는 형상으로 형성될 수 있다. 또, 상기 제2 보호층(230)도 복수의 돌기를 구비한 상기 제2 기판(210)의 일 면에 대응되는 형상으로 형성될 수 있다.
도 1, 2를 참조하면, 상기 제1 구조체(100)의 일 면상에 상기 제2 구조체(200)가 접합되어 본 발명의 일 실시예에 따른 커패시터가 형성될 수 있다. 바람직하게는, 상기 제1 구조체(100)의 홈부(105)와 상기 제2 구조체(200)의 돌기부(205)가 대응되도록 접합될 수 있다. 예컨대, 각각의 홈(105-1, 105-2) 내부에 각각의 돌기(205-1, 205-2)가 위치하도록 상기 제1 구조체(100)와 상기 제2 구조체(200)가 접합될 수 있다.
한편, 상기 제1 구조체(100)의 제1 보호층(130)과 상기 제2 구조체(200)의 제2 보호층(230)은 상호 접합되어 일체화될 수 있다. 또는, 상기 제1 구조체(100)가 상기 제1 보호층(130)을 포함하고, 상기 제2 구조체(200)는 제2 보호층(230)을 포함하지 않을 수 있다. 또는, 상기 제2 구조체(200)가 상기 제2 보호층(230)을 포함하고, 상기 제1 구조체(100)는 제1 보호층(130)을 포함하지 않을 수 있다.
이와 같이, 상기 제1 용량부(120)가 상기 제1 기판(110)의 홈부(105) 내에 형성되고, 상기 제2 기판(220)의 돌기부(205)에 형성된 상기 제2 용량부(220)가 상기 홈부(105) 내측에 배치됨으로써, 커패시터의 두께 증가가 최소화되면서 커패시터의 용량이 증가될 수 있다.
본 발명의 일 실시 형태에 따르면, 상기 제1 용량부(120), 상기 제2 용량부(220)가 각각 별도의 기판에 형성되기 때문에, 표면 조도 증가 현상이 적다. 또, 상기 제1 용량부(120), 상기 제2 용량부(220)가 각각 별도의 기판에 형성되기 때문에 상기 각 용량부(120, 130)에 가해지는 열처리 횟수가 감소될 수 있다.
따라서 본 발명의 일 실시예에 따른 커패시터는 전류 누설 등의 문제 발생을 억제할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 제1 구조체의 제조 방법을 나타낸 도면이다.
*본 발명의 일 실시 형태에 따르면, 제1 기판(110)이 마련될 수 있다(도 3(a)). 상기 제1 기판(110)은 복수의 홈(105-1, 105-2)을 포함할 수 있다.
상기 홈의 형태는 특별히 제한되지 않는다. 예컨대, 상기 홈(105-1)은 원기둥, 원뿔, 각기둥, 각뿔 형태를 띨 수 있다.
본 발명의 일 실시 형태에 따르면, 상기 제1 기판(110)의 일 면 상에 제1 하부 전극(122)이 형성될 수 있다(도 3(b)).
또, 상기 제1 하부 전극(122)의 일 면 상에 제1 유전층(124)이 형성될 수 있다(도 3(c)).
상기 제1 유전층(124)은 스퍼터링(sputtering) 등의 물리적 증기 증착법(PVD), 화학적 증기 증착법(CVD), 원자층 증착법(ALD) 또는 졸-겔(sol-gel)을 이용한 화학 용액 증착법(CSD) 등의 공정으로 형성될 수 있다.
또, 상기 제1 유전층(124)의 일 면 상에 제1 상부 전극(126)이 형성될 수 있다(도 3(d)).
또, 상기 제1 상부 전극(126)의 일 면 상에 제1 보호층(130)이 형성될 수 있다(도 3(e)).
본 발명의 일 실시 형태에 따르면, 상기 제1 기판(110)의 일 면 상에 제1 전극 패드(140)가 형성될 수 있다. 상기 제1 전극 패드(140)는 제1 하부 전극 패드(140-1), 제1 상부 전극 패드(140-2)를 포함할 수 있다.
하부 전극 패드는 하부 전극과 접속되는 전극 패드로 정의하기로 한다. 또, 상부 전극 패드는 상부 전극과 접속되는 전극 패드로 정의하기로 한다.
따라서 상기 제1 전극 패드(140)를 형성하는 단계는 상기 제1 하부 전극과 접속되는 제1 하부 전극 패드(140-1)를 형성하는 단계, 상기 제1 상부 전극과 접속되는 제1 상부 전극 패드(140-2)를 형성하는 단계를 포함할 수 있다(도 3(f)).
도 4는 본 발명의 다른 실시예에 따른 제2 구조체의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시 형태에 따르면, 제2 기판(210)이 마련될 수 있다(도 4(a)). 상기 제2 기판(210)은 복수의 돌기(205-1, 205-2)를 포함할 수 있다.
상기 복수의 돌기(205-1, 205-2)는 상기 복수의 홈(105-1, 105-2)에 대응되는 위치에 형성될 수 있다.
상기 돌기의 형태는 특별히 제한되지 않는다. 예컨대, 상기 돌기(205-1)는 원기둥, 원뿔, 각기둥, 각뿔 형태를 띨 수 있다. 바람직하게는, 상기 돌기(205-1)는 상기 홈(105-1)에 대응되는 형태로 형성될 수 있다.
또, 상기 제2 기판(210)은 제2 전극 패드 형성부(203-1, 203-2)를 포함할 수 있다. 예컨대, 상기 제2 기판(210)에 제2 전극 패드가 형성될 함몰 영역이 형성될 수 있다. 상기 함몰 영역(203-1, 203-2)은 상기 제1 기판의 전극 패드(140-1, 140-2)에 대응되는 위치에 형성될 수 있다.
본 발명의 일 실시 형태에 따르면, 상기 제2 기판(210)의 일 면 상에 제2 하부 전극(222)이 형성될 수 있다(도 4(b)).
또, 상기 제2 하부 전극(222)의 일 면 상에 제2 유전층(224)이 형성될 수 있다(도 4(c)).
상기 제2 유전층(224)은 스퍼터링(sputtering) 등의 물리적 증기 증착법(PVD), 화학적 증기 증착법(CVD), 원자층 증착법(ALD) 또는 졸-겔(sol-gel)을 이용한 화학 용액 증착법(CSD) 등의 공정에 의하여 형성될 수 있다.
또, 상기 제2 유전층(224)의 일 면 상에 제2 상부 전극(226)이 형성될 수 있다(도 4(d)).
또, 상기 제2 상부 전극(226)의 일 면 상에 제2 보호층(230)이 형성될 수 있다(도 4(e)).
본 발명의 일 실시 형태에 따르면, 상기 제2 기판(210)의 일 면 상에 제2 전극 패드(240)형성할 수 있다.
예컨대, 상기 기판에 형성된 함몰 영역(203-1, 203-2)에 제2 전극 패드(240)가 형성될 수 있다.
상기 제2 전극 패드(240)는 제2 하부 전극 패드(240-1), 제2 상부 전극 패드(240-2)를 포함할 수 있다.
상기 제2 전극 패드(240)를 형성하는 단계는 상기 제2 하부 전극과 접속되는 제2 하부 전극 패드(240-1)를 형성하는 단계, 상기 제2 상부 전극과 접속되는 제2 상부 전극 패드(240-2)를 형성하는 단계를 포함할 수 있다(도 4(f)).
도 5는 본 발명의 다른 실시예에 따른 커패시터의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른면, 상기 제1 구조체(100)의 상면에 상기 제2 구조체(200)가 접합될 수 있다(도 5(a) 참조).
이 때, 상기 제1 구조체(100)의 홈부(105)에 대응되는 위치에 상기 제2 구조체(200)가 돌기부(205)가 배치될 수 있다. 또, 상기 제1 구조체(100)의 제1 전극 패드(140)에 대응되는 위치에 상기 제2 구조체(200)의 제2 전극 패드(240)가 배치될 수 있다. 따라서 상기 제1 전극 패드(140)의 일 면에 상기 제2 전극 패드(240)가 접합될 수 있다.
예컨대, 상기 제1 전극 패드의 일 면에 상기 제2 전극 패드를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계, 상기 제1 하부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계를 포함할 수 있다.
또는, 상기 제1 전극 패드의 일 면에 상기 제2 전극 패드를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계, 상기 제1 하부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계를 포함할 수 있다.
한편, 상기 제1 상부 전극 패드와 상기 제2 하부 전극 패드의 접합체는 제1 상부 전극 및 제2 하부 전극과 접할 수 있다. 또, 상기 제1 하부 전극 패드와 상기 제2 상부 전극 패드의 접합체는 제1 하부 전극 및 제2 상부 전극과 접할 수 있다. 이와 같이, 상부 전극 및 하부 전극과 접하는 전극 패드를 상하부 전극 패드로 정의하기로 한다.
이 때, 상기 제1 보호층(130)과 상기 제2 보호층(230) 사이에 빈 공간이 존재할 수 있다.
또는, 상기 제1 구조체(100)의 제1 보호층(130)과 상기 제2 구조체(200)의 제2 보호층(230)이 상호 접합되어 일체화될 수 있다.
상기 제1 전극 패드(140), 상기 제2 전극 패드(240)의 높이에 따라, 상기 제1 보호층(130)과 상기 제2 보호층(230) 사이에 빈 공간이 존재하거나, 상기 제1 보호층(130)과 상기 제2 보호층(230)이 상호 접합되어 일체화될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 구조체(200)의 일 면을 연마할 수 있다(도 5(b) 참조). 예컨대, 상기 제2 구조체(200)의 일 면이 은 그라인딩(grinding)될 수 있다. 상기 그라인딩(grinding)에 의하여 상기 커패시터는 박막화될 수 있다.
상기 제2 구조체(200)의 일 면이 그라인딩되는 경우, 상기 제2 전극 패드(240)가 노출될 수 있다. 상기 노출된 전극 패드는 외부 회로와 연결될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 커패시터를 나타낸 도면이다.
도 6을 참조하면, 복수의 기판(110, 210, 310)에 의하여 복수의 유전층을 포함하는 커패시터가 제조될 수 있다.
도 6(a)를 참조하면, 도 1에 도시된 커패시터를 기본으로 한 복수의 유전층을 포함하는 커패시터가 형성될 수 있다.
이 때, 제1 기판(110)은 양 면에 돌기부(205)가 형성될 수 있다.
도 6(b)는 제1 기판의 양 면에 홈부(105)가 형성된 경우의 커패시터를 나타낸 도면이다.
도 6(c)는 도1 에 도시된 커패시터의 단면 형상이 주기적으로 반복되는 형상의 커패시터를 나타낸 도면이다.
이 때, 제1 기판(110)의 일 면에는 돌기부(205)가 형성되고, 다른 일 면에는 홈부(105)가 형성될 수 있다. 즉, 상기 제1 기판(110)은 하면에 돌기부(205)를 구비하고, 상면에 홈부(105)를 구비하고 있다.
그리고 제2 기판(210)은 상기 제1 기판의 상면에 형성된 홈부에 대응되도록 그 하면에 돌기부가 형성될 수 있다. 또, 상기 제2 기판(210)의 상면에는 홈부가 형성될 수 있다. 즉, 상기 제2 기판(210)도 하면에 돌기부를 구비하고 상면에 홈부를 구비할 수 있다.
이와 같이, 홈부와 돌기부를 동시에 구비한 기판(110)을 반복적으로 적층하여 복수의 유전층을 포함하는 커패시터가 형성될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
100 : 제1 구조체 105 : 홈부
110 : 제1 기판 120 : 제1 용량부
130 : 제1 보호층
200 : 제2 구조체 205 : 돌기부
210 : 제2 기판 220 : 제2 용량부
230 : 제2 보호층
110 : 제1 기판 120 : 제1 용량부
130 : 제1 보호층
200 : 제2 구조체 205 : 돌기부
210 : 제2 기판 220 : 제2 용량부
230 : 제2 보호층
Claims (19)
- 홈부를 구비한 제1 기판 및 상기 제1 기판의 상부에 위치하며 돌기부를 구비한 제2 기판을 포함하는 기판부;
상기 제1 기판의 일 면에서 상기 홈부에 대응되는 형상으로 형성된 제1 용량부; 및
상기 제2 기판의 일 면에서 상기 돌기부에 대응되는 형상으로 형성된 제2 용량부;를 포함하는 커패시터.
- 제1 항에 있어서,
상기 제1 용량부 및 상기 제2 용량부 사이에 형성된 보호층을 더 포함하는 커패시터.
- 제1 항에 있어서,
상기 홈부는 복수의 홈을 포함하는 커패시터.
- 제1 항에 있어서,
상기 돌기부는 복수의 돌기를 포함하는 커패시터.
- 제1 항에 있어서,
상기 제1 용량부는 제1 하부 전극, 제1 유전층 및 제1 상부 전극을 포함하는 커패시터.
- 제5 항에 있어서,
상기 제2 용량부는 제2 하부 전극, 제2 유전층 및 제2 상부 전극을 포함하는 커패시터.
- 제1 항에 있어서,
상기 돌기부가 상기 홈부 내에 위치하는 커패시터.
- 제5 항 또는 제6 항에 있어서,
상기 하부 전극 및 상기 상부 전극은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 루테늄(Ru), 스트론튬(Sr), 란탄(La), 이리듐(Ir), 니켈(Ni), 코발트(Co), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는 커패시터.
- 제5 항 또는 제6 항에 있어서,
상기 유전층은 납 지르코늄 티타네이트계(PZT, PLZT, PNZT), 바륨 티타네이트(BTO), 바륨 스트론튬 티타네이트(BST), 티탄스트론튬 산화물(STO), 티탄산연(PTO), 안티몬주석산화물(ATO), 이산화 타이타늄(TiO2), 산화탄탄륨(Ta2O5), 산화알루미늄(Al2O3), 산화니오브(Nb2O5), 질화실리콘(Si3N4) 및 이산화규소(SiO2) 중 적어도 하나를 포함하는 커패시터.
- 제6 항에 있어서,
상기 제1 하부 전극 및 상기 제2 하부 전극에 연결되는 하부 전극 패드; 및
상기 제1 상부 전극 및 상기 제2 상부 전극에 연결되는 상부 전극 패드를 포함하는 커패시터.
- 제6 항에 있어서,
상기 제1 하부 전극 및 상기 제2 상부 전극에 연결되는 제1 상하부 전극 패드; 및
상기 제1 상부 전극 및 상기 제2 하부 전극에 연결되는 제2 상하부 전극 패드를 포함하는 커패시터.
- 홈부를 구비한 제1 기판에 형성된 제1 용량부, 제1 보호층 및 제1 전극 패드를 포함하는 제1 구조체를 마련하는 단계;
돌기부를 구비한 제2 기판에 형성된 제2 용량부, 제2 보호층 및 제2 전극 패드를 포함하는 제2 구조체를 마련하는 단계; 및
상기 제1 기판의 홈부와 상기 제2 기판의 돌기부를 서로 대응되는 위치에 배치하여 상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계를 포함하는 커패시터의 제조 방법.
- 제12 항에 있어서, 상기 제1 구조체를 마련하는 단계는,
홈부를 구비한 제1 기판을 마련하는 단계;
상기 제1 기판의 일 면에 상기 홈부에 대응되는 형상의 제1 용량부를 형성하는 단계;
상기 제1 용량부의 상면에 제1 보호층을 형성하는 단계; 및
상기 제1 기판의 일면에 제1 전극 패드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
- 제13 항에 있어서, 상기 제2 구조체를 마련하는 단계는,
돌기부를 구비한 제2 기판을 마련하는 단계;
상기 제2 기판의 일 면에 상기 돌기부에 대응되는 형상의 제2 용량부를 형성하는 단계;
상기 제2 용량부의 상면에 제2 보호층을 형성하는 단계; 및
상기 제2 기판의 함몰된 영역에 제2 전극 패드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
- 제14 항에 있어서,
상기 제1 용량부를 형성하는 단계는 상기 제1 기판의 일 면에 제1 하부 전극을 형성하는 단계; 상기 제1 하부 전극의 상면에 제1 유전층을 형성하는 단계; 및 상기 제1 유전층의 상면에 제1 상부 전극을 형성하는 단계;를 포함하고,
상기 제1 전극 패드를 형성하는 단계는 상기 제1 하부 전극과 접속되는 제1 하부 전극 패드를 형성하는 단계; 및 상기 제1 상부 전극과 접속되는 제1 상부 전극 패드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
- 제15 항에 있어서,
상기 제2 용량부를 형성하는 단계는 상기 제2 기판의 일 면에 제2 하부 전극을 형성하는 단계; 상기 제2 하부 전극의 상면에 제2 유전층을 형성하는 단계; 및 상기 제2 유전층의 상면에 제2 상부 전극을 형성하는 단계;를 포함하고,
상기 제2 전극 패드를 형성하는 단계는 상기 제2 하부 전극과 접속되는 제2 하부 전극 패드를 형성하는 단계; 및 상기 제2 상부 전극과 접속되는 제2 상부 전극 패드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
- 제16 항에 있어서,
상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계; 및 상기 제1 하부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계를 포함하는 커패시터의 제조 방법.
- 제16 항에 있어서,
상기 제1 구조체의 상면에 상기 제2 구조체를 접합하는 단계는 상기 제1 상부 전극 패드와 상기 제2 하부 전극 패드를 접합하는 단계; 및 상기 제1 하부 전극 패드와 상기 제2 상부 전극 패드를 접합하는 단계를 포함하는 커패시터의 제조 방법.
- 제17 항 또는 제18 항에 있어서,
상기 함몰된 영역에 형성된 상기 제2 전극 패드를 연마하는 단계를 더 포함하는 커패시터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109306A KR101422923B1 (ko) | 2012-09-28 | 2012-09-28 | 커패시터 및 이의 제조 방법 |
| US13/735,614 US20140092524A1 (en) | 2012-09-28 | 2013-01-07 | Capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109306A KR101422923B1 (ko) | 2012-09-28 | 2012-09-28 | 커패시터 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140042482A true KR20140042482A (ko) | 2014-04-07 |
| KR101422923B1 KR101422923B1 (ko) | 2014-07-23 |
Family
ID=50384961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120109306A KR101422923B1 (ko) | 2012-09-28 | 2012-09-28 | 커패시터 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140092524A1 (ko) |
| KR (1) | KR101422923B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160000353A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층형 캐패시터 및 그 제조 방법 |
| US10490356B2 (en) | 2017-04-25 | 2019-11-26 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
| US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
| WO2018003445A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社村田製作所 | キャパシタ |
| KR101963285B1 (ko) | 2017-04-26 | 2019-03-28 | 삼성전기주식회사 | 커패시터 및 이를 포함하는 실장기판 |
| GB2565337A (en) * | 2017-08-10 | 2019-02-13 | Power Roll Ltd | Energy storage |
| KR102460748B1 (ko) * | 2017-09-21 | 2022-10-31 | 삼성전기주식회사 | 커패시터 부품 |
| KR102068808B1 (ko) * | 2018-01-31 | 2020-01-22 | 삼성전기주식회사 | 커패시터 부품 |
| US11664172B2 (en) * | 2018-03-30 | 2023-05-30 | The Research Foundation For The State University Of New York | Performance of capacitors |
| US20220392855A1 (en) * | 2021-06-08 | 2022-12-08 | Intel Corporation | Microelectronic assemblies having integrated thin film capacitors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4387231B2 (ja) * | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
| KR100957763B1 (ko) * | 2006-11-13 | 2010-05-12 | 재단법인서울대학교산학협력재단 | 박막형 다층 세라믹 커패시터 및 그 제조 방법 |
| US8502340B2 (en) * | 2010-12-09 | 2013-08-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
-
2012
- 2012-09-28 KR KR1020120109306A patent/KR101422923B1/ko not_active IP Right Cessation
-
2013
- 2013-01-07 US US13/735,614 patent/US20140092524A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160000353A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층형 캐패시터 및 그 제조 방법 |
| US10490356B2 (en) | 2017-04-25 | 2019-11-26 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101422923B1 (ko) | 2014-07-23 |
| US20140092524A1 (en) | 2014-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101422923B1 (ko) | 커패시터 및 이의 제조 방법 | |
| JP5310238B2 (ja) | 積層セラミック電子部品 | |
| US20180040422A1 (en) | Thin-film ceramic capacitor | |
| KR101792414B1 (ko) | 박막 커패시터 및 그 제조방법 | |
| US8619407B2 (en) | Multilayered ceramic capacitor | |
| US20150103465A1 (en) | Ultra thin film capacitor and manufacturing method thereof | |
| US8289679B2 (en) | Decoupling device | |
| CN108807669B (zh) | 电容器和具有该电容器的板 | |
| JP2007184324A (ja) | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法 | |
| US20150102464A1 (en) | Capacitor with hole structure and manufacturing method thereof | |
| JP2018074132A (ja) | 多層薄膜キャパシタ | |
| KR102356125B1 (ko) | 전자 부품 내장 기판 | |
| KR100957763B1 (ko) | 박막형 다층 세라믹 커패시터 및 그 제조 방법 | |
| JP2022066346A (ja) | キャパシター及び実装基板 | |
| US20190295772A1 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| JP2009135311A (ja) | 薄膜コンデンサ及びその製造方法 | |
| US11430730B2 (en) | Wiring substrate and semiconductor device | |
| KR20140054792A (ko) | 커패시터 및 이의 제조 방법 | |
| KR101872613B1 (ko) | 다층 박막 커패시터 | |
| KR102584976B1 (ko) | 박막 커패시터 | |
| JP2016009863A (ja) | 薄膜キャパシタ | |
| KR20180056257A (ko) | 박막 커패시터 | |
| KR101942729B1 (ko) | 박막 커패시터 | |
| KR101642570B1 (ko) | 적층형 캐패시터 및 그 제조 방법 | |
| KR102107031B1 (ko) | 박막 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| LAPS | Lapse due to unpaid annual fee |