JP2016009863A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2016009863A
JP2016009863A JP2014231363A JP2014231363A JP2016009863A JP 2016009863 A JP2016009863 A JP 2016009863A JP 2014231363 A JP2014231363 A JP 2014231363A JP 2014231363 A JP2014231363 A JP 2014231363A JP 2016009863 A JP2016009863 A JP 2016009863A
Authority
JP
Japan
Prior art keywords
trench
thin film
film capacitor
substrate
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014231363A
Other languages
English (en)
Inventor
リム・ジョン・ボン
Jong Bong Lim
イ・ハイ・ジュン
Hai Joon Lee
キム・ド・ヨン
Doo Young Kim
キム・チャン・フン
Chang Hoon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016009863A publication Critical patent/JP2016009863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】高い静電容量を有するとともに、小型化することができる薄膜キャパシタを提供する。
【解決手段】本発明の一実施形態による薄膜キャパシタ100は、トレンチ10が備えられた上面を有する基板110と、基板110の上面形状に対応するように基板110の上面から順に積層された下部電極膜121、誘電体膜122、及び上部電極膜123からなる容量部120と、を含み、トレンチ10は、内部面積を有する特定の平面図形の周りに沿って形成される。
【選択図】図1

Description

本発明は、薄膜キャパシタに関する。
移動通信機器及び携帯用電子機器の市場が拡大されることにより、超小型及び高容量を有するキャパシタに対するニーズが増加している。これにより、小型化が可能でありながら、高容量を得ることができる多層セラミックキャパシタ(Multi Layer Ceramic Capacitor、MLCC)が各種の電子機器に広く用いられている。
従来の多層セラミックキャパシタは、電極ペーストが塗布された数十から数百枚のセラミックシートを積層し、両側面に側面電極を形成する工程で製造された。しかし、このようなバルク工程では小型化かつ大容量化するのに限界があった。
このような問題を解決すべく、多数の電極層−誘電層−電極層(Metal−Insulator−Metal、MIM層)を薄膜で積層して、薄い厚さでも高容量を確保する薄膜キャパシタ(Thin Film Capacitor)に対する研究が活発に行われている。
米国特許出願公開第2011/0128669号明細書
本発明は、より高い静電容量を有するとともに、より小型化することができる薄膜キャパシタに関するものである。
本発明の一実施形態は、基板の上面に特定の平面図形の周りに沿って形成されたトレンチを備え、上記基板の上面形状に対応するように上記基板の上面から順に下部電極膜、誘電体膜、及び上部電極膜を積層して形成される容量部を含む薄膜キャパシタを提供する。
上記トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第1トレンチ、及び上記第1トレンチより小さい内部面積を有する平面図形の周りに沿って形成された第2トレンチを含み、上記第2トレンチは、上記第1トレンチを境界にしたとき、上記境界の内部領域に配置されることができる。
本発明の一実施形態による薄膜キャパシタは、容量部が形成される基板の表面積を増加することにより、厚さ増加を最小限にするとともに静電容量を増やすことができる。
本発明の一実施形態による薄膜キャパシタの斜視図である。 図1のI−I’線に沿った断面図である。 本発明の他の一実施形態による薄膜キャパシタの断面図である。 本発明の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。 本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。 本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
なお、本明細書に記載されている第1、第2などのような序数は、多様な構成要素を説明するのに用いられることができるが、上記構成要素を上記用語に限定してはいけない。上記用語は一つの構成要素を他の構成要素と区別する目的のみに用いられる。例えば、本発明の権利範囲を外れることなく、第1構成要素が第2構成要素と命名され、第2構成要素が第1構成要素と命名されることができる。
薄膜キャパシタ
図1は本発明の一実施形態による薄膜キャパシタの斜視図である。
図1を参照すると、本発明の一実施形態による薄膜キャパシタ100は、トレンチ10が備えられた基板と、上記基板の上面から順に積層された下部電極膜121、誘電体膜122、及び上部電極膜123からなる容量部120と、を含む。
上記基板110の上面に備えられるトレンチ10は、基板110の上面の表面積を増加させるためのもので、表面積が増加した基板110の上面に容量部120を形成することにより、静電容量を向上させることができる。
静電容量は以下のように計算されることができる。
静電容量(Cap.)=ε・ε{A(n−1)/t}…[式1]
(上記式において、εは真空誘電率、εは誘電常数、Aは容量部面積、nは誘電体膜の積層数、tは誘電体膜の厚さである)
静電容量を向上させるためには、誘電常数(ε)を大きくしたり、容量部面積(A)を増やしたり、誘電体膜の積層数(n)を増加させたり、誘電体膜の厚さ(t)を減少させたりしなければならない。
誘電常数(ε)は、誘電体膜の種類に応じてその値が決定される。また、誘電体膜の厚さ(t)は、スパッタ(Sputter)などの薄膜蒸着装備を用いて薄膜で誘電体膜を蒸着させることにより減らすことができる。
また、誘電体膜の積層数(n)を増加させるために、多数の容量部を積層するが、このとき、フォトリソグラフィ及びエッチング工程が追加されて、工程が複雑になる上に、容量部を構成する電極膜及び誘電体膜の繰り返される熱処理及び表面粗度の増加により電流漏れなどの性能低下が発生しやすいという問題がある。
よって、本発明の一実施形態による薄膜キャパシタ100は、基板110の上面に内部面積を有する特定の平面図形の周りに沿って形成されたトレンチ10を備え、上記基板110の上面形状に対応するように容量部120を形成することにより、容量部面積(A)を増加させて静電容量を向上させた。
このような本発明の一実施形態によると、誘電体膜の積層数(n)及び誘電体膜の厚さ(t)が固定された状態において、容量部面積(A)を増加させて静電容量を向上させることができる。
上記トレンチ10は、長く掘られた溝のことで、トレンチ10が備えられた基板110の上面形状に対応するように下部電極膜121、誘電体膜122、及び上部電極膜123を形成することにより、トレンチが備えられなかった基板の初期面積に比べてトレンチ10の深さ方向に容量部面積(A)を増加させることができる。
上記トレンチ10は、内部面積を有する平面図形の周りに沿って形成される。上記内部面積を有する平面図形とは、面積を求めることができる平面図形を意味し、例えば、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上であることができる。
上記平面図形の周りに沿って形成されるトレンチ10は、図1のように、始点及び終点が一致するように形成されることができるが、これに制限されず、始点及び終点が一致しないように形成されることもできる(図示せず)。
上記トレンチ10は、基板110の上面に複数個備えられることができる。トレンチ10の個数を増加させることにより、容量部面積(A)はさらに増加し、さらなる静電容量を確保することができる。
このとき、複数個のトレンチ10は、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第1トレンチ11、及び上記第1トレンチ11より小さい内部面積を有する平面図形の周りに沿って形成された第2トレンチ12を含む。
上記第2トレンチ12は、第1トレンチ11を境界にしたとき、上記境界の内部領域に配置される。
また、上記第2トレンチ12より小さい内部面積を有する平面図形の周りに沿って形成された第3トレンチ13をさらに含み、上記第3トレンチ13は、第2トレンチ12を境界にしたとき、上記境界の内部領域に配置されることができる。
なお、上記第3トレンチ13より小さい内部面積を有する平面図形の周りに沿って形成された第4トレンチ14を含み、上記第4トレンチ14は、第3トレンチ13を境界にしたとき、上記境界の内部領域に配置されることができる。
上記第1、第2、第3、及び第4トレンチ11、12、13、14は、互いに接することなく、離れて形成される。
図1には上記複数個のトレンチが第1、第2、第3、及び第4トレンチ11、12、13、14のように示されているが、これに制限されず、例えば、第1及び第2トレンチのみを含むことができ、第5トレンチをさらに含むこともできる。これは、当業者によって活用できる範囲内において変形することができる。
図2は図1のI−I’線に沿った断面図である。
図2を参照すると、複数個のトレンチが備えられた基板110の上面に下部電極膜121、誘電体膜122、及び上部電極膜123が順に積層される。
上記トレンチが形成された基板110の上面形状に対応するように下部電極膜121が形成されることができる。また、上記下部電極膜121の一面上に上記誘電体膜122が形成されることができる。なお、上記誘電体膜122の一面上に上記上部電極膜123が形成されることができる。このように、トレンチが形成された基板110の上面形状に対応するように下部電極膜121、誘電体膜122、及び上部電極膜123を含む容量部120が形成されることにより、容量部面積(A)が増加し、静電容量が向上することができる。
上記基板110は、シリコン、ガラス、セラミック、またはポリマー複合体材料で形成されることができる。上記ポリマー複合体材料は、印刷回路基板に主に用いられるポリイミドまたはエポキシで形成されることができる。
上記下部電極膜121及び上部電極膜123は、導電性薄膜で形成されることができ、例えば、銅(Cu)、銀(Ag)、金(Au)、アルミニウム(Al)、スズ(Sn)、ルテニウム(Ru)、ストロンチウム(Sr)、ランタン(La)、イリジウム(Ir)、ニッケル(Ni)、コバルト(Co)、モリブデン(Mo)、及びタングステン(W)からなる群より選択されたいずれか一つ以上を含むことができる。
上記誘電体膜122は、ペロブスカイト構造またはビスマス(Bi)系の層状構造を有する酸化物材料によって形成されることができる。
上記誘電体膜122は、これに制限されないが、例えば、鉛ジルコニウムチタネート系(PZT、PLZT、PNZT)、バリウムチタネート(BTO)、バリウムストロンチウムチタネート(BST)、チタンストロンチウム酸化物(STO)、チタン酸鉛(PTO)、アンチモンスズ酸化物(ATO)、二酸化チタン(TiO2)、酸化タンタリウム(Ta)、酸化アルミニウム(Al)、酸化ニオブ(Nb)、窒化シリコン(Si)、及び二酸化珪素(SiO)からなる群より選択されたいずれか一つ以上を含むことができる。
上記基板110の上面に形成されるトレンチ10は、トレンチの幅(a)に対するトレンチの深さ(b)の比であるアスペクト比(b/a)が1以上であることができる。
上記トレンチ10のアスペクト比(b/a)は、トレンチ10の内部に蒸着される容量部120の蒸着厚さの限界を考慮するとき、1以上であることが好ましい。
図3は本発明の他の一実施形態による薄膜キャパシタの断面図である。
図3を参照すると、基板110の上面と容量部120との間に接着膜130がさらに形成される。
上記接着膜130は、基板110と容量部120の下部電極膜121との接着性を向上させる役割をする。
上記接着膜130は、トレンチが形成された基板110の上面形状に対応するように形成されることができる。
上記接着膜は、基板110と下部電極膜121との接着性を向上させることができるものであれば特に制限されないが、例えば、チタニウム(Ti)、ニッケル(Ni)、及びクロム(Cr)からなる群より選択されたいずれか一つ以上を含むことができる。
図4は本発明の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
図4を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは、円の周りに沿って形成された第1トレンチ11、上記第1トレンチ11を境界としたときその境界のの内部領域に形成された第2トレンチ12、上記第2トレンチ12を境界としたときその境界の内部領域に形成された第3トレンチ13、及び上記第3トレンチ13を境界としたときその境界の内部領域に形成された第4トレンチ14を含む。
上記第1、第2、第3、及び第4トレンチ11、12、13、14は、一定比率で拡大または縮小された円の周りに沿って形成されることができる。このとき、上記第1、第2、第3、及び第4トレンチ11、12、13、14は、互いに接することなく、離れて形成されることができる。
また、一定比率で拡大または縮小された円の周りに沿って形成された上記第1、第2、第3、及び第4トレンチ11、12、13、14は、同心を有する同心円の周りに沿って形成されることができるが、本発明はこれに制限されない。
下記表1は、トレンチ(アスペクト比は1)の形成による初期表面積(トレンチの形成前)に対する基板の表面積増加率を示したものである。
Figure 2016009863
表1を参照すると、表面積増加率は円の直径に比例して増加し、トレンチの個数を増加させることで表面積増加率がさらに向上する。
また、トレンチのアスペクト比が大きくなると、表面積増加率及び静電容量がさらに向上することができる。
図5は本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
図5を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは、複数個の四角形の周りに沿って形成された第1、第2、第3、及び第4トレンチ21、22、23、24を含む。
上記第1、第2、第3、及び第4トレンチ21、22、23、24は、一定比率で拡大または縮小された互いに類似する四角形の周りに沿って形成される。
図5には上記複数個のトレンチが互いに類似する四角形の周りに沿って形成されるように示されているが、本発明はこれに制限されず、例えば、楕円や五角形などのように当業者が活用できる範囲内において変形されることができる。
即ち、複数個のトレンチは、互いに類似する平面図形の周りに沿って形成されることができる。ここで、互いに類似する平面図形とは、一定比率で拡大または縮小したときに重なり合う図形を意味する。
このとき、互いに類似する平面図形の周りに沿って形成された上記第1、第2、第3、及び第4トレンチ21、22、23、24は、互いに接することなく、離れて形成されることができる。
また、一定比率で拡大または縮小された平面図形の周りに沿って形成された上記第1、第2、第3、及び第4トレンチ21、22、23、24は、同心を有するように形成されることができるが、本発明はこれに制限されない。
図6は本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
図6を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは複数個備えられ、上記複数個のトレンチは互いに異なる内部面積を有する平面図形の周りに沿って形成された第1、第2、及び第3トレンチ31、32、33を含む。
上記第1トレンチ31は四角形の周りに沿って形成され、上記第2及び第3トレンチ32、33は円の周りに沿って形成される。
図6には上記複数個のトレンチが四角形及び円の周りに沿って形成されるように示されているが、これに制限されず、互いに異なる内部面積を有する平面図形の周りに沿ってトレンチが形成されることができる。
このとき、多様な平面図形の周りに沿って形成された上記第1、第2、及び第3トレンチ31、32、33は、互いに接することなく、離れて形成されることができる。
例えば、第1トレンチ31より小さい内部面積を有する平面図形の周りに沿って形成された第2トレンチ32は、上記第1トレンチ31を境界にしたとき、上記境界の内部領域に形成されることができる。
また、図6に示されているように、最も小さい内部面積を有する平面図形の周りに沿って形成されたトレンチの内部領域に溝部50を形成して基板の表面積を増加させることができる。
上記溝部50は、多様な形状に形成されることができ、例えば、円柱形状、円錐形状、角柱形状、角錐形状などであることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 薄膜キャパシタ
10、11、12、13、14、21、22、23、24、31、32、33 トレンチ
50 溝部
110 基板
120 容量部
121、123 下部電極膜及び上部電極膜
122 誘電体膜
130 接着膜

Claims (16)

  1. トレンチが備えられた上面を有する基板と、
    前記基板の上面形状に対応するように前記基板の上面から順に積層された下部電極膜、誘電体膜、及び上部電極膜からなる容量部と、を含み、
    前記トレンチは、内部面積を有する特定の平面図形の周りに沿って形成される、薄膜キャパシタ。
  2. 前記平面図形は、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上である、請求項1に記載の薄膜キャパシタ。
  3. 前記トレンチは複数個備えられ、
    前記複数個のトレンチは、一定比率で拡大または縮小された互いに類似する平面図形の周りに沿って形成される、請求項1に記載の薄膜キャパシタ。
  4. 前記互いに類似する平面図形は同心を有する、請求項3に記載の薄膜キャパシタ。
  5. 前記トレンチは複数個備えられ、
    前記複数個のトレンチは、互いに異なる内部面積を有する平面図形の周りに沿って形成される、請求項1に記載の薄膜キャパシタ。
  6. 前記トレンチは、第1トレンチ、及び前記第1トレンチより小さい内部面積を有する平面図形の周りに沿って形成された第2トレンチを含み、
    前記第2トレンチは、前記第1トレンチを境界にしたとき、前記境界の内部領域に配置される、請求項5に記載の薄膜キャパシタ。
  7. 前記複数個のトレンチは互いに離れて形成される、請求項3または5に記載の薄膜キャパシタ。
  8. 前記トレンチのアスペクト比は1以上である、請求項1に記載の薄膜キャパシタ。
  9. 前記基板と前記容量部との間に配置された接着膜をさらに含む、請求項1に記載の薄膜キャパシタ。
  10. 前記接着膜は、チタニウム(Ti)、ニッケル(Ni)、及びクロム(Cr)からなる群より選択されたいずれか一つ以上を含む、請求項9に記載の薄膜キャパシタ。
  11. 前記下部電極膜及び上部電極膜は、銅(Cu)、銀(Ag)、金(Au)、アルミニウム(Al)、スズ(Sn)、ルテニウム(Ru)、ストロンチウム(Sr)、ランタン(La)、イリジウム(Ir)、ニッケル(Ni)、コバルト(Co)、モリブデン(Mo)、及びタングステン(W)からなる群より選択されたいずれか一つ以上を含む、請求項1に記載の薄膜キャパシタ。
  12. 前記誘電体膜は、鉛ジルコニウムチタネート系(PZT、PLZT、PNZT)、バリウムチタネート(BTO)、バリウムストロンチウムチタネート(BST)、チタンストロンチウム酸化物(STO)、チタン酸鉛(PTO)、アンチモンスズ酸化物(ATO)、二酸化チタン(TiO)、酸化タンタリウム(Ta)、酸化アルミニウム(Al)、酸化ニオブ(Nb)、窒化シリコン(Si)、及び二酸化珪素(SiO)からなる群より選択されたいずれか一つ以上を含む、請求項1に記載の薄膜キャパシタ。
  13. 互いに離れた複数個のトレンチが備えられた上面を有する基板と、
    前記基板の上面形状に対応するように前記基板の上面から順に積層された下部電極膜、誘電体膜、及び上部電極膜からなる容量部と、を含み、
    前記トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第1トレンチ、及び前記第1トレンチを境界にしたとき、前記境界の内部領域に形成された第2トレンチを含む、薄膜キャパシタ。
  14. 前記第2トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成される、請求項13に記載の薄膜キャパシタ。
  15. 前記第1トレンチ及び第2トレンチは、一定比率で拡大または縮小された互いに類似する平面図形の周りに沿って形成される、請求項13に記載の薄膜キャパシタ。
  16. 前記第1トレンチ及び第2トレンチは、同心円の周りに沿って形成される、請求項13に記載の薄膜キャパシタ。
JP2014231363A 2014-06-25 2014-11-14 薄膜キャパシタ Pending JP2016009863A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140077869A KR20160000613A (ko) 2014-06-25 2014-06-25 박막 커패시터
KR10-2014-0077869 2014-06-25

Publications (1)

Publication Number Publication Date
JP2016009863A true JP2016009863A (ja) 2016-01-18

Family

ID=55164569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014231363A Pending JP2016009863A (ja) 2014-06-25 2014-11-14 薄膜キャパシタ

Country Status (2)

Country Link
JP (1) JP2016009863A (ja)
KR (1) KR20160000613A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158456B2 (en) 2018-06-27 2021-10-26 Taiyo Yuden Co., Ltd. Trench capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645555A (ja) * 1992-03-23 1994-02-18 Motorola Inc ダイナミック・メモリ・セル
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
JP2002280261A (ja) * 2001-03-16 2002-09-27 Hitachi Ltd 薄膜コンデンサ及び薄膜電子部品とその製造方法
JP2006041474A (ja) * 2004-07-23 2006-02-09 Samsung Electro Mech Co Ltd 薄膜型多層セラミックキャパシター及びその製造方法
JP2009289787A (ja) * 2008-05-27 2009-12-10 Seiko Epson Corp 半導体装置およびその製造方法
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法
JP2014506001A (ja) * 2010-12-09 2014-03-06 テッセラ,インコーポレイテッド 高密度3次元集積コンデンサ
JP2014075499A (ja) * 2012-10-05 2014-04-24 Panasonic Corp 半導体装置および当該半導体装置を用いた半導体リレー

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125409B1 (ko) 2010-05-24 2012-07-16 단국대학교 산학협력단 용액 공정을 이용한 유기발광소자 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645555A (ja) * 1992-03-23 1994-02-18 Motorola Inc ダイナミック・メモリ・セル
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
JP2002280261A (ja) * 2001-03-16 2002-09-27 Hitachi Ltd 薄膜コンデンサ及び薄膜電子部品とその製造方法
JP2006041474A (ja) * 2004-07-23 2006-02-09 Samsung Electro Mech Co Ltd 薄膜型多層セラミックキャパシター及びその製造方法
JP2009289787A (ja) * 2008-05-27 2009-12-10 Seiko Epson Corp 半導体装置およびその製造方法
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法
JP2014506001A (ja) * 2010-12-09 2014-03-06 テッセラ,インコーポレイテッド 高密度3次元集積コンデンサ
JP2014075499A (ja) * 2012-10-05 2014-04-24 Panasonic Corp 半導体装置および当該半導体装置を用いた半導体リレー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158456B2 (en) 2018-06-27 2021-10-26 Taiyo Yuden Co., Ltd. Trench capacitor

Also Published As

Publication number Publication date
KR20160000613A (ko) 2016-01-05

Similar Documents

Publication Publication Date Title
US20140092524A1 (en) Capacitor and method of manufacturing the same
US10304632B2 (en) Multilayer ceramic electronic component with improved withstand voltage characteristics and method of manufacturing the same
JP6282388B2 (ja) 静電容量素子、及び共振回路
US20180040422A1 (en) Thin-film ceramic capacitor
US20120168207A1 (en) Flexible multilayer type thin film capacitor and embedded printed circuit board using the same
JP2010041030A (ja) 積層セラミック電子部品
JP2011135038A (ja) 積層セラミックキャパシタ
JP2017208528A (ja) 薄膜キャパシター及びその製造方法
US11699554B2 (en) Multi-layered ceramic electronic component
JPWO2016158228A1 (ja) 薄膜キャパシタ
US20150102464A1 (en) Capacitor with hole structure and manufacturing method thereof
US10403434B2 (en) Capacitor component
JP2018074132A (ja) 多層薄膜キャパシタ
JP2021022720A (ja) 積層セラミックキャパシタ
JP2018063989A (ja) 薄膜キャパシタ
US10553363B2 (en) Multilayer ceramic capacitor having via electrode and method of manufacturing the same
JP2022066346A (ja) キャパシター及び実装基板
JP2016009863A (ja) 薄膜キャパシタ
US20140118881A1 (en) Capacitor and method of manufacturing the same
KR101872613B1 (ko) 다층 박막 커패시터
US10297389B2 (en) Thin-film capacitor having asymmetric shaped vias
US10079109B2 (en) Thin film capacitor
US20180144866A1 (en) Thin-film ceramic capacitor
US10319526B2 (en) Thin-film capacitor
JPWO2017204338A1 (ja) 積層型コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180508