KR20140035386A - 데이터 처리 장치, 및, 데이터 처리 방법 - Google Patents

데이터 처리 장치, 및, 데이터 처리 방법 Download PDF

Info

Publication number
KR20140035386A
KR20140035386A KR20137032419A KR20137032419A KR20140035386A KR 20140035386 A KR20140035386 A KR 20140035386A KR 20137032419 A KR20137032419 A KR 20137032419A KR 20137032419 A KR20137032419 A KR 20137032419A KR 20140035386 A KR20140035386 A KR 20140035386A
Authority
KR
South Korea
Prior art keywords
bit
bits
code
symbol
matrix
Prior art date
Application number
KR20137032419A
Other languages
English (en)
Inventor
유지 시노하라
마키코 야마모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20140035386A publication Critical patent/KR20140035386A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2945—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 기술은, 데이터의 에러에 대한 내성을 향상시킬 수 있는 데이터 처리 장치, 및, 데이터 처리 방법에 관한 것이다. 부호길이가 16200비트이고, 부호화율이 8/15인 LDPC부호가, 16개의 신호점에 매핑되는 경우에, 디멀티플렉서는, 4×2비트의 부호비트와, 연속하는 2개의 심볼의 4×2비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 각각, 비트 b#i와 y#i로 하면, b0을 y0으로, b1을 y4로, b2를 y3으로, b3을 y1로, b4를 y2로, b5를 y5로, b6을 y6으로, b7을 y7로, 각각 할당하는 교체를 행한다. 본 기술은, 예를 들면, LDPC부호를 전송하는 전송 시스템 등에 적용할 수 있다.

Description

데이터 처리 장치, 및, 데이터 처리 방법{DATA PROCESSOR AND DATA-PROCESSING METHOD}
본 기술은, 데이터 처리 장치, 및, 데이터 처리 방법에 관한 것으로, 특히, 예를 들면, 데이터의 에러에 대한 내성을 향상시킬 수 있도록 한 데이터 처리 장치, 및, 데이터 처리 방법에 관한 것이다.
LDPC(Low Density Parity Check)부호는, 높은 오류 정정 능력을 가지며, 근래에는, 예를 들면, 유럽에서 행하여지고 있는 DVB(Digital Video Broadcasting)-S.2 등의 위성 디지털 방송을 포함하는 전송 방식에 널리 채용되기 시작하고 있다(예를 들면, 비특허 문헌 1을 참조). 또한, LDPC부호는, 차세대의 지상 디지털 방송에도 채용이 검토되고 있다.
LDPC부호는, 근래의 연구에 의해, 터보 부호 등과 마찬가지로, 부호길이를 길게 하여 감에 따라, 샤논의 한계(Shannon limit)에 가까운 성능을 얻을 수 있음이 알려져 있다. 또한, LDPC부호는, 최소 거리가 부호길이에 비례한다는 성질이 있기 때문에, 그 특징으로서, 블록 오류 확률 특성이 좋고. 또한, 터보 부호 등의 복호 특성에서 관측되는, 이른바 에러 플로어 현상이 거의 생기지 않는 것도 이점으로서 들 수 있다.
이하, 이와 같은 LDPC부호에 대해 구체적으로 설명한다. 또한, LDPC부호는, 선형 부호이고, 반드시 2원(元)일 필요는 없지만, 여기서는, 2원인 것으로 하여 설명한다.
LDPC부호는, 그 LDPC부호를 정의하는 검사행렬(parity check matrix)이 드문드문한 것을 최대의 특징으로 한다. 여기서, 드문드문한 행렬이란, 행렬의 요소의 "1"의 개수가 매우 적은 행렬(대부분의 요소가 0인 행렬)이다.
도 1은, LDPC부호의 검사행렬(H)의 예를 도시하고 있다.
도 1의 검사행렬(H)에서는, 각 열의 무게(열무게)("1"의 수)(weight)가 "3"이고, 또한, 각 행의 무게(행무게)가 "6"으로 되어 있다.
LDPC부호에 의한 부호화(LDPC부호화)에서는, 예를 들면, 검사행렬(H)에 의거하여 생성행렬(G)을 생성하고, 이 생성행렬(G)을 2원의 정보비트에 대해 승산(乘算)하으로써, 부호어(符號語)(LDPC부호)가 생성된다.
구체적으로는, LDPC부호화를 행하는 부호화 장치는, 우선, 검사행렬(H)의 전치행렬(HT)와의 사이에, 식(GHT=0)이 성립하는 생성행렬(G)을 산출한다. 여기서, 생성행렬(G)이, K×N행렬인 경우에는, 부호화 장치는, 생성행렬(G)에 대해 k비트로 이루어지는 정보비트의 비트열(벡터(u))를 승산하여, N비트로 이루어지는 부호어(c)(=uG)를 생성한다. 이 부호화 장치에 의해 생성된 부호어(LDPC부호)는, 소정의 통신로를 이용하여 수신측에서 수신된다.
LDPC부호의 복호는, Gallager가 확률 복호(Probabilistic Decoding)라고 칭하여 제안한 알고리즘으로서, 베리어블노드(베리어블 node(메시지 노드(message node)라고도 불린다))와, 체크노드(check node)로 이루어지는, 이른바 타너 그래프(Tanner graph)상에서의 확률 전파(belief propagation)에 의한 메시지·파싱·알고리즘에 의해 행하는 것이 가능하다. 여기서, 이하, 적절히, 베리어블노드와 체크노드를, 단지, 노드라고도 한다.
도 2는, LDPC부호의 복호의 순서를 도시하고 있다.
또한, 이하, 적절히, 수신측에서 수신한 LDPC부호(1부호어)의 i번째의 부호비트의, 값의 "0" 다움을 대수우도비(對數尤度比)(log likelihood ratio)로 표현한 실수치(수신 LLR)를, 수신치(u0i)라고도 한다. 또한, 체크노드로부터 출력된 메시지를 uj로 하여, 베리어블노드로부터 출력된 메시지를 vi로 한다.
우선, LDPC부호의 복호에서는, 도 2에 도시하는 바와 같이, 스텝 S11에서, LDPC부호가 수신되고, 메시지(체크노드 메시지)(uj)가 "0"으로 초기화됨과 함께, 반복 처리의 카운터로서의 정수를 취한 변수(k)가 "0"으로 초기화되고, 스텝 S12로 진행한다. 스텝 S12에서, LDPC부호를 수신하고 얻어지는 수신치(u0i)에 의거하여, 식(1)에 표시하는 연산(베리어블노드 연산)를 행함에 의해 메시지(베리어블노드 메시지)(vi)가 구하여지고, 또한, 이 메시지(vi)에 의거하여, 식(2)에 도시하는 연산(체크노드 연산)을 행함에 의해 메시지(uj)가 구하여진다.
[수식 1]
Figure pct00001
[수식 2]
Figure pct00002
여기서, 식(1)과 식(2)에서의 dv와 dc은, 각각, 검사행렬(H)의 종방향(열)과 횡방향(행)의 "1"의 개수를 나타내는 임의로 선택 가능하게 되는 파라미터이고, 예를 들면, (3, 6)부호의 경우에는, dv=3, dc=6으로 된다.
또한, 식(1)의 베리어블노드 연산, 및 (2)의 체크노드 연산에서는, 각각, 메시지를 출력하고자 하는 가지(枝)(edge)(베리어블노드와 체크노드를 연결하는 선(線))로부터 입력된 메시지를, 연산의 대상으로 하지 않기 때문에, 연산의 범위가, 1 내지 dv-1 또는 1 내지 dc-1로 되어 있다. 또한, 식(2)의 체크노드 연산은, 실제로는, 2입력(v1, v2)에 대한 1출력으로 정의되는 식(3)에 표시하는 함수(R(v1, v2))의 테이블을 미리 작성하여 두고, 이것을 식(4)에 표시하는 바와 같이 연속적(재귀적(再歸的))으로 이용함에 의해 행하여진다.
[수식 3]
Figure pct00003
[수식 4]
Figure pct00004
스텝 S12에서는, 또한, 변수(k)가 "1"만큼 인크리먼트되고, 스텝 S13으로 진행한다. 스텝 S13에서는, 변수(k)가 소정의 반복 복호 회수(C)보다도 큰지의 여부가 판정된다. 스텝 S13에서, 변수(k)가 C보다도 크지 않다고 판정된 경우, 스텝 S12로 되돌아와, 이하, 마찬가지의 처리가 반복된다.
또한, 스텝 S13에서, 변수(k)가 C보다도 크다고 판정된 경우, 스텝 S14로 진행하여, 식(5)에 표시하는 연산을 행함에 의해 최종적으로 출력하는 복호 결과로서의 메시지(vi)가 구하여져서 출력되고, LDPC부호의 복호 처리가 종료된다.
[수식 5]
Figure pct00005
여기서, 식(5)의 연산은, 식(1)의 베리어블노드 연산과는 달리, 베리어블노드에 접속하고 있는 모든 가지로부터의 메시지(uj)를 이용하여 행하여진다.
도 3은, (3, 6)LDPC부호(부호화율 1/2, 부호길이 12)의 검사행렬(H)의 예를 도시하고 있다.
도 3의 검사행렬(H)에서는, 도 1과 마찬가지로, 열의 무게가 3으로, 행의 무게가 6으로, 각각 되어 있다.
도 4는, 도 3의 검사행렬(H)의 타너(Tanner) 그래프를 도시하고 있다.
여기서, 도 4에서, 플러스"+"로 표현되는 것이, 체크노드이고, 이콜"="로 표현되는 것이, 베리어블노드이다. 체크노드와 베리어블노드는, 각각, 검사행렬(H)의 행과 열에 대응한다. 체크노드와 베리어블노드 사이의 결선은, 가지(edge)이고, 검사행렬의 요소의 "1"에 상당한다.
즉, 검사행렬의 제j행제i열의 요소가 1인 경우에는, 도 4에서, 위부터 i번째의 베리어블노드("="의 노드)와, 위부터 j번째의 체크노드("+"의 노드)가, 가지에 의해 접속된다. 가지는, 베리어블노드에 대응하는 부호비트가, 체크노드에 대응하는 구속 조건을 갖는 것을 나타낸다.
LDPC부호의 복호 방법인 섬 프로덕트 알고리즘(Sum Product Algorithm)에서는, 베리어블노드 연산과 체크노드 연산이 반복 행하여진다.
도 5는, 베리어블노드에서 행하여지는 베리어블노드 연산을 도시하고 있다.
베리어블노드에서는, 계산하고다 하고 있는 가지에 대응하는 메시지(vi)는, 베리어블노드에 연결되어 있는 나머지 가지로부터의 메시지(u1 및 u2)와, 수신치(u0i)를 이용한 식(1)의 베리어블노드 연산에 의해 구하여진다. 다른 가지에 대응하는 메시지도 마찬가지로 구하여진다.
도 6은, 체크노드에서 행하여지는 체크노드 연산을 도시하고 있다.
여기서, 식(2)의 체크노드 연산은, 식 a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)의 관계를 이용하여, 식(6)으로 다시 쓸 수 있다. 단, sign(x)는, x≥0일 때 1이고, x<0일 때 -1이다.
[수식 6]
Figure pct00006
x≥0에서, 함수(φ(x))를, 식(φ(x)=ln(tanh(x/2)))으로 정의하면, 식 φ-1(x)=2tanh-1(e-x)가 성립되기 때문에, 식(6)은, 식(7)으로 변형할 수 있다.
[수식 7]
Figure pct00007
체크노드에서는, 식(2)의 체크노드 연산이, 식(7)에 따라 행하여진다.
즉, 체크노드에서는, 도 6과 같이, 계산하고자 하고 있는 가지에 대응하는 메시지(uj)는, 체크노드에 연결되어 있는 나머지 가지로부터의 메시지(v1, v2, v3, v4, v5)를 이용한 식(7)의 체크노드 연산에 의해 구하여진다. 다른 가지에 대응하는 메시지도 마찬가지로 구하여진다.
또한, 식(7)의 함수 φ(x)는, 식 φ(x)=ln((ex+1)/(ex-1))으로 표시할 수 있고, x>0에서, φ(x)=φ-1(x)이다. 함수(φ(x) 및 φ-1(x))를 하드웨어에 실장할 때에는, LUT(Look Up Table)를 이용하여 실장되는 경우가 있는데, 양자 함께 동일한 LUT가 된다.
비특허 문헌 1 : DVB-S.2 : ETSI EN 302 307 V1. 1. 2(2006-06)
LDPC부호는, 위성 디지털 방송의 규격인 DVB-S.2나, 차세대의 지상 디지털 방송의 규격인 DVB-T.2로 채용되어 있다. 또한, LDPC부호는, 차세대의 CATV(Cable Television) 디지털 방송의 규격인 DVB-C.2에서의 채용이 예정되어 있다.
DVB-S.2 등의 DVB의 규격에 준거한 디지털 방송에서는, LDPC부호가, QPSK(Quadrature Phase Shift Keying) 등의 직교 변조(디지털 변조)의 심볼이 되고(심볼화되고), 그 심볼이 신호점에 매핑되고 송신된다.
LDPC부호의 심볼화에서는, LDPC부호의 부호비트의 교체가, 2비트 이상의 부호비트 단위로 행하여지고, 그 교체 후의 부호비트가, 심볼의 비트로 된다.
LDPC부호의 심볼화를 위한, 부호비트의 교체의 방식으로서는, 여러가지의 방식으로 제안되어 있고, 예를 들면, DVB-T.2에서도 규정되어 있다.
그런데, DVB-T.2는, 가정 등에 설치되는 텔레비전 수상기 등의 고정 단말용의 디지털 방송의 규격이어서, 휴대 단말용의 디지털 방송에는, 적절하지 않은 경우가 있다.
즉, 휴대 단말은, 고정 단말에 비교하여, 회로 규모를 작게 할 필요가 있고, 저소비 전력화를 도모할 필요가 있다. 따라서 휴대 단말용의 디지털 방송에서는, 휴대 단말에서의 LDPC부호의 복호 등의 처리에 필요한 부하를 경감하기 위해, 예를 들면, LDPC부호의 복호의 반복 회수(반복 복호 회수(C))나, LDPC부호의 부호길이 등이, 고정 단말용의 디지털 방송의 경우보다도 제한된 것이 있다.
그렇지만, 그와 같은 제한하에서라도, 에러에 대한 내성은, 어느 정도 유지할 필요가 있다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, LDPC부호 등의 데이터의 에러에 대한 내성을 향상시킬 수 있도록 한 것이다.
본 기술의 제1의 측면의 데이터 처리 장치/데이터 처리 방법은, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부/스텝과, LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부/스텝을 구비하고, LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
이고, 상기 교체부/스텝은, 8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0을 비트 y0으로, 비트 b1을 비트 y4로, 비트 b2를 비트 y3으로, 비트 b3을 비트 y1로, 비트 b4를 비트 y2로, 비트 b5를 비트 y5로, 비트 b6을 비트 y6으로, 비트 b7을 비트 y7로 각각 교체하는 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제1의 측면에서는, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화가 행하여지고, LDPC부호의 부호비트가, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체된다. LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
로 되어 있다. 8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0이 비트 y0으로, 비트 b1이 비트 y4로, 비트 b2가 비트 y3으로, 비트 b3이 비트 y1로, 비트 b4가 비트 y2로, 비트 b5가 비트 y5로, 비트 b6이 비트 y6으로, 비트 b7이 비트 y7로 각각 교체된다.
본 기술의 제2의 측면의 데이터 처리 장치/데이터 처리 방법은, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화부/스텝과, LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부/스텝을 구비하고, LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
이고, 상기 교체부/스텝은, 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0을 비트 y2로, 비트 b1을 비트 y0으로, 비트 b2를 비트 y8로, 비트 b3을 비트 y7로, 비트 b4를 비트 y1로, 비트 b5를 비트 y6으로, 비트 b6을 비트 y4로, 비트 b7을 비트 y3으로, 비트 b8을 비트 y10으로, 비트 b9를 비트 y9로, 비트 b10을 비트 y5로, 비트 b11을 비트 y11로 각각 교체하는 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제2의 측면에서는, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화가 행하여지고, LDPC부호의 부호비트가, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체된다. LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
로 되어 있다. 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0이 비트 y2로, 비트 b1이 비트 y0으로, 비트 b2가 비트 y8로, 비트 b3이 비트 y7로, 비트 b4가 비트 y1로, 비트 b5가 비트 y6으로, 비트 b6이 비트 y4로, 비트 b7이 비트 y3으로, 비트 b8이 비트 y10으로, 비트 b9가 비트 y9로, 비트 b10이 비트 y5로, 비트 b11이 비트 y11로 각각 교체된다.
본 기술의 제3의 측면의 데이터 처리 장치/데이터 처리 방법은, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부/스텝과, LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부/스텝을 구비하고, LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
이고, 상기 교체부/스텝은, 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0을 비트 y2로, 비트 b1을 비트 y0으로, 비트 b2를 비트 y4로, 비트 b3을 비트 y1로, 비트 b4를 비트 y6으로, 비트 b5를 비트 y7로, 비트 b6을 비트 y8로, 비트 b7을 비트 y5로, 비트 b8을 비트 y10으로, 비트 b9를 비트 y3으로, 비트 b10을 비트 y9로, 비트 b11을 비트 y11로 각각 교체하는 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제3의 측면에서는, LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화가 행하여지고, LDPC부호의 부호비트가, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체된다. LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
로 되어 있다. 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 b0이 비트 y2로, 비트 b1이 비트 y0으로, 비트 b2가 비트 y4로, 비트 b3이 비트 y1로, 비트 b4가 비트 y6으로, 비트 b5가 비트 y7로, 비트 b6이 비트 y8로, 비트 b7이 비트 y5로, 비트 b8이 비트 y10으로, 비트 b9가 비트 y3으로, 비트 b10이 비트 y9로, 비트 b11이 비트 y11로 각각 교체된다.
본 기술의 제4의 측면의 데이터 처리 장치/데이터 처리 방법은, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부/스텝과, LDPC부호의 검사행렬에 의거하여, 상기 역교체부/스텝에 의해 교체된 LDPC부호를 복호하는 복호부/스텝을 구비하고, 상기 역교체부/스텝은, 8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y0을 비트 b0으로, 비트 y4를 비트 b1로, 비트 y3을 비트 b2로, 비트 y1을 비트 b3으로, 비트 y2를 비트 b4로, 비트 y5를 비트 b5로, 비트 y6을 비트 b6으로, 비트 y7을 비트 b7로 각각 교체하고, 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
인 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제4의 측면에서는, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트가, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체되고, LDPC부호의 검사행렬에 의거하여, 교체된 LDPC부호가 복호된다. 8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y0이 비트 b0으로, 비트 y4가 비트 b1로, 비트 y3이 비트 b2로, 비트 y1이 비트 b3으로, 비트 y2가 비트 b4로, 비트 y5가 비트 b5로, 비트 y6이 비트 b6으로, 비트 y7이 비트 b7로 각각 교체된다. 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
로 되어 있다.
본 기술의 제5의 측면의 데이터 처리 장치/데이터 처리 방법은, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체부/스텝과, LDPC부호의 검사행렬에 의거하여, 상기 역교체부/스텝에 의해 교체된 LDPC부호를 복호하는 복호부/스텝을 구비하고, 상기 역교체부/스텝은, 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y2를 비트 b0으로, 비트 y0을 비트 b1로, 비트 y8을 비트 b2로, 비트 y7을 비트 b3으로, 비트 y1을 비트 b4로, 비트 y6을 비트 b5로, 비트 y4를 비트 b6으로, 비트 y3을 비트 b7로, 비트 y10을 비트 b8로, 비트 y9를 비트 b9로, 비트 y5를 비트 b10으로, 비트 y11을 비트 b11로 각각 교체하고, 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
인 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제5의 측면에서는, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트가, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체되고, LDPC부호의 검사행렬에 의거하여, 교체된 LDPC부호가 복호된다. 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y2가 비트 b0으로, 비트 y0이 비트 b1로, 비트 y8이 비트 b2로, 비트 y7이 비트 b3으로, 비트 y1이 비트 b4로, 비트 y6이 비트 b5로, 비트 y4가 비트 b6으로, 비트 y3이 비트 b7로, 비트 y10이 비트 b8로, 비트 y9가 비트 b9로, 비트 y5가 비트 b10으로, 비트 y11이 비트 b11로 각각 교체된다. 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
로 되어 있다.
본 기술의 제6의 측면의 데이터 처리 장치/데이터 처리 방법은, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부/스텝과, LDPC부호의 검사행렬에 의거하여, 상기 역교체부/스텝에 의해 교체된 LDPC부호를 복호하는 복호부/스텝을 구비하고, 상기 역교체부/스텝은, 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y2를 비트 b0으로, 비트 y0을 비트 b1로, 비트 y4를 비트 b2로, 비트 y1을 비트 b3으로, 비트 y6을 비트 b4로, 비트 y7을 비트 b5로, 비트 y8을 비트 b6으로, 비트 y5를 비트 b7로, 비트 y10을 비트 b8로, 비트 y3을 비트 b9로, 비트 y9를 비트 b10으로, 비트 y11을 비트 b11로 각각 교체하고, 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
인 데이터 처리 장치/데이터 처리 방법이다.
이상과 같은 제6의 측면에서는, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트가, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체되고, LDPC부호의 검사행렬에 의거하여, 교체된 LDPC부호가 복호된다. 12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여, 비트 y2가 비트 b0으로, 비트 y0이 비트 b1로, 비트 y4가 비트 b2로, 비트 y1이 비트 b3으로, 비트 y6이 비트 b4로, 비트 y7이 비트 b5로, 비트 y8이 비트 b6으로, 비트 y5가 비트 b7로, 비트 y10이 비트 b8로, 비트 y3이 비트 b9로, 비트 y9가 비트 b10으로, 비트 y11이 비트 b11로 각각 교체된다. 상기 LDPC부호는, 정보비트와 패리티비트를 포함하고, 상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고, 상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고, 상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
로 되어 있다.
또한, 데이터 처리 장치는, 독립한 장치라도 좋고, 1개의 장치를 구성하고 있는 내부 블록이라도 좋다.
본 기술에 의하면, 에러에 대한 내성을 향상시킬 수 있다.
도 1은 LDPC부호의 검사행렬(H)을 설명하는 도면.
도 2는 LDPC부호의 복호 순서를 설명하는 플로 차트.
도 3은 LDPC부호의 검사행렬의 예를 도시하는 도면.
도 4는 검사행렬의 타너 그래프를 도시하는 도면.
도 5는 베리어블노드를 도시하는 도면.
도 6은 체크노드를 도시하는 도면.
도 7은 본 기술을 적용한 전송 시스템의 한 실시의 형태의 구성례를 도시하는 도면.
도 8은 송신 장치(11)의 구성례를 도시하는 블록도.
도 9는 비트 인터리버(116)의 구성례를 도시하는 블록도.
도 10은 검사행렬을 도시하는 도면.
도 11은 패리티행렬을 도시하는 도면.
도 12는 DVB-S.2의 규격에 규정되어 있는 LDPC부호의 검사행렬을 설명하는 도면.
도 13은 DVB-S.2의 규격에 규정되어 있는 LDPC부호의 검사행렬을 설명하는 도면.
도 14는 16QAM의 신호점 배치를 도시하는 도면.
도 15는 64QAM의 신호점 배치를 도시하는 도면.
도 16은 64QAM의 신호점 배치를 도시하는 도면.
도 17은 64QAM의 신호점 배치를 도시하는 도면.
도 18은 디멀티플렉서(25)의 처리를 설명하는 도면.
도 19는 디멀티플렉서(25)의 처리를 설명하는 도면.
도 20은 LDPC부호의 복호에 관한 타너 그래프를 도시하는 도면.
도 21은 계단구조로 되어 있는 패리티행렬(HT)과, 그 패리티행렬(HT)에 대응하는 타너 그래프를 도시하는 도면.
도 22는 패리티 인터리브 후의 LDPC부호에 대응하는 검사행렬(H)의 패리티행렬(HT)를 도시하는 도면.
도 23은 변환검사행렬을 도시하는 도면.
도 24는 칼럼 트위스트 인터리버(24)의 처리를 설명하는 도면.
도 25는 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기록 시작의 위치의 어드레스를 도시하는 도면.
도 26은 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기록 시작의 위치의 어드레스를 도시하는 도면.
도 27은 비트 인터리버(116), 및, QAM 인코더(117)에서 행하여지는 처리를 설명하는 플로 차트.
도 28은 시뮬레이션에서 채용한 통신로의 모델을 도시하는 도면.
도 29는 시뮬레이션에서 얻어진 에러 레이트와, 플러터의 도플러 주파수(fd)와의 관계를 도시하는 도면.
도 30은 시뮬레이션에서 얻어진 에러 레이트와, 플러터의 도플러 주파수(fd)와의 관계를 도시하는 도면.
도 31은 LDPC 인코더(115)의 구성례를 도시하는 블록도.
도 32는 LDPC 인코더(115)의 처리를 설명하는 플로 차트.
도 33은 부호화율 1/4, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 34는 검사행렬 초기치 테이블로부터 검사행렬(H)을 구하는 방법을 설명하는 도면.
도 35는 부호화율 1/5, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 36은 부호화율 4/15, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 37은 부호화율 1/3, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 38은 부호화율 2/5, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 39는 부호화율 4/9, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 40은 부호화율 7/15, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 41은 부호화율 8/15, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 42는 부호화율 3/5, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 43은 부호화율 2/3, 부호길이 16200의 검사행렬 초기치 테이블의 예를 도시하는 도면.
도 44는 열무게가 3이고, 행무게가 6이라는 데그리 시퀀스의 앙상블의 타너 그래프의 예를 도시하는 도면.
도 45는 멀티 에지 타입의 앙상블의 타너 그래프의 예를 도시하는 도면.
도 46은 부호길이 16200인 LDPC부호의 검사행렬의 최소 사이클길이와 성능 임계치를 도시하는 도면.
도 47은 부호길이 16200인 LDPC부호의 검사행렬을 설명하는 도면.
도 48은 부호길이 16200인 LDPC부호의 검사행렬을 설명하는 도면.
도 49는 부호길이 16200인 LDPC부호의 BER의 시뮬레이션 결과를 도시하는 도면.
도 50은 현행 방식이 교체 처리를 설명하는 도면.
도 51은 현행 방식이 교체 처리를 설명하는 도면.
도 52는 부호길이 16200, 부호화율 8/15인 LDPC부호를 16QAM으로 변조하고, 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하는 도면.
도 53은 부호길이 16200, 부호화율 8/15인 LDPC부호를 16QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰을 도시하는 도면.
도 54는 부호길이 16200, 부호화율 8/15인 LDPC부호를 16QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰에 따른 부호비트의 교체를 도시하는 도면.
도 55는 부호길이 16200, 부호화율 7/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하는 도면.
도 56은 부호길이 16200, 부호화율 7/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰을 도시하는 도면.
도 57은 부호길이 16200, 부호화율 7/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰에 따른 부호비트의 교체를 도시하는 도면.
도 58은 부호길이 16200, 부호화율 8/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하는 도면.
도 59는 부호길이 16200, 부호화율 8/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰을 도시하는 도면.
도 60은 부호길이 16200, 부호화율 8/15인 LDPC부호를 64QAM으로 변조하고, 배수(b)가 2인 경우의, 할당 룰에 따른 부호비트의 교체를 도시하는 도면.
도 61은 부호길이 16200, 부호화율 7/15인 LDPC부호를 256QAM으로 변조하고, 배수(b)가 1인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하는 도면.
도 62는 부호길이 16200, 부호화율 7/15인 LDPC부호를 256QAM으로 변조하고, 배수(b)가 1인 경우의, 할당 룰을 도시하는 도면.
도 63은 부호길이 16200, 부호화율 7/15인 LDPC부호를 256QAM으로 변조하고, 배수(b)가 1인 경우의, 할당 룰에 따른 부호비트의 교체를 도시하는 도면.
도 64는 수신 장치(12)의 구성례를 도시하는 블록도.
도 65는 비트 디인터리버(165)의 구성례를 도시하는 블록도.
도 66은 QAM 디코더(164), 비트 디인터리버(165), 및, LDPC 디코더(166)가 행하는 처리를 설명하는 플로 차트이다.
도 67은 LDPC부호의 검사행렬의 예를 도시하는 도면.
도 68은 검사행렬에 행치환과 열치환을 시행한 행렬(변환검사행렬)을 도시하는 도면.
도 69는 5×5 단위로 분할한 변환검사행렬을 도시하는 도면.
도 70은 노드 연산을 P개 통합하여 행하는 복호 장치의 구성례를 도시하는 블록도.
도 71은 LDPC 디코더(166)의 구성례를 도시하는 블록도.
도 72는 비트 디인터리버(165)를 구성하는 멀티플렉서(54)의 처리를 설명하는 도면.
도 73은 칼럼 트위스트 디인터리버(55)의 처리를 설명하는 도면.
도 74는 비트 디인터리버(165)의 다른 구성례를 도시하는 블록도.
도 75는 수신 장치(12)를 적용 가능한 수신 시스템의 제1의 구성례를 도시하는 블록도.
도 76은 수신 장치(12)를 적용 가능한 수신 시스템의 제2의 구성례를 도시하는 블록도.
도 77은 수신 장치(12)를 적용 가능한 수신 시스템의 제3의 구성례를 도시하는 블록도.
도 78은 본 기술을 적용한 컴퓨터의 한 실시의 형태의 구성례를 도시하는 블록도.
[본 기술을 적용한 전송 시스템의 구성례]
도 7은, 본 기술을 적용한 전송 시스템(시스템이란, 복수의 장치가 논리적으로 집합한 물건을 말하고, 각 구성의 장치가 동일 케이스 중에 있는지의 여부는, 묻지 않는다)의 한 실시의 형태의 구성례를 도시하고 있다.
도 7에서, 전송 시스템은, 송신 장치(11)와 수신 장치(12)로 구성된다.
송신 장치(11)는, 고정 단말용이나 휴대 단말용의 방송프로그램의 송신(방송)(전송)를 행한다. 즉, 송신 장치(11)는, 예를 들면, 고정 단말용이나 휴대 단말용의 방송프로그램으로서의 화상 데이터나 음성 데이터 등의, 송신의 대상인 대상 데이터를 LDPC부호로 부호화하고, 예를 들면, 지상파로 어느 통신로(13)를 통하여 송신한다.
수신 장치(12)는, 예를 들면, 휴대 단말이고, 송신 장치(11)로부터 통신로(13)를 통하여 송신되어 오는 LDPC부호를 수신하고, 대상 데이터로 복호하여 출력한다.
여기서, 도 7의 전송 시스템에서 이용되는 LDPC부호는, AWGN(Additive White Gaussian Noise) 통신로에서 극히 높은 능력을 발휘한 것이 알려져 있다.
그렇지만, 지상파 등의 통신로(13)에서는, 버스트(burst) 오류나 이레이저(erasure)를 발생하는 일이 있다. 예를 들면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서는, D/U(Desired to Undesired Ratio)가 0dB(Undesired=echo의 파워가 Desired=메인 패스의 파워와 동등한)의 멀티 패스 환경에서, 에코(echo)(메인 패스 이외의 패스)의 지연(delay)에 응하여, 특정한 심볼의 파워가 0으로 되어 버리는(erasure) 경우가 있다.
또한, 플러터(flutter)(지연이 0이고 도플러(doppler) 주파수가 걸린 echo가 가산되는 통신로)에서도, D/U가 0dB인 경우에는, 도플러 주파수에 의해, 특정한 시각의 OFDM의 심볼 전체의 파워가 0이 되는(erasure) 경우가 생긴다.
또한, 수신 장치(12)측의, 송신 장치(11)로부터의 신호를 수신하는 안테나 등의 수신부(도시 생략)로부터 수신 장치(12)까지의 배선의 상황이나, 수신 장치(12)의 전원의 불안정성에 의해, 버스트 오류가 발생하는 일이 있다.
한편, LDPC부호의 복호에서는, 검사행렬(H)의 열, 나아가서는, LDPC부호의 부호비트에 대응하는 베리어블노드에서, 전술한 도 5에 도시한 바와 같이, LDPC부호의 부호비트(의 수신치(u0i))의 가산을 수반하는 식(1)의 베리어블노드 연산이 행하여지기 때문에, 그 베리어블노드 연산에 이용되는 부호비트에 에러가 생기면, 구하여진 메시지의 정밀도가 저하된다.
그리고, LDPC부호의 복호에서는, 체크노드에서, 그 체크노드에 연결되어 있는 베리어블노드에서 구하여진 메시지를 이용하여, 식(7)의 체크노드 연산이 행하여지기 때문에, 연결되어 있는 복수의 베리어블노드(에 대응하는 LDPC부호의 부호비트)가 동시에 에러(이레이저를 포함한다)가 되는 체크노드의 수가 많아지면, 복호의 성능이 열화된다.
즉, 예를 들면, 체크노드는, 그 체크노드에 연결되어 있는 베리어블노드의 2개 이상이 동시에 이레이저가 되면, 전 베리어블노드에, 값이 0일 확률과 1일 확률이 등확률(等確率)인 메시지를 되돌린다. 이 경우, 등확률의 메시지를 되돌리는 체크노드는, 1회의 복호 처리(1세트의 베리어블노드 연산 및 체크노드 연산)에 기여하지 않게 되고, 그 결과, 복호 처리의 반복 회수를 많이 필요로 하게 되어, 복호의 성능이 열화되고, 또한, LDPC부호의 복호를 행하는 수신 장치(12)의 소비 전력이 증대한다.
그래서, 도 7의 전송 시스템에서는, AWGN통신로에서의 성능을 유지하면서, 버스트 오류나 이레이저에의 내성을 향상시키도록 되어 있다.
[송신 장치(11)의 구성례]
도 8은, 도 7의 송신 장치(11)의 구성례를 도시하는 블록도이다.
송신 장치(11)에서는, 대상(對象) 데이터로서의 1 이상의 인풋 스트림(Input Streams)이, 모드 어댑테이션/멀티플렉서(Mode Adaptation/Multiplexer)(111)에 공급된다.
모드 어댑테이션/멀티플렉서(111)는, 모드 선택, 및, 그곳에 공급되는 1 이상의 인풋 스트림의 다중화를 행하고, 그 결과 얻어지는 데이터를, 패더(padder)(112)에 공급한다.
패더(112)는, 모드 어댑테이션/멀티플렉서(111)로부터의 데이터에 대해, 필요한 제로 채움(Null의 삽입)을 행하고, 그 결과 얻어지는 데이터를, BB 스크램블러(BB Scrambler)(113)에 공급한다.
BB 스크램블러(113)는, 패더(112)로부터의 데이터에, 에너지 확산 처리를 시행하고, 그 결과 얻어지는 데이터를, BCH 인코더(BCH encoder)(114)에 공급한다.
BCH 인코더(114)는, BB 스크램블러(113)로부터의 데이터를 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC부호화의 대상인 LDPC 대상 데이터로서, LDPC 인코더(LDPC encoder)(115)에 공급한다.
LDPC 인코더(115)는, BCH 인코더(114)로부터의 LDPC 대상 데이터에 대해, LDPC부호의 패리티비트에 대응하는 부분인 패리티행렬이 계단구조로 되어 있는 검사행렬에 따른 LDPC부호화를 행하고, LDPC 대상 데이터를 정보비트로 하는 LDPC부호를 출력한다.
즉, LDPC 인코더(115)는, LDPC 대상 데이터를, 예를 들면, DVB-T.2의 규격에 규정되어 있는 LDPC부호 등인 LDPC부호로 부호화하는 LDPC부호화를 행하고, 그 결과 얻어지는 LDPC부호를 출력한다.
여기서, DVB-T.2의 규격에서는, 부호길이가 16200비트이고, 부호화율이 3/5인 경우를 제외하고, DVB-S.2의 규격에 규정되어 있는 LDPC부호가 채용되고 있다. DVB-T.2의 규격에 규정되어 있는 LDPC부호는, IRA(Irregular Repeat Accumulate)부호이고, 그 LDPC부호의 검사행렬에서의 패리티행렬은, 계단구조로 되어 있다. 패리티행렬, 및, 계단구조에 관해서는, 후술한다. 또한, IRA부호에 대해서는, 예를 들면, "Irregular Repeat-Accumulate Codes," H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000에 기재되어 있다.
LDPC 인코더(115)가 출력하는 LDPC부호는, 비트 인터리버(116)에 공급된다.
비트 인터리버(116)는, LDPC 인코더(115)로부터의 LDPC부호에 대해, 후술하는 비트 인터리브를 행하고, 그 비트 인터리브 후의 LDPC부호를, QAM 인코더(QAM encoder)(117)에 공급한다.
QAM 인코더(117)는, 비트 인터리버(116)로부터의 LDPC부호를, 그 LDPC부호의 1비트 이상의 부호비트의 단위(심볼 단위)로, 직교 변조의 1개의 심볼을 나타내는 신호점에 매핑하여 직교 변조(다치(多値) 변조)를 행한다.
즉, QAM 인코더(117)는, 비트 인터리버(116)로부터의 LDPC부호를, 반송파와 동상(同相)의 I성분을 나타내는 I축과, 반송파와 직교하는 Q성분을 나타내는 Q축으로 규정된 IQ평면(IQ 콘스텔레이션)상의, LDPC부호의 직교 변조를 행하는 변조 방식에서 정하는 신호점에 매핑하여 직교 변조를 행한다.
여기서, QAM 인코더(117)에서 행하여지는 직교 변조의 변조 방식으로서는, 예를 들면, DVB-T의 규격에 규정되어 있는 변조 방식을 포함하는 변조 방식, 즉, 예를 들면, QPSK(Quadrature Phase Shift Keying)나, 16QAM(Quadrature Amplitude Modulation), 64QAM, 256QAM, 1024QAM, 4096QAM 등이 있다. QAM 인코더(117)에서, 어느 변조 방식에 의한 직교 변조가 행하여지든지는, 예를 들면, 송신 장치(11)의 오퍼레이터의 조작에 따라, 미리 설정된다. 또한, QAM 인코더(117)에서는, 그 밖에, 예를 들면, 4PAM(Pulse Amplitude Modulation) 그 밖의 직교 변조를 행하는 것이 가능하다.
QAM 인코더(117)에서의 처리에 의해 얻어지는 데이터(신호점에 매핑된 심볼)는, 시간 인터리버(Time Interleaver)(118)에 공급된다.
시간 인터리버(118)는, QAM 인코더(117)로부터의 데이터(심볼)에 대해, 심볼 단위로의 시간 인터리브(시간 방향의 인터리브)를 행하고, 그 결과 얻어지는 데이터를, MISO/MIMO 인코더(MISO/MIMO encoder)(119)에 공급한다.
MISO/MIMO 인코더(119)는, 시간 인터리버(118)로부터의 데이터(심볼)에, 시공간 부호화를 시행하고, 주파수 인터리버(Frequency Interleaver)(120)에 공급한다.
주파수 인터리버(120)는, MISO/MIMO 인코더(119)로부터의 데이터(심볼)에 대해, 심볼 단위로의 주파수 인터리브(주파수 방향의 인터리브)를 행하고, 프레임 빌더/리소스 앨로케이션부(Frame Builder & Resource Allocation)(131)에 공급한다.
한편, BCH 인코더(121)에는, 예를 들면, L1 등이라고 불리는 프리앤블 등의 전송 제어용의 제어 데이터(signaling)가 공급된다.
BCH 인코더(121)는, 그곳에 공급되는 제어 데이터를, BCH 인코더(114)와 마찬가지로 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC 인코더(122)에 공급한다.
LDPC 인코더(122)는, BCH 인코더(121)로부터의 데이터를, LDPC 대상 데이터로서, LDPC 인코더(115)와 마찬가지로 LDPC부호화하고, 그 결과 얻어지는 LDPC부호를, QAM 인코더(123)에 공급한다.
QAM 인코더(123)는, QAM 인코더(117)와 마찬가지로, LDPC 인코더(122)로부터의 LDPC부호를, 그 LDPC부호의 1비트 이상의 부호비트의 단위(심볼 단위)로, 직교 변조의 하나의 심볼을 나타내는 신호점에 매핑하여 직교 변조를 행하고, 그 결과 얻어지는 데이터(심볼)를, 주파수 인터리버(124)에 공급한다.
주파수 인터리버(124)는, 주파수 인터리버(120)와 마찬가지로, QAM 인코더(123)로부터의 데이터(심볼)에 대해, 심볼 단위로의 주파수 인터리브를 행하고, 프레임 빌더/리소스 앨로케이션부(131)에 공급한다.
프레임 빌더/리소스 앨로케이션부(131)는, 주파수 인터리버(120, 및, 124)로부터의 데이터(심볼)의 필요한 위치에, 파일럿(Pilot)의 심볼을 삽입하고, 그 결과 얻어지는 데이터(심볼)로부터, 소정의 수의 심볼로 구성되는 프레임을 구성하고, OFDM 생성부(OFDM generation)(132)에 공급한다.
OFDM 생성부(132)는, 프레임 빌더/리소스 앨로케이션부(131)로부터의 프레임으로부터, 그 프레임에 대응하는 OFDM 신호를 생성하고, 통신로(13)(도 7)를 통하여 송신한다.
도 9는, 도 8의 비트 인터리버(116)의 구성례를 도시하고 있다.
비트 인터리버(116)는, 데이터를 인터리브하는 데이터 처리 장치이고, 패리티 인터리버(parity interleaver)(23), 칼럼 트위스트 인터리버(column twist interleaver)(24), 및 디멀티플렉서(DEMUX)(25)로 구성된다.
패리티 인터리버(23)는, LDPC 인코더(115)로부터의 LDPC부호의 패리티비트를, 다른 패리티비트의 위치에 인터리브하는 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC부호를, 칼럼 트위스트 인터리버(24)에 공급한다.
칼럼 트위스트 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC부호에 대해, 칼럼 트위스트 인터리브를 행하고, 그 칼럼 트위스트 인터리브 후의 LDPC부호를, 디멀티플렉서(25)에 공급한다.
즉, LDPC부호는, 도 8의 QAM 인코더(117)에서, 그 LDPC부호의 1비트 이상의 부호비트를, 직교 변조의 하나의 심볼을 나타내는 신호점에 매핑하여 송신된다.
칼럼 트위스트 인터리버(24)에서는, LDPC 인코더(115)에서 이용되는 검사행렬의 임의의 1행에 있는 1에 대응하는 LDPC부호의 복수의 부호비트가, 하나의 심볼에 포함되지 않도록, 패리티 인터리버(23)로부터의 LDPC부호의 부호비트를 재병렬하는 재병렬 처리로서, 예를 들면, 후술하는 바와 같은 칼럼 트위스트 인터리브가 행하여진다.
디멀티플렉서(25)는, 칼럼 트위스트 인터리버(24)로부터의 LDPC부호에 대해, 심볼이 되는 LDPC부호의 2 이상의 부호비트의 위치를 교체하는 교체 처리를 행함으로써, AWGN에 대한 내성을 강화한 LDPC부호를 얻는다. 그리고, 디멀티플렉서(25)는, 교체 처리에 의해 얻어지는, LDPC부호의 2 이상의 부호비트를, 심볼로서, QAM 인코더(117)(도 8)에 공급한다.
다음에, 도 10은, 도 8의 LDPC 인코더(115)에서 LDPC부호화에 이용되는 검사행렬(H)을 도시하고 있다.
검사행렬(H)은, LDGM(Low-Density Generation Matrix) 구조로 되어 있고, LDPC부호의 부호비트 중의, 정보비트에 대응하는 부분의 정보행렬(HA)과, 패리티비트에 대응하는 패리티행렬(HT)에 의해, 식 H=[HA|HT](정보행렬(HA)의 요소를 좌측의 요소로 하고, 패리티행렬(HT)의 요소를 우측의 요소로 하는 행렬)로 나타낼 수 있다.
여기서, 1개의 LDPC부호(1부호어)의 부호비트 중의 정보비트의 비트수와, 패리티비트의 비트수를, 각각, 정보길이(K)와, 패리티길이(M)라고 말함과 함께, 1개의 LDPC부호의 부호비트의 비트수를, 부호길이(N)(=K+M)라 한다.
어느 부호길이(N)의 LDPC부호에 관한 정보길이(K)와 패리티길이(M)는, 부호화율에 의해 정해진다. 또한, 검사행렬(H)은, 행×열이 M×N의 행렬로 된다. 그리고, 정보행렬(HA)은, M×K의 행렬이 되고, 패리티행렬(HT)은, M×M의 행렬이 된다.
도 11은, DVB-T.2(및 DVB-S.2)의 규격에 규정되어 있는 LDPC부호의 검사행렬(H)의 패리티행렬(HT)을 도시하고 있다.
DVB-T.2의 규격에 규정되어 있는 LDPC부호의 검사행렬(H)의 패리티행렬(HT)은, 도 11에 도시하는 바와 같이, 1인 요소가, 말하자면 계단형상으로 병렬하는 계단구조로 되어 있다. 패리티행렬(HT)의 행무게는, 1행째에 대해서는 1이고, 나머지 모든 행에 대해서는 2로 되어 있다. 또한, 열무게는, 최후의 1열에 대해서는 1이고, 나머지 모든 열에서 2로 되어 있다.
이상과 같이, 패리티행렬(HT)이 계단구조로 되어 있는 검사행렬(H)의 LDPC부호는, 그 검사행렬(H)을 이용하여, 용이하게 생성할 수 있다.
즉, LDPC부호(1부호어)를, 행벡터(c)로 나타냄과 함께, 그 행벡터를 전치하여 얻어지는 열을, cT로 나타낸다. 또한, LDPC부호인 행벡터(c) 중의, 정보비트의 부분을, 행벡터(A)로 나타냄과 함께, 패리티비트의 부분을, 행벡터(T)로 나타내는 것으로 한다.
이 경우, 행벡터(c)는, 정보비트로서의 행벡터(A)와, 패리티비트로서의 행벡터(T)에 의해, 식 c=[A|T](행벡터(A)의 요소를 좌측의 요소로 하고, 행벡터(T)의 요소를 우측의 요소로 하는 행벡터)로 나타낼 수 있다.
검사행렬(H)과, LDPC부호로서의 행벡터(c=[A|T])란, 식 HcT=0을 충족시킬 필요가 있고, 이러한 식 HcT=0을 충족시키는 행벡터(c=[A|T])를 구성하는 패리티비트로서의 행벡터(T)는, 검사행렬(H=[HA|HT])의 패리티행렬(HT)이, 도 11에 도시한 계단구조로 되어 있는 경우에는, 식 HcT=0에서의 열벡터(HcT)의 1행째의 요소로부터 차례로, 각 행의 요소를 0으로 하여 가도록 함으로써, 축차적(逐次的)(순번)으로 구할 수 있다.
도 12는, DVB-T.2의 규격에 규정되어 있는 LDPC부호의 검사행렬(H)을 설명하는 도면이다.
DVB-T.2의 규격에 규정되어 있는 LDPC부호의 검사행렬(H)의 1열째부터의 KX열에 대해서는, 열무게가 X로, 그 후의 K3 에 대해서는, 열무게가 3으로, 그 후의 M-1열에 대해서는, 열무게가 2로, 최후의 1열에 대해서는, 열무게가 1로, 각각 되어 있다.
여기서, KX+K3+M-1+1은, 부호길이(N)와 동등하다.
도 13은, DVB-T.2의 규격에 규정되어 있는 LDPC부호의 각 부호화율(r)에 관한, 열수(KX, K3, 및 M), 및, 열무게(X)를 도시하는 도면이다.
DVB-T.2의 규격에서는, 64800비트와 16200비트의 부호길이(N)의 LDPC부호가 규정되어 있다.
그리고, 부호길이(N)가 64800비트인 LDPC부호에 대해서는, 11개의 부호화율(nominal rate)(1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 및 9/10)이 규정되어 있고, 부호길이(N)가 16200비트인 LDPC부호에 대해서는, 10개의 부호화율(1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 및 8/9)이 규정되어 있다.
여기서, 이하, 64800비트의 부호길이(N)를, 64k비트라고도 하고, 16200비트의 부호길이(N)를, 16k비트라고도 한다.
LDPC부호에 대해서는, 검사행렬(H)의 열무게가 큰 열에 대응하는 부호비트일수록, 에러 레이트가 낮은 것이 알려져 있다.
도 12 및 도 13에 도시한, DVB-T.2의 규격에 규정되어 있는 검사행렬(H)에서는, 선두측(좌측)의 열일수록, 열무게가 큰 경향에 있고, 따라서 그 검사행렬(H)에 대응하는 LDPC부호에 대해서는, 선두의 부호비트일수록, 에러에 강하고(에러에 대한 내성이 있고), 끝의 부호비트일수록, 에러에 약한 경향이 있다.
다음에, 도 14는, 도 8의 QAM 인코더(117)에서 16QAM이 행하여지는 경우의, 16개의 심볼(에 대응하는 신호점)의 IQ평면상의 배치를 도시하고 있다.
즉, 도 14의 A는, DVB-T.2의 16QAM의 심볼을 도시하고 있다.
16QAM에서는, 1심볼은, 4비트로 표시되고, 16(=24)개의 심볼이 존재한다. 그리고, 16개의 심볼은, IQ평면의 원점을 중심으로 하여, I방향×Q방향이 4×4의 정방형상이 되도록 배치되어 있다.
지금, 1심볼이 나타내는 비트열의, 최상위 비트부터 i+1비트째의 비트를, 비트 yi로 나타내는 것으로 하면, 16QAM의 1심볼이 나타내는 4비트는, 최상위 비트부터 차례로, 비트 y0, y1, y2, y3으로 나타낼 수 있다. 변조 방식이 16QAM인 경우에는, LDPC부호의 부호비트의 4비트가, 4비트 y0 내지 y3의 심볼(심볼값)로 (심볼화)된다.
도 14의 B는, 16QAM의 심볼이 나타내는 4비트(이하, 심볼비트라고도 한다) y0 내지 y3 각각에 대한 비트 경계를 도시하고 있다.
여기서, 심볼비트 yi(도 14에서는, i=0, 1, 2, 3)에 대한 비트 경계란, 그 심볼비트 yi가 0으로 되어 있는 심볼과, 1로 되어 있는 심볼과의 경계를 의미한다.
도 14의 B에 도시하는 바와 같이, 16QAM의 심볼이 나타내는 4심볼비트 y0 내지 y3 중의 최상위의 심볼비트 y0에 대해서는, IQ평면의 Q축의 1개소만이 비트 경계가 되고, 2번째(최상위 비트부터 2번째)의 심볼비트 y1에 대해서는, IQ평면의 I축의 1개소만이 비트 경계가 된다.
또한, 3번째의 심볼비트 y2에 대해서는, 4×4개의 심볼 중의, 왼쪽부터 1열째와 2열째와의 사이, 및 3열째와 4열째와의 사이의 2개소가, 비트 경계가 된다.
또한, 4번째의 심볼비트 y3에 대해서는, 4×4개의 심볼 중의, 위부터 1행째와 2행째와의 사이, 및 3행째와 4행째와의 사이의 2개소가, 비트 경계가 된다.
심볼이 나타내는 심볼비트 yi는, 비트 경계로부터 떨어져 있는 심볼이 많을수록, 틀리기 어렵고(에러 확률이 낮고), 비트 경계에 가까운 심볼이 많을수록, 틀리기 쉽다(에러 확률이 높다).
지금, 틀리기 어려운(에러에 강한) 비트를, 「강한 비트」라고 말함과 함께, 틀리기 쉬운(에러에 약한) 비트를, 「약한 비트」라는 것으로 하면, 16QAM의 심볼의 4심볼비트 y0 내지 y3에 대해서는, 최상위의 심볼비트 y0, 및 2번째의 심볼비트 y1가 강한 비트로 되어 있고, 3번째의 심볼비트 y2, 및 4번째의 심볼비트 y3가 약한 비트로 되어 있다.
도 15 내지 도 17은, 도 8의 QAM 인코더(117)에서 64QAM이 행하여지는 경우의, 64개의 심볼(에 대응하는 신호점)의 IQ평면상의 배치, 즉, DVB-T.2의 16QAM의 심볼을 도시하고 있다.
64QAM에서는, 1심볼은, 6비트를 나타내고, 64(=26)개의 심볼이 존재한다. 그리고, 64개의 심볼은, IQ평면의 원점을 중심으로 하여, I방향×Q방향이 8×8의 정방형상이 되도록 배치되어 있다.
64QAM의 1심볼의 심볼비트는, 최상위 비트부터 차례로, 비트 y0, y1, y2, y3, y4, y5로 나타낼 수 있다. 변조 방식이 64QAM인 경우에는, LDPC부호의 부호비트의 6비트는, 6비트의 심볼비트 y0 내지 y5의 심볼이 된다.
여기서, 도 15는, 64QAM의 심볼의 심볼비트 y0 내지 y5 중의, 최상위의 심볼비트 y0와, 2번째의 심볼비트 y1 각각에 대한 비트 경계를, 도 16은, 3번째의 심볼비트 y2와, 4번째의 심볼비트 y3 각각에 대한 비트 경계를, 도 17은, 5번째의 심볼비트 y4와, 6번째의 심볼비트 y5 각각에 대한 비트 경계를, 각각 나타내고 있다.
도 15에 도시하는 바와 같이, 최상위의 심볼비트 y0과, 2번째의 심볼비트 y1 각각에 대한 비트 경계는, 1개소로 되어 있다. 또한, 도 16에 도시하는 바와 같이, 3번째의 심볼비트 y2와, 4번째의 심볼비트 y3 각각에 대한 비트 경계는, 2개소로 되어 있고, 도 17에 도시하는 바와 같이, 5번째의 심볼비트 y4와, 6번째의 심볼비트 y5 각각에 대한 비트 경계는, 4개소로 되어 있다.
따라서 64QAM의 심볼의 심볼비트 y0 내지 y5에 대해서는, 최상위 심볼비트 y0, 및 2번째의 심볼비트 y1가, 강한 비트로 되어 있고, 3번째의 심볼비트 y2, 및 4번째의 심볼비트 y3이, 그 다음으로 강한 비트로 되어 있다. 그리고, 5번째의 심볼비트 y4와, 6번째의 심볼비트 y5은, 약한 비트로 되어 있다.
도 14, 나아가서는, 도 15 내지 도 17로부터, 직교 변조의 심볼의 심볼비트에 대해서는, 상위 비트가 강한 비트가 되고, 하위 비트가 약한 비트가 되는 경향이 있음을 알 수 있다.
여기서, 도 12 및 도 13에서 설명한 바와 같이, LDPC 인코더(115)(도 8)가 출력하는 LDPC부호에 대해서는, 에러에 강한 부호비트와, 에러에 약한 부호비트가 있다.
또한, 도 14 내지 도 17에서 설명한 바와 같이, QAM 인코더(117)에서 행하여지는 직교 변조의 심볼의 심볼비트에 대해서는, 강한 비트와 약한 비트가 있다.
따라서 LDPC부호의, 에러에 약한 부호비트를, 직교 변조의 심볼의, 약한 심볼비트로 할당하면, 전체로서, 에러에 대한 내성이 저하된다.
그래서, LDPC부호의, 에러에 약한 부호비트를, 직교 변조의 심볼의, 강한 비트(심볼비트)로 할당하는 경향으로, LDPC부호의 부호비트를 인터리브하는 인터리버가 제안되어 있다.
도 9의 디멀티플렉서(25)는, 그 인터리버의 처리를 행할 수가 있다.
도 18은, 도 9의 디멀티플렉서(25)의 처리를 설명하는 도면이다.
즉, 도 18의 A는, 디멀티플렉서(25)의 기능적인 구성례를 도시하고 있다.
디멀티플렉서(25)는, 메모리(31) 및 교체부(32)로 구성된다.
메모리(31)에는, LDPC 인코더(115)로부터의 LDPC부호가 공급된다.
메모리(31)는, 로우(row)(횡)방향으로 mb비트를 기억함과 함께, 칼럼(column)(종)방향으로 N/(mb)비트를 기억하는 기억 용량을 가지며, 그곳에 공급되는 LDPC부호의 부호비트를, 칼럼방향으로 기록하고, 로우방향으로 판독하여, 교체부(32)에 공급한다.
여기서, N(=정보길이(K)+패리티길이(M))는, 상술한 바와 같이, LDPC부호의 부호길이를 나타낸다.
또한, m은, 1심볼이 되는 LDPC부호의 부호비트의 비트수를 나타내고, b는 소정의 정의 정수로, m을 정수배하는데 이용되는 배수이다. 디멀티플렉서(25)는, 상술한 바와 같이, LDPC부호의 부호비트를 심볼호 하지만(심볼화하지만), 배수(b)는, 디멀티플렉서(25)가, 말하자면 한번의 심볼화에 의해 얻는 심볼의 개수를 나타낸다.
도 18의 A는, 변조 방식이 64QAM인 경우의 디멀티플렉서(25)의 구성례를 도시하고 있고, 따라서 1심볼이 되는 LDPC부호의 부호비트의 비트수(m)는, 6비트이다.
또한, 도 18의 A에서는, 배수(b)는 1로 되어 있고, 따라서 메모리(31)는, 칼럼방향×로우방향이 N/(6×1)×(6×1)비트의 기억 용량을 갖는다.
여기서, 메모리(31)의, 로우방향이 1비트인, 칼럼방향으로 늘어나는 기억 영역을, 이하, 적절히, 칼럼이라고 한다. 도 18의 A에서는, 메모리(31)는, 6(=6×1)개의 칼럼으로 구성된다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트를, 메모리(31)를 구성하는 칼럼의 위부터 아래방향(칼럼방향)로 기록하는 것이, 왼쪽부터 오른쪽방향의 칼럼을 향하여 행하여진다.
그리고, 부호비트의 기록이, 가장 오른쪽 칼럼의 맨 밑까지 종료하면, 메모리(31)를 구성하는 모든 칼럼의 1행째부터, 로우방향으로, 6비트(mb비트) 단위로, 부호비트가 판독되어, 교체부(32)에 공급된다.
교체부(32)는, 메모리(31)로부터의 6비트의 부호비트의 위치를 교체하는 교체 처리를 행하고, 그 결과 얻어지는 6비트를, 64QAM의 1심볼을 나타내는 6 심볼비트 y0, y1, y2, y3, y4, y5로서 출력한다.
즉, 메모리(31)로부터는, 로우방향으로, mb비트(여기서는, 6비트)의 부호비트가 판독되는데, 그, 메모리(31)로부터 판독되는 mb비트의 부호비트의, 최상위 비트부터 i비트째를(i=0, 1, …, mb-1), 비트 bi로 나타내는 것으로 하면, 메모리(31)로부터 로우방향으로 판독되는 6비트의 부호비트는, 최상위 비트부터 차례로, 비트 b0, b1, b2, b3, b4, b5로 나타낼 수 있다.
도 12 및 도 13에서 설명한 열무게의 관계로, 비트 b0의 방향에 있는 부호비트는, 에러에 강한 부호비트로 되어 있고, 비트 b5의 방향에 있는 부호비트는, 에러에 약한 부호비트로 되어 있다.
교체부(32)에서는, 메모리(31)로부터의 6비트의 부호비트 b0 내지 b5 중의, 에러에 약한 부호비트가, 64QAM의 1심볼의 심볼비트 y0 내지 y5 중의, 강한 비트로 할당되도록, 메모리(31)로부터의 6비트의 부호비트 b0 내지 b5의 위치를 교체하는 교체 처리를 행할 수가 있다.
여기서, 메모리(31)로부터의 6비트의 부호비트 b0 내지 b5를 어떻게 교체하여, 64QAM의 1심볼을 나타내는 6심볼비트 y0 내지 y5의 각각으로 할당하는지의 교체 방식으로서는, 각 사(社)로부터, 다양한 방식이 제안되어 있다.
도 18의 B는, 제1의 교체 방식을, 도 18의 C는, 제2의 교체 방식을, 도 18의 D는, 제3의 교체 방식을, 각각 도시하고 있다.
도 18의 B 내지 도 18의 D에서(후술하는 도 19에서도 마찬가지), 비트 bi와 yj를 연결하는 선분은, 부호비트 bi를, 심볼의 심볼비트 yj로 할당하는(심볼비트 yj인 위치로 교체하는) 것을 의미한다.
도 18의 B의 제1의 교체 방식으로서는, 3종류의 교체 방식 중의 어느 하나를 채용하는 것이 제안되어 있고, 도 18의 C의 제2의 교체 방식으로서는, 2종류의 교체 방식 중의 어느 하나를 채용하는 것이 제안되어 있다.
도 18의 D의 제3의 교체 방식으로서는, 6종류의 교체 방식을 순번대로 선택하여 이용하는 것이 제안되어 있다.
도 19는, 변조 방식이 64QAM이고(따라서 1심볼에 매핑된 LDPC부호의 부호비트의 비트수(m)는, 도 18과 마찬가지로 6비트이다), 또한, 배수(b)가 2인 경우의 디멀티플렉서(25)의 구성례와, 제4의 교체 방식을 도시하고 있다.
배수(b)가 2인 경우, 메모리(31)는, 칼럼방향×로우방향이 N/(6×2)×(6×2)비트의 기억 용량을 가지며, 12(=6×2)개의 칼럼으로 구성된다.
도 19의 A는, 메모리(31)에의 LDPC부호의 기록 순서를 도시하고 있다.
디멀티플렉서(25)에서는, 도 18에서 설명한 바와 같이, LDPC부호의 부호비트를, 메모리(31)를 구성하는 칼럼의 위부터 아래방향(칼럼방향)로 기록하는 것이, 왼쪽부터 오른쪽방향의 칼럼을 향하여 행하여진다.
그리고, 부호비트의 기록이, 가장 오른쪽 칼럼의 맨 밑까지 종료하면, 메모리(31)를 구성하는 모든 칼럼의 1행째부터, 로우방향으로, 12비트(mb비트) 단위로, 부호비트가 판독되고, 교체부(32)에 공급된다.
교체부(32)는, 메모리(31)로부터의 12비트의 부호비트의 위치를, 제4의 교체 방식으로 교체하는 교체 처리를 행하고, 그 결과 얻어지는 12비트를, 64QAM의 2심볼( b개의 심볼)을 나타내는 12비트, 즉, 64QAM의 1심볼을 나타내는 6심볼비트 y0, y1, y2, y3, y4, y5로, 다음의 1심볼을 나타내는 6심볼비트 y0, y1, y2, y3, y4, y5로서 출력한다.
여기서, 도 19의 B는, 도 19의 A의 교체부(32)에 의한 교체 처리의 제4의 교체 방식을 도시하고 있다.
또한, 배수(b)가 2인 경우(3 이상인 경우도 마찬가지), 교체 처리에서는, mb비트의 부호비트가, 연속하는 b개의 심볼의 mb비트의 심볼비트로 할당된다. 도 19를 포함하여, 이하에서는, 설명의 편의상, 연속하는 b개의 심볼의 mb비트의 심볼비트의 최상위 비트부터 i+1비트째를, 비트(심볼비트) yi로 나타낸다.
또한, 어떤 교체 방식이 적절한지, 즉, AWGN통신로에서의 에러 레이트를 보다 향상시키는지는, LDPC부호의 부호화율이나 부호길이, 변조 방식 등에 의해 다르다.
[패리티 인터리브]
다음에, 도 20 내지 도 22를 참조하여, 도 9의 패리티 인터리버(23)에 의한 패리티 인터리브에 관해 설명한다.
도 20은, LDPC부호의 검사행렬의 타너 그래프(의 일부)를 도시하고 있다.
체크노드는, 도 20에 도시하는 바와 같이, 그 체크노드에 연결되어 있는 베리어블노드(에 대응하는 부호비트)의 2개 등의 복수가 동시에 이레이저 등의 에러가 되면, 그 체크노드에 연결되어 있는 전 베리어블노드에, 값이 0인 확률과 1인 확률이 등확률의 메시지를 되돌린다. 이 때문에, 동일한 체크노드에 연결되어 있는 복수의 베리어블노드가 동시에 이레이저 등이 되면, 복호의 성능이 열화된다.
그런데, 도 8의 LDPC 인코더(115)가 출력하는, DVB-T.2의 규격에 규정되어 있는 LDPC부호는, IRA부호이고, 검사행렬(H)의 패리티행렬(HT)은, 도 11에 도시한 바와 같이, 계단구조로 되어 있다.
도 21은, 계단구조로 되어 있는 패리티행렬(HT)과, 그 패리티행렬(HT)에 대응하는 타너 그래프를 도시하고 있다.
즉, 도 21의 A는, 계단구조로 되어 있는 패리티행렬(HT)을 도시하고 있고, 도 21의 B는, 도 21의 A의 패리티행렬(HT)에 대응하는 타너 그래프를 도시하고 있다.
계단구조로 되어 있는 패리티행렬(HT)에서는, 각 행에서, 1인 요소가 인접한다(1행째를 제외한다). 이 때문에, 패리티행렬(HT)의 타너 그래프에서, 패리티행렬(HT)의 값이 1로 되어 있는 인접하는 2개의 요소의 열에 대응하는, 인접하는 2개의 베리어블노드는, 동일한 체크노드에 연결되어 있다.
따라서 버스트 오류나 이레이저 등에 의해, 상술한 인접하는 2개의 베리어블노드에 대응하는 패리티비트가 동시에 에러가 되면, 그 에러가 된 2개의 패리티비트에 대응하는 2개의 베리어블노드(패리티비트를 이용하여 메시지를 구하는 베리어블노드)에 연결되어 있는 체크노드는, 값이 0인 확률과 1인 확률이 등확률인 메시지를, 그 체크노드에 연결되어 있는 베리어블노드에 되돌리기 때문에, 복호의 성능이 열화된다. 그리고, 버스트 길이(연속해서 에러가 되는 패리티비트의 비트수)가 커지면, 등확률의 메시지를 되돌리는 체크노드가 증가하고, 복호의 성능은, 더욱 열화된다.
그래서, 패리티 인터리버(23)(도 9)는, 상술한 복호의 성능의 열화를 방지하기 위해, LDPC 인코더(115)로부터의, LDPC부호의 패리티비트를, 다른 패리티비트의 위치에 인터리브하는 패리티 인터리브를 행한다.
도 22는, 도 9의 패리티 인터리버(23)가 행하는 패리티 인터리브 후의 LDPC부호에 대응하는 검사행렬(H)의 패리티행렬(HT)을 도시하고 있다.
여기서, LDPC 인코더(115)가 출력하는, DVB-T.2의 규격에 규정되어 있는 LDPC부호에 대응하는 검사행렬(H)의 정보행렬(HA)은, 순회구조로 되어 있다.
순회구조란, 어느 열이, 다른 열을 사이클릭 시프트(cyclic shift)한 것과 일치하고 있는 구조를 말하고, 예를 들면, P열마다, 그 P열의 각 행의 1의 위치가, 그 P열의 최초의 열을, 패리티길이(M)를 제산(除算)하여 얻어지는 값(q)에 비례한 값만큼, 열방향으로 사이클릭 시프트한 위치로 되어 있는 구조도 포함된다. 이하, 적절히, 순회구조에 있어서 P열을, 순회구조의 단위의 열수라고 한다.
DVB-T.2의 규격에 규정되어 있는 LDPC부호로서는, 도 12 및 도 13에서 설명한 바와 같이, 부호길이(N)가 64800비트와 16200비트의, 2종류의 LDPC부호가 있고, 그 2 종류의 LDPC부호의 어느 것에 대해서도, 순회구조의 단위의 열수(P)가, 패리티길이(M)의 약수(約數) 중의, 1과 M을 제외한 약수의 1개인 360으로 규정되어 있다.
또한, 패리티길이(M)는, 부호화율에 의해 다른 값(q)을 이용하여, 식 M=q×P=q×360으로 표시되는 소수(素數) 이외의 값으로 되어 있다. 따라서 값(q)도, 순회구조의 단위의 열수(P)와 마찬가지로, 패리티길이(M)의 약수 중의, 1과 M을 제외한 약수의 다른 하나이고, 패리티길이(M)를, 순회구조의 단위의 열수(P)로 제산함에 의해 얻어진다(패리티길이(M)의 약수인 P 및 q의 곱은, 패리티길이(M)가 된다).
패리티 인터리버(23)는, 상술한 바와 같이, 정보길이를 K로 하고, 또한, 0 이상 P 미만의 정수를 x로 함과 함께, 0 이상 q 미만의 정수를 y로 하면, 패리티 인터리브로서, N비트의 LDPC부호의 부호비트 중의, K+qx+y+1번째의 부호비트를, K+Py+x+1번째의 부호비트의 위치에 인터리브한다.
K+qx+y+1번째의 부호비트, 및, K+Py+x+1번째의 부호비트는, 모두, K+1번째 이후의 부호비트이기 때문에, 패리티비트이고, 따라서 패리티 인터리브에 의하면, LDPC부호의 패리티비트의 위치가 이동된다.
이와 같은 패리티 인터리브에 의하면, 동일한 체크노드에 연결되는 베리어블노드(에 대응하는 패리티비트)가, 순회구조의 단위의 열수(P), 즉, 여기서는, 360비트만큼 떨어지기 때문에, 버스트 길이가 360비트 미만인 경우에는, 동일한 체크노드에 연결되어 있는 베리어블노드의 복수가 동시에 에러가 되는 사태를 피할 수 있고, 그 결과, 버스트 오류에 대한 내성을 개선할 수 있다.
또한, K+qx+y+1번째의 부호비트를, K+Py+x+1번째의 부호비트의 위치에 인터리브하는 패리티 인터리브 후의 LDPC부호는, 원래의 검사행렬(H)의, K+qx+y+1번째의 열을, K+Py+x+1번째의 열로 치환하는 열치환을 행하여 얻어지는 검사행렬(이하, 변환검사행렬이라고도 한다)의 LDPC부호에 일치한다.
또한, 변환검사행렬의 패리티행렬에는, 도 22에 도시하는 바와 같이, P열(도 22에서는, 360열)를 단위로 하는 의사(擬似)순회구조가 나타난다.
여기서, 의사순회구조란, 일부를 제외한 부분이 순회구조로 되어 있는 구조를 의미한다. DVB-T.2의 규격에 규정되어 있는 LDPC부호의 검사행렬에 대해, 패리티 인터리브에 상당하는 열치환을 시행하여 얻어지는 변환검사행렬은, 그 오른쪽구석 부분의 360행×360열의 부분(후술하는 시프트행렬)에, 1인 요소가 하나만 모자라고(0의 요소로 되어 있고), 그 점에서, (완전한) 순회구조가 아니라, 말하자면, 의사순회구조로 되어 있다.
또한, 도 22의 변환검사행렬은, 원래의 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열열치환 외에, 변환검사행렬이, 후술하는 구성행렬로 구성되도록 하기 위한 행의 치환(행치환)도 시행된 행렬로 되어 있다.
[칼럼 트위스트 인터리브]
다음에, 도 23 내지 도 26을 참조하여, 도 9의 칼럼 트위스트 인터리버(24)에 의한 재병렬 처리로서의 칼럼 트위스트 인터리브에 관해 설명한다.
도 8의 송신 장치(11)에서는, LDPC부호의 부호비트의 1비트 이상을, 1개의 심볼로서 송신한다. 즉, 예를 들면, 부호비트의 2비트를 1개의 심볼로 하는 경우에는, 변조 방식으로서, 예를 들면, QPSK가 사용되고, 부호비트의 4비트를 1개의 심볼로 하는 경우에는, 변조 방식으로서, 예를 들면, 16QAM이 사용된다.
부호비트의 2비트 이상을, 1개의 심볼로서 송신하는 경우, 어느 심볼에, 이레이저 등이 발생하면, 그 심볼의 부호비트는, 전부 에러(이레이저)가 된다.
따라서 복호의 성능을 향상시키기 위해, 동일한 체크노드에 연결되어 있는 베리어블노드(에 대응하는 부호비트)의 복수가 동시에 이레이저가 되는 확률을 저하시키려면, 1개의 심볼의 부호비트에 대응하는 베리어블노드가, 동일한 체크노드에 연결되는 것을 피할 필요가 있다.
한편, 상술한 바와 같이, LDPC 인코더(115)가 출력하는, DVB-T.2의 규격에 규정되어 있는 LDPC부호의 검사행렬(H)에서는, 정보행렬(HA)이 순회구조를 가지며, 패리티행렬(HT)이 계단구조를 갖고 있다. 그리고, 도 22에서 설명한 바와 같이, 패리티 인터리브 후의 LDPC부호의 검사행렬인 변환검사행렬에서는, 패리티행렬에도 순회구조(정확하게는, 상술한 바와 같이, 의사순회구조)가 나타난다.
도 23은, 변환검사행렬을 도시하고 있다.
즉, 도 23의 A는, 부호길이(N)가 64800비트이고, 부호화율(r)이 3/4인 LDPC부호의 검사행렬(H)의 변환검사행렬을 도시하고 있다.
도 23의 A에서는, 변환검사행렬에서, 값이 1로 되어 있는 요소의 위치가, 점(·)으로 나타나 있다.
도 23의 B는, 도 23의 A의 변환검사행렬의 LDPC부호, 즉, 패리티 인터리브 후의 LDPC부호를 대상으로 하여, 디멀티플렉서(25)(도 9)가 행하는 처리를 도시하고 있다.
도 23의 B에서는, 변조 방식을 16QAM으로 하여, 디멀티플렉서(25)의 메모리(31)를 구성하는 4칼럼에, 패리티 인터리브 후의 LDPC부호의 부호비트가, 칼럼방향으로 기록되어 있다.
메모리(31)를 구성하는 4칼럼에, 칼럼방향으로 기록된 부호비트는, 로우방향으로, 4비트 단위로 판독되어, 1심볼이 된다.
이 경우, 1심볼이 되는 4비트의 부호비트 B0, B1, B2, B3은, 도 23의 A의 변환검사행렬의, 임의의 1행에 있는 1에 대응하는 부호비트로 되어 있는 일이 있고, 이 경우, 그 부호비트 B0, B1, B2, B3 각각에 대응하는 베리어블노드는, 동일한 체크노드에 연결되어 있다.
따라서 1심볼의 4비트의 부호비트 B0, B1, B2, B3이, 변환검사행렬의 임의의 1행에 있는 1에 대응하는 부호비트로 되어 있는 경우에는, 그 심볼에, 이레이저가 발생하면, 부호비트 B0, B1, B2, B3 각각에 대응하는 베리어블노드가 연결되어 있는 동일한 체크노드에서, 적절한 메시지를 구할 수가 없고, 그 결과, 복호의 성능이 열화된다.
부호화율이 3/4 이외의 부호화율에 대해서도, 마찬가지로, 동일한 체크노드에 연결되어 있는 복수의 베리어블노드에 대응하는 복수의 부호비트가, 16QAM의 1개의 심볼로 되는 일이 있다.
그래서, 칼럼 트위스트 인터리버(24)는, 변환검사행렬의 임의의 1행에 있는 1에 대응하는 복수의 부호비트가, 1개의 심볼에 포함되지 않도록, 패리티 인터리버(23)로부터의 패리티 인터리브 후의 LDPC부호의 부호비트를 인터리브하는 칼럼 트위스트 인터리브를 행한다.
도 24는, 칼럼 트위스트 인터리브를 설명하는 도면이다.
즉, 도 24는, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)를 도시하고 있다.
메모리(31)는, 도 18에서 설명한 바와 같이, 칼럼(종)방향으로 mb비트를 기억함과 함께, 로우(횡)방향으로 N/(mb)비트를 기억하는 기억 용량을 가지며, mb개의 칼럼으로 구성된다. 그리고, 칼럼 트위스트 인터리버(24)는, 메모리(31)에 대해, LDPC부호의 부호비트를, 칼럼방향으로 기록하고, 로우방향으로 판독할 때의 기록 시작의 위치를 제어함으로써, 칼럼 트위스트 인터리브를 행한다.
즉, 칼럼 트위스트 인터리버(24)에서는, 복수의 칼럼 각각에 대해, 부호비트의 기록을 시작하는 기록 시작의 위치를, 적절히 변경함으로써, 로우방향으로 판독되는, 1심볼로 이루어지는 복수의 부호비트가, 변환검사행렬의 임의의 1행에 있는 1에 대응하는 부호비트가 되지 않도록 한다(검사행렬의 임의의 1행에 있는 1에 대응하는 복수의 부호비트가, 동일한 심볼에 포함되지 않도록, LDPC부호의 부호비트를 재병렬한다).
여기서, 도 24는, 변조 방식이 16QAM이고, 또한, 도 18에서 설명한 배수(b)가 1인 경우의, 메모리(31)의 구성례를 도시하고 있다. 따라서 1심볼에 되는 LDPC부호의 부호비트의 비트수(m)는, 4비트이고, 또한, 메모리(31)는, 4(=mb)개의 칼럼으로 구성되어 있다.
칼럼 트위스트 인터리버(24)는, (도 18의 디멀티플렉서(25)에 대신하여) LDPC부호의 부호비트를, 메모리(31)를 구성하는 4개의 칼럼의 위부터 아래방향(칼럼방향)로 기록하는 것을, 왼쪽부터 오른쪽방향의 칼럼을 향하여 행한다.
그리고, 부호비트의 기록이, 가장 오른쪽 칼럼까지 종료하면, 칼럼 트위스트 인터리버(24)는, 메모리(31)를 구성하는 모든 칼럼의 1행째부터, 로우방향으로, 4비트(mb비트) 단위로, 부호비트를 판독하고, 칼럼 트위스트 인터리브 후의 LDPC부호로서, 디멀티플렉서(25)의 교체부(32)(도 18, 도 19)에 출력한다.
단, 칼럼 트위스트 인터리버(24)에서는, 각 칼럼의 선두(맨 위)인 위치의 어드레스를 0으로 하여, 칼럼방향의 각 위치의 어드레스를, 승순의 정수로 나타내는 것으로 하면, 가장 왼쪽의 칼럼에 대해서는 기록 시작의 위치를, 어드레스가 0인 위치로 하고, (왼쪽부터) 2번째의 칼럼에 대해서는 기록 시작의 위치를, 어드레스가 2인 위치로 하고, 3번째의 칼럼에 대해서는 기록 시작의 위치를, 어드레스가 4인 위치로 하고, 4번째의 칼럼에 대해서는 기록 시작의 위치를, 어드레스가 7인 위치로 한다.
또한, 기록 시작의 위치가, 어드레스가 0인 위치 이외인 위치의 칼럼에 대해서는, 부호비트를, 가장 아래의 위치까지 기록한 후는, 선두(어드레스가 0인 위치)로 되돌아와, 기록 시작의 위치의 직전의 위치까지의 기록이 행하여진다. 그리고, 그 후, 다음(오른쪽)의 칼럼에의 기록이 행하여진다.
이상과 같은 칼럼 트위스트 인터리브를 행함에 의해, DVB-T.2의 규격에 규정되어 있는 LDPC부호에 대해, 동일한 체크노드에 연결되어 있는 복수의 베리어블노드에 대응하는 복수의 부호비트가, 16QAM의 1개의 심볼이 되는 것(동일한 심볼에 포함되는 것)를 회피할 수 있고, 그 결과, 이레이저가 있는 통신로에서의 복호의 성능을 향상시킬 수 있다.
도 25는, DVB-T.2의 규격에 규정되어 있는, 부호길이(N)가 64800인, 11개의 부호화율 각각의 LDPC부호에 대해, 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기록 시작의 위치의 어드레스를, 변조 방식마다 나타내고 있다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, QPSK가 채용됨에 의해, 1심볼의 비트수(m)가, 2비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 2×1(=mb)비트를 기억하는 2개의 칼럼을 가지며, 칼럼방향으로 64800/(2×1)비트를 기억한다.
그리고, 메모리(31)의 2개의 칼럼 중의 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 각각 된다.
또한, 예를 들면, 디멀티플렉서(25)(도 9)가 교체 처리의 교체 방식으로서, 도 18의 제1 내지 제3의 교체 방식중의 어느 하나가 채용되는 경우 등에, 배수(b)는 1이 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, QPSK가 채용됨에 의해, 1심볼의 비트수(m)가, 2비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 2×2비트를 기억하는 4개의 칼럼을 가지며, 칼럼방향으로 64800/(2×2)비트를 기억한다.
그리고, 메모리(31)의 4개의 칼럼 중의 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
또한, 예를 들면, 디멀티플렉서(25)(도 9)가 교체 처리의 교체 방식으로서, 도 19의 제4의 교체 방식이 채용되는 경우 등에, 배수(b)는 2로 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 16QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 4비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 4×1비트를 기억하는 4개의 칼럼을 가지며, 칼럼방향으로 64800/(4×1)비트를 기억한다.
그리고, 메모리(31)의 4개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 16QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 4비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 4×2비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 64800/(4×2)비트를 기억한다.
그리고, 메모리(31)의 8개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 64QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 6비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 6×1비트를 기억하는 6개의 칼럼을 가지며, 칼럼방향으로 64800/(6×1)비트를 기억한다.
그리고, 메모리(31)의 6개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 13인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 64QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 6비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 6×2비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 64800/(6×2)비트를 기억한다.
그리고, 메모리(31)의 12개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 256QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 8비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 8×1비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 64800/(8×1)비트를 기억한다.
그리고, 메모리(31)의 8개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 256QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 8비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 8×2비트를 기억하는 16개의 칼럼을 가지며, 칼럼방향으로 64800/(8×2)비트를 기억한다.
그리고, 메모리(31)의 16개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 15인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 16인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 22인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 22인 위치로, 13번째의 칼럼의 기록 시작의 위치는 어드레스가 27인 위치로, 14번째의 칼럼의 기록 시작의 위치는 어드레스가 27인 위치로, 15번째의 칼럼의 기록 시작의 위치는 어드레스가 28인 위치로, 16번째의 칼럼의 기록 시작의 위치는 어드레스가 32인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 1024QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 10비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 10×1비트를 기억하는 10개의 칼럼을 가지며, 칼럼방향으로 64800/(10×1)비트를 기억한다.
그리고, 메모리(31)의 10개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 6인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 11인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 13인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 15인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 17인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 18인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 1024QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 10비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 10×2비트를 기억하는 20개의 칼럼을 가지며, 칼럼방향으로 64800/(10×2)비트를 기억한다.
그리고, 메모리(31)의 20개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 6인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 6인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 13인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 14인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 14인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 16인 위치로, 13번째의 칼럼의 기록 시작의 위치는 어드레스가 21인 위치로, 14번째의 칼럼의 기록 시작의 위치는 어드레스가 21인 위치로, 15번째의 칼럼의 기록 시작의 위치는 어드레스가 23인 위치로, 16번째의 칼럼의 기록 시작의 위치는 어드레스가 25인 위치로, 17번째의 칼럼의 기록 시작의 위치는 어드레스가 25인 위치로, 18번째의 칼럼의 기록 시작의 위치는 어드레스가 26인 위치로, 19번째의 칼럼의 기록 시작의 위치는 어드레스가 28인 위치로, 20번째의 칼럼의 기록 시작의 위치는 어드레스가 30인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 4096QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 12비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 12×1비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 64800/(12×1)비트를 기억한다.
그리고, 메모리(31)의 12개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 4096QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 12비트인 경우, 도 25에 의하면, 메모리(31)는, 로우방향으로 12×2비트를 기억하는 24개의 칼럼을 가지며, 칼럼방향으로 64800/(12×2)비트를 기억한다.
그리고, 메모리(31)의 24개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 12인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 13인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 16인 위치로, 13번째의 칼럼의 기록 시작의 위치는 어드레스가 17인 위치로, 14번째의 칼럼의 기록 시작의 위치는 어드레스가 19인 위치로, 15번째의 칼럼의 기록 시작의 위치는 어드레스가 21인 위치로, 16번째의 칼럼의 기록 시작의 위치는 어드레스가 22인 위치로, 17번째의 칼럼의 기록 시작의 위치는 어드레스가 23인 위치로, 18번째의 칼럼의 기록 시작의 위치는 어드레스가 26인 위치로, 19번째의 칼럼의 기록 시작의 위치는 어드레스가 37인 위치로, 20번째의 칼럼의 기록 시작의 위치는 어드레스가 39인 위치로, 21번째의 칼럼의 기록 시작의 위치는 어드레스가 40인 위치로, 22번째의 칼럼의 기록 시작의 위치는 어드레스가 41인 위치로, 23번째의 칼럼의 기록 시작의 위치는 어드레스가 41인 위치로, 24번째의 칼럼의 기록 시작의 위치는 어드레스가 41인 위치로, 각각 된다.
도 26은, DVB-T.2의 규격에 규정되어 있는, 부호길이(N)가 16200인, 10개의 부호화율 각각의 LDPC부호에 대해, 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기록 시작의 위치의 어드레스를, 변조 방식마다 나타내고 있다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, QPSK가 채용됨에 의해, 1심볼의 비트수(m)가, 2비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 2×1비트를 기억하는 2개의 칼럼을 가지며, 칼럼방향으로 16200/(2×1)비트를 기억한다.
그리고, 메모리(31)의 2개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, QPSK가 채용됨에 의해, 1심볼의 비트수(m)가, 2비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 2×2비트를 기억하는 4개의 칼럼을 가지며, 칼럼방향으로 16200/(2×2)비트를 기억한다.
그리고, 메모리(31)의 4개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 16QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 4비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 4×1비트를 기억하는 4개의 칼럼을 가지며, 칼럼방향으로 16200/(4×1)비트를 기억한다.
그리고, 메모리(31)의 4개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 16QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 4비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 4×2비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 16200/(4×2)비트를 기억한다.
그리고, 메모리(31)의 8개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 21인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 64QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 6비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 6×1비트를 기억하는 6개의 칼럼을 가지며, 칼럼방향으로 16200/(6×1)비트를 기억한다.
그리고, 메모리(31)의 6개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 64QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 6비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 6×2비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 16200/(6×2)비트를 기억한다.
그리고, 메모리(31)의 12개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 6인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 256QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 8비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 8×1비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 16200/(8×1)비트를 기억한다.
그리고, 메모리(31)의 8개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 20인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 21인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 1024QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 10비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 10×1비트를 기억하는 10개의 칼럼을 가지며, 칼럼방향으로 16200/(10×1)비트를 기억한다.
그리고, 메모리(31)의 10개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 4인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 1024QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 10비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 10×2비트를 기억하는 20개의 칼럼을 가지며, 칼럼방향으로 16200/(10×2)비트를 기억한다.
그리고, 메모리(31)의 20개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 13번째의 칼럼의 기록 시작의 위치는 어드레스가 5인 위치로, 14번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 15번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 16번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 17번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 18번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 19번째의 칼럼의 기록 시작의 위치는 어드레스가 8인 위치로, 20번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 각각 된다.
배수(b)가 1이고, 또한, 변조 방식으로서, 예를 들면, 4096QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 12비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 12×1비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 16200/(12×1)비트를 기억한다.
그리고, 메모리(31)의 12개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 6인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 각각 된다.
배수(b)가 2이고, 또한, 변조 방식으로서, 예를 들면, 4096QAM이 채용됨에 의해, 1심볼의 비트수(m)가, 12비트인 경우, 도 26에 의하면, 메모리(31)는, 로우방향으로 12×2비트를 기억하는 24개의 칼럼을 가지며, 칼럼방향으로 16200/(12×2)비트를 기억한다.
그리고, 메모리(31)의 24개의 칼럼 중의, 1번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 5번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 6번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 7번째의 칼럼의 기록 시작의 위치는 어드레스가 0인 위치로, 8번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 9번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 10번째의 칼럼의 기록 시작의 위치는 어드레스가 1인 위치로, 11번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 12번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 13번째의 칼럼의 기록 시작의 위치는 어드레스가 2인 위치로, 14번째의 칼럼의 기록 시작의 위치는 어드레스가 3인 위치로, 15번째의 칼럼의 기록 시작의 위치는 어드레스가 7인 위치로, 16번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 17번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 18번째의 칼럼의 기록 시작의 위치는 어드레스가 9인 위치로, 19번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 20번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 21번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 22번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 23번째의 칼럼의 기록 시작의 위치는 어드레스가 10인 위치로, 24번째의 칼럼의 기록 시작의 위치는 어드레스가 11인 위치로, 각각 된다.
도 27은, 도 8의 LDPC 인코더(115), 비트 인터리버(116), 및, QAM 인코더(117)에서 행하여지는 처리를 설명하는 플로 차트이다.
LDPC 인코더(115)는, BCH 인코더(114)로부터, LDPC 대상 데이터가 공급되는 것을 기다리고, 스텝 S101에서, LDPC 대상 데이터를, LDPC부호로 부호화하고, 그 LDPC부호를, 비트 인터리버(116)에 공급하고, 처리는, 스텝 S102로 진행한다.
비트 인터리버(116)는, 스텝 S102에서, LDPC 인코더(115)로부터의 LDPC부호를 대상으로 하여, 비트 인터리브를 행하고, 그 비트 인터리브 후의 LDPC부호를 심볼화 한 심볼을, QAM 인코더(117)에 공급하고, 처리는, 스텝 S103으로 진행한다.
즉, 스텝 S102에서는, 비트 인터리버(116)(도 9)에서, 패리티 인터리버(23)가, LDPC 인코더(115)로부터의 LDPC부호를 대상으로 하여, 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC부호를, 칼럼 트위스트 인터리버(24)에 공급한다.
칼럼 트위스트 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC부호를 대상으로 하여, 칼럼 트위스트 인터리브를 행하고, 디멀티플렉서(25)에 공급한다.
디멀티플렉서(25)는, 칼럼 트위스트 인터리버(24)에 의한 칼럼 트위스트 인터리브 후의 LDPC부호의 부호비트를 교체하여, 교체 후의 부호비트를, 심볼의 심볼비트(심볼을 나타내는 비트)로 하는 교체 처리를 행한다.
여기서, 디멀티플렉서(25)에 의한 교체 처리는, 도 18 및 도 19에 도시한 제1 내지 제4의 교체 방식에 따라 행할 수 있는 외에, 할당 룰에 따라 행할 수 있다. 할당 룰은, LDPC부호의 부호비트를, 심볼을 나타내는 심볼비트로 할당하기 위한 룰이고, 그 상세에 관해서는, 후술한다.
디멀티플렉서(25)에 의한 교체 처리에 의해 얻어진 심볼은, 디멀티플렉서(25)로부터, QAM 인코더(117)에 공급된다.
QAM 인코더(117)는, 스텝 S103에서, 디멀티플렉서(25)로부터의 심볼을, QAM 인코더(117)에서 행하여지는 직교 변조의 변조 방식으로 정한 신호점에 매핑하고 직교 변조하고, 그 결과 얻어지는 데이터를, 시간 인터리버(118)에 공급한다.
이상과 같이, 패리티 인터리브나, 칼럼 트위스트 인터리브를 행함으로써, LDPC부호의 복수의 부호비트를 1개의 심볼로서 송신한 경우의, 이레이저나 버스트 오류에 대한 내성을 향상시킬 수 있다.
여기서, 도 9에서는, 설명의 편리를 위해, 패리티 인터리브를 행하는 블록인 패리티 인터리버(23)와, 칼럼 트위스트 인터리브를 행하는 블록인 칼럼 트위스트 인터리버(24)를, 별개로 구성하도록 하였지만, 패리티 인터리버(23)와 칼럼 트위스트 인터리버(24)는, 일체적으로 구성할 수 있다.
즉, 패리티 인터리브와, 칼럼 트위스트 인터리브는, 모두, 메모리에 대한 부호비트의 기록, 및 판독에 의해 행할 수 있고, 부호비트의 기록을 행하는 어드레스(기록 어드레스)를, 부호비트의 판독을 행하는 어드레스(판독 어드레스)로 변환하는 행렬에 의해 나타낼 수 있다.
따라서 패리티 인터리브를 나타내는 행렬과, 칼럼 트위스트 인터리브를 나타내는 행렬을 승산하여 얻어지는 행렬을 구하여 두면, 그 행렬에 의해, 부호비트를 변환함으로써, 패리티 인터리브를 행하고, 또한, 그 패리티 인터리브 후의 LDPC부호를 칼럼 트위스트 인터리브하는 결과를 얻을 수 있다.
또한, 패리티 인터리버(23)와 칼럼 트위스트 인터리버(24)에 더하여, 디멀티플렉서(25)도, 일체적으로 구성하는 것이 가능하다.
즉, 디멀티플렉서(25)에서 행하여지는 교체 처리도, LDPC부호를 기억하는 메모리(31)의 기록 어드레스를, 판독 어드레스로 변환하는 행렬에 의해 나타낼 수 있다.
따라서 패리티 인터리브를 나타내는 행렬, 칼럼 트위스트 인터리브를 나타내는 행렬, 및, 교체 처리를 나타내는 행렬을 승산하여 얻어지는 행렬을 구하여 두면, 그 행렬에 의해, 패리티 인터리브, 칼럼 트위스트 인터리브, 및, 교체 처리를, 일괄해서 행할 수 있다.
또한, 패리티 인터리브와, 칼럼 트위스트 인터리브에 대해서는, 그 중의 어느 한쪽만을 행하도록 하는 것, 또는, 모두 행하지 않도록 하는 것이 가능하다.
다음에, 도 28 내지 도 30을 참조하여, 도 8의 송신 장치(11)에 관해 행하는, 에러 레이트(bit error rate)를 계측하는 시뮬레이션에 관해 설명한다.
시뮬레이션은, D/U가 0dB인 플러터(flutter)가 있는 통신로를 채용하여 행하였다.
도 28은, 시뮬레이션에서 채용한 통신로의 모델을 도시하고 있다.
즉, 도 28의 A는, 시뮬레이션에서 채용한 플러터의 모델을 도시하고 있다.
또한, 도 28의 B는, 도 28의 A의 모델에서 표시되는 플러터가 있는 통신로의 모델을 도시하고 있다.
또한, 도 28의 B에서, H는, 도 28의 A의 플러터의 모델을 나타낸다. 또한, 도 28의 B에서, N은, ICI(Inter Carrier Interference)를 나타내고, 시뮬레이션에서는, 그 파워의 기대치(E[N2])를, AWGN으로 근사하였다.
도 29 및 도 30은, 시뮬레이션에서 얻어진 에러 레이트와, 플러터의 도플러 주파수(fd)와의 관계를 도시하고 있다.
또한, 도 29는, 변조 방식이 16QAM이고, 부호화율(r)이 (3/4)이고, 교체 방식이 제1의 교체 방식인 경우의, 에러 레이트와 도플러 주파수(fd)와의 관계를 도시하고 있다. 또한, 도 30은, 변조 방식이 64QAM이고, 부호화율(r)이 (5/6)이고, 교체 방식이 제1의 교체 방식인 경우의, 에러 레이트와 도플러 주파수(fd)와의 관계를 도시하고 있다.
또한, 도 29 및 도 30에서, 태선은, 패리티 인터리브, 칼럼 트위스트 인터리브, 및, 교체 처리의 전부를 행한 경우의, 에러 레이트와 도플러 주파수(fd)와의 관계를 도시하고 있고, 세선은, 패리티 인터리브, 칼럼 트위스트 인터리브, 및, 교체 처리 중의, 교체 처리만을 행한 경우의, 에러 레이트와 도플러 주파수(fd)와의 관계를 도시하고 있다.
도 29 및 도 30의 어느 것에서도, 패리티 인터리브, 칼럼 트위스트 인터리브, 및, 교체 처리의 전부를 행한 경우의 쪽이, 교체 처리만을 행한 경우보다도, 에러 레이트가 향상함(작아짐)을 알 수 있다.
[LDPC 인코더(115)의 구성례]
도 31은, 도 8의 LDPC 인코더(115)의 구성례를 도시하는 블록도이다.
또한, 도 8의 LDPC 인코더(122)도, 마찬가지로 구성된다.
도 12 및 도 13에서 설명한 바와 같이, DVB-T.2의 규격에서는, 64800비트와 16200비트와의 2가지의 부호길이(N)의 LDPC부호가 규정되어 있다.
그리고, 부호길이(N)가 64800비트인 LDPC부호에 대해서는, 11개의 부호화율(1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 및 9/10)이 규정되어 있고, 부호길이(N)가 16200비트인 LDPC부호에 대해서는, 10개의 부호화율(1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 및 8/9)이 규정되어 있다(도 12 및 도 13).
LDPC 인코더(115)는, 예를 들면, 이와 같은, 부호길이(N)가 64800비트나 16200비트의 각 부호화율의 LDPC부호에 의한 부호화(오류 정정 부호화)를, 부호길이(N)마다, 및 부호화율마다 준비된 검사행렬(H)에 따라 행할 수 있다.
LDPC 인코더(115)는, 부호화 처리부(601)와 기억부(602)로 구성된다.
부호화 처리부(601)는, 부호화율 설정부(611), 초기치 테이블 판독부(612), 검사행렬 생성부(613), 정보비트 판독부(614), 부호화 패리티 연산부(615), 및 제어부(616)로 구성되고, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터의 LDPC부호화를 행하고, 그 결과 얻어지는 LDPC부호를, 비트 인터리버(116)(도 8)에 공급한다.
즉, 부호화율 설정부(611)는, 예를 들면, 오퍼레이터의 조작 등에 응하여, LDPC부호의 부호길이(N)와 부호화율을 설정한다.
초기치 테이블 판독부(612)는, 부호화율 설정부(611)가 설정한 부호길이(N) 및 부호화율에 대응하는, 후술하는 검사행렬 초기치 테이블을, 기억부(602)로부터 판독한다.
검사행렬 생성부(613)는, 초기치 테이블 판독부(612)가 판독한 검사행렬 초기치 테이블에 의거하여, 부호화율 설정부(611)가 설정한 부호길이(N) 및 부호화율에 응한 정보길이(K)(=부호길이(N)-패리티길이(M))에 대응하는 정보행렬(HA)의 1인 요소를 열방향으로 360열마다(순회구조의 단위의 열수(P))의 주기로 배치하여 검사행렬(H)을 생성하고, 기억부(602)에 격납한다.
정보비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 정보길이(K)분의 정보비트를 판독한다(추출한다).
부호화 패리티 연산부(615)는, 검사행렬 생성부(613)가 생성한 검사행렬(H)을 기억부(602)로부터 판독하고, 그 검사행렬(H)을 이용하여, 정보비트 판독부(614)가 판독한 정보비트에 대한 패리티비트를 소정의 식에 의거하여 산출함에 의해, 부호어(LDPC부호)를 생성한다.
제어부(616)는, 부호화 처리부(601)를 구성하는 각 블록을 제어한다.
기억부(602)에는, 예를 들면, 64800비트나 16200비트 등의 부호길이(N) 각각에 관한, 도 12 및 도 13에 도시한 복수의 부호화율 등 각각에 대응하는 복수의 검사행렬 초기치 테이블 등이 격납되어 있다. 또한, 기억부(602)는, 부호화 처리부(601)의 처리상 필요한 데이터를 일시 기억한다.
도 32는, 도 31의 LDPC 인코더(115)의 처리를 설명하는 플로 차트이다.
스텝 S201에서, 부호화율 설정부(611)는, LDPC부호화를 행하는 부호길이(N) 및 부호화율(r)을 결정(설정)한다.
스텝 S202에서, 초기치 테이블 판독부(612)는, 부호화율 설정부(611)에 의해 결정된 부호길이(N) 및 부호화율(r)에 대응하는, 미리 정해진 검사행렬 초기치 테이블을, 기억부(602)로부터 판독한다.
스텝 S203에서, 검사행렬 생성부(613)는, 초기치 테이블 판독부(612)가 기억부(602)로부터 판독한 검사행렬 초기치 테이블을 이용하여, 부호화율 설정부(611)에 의해 결정된 부호길이(N) 및 부호화율(r)의 LDPC부호의 검사행렬(H)을 구하고(생성하고), 기억부(602)에 공급하여 격납한다.
스텝 S204에서, 정보비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 부호화율 설정부(611)에 의해 결정된 부호길이(N) 및 부호화율(r)에 대응하는 정보길이(K)(=N×r)의 정보비트를 판독함과 함께, 검사행렬 생성부(613)가 구한 검사행렬(H)을, 기억부(602)로부터 판독하고, 부호화 패리티 연산부(615)에 공급한다.
스텝 S205에서, 부호화 패리티 연산부(615)는, 식(8)을 충족시키는 부호어(c)의 패리티비트를 순차적으로 연산한다.
HcT=0 …(8)
식(8)에서, c는, 부호어(LDPC부호)로서의 행벡터를 나타내고, cT는, 행벡터(c)의 전치(轉置)를 나타낸다.
여기서, 상술한 바와 같이, LDPC부호(1부호어)로서의 행벡터(c) 중의, 정보비트의 부분을, 행벡터(A)로 나타냄과 함께, 패리티비트의 부분을, 행벡터(T)로 나타내는 경우에는, 행벡터(c)는, 정보비트로서의 행벡터(A)와, 패리티비트로서의 행벡터(T)에 의해, 식 c=[A|T]으로 나타낼 수 있다.
검사행렬(H)과, LDPC부호로서의 행벡터(c=[A|T])는, 식 HcT=0을 충족시킬 필요가 있고, 이러한 식 HcT=0을 충족시키는 행벡터(c=[A|T])를 구성하는 패리티비트로서의 행벡터(T)는, 검사행렬(H=[HA|HT])의 패리티행렬(HT)이, 도 11에 도시한 계단구조로 되어 있는 경우에는, 식 HcT=0에서의 열벡터(HcT)의 1행째의 요소로부터 차례로, 각 행의 요소를 0으로 하여 가도록 함으로써, 순차적으로 구할 수 있다.
부호화 패리티 연산부(615)는, 정보비트(A)에 대해, 패리티비트(T)를 구하면, 그 정보비트(A)와 패리티비트(T)에 의해 표시되는 부호어(c=[A|T])를, 정보비트(A)의 LDPC부호화 결과로서 출력한다.
그 후, 스텝 S206에서, 제어부(616)는, LDPC부호화를 종료하는지의 여부를 판정한다. 스텝 S206에서, LDPC부호화를 종료하지 않는다고 판정된 경우, 즉, 예를 들면, LDPC부호화하여야 할 LDPC 대상 데이터가, 아직 있는 경우, 처리는, 스텝 S201(또는, 스텝 S204)로 되돌아와, 이하, 스텝 S201(또는, 스텝 S204) 내지 S206의 처리가 반복된다.
또한, 스텝 S206에서, LDPC부호화를 종료한다고 판정된 경우, 즉, 예를 들면, LDPC부호화하여야 할 LDPC 대상 데이터가 없는 경우, LDPC 인코더(115)는, 처리를 종료한다.
이상과 같이, 각 부호길이(N), 및, 각 부호화율(r)에 대응하는 검사행렬 초기치 테이블이 준비되어 있고, LDPC 인코더(115)는, 소정의 부호길이(N)의, 소정의 부호화율(r)의 LDPC부호화를, 그 소정의 부호길이(N), 및, 소정의 부호화율(r)에 대응하는 검사행렬 초기치 테이블로부터 생성되는 검사행렬(H)을 이용하여 행한다.
[검사행렬 초기치 테이블의 예]
검사행렬 초기치 테이블은, 검사행렬(H)의, LDPC부호(검사행렬(H)에 의해 정의된 LDPC부호)의 부호길이(N) 및 부호화율(r)에 응한 정보길이(K)에 대응하는 정보행렬(HA)(도 10)의 1인 요소의 위치를 360열(순회구조의 단위의 열수(P))마다 나타내는 테이블로서, 각 부호길이(N) 및 각 부호화율(r)의 검사행렬(H)마다, 미리 작성된다.
도 33은, 검사행렬 초기치 테이블의 예를 도시하는 도면이다.
즉, 도 33은, DVB-T.2의 규격에 규정되어 있는, 부호길이(N)가 16200비트의, 부호화율(DVB-T.2의 표기상의 부호화율)(r)이 1/4의 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
검사행렬 생성부(613)(도 31)는, 검사행렬 초기치 테이블을 이용하여, 이하와 같이, 검사행렬(H)을 구한다.
즉, 도 34는, 검사행렬 초기치 테이블로부터 검사행렬(H)을 구하는 방법을 도시하고 있다.
또한, 도 34의 검사행렬 초기치 테이블은, DVB-T.2의 규격에 규정되어 있는, 부호길이(N)가 16200비트의, 부호화율(r)이 2/3인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
검사행렬 초기치 테이블은, 상술한 바와 같이, LDPC부호의 부호길이(N) 및 부호화율(r)에 응한 정보길이(K)에 대응하는 정보행렬(HA)(도 10)의 1인 요소의 위치를, 360열(순회구조의 단위의 열수(P))마다 나타내는 테이블로서, 그 i행째에는, 검사행렬(H)의 1+360×(i-1)열째의 1인 요소의 행 번호(검사행렬(H)의 1행째의 행 번호를 0으로 하는 행 번호)가, 그 1+360×(i-1)열째의 열이 갖는 열무게의 수만큼 병렬하여 있다.
여기서, 검사행렬(H)의, 패리티길이(M)에 대응하는 패리티행렬(HT)(도 10)은, 도 21에 도시한 바와 같이 정하여 있기 때문에, 검사행렬 초기치 테이블에 의하면, 검사행렬(H)의, 정보길이(K)에 대응하는 정보행렬(HA)(도 10)이 구하여진다.
검사행렬 초기치 테이블의 행수(k+1)는, 정보길이(K)에 따라 다르다.
정보길이(K)와, 검사행렬 초기치 테이블의 행수(k+1)와의 사이에는, 식(9)의 관계가 성립된다.
K=(k+1)×360 …(9)
여기서, 식(9)의 360은, 도 22에서 설명한 순회구조의 단위의 열수(P)이다.
도 34의 검사행렬 초기치 테이블에서는, 1행째부터 3행째까지, 13개의 수치가 병렬하고, 4행째부터 k+1(도 34에서는, 30행째)행째까지, 3개의 수치가 병렬하여 있다.
따라서 도 34의 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H)의 열무게는, 1열째부터, 1+360×(3-1)-1열째까지는, 13이고, 1+360×(3-1)열째부터, K열째까지는, 3이다.
도 34의 검사행렬 초기치 테이블의 1행째는, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622로 되어 있고, 이것은, 검사행렬(H)의 1열째에서, 행 번호가, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622인 행의 요소가 1인 것(또한, 다른 요소가 0인 것)을 나타내고 있다.
또한, 도 34의 검사행렬 초기치 테이블의 2행째는, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108로 되어 있고, 이것은, 검사행렬(H)의 361열째(=1+360×(2-1))에서, 행 번호가, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108인 행의 요소가 1인 것을 나타내고 있다.
이상과 같이, 검사행렬 초기치 테이블은, 검사행렬(H)의 정보행렬(HA)의 1인 요소의 위치를 360열마다 나타낸다.
검사행렬(H)의 1+360×(i-1)열째 이외의 열, 즉, 2+360×(i-1)열째부터, 360×i열째까지의 각 열은, 검사행렬 초기치 테이블에 의해 정해지는 1+360×(i-1)열째의 1인 요소를, 패리티길이(M)에 따라 아래방향(열의 아래방향)으로, 주기적으로 사이클릭 시프트하여 배치한 것으로 되어 있다.
즉, 예를 들면, 2+360×(i-1)열째는, 1+360×(i-1)열째를, M/360(=q)만큼 아래방향으로 사이클릭 시프트한 것로 되어 있고, 다음의 3+360×(i-1)열째는, 1+360×(i-1)열째를, 2×M/360(=2×q)만큼 아래방향으로 사이클릭 시프트한 것(2+360×(i-1)열째를, M/360(=q)만큼 아래방향으로 사이클릭 시프트한 것)으로 되어 있다.
지금, 검사행렬 초기치 테이블의 i행째(위부터 i번째)의 j열째(왼쪽부터 j번째)의 수치를, hi ,j로 나타냄과 함께, 검사행렬(H)의 w열째의, j개째의 1인 요소의 행 번호를, Hw -j로 나타내는 것으로 하면, 검사행렬(H)의 1+360×(i-1)열째 이외의 열인 w열째의, 1인 요소의 행 번호 Hw -j는, 식(10)으로 구할 수 있다.
Hw -j=mod{hi ,j+mod((w-1), P)×q, M) …(10)
여기서, mod(x, y)는 x를 y로 나눈 나머지를 의미한다.
또한, P는, 상술한 순회구조의 단위의 열수이고, 예를 들면, DVB-T.2의 규격에서는, 상술한 바와 같이, 360이다. 또한, q는, 패리티길이(M)를, 순회구조의 단위의 열수(P)(=360)로 제산함에 의해 얻어지는 값(M/360)이다.
검사행렬 생성부(613)(도 31)는, 검사행렬 초기치 테이블에 의해, 검사행렬(H)의 1+360×(i-1)열째의 1인 요소의 행 번호를 특정한다.
또한, 검사행렬 생성부(613)(도 31)는, 검사행렬(H)의 1+360×(i-1)열째 이외의 열인 w열째의, 1인 요소의 행 번호 Hw -j를, 식(10)에 따라 구하고, 이상에 의해 얻어진 행 번호의 요소를 1로 하는 검사행렬(H)을 생성한다.
[휴대 단말용으로 적절한 LDPC부호]
그런데, 휴대 단말용의 디지털 방송은, 고정 단말용의 디지털 방송의 규격인, 예를 들면, DVB-T.2에 준거한 송신 장치, 및, 수신 장치의 사양을, 가능한 한 변경하지 않고 행할 수 있으면, 비용의 면에서 유리하다.
여기서, DVB-T.2에서는, 부호길이(N)가 64k비트 및 16k비트의, 2개의 부호길이의 LDPC부호가 규정되어 있다.
가령, 휴대 단말용의 디지털 방송에서, DVB-T.2에 규정되어 있는 LDPC부호를 채용하는 것으로 하면, 긴 부호길이의 LDPC부호보다도, 짧은 부호길이의 LDPC부호의 쪽이, LDPC부호의 복호시 등에 필요한 메모리나 지연을 작게 할 수 있기 때문에, 휴대 단말용의 디지털 방송에는, DVB-T.2에 규정되어 있는 2개의 부호길이의 LDPC부호 중의, 부호길이가 짧은 16k비트의 LDPC부호를 채용하는 것이 적절하다.
그렇지만, 휴대 단말에서는, LDPC부호의 복호 등의 처리에 필요한 부하를 경감하기 위해, 예를 들면, LDPC부호의 복호의 반복 회수(반복 복호 회수(C))가, 고정 단말의 경우보다도 제한되는 일이 있고, 휴대 단말용의 디지털 방송에 관해서는, DVB-T.2에 규정되어 있는 16k비트의 LDPC부호에서는, 에러에 대한 내성이 충분하지 않은 것이 있을 수 있다.
그래서, 송신 장치(11)(도 7)에서는, DVB-T.2에 규정되어 있는 16k비트의 LDPC부호보다도 에러에 대한 내성이 있는 16k비트의 새로운 LDPC부호를, 휴대 단말용의 디지털 방송에 적절한 LDPC부호(이하, 휴대용 LDPC부호라고도 한다)로서 이용하여, 휴대 단말용의 디지털 방송을 행할 수가 있다.
또한, 휴대용 LDPC부호에 대해서는, DVB-T.2와의 친화성(compatibility)을, 가능한 한 유지하는 관점에서, DVB-T.2에 규정되어 있는 LDPC부호와 마찬가지로, 검사행렬(H)의 패리티행렬(HT)은, 계단구조로 한다(도 11).
또한, 휴대용 LDPC부호에 대해서는, DVB-T.2에 규정되어 있는 LDPC부호와 마찬가지로, 검사행렬(H)의 정보행렬(HA)은, 순회구조로 하여, 순회구조의 단위의 열수(P)도, 360으로 한다.
도 35 내지 도 43은, 이상과 같은, 부호길이(N)가 16k비트의 (휴대용)LDPC부호의 검사행렬 초기치 테이블의 예를 도시하는 도면이다.
즉, 도 35는, 부호길이(N)가 16k비트의, 부호화율(r)인 1/5의 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 36은, 부호길이(N)가 16k비트의, 부호화율(r)이 4/15인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 37은, 부호길이(N)가 16k비트의, 부호화율(r)인 1/3의 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 38은, 부호길이(N)가 16k비트의, 부호화율(r)이 2/5의 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 39는, 부호길이(N)가 16k비트의, 부호화율(r)이 4/9인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 40은, 부호길이(N)가 16k비트의, 부호화율(r)이 7/15인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 41은, 부호길이(N)가 16k비트의, 부호화율(r)이 8/15인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 42는, 부호길이(N)가 16k비트의, 부호화율(r)이 3/5인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
도 43은, 부호길이(N)가 16k비트의, 부호화율(r)이 2/3인 검사행렬(H)에 대한 검사행렬 초기치 테이블을 도시하고 있다.
LDPC 인코더(115)(도 8, 도 31)는, 휴대 단말용의 디지털 방송에 관해서는, 도 35 내지 도 43에 도시한 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H)을 이용하여, 부호길이(N)가 16k비트의, 부호화율(r)이 1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3인 9종류 중의 어느 하나의 LDPC부호에의 부호화를 행한다.
도 35 내지 도 43의 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H)을 이용하여 얻어지는 LDPC부호는, 성능이 좋은 LDPC부호로 되어 있다.
여기서, 성능이 좋은 LDPC부호란, 적절한 검사행렬(H)로부터 얻어지는 LDPC부호이다.
또한, 적절한 검사행렬(H)이란, 검사행렬(H)로부터 얻어지는 LDPC부호를, 낮은 Es/N0(1심볼당의 신호전력 대(對) 잡음전력비), 또는 Eb/No(1비트당의 신호전력 대 잡음전력비)로 송신한 때에, BER(Bit Error Rate)를 보다 작게 하는, 소정의 조건을 충족시키는 검사행렬이다.
적절한 검사행렬(H)은, 예를 들면, 소정의 조건을 충족시키는 다양한 검사행렬로부터 얻어지는 LDPC부호를, 낮은 Es/No로 송신한 때의 BER을 계측하는 시뮬레이션을 행함에 의해 구할 수 있다.
적절한 검사행렬(H)이 충족시켜야 할 소정의 조건으로서는, 예를 들면, 덴시티 에볼루션(Density Evolution)이라고 불리는 부호의 성능의 해석법으로 얻어지는 해석 결과가 양호한 것, 사이클4라고 불리는, 1인 요소의 루프가 존재하지 않는 것, 등이 있다.
여기서, 정보행렬(HA)에서, 사이클4와 같이, 1인 요소가 밀집하고 있으면, LDPC부호의 복호 성능이 열화되는 것이 알려져 있고, 이 때문에, 적절한 검사행렬(H)이 충족시켜야 할 소정의 조건으로서, 사이클4가 존재하지 않을 것이 요구된다.
또한, 적절한 검사행렬(H)이 충족시켜야 할 소정의 조건은, LDPC부호의 복호 성능의 향상이나, LDPC부호의 복호 처리의 용이화(단순화) 등의 관점에서 적절히 결정할 수 있다.
도 44 및 도 45는, 적절한 검사행렬(H)이 충족시켜야 할 소정의 조건으로서의 해석 결과를 얻을 수 있는 덴시티 에볼루션를 설명하는 도면이다.
덴시티 에볼루션이란, 후술하는 데그리 시퀀스(degree sequence)로 특징지어지는 부호길이(N)가 ∞인 LDPC부호전체(앙상블(ensemble))에 대해, 그 에러 확률의 기대치를 계산하는, 부호의 해석법이다.
예를 들면, AWGN 채널상에서, 노이즈의 분산치를 0으로부터 점점 크게 하여 가면, 어느 앙상블의 에러 확률의 기대치는, 최초는 0이지만, 노이즈의 분산치가, 어느 임계치(threshold) 이상이 되면, 0이 아니게 된다.
덴시티 에볼루션에 의하면, 그 에러 확률의 기대치가 0이 아니게 되는, 노이즈의 분산치의 임계치(이하, 성능 임계치라고도 한다)를 비교함으로써, 앙상블의 성능(검사행렬이 적절)의 좋고 나쁨을 정할 수 있다.
또한, 구체적인 LDPC부호에 대해, 그 LDPC부호가 속하는 앙상블을 결정하고, 그 앙상블에 대해 덴시티 에볼루션를 행하면 그 LDPC부호가 대략적인 성능을 예상할 수 있다.
따라서 성능이 좋은 LDPC부호는, 성능이 좋은 앙상블을 찾으면, 그 앙상블에 속하는 LDPC부호의 중에서 찾는 것을 할 수 있다.
여기서, 상술한 데그리 시퀀스란, LDPC부호의 부호길이(N)에 대해, 각 값의 무게를 갖는 베리어블노드나 체크노드가 어느 정도의 비율만 있는지를 나타낸다.
예를 들면, 부호화율이 1/2인 regular(3,6)LDPC부호는, 모든 베리어블노드의 무게(열무게)가 3이고, 모든 체크노드의 무게(행무게)가 6이라는 데그리 시퀀스에 의해 특징지어지는 앙상블에 속한다.
도 44는, 그와 같은 앙상블의 타너 그래프(Tanner graph)를 도시하고 있다.
도 44의 타너 그래프에서는, 도면 중 둥근표시(○표시)로 나타내는 베리어블노드가, 부호길이(N)와 같은 N개만 존재하고, 도면 중 사각형(□표시)로 나타내는 체크노드가, 부호길이(N)에 부호화율 1/2를 승산한 승산치와 같은 N/2개만큼 존재한다.
각 베리어블노드에는, 열무게과 같은 3개의 가지(edge)가 접속되어 있고, 따라서 N개의 베리어블노드에 접속하고 있는 가지는, 전부에서, 3N개만큼 존재한다.
또한, 각 체크노드에는, 행무게과 동등한 6개의 가지가 접속되어 있고, 따라서 N/2개의 체크노드에 접속하고 있는 가지는, 전부에서, 3N개만큼 존재한다.
또한, 도 44의 타너 그래프에서는, 1개의 인터리버가 존재한다.
인터리버는, N개의 베리어블노드에 접속하고 있는 3N개의 가지를 랜덤하게 재병렬하여, 그 재병렬 후의 각지를, N/2개의 체크노드에 접속하고 있는 3N개의 가지 중의 어느 하나에 연결한다.
인터리버에서의, N개의 베리어블노드에 접속하고 있는 3N개의 가지를 재병렬하는 재병렬 패턴은, (3N)!(=(3N)×(3N-1)××…×1)가지만큼 있다. 따라서 모든 베리어블노드의 무게가 3이고, 모든 체크노드의 무게가 6이라는 데그리 시퀀스에 의해 특징지어지는 앙상블은, (3N)!개의 LDPC부호의 집합으로 된다.
성능이 좋은 LDPC부호(적절한 검사행렬)을 구하는 시뮬레이션에서는, 덴시티 에볼루션에서, 멀티 에지 타입(multi-edge type)의 앙상블을 이용하였다.
멀티 에지 타입에서는, 베리어블노드에 접속하고 있는 가지와, 체크노드에 접속하고 있는 가지가 경유하는 인터리버가, 복수(multi edge)에 분할되고, 이에 의해, 앙상블의 특징지움이, 보다 엄밀하게 행하여진다.
도 45는, 멀티 에지 타입의 앙상블의 타너 그래프의 예를 도시하고 있다.
도 45의 타너 그래프에서는, 제1 인터리버와 제2 인터리버와의 2개의 인터리버가 존재한다.
또한, 도 45의 타너 그래프에서는, 제1 인터리버에 연결되는 가지가 1개이고, 제2 인터리버에 연결되는 가지가 0개인 베리어블노드가 v1개만큼, 제1 인터리버에 연결되는 가지가 1개이고, 제2 인터리버에 연결되는 가지가 2개인 베리어블노드가 v2개만큼, 제1 인터리버에 연결되는 가지가 0개이고, 제2 인터리버에 연결되는 가지가 2개인 베리어블노드가 v3개만큼, 각각 존재한다.
또한, 도 45의 타너 그래프에서는, 제1 인터리버에 연결되는 가지가 2개이고, 제2 인터리버에 연결되는 가지가 0개인 체크노드가 c1개만큼, 제1 인터리버에 연결되는 가지가 2개이고, 제2 인터리버에 연결되는 가지가 2개인 체크노드가 c2개만큼, 제1 인터리버에 연결된 가지가 0개이고, 제2 인터리버에 연결되는 가지가 3개인 체크노드가 c3개만큼, 각각 존재한다.
여기서, 덴시티 에볼루션과, 그 실장(實裝)에 관해서는, 예를 들면, "On the Design of Low-Density Parity-Check Codes within 0.0045dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson, R.Urbanke, IEEE Communications Leggers, VOL. 5, NO. 2, Feb 2001에 기재되어 있다.
도 35 내지 도 43의 휴대용 LDPC부호(의 검사행렬 초기치 테이블)를 구하는 시뮬레이션에서는, 멀티 에지 타입의 덴시티 에볼루션에 의해, BER이 떨어지고 시작하는(작아져 가는) Eb/N0인 성능 임계치가, 소정치 이하가 되는 앙상블을 찾고, 그 앙상블에 속하는 LDPC부호의 중에서, 16QAM이나 64QAM 등의, 휴대 단말용의 디지털 방송에서 이용되는 복수의 변조 방식에서의 BER을 작게 하는 LDPC부호를, 성능이 좋은 LDPC부호로서 선택하였다.
여기서, 휴대 단말에서는, 고정 단말보다도 에러에 대한 내성이 저하되기 때문에, 휴대 단말용의 디지털 방송에서는, 에러에 대한 내성을 향상시키기 위해, 예를 들면, QPSK나, 16QAM, 64QAM 등의, 신호점의 수가 비교적 적은 변조 방식을 채용한다.
상술한 도 35 내지 도 43의 검사행렬 초기치 테이블은, 이상과 같은 시뮬레이션에 의해 구하여진, 부호길이(N)가 16k비트인 LDPC부호의 검사행렬 초기치 테이블이다.
도 46은, 도 35 내지 도 43의, 부호길이(N)가 16k비트이고, 1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3의 9종류 각각의 LDPC부호의 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H)의 최소 사이클길이와 성능 임계치를 도시하는 도면이다.
도 35 내지 도 43의 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H) 중의, 부호화율(r)이 1/5, 4/15, 및, 3/5인 검사행렬(H)의 최소 사이클길이는, 8사이클로, 부호화율(r)이 1/3, 2/5, 4/9, 7/15, 8/15, 및, 2/3인 검사행렬(H)의 최소 사이클길이는, 6사이클로, 각각 되어 있다.
따라서 도 35 내지 도 43의 검사행렬 초기치 테이블로부터 구하여지는 검사행렬(H)에는, 사이클4는, 존재하지 않는다.
또한, 부호화율(r)이 작을수록, LDPC부호가 용장성(冗長性)이 크게 되기 때문에, 성능 임계치는, 부호화율(r)이 작아짐에 따라, 향상하는(작아지는) 경향이 있다.
도 47은, 도 35 내지 도 43의 (검사행렬 초기치 테이블로부터 요구되다) 검사행렬(H)(이하, 휴대용 LDPC부호의 검사행렬(H)라고도 한다)을 설명하는 도면이다.
휴대용 LDPC부호의 검사행렬(H)의 1열째부터의 KX열에 대해서는, 열무게가 X로, 그 후의 KY1열에 대해서는, 열무게가 Y1로, 그 후의 KY2열에 대해서는, 열무게가 Y2로, 그 후의 M-1열에 대해서는, 열무게가 2로, 최후의 1열에 대해서는, 열무게가 1로, 각각 되어 있다.
여기서, KX+KY1+KY2+M-1+1은, 부호길이(N)=16200비트와 동등하다.
도 48은, 휴대용 LDPC부호의 각 부호화율(r)(=1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3)에 관한, 도 47의 열수(KX, KY1, KY2, 및 M), 및, 열무게(X, Y1, 및, Y2)를 도시하는 도면이다.
부호길이(N)가 16k의 휴대용 LDPC부호의 검사행렬(H)에 관해서는, 도 12 및 도 13에서 설명한 DVB-T.2에 규정되어 있는 검사행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열무게가 큰 경향에 있고, 따라서 휴대용 LDPC부호의 선두의 부호비트일수록, 에러에 강한(에러에 대한 내성이 있는) 경향이 있다.
도 49는, 도 35 내지 도 43의 휴대용 LDPC부호의 BER의 시뮬레이션 결과를 도시하는 도면이다.
시뮬레이션에서는, AWGN의 통신로(채널)를 상정하고, 변조 방식으로서, BPSK를 채용함과 함께, 반복 복호 회수(C)로서, 50회를 채용하였다.
도 49에서, 횡축은, Es/N0(1심볼당의 신호전력대 잡음전력비)를 나타내고, 종축은, BER을 나타낸다.
여기서, 휴대용 LDPC부호의 부호화율(r)=1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3 중의, 1/5, 1/3, 2/5, 4/9, 3/5, 및, 2/3에 관해서는, DVB-T.2에서, 동일한 부호화율의, 부호길이(N)가 16k인 LDPC부호(이하, 규격16k부호라고도 한다)가 규정되어 있다.
시뮬레이션에서는, 부호화율(r)이 1/5, 1/3, 2/5, 4/9, 3/5, 및, 2/3의 휴대용 LDPC부호에 대해서는, 어느 부호화율(r)의 휴대용 LDPC부호의 BER도, DVB-T.2로 규정되어 있는, 동일한 부호화율의 규격16k부호의 BER보다도 성능이 향상하고 있음이 확인되어 있고, 따라서 휴대용 LDPC부호에 의하면, 에러에 대한 내성을 향상시킬 수 있다.
여기서, 휴대용 LDPC부호의 부호화율(r)인 1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3 중의, 4/15, 7/15, 및, 8/15와 동일한 부호화율은, 규격16k부호에는 존재하지 않는다.
역으로 말하면, 휴대용 LDPC부호에는, 규격16k부호에는 존재하지 않는 부호화율(r)=4/15, 7/15, 8/15의 LDPC부호가 존재한다.
이상과 같이, 휴대용 LDPC부호에, 규격16k부호에는 존재하지 않는 부호화율(r)=4/15, 7/15, 8/15의 LDPC부호가 존재하는 결과, 휴대용 LDPC부호의 각 부호화율(r)(=1/5, 4/15, 1/3, 2/5, 4/9, 7/15, 8/15, 3/5, 및, 2/3)에 관한 BER은, 도 49에 도시한 바와 같이, Es/N0의 방향의 간격이 1dB 정도의 소정의 간격 이하가 짧은 간격으로, 비교적 동일 간격에 병렬한다.
한편, 규격16k부호에 대해서는, 규격16k부호의 부호화율(r)에, 4/15, 7/15, 8/15가 없기 때문에, 부호화율(r)이 1/5(DVB-T.2의 표기상은 1/4)에 관한 BER과, 부호화율(r)이 1/3에 관한 BER과의 사이나, 부호화율(r)이 4/9(DVB-T.2의 표기상은 1/2)에 관한 BER과, 부호화율(r)이 3/5에 관한 BER과의 사이의 Es/N0의 방향으로, 2dB 정도의 비교적 큰 빈틈이 비고, 그와 같은 큰 빈틈이 비어지기 때문에, 규격16k부호의 BER의 병렬는, 불균일하게 된다.
송신 장치(11)에 의해 방송프로그램의 방송을 행하는 방송 사업자로서는, BER의 및, 2db 정도의 큰 빈틈이 비는 부분이 있고, BER의 병렬이 불균일한 규격16k부호보다도, BER이 1db정도 이하의 작은 간격으로 비교적 등간격으로 병렬하는 휴대용 LDPC부호의 쪽이, 채널(통신로(13))의 상황 등에 응하여, 방송에 이용한 부호화율을 선택하기 쉽다는 이점이 있다.
[부호길이(N)가 16200비트인 LDPC부호의 교체 처리]
휴대 단말용의 디지털 방송에서, 상술한 바와 같은 휴대용 LDPC부호, 즉, 부호길이(N)가 16200비트인 LDPC부호를 채용한 경우에는, 예를 들면, DVB-T.2에 규정되어 있는, 부호길이(N)가 긴 64800비트의 LDPC부호에 비교하여, 통신로(13)(도 7)에서의 에러에 대한 내성이 저하된다.
그래서, 휴대 단말용의 디지털 방송에서는, 에러에 대한 내성을 향상시키기 위한 대책을 행하는 것이 바람직하다.
에러에 대한 내성을 향상시키기 위한 대책으로서는, 상술한 바와 같이, 16QAM이나 64QAM 등의, 신호점의 수가 비교적 적은 변조 방식을 채용하는 방법 등 외에, 예를 들면, 디멀티플렉서(25)(도 9)에서 행하여지는 교체 처리가 있다.
교체 처리에서, DVB-T.2 등의 규격으로 규정되어 있는 LDPC부호의 부호비트를 교체하는 교체 방식으로서는, 예를 들면, 상술한 제1 내지 제4의 교체 방식이나, DVB-T.2 등의 규격으로 규정되어 있는 교체 방식이 있다.
단, 휴대 단말용의 디지털 방송을, 상술한 부호길이(N)가 16200비트인 휴대용 LDPC부호에 의해 행하는 경우에는, 그 휴대용 LDPC부호에 적합한 교체 처리를 채용하는 것이 바람직하다.
즉, 휴대용 LDPC부호에 대해 채용하는 교체 처리로서는, 에러에 대한 내성이 보다 향상하는 방식의 교체 처리를 채용하는 것이 바람직하다.
그래서, 디멀티플렉서(25)(도 9)에서는, 도 27에서 설명한 바와 같이, 할당 룰에 따라, 교체 처리를 행할 수가 있도록 되어 있다.
이하, 할당 룰에 따른 교체 처리에 관해 설명하는데, 그 전에, 이미 제안되어 있는 교체 방식(이하, 현행 방식이라고도 한다)에 의한 교체 처리에 관해 설명한다.
도 50 및 도 51을 참조하여, 디멀티플렉서(25)에서, DVB-T.2 등에 규정되어 있는 LDPC부호(이하, 규정부호라고도 한다)에 대해, 현행 방식으로 교체 처리가 행하여진다고 한 경우의, 그 교체 처리에 관해 설명한다.
도 50은, LDPC부호가, DVB-T.2에 규정되어 있는, 부호길이(N)가 64800비트이고, 부호화율이 3/5인 LDPC부호인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
즉, 도 50의 A는, LDPC부호가, 부호길이(N)가 64800비트이고, 부호화율이 3/5인 규정부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 16QAM인 경우, 부호비트의 4(=m)비트가, 1개의 심볼로서, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 64800비트이고, 배수(b)가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 4×2(=mb)비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 64800/(4×2)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 64800비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 4×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7을, 예를 들면, 도 50의 A에 도시하는 바와 같이, 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7로 할당하도록, 4×2(=mb)비트의 부호비트 b0 내지 b7을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y7로,
부호비트 b1을 심볼비트 y1로,
부호비트 b2를 심볼비트 y4로,
부호비트 b3을 심볼비트 y2로,
부호비트 b4를 심볼비트 y5로,
부호비트 b5를 심볼비트 y3으로,
부호비트 b6을 심볼비트 y6으로,
부호비트 b7을 심볼비트 y0으로,
각각 할당하는 교체를 행한다.
도 50의 B는, LDPC부호가, 부호길이(N)가 64800비트이고, 부호화율이 3/5인 규정부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 64QAM인 경우, 부호비트의 6(=m)비트가, 1개의 심볼로서, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 64800비트이고, 배수(b)가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 6×2(=mb)비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 64800/(6×2)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 64800비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11을, 예를 들면, 도 50의 B에 도시하는 바와 같이, 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11로 할당하도록, 6×2(=mb)비트의 부호비트 b0 내지 b11을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y11로,
부호비트 b1을 심볼비트 y7로,
부호비트 b2를 심볼비트 y3으로,
부호비트 b3을 심볼비트 y10으로,
부호비트 b4를 심볼비트 y6으로,
부호비트 b5를 심볼비트 y2로,
부호비트 b6을 심볼비트 y9로,
부호비트 b7을 심볼비트 y5로,
부호비트 b8을 심볼비트 y1로,
부호비트 b9를 심볼비트 y8로,
부호비트 b10을 심볼비트 y4로,
부호비트 b11을 심볼비트 y0으로,
각각 할당하는 교체를 행한다.
도 50의 C는, LDPC부호가, 부호길이(N)가 64800비트이고, 부호화율이 3/5인 규정부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 2인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 256QAM인 경우, 부호비트의 8(=m)비트가, 1개의 심볼로서, 256QAM으로 정하는 256개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 64800비트이고, 배수(b)가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 8×2(=mb)비트를 기억하는 16개의 칼럼을 가지며, 칼럼방향으로 64800/(8×2)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 64800비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 8×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15를, 예를 들면, 도 50의 C에 도시하는 바와 같이, 연속하는 2(=b)개의 심볼의 8×2(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15로 할당하도록, 8×2(=mb)비트의 부호비트 b0 내지 b15를 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y15로,
부호비트 b1을 심볼비트 y1로,
부호비트 b2를 심볼비트 y13으로,
부호비트 b3을 심볼비트 y3으로,
부호비트 b4를 심볼비트 y8로,
부호비트 b5를 심볼비트 y11로,
부호비트 b6을 심볼비트 y9로,
부호비트 b7을 심볼비트 y5로,
부호비트 b8을 심볼비트 y10으로,
부호비트 b9를 심볼비트 y6으로,
부호비트 b10을 심볼비트 y4로,
부호비트 b11을 심볼비트 y7로,
부호비트 b12를 심볼비트 y12로,
부호비트 b13을 심볼비트 y2로,
부호비트 b14를 심볼비트 y14로,
부호비트 b15를 심볼비트 y0으로,
각각 할당하는 교체를 행한다.
도 51은, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 3/5인 규정부호인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
즉, 도 51의 A는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 3/5인 LDPC부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 16QAM인 경우, 부호비트의 4(=m)비트가, 1개의 심볼로서, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 16200비트이고, 배수(b)가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 4×2(=mb)비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 16200/(4×2)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 16200비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 4×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7을, 예를 들면, 도 51의 A에 도시하는 바와 같이, 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7로 할당하도록, 4×2(=mb)비트의 부호비트 b0 내지 b7을 교체한다.
즉, 교체부(32)는, 상술한 도 50의 A의 경우와 마찬가지로, 부호비트 b0 내지 b7을 심볼비트 y0 내지 y7로 할당하는 교체를 행한다.
도 51의 B는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 3/5인 규정부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 64QAM인 경우, 부호비트의 6(=m)비트가, 1개의 심볼로서, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 16200비트이고, 배수(b)가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 6×2(=mb)비트를 기억하는 12개의 칼럼을 가지며, 칼럼방향으로 16200/(6×2)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 16200비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11을, 예를 들면, 도 51의 B에 도시하는 바와 같이, 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11로 할당하도록, 6×2(=mb)비트의 부호비트 b0 내지 b11을 교체한다.
즉, 교체부(32)는, 상술한 도 50의 B의 경우와 마찬가지로, 부호비트 b0 내지 b11을 심볼비트 y0 내지 y11로 할당하는 교체를 행한다.
도 51의 C는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 3/5인 규정부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우의, 현행 방식이 교체 처리의 한 예를 도시하고 있다.
변조 방식이 256QAM인 경우, 부호비트의 8(=m)비트가, 1개의 심볼로서, 256QAM으로 정하는 256개의 신호점 중의 어느 하나에 매핑된다.
또한, 부호길이(N)가 16200비트이고, 배수(b)가 1인 경우, 디멀티플렉서(25)의 메모리(31)(도 18, 도 19)는, 로우방향으로 8×1(=mb)비트를 기억하는 8개의 칼럼을 가지며, 칼럼방향으로 16200/(8×1)비트를 기억한다.
디멀티플렉서(25)에서는, LDPC부호의 부호비트가, 메모리(31)의 칼럼방향으로 기록되고, 16200비트의 부호비트(1부호어)의 기록이 종료되면, 메모리(31)에 기록된 부호비트가, 로우방향으로, 8×1(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호비트 b0, b1, b2, b3, b4, b5, b6, b7을, 예를 들면, 도 51의 C에 도시하는 바와 같이, 1(=b)개의 심볼의 8×1(=mb)비트의 심볼비트 y0, y1, y2, y3, y4, y5, y6, y7로 할당하도록, 8×1(=mb)비트의 부호비트 b0 내지 b7을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y7로,
부호비트 b1을 심볼비트 y3으로,
부호비트 b2를 심볼비트 y1로,
부호비트 b3을 심볼비트 y5로,
부호비트 b4를 심볼비트 y2로,
부호비트 b5를 심볼비트 y6으로,
부호비트 b6을 심볼비트 y4로,
부호비트 b7을 심볼비트 y0으로,
각각 할당하는 교체를 행한다.
다음에, 할당 룰에 따른 교체 처리(이하, 신교체 방식으로의 교체 처리라고도 한다)에 관해 설명한다.
또한, 휴대 단말용의 디지털 방송에서는, 신호점이 적은 QPSK나, 16QAM, 64QAM, 256QAM 등의 변조 방식이 채용되는 것으로 하고, 여기서는, 변조 방식이, 16QAM인 경우, 64QAM, 및, 256QAM인 경우의 각각에 관해, 신교체 방식을 설명한다.
여기서, 변조 방식이 QPSK인 경우, QPSK의 4개의 심볼(신호점)를 나타내는 2비트의 심볼비트 y0 , y1에는, 도 14 내지 도 17에서 설명한 에러에 대한 강도의 우열이 없기 때문에, 교체 처리를 행할 필요는 없다(교체 처리를 행하여도, 에러에 대한 내성은, 변화하지 않는다).
도 52 내지 도 54는, 신교체 방식을 설명하는 도면이다.
신교체 방식에서는, 디멀티플렉서(25)의 교체부(32)는, mb비트의 부호비트의 교체를, 미리 정한 할당 룰에 따라 행한다.
할당 룰이란, LDPC부호의 부호비트를 심볼비트로 할당하기 위한 룰이다. 할당 룰에서는, 부호비트의 부호비트 그룹과, 그 부호비트 그룹의 부호비트를 할당하는 심볼비트의 심볼비트 그룹과의 조합인 그룹 세트와, 그 그룹 세트의 부호비트 그룹, 및 심볼비트 그룹 각각의 부호비트, 및 심볼비트의 비트수(이하, 그룹 비트수라고도 한다)가 규정되어 있다.
여기서, 부호비트에는, 상술한 바와 같이, 에러 확률에 차이가 있고, 심볼비트에도, 에러 확률에 차이가 있다. 부호비트 그룹이란, 부호비트를 에러 확률에 응하여 그룹 분류하는 그룹이고, 심볼비트 그룹이란, 심볼비트를 에러 확률에 응하여 그룹 분류하는 그룹이다.
도 52는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 16QAM이고(따라서 m=4), 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하고 있다.
이 경우, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호비트는, 에러 확률의 차이에 응하여, 도 52의 A에 도시하는 바와 같이, 5개의 부호비트 그룹(Gb1, Gb2, Gb3, Gb4, Gb5)으로 그룹 분류할 수 있다.
여기서, 부호비트 그룹(Gb#i)은, 그 서픽스(#i)가 작을수록, 그 부호비트 그룹(Gb#i)에 속하는 부호비트의 에러 확률이 좋은(작은) 그룹이다.
또한, 이하에서는, 메모리(31)로부터, 로우방향으로 판독되는, mb비트의 부호비트의, 최상위 비트부터 #i+1비트째를, 비트 b#i로도 나타냄과 함께, 연속하는 b개의 심볼의 mb비트의 심볼비트의, 최상위 비트부터 #i+1비트째의 비트를, 비트 y#i로도 나타낸다.
도 52의 A에서는, 부호비트 그룹(Gb1)에는 부호비트 b0이, 부호비트 그룹(Gb2)에는 부호비트 b1이, 부호비트 그룹(Gb3)에는 부호비트 b2, b3이, 부호비트 그룹(Gb4)에는 부호비트 b4가, 부호비트 그룹(Gb5)에는 부호비트 b5, b6, b7이, 각각 속한다.
변조 방식이 16QAM이고, 배수(b)가 2인 경우, 4×2(=mb)비트의 심볼비트는, 에러 확률의 차이에 응하여, 도 52의 B에 도시하는 바와 같이, 2개의 심볼비트 그룹(Gy1, Gy2)으로 그룹 분류할 수 있다.
여기서, 심볼비트 그룹(Gy#i)은, 부호비트 그룹과 마찬가지로, 그 서픽스(#i)가 작을수록, 그 심볼비트 그룹(Gy#i)에 속하는 심볼비트의 에러 확률이 좋은 그룹이다.
도 52의 B에서는, 심볼비트 그룹(Gy1)에는 심볼비트 y0, y1, y4, y5가, 심볼비트 그룹(Gy2)에는 심볼비트 y2, y3, y6, y7이, 각각 속한다.
도 53은, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우의, 할당 룰을 도시하고 있다.
도 53의 할당 룰에서는, 부호비트 그룹(Gb1)와, 심볼비트 그룹(Gy1)과의 조합이, 1개의 그룹 세트로서 규정되어 있다. 그리고, 그 그룹 세트의 그룹 비트수가 1비트로 규정되어 있다.
여기서, 이하에서는, 그룹 세트와, 그 그룹 비트수를, 통합하여,그룹 세트 정보라고 한다. 그리고, 예를 들면, 부호비트 그룹(Gb1)과 심볼비트 그룹(Gy1)과의 그룹 세트와, 그 그룹 세트의 그룹 비트수인 1비트를, 그룹 세트 정보(Gb1, Gy1,1)라고 기재한다.
도 53의 할당 룰에서는, 그룹 세트 정보(Gb1, Gy1,1)외, 그룹 세트 정보(Gb2, Gy1,1), (Gb3, Gy2,1), (Gb3, Gy1,1), (Gb4, Gy2,1), (Gb5, Gy1,1), (Gb5, Gy2,2)가 규정되어 있다.
예를 들면, 그룹 세트 정보(Gb1, Gy1,1)는, 부호비트 그룹(Gb1)에 속하는 부호비트의 1비트를 심볼비트 그룹(Gy1)에 속하는 심볼비트의 1비트로 할당하는 것을 의미한다.
따라서 도 53의 할당 룰에서는,
그룹 세트 정보(Gb1, Gy1,1)에 의해, 에러 확률이 1번째로 좋은 부호비트 그룹(Gb1)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb2, Gy1,1)에 의해, 에러 확률이 2번째로 좋은 부호비트 그룹(Gb2)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb3, Gy2,1)에 의해, 에러 확률이 3번째로 좋은 부호비트 그룹(Gb3)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb3, Gy1,1)에 의해, 에러 확률이 3번째로 좋은 부호비트 그룹(Gb3)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb4, Gy2,1)에 의해, 에러 확률이 4번째로 좋은 부호비트 그룹(Gb4)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy1,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
및, 그룹 세트 정보(Gb5, Gy2,2)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 2비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 2비트로 할당하는 것이 규정되어 있다.
상술한 바와 같이, 부호비트 그룹은, 부호비트를 에러 확률에 응하여 그룹 분류하는 그룹이고, 심볼비트 그룹은, 심볼비트를 에러 확률에 응하여 그룹 분류하는 그룹이다. 따라서 할당 룰은, 부호비트의 에러 확률과, 그 부호비트를 할당하는 심볼비트의 에러 확률과의 조합을 규정하고 있다,라고도 말할 수 있다.
이와 같이, 부호비트의 에러 확률과, 그 부호비트를 할당하는 심볼비트의 에러 확률과의 조합을 규정한 할당 룰은, 예를 들면, BER을 계측하는 시뮬레이션 등에 의해, 에러에 대한 내성(노이즈에 대한 내성)를, 보다 좋게 하도록 결정된다.
또한, 어느 부호비트 그룹의 부호비트의 할당처(割當先)를, 동일한 심볼비트 그룹의 비트 중에서 변경하여도, 에러에 대한 내성에는 (거의) 영향을 주지 않는다.
따라서 에러에 대한 내성을 향상시키려면, BER(Bit Error Rate)를 가장 작게 하는 그룹 세트 정보, 즉, 부호비트의 부호비트 그룹과, 그 부호비트 그룹의 부호비트를 할당하는 심볼비트의 심볼비트 그룹과의 조합(그룹 세트)과, 그 그룹 세트의 부호비트 그룹, 및 심볼비트 그룹 각각의 부호비트, 및 심볼비트의 비트수(그룹 비트수)를, 할당 룰로서 규정하고, 그 할당 룰에 따라, 부호비트를, 심볼비트로 할당하도록, 부호비트의 교체를 행하면 좋다.
단, 할당 룰에 따라, 어느 부호비트를, 어느 심볼비트로 할당하는지의 구체적인 할당 방식은, 송신 장치(11) 및 수신 장치(12)(도 7)의 사이에서, 미리 정하여 둘 필요가 있다.
도 54는, 도 53의 할당 룰에 따른 부호비트의 교체의 예를 도시하고 있다.
즉, 도 54의 A는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우의, 도 53의 할당 룰에 따른 부호비트의 교체의 제1의 예를 도시하고 있다.
LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우, 디멀티플렉서(25)에서는, 칼럼방향×로우방향이 (16200/(4×2))×(4×2)비트의 메모리(31)에 기록된 부호비트가, 로우방향으로, 4×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 도 53의 할당 룰에 따라, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호비트 b0 내지 b7을, 예를 들면, 도 54의 A에 도시하는 바와 같이, 2(=b)개의 심볼의 4×2(=mb)비트의 심볼비트 y0 내지 y7로 할당하도록, 4×2(=mb)비트의 부호비트 b0 내지 b7을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y0으로,
부호비트 b1을 심볼비트 y4로,
부호비트 b2를 심볼비트 y3으로,
부호비트 b3을 심볼비트 y1로,
부호비트 b4를 심볼비트 y2로,
부호비트 b5를 심볼비트 y5로,
부호비트 b6을 심볼비트 y6으로,
부호비트 b7을 심볼비트 y7로,
각각 할당하는 교체를 행한다.
도 54의 B는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 16QAM이고, 배수(b)가 2인 경우의, 도 53의 할당 룰에 따른 부호비트의 교체의 제2의 예를 도시하고 있다.
도 54의 B에 의하면, 교체부(32)는, 도 53의 할당 룰에 따라, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호비트 b0 내지 b7에 대해,
부호비트 b0을 심볼비트 y0으로,
부호비트 b1을 심볼비트 y1로,
부호비트 b2를 심볼비트 y3으로,
부호비트 b3을 심볼비트 y4로,
부호비트 b4를 심볼비트 y2로,
부호비트 b5를 심볼비트 y5로,
부호비트 b6을 심볼비트 y7로,
부호비트 b7을 심볼비트 y6으로,
각각 할당하는 교체를 행한다.
여기서, 도 54의 A 및 도 54의 B에 도시한, 부호비트 b#i의, 심볼비트 y#i로의 할당 방식은, 모두, 도 53의 할당 룰에 따르고 있다(할당 룰을 준수하고 있다).
도 55는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하고 있다.
이 경우, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트는, 에러 확률의 차이에 응하여, 도 55의 A에 도시하는 바와 같이, 7개의 부호비트 그룹(Gb1, Gb2, Gb3, Gb4, Gb5, Gb6, Gb7)으로 그룹 분류할 수 있다.
도 55의 A에서는, 부호비트 그룹(Gb1)에는 부호비트 b0이, 부호비트 그룹(Gb2)에는 부호비트 b1이, 부호비트 그룹(Gb3)에는 부호비트 b2가, 부호비트 그룹(Gb4)에는 부호비트 b3이, 부호비트 그룹(Gb5)에는 부호비트 b4가, 부호비트 그룹(Gb6)에는 부호비트 b5가, 부호비트 그룹(Gb7)에는 부호비트 b6 내지 b11이, 각각 속한다.
변조 방식이 64QAM이고, 배수(b)가 2인 경우, 6×2(=mb)비트의 심볼비트는, 에러 확률의 차이에 응하여, 도 55의 B에 도시하는 바와 같이, 3개의 심볼비트 그룹(Gy1, Gy2, Gy3)으로 그룹 분류할 수 있다.
도 55의 B에서는, 심볼비트 그룹(Gy1)에는 심볼비트 y0, y1, y6, y7이, 심볼비트 그룹(Gy2)에는 심볼비트 y2, y3, y8, y9가, 심볼비트 그룹(Gy3)에는 심볼비트 y4, y5, y10, y11이, 각각 속한다.
도 56은, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 할당 룰을 도시하고 있다.
도 56의 할당 룰에서는, 그룹 세트 정보(Gb1, Gy2,1), (Gb2, Gy1,1), (Gb3, Gy2,1), (Gb4, Gy1,1), (Gb5, Gy1,1), (Gb6, Gy1,1), (Gb7, Gy3,4), (Gb7, Gy2,2)가 규정되어 있다.
즉, 도 56의 할당 룰에서는,
그룹 세트 정보(Gb1, Gy2,1)에 의해, 에러 확률이 1번째로 좋은 부호비트 그룹(Gb1)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb2, Gy1,1)에 의해, 에러 확률이 2번째로 좋은 부호비트 그룹(Gb2)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb3, Gy2,1)에 의해, 에러 확률이 3번째로 좋은 부호비트 그룹(Gb3)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb4, Gy1,1)에 의해, 에러 확률이 4번째로 좋은 부호비트 그룹(Gb4)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy1,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb6, Gy1,1)에 의해, 에러 확률이 6번째로 좋은 부호비트 그룹(Gb6)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb7, Gy3,4)에 의해, 에러 확률이 7번째로 좋은 부호비트 그룹(Gb7)의 부호비트의 4비트를 에러 확률이 3번째로 좋은 심볼비트 그룹(Gy3)의 심볼비트의 4비트로 할당하는 것,
및, 그룹 세트 정보(Gb7, Gy2,2)에 의해, 에러 확률이 7번째로 좋은 부호비트 그룹(Gb7)의 부호비트의 2비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 2비트로 할당하는 것이 규정되어 있다.
도 57은, 도 56의 할당 룰에 따른 부호비트의 교체의 예를 도시하고 있다.
즉, 도 57의 A는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 도 56의 할당 룰에 따른 부호비트의 교체의 제1의 예를 도시하고 있다.
LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우, 디멀티플렉서(25)에서는, 칼럼방향×로우방향이 (16200/(6×2))×(6×2)비트의 메모리(31)에 기록된 부호비트가, 로우방향으로, 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 도 56의 할당 룰에 따라, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0 내지 b11을, 예를 들면, 도 57의 A에 도시하는 바와 같이, 2(=b)개의 심볼의 6×2(=mb)비트의 심볼비트 y0 내지 y11로 할당하도록, 6×2(=mb)비트의 부호비트 b0 내지 b11을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y2로,
부호비트 b1을 심볼비트 y0으로,
부호비트 b2를 심볼비트 y8로,
부호비트 b3을 심볼비트 y7로,
부호비트 b4를 심볼비트 y1로,
부호비트 b5를 심볼비트 y6으로,
부호비트 b6을 심볼비트 y4로,
부호비트 b7을 심볼비트 y3으로,
부호비트 b8을 심볼비트 y10으로,
부호비트 b9를 심볼비트 y9로,
부호비트 b10을 심볼비트 y5로,
부호비트 b11을 심볼비트 y11로,
각각 할당하는 교체를 행한다.
도 57의 B는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 도 56의 할당 룰에 따른 부호비트의 교체의 제2의 예를 도시하고 있다.
도 57의 B에 의하면, 교체부(32)는, 도 56의 할당 룰에 따라, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0 내지 b11에 대해,
부호비트 b0을 심볼비트 y8로,
부호비트 b1을 심볼비트 y0으로,
부호비트 b2를 심볼비트 y2로,
부호비트 b3을 심볼비트 y6으로,
부호비트 b4를 심볼비트 y1로,
부호비트 b5를 심볼비트 y7로,
부호비트 b6을 심볼비트 y3으로,
부호비트 b7을 심볼비트 y4로,
부호비트 b8을 심볼비트 y9로,
부호비트 b9를 심볼비트 y10으로,
부호비트 b10을 심볼비트 y5로,
부호비트 b11을 심볼비트 y11로,
각각 할당하는 교체를 행한다.
도 58은, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하고 있다.
이 경우, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트는, 에러 확률의 차이에 응하여, 도 58의 A에 도시하는 바와 같이, 6개의 부호비트 그룹(Gb1, Gb2, Gb3, Gb4, Gb5, Gb6)으로 그룹 분류할 수 있다.
도 58의 A에서는, 부호비트 그룹(Gb1)에는 부호비트 b0이, 부호비트 그룹(Gb2)에는 부호비트 b1이, 부호비트 그룹(Gb3)에는 부호비트 b2가, 부호비트 그룹(Gb4)에는 부호비트 b3 내지 b5가, 부호비트 그룹(Gb5)에는 부호비트 b6이, 부호비트 그룹(Gb6)에는 부호비트 b7 내지 b11이, 각각 속한다.
변조 방식이 64QAM이고, 배수(b)가 2인 경우, 6×2(=mb)비트의 심볼비트는, 에러 확률의 차이에 응하여, 도 58의 B에 도시하는 바와 같이, 3개의 심볼비트 그룹(Gy1, Gy2, Gy3)으로 그룹 분류할 수 있다.
도 58의 B에서는, 심볼비트 그룹(Gy1)에는 심볼비트 y0, y1, y6, y7이, 심볼비트 그룹(Gy2)에는 심볼비트 y2, y3, y8, y9가, 심볼비트 그룹(Gy3)에는 심볼비트 y4, y5, y10, y11이, 각각 속한다.
도 59는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 할당 룰을 도시하고 있다.
도 59의 할당 룰에서는, 그룹 세트 정보(Gb1, Gy2,1), (Gb2, Gy1,1), (Gb3, Gy3,1), (Gb4, Gy1, 3), (Gb5, Gy2,1), (Gb6, Gy3,3), (Gb6, Gy2,2)가 규정되어 있다.
즉, 도 59의 할당 룰에서는,
그룹 세트 정보(Gb1, Gy2,1)에 의해, 에러 확률이 1번째로 좋은 부호비트 그룹(Gb1)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb2, Gy1,1)에 의해, 에러 확률이 2번째로 좋은 부호비트 그룹(Gb2)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb3, Gy3,1)에 의해, 에러 확률이 3번째로 좋은 부호비트 그룹(Gb3)의 부호비트의 1비트를 에러 확률이 3번째로 좋은 심볼비트 그룹(Gy3)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb4, Gy1, 3)에 의해, 에러 확률이 4번째로 좋은 부호비트 그룹(Gb4)의 부호비트의 3비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 3비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy2,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb6, Gy3,3)에 의해, 에러 확률이 6번째로 좋은 부호비트 그룹(Gb6)의 부호비트의 3비트를 에러 확률이 3번째로 좋은 심볼비트 그룹(Gy3)의 심볼비트의 3비트로 할당하는 것,
및, 그룹 세트 정보(Gb6, Gy2,2)에 의해, 에러 확률이 6번째로 좋은 부호비트 그룹(Gb6)의 부호비트의 2비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 2비트로 할당하는 것이 규정되어 있다.
도 60은, 도 59의 할당 룰에 따른 부호비트의 교체의 예를 도시하고 있다.
즉, 도 60의 A는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 도 59의 할당 룰에 따른 부호비트의 교체의 제1의 예를 도시하고 있다.
LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우, 디멀티플렉서(25)에서는, 칼럼방향×로우방향이 (16200/(6×2))×(6×2)비트의 메모리(31)에 기록된 부호비트가, 로우방향으로, 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 도 59의 할당 룰에 따라, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0 내지 b11을, 예를 들면, 도 60의 A에 도시하는 바와 같이, 2(=b)개의 심볼의 6×2(=mb)비트의 심볼비트 y0 내지 y11로 할당하도록, 6×2(=mb)비트의 부호비트 b0 내지 b11을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y2로,
부호비트 b1을 심볼비트 y0으로,
부호비트 b2를 심볼비트 y4로,
부호비트 b3을 심볼비트 y1로,
부호비트 b4를 심볼비트 y6으로,
부호비트 b5를 심볼비트 y7로,
부호비트 b6을 심볼비트 y8로,
부호비트 b7을 심볼비트 y5로,
부호비트 b8을 심볼비트 y10으로,
부호비트 b9를 심볼비트 y3으로,
부호비트 b10을 심볼비트 y9로,
부호비트 b11을 심볼비트 y11로,
각각 할당하는 교체를 행한다.
도 60의 B는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 8/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 64QAM이고, 배수(b)가 2인 경우의, 도 59의 할당 룰에 따른 부호비트의 교체의 제2의 예를 도시하고 있다.
도 60의 B에 의하면, 교체부(32)는, 도 59의 할당 룰에 따라, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호비트 b0 내지 b11에 대해,
부호비트 b0을 심볼비트 y2로,
부호비트 b1을 심볼비트 y1로,
부호비트 b2를 심볼비트 y4로,
부호비트 b3을 심볼비트 y0으로,
부호비트 b4를 심볼비트 y6으로,
부호비트 b5를 심볼비트 y7로,
부호비트 b6을 심볼비트 y3으로,
부호비트 b7을 심볼비트 y5로,
부호비트 b8을 심볼비트 y8로,
부호비트 b9를 심볼비트 y9로,
부호비트 b10을 심볼비트 y10으로,
부호비트 b11을 심볼비트 y11로,
각각 할당하는 교체를 행한다.
도 61은, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우의, 부호비트 그룹과 심볼비트 그룹을 도시하고 있다.
이 경우, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호비트는, 에러 확률의 차이에 응하여, 도 61의 A에 도시하는 바와 같이, 5개의 부호비트 그룹(Gb1, Gb2, Gb3, Gb4, Gb5)으로 그룹 분류할 수 있다.
도 61의 A에서는, 부호비트 그룹(Gb1)에는 부호비트 b0이, 부호비트 그룹(Gb2)에는 부호비트 b1이, 부호비트 그룹(Gb3)에는 부호비트 b2가, 부호비트 그룹(Gb4)에는 부호비트 b3이, 부호비트 그룹(Gb5)에는 부호비트 b4 내지 b7이, 각각 속한다.
변조 방식이 256QAM이고, 배수(b)가 1인 경우, 8×1(=mb)비트의 심볼비트는, 에러 확률의 차이에 응하여, 도 61의 B에 도시하는 바와 같이, 4개의 심볼비트 그룹(Gy1, Gy2, Gy3, Gy4)으로 그룹 분류할 수 있다.
도 61의 B에서는, 심볼비트 그룹(Gy1)에는 심볼비트 y0, y1이, 심볼비트 그룹(Gy2)에는 심볼비트 y2, y3이, 심볼비트 그룹(Gy3)에는 심볼비트 y4, y5가, 심볼비트 그룹(Gy4)에는 심볼비트 y6, y7이, 각각 속한다.
도 62는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우의, 할당 룰을 도시하고 있다.
도 62의 할당 룰에서는, 그룹 세트 정보(Gb1, Gy2,1), (Gb2, Gy1,1), (Gb3, Gy3,1), (Gb4, Gy4,1), (Gb5, Gy2,1), (Gb5, Gy1,1), (Gb5, Gy3,1), (Gb5, Gy4,1)가 규정되어 있다.
즉, 도 62의 할당 룰에서는,
그룹 세트 정보(Gb1, Gy2,1)에 의해, 에러 확률이 1번째로 좋은 부호비트 그룹(Gb1)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb2, Gy1,1)에 의해, 에러 확률이 2번째로 좋은 부호비트 그룹(Gb2)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb3, Gy3,1)에 의해, 에러 확률이 3번째로 좋은 부호비트 그룹(Gb3)의 부호비트의 1비트를 에러 확률이 3번째로 좋은 심볼비트 그룹(Gy3)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb4, Gy4,1)에 의해, 에러 확률이 4번째로 좋은 부호비트 그룹(Gb4)의 부호비트의 1비트를 에러 확률이 4번째로 좋은 심볼비트 그룹(Gy4)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy2,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 2번째로 좋은 심볼비트 그룹(Gy2)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy1,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 1번째로 좋은 심볼비트 그룹(Gy1)의 심볼비트의 1비트로 할당하는 것,
그룹 세트 정보(Gb5, Gy3,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 3번째로 좋은 심볼비트 그룹(Gy3)의 심볼비트의 1비트로 할당하는 것,
및, 그룹 세트 정보(Gb5, Gy4,1)에 의해, 에러 확률이 5번째로 좋은 부호비트 그룹(Gb5)의 부호비트의 1비트를 에러 확률이 4번째로 좋은 심볼비트 그룹(Gy4)의 심볼비트의 1비트로 할당하는 것이 규정되어 있다.
도 63은, 도 62의 할당 룰에 따른 부호비트의 교체의 예를 도시하고 있다.
즉, 도 63의 A는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우의, 도 62의 할당 룰에 따른 부호비트의 교체의 제1의 예를 도시하고 있다.
LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우, 디멀티플렉서(25)에서는, 칼럼방향×로우방향이 (16200/(8×1))×(8×1)비트의 메모리(31)에 기록된 부호비트가, 로우방향으로, 8×1(=mb)비트 단위로 판독되어, 교체부(32)(도 18, 도 19)에 공급된다.
교체부(32)는, 도 62의 할당 룰에 따라, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호비트 b0 내지 b7을, 예를 들면, 도 63의 A에 도시하는 바와 같이, 1(=b)개의 심볼의 8×1(=mb)비트의 심볼비트 y0 내지 y7로 할당하도록, 8×1(=mb)비트의 부호비트 b0 내지 b7을 교체한다.
즉, 교체부(32)는,
부호비트 b0을 심볼비트 y2로,
부호비트 b1을 심볼비트 y1로,
부호비트 b2를 심볼비트 y4로,
부호비트 b3을 심볼비트 y7로,
부호비트 b4를 심볼비트 y3으로,
부호비트 b5를 심볼비트 y0으로,
부호비트 b6을 심볼비트 y5로,
부호비트 b7을 심볼비트 y6으로,
각각 할당하는 교체를 행한다.
도 63의 B는, LDPC부호가, 부호길이(N)가 16200비트이고, 부호화율이 7/15인 휴대용 LDPC부호이고, 또한, 변조 방식이 256QAM이고, 배수(b)가 1인 경우의, 도 62의 할당 룰에 따른 부호비트의 교체의 제2의 예를 도시하고 있다.
도 63의 B에 의하면, 교체부(32)는, 도 62의 할당 룰에 따라,
메모리(31)로부터 판독되는 8×1(=mb)비트의 부호비트 b0 내지 b7에 대해,
부호비트 b0을 심볼비트 y2로,
부호비트 b1을 심볼비트 y0으로,
부호비트 b2를 심볼비트 y4로,
부호비트 b3을 심볼비트 y6으로,
부호비트 b4를 심볼비트 y1로,
부호비트 b5를 심볼비트 y3으로,
부호비트 b6을 심볼비트 y5로,
부호비트 b7을 심볼비트 y7로,
각각 할당하는 교체를 행한다.
본건 발명자가 행한 시뮬레이션에 의하면, 신교체 방식의 교체 처리를 행한 경우에는, 교체 처리를 행하지 않은 경우에 비교하여, BER이 향상하는 것이 확인되어 있고, 따라서 신교체 방식의 교체 처리에 의하면, 에러에 대한 내성을 향상시킬 수 있다.
또한, 본 실시의 형태에서는, 설명의 편의상, 디멀티플렉서(25)에서, 교체부(32)가, 메모리(31)로부터 판독되는 부호비트를 대상으로 하여, 교체 처리를 행하도록 하였지만, 교체 처리는, 메모리(31)에 대한 부호비트의 기록이나 판독을 제어함에 의해 행할 수 있다.
즉, 교체 처리는, 예를 들면, 메모리(31)로부터의 부호비트의 판독을, 교체 후의 부호비트의 순번으로 행하도록, 부호비트를 판독하는 어드레스(판독 어드레스)를 제어함에 의해 행할 수 있다.
[수신 장치(12)의 구성례]
도 64는, 도 7의 수신 장치(12)의 구성례를 도시하는 블록도이다.
OFDM 처리부(OFDM operation)(151)는, 송신 장치(11)(도 7)로부터의 OFDM 신호를 수신하고, 그 OFDM 신호의 신호 처리를 행한다. OFDM 처리부(151)가 신호 처리를 행함에 의해 얻어지는 데이터(심볼)는, 프레임 관리부(Frame Management)(152)에 공급된다.
프레임 관리부(152)는, OFDM 처리부(151)로부터 공급되는 심볼로 구성되는 프레임의 처리(프레임 해석)를 행하고, 그 결과 얻어지는 대상 데이터의 심볼과, 제어 데이터의 심볼을, 주파수 디인터리버(Frequency Deinterleaver)(161과 153)에, 각각 공급한다.
주파수 디인터리버(153)는, 프레임 관리부(152)로부터의 심볼에 대해, 심볼 단위로의 주파수 디인터리브를 행하고, QAM 디코더(QAM decoder)(154)에 공급한다.
QAM 디코더(154)는, 주파수 디인터리버(153)로부터의 심볼(신호점에 배치된 심볼)를 디매핑(신호점 배치 복호)하여 직교 복조하고, 그 결과 얻어지는 데이터(LDPC부호)를, LDPC 디코더(LDPC decoder)(155)에 공급한다.
LDPC 디코더(155)는, QAM 디코더(154)로부터의 LDPC부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를, BCH 디코더(BCH decoder)(156)에 공급한다.
BCH 디코더(156)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 제어 데이터(시그널링)를 출력한다.
한편, 주파수 디인터리버(161)는, 프레임 관리부(152)로부터의 심볼에 대해, 심볼 단위로의 주파수 디인터리브를 행하고, MISO/MIMO 디코더(MISO/MIMO decoder)(162)에 공급한다.
MISO/MIMO 디코더(162)는, 주파수 디인터리버(161)로부터의 데이터(심볼)의 시공간 복호를 행하고, 시간 디인터리버(Time Deinterleaver)(163)에 공급한다.
시간 디인터리버(163)는, MISO/MIMO 디코더(162)로부터의 데이터(심볼)에 대해, 심볼 단위로의 시간 디인터리브를 행하고, QAM 디코더(QAM decoder)(164)에 공급한다.
QAM 디코더(164)는, 시간 디인터리버(163)로부터의 심볼(신호점에 배치된 심볼)를 디매핑(신호점 배치 복호)하여 직교 복조하고, 그 결과 얻어지는 데이터(심볼)를, 비트 디인터리버(Bit Deinterleaver)(165)에 공급한다.
비트 디인터리버(165)는, QAM 디코더(164)로부터의 데이터(심볼)의 비트디인터리브를 행하고, 그 결과 얻어지는 LDPC부호를, LDPC 디코더(166)에 공급한다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를, BCH 디코더(167)에 공급한다.
BCH 디코더(167)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 데이터를, BB 디스크램블러(BB DeScrambler)(168)에 공급한다.
BB 디스크램블러(168)는, BCH 디코더(167)로부터의 데이터에, 에너지역 확산 처리를 시행하고, 그 결과 얻어지는 데이터를, 널 삭제부(Null Deletion)(169)에 공급한다.
널 삭제부(169)는, BB 디스크램블러(168)로부터의 데이터로부터, 도 8의 패더(112)에서 삽입된 Null을 삭제하고, 디멀티플렉서(Demultiplexer)(170)에 공급한다.
디멀티플렉서(170)는, 널 삭제부(169)로부터의 데이터에 다중화되어 있는 1 이상의 스트림(대상 데이터) 각각을 분리하고, 아웃풋 스트림(Output stream)으로서 출력한다.
도 65는, 도 64의 비트 디인터리버(165)의 구성례를 도시하는 블록도이다.
비트 디인터리버(165)는, 멀티플렉서(MUX)(54), 및 칼럼 트위스트 디인터리버(55)로 구성되고, QAM 디코더(164)(도 64)로부터의 심볼의 심볼비트의 (비트)디인터리브를 행한다.
즉, 멀티플렉서(54)는, QAM 디코더(164)로부터의 심볼의 심볼비트를 대상으로 하여, 도 9의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 반대의 처리), 즉, 교체 처리에 의해 교체된 LDPC부호의 부호비트(심볼비트)의 위치를 원래의 위치로 되돌리는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC부호를, 칼럼 트위스트 디인터리버(55)에 공급한다.
칼럼 트위스트 디인터리버(55)는, 멀티플렉서(54)로부터의 LDPC부호를 대상으로 하여, 도 9의 칼럼 트위스트 인터리버(24)가 행하는 재병렬 처리로서의 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브(칼럼 트위스트 인터리브의 반대의 처리), 즉, 재병렬 처리로서의 칼럼 트위스트 인터리브에 의해 병렬이 변경된 LDPC부호의 부호비트를, 원래의 병렬로 되돌리는 역재병렬 처리로서의, 예를 들면, 칼럼 트위스트 디인터리브를 행한다.
구체적으로는, 칼럼 트위스트 디인터리버(55)는, 도 24 등에 도시한 메모리(31)와 마찬가지로 구성되는, 디인터리브용의 메모리에 대해, LDPC부호의 부호비트를 기록하고, 또한 판독함으로써, 칼럼 트위스트 디인터리브를 행한다.
단, 칼럼 트위스트 디인터리버(55)에서는, 부호비트의 기록은, 메모리(31)로부터의 부호비트의 판독시의 판독 어드레스를, 기록 어드레스로서 이용하여, 디인터리브용의 메모리의 로우방향으로 행하여진다. 또한, 부호비트의 판독은, 메모리(31)에의 부호비트의 기록시의 기록 어드레스를, 판독 어드레스로서 이용하여, 디인터리브용의 메모리의 칼럼방향으로 행하여진다.
칼럼 트위스트 디인터리브의 결과 얻어지는 LDPC부호는, 칼럼 트위스트 디인터리버(55)로부터 LDPC 디코더(166)에 공급된다.
여기서, QAM 디코더(164)로부터, 비트 디인터리버(165)에 공급되는 LDPC부호에는, 패리티 인터리브, 칼럼 트위스트 인터리브, 및 교체 처리가, 그 순번으로 행하여지고 있는데, 비트 디인터리버(165)에서는, 교체 처리에 대응하는 역교체 처리, 및, 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브밖에 행하여지지 않고, 따라서 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 반대의 처리), 즉, 패리티 인터리브에 의해 병렬이 변경된 LDPC부호의 부호비트를, 원래의 병렬로 되돌리는 패리티 디인터리브는, 행하여지지 않는다.
따라서 비트 디인터리버(165)(의 칼럼 트위스트 디인터리버(55))로부터, LDPC 디코더(166)에는, 역교체 처리, 및, 칼럼 트위스트 디인터리브가 행하여지고, 또한, 패리티 디인터리브가 행하여지지 않은 LDPC부호가 공급된다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환검사행렬을 이용하여 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서 출력한다.
도 66은, 도 65의 QAM 디코더(164), 비트 디인터리버(165), 및, LDPC 디코더(166)가 행하는 처리를 설명하는 플로 차트이다.
스텝 S111에서, QAM 디코더(164)는, 시간 디인터리버(163)로부터의 심볼(신호점에 매핑된 심볼)를 디매핑하여 직교 복조하고, 비트 디인터리버(165)에 공급하고, 처리는, 스텝 S112로 진행한다.
스텝 S112에서는, 비트 디인터리버(165)는, QAM 디코더(164)로부터의 심볼의 심볼비트의 디인터리브(비트디인터리브)를 행하고, 처리는, 스텝 S113으로 진행한다.
즉, 스텝 S112에서는, 비트 디인터리버(165)에서, 멀티플렉서(54)가, QAM 디코더(164)로부터의 심볼의 심볼비트를 대상으로 하여, 역교체 처리를 행하고, 그 결과 얻어지는 LDPC부호의 부호비트를, 칼럼 트위스트 디인터리버(55)에 공급한다.
칼럼 트위스트 디인터리버(55)는, 멀티플렉서(54)로부터의 LDPC부호를 대상으로 하여, 칼럼 트위스트 디인터리브를 행하고, 그 결과 얻어지는 LDPC부호를, LDPC 디코더(166)에 공급한다.
스텝 S113에서는, LDPC 디코더(166)가, 칼럼 트위스트 디인터리버(55)로부터의 LDPC부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환검사행렬을 이용하여 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서, BCH 디코더(167)에 출력한다.
또한, 도 65에서, 도 9의 경우와 마찬가지로, 설명의 편리를 위해, 역교체 처리를 행하는 멀티플렉서(54)와, 칼럼 트위스트 디인터리브를 행하는 칼럼 트위스트 디인터리버(55)를, 별개로 구성하도록 하였지만, 멀티플렉서(54)와 칼럼 트위스트 디인터리버(55)는, 일체적으로 구성할 수 있다.
또한, 도 9의 비트 인터리버(116)에서, 칼럼 트위스트 인터리브를 행하지 않는 경우에는, 도 65의 비트 디인터리버(165)에서, 칼럼 트위스트 디인터리버(55)는, 마련할 필요가 없다.
다음에, 도 64의 LDPC 디코더(166)에서 행하여지는 LDPC 복호에 관해, 또한 설명한다.
도 64의 LDPC 디코더(166)에서는, 상술한 바와 같이, 칼럼 트위스트 디인터리버(55)로부터의, 역교체 처리, 및, 칼럼 트위스트 디인터리브가 행하여지고, 또한, 패리티 디인터리브가 행하여지지 않은 LDPC부호의 LDPC 복호가, 도 8의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환검사행렬을 이용하여 행하여진다.
여기서, LDPC 복호를, 변환검사행렬을 이용하여 행함으로써, 회로 규모를 억제하면서, 동작 주파수를 충분히 실현 가능한 범위로 억제하는 것이 가능해지는 LDPC 복호가 앞서 제안되어 있다(예를 들면, 일본 특허 제4224777호를 참조).
그래서, 우선, 도 67 내지 도 70을 참조하여, 앞서 제안되어 있는, 변환검사행렬을 이용한 LDPC 복호에 관해 설명한다.
도 67은, 부호길이(N)가 90이고, 부호화율이 2/3인 LDPC부호의 검사행렬(H)의 예를 도시하고 있다.
또한, 도 67에서는(후술하는 도 68 및 도 69에서도 마찬가지), 0을, 피리어드(.)로 표현하고 있다.
도 67의 검사행렬(H)에서는, 패리티행렬이 계단구조로 되어 있다.
도 68은, 도 67의 검사행렬(H)에, 식(11)의 행치환과, 식(12)의 열치환을 시행하여 얻어지는 검사행렬(H')을 도시하고 있다.
행치환 : 6s+t+1행째 → 5t+s+1행째 …(11)
열치환 : 6x+y+61열째 → 5y+x+61열째 …(12)
단, 식(11) 및 (12)에서, s, t, x, y는, 각각, 0≤s<5, 0≤t<6, 0≤x<5, 0≤t<6의 범위의 정수이다.
식(11)의 행치환에 의하면, 6으로 나눈 나머지가 1이 되는 1, 7, 13, 19, 25행째를, 각각, 1, 2, 3, 4, 5행째로, 6으로 나눈 나머지가 2가 되는 2, 8, 14, 20, 26행째를, 각각, 6, 7, 8, 9, 10행째로, 라는 방식으로 치환이 행하여진다.
또한, 식(12)의 열치환에 의하면, 61열째 이후(패리티행렬)에 대해, 6으로 나눈 나머지가 1이 되는 61, 67, 73, 79, 85열째를, 각각, 61, 62, 63, 64, 65열째로, 6으로 나눈 나머지가 2가 되는 62, 68, 74, 80, 86열째를, 각각, 66, 67, 68, 69, 70열째로, 라는 방식으로 치환이 행하여진다.
이와 같이 하여, 도 67의 검사행렬(H)에 대해, 행과 열의 치환을 행하여 얻어진 행렬(matrix)이, 도 68의 검사행렬(H')이다.
여기서, 검사행렬(H)의 행치환을 행하여도, LDPC부호의 부호비트의 병렬에는 영향을 주지 않는다.
또한, 식(12)의 열치환은, 상술한, K+qx+y+1번째의 부호비트를, K+Py+x+1번째의 부호비트의 위치에 인터리브하는 패리티 인터리브의, 정보길이(K)를 60으로, 순회구조의 단위의 열수(P)를 5로, 패리티길이(M)(여기서는, 30)의 약수(q)(=M/P)를 6으로, 각각 한 때의 패리티 인터리브에 상당한다.
도 68의 검사행렬(이하, 적절히, 변환검사행렬이라고 한다)(H')에 대해, 도 67의 검사행렬(이하, 적절히, 원래의 검사행렬이라고 한다)(H)의 LDPC부호에, 식(12)와 동일한 치환을 행한 것을 곱하면, 0벡터가 출력된다. 즉, 원래의 검사행렬(H)의 LDPC부호(1부호어)로서의 행벡터(c)에, 식(12)의 열치환을 시행하여 얻어지는 행벡터를 c'로 나타내는 것으로 하면, 검사행렬의 성질로부터, HcT는, 0벡터가 되기 때문에, H'c'T도, 당연히, 0벡터가 된다.
이상으로부터, 도 68의 변환검사행렬(H')은, 원래의 검사행렬(H)의 LDPC부호(c)에, 식(12)의 열치환을 행하여 얻어지는 LDPC부호(c')의 검사행렬로 되어 있다.
따라서 원래의 검사행렬(H)의 LDPC부호(c)에, 식(12)의 열치환을 행하고, 그 열치환 후의 LDPC부호(c')를, 도 68의 변환검사행렬(H')을 이용하여 복호(LDPC 복호)하고, 그 복호 결과에, 식(12)의 열치환의 역치환을 행함으로써, 원래의 검사행렬(H)의 LDPC부호를, 그 검사행렬(H)을 이용하여 복호하는 경우와 같은 복호 결과를 얻을 수 있다.
도 69는, 5×5의 행렬의 단위에 간격을 비운, 도 68의 변환검사행렬(H')을 도시하고 있다.
도 69에서는, 변환검사행렬(H')은, 5×5의 단위행렬, 그 단위행렬의 1 중 1개 이상이 0이 된 행렬(이하, 적절히, 준(準)단위행렬이라고 한다), 단위행렬 또는 준단위행렬을 사이클릭 시프트(cyclic shift)한 행렬(이하, 적절히, 시프트행렬이라고 한다), 단위행렬, 준단위행렬, 또는 시프트행렬 중의 2 이상의 합(이하, 적절히, 합행렬(和行列)이라고 한다), 5×5의 0행렬의 조합으로 표시되어 있다.
도 69의 변환검사행렬(H')은, 5×5의 단위행렬, 준단위행렬, 시프트행렬, 합행렬, 0행렬로 구성되어 있다고 할 수 있다. 그래서, 변환검사행렬(H')을 구성하는, 이러한 5×5의 행렬을, 이하, 적절히, 구성행렬이라고 한다.
P×P의 구성행렬로 표시되는 검사행렬의 LDPC부호의 복호에는, 체크노드 연산, 및 베리어블노드 연산을, P개 동시에 행하는 아키텍처(architecture)를 이용할 수 있다.
도 70은, 그와 같은 복호를 행하는 복호 장치의 구성례를 도시하는 블록도이다.
즉, 도 70은, 도 67의 원래의 검사행렬(H)에 대해, 적어도, 식(12)의 열치환을 행하여 얻어지는 도 69의 변환검사행렬(H')을 이용하여, LDPC부호의 복호를 행하는 복호 장치의 구성례를 도시하고 있다.
도 70의 복호 장치는, 6개의 FIFO(3001 내지 3006)로 이루어지는 가지데이터 격납용 메모리(300), FIFO(3001 내지 3006)를 선택하는 셀렉터(301), 체크노드 계산부(302), 2개의 사이클릭 시프트 회로(303 및 308), 18개의 FIFO(3041 내지 30418)로 이루어지는 가지데이터 격납용 메모리(304), FIFO(3041 내지 30418)를 선택하는 셀렉터(305), 수신 데이터를 격납하는 수신 데이터용 메모리(306), 베리어블노드 계산부(307), 복호어(復號語) 계산부(309), 수신 데이터 재병렬부(310), 복호 데이터 재병렬부(311)로 이루어진다.
우선, 가지데이터 격납용 메모리(300과 304)에의 데이터의 격납 방법에 관해 설명한다.
가지데이터 격납용 메모리(300)는, 도 69의 변환검사행렬(H')의 행수(30)을 구성행렬의 행수(5)로 제산한 수인 6개의 FIFO(3001 내지 3006)로 구성되어 있다. FIFO(300y)(y=1, 2, …, 6)는, 복수의 단수(段數)의 기억 영역으로 이루어지고, 각 단의 기억 영역에 관해서는, 구성행렬의 행수 및 열수인 5개의 가지에 대응하는 메시지를 동시에 판독할 수, 및, 기록할 수 있도록 되어 있다. 또한, FIFO(300y)의 기억 영역의 단수는, 도 69의 변환검사행렬의 행방향의 1의 수(허밍 무게)의 최대 수인 9로 되어 있다.
FIFO(3001)에는, 도 69의 변환검사행렬(H')의 제1행째부터 제5행째까지의 1의 위치에 대응하는 데이터(베리어블노드로부터의 메시지(vi))가, 각 행 함께 횡방향으로 채워진 형(形)으로(0을 무시한 형으로) 격납된다. 즉, 제j행제i열을, (j,i)로 나타내는 것으로 하면, FIFO(3001)의 제1단(段)의 기억 영역에는, 변환검사행렬(H')의 (1,1)부터 (5,5)의 5×5의 단위행렬의 1의 위치에 대응하는 데이터가 격납된다. 제2단의 기억 영역에는, 변환검사행렬(H')의 (1,21)부터 (5,25)의 시프트행렬(5×5의 단위행렬을 오른쪽 방향으로 3개만큼 사이클릭 시프트한 시프트행렬)의 1의 위치에 대응하는 데이터가 격납된다. 제3부터 제8단의 기억 영역도 마찬가지로, 변환검사행렬(H')과 대응지어서 데이터가 격납된다. 그리고, 제9단의 기억 영역에는, 변환검사행렬(H')의 (1,86)부터 (5,90)의 시프트행렬(5×5의 단위행렬 중의 1행째의 1을 0으로 대치하여 하나만큼 왼쪽으로 사이클릭 시프트한 시프트행렬)의 1의 위치에 대응하는 데이터가 격납된다.
FIFO(3002)에는, 도 69의 변환검사행렬(H')의 제6행째부터 제10행째까지의 1의 위치에 대응하는 데이터가 격납된다. 즉, FIFO(3002)의 제1단의 기억 영역에는, 변환검사행렬(H')의 (6,1)부터 (10,5)의 합행렬(5×5의 단위행렬을 오른쪽으로 하나만큼 사이클릭 시프트한 제1의 시프트행렬과, 오른쪽으로 2개만큼 사이클릭 시프트한 제2의 시프트행렬의 합인 합행렬)을 구성하는 제1의 시프트행렬의 1의 위치에 대응하는 데이터가 격납된다. 또한, 제2단의 기억 영역에는, 변환검사행렬(H')의 (6,1)부터 (10,5)의 합행렬을 구성하는 제2의 시프트행렬의 1의 위치에 대응하는 데이터가 격납된다.
즉, 무게가 2 이상의 구성행렬에 관해서는, 그 구성행렬을, 무게가 1인 P×P의 단위행렬, 단위행렬의 요소의 하나 중 1개 이상이 0이 된 준단위행렬, 또는 단위행렬 또는 준단위행렬을 사이클릭 시프트한 시프트행렬 중의 복수의 합의 형으로 표현한 때의, 그 무게가 1인 단위행렬, 준단위행렬, 또는 시프트행렬의 1의 위치에 대응하는 데이터(단위행렬, 준단위행렬, 또는 시프트행렬에 속하는 가지에 대응하는 메시지)는, 동일 어드레스(FIFO(3001 내지 3006) 중의 동일한 FIFO)에 격납된다.
이하, 제3으로부터 제9단의 기억 영역에 대해서도, 변환검사행렬(H')에 대응지어서 데이터가 격납된다.
FIFO(3003 내지 3006)도 마찬가지로 변환검사행렬(H')에 대응지어서 데이터를 격납한다.
가지데이터 격납용 메모리(304)는, 변환검사행렬(H')의 열수(90)을, 구성행렬의 열수인 5로 나눈 18개의 FIFO(3041 내지 30418)로 구성되어 있다. FIFO(304x)(x=1, 2, …, 18)는, 복수의 단수의 기억 영역으로 이루어지고, 각 단의 기억 영역에 관해서는, 변환구성행렬(H')의 행수 및 열수인 5개의 가지에 대응하는 메시지를 동시에 판독 또는 기록할 수 있도록 되어 있다.
FIFO(3041)에는, 도 69의 변환검사행렬(H')의 제1열째부터 제5열째까지의 1의 위치에 대응하는 데이터(체크노드로부터의 메시지(uj))가, 각 열 함께 종방향으로 채워진 형으로(0을 무시한 형으로) 격납된다. 즉, FIFO(3041)의 제1단의 기억 영역에는, 변환검사행렬(H')의 (1, 1)부터 (5,5)의 5×5의 단위행렬의 1의 위치에 대응하는 데이터가 격납된다. 제2단의 기억 영역에는, 변환검사행렬(H')의 (6,1)부터 (10,5)의 합행렬(5×5의 단위행렬을 오른쪽으로 하나만큼 사이클릭 시프트한 제1의 시프트행렬과, 오른쪽으로 2개만큼 사이클릭 시프트한 제2의 시프트행렬과의 합인 합행렬)을 구성하는 제1의 시프트행렬의 1의 위치에 대응하는 데이터가 격납된다. 또한, 제3단의 기억 영역에는, 변환검사행렬(H')의 (6,1)부터 (10,5)의 합행렬을 구성하는 제2의 시프트행렬의 1의 위치에 대응하는 데이터가 격납된다.
즉, 무게가 2 이상의 구성행렬에 관해서는, 그 구성행렬을, 무게가 1인 P×P의 단위행렬, 단위행렬의 요소의 하나 중 1개 이상이 0이 된 준단위행렬, 또는 단위행렬 또는 준단위행렬을 사이클릭 시프트한 시프트행렬 중의 복수의 합의 형으로 표현한 때의, 그 무게가 1인 단위행렬, 준단위행렬, 또는 시프트행렬의 1의 위치에 대응하는 데이터(단위행렬, 준단위행렬, 또는 시프트행렬에 속하는 가지에 대응하는 메시지)는, 동일 어드레스(FIFO(3041 내지 30418) 중의 동일한 FIFO)에 격납된다.
이하, 제4 및 제5단의 기억 영역에 대해서도, 변환검사행렬(H')에 대응지어서, 데이터가 격납된다. 이 FIFO(3041)의 기억 영역의 단수는, 변환검사행렬(H')의 제1열부터 제5열에서의 행방향의 1의 수(허밍 무게)의 최대 수인 5로 되어 있다.
FIFO(3042와 3043)도 마찬가지로 변환검사행렬(H')에 대응지어서 데이터를 격납하고, 각각의 길이(단수)는, 5이다. FIFO(3044 내지 30412)도 마찬가지로, 변환검사행렬(H')에 대응지어서 데이터를 격납하고, 각각의 길이는 3이다. FIFO(30413 내지 30418)도 마찬가지로, 변환검사행렬(H')에 대응지어서 데이터를 격납하고, 각각의 길이는 2이다.
다음에, 도 70의 복호 장치의 동작에 관해 설명한다.
가지데이터 격납용 메모리(300)는, 6개의 FIFO(3001 내지 3006)로 이루어지고, 전단의 사이클릭 시프트 회로(308)로부터 공급되는 5개의 메시지(D311)가, 변환검사행렬(H')의 어느 행에 속하는지의 정보(Matrix 데이터)(D312)에 따라, 데이터를 격납하는 FIFO를, FIFO(3001 내지 3006)의 중에서 선택하고, 선택한 FIFO에 5개의 메시지(D311)를 통합하여 순번대로 격납하여 간다. 또한, 가지데이터 격납용 메모리(300)는, 데이터를 판독할 때에는, FIFO(3001)로부터 5개의 메시지(D3001)를 순번대로 판독하고, 다음단의 셀렉터(301)에 공급한다. 가지데이터 격납용 메모리(300)는, FIFO(3001)로부터의 메시지의 판독의 종료 후, FIFO(3002 내지 3006)로부터도, 순번대로, 메시지를 판독하고, 셀렉터(301)에 공급한다.
셀렉터(301)는, 선택 신호(D301)에 따라, FIFO(3001 내지 3006) 중의, 현재 데이터가 판독되고 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지(D302)로서, 체크노드 계산부(302)에 공급한다.
체크노드 계산부(302)는, 5개의 체크노드 계산기(3021 내지 3025)로 이루어지고, 셀렉터(301)를 통하여 공급되는 메시지(D302)(D3021 내지D3025)(식(7)의 메시지(vi))를 이용하여, 식(7)에 따라 체크노드 연산을 행하고, 그 체크노드 연산의 결과 얻어지는 5개의 메시지(D303)(D3031 내지 D3035)(식(7)의 메시지(uj))를 사이클릭 시프트 회로(303)에 공급한다.
사이클릭 시프트 회로(303)는, 체크노드 계산부(302)에서 구하여진 5개의 메시지(D3031 내지 D3035)를, 대응하는 가지가 변환검사행렬(H')에서 원래의 것인 단위행렬을 몇개 사이클릭 시프트한 것인지의 정보(Matrix 데이터)(D305)를 기초로 사이클릭 시프트하고, 그 결과를 메시지(D304)로서, 가지데이터 격납용 메모리(304)에 공급한다.
가지데이터 격납용 메모리(304)는, 18개의 FIFO(3041 내지 30418)로 이루어지고, 전단의 사이클릭 시프트 회로(303)로부터 공급되는 5개의 메시지(D304)가 변환검사행렬(H')의 어느 행에 속하는지의 정보(D305)에 따라, 데이터를 격납하는 FIFO를, FIFO(3041 내지 30418)의 중에서 선택하고, 선택한 FIFO에 5개의 메시지(D304)를 통합하여 순번대로 격납하여 간다. 또한, 가지데이터 격납용 메모리(304)는, 데이터를 판독할 때에는, FIFO(3041)로부터 5개의 메시지(D3061)를 순번대로 판독하고, 다음단의 셀렉터(305)에 공급한다. 가지데이터 격납용 메모리(304)는, FIFO(3041)로부터의 데이터의 판독의 종료 후, FIFO(3042 내지 30418)로부터도, 순번대로, 메시지를 판독하고, 셀렉터(305)에 공급한다.
셀렉터(305)는, 선택 신호(D307)에 따라, FIFO(3041 내지 30418) 중의, 현재 데이터가 판독되고 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지(D308)로서, 베리어블노드 계산부(307)와 복호어 계산부(309)에 공급한다.
한편, 수신 데이터 재병렬부(310)는, 통신로(13)를 통하여 수신한 LDPC부호(D313)를, 식(12)의 열치환을 행함에 의해 재병렬하여, 수신 데이터(D314)로서, 수신 데이터용 메모리(306)에 공급한다. 수신 데이터용 메모리(306)는, 수신 데이터 재병렬부(310)로부터 공급되는 수신 데이터(D314)로부터, 수신 LLR(대수우도비)를 계산하여 기억하고, 그 수신 LLR을 5개씩 통합하여 수신치(D309)로서, 베리어블노드 계산부(307)와 복호어 계산부(309)에 공급한다.
베리어블노드 계산부(307)는, 5개의 베리어블노드 계산기(3071 내지 3075)로 이루어지고, 셀렉터(305)를 통하여 공급되는 메시지(D308)(D3081 내지 D3085)(식(1)의 메시지(uj))와, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신치(D309)(식(1)의 수신치(u0i))를 이용하여, 식(1)에 따라 베리어블노드 연산을 행하고, 그 연산의 결과 얻어지는 메시지(D310)(D3101 내지 D3105)(식(1)의 메시지(vi))를, 사이클릭 시프트 회로(308)에 공급한다.
사이클릭 시프트 회로(308)는, 베리어블노드 계산부(307)에서 계산된 메시지(D3101 내지 D3105)를, 대응하는 가지가 변환검사행렬(H')에서 원래의 것인 단위행렬을 몇 사이클릭 시프트한 것인지의 정보를 기초로 사이클릭 시프트하고, 그 결과를 메시지(D311)로서, 가지데이터 격납용 메모리(300)에 공급한다.
이상의 동작을 1순(巡)함으로써, LDPC부호의 1회의 복호를 행할 수가 있다. 도 70의 복호 장치는, 소정의 회수만큼 LDPC부호를 복호한 후, 복호어 계산부(309) 및 복호 데이터 재병렬부(311)에서, 최종적인 복호 결과를 구하여 출력한다.
즉, 복호어 계산부(309)는, 5개의 복호어 계산기(3091 내지 3095)로 이루어지고, 셀렉터(305)가 출력하는 5개의 메시지(D308)(D3081 내지 D3085)(식(5)의 메시지(uj))와, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신치(D309)(식(5)의 수신치(u0i))를 이용하여, 복수회의 복호의 최종단으로서, 식(5)에 의거하여, 복호 결과(복호어)를 계산하고, 그 결과 얻어지는 복호 데이터(D315)를, 복호 데이터 재병렬부(311)에 공급한다.
복호 데이터 재병렬부(311)는, 복호어 계산부(309)로부터 공급되는 복호 데이터(D315)를 대상으로, 식(12)의 열치환의 역치환을 행함에 의해, 그 순서를 재병렬하여, 최종적인 복호 결과(D316)로서 출력한다.
이상과 같이, 검사행렬(원래의 검사행렬)에 대해, 행치환과 열치환중의 한쪽 또는 양쪽을 시행하여, P×P의 단위행렬, 그 요소의 하나 중 1개 이상이 0이 된 준단위행렬, 단위행렬 또는 준단위행렬을 사이클릭 시프트한 시프트행렬, 단위행렬, 준단위행렬, 또는 시프트행렬의 복수의 합인 합행렬, P×P의 0행렬의 조합, 즉, 구성행렬의 조합으로 나타낼 수 있는 검사행렬(변환검사행렬)로 변환함으로써, LDPC부호의 복호를, 체크노드 연산과 베리어블노드 연산을 P개 동시에 행하는 아키텍처(architecture)를 채용하는 것이 가능해지고, 이에 의해, 노드 연산을, P개 동시에 행함으로써 동작 주파수를 실현 가능한 범위로 억제하고, 다수의 반복 복호를 행할 수가 있다.
도 64의 수신 장치(12)를 구성하는 LDPC 디코더(166)는, 도 70의 복호 장치와 마찬가지로, 체크노드 연산과 베리어블노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하도록 되어 있다.
즉, 지금, 설명을 간단하게 하기 위해, 도 8의 송신 장치(11)를 구성하는 LDPC 인코더(115)가 출력하는 LDPC부호의 검사행렬이, 예를 들면, 도 67에 도시한, 패리티행렬이 계단구조로 되어 있는 검사행렬(H)이라고 하면, 송신 장치(11)의 패리티 인터리버(23)에서는, K+qx+y+1번째의 부호비트를, K+Py+x+1번째의 부호비트의 위치에 인터리브하는 패리티 인터리브가, 정보길이(K)를 60으로, 순회구조의 단위의 열수(P)를 5로, 패리티길이(M)의 약수(q)(=M/P)를 6으로, 각각 하여 행하여진다.
이 패리티 인터리브는, 상술한 바와 같이, 식(12)의 열치환에 상당하기 때문에, LDPC 디코더(166)에서는, 식(12)의 열치환을 행할 필요가 없다.
이 때문에, 도 64의 수신 장치(12)에서는, 상술한 바와 같이, 칼럼 트위스트 디인터리버(55)로부터, LDPC 디코더(166)에 대해, 패리티 디인터리브가 행하여지지 않은 LDPC부호, 즉, 식(12)의 열치환이 행하여진 상태의 LDPC부호가 공급되고, LDPC 디코더(166)에서는, 식(12)의 열치환을 행하지 않은 것을 제외하면, 도 70의 복호 장치와 마찬가지의 처리가 행하여진다.
즉, 도 71은, 도 64의 LDPC 디코더(166)의 구성례를 도시하고 있다.
도 71에서, LDPC 디코더(166)는, 도 70의 수신 데이터 재병렬부(310)가 마련되지 않은 것을 제외하면, 도 70의 복호 장치와 마찬가지로 구성되어 있고, 식(12)의 열치환이 행하여지지 않는 것을 제외하고, 도 70의 복호 장치와 마찬가지 처리를 행하기 때문에, 그 설명은 생략한다.
이상과 같이, LDPC 디코더(166)는, 수신 데이터 재병렬부(310)를 마련하지 않고 구성할 수 있기 때문에, 도 70의 복호 장치보다도, 규모를 삭감할 수 있다.
또한, 도 67 내지 도 71에서는, 설명을 간단하게 하기 위해, LDPC부호의 부호길이(N)를 90으로, 정보길이(K)를 60으로, 순회구조의 단위의 열수(구성행렬의 행수 및 열수)(P)를 5로, 패리티길이(M)의 약수(q)(=M/P)를 6으로, 각각 하였지만, 부호길이(N), 정보길이(K), 순회구조의 단위의 열수(P), 및 약수(q)(=M/P)의 각각은, 상술한 값으로 한정되는 것이 아니다.
즉, 도 8의 송신 장치(11)에서, LDPC 인코더(115)가 출력하는 것은, 예를 들면, 부호길이(N)를 64800이나 16200 등으로, 정보길이(K)를 N-Pq(=N-M)로, 순회구조의 단위의 열수(P)를 360으로, 약수(q)를 M/P로, 각각 하는 LDPC부호인데, 도 71의 LDPC 디코더(166)는, 그와 같은 LDPC부호를 대상으로 하여, 체크노드 연산과 베리어블노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하는 경우에도 적용 가능하다.
도 72는, 도 65의 비트 디인터리버(165)를 구성하는 멀티플렉서(54)의 처리를 설명하는 도면이다.
즉, 도 72의 A는, 멀티플렉서(54)의 기능적인 구성례를 도시하고 있다.
멀티플렉서(54)는, 역교체부(1001), 및 메모리(1002)로 구성된다.
멀티플렉서(54)는, 전단의 QAM 디코더(164)로부터 공급되는 심볼의 심볼비트를 대상으로 하여, 송신 장치(11)의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 반대의 처리), 즉, 교체 처리에 의해 교체된 LDPC부호의 부호비트(심볼비트)인 위치를 원래의 위치로 되돌리는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC부호를, 후단의 칼럼 트위스트 디인터리버(55)에 공급한다.
즉, 멀티플렉서(54)에서, 역교체부(1001)에는, (연속하는) b개의 심볼의 단위로, 그 b개의 심볼의 mb비트의 심볼비트 y0, y1, …, ymb -1가 공급된다.
역교체부(1001)는, mb비트의 심볼비트 y0 내지 ymb -1을, 원래의 mb비트의 부호비트 b0, b1, …, bmb -1의 병렬(송신 장치(11)측의 디멀티플렉서(25)를 구성하는 교체부(32)에서의 교체가 행하여지기 전의 부호비트 b0 내지 bmb -1의 병렬)로 되돌리는 역교체를 행하고, 그 결과 얻어지는 mb비트의 부호비트 b0 내지 bmb -1을 출력한다.
메모리(1002)는, 송신 장치(11)측의 디멀티플렉서(25)를 구성하는 메모리(31)와 마찬가지로, 로우(row)(횡)방향에 mb비트를 기억함과 함께, 칼럼(column)(종)방향으로 N/(mb)비트를 기억하는 기억 용량을 갖는다. 즉, 메모리(1002)는, N/(mb)비트를 기억하는 mb개의 칼럼으로 구성된다.
단, 메모리(1002)에서는, 송신 장치(11)의 디멀티플렉서(25)의 메모리(31)로부터의 부호비트의 판독이 행하여지는 방향에, 역교체부(1001)가 출력하는 LDPC부호의 부호비트의 기록이 행하여지고, 메모리(31)에의 부호비트의 기록이 행하여지는 방향으로, 메모리(1002)에 기록된 부호비트의 판독이 행하여진다.
즉, 수신 장치(12)의 멀티플렉서(54)에서는, 도 72의 A에 도시하는 바와 같이, 역교체부(1001)가 출력하는 LDPC부호의 부호비트를, mb비트 단위로, 로우방향으로 기록하는 것이, 메모리(1002)의 1행째부터 아래의 행을 향하여 순차적으로 행하여진다.
그리고, 1부호길이분의 부호비트의 기록이 종료되면, 멀티플렉서(54)에서는, 메모리(1002)로부터, 부호비트를, 칼럼방향으로 판독하고, 후단의 칼럼 트위스트 디인터리버(55)에 공급한다.
여기서, 도 72의 B는, 메모리(1002)로부터의 부호비트의 판독을 도시하는 도면이다.
멀티플렉서(54)에서는, LDPC부호의 부호비트를, 메모리(1002)를 구성하는 칼럼의 위부터 아래방향(칼럼방향)로 판독하는 것이, 왼쪽부터 오른쪽방향의 칼럼을 향하여 행하여진다.
도 73은, 도 65의 비트 디인터리버(165)를 구성하는 칼럼 트위스트 디인터리버(55)의 처리를 설명하는 도면이다.
즉, 도 73은, 멀티플렉서(54)의 메모리(1002)의 구성례를 도시하고 있다.
메모리(1002)는, 칼럼(종)방향으로 mb비트를 기억함과 함께, 로우(횡)방향으로 N/(mb)비트를 기억하는 기억 용량을 가지며, mb개의 칼럼으로 구성된다.
칼럼 트위스트 디인터리버(55)는, 메모리(1002)에 대해, LDPC부호의 부호비트를, 로우방향으로 기록하고, 칼럼방향으로 판독할 때의 판독 시작의 위치를 제어함으로써, 칼럼 트위스트 디인터리브를 행한다.
즉, 칼럼 트위스트 디인터리버(55)에서는, 복수의 칼럼 각각에 대해, 부호비트의 판독을 시작하는 판독 시작의 위치를, 적절히 변경함으로써, 칼럼 트위스트 인터리브에서 재병렬된 부호비트의 병렬을, 원래의 병렬로 되돌리는 역재병렬 처리를 행한다.
여기서, 도 73은, 도 24에서 설명한, 변조 방식이 16QAM이고, 또한, 배수(b)가 1인 경우의, 메모리(1002)의 구성례를 도시하고 있다. 따라서 1심볼의 비트수(m)는, 4비트이고, 또한, 메모리(1002)는, 4(=mb)개의 칼럼으로 구성된다.
칼럼 트위스트 디인터리버(55)는, 멀티플렉서(54)에 대신하여, 교체부(1001)가 출력하는 LDPC부호의 부호비트의 로우방향으로의 기록을, 메모리(1002)의 1행째부터 아래의 행을 향하여 순차적으로 행한다.
그리고, 1부호길이분의 부호비트의 기록이 종료되면, 칼럼 트위스트 디인터리버(55)는, 부호비트를, 메모리(1002)의 위부터 아래방향(칼럼방향)로 판독하는 것을, 왼쪽부터 오른쪽방향의 칼럼을 향하여 행한다.
단, 칼럼 트위스트 디인터리버(55)는, 송신 장치(11)측의 칼럼 트위스트 인터리버(24)가 부호비트를 기록한 기록 시작의 위치를, 부호비트의 판독 시작의 위치로 하여, 메모리(1002)로부터의 부호비트의 판독을 행한다.
즉, 각 칼럼의 선두(맨 위)인 위치의 어드레스를 0으로 하여, 칼럼방향의 각 위치의 어드레스를, 승순의 정수로 나타내는 것으로 하면, 변조 방식이 16QAM이고, 또한, 배수(b)가 1인 경우에는, 칼럼 트위스트 디인터리버(55)에서는, 가장 왼쪽의 칼럼에 대해서는, 판독 시작의 위치를, 어드레스가 0인 위치로 하고, (왼쪽부터) 2번째의 칼럼에 대해서는, 판독 시작의 위치를, 어드레스가 2인 위치로 하고, 3번째의 칼럼에 대해서는, 판독 시작의 위치를, 어드레스가 4인 위치로 하고, 4번째의 칼럼에 대해서는, 판독 시작의 위치를, 어드레스가 7인 위치로 한다.
또한, 판독 시작의 위치가, 어드레스가 0인 위치 이외인 위치의 칼럼에 대해서는, 부호비트의 판독을, 가장 아래의 위치까지 행한 후는, 선두(어드레스가 0인 위치)로 되돌아와, 판독 시작의 위치의 직전의 위치까지의 판독이 행하여진다. 그리고, 그 후, 다음(오른쪽)의 칼럼으로부터의 판독이 행하여진다.
이상과 같은 칼럼 트위스트 디인터리브를 행함에 의해, 칼럼 트위스트 인터리브에서 재병렬된 부호비트의 병렬이, 원래의 병렬로 되돌아온다.
도 74는, 도 64의 비트 디인터리버(165)의 다른 구성례를 도시하는 블록도이다.
또한, 도면 중, 도 65의 경우와 대응하는 부분에 관해서는, 동일한 부호를 붙이고 있고, 이하에서는, 그 설명은, 적절히 생략한다.
즉, 도 74의 비트 디인터리버(165)는, 패리티 디인터리버(1011)가 새롭게 마련되어 있는 외는, 도 65의 경우와 마찬가지로 구성되어 있다.
도 74에서는, 비트 디인터리버(165)는, 멀티플렉서(MUX)54, 칼럼 트위스트 디인터리버(55), 및, 패리티 디인터리버(1011)로 구성되고, QAM 디코더(164)로부터의 LDPC부호의 부호비트의 비트디인터리브를 행한다.
즉, 멀티플렉서(54)는, QAM 디코더(164)로부터의 LDPC부호를 대상으로 하여, 송신 장치(11)의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 반대의 처리), 즉, 교체 처리에 의해 교체된 부호비트의 위치를 원래의 위치로 되돌리는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC부호를, 칼럼 트위스트 디인터리버(55)에 공급한다.
칼럼 트위스트 디인터리버(55)는, 멀티플렉서(54)로부터의 LDPC부호를 대상으로 하여, 송신 장치(11)의 칼럼 트위스트 인터리버(24)가 행하는 재병렬 처리로서의 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브를 행한다.
칼럼 트위스트 디인터리브의 결과 얻어지는 LDPC부호는, 칼럼 트위스트 디인터리버(55)로부터 패리티 디인터리버(1011)에 공급된다.
패리티 디인터리버(1011)는, 칼럼 트위스트 디인터리버(55)에서의 칼럼 트위스트 디인터리브 후의 부호비트를 대상으로 하여, 송신 장치(11)의 패리티 인터리버(23)가 행하는 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 반대의 처리), 즉, 패리티 인터리브에 의해 병렬이 변경된 LDPC부호의 부호비트를, 원래의 병렬로 되돌리는 패리티 디인터리브를 행한다.
패리티 디인터리브의 결과 얻어지는 LDPC부호는, 패리티 디인터리버(1011)로부터 LDPC 디코더(166)에 공급된다.
따라서 도 74의 비트 디인터리버(165)에서는, LDPC 디코더(166)에는, 역교체 처리, 칼럼 트위스트 디인터리브, 및, 패리티 디인터리브가 행하여진 LDPC부호, 즉, 검사행렬(H)에 따른 LDPC부호화에 의해 얻어지는 LDPC부호가 공급된다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H) 그 자체, 또는, 그 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환검사행렬을 이용하여 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서 출력한다.
여기서, 도 74에서는, 비트 디인터리버(165)(의 패리티 디인터리버(1011))로부터 LDPC 디코더(166)에 대해, 검사행렬(H)에 따른 LDPC부호화에 의해 얻어지는 LDPC부호가 공급되기 때문에, 그 LDPC부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H) 그 자체를 이용하여 행하는 경우에는, LDPC 디코더(166)는, 예를 들면, 메시지(체크노드 메시지, 베리어블노드 메시지)의 연산을 1개의 노드씩 순차적으로 행하는 풀 시리얼 디코딩(full serial decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치나, 메시지의 연산을 모든 노드에 대해 동시(병렬)에 행하는 풀 패럴렐 디코딩(full parallel decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치로 구성할 수 있다.
또한, LDPC 디코더(166)에서, LDPC부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC부호화에 이용한 검사행렬(H)에 대해, 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환검사행렬을 이용하여 행하는 경우에는, LDPC 디코더(166)는, 체크노드 연산, 및 베리어블노드 연산을, P(또는 P의 1 이외의 약수)개 동시에 행하는 아키텍처(architecture)의 복호 장치로서, 변환검사행렬을 얻기 위한 열치환과 같은 열치환을, LDPC부호에 실시함에 의해, 그 LDPC부호의 부호비트를 재병렬하는 수신 데이터 재병렬부(310)를 갖는 복호 장치(도 70)로 구성할 수 있다.
또한, 도 74에서는, 설명의 편리를 위해, 역교체 처리를 행하는 멀티플렉서(54), 칼럼 트위스트 디인터리브를 행하는 칼럼 트위스트 디인터리버(55), 및, 패리티 디인터리브를 행하는 패리티 디인터리버(1011) 각각을, 별개로 구성하도록 하였지만, 멀티플렉서(54), 칼럼 트위스트 디인터리버(55), 및, 패리티 디인터리버(1011)의 2 이상은, 송신 장치(11)의 패리티 인터리버(23), 칼럼 트위스트 인터리버(24), 및, 디멀티플렉서(25)와 마찬가지로, 일체적으로 구성할 수 있다.
[수신 시스템의 구성례]
도 75는, 수신 장치(12)를 적용 가능한 수신 시스템의 제1의 구성례를 도시하는 블록도이다.
도 75에서, 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102), 및, 정보원 복호 처리부(1103)로 구성된다.
취득부(1101)는, 방송프로그램의 화상 데이터나 음성 데이터 등의 LDPC 대상 데이터를, 적어도 LDPC부호화함으로써 얻어지는 LDPC부호를 포함하는 신호를, 예를 들면, 지상 디지털 방송, 위성 디지털 방송, CATV망, 인터넷 그 밖의 네트워크 등의, 도시하지 않은 전송로(통신로)를 통하여 취득하고, 전송로 복호 처리부(1102)에 공급한다.
여기서, 취득부(1101)가 취득하는 신호가, 예를 들면, 방송국으로부터, 지상파나, 위성파, CATV(Cable Television)망 등을 통하여 방송되어 오는 경우에는, 취득부(1101)는, 튜너나 STB(Set Top Box) 등으로 구성된다. 또한, 취득부(1101)가 취득하는 신호가, 예를 들면, web 서버로부터, IPTV(Internet Protocol Television)와 같이 멀티 캐스트로 송신되어 오는 경우에는, 취득부(1101)는, 예를 들면, NIC(Network Interface Card) 등의 네트워크 I/F(Inter face)로 구성된다.
전송로 복호 처리부(1102)는, 수신 장치(12)에 상당한다. 전송로 복호 처리부(1102)는, 취득부(1101)가 전송로를 통하여 취득한 신호에 대해, 전송로에서 생기는 오류를 정정하는 처리를 적어도 포함하는 전송로 복호 처리를 시행하고, 그 결과 얻어지는 신호를, 정보원 복호 처리부(1103)에 공급한다.
즉, 취득부(1101)가 전송로를 통하여 취득한 신호는, 전송로에서 생기는 오류를 정정하기 위한 오류 정정 부호화를, 적어도 행함으로써 얻어진 신호이고, 전송로 복호 처리부(1102)는, 그와 같은 신호에 대해, 예를 들면, 오류 정정 처리 등의 전송로 복호 처리를 시행한다.
여기서, 오류 정정 부호화로서는, 예를 들면, LDPC부호화나, BCH 부호화 등이 있다. 여기서는, 오류 정정 부호화로서, 적어도, LDPC부호화가 행하여지고 있다.
또한, 전송로 복호 처리에는, 변조 신호의 복조 등이 포함되는 것이 있다.
정보원 복호 처리부(1103)는, 전송로 복호 처리가 시행된 신호에 대해, 압축된 정보를 원래의 정보로 신장하는 처리를 적어도 포함하는 정보원 복호 처리를 시행한다.
즉, 취득부(1101)가 전송로를 통하여 취득한 신호에는, 정보로서의 화상이나 음성 등의 데이터량을 적게 하기 위해, 정보를 압축하는 압축 부호화가 시행되어 있는 것이 있고, 그 경우, 정보원 복호 처리부(1103)는, 전송로 복호 처리가 행하여진 신호에 대해, 압축된 정보를 원래의 정보로 신장하는 처리(신장 처리) 등의 정보원 복호 처리를 시행한다.
또한, 취득부(1101)가 전송로를 통하여 취득한 신호에, 압축 부호화가 시행되지 않은 경우에는, 정보원 복호 처리부(1103)에서는, 압축된 정보를 원래의 정보로 신장하는 처리는 행하여지지 않는다.
여기서, 신장 처리로서는, 예를 들면, MPEG 디코드 등이 있다. 또한, 전송로 복호 처리에는, 신장 처리 외에, 디스크램블 등이 포함되는 일이 있다.
이상과 같이 구성된 수신 시스템에서는, 취득부(1101)에서, 예를 들면, 화상이나 음성 등의 데이터에 대해, MPEG 부호화 등의 압축 부호화가 시행되고, 또한, LDPC부호화 등의 오류 정정 부호화가 시행된 신호가, 전송로를 통하여 취득되고, 전송로 복호 처리부(1102)에 공급된다.
전송로 복호 처리부(1102)에서는, 취득부(1101)로부터의 신호에 대해, 예를 들면, 수신 장치(12)가 행하는 것과 마찬가지의 처리 등이, 전송로 복호 처리로서 행하여지고, 그 결과 얻어지는 신호가, 정보원 복호 처리부(1103)에 공급된다.
정보원 복호 처리부(1103)에서는, 전송로 복호 처리부(1102)로부터의 신호에 대해, MPEG 디코드 등의 정보원 복호 처리가 시행되고, 그 결과 얻어지는 화상, 또는 음성이 출력된다.
이상과 같은 도 75의 수신 시스템은, 예를 들면, 디지털 방송으로서의 텔레비전 방송을 수신하는 텔레비전 튜너 등에 적용할 수 있다.
또한, 취득부(1101), 전송로 복호 처리부(1102), 및, 정보원 복호 처리부(1103)는, 각각, 하나의 독립한 장치(하드웨어(IC(Integrated Circuit) 등)), 또는 소프트웨어 모듈)로서 구성하는 것이 가능하다.
또한, 취득부(1101), 전송로 복호 처리부(1102), 및, 정보원 복호 처리부(1103)에 관해서는, 취득부(1101)와 전송로 복호 처리부(1102)의 세트나, 전송로 복호 처리부(1102)와 정보원 복호 처리부(1103)의 세트, 취득부(1101), 전송로 복호 처리부(1102), 및, 정보원 복호 처리부(1103)의 세트를, 하나의 독립한 장치로서 구성하는 것이 가능하다.
도 76은, 수신 장치(12)를 적용 가능한 수신 시스템의 제2의 구성례를 도시하는 블록도이다.
또한, 도면 중, 도 75의 경우와 대응하는 부분에 관해서는, 동일한 부호를 붙이고 있고, 이하에서는, 그 설명은, 적절히 생략한다.
도 76의 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102), 및, 정보원 복호 처리부(1103)를 갖는 점에서, 도 75의 경우와 공통되고, 출력부(1111)가 새롭게 마련되어 있는 점에서, 도 75의 경우와 상위하다.
출력부(1111)는, 예를 들면, 화상을 표시하는 표시 장치나, 음성을 출력하는 스피커이고, 정보원 복호 처리부(1103)로부터 출력되는 신호로서의 화상이나 음성 등을 출력한다. 즉, 출력부(1111)는, 화상을 표시하고, 또는, 음성을 출력한다.
이상과 같은 도 76의 수신 시스템은, 예를 들면, 디지털 방송으로서의 텔레비전 방송을 수신하는 TV(텔레비전 수상기)나, 라디오 방송을 수신하는 라디오 수신기 등에 적용할 수 있다.
또한, 취득부(1101)에서 취득된 신호에, 압축 부호화가 시행되지 않은 경우에는, 전송로 복호 처리부(1102)가 출력하는 신호가, 출력부(1111)에 공급된다.
도 77은, 수신 장치(12)를 적용 가능한 수신 시스템의 제3의 구성례를 도시하는 블록도이다.
또한, 도면 중, 도 75의 경우와 대응하는 부분에 관해서는, 동일한 부호를 붙이고 있고, 이하에서는, 그 설명은, 적절히 생략한다.
도 77의 수신 시스템은, 취득부(1101), 및, 전송로 복호 처리부(1102)를 갖는 점에서, 도 75의 경우와 공통된다.
단, 도 77의 수신 시스템은, 정보원 복호 처리부(1103)가 마련되어 있지 않고, 기록부(1121)가 새롭게 마련되어 있는 점에서, 도 75의 경우와 상위하다.
기록부(1121)는, 전송로 복호 처리부(1102)가 출력하는 신호(예를 들면, MPEG의 TS의 TS 패킷)를, 광디스크나, 하드 디스크(자기 디스크), 플래시 메모리 등의 기록(기억)매체에 기록한다(기억시킨다).
이상과 같은 도 77의 수신 시스템은, 텔레비전 방송을 녹화하는 레코더 등에 적용할 수 있다.
또한, 도 77에서, 수신 시스템은, 정보원 복호 처리부(1103)를 마련하여 구성하고, 정보원 복호 처리부(1103)에서, 정보원 복호 처리가 행하여진 후의 신호, 즉, 디코드에 의해 얻어지는 화상이나 음성을, 기록부(1121)로 기록할 수 있다.
[컴퓨터의 한 실시의 형태]
다음에, 상술한 일련의 처리는, 하드웨어에 의해 행할 수도 있고, 소프트웨어에 의해 행할 수도 있다. 일련의 처리를 소프트웨어에 의해 행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 범용의 컴퓨터 등에 인스톨된다.
그래서, 도 78은, 상술한 일련의 처리를 실행하는 프로그램이 인스톨되는 컴퓨터의 한 실시의 형태의 구성례를 도시하고 있다.
프로그램은, 컴퓨터에 내장되어 있는 기록 매체로서의 하드 디스크(705)나 ROM703에 미리 기록하여 둘 수 있다.
또는 또한, 프로그램은, 플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory), MO(Magneto Optical) 디스크, DVD(Digital Versatile Disc), 자기 디스크, 반도체 메모리 등의 리무버블 기록 매체(711)에, 일시적 또는 영속적으로 격납(기록)하여 둘 수 있다. 이와 같은 리무버블 기록 매체(711)는, 이른바 팩키지 소프트웨어로서 제공할 수 있다.
또한, 프로그램은, 상술한 바와 같은 리무버블 기록 매체(711)로부터 컴퓨터에 인스톨하는 외에, 다운로드 사이트로부터, 디지털 위성 방송용의 인공 위성을 통하여, 컴퓨터에 무선으로 전송하거나, LAN(Local Area Network), 인터넷이라는 네트워크를 통하여, 컴퓨터에 유선으로 전송하고, 컴퓨터에서는, 그와 같이 하여 전송되어 오는 프로그램을, 통신부(708)로 수신하고, 내장한 하드 디스크(705)에 인스톨할 수 있다.
컴퓨터는, CPU(Central Processing Unit)(702)를 내장하고 있다. CPU(702)에는, 버스(701)를 통하여, 입출력 인터페이스(710)가 접속되어 있고, CPU(702)는, 입출력 인터페이스(710)를 통하여, 유저에 의해, 키보드나, 마우스, 마이크로폰 등으로 구성되는 입력부(707)가 조작 등 됨에 의해 지령이 입력되면, 그에 따라, ROM(Read Only Memory)(703)에 격납되어 있는 프로그램을 실행한다. 또는, 또한, CPU(702)는, 하드 디스크(705)에 격납되어 있는 프로그램, 위성 또는 네트워크로부터 전송되고, 통신부(708)에서 수신되어 하드 디스크(705)에 인스톨된 프로그램, 또는 드라이브(709)에 장착된 리무버블 기록 매체(711)로부터 판독되어 하드 디스크(705)에 인스톨된 프로그램을, RAM(Random Access Memory)(704)에 로드하고 실행한다. 이에 의해, CPU(702)는, 상술한 플로 차트에 따른 처리, 또는 상술한 블록도의 구성에 의해 행하여지는 처리를 행한다. 그리고, CPU(702)는, 그 처리 결과를, 필요에 응하여, 예를 들면, 입출력 인터페이스(710)를 통하여, LCD(Liquid Crystal Display)나 스피커 등으로 구성되는 출력부(706)로부터 출력, 또는, 통신부(708)로부터 송신, 나아가서는, 하드 디스크(705)에 기록 등 시킨다.
여기서, 본 명세서에서, 컴퓨터에 각종의 처리를 행하게 하기 위한 프로그램을 기술(記述)하는 처리 스텝은, 반드시 플로 차트로서 기재된 순서에 따라 시계열에 처리할 필요는 없고, 병렬적 또는 개별적으로 실행되는 처리(예를 들면, 병렬 처리 또는 오브젝트에 의한 처리)도 포함하는 것이다.
또한, 프로그램은, 1개의 컴퓨터에 의해 처리되는 것이라도 좋고, 복수의 컴퓨터에 의해 분산 처리되는 것이라도 좋다. 또한, 프로그램은, 원방의 컴퓨터에 전송되어 실행되는 것이라도 좋다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형으로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
즉, 상술한, 휴대 단말용의 디지털 방송 등에서 채용한 LDPC부호(의 검사행렬 초기치 테이블) 등은, 고정 단말용의 디지털 방송 등으로 이용하는 것이 가능하다.
또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.
[1]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부와,
LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464이고,
상기 교체부는,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y0으로,
비트 b1을 비트 y4로,
비트 b2를 비트 y3으로,
비트 b3을 비트 y1로,
비트 b4를 비트 y2로,
비트 b5를 비트 y5로,
비트 b6을 비트 y6으로,
비트 b7을 비트 y7로
각각 교체하는
데이터 처리 장치.
[2]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화부와,
LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005이고,
상기 교체부는,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y0으로,
비트 b2를 비트 y8로,
비트 b3을 비트 y7로,
비트 b4를 비트 y1로,
비트 b5를 비트 y6으로,
비트 b6을 비트 y4로,
비트 b7을 비트 y3으로,
비트 b8을 비트 y10으로,
비트 b9를 비트 y9로,
비트 b10을 비트 y5로,
비트 b11을 비트 y11로
각각 교체하는
데이터 처리 장치.
[3]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부와,
LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464이고,
상기 교체부는,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y0으로,
비트 b2를 비트 y4로,
비트 b3을 비트 y1로,
비트 b4를 비트 y6으로,
비트 b5를 비트 y7로,
비트 b6을 비트 y8로,
비트 b7을 비트 y5로,
비트 b8을 비트 y10으로,
비트 b9를 비트 y3으로,
비트 b10을 비트 y9로,
비트 b11을 비트 y11로
각각 교체하는
데이터 처리 장치.
[4]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화 스텝과,
LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464이고,
상기 교체 스텝은,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y0으로,
비트 b1을 비트 y4로,
비트 b2를 비트 y3으로,
비트 b3을 비트 y1로,
비트 b4를 비트 y2로,
비트 b5를 비트 y5로,
비트 b6을 비트 y6으로,
비트 b7을 비트 y7로
각각 교체하는
데이터 처리 방법.
[5]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화 스텝과,
LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005이고,
상기 교체 스텝은,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y0으로,
비트 b2를 비트 y8로,
비트 b3을 비트 y7로,
비트 b4를 비트 y1로,
비트 b5를 비트 y6으로,
비트 b6을 비트 y4로,
비트 b7을 비트 y3으로,
비트 b8을 비트 y10으로,
비트 b9를 비트 y9로,
비트 b10을 비트 y5로,
비트 b11을 비트 y11로
각각 교체하는
데이터 처리 방법.
[6]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화 스텝과,
LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464이고,
상기 교체 스텝은,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y0으로,
비트 b2를 비트 y4로,
비트 b3을 비트 y1로,
비트 b4를 비트 y6으로,
비트 b5를 비트 y7로,
비트 b6을 비트 y8로,
비트 b7을 비트 y5로,
비트 b8을 비트 y10으로,
비트 b9를 비트 y3으로,
비트 b10을 비트 y9로,
비트 b11을 비트 y11로
각각 교체하는
데이터 처리 방법.
[7]
16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
상기 역교체부는,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y0을 비트 b0으로,
비트 y4를 비트 b1로,
비트 y3을 비트 b2로,
비트 y1을 비트 b3으로,
비트 y2를 비트 b4로,
비트 y5를 비트 b5로,
비트 y6을 비트 b6으로,
비트 y7을 비트 b7로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464인
데이터 처리 장치.
[8]
64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
상기 역교체부는,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y2를 비트 b0으로,
비트 y0을 비트 b1로,
비트 y8을 비트 b2로,
비트 y7을 비트 b3으로,
비트 y1을 비트 b4로,
비트 y6을 비트 b5로,
비트 y4를 비트 b6으로,
비트 y3을 비트 b7로,
비트 y10을 비트 b8로,
비트 y9를 비트 b9로,
비트 y5를 비트 b10으로,
비트 y11을 비트 b11로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005인
데이터 처리 장치.
[9]
64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
상기 역교체부는,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y2를 비트 b0으로,
비트 y0을 비트 b1로,
비트 y4를 비트 b2로,
비트 y1을 비트 b3으로,
비트 y6을 비트 b4로,
비트 y7을 비트 b5로,
비트 y8을 비트 b6으로,
비트 y5를 비트 b7로,
비트 y10을 비트 b8로,
비트 y3을 비트 b9로,
비트 y9를 비트 b10으로,
비트 y11을 비트 b11로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464인
데이터 처리 장치.
[10]
16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
상기 역교체 스텝은,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y0을 비트 b0으로,
비트 y4를 비트 b1로,
비트 y3을 비트 b2로,
비트 y1을 비트 b3으로,
비트 y2를 비트 b4로,
비트 y5를 비트 b5로,
비트 y6을 비트 b6으로,
비트 y7을 비트 b7로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464인
데이터 처리 방법.
[11]
64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
상기 역교체 스텝은,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y2를 비트 b0으로,
비트 y0을 비트 b1로,
비트 y8을 비트 b2로,
비트 y7을 비트 b3으로,
비트 y1을 비트 b4로,
비트 y6을 비트 b5로,
비트 y4를 비트 b6으로,
비트 y3을 비트 b7로,
비트 y10을 비트 b8로,
비트 y9를 비트 b9로,
비트 y5를 비트 b10으로,
비트 y11을 비트 b11로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005인
데이터 처리 방법.
[12]
64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
상기 역교체 스텝은,
12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 y2를 비트 b0으로,
비트 y0을 비트 b1로,
비트 y4를 비트 b2로,
비트 y1을 비트 b3으로,
비트 y6을 비트 b4로,
비트 y7을 비트 b5로,
비트 y8을 비트 b6으로,
비트 y5를 비트 b7로,
비트 y10을 비트 b8로,
비트 y3을 비트 b9로,
비트 y9를 비트 b10으로,
비트 y11을 비트 b11로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464인
데이터 처리 방법.
[13]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화부와,
LDPC부호의 부호비트를, 256QAM으로 정하는 256개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005이고,
상기 교체부는,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 1개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 1개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y1로,
비트 b2를 비트 y4로,
비트 b3을 비트 y7로,
비트 b4를 비트 y3으로,
비트 b5를 비트 y0으로,
비트 b6을 비트 y5로,
비트 b7을 비트 y6으로
각각 교체하는
데이터 처리 장치.
[14]
LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화 스텝과,
LDPC부호의 부호비트를, 256QAM으로 정하는 256개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005이고,
상기 교체 스텝은,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y1로,
비트 b2를 비트 y4로,
비트 b3을 비트 y7로,
비트 b4를 비트 y3으로,
비트 b5를 비트 y0으로,
비트 b6을 비트 y5로,
비트 b7을 비트 y6으로
각각 교체하는
데이터 처리 방법.
[15]
256QAM으로 정하는 256개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
상기 역교체부는,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 1개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 1개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y1로,
비트 b2를 비트 y4로,
비트 b3을 비트 y7로,
비트 b4를 비트 y3으로,
비트 b5를 비트 y0으로,
비트 b6을 비트 y5로,
비트 b7을 비트 y6으로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005인
데이터 처리 장치.
[16]
256QAM으로 정하는 256개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
상기 역교체 스텝은,
8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 1개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 1개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
비트 b0을 비트 y2로,
비트 b1을 비트 y1로,
비트 b2를 비트 y4로,
비트 b3을 비트 y7로,
비트 b4를 비트 y3으로,
비트 b5를 비트 y0으로,
비트 b6을 비트 y5로,
비트 b7을 비트 y6으로
각각 교체하고,
상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005인
데이터 처리 방법.
11 : 송신 장치
12 : 수신 장치
23 : 패리티 인터리버
24 : 칼럼 트위스트 인터리버
25 : 디멀티플렉서
31 : 메모리
32 : 교체부
54 : 멀티플렉서
55 : 칼럼 트위스트 인터리버
111 : 모드 어댑테이션/멀티플렉서
112 : 패더
113 : BB 스크램블러
114 : BCH 인코더
115 : LDPC 인코더
116 : 비트 인터리버
117 : QAM 인코더
118 : 시간 인터리버
119 : MISO/MIMO 인코더
120 : 주파수 인터리버
121 : BCH 인코더
122 : LDPC 인코더
123 : QAM 인코더
124 : 주파수 인터리버
131 : 프레임 빌더/리소스 앨로케이션부
132 : OFDM 생성부
151 : OFDM 처리부
152 : 프레임 관리부
153 : 주파수 디인터리버
154 : QAM 디코더
155 : LDPC 디코더
156 : BCH 디코더
161 : 주파수 디인터리버
162 : MISO/MIMO 디코더
163 : 시간 디인터리버
164 : QAM 디코더
165 : 비트 디인터리버
166 : LDPC 디코더
167 : BCH 디코더
168 : BB 디스크램블러
169 : 널 삭제부
170 : 디멀티플렉서
300 : 가지데이터 격납용 메모리
301 : 셀렉터
302 : 체크노드 계산부
303 : 사이클릭 시프트 회로
304 : 가지데이터 격납용 메모리
305 : 셀렉터
306 : 수신 데이터용 메모리
307 : 베리어블노드 계산부
308 : 사이클릭 시프트 회로
309 : 복호어 계산부
310 : 수신 데이터 재병렬부
311 : 복호 데이터 재병렬부
601 : 부호화 처리부
602 : 기억부
611 : 부호화율 설정부
612 : 초기치 테이블 판독부
613 : 검사행렬 생성부
614 : 정보비트 판독부
615 : 부호화 패리티 연산부
616 : 제어부
701 : 버스
702 : CPU
703 : ROM
704 : RAM
705 : 하드 디스크
706 : 출력부
707 : 입력부
708 : 통신부
709 : 드라이브
710 : 입출력 인터페이스
711 : 리무버블 기록 매체
1001 : 역교체부
1002 : 메모리
1011 : 패리티 디인터리버
1101 : 취득부
1101 : 전송로 복호 처리부
1103 : 정보원 복호 처리부
1111 : 출력부
1121 : 기록부

Claims (12)

  1. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부와,
    상기 부호화부에 의해 부호화된 LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
    상기 부호화부에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464이고,
    상기 교체부는,
    8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y0으로,
    비트 b1을 비트 y4로,
    비트 b2를 비트 y3으로,
    비트 b3을 비트 y1로,
    비트 b4를 비트 y2로,
    비트 b5를 비트 y5로,
    비트 b6을 비트 y6으로,
    비트 b7을 비트 y7로
    각각 교체하는 것을 특징으로 하는 데이터 처리 장치.
  2. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화부와,
    상기 부호화부에 의해 부호화된 LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
    상기 부호화부에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
    356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
    18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
    714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
    3452 7935 8092 8623
    56 1955 3000 8242
    1809 4094 7991 8489
    2220 6455 7849 8548
    1006 2576 3247 6976
    2177 6048 7795 8295
    1413 2595 7446 8594
    2101 3714 7541 8531
    10 5961 7484
    3144 4636 5282
    5708 5875 8390
    3322 5223 7975
    197 4653 8283
    598 5393 8624
    906 7249 7542
    1223 2148 8195
    976 2001 5005이고,
    상기 교체부는,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y2로,
    비트 b1을 비트 y0으로,
    비트 b2를 비트 y8로,
    비트 b3을 비트 y7로,
    비트 b4를 비트 y1로,
    비트 b5를 비트 y6으로,
    비트 b6을 비트 y4로,
    비트 b7을 비트 y3으로,
    비트 b8을 비트 y10으로,
    비트 b9를 비트 y9로,
    비트 b10을 비트 y5로,
    비트 b11을 비트 y11로
    각각 교체하는 것을 특징으로 하는 데이터 처리 장치.
  3. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부와,
    상기 부호화부에 의해 부호화된 LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,
    상기 부호화부에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464이고,
    상기 교체부는,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y2로,
    비트 b1을 비트 y0으로,
    비트 b2를 비트 y4로,
    비트 b3을 비트 y1로,
    비트 b4를 비트 y6으로,
    비트 b5를 비트 y7로,
    비트 b6을 비트 y8로,
    비트 b7을 비트 y5로,
    비트 b8을 비트 y10으로,
    비트 b9를 비트 y3으로,
    비트 b10을 비트 y9로,
    비트 b11을 비트 y11로
    각각 교체하는 것을 특징으로 하는 데이터 처리 장치.
  4. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화 스텝과,
    상기 부호화 스텝에 의해 부호화된 LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
    상기 부호화 스텝에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464이고,
    상기 교체 스텝은,
    8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y0으로,
    비트 b1을 비트 y4로,
    비트 b2를 비트 y3으로,
    비트 b3을 비트 y1로,
    비트 b4를 비트 y2로,
    비트 b5를 비트 y5로,
    비트 b6을 비트 y6으로,
    비트 b7을 비트 y7로
    각각 교체하는 것을 특징으로 하는 데이터 처리 방법.
  5. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호화를 행하는 부호화 스텝과,
    상기 부호화 스텝에 의해 부호화된 LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
    상기 부호화 스텝에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
    356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
    18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
    714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
    3452 7935 8092 8623
    56 1955 3000 8242
    1809 4094 7991 8489
    2220 6455 7849 8548
    1006 2576 3247 6976
    2177 6048 7795 8295
    1413 2595 7446 8594
    2101 3714 7541 8531
    10 5961 7484
    3144 4636 5282
    5708 5875 8390
    3322 5223 7975
    197 4653 8283
    598 5393 8624
    906 7249 7542
    1223 2148 8195
    976 2001 5005이고,
    상기 교체 스텝은,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y2로,
    비트 b1을 비트 y0으로,
    비트 b2를 비트 y8로,
    비트 b3을 비트 y7로,
    비트 b4를 비트 y1로,
    비트 b5를 비트 y6으로,
    비트 b6을 비트 y4로,
    비트 b7을 비트 y3으로,
    비트 b8을 비트 y10으로,
    비트 b9를 비트 y9로,
    비트 b10을 비트 y5로,
    비트 b11을 비트 y11로
    각각 교체하는 것을 특징으로 하는 데이터 처리 방법.
  6. LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화 스텝과,
    상기 부호화 스텝에 의해 부호화된 LDPC부호의 부호비트를, 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체 스텝을 구비하고,
    상기 부호화 스텝에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464이고,
    상기 교체 스텝은,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 b0을 비트 y2로,
    비트 b1을 비트 y0으로,
    비트 b2를 비트 y4로,
    비트 b3을 비트 y1로,
    비트 b4를 비트 y6으로,
    비트 b5를 비트 y7로,
    비트 b6을 비트 y8로,
    비트 b7을 비트 y5로,
    비트 b8을 비트 y10으로,
    비트 b9를 비트 y3으로,
    비트 b10을 비트 y9로,
    비트 b11을 비트 y11로
    각각 교체하는 것을 특징으로 하는 데이터 처리 방법.
  7. 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
    상기 역교체부는,
    8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y0을 비트 b0으로,
    비트 y4를 비트 b1로,
    비트 y3을 비트 b2로,
    비트 y1을 비트 b3으로,
    비트 y2를 비트 b4로,
    비트 y5를 비트 b5로,
    비트 y6을 비트 b6으로,
    비트 y7을 비트 b7로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464
    인 것을 특징으로 하는 데이터 처리 장치.
  8. 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
    상기 역교체부는,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y2를 비트 b0으로,
    비트 y0을 비트 b1로,
    비트 y8을 비트 b2로,
    비트 y7을 비트 b3으로,
    비트 y1을 비트 b4로,
    비트 y6을 비트 b5로,
    비트 y4를 비트 b6으로,
    비트 y3을 비트 b7로,
    비트 y10을 비트 b8로,
    비트 y9를 비트 b9로,
    비트 y5를 비트 b10으로,
    비트 y11을 비트 b11로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
    356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
    18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
    714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
    3452 7935 8092 8623
    56 1955 3000 8242
    1809 4094 7991 8489
    2220 6455 7849 8548
    1006 2576 3247 6976
    2177 6048 7795 8295
    1413 2595 7446 8594
    2101 3714 7541 8531
    10 5961 7484
    3144 4636 5282
    5708 5875 8390
    3322 5223 7975
    197 4653 8283
    598 5393 8624
    906 7249 7542
    1223 2148 8195
    976 2001 5005
    인 것을 특징으로 하는 데이터 처리 장치.
  9. 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체부와,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체부에 의해 교체된 LDPC부호를 복호하는 복호부를 구비하고,
    상기 역교체부는,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y2를 비트 b0으로,
    비트 y0을 비트 b1로,
    비트 y4를 비트 b2로,
    비트 y1을 비트 b3으로,
    비트 y6을 비트 b4로,
    비트 y7을 비트 b5로,
    비트 y8을 비트 b6으로,
    비트 y5를 비트 b7로,
    비트 y10을 비트 b8로,
    비트 y3을 비트 b9로,
    비트 y9를 비트 b10으로,
    비트 y11을 비트 b11로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464
    인 것을 특징으로 하는 데이터 처리 장치.
  10. 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
    상기 역교체 스텝은,
    8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y0을 비트 b0으로,
    비트 y4를 비트 b1로,
    비트 y3을 비트 b2로,
    비트 y1을 비트 b3으로,
    비트 y2를 비트 b4로,
    비트 y5를 비트 b5로,
    비트 y6을 비트 b6으로,
    비트 y7을 비트 b7로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464
    인 것을 특징으로 하는 데이터 처리 방법.
  11. 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 7/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
    상기 역교체 스텝은,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y2를 비트 b0으로,
    비트 y0을 비트 b1로,
    비트 y8을 비트 b2로,
    비트 y7을 비트 b3으로,
    비트 y1을 비트 b4로,
    비트 y6을 비트 b5로,
    비트 y4를 비트 b6으로,
    비트 y3을 비트 b7로,
    비트 y10을 비트 b8로,
    비트 y9를 비트 b9로,
    비트 y5를 비트 b10으로,
    비트 y11을 비트 b11로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
    356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
    18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
    714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
    3452 7935 8092 8623
    56 1955 3000 8242
    1809 4094 7991 8489
    2220 6455 7849 8548
    1006 2576 3247 6976
    2177 6048 7795 8295
    1413 2595 7446 8594
    2101 3714 7541 8531
    10 5961 7484
    3144 4636 5282
    5708 5875 8390
    3322 5223 7975
    197 4653 8283
    598 5393 8624
    906 7249 7542
    1223 2148 8195
    976 2001 5005
    인 것을 특징으로 하는 데이터 처리 방법.
  12. 64QAM으로 정하는 64개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트를, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호의 부호비트로 교체하는 역교체 스텝과,
    LDPC부호의 검사행렬에 의거하여, 상기 역교체 스텝에 의해 교체된 LDPC부호를 복호하는 복호 스텝을 구비하고,
    상기 역교체 스텝은,
    12개의, 16200/12비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 12비트의 부호비트가, 연속하는 2개의 심볼로 할당되어 있는 경우에 있어서, 상기 12비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 12비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,
    비트 y2를 비트 b0으로,
    비트 y0을 비트 b1로,
    비트 y4를 비트 b2로,
    비트 y1을 비트 b3으로,
    비트 y6을 비트 b4로,
    비트 y7을 비트 b5로,
    비트 y8을 비트 b6으로,
    비트 y5를 비트 b7로,
    비트 y10을 비트 b8로,
    비트 y3을 비트 b9로,
    비트 y9를 비트 b10으로,
    비트 y11을 비트 b11로
    각각 교체하고,
    상기 LDPC부호는, 정보비트와 패리티비트를 포함하고,
    상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,
    상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,
    상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,
    32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
    1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
    2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
    574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
    14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
    4075 4188 7313 7553
    5145 6018 7148 7507
    3198 4858 6983 7033
    3170 5126 5625 6901
    2839 6093 7071 7450
    11 3735 5413
    2497 5400 7238
    2067 5172 5714
    1889 7173 7329
    1795 2773 3499
    2695 2944 6735
    3221 4625 5897
    1690 6122 6816
    5013 6839 7358
    1601 6849 7415
    2180 7389 7543
    2121 6838 7054
    1948 3109 5046
    272 1015 7464
    인 것을 특징으로 하는 데이터 처리 방법.
KR20137032419A 2011-06-15 2012-06-08 데이터 처리 장치, 및, 데이터 처리 방법 KR20140035386A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011132790A JP5664919B2 (ja) 2011-06-15 2011-06-15 データ処理装置、及び、データ処理方法
JPJP-P-2011-132790 2011-06-15
PCT/JP2012/064807 WO2012173061A1 (ja) 2011-06-15 2012-06-08 データ処理装置、及び、データ処理方法

Publications (1)

Publication Number Publication Date
KR20140035386A true KR20140035386A (ko) 2014-03-21

Family

ID=47357050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137032419A KR20140035386A (ko) 2011-06-15 2012-06-08 데이터 처리 장치, 및, 데이터 처리 방법

Country Status (9)

Country Link
US (1) US9135108B2 (ko)
EP (1) EP2722994A4 (ko)
JP (1) JP5664919B2 (ko)
KR (1) KR20140035386A (ko)
CN (1) CN103765782A (ko)
AU (1) AU2012270714B2 (ko)
RU (1) RU2595581C2 (ko)
TW (1) TWI479807B (ko)
WO (1) WO2012173061A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131540A (ko) * 2014-05-15 2015-11-25 삼성전자주식회사 천공 장치 및 그의 천공 방법
KR20150135052A (ko) * 2014-05-22 2015-12-02 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US11722155B2 (en) 2014-05-22 2023-08-08 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
KR102356963B1 (ko) 2013-01-11 2022-02-08 선 페이턴트 트러스트 데이터 처리방법, 프리코딩 방법, 통신장치
MX347490B (es) * 2013-01-17 2017-04-28 Lg Electronics Inc Aparato para transmitir señales de difusión, aparato para recibir señales de difusión, método para transmitir señales de difusión y método para recibir señales de difusión.
EP2955851A4 (en) * 2013-02-08 2016-09-28 Mitsubishi Electric Corp DATA STRUCTURE FOR ERROR CORRECTING CODE CONTROL MATRIX, AND DEVICE AND METHOD FOR REGULATING CODING EFFICIENCY FOR ERROR CORRECTING CODE
CN105191148B (zh) * 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
EP2993793B1 (en) * 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
BR112015027153B1 (pt) 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
KR102113900B1 (ko) * 2013-05-02 2020-05-21 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
JP6229900B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2014199865A1 (ja) 2013-06-12 2014-12-18 ソニー株式会社 データ処理装置、及びデータ処理方法
US9362952B2 (en) * 2013-06-14 2016-06-07 Samsung Electronics Co., Ltd. Apparatuses and methods for encoding and decoding of parity check codes
US9866297B2 (en) * 2013-08-01 2018-01-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CA2923588A1 (en) * 2013-09-20 2015-03-26 Sony Corporation Data processing device and data processing method
WO2015041073A1 (ja) * 2013-09-20 2015-03-26 ソニー株式会社 データ処理装置、及びデータ処理方法
MX369485B (es) 2013-09-20 2019-11-11 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2016003228A (es) * 2013-09-20 2016-06-07 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN105556858A (zh) * 2013-09-24 2016-05-04 索尼公司 数据处理装置和数据处理方法
MX2016003548A (es) * 2013-09-26 2016-07-21 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2016003551A (es) * 2013-09-26 2016-07-21 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
US20160233889A1 (en) * 2013-09-26 2016-08-11 Sony Corporation Data processing device and data processing method
JPWO2015045896A1 (ja) * 2013-09-26 2017-03-09 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2015045895A1 (ja) * 2013-09-26 2017-03-09 ソニー株式会社 データ処理装置、及びデータ処理方法
KR20160064092A (ko) * 2013-09-26 2016-06-07 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160064087A (ko) * 2013-09-26 2016-06-07 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160061329A (ko) * 2013-09-26 2016-05-31 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
US9442696B1 (en) * 2014-01-16 2016-09-13 The Math Works, Inc. Interactive partitioning and mapping of an application across multiple heterogeneous computational devices from a co-simulation design environment
JP2015156533A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
CA2881540C (en) * 2014-02-13 2017-08-01 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
JP2015156531A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156534A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156530A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156532A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2015124107A1 (zh) * 2014-02-20 2015-08-27 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
JP2015170912A (ja) 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015170911A (ja) * 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015179959A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015179960A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
JP6425100B2 (ja) * 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2015178212A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2015178214A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
MX357178B (es) * 2014-05-21 2018-06-28 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN110890893B (zh) 2014-05-21 2024-02-02 索尼公司 数据处理装置以及数据处理方法
WO2015178210A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
CN105379127A (zh) * 2014-05-21 2016-03-02 索尼公司 数据处理装置以及数据处理方法
US10141951B2 (en) 2015-03-02 2018-11-27 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR101800415B1 (ko) 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
KR102326036B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
US10340952B2 (en) 2015-03-02 2019-07-02 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
CN107615667B (zh) * 2015-06-10 2021-04-20 索尼公司 数据处理装置、数据处理方法以及程序
CN108293126B (zh) * 2015-10-19 2022-04-15 三星电子株式会社 接收设备及其解码方法
US10218384B2 (en) 2016-12-01 2019-02-26 Sandisk Technologies Llc ECC decoder with multiple decoding modes
US10530393B2 (en) 2016-12-01 2020-01-07 Western Digital Technologies, Inc. Configurable ECC decoder
US10565040B2 (en) 2016-12-01 2020-02-18 Western Digital Technologies, Inc. ECC decoder with selective component disabling based on decoding message resolution
CN108289006B (zh) * 2017-01-09 2021-07-16 上海诺基亚贝尔股份有限公司 用于通信系统中的数据处理的方法和设备
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US10691540B2 (en) * 2017-11-21 2020-06-23 SK Hynix Inc. Soft chip-kill recovery for multiple wordlines failure
JP7135344B2 (ja) * 2018-01-18 2022-09-13 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7077628B2 (ja) * 2018-01-18 2022-05-31 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
WO2021049888A1 (en) 2019-09-10 2021-03-18 Samsung Electronics Co., Ltd. Method and apparatus for data decoding in communication or broadcasting system

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7430396B2 (en) * 2003-07-03 2008-09-30 The Directv Group, Inc. Encoding low density parity check (LDPC) codes through an LDPC decoder
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
WO2006120844A1 (ja) * 2005-05-13 2006-11-16 Nec Corporation Ｌｄｐｃ符号化方式によるエンコーダ及びデコーダ
US7934137B2 (en) * 2006-02-06 2011-04-26 Qualcomm Incorporated Message remapping and encoding
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
JP2009224820A (ja) * 2008-02-22 2009-10-01 Sony Corp 符号化装置、及び符号化方法
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101503059B1 (ko) * 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
JP4888734B2 (ja) * 2008-07-07 2012-02-29 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
WO2015041482A1 (en) * 2013-09-18 2015-03-26 Samsung Electronics Co., Ltd. Transmitting apparatus and puncturing method thereof
US9735809B2 (en) * 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131540A (ko) * 2014-05-15 2015-11-25 삼성전자주식회사 천공 장치 및 그의 천공 방법
KR20150135052A (ko) * 2014-05-22 2015-12-02 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US11722155B2 (en) 2014-05-22 2023-08-08 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same

Also Published As

Publication number Publication date
CN103765782A (zh) 2014-04-30
JP2013005124A (ja) 2013-01-07
US20140082452A1 (en) 2014-03-20
RU2595581C2 (ru) 2016-08-27
JP5664919B2 (ja) 2015-02-04
AU2012270714A1 (en) 2013-11-28
EP2722994A1 (en) 2014-04-23
RU2013154438A (ru) 2015-06-20
US9135108B2 (en) 2015-09-15
TWI479807B (zh) 2015-04-01
EP2722994A4 (en) 2015-11-04
TW201308913A (zh) 2013-02-16
WO2012173061A1 (ja) 2012-12-20
AU2012270714B2 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
KR102023558B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
JP5648852B2 (ja) データ処理装置、及び、データ処理方法
JP5664919B2 (ja) データ処理装置、及び、データ処理方法
KR102023300B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP5630278B2 (ja) データ処理装置、及びデータ処理方法
JP5601182B2 (ja) データ処理装置、及びデータ処理方法
JP5672489B2 (ja) データ処理装置、及び、データ処理方法
JP5630282B2 (ja) データ処理装置、及び、データ処理方法
KR101481854B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법
KR102091888B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
JP5630283B2 (ja) データ処理装置、及び、データ処理方法
KR102023155B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102091889B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR20140018922A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102091562B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR102092172B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR102023578B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20190107763A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102113942B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102062378B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102090679B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
JP2012151655A (ja) データ処理装置、及び、データ処理方法
JP2012151656A (ja) データ処理装置、及び、データ処理方法
JP2011176783A (ja) データ処理装置、及びデータ処理方法
JP2012235269A (ja) データ処理装置、及び、データ処理方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid