KR20140034800A - 기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈 - Google Patents

기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈 Download PDF

Info

Publication number
KR20140034800A
KR20140034800A KR20137031596A KR20137031596A KR20140034800A KR 20140034800 A KR20140034800 A KR 20140034800A KR 20137031596 A KR20137031596 A KR 20137031596A KR 20137031596 A KR20137031596 A KR 20137031596A KR 20140034800 A KR20140034800 A KR 20140034800A
Authority
KR
South Korea
Prior art keywords
substrate
layer
resin
polyimide resin
polyimide
Prior art date
Application number
KR20137031596A
Other languages
English (en)
Inventor
마사키 다케우치
요시츠구 마츠우라
가즈히토 오바타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20140034800A publication Critical patent/KR20140034800A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28HEAT EXCHANGE IN GENERAL
    • F28FDETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/08Constructions of heat-exchange apparatus characterised by the selection of particular materials of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 금속박과, 상기 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하인 면 상에 형성되고, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층과, 상기 폴리이미드 수지층 상에 형성되고, 평균 두께가 5 ㎛ ∼ 25 ㎛ 인 접착제층을 갖는 기판을 제공한다.

Description

기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈{SUBSTRATE, METHOD FOR PRODUCING SAME, HEAT-RELEASING SUBSTRATE, AND HEAT-RELEASING MODULE}
본 발명은, 기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈에 관한 것이다.
종래, 전자 부품 실장용 방열 기판으로는, 금속판 상에 전기 절연재층을 적층하고, 그 위에 배선 패턴을 형성한 금속 코어 기판이 많이 사용되고 있다.
일반적으로 전기 절연재층 상에는 동박이 적층되어, 배선 패턴이 형성되어 있다. 그리고 배선 패턴 상에 땜납을 사용하여 세라믹 칩 부품이나 실리콘 반도체, 단자 등을 실장한다.
상기 전기 절연재층으로는, 예를 들어, 일본 특허공보 제3255315호에는, 열가소성 폴리이미드 또는 폴리페닐렌에테르 (PPE) 에 무기 필러를 첨가한 것이 제안되어 있다. 그러나 이와 같은 열가소성 폴리이미드, PPE 와 같은 일반적인 수지는, 수지 자체의 열전도율이 낮기 때문에, 최근의 PDP (플라즈마 디스플레이 패널) 나 LED (발광 다이오드) 등의 고방열성이 요구되는 전자 부품용 방열 기판으로 하기 곤란한 경우가 있었다. 그래서 최근에는 전기 절연재층의 고열전도화의 검토가 이루어지고 있으며, 예를 들어 일본 공개특허공보 평11-323162호 및 일본 공개특허공보 2008-106126호에는, 수지의 열전도성을 높이는 수단으로서 결정화 수지를 사용하는 것이 제안되어 있다. 또 예를 들어, 일본 공개특허공보 2007-150224호에서는, 고열전도성 필러를 사용하는 검토가 실시되고 있다.
그러나, 일본 공개특허공보 평11-323162호, 일본 공개특허공보 2008-1061226호 및 일본 공개특허공보 2007-150224호에 기재된 결정화 수지나 고열전도성 필러는 전기 절연성의 저하를 일으키기 쉽고, 어느 방법도 소정의 전기 절연성을 유지하기 위해, 100 ㎛ 정도의 두께의 접착제층이 필요하여, 기판의 박형화에는 한계가 있었다.
본 발명은, 상기 문제점을 개선하는 것으로, 신뢰성이 높고 안정적인 방열 효과를 나타내는 박형의 기판을 제공하는 것을 과제로 한다.
본 발명자들은 예의 검토를 실시한 결과, 폴리이미드 수지층과 접착하는 금속박면의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2 ㎛ 이하인 금속박과, 상기 금속박 상에 평균 두께 2 ㎛ ∼ 25 ㎛ 의 폴리이미드 수지층과, 평균 두께 5 ㎛ ∼ 25 ㎛ 의 폴리아미드이미드를 함유하는 접착제층을 이 순서대로 적층하여 구성한 기판이 바람직한 것을 알아내어, 본 발명을 완성시켰다.
즉 본 발명은 이하의 양태를 포함한다.
<1> 금속박과, 상기 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하인 면 상에 형성되고, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층과, 상기 폴리이미드 수지층 상에 형성되고, 평균 두께가 5 ㎛ ∼ 25 ㎛ 인 접착제층을 갖는 기판이다.
<2> 추가로 상기 접착제층 상에 형성되는 금속판을 갖는 상기 <1> 에 기재된 기판이다.
<3> 150 ℃, 500 시간의 열처리 후의 각 층간의 접착력이 각각 0.5 kN/m 이상인 상기 <1> 또는 <2> 에 기재된 기판이다.
<4> 상기 폴리이미드 수지층 및 접착제층의 전체로서의 절연 파괴 전압이 3 ㎸ 이상인 상기 <1> ∼ <3> 중 어느 하나에 기재된 기판이다.
<5> 상기 접착제층에 함유되는 접착제 수지의 경화 후의 상온에 있어서의 탄성률이 200 ㎫ ∼ 1000 ㎫ 인 상기 <1> ∼ <4> 중 어느 하나에 기재된 기판이다.
<6> 상기 폴리이미드 수지층은, 비페닐테트라카르복실산 무수물을 함유하는 산 무수물과, 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민으로부터 얻어지는 폴리이미드 수지를 함유하는 상기 <1> ∼ <5> 중 어느 하나에 기재된 기판이다.
<7> 상기 접착제층은, 실록산 변성 폴리아미드이미드 수지 및 에폭시 수지를 함유하는 상기 <1> ∼ <6> 중 어느 하나에 기재된 기판이다.
<8> 상기 접착제층은, 그 고형분 중의 수지의 총 함유율이 100 질량% 이하이고,
상기 수지에 함유되는 실록산 변성 폴리아미드이미드 수지, 상기 실록산 변성 폴리아미드이미드 수지와 상용 가능하고 에폭시기를 1 분자 중에 2 이상 갖는 에폭시 수지, 및 상기 에폭시기와 반응 가능한 관능기를 1 분자 중에 3 이상 갖는 다관능 수지의 상기 고형분 중에 있어서의 함유율이 각각 순서대로 30 질량% ∼ 60 질량%, 10 질량% 이상, 및 10 질량% 이상인 상기 <1> ∼ <7> 중 어느 하나에 기재된 기판이다.
<9> 상기 <1> ∼ <8> 중 어느 하나에 기재된 기판에 있어서의 금속박이 회로 가공되어 이루어지는 방열 기판이다.
<10> 상기 <9> 에 기재된 방열 기판과, 상기 방열 기판 상에 배치된 소자를 구비하는 방열 모듈이다.
<11> 비페닐테트라카르복실산 무수물을 함유하는 산 무수물, 그리고 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민의 반응물인 폴리이미드 전구체를 준비하는 공정과, 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2 ㎛ 이하인 면 상에 상기 폴리이미드 전구체를 부여하는 공정과, 질소 가스 및 수소 가스를 함유하는 혼합 기체 분위기하에서, 상기 폴리이미드 전구체로부터 폴리이미드 수지로 탈수 고리화하여 폴리이미드 수지층을 형성하는 공정과, 상기 폴리이미드 수지층 상에 접착제층을 형성하는 공정을 포함하는 기판의 제조 방법이다.
<12> 상기 폴리이미드 전구체는, 1 몰의 비페닐테트라카르복실산 무수물에 대하여, 0.15 몰 ∼ 0.25 몰의 디아미노디페닐에테르와, 0.75 몰 ∼ 0.85 몰의 페닐렌디아민을 함유하는 디아민을 반응시킨 반응물인 상기 <11> 에 기재된 기판의 제조 방법이다.
본 발명에 의하면, 신뢰성이 높고 안정적인 방열 효과를 나타내는 박형의 기판을 제공할 수 있다.
도 1 은 본 실시형태에 관련된 방열 모듈의 일례를 나타내는 개략 단면도이다.
도 2 는 본 실시형태에 관련된 방열 모듈의 사용 양태의 일례를 나타내는 개략 단면도이다.
본 발명은, 금속박과, 상기 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하인 면 상에 형성되고, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층과, 상기 폴리이미드 수지층 상에 형성되고, 평균 두께가 5 ㎛ ∼ 25 ㎛ 인 접착제층을 갖는 기판에 관한 것이다. 일반적으로 금속박에 폴리이미드층을 형성할 때, 열저항을 저감시키기 위해 상기 폴리이미드층을 얇게 하면 절연 파괴 전압이 저하되는 경향이 있다. 본 발명자들은, 금속박 표면의 조도를 어느 특정 범위로 함으로써, 폴리이미드층을 얇게 해도 절연 파괴 전압의 저하를 방지할 수 있음을 알아냈다. 즉, 본 발명은 절연 파괴 전압 향상과 열저항 저감의 양립을 달성한 기판을 제공한다.
본 명세서에 있어서「공정」이라는 말은, 독립된 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우라도 그 공정의 소기의 목적이 달성되면, 본 용어에 포함된다. 또「∼」를 사용하여 나타낸 수치 범위는,「∼」의 전후에 기재되는 수치를 각각 최소값 및 최대값으로서 포함하는 범위를 나타낸다. 또한 조성물 중의 각 성분의 양은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 언급하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다.
<기판>
본 발명의 기판은, 금속박과, 상기 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하인 면 상에 형성되고, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층과, 상기 폴리이미드 수지층 상에 형성되고, 평균 두께가 5 ㎛ ∼ 25 ㎛ 인 접착제층을 갖는다.
이러한 구성임으로써, 절연 파괴 전압 및 소자 등을 탑재할 때의 리플로우 내성이 높고, 또 장시간 고온에 노출된 후에도 층간 박리 등의 문제의 발생이 억제된다는 신뢰성이 높고, 안정적인 방열 효과를 나타내는 박형의 기판으로 할 수 있다. 본 발명의 기판은, 예를 들어, LED 탑재용 방열 기판 등에 바람직하게 사용된다.
(금속박)
상기 금속박은, 적어도 일방의 면의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하이면 특별히 제한되지 않는다. 금속박을 구성하는 재질은 예를 들어, 금, 구리, 알루미늄 등 특별히 제한되지 않는다. 일반적으로는 동박이 사용된다.
또 금속박으로서, 니켈, 니켈-인, 니켈-주석 합금, 니켈-철 합금, 납, 납-주석 합금 등을 중간층으로 하고, 그 양면에 0.5 ㎛ ∼ 15 ㎛ 의 구리층과 10 ㎛ ∼ 300 ㎛ 의 구리층을 형성한 3 층 구조의 복합박, 또는 알루미늄과 동박을 복합한 2 층 구조 복합박을 사용할 수도 있다.
상기 금속박의 일방의 면의 산술 평균 조도 (Ra) 는 0.3 ㎛ 이하인데, 폴리이미드 수지층과의 접착성의 관점에서, 0.1 ㎛ 이상 0.3 ㎛ 이하인 것이 바람직하고, 0.2 ㎛ 이상 0.3 ㎛ 이하인 것이 보다 바람직하다.
또 상기 일방의 면의 최대 조도 (Rmax) 는 2.0 ㎛ 이하인데, 열처리 후의 폴리이미드 수지층과의 접착력의 관점에서, 1.0 ㎛ 이상 2.0 ㎛ 이하인 것이 바람직하고, 1.5 ㎛ 이상 2.0 ㎛ 이하인 것이 보다 바람직하다.
금속박면의 산술 평균 조도 (Ra) 가 0.3 ㎛ 를 초과하거나, 최대 조도 (Rmax) 가 2.0 ㎛ 를 초과하거나 하여 표면 조도가 큰 경우에는, 절연 파괴 전압이 저하된다. 이것은 예를 들어, 금속박면의 요철부를 기점으로 전계가 집중되기 때문인 것으로 생각할 수 있다. 또, 금속박의 폴리이미드 수지층을 형성하는 면이 상기와 같이 표면 조도가 큰 경우에는, 폴리이미드 수지층의 층두께가 불균일해지기 쉬워, 면 내에 있어서의 열전도성의 편차가 발생하는 경우가 있다.
또한, 금속박의 면의 산술 평균 조도 및 최대 조도는, 촉진식 (觸診式) 조도계를 사용하여, 실온, 측정력 0.7 mN 의 조건으로 측정된다.
금속박의 면의 산술 평균 조도 및 최대 조도를 소정 범위로 하는 방법으로는, 금속박의 면 조도를 제어하는 데에 통상적으로 사용되는 방법을 특별히 제한없이 사용할 수 있다.
또 상기 금속박으로서, 예를 들어, 후쿠다 금속 주식회사 제조의 전해 동박이나 닛폰 전해 주식회사 제조의 전해 동박 등의 시판되는 금속박으로서, 면의 산술 평균 조도 및 최대 조도가 소정 범위인 금속박을 사용할 수도 있다.
상기 금속박면의 산술 평균 조도 (Ra) 에 대한 최대 조도 (Rmax) 의 비 (최대 조도/산술 평균 조도) 는 특별히 제한되지 않는다. 예를 들어, 동박과 폴리이미드의 접착력의 관점에서, 5 ∼ 15 인 것이 바람직하고, 7 ∼ 12 인 것이 보다 바람직하다.
상기 금속박의 평균 두께는 특별히 제한되지 않는다. 그 중에서도 6 ㎛ 이상인 것이 바람직하고, 6 ㎛ ∼ 40 ㎛ 인 것이 보다 바람직하고, 9 ㎛ ∼ 35 ㎛ 인 것이 더욱 바람직하다. 6 ㎛ 이상의 금속박을 사용함으로써 생산 효율이 높아진다는 이점이 있다.
또한, 금속박의 평균 두께는, 촉진식 조도계를 사용하여 무작위로 선택되는 10 개 지점의 두께를 측정하고, 그 산술 평균값으로서 주어진다.
(폴리이미드 수지층)
본 발명의 기판에 있어서는 상기 금속박의 일방의 면으로서, 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2 ㎛ 이하인 면 상에 폴리이미드 수지층이 형성되어 있고, 그 평균 두께가 3 ㎛ ∼ 25 ㎛ 이다. 상기 폴리이미드 수지층의 평균 두께는 3 ㎛ ∼ 15 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다. 폴리이미드 수지층의 평균 두께가 3 ㎛ 미만인 경우에는 충분한 절연 파괴 전압 (바람직하게는 1 ㎸ 이상) 을 달성할 수 없는 경우가 있다. 또 평균 두께가 25 ㎛ 를 초과하면 충분한 열전도성을 달성할 수 없는 경우가 있다.
또한, 수지층의 평균 두께는, 촉진식 조도계를 사용하여 무작위로 선택되는 10 개 지점의 두께를 측정하고, 그 산술 평균값으로서 주어진다.
또 상기 금속박면의 산술 평균 조도 (Ra) 에 대한 폴리이미드 수지층의 평균 두께의 비 (폴리이미드 수지층 두께/산술 평균 조도) 는 특별히 제한되지 않는다. 예를 들어, 접착성의 관점에서 10 이상인 것이 바람직하고, 15 ∼ 125 인 것이 보다 바람직하다.
또한 상기 금속박면의 최대 조도 (Rmax) 에 대한 폴리이미드 수지층의 평균 두께의 비 (폴리이미드 수지층 두께/최대 조도) 는 특별히 제한되지 않는다. 예를 들어, 열전도성 및 절연 파괴 전압의 관점에서, 1 ∼ 20 인 것이 바람직하고, 1.5 ∼ 15 인 것이 보다 바람직하다.
또 폴리이미드 수지층과 금속박 사이의 접착력은, 150 ℃ 에서 500 시간의 열처리 후에 0.5 kN/m 이상인 것이 바람직하고, 0.8 kN/m 이상인 것이 보다 바람직하다. 열처리 후의 접착력이 상기 범위임으로써, 기판으로서의 층간 박리가 억제되어, 신뢰성이 높고 방열 안정성이 우수한 기판을 구성할 수 있다. 또한, 폴리이미드 수지층과 금속박 사이의 접착력은, 150 ℃ 에서 500 시간의 열처리 전에 0.7 kN/m 이상인 것이 바람직하고, 0.9 kN/m 이상인 것이 보다 바람직하다. 열처리 전의 접착력이 상기 범위임으로써, 회로에 LED 등의 소자를 잘못 접착시켰을 때의 리페어성이 향상된다. 또한, 상기 접착력은 인장 시험기 (예를 들어, 오리엔테크사 제조, RTM500) 를 사용하여, 박리각 90 도, 50 ㎜/분의 조건으로 측정된다.
열처리 후의 폴리이미드 수지층과 금속박 사이의 접착력을 상기 범위로 하려면, 예를 들어, 폴리이미드 수지층을, 후술하는 특정 폴리이미드 수지를 함유하여 구성하는 방법이나, 금속박의 최대 조도를 절연 파괴 전압의 허용 범위에서 크게 하는 방법 등을 들 수 있다.
또한 상기 폴리이미드 수지층 및 접착제층의 전체로서의 절연 파괴 전압은 3 ㎸ 이상인 것이 바람직하고, 4 ㎸ 이상인 것이 보다 바람직하다. 절연 파괴 전압이 3 ㎸ 이상임으로써, 기판으로서의 신뢰성이 보다 향상된다.
여기서 폴리이미드 수지층의 절연 파괴 전압은, 본 발명의 기판을 구성하는 폴리이미드 수지층 전체로서 층두께 방향에서 측정되는 것이다. 또한, 절연 파괴 전압은, 내전압계 (기쿠스이 전자 공업 주식회사 제조, TOS8700) 를 사용하여, 2 ㎃ 의 조건으로 측정된다.
열처리 후의 폴리이미드 수지층의 절연 파괴 전압을 상기 범위로 하려면, 예를 들어, 폴리이미드 수지층의 층두께를 25 ㎛ 이하의 범위에서 두껍게 하는 방법, 폴리이미드 수지층을 후술하는 특정 폴리이미드 수지를 함유하여 구성하는 방법, 금속박의 표면 조도 (조화) 를 가능한 한 작게 하는 방법 등을 들 수 있다.
상기 폴리이미드 수지층을 구성하는 폴리이미드 수지는 특별히 제한되지 않는다. 예를 들어, 플렉시블 프린트 배선판을 형성하는 데에 통상적으로 사용되는 폴리이미드 수지에서 적절히 선택할 수 있다. 구체적으로는 예를 들어, 일본 공개특허공보 소60-210629호, 일본 공개특허공보 소64-16832호, 일본 공개특허공보 평1-131241호, 일본 공개특허공보 소59-164328호, 일본 공개특허공보 소61-111359호에 기재된 폴리이미드 수지 등에서 적절히 선택할 수 있다.
폴리이미드 수지층을 구성하는 폴리이미드 수지는 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
그 중에서도 상기 폴리이미드 수지는, 비페닐테트라카르복실산 무수물을 함유하는 산 무수물과, 디아미노디페닐에테르 및 페닐렌디아민 중 적어도 일방을 함유하는 디아민으로부터 얻어지는 것인 것이 바람직하고, 비페닐테트라카르복실산 무수물을 함유하는 산 무수물과, 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민으로부터 얻어지는 것인 것이 보다 바람직하고, 1 몰의 비페닐테트라카르복실산 무수물을 함유하는 산 무수물에 대하여 0.15 몰 ∼ 0.25 몰의 디아미노디페닐에테르 및 0.75 몰 ∼ 0.85 몰의 페닐렌디아민을 함유하는 디아민을 반응시켜 얻어지는 것인 것이 더욱 바람직하고, 1 몰의 비페닐테트라카르복실산 무수물을 함유하는 산 무수물에 대하여 0.15 몰 ∼ 0.25 몰의 디아미노디페닐에테르 및 0.75 몰 ∼ 0.85 몰의 페닐렌디아민을 함유하고, 디아미노디페닐에테르 및 페닐렌디아민의 총량이 0.9 ∼ 1.1 몰인 디아민을 반응시켜 얻어지는 것인 것이 특히 바람직하다.
이러한 특정 구성으로 이루어지는 폴리이미드 수지 (이하,「특정 폴리이미드 수지」라고도 한다) 임으로써, 폴리이미드 수지층과 금속박의 접착성이 보다 향상된다. 또 절연 파괴 전압이 보다 향상된다.
상기 폴리이미드 수지층은, 적어도 1 종의 폴리이미드 수지, 바람직하게는 상기 특정 폴리이미드 수지를 함유하여 구성되는데, 필요에 따라 그 밖의 성분을 함유하고 있어도 된다. 그 밖의 성분으로는, 예를 들어, 용제, 무기 필러 등을 들 수 있다.
상기 용제로는, 예를 들어, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드 등의 아미드 용제를 들 수 있다.
상기 폴리이미드 수지층에 있어서의 폴리이미드 수지의 함유율은, 폴리이미드 수지층의 고형분 중에 40 체적% 이상인 것이 바람직하고, 폴리이미드의 강도 유지의 관점에서 60 체적% 이상인 것이 보다 바람직하고, 70 체적% 이상인 것이 더욱 바람직하다.
여기서 고형분이란 휘발성 성분을 제외한 잔분을 의미한다.
상기 금속박 상에 폴리이미드 수지층을 형성하는 방법으로는, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층을 형성할 수 있으면 특별히 제한되지 않는다. 예를 들어, 산 무수물 및 디아민을 반응시켜 폴리이미드 전구체를 얻는 공정과, 얻어진 폴리이미드 전구체 (바람직하게는, 폴리이미드 전구체 바니시) 를 상기 금속박 상에 부여하여, 금속박 상에 폴리이미드 전구체층을 형성하는 공정과, 이것을 가열 처리하여 폴리이미드 전구체를 폴리이미드 수지로 탈수 고리화하여 폴리이미드 수지층을 형성하는 공정을 포함하는 방법으로, 금속박 상에 폴리이미드 수지층을 형성할 수 있다.
또한, 폴리이미드 전구체 바니시는 폴리이미드 전구체와 용제를 적어도 함유한다.
상기 폴리이미드 전구체는 산 무수물과 디아민을 혼합하여, 이들을 반응시킴으로써 얻어진다. 산 무수물과 디아민의 혼합비는 특별히 제한되지 않지만, 산 무수물의 디아민에 대한 비 (산 무수물/디아민) 가 당량 기준으로 0.9 ∼ 1.1 인 것이 바람직하고, 0.95 ∼ 1.05 인 것이 보다 바람직하다.
산 무수물의 디아민에 대한 비가 상기 범위 내임으로써, 형성되는 폴리이미드 수지의 분자량을 적절히 제어할 수 있고, 폴리이미드 수지층의 강도가 향상된다.
여기서, 산 무수물 또는 디아민이 각각 2 종 이상으로 구성되는 경우, 각각의 총량이 상기 범위를 만족시키고 있는 것이 바람직하다.
또한, 상기 폴리이미드 전구체를 얻는 공정 대신에, 시판되는 폴리이미드 전구체를 사용해도 된다.
상기 폴리이미드 전구체층을 형성하는 공정에 있어서의 폴리이미드 전구체를 금속박 상에 부여하는 방법은 소정의 층두께로 폴리이미드 전구체층을 형성할 수 있으면 특별히 제한되지 않으며, 통상적으로 사용되는 액체 부여 방법에서 적절히 선택하여 적용할 수 있다.
예를 들어, 공지된 도포 방법에 의해 실시할 수 있다. 도포 방법으로서 구체적으로는, 콤마 코트, 다이 코트, 립 코트, 그라비아 코트 등의 방법을 들 수 있다. 소정의 층두께로 폴리이미드 전구체층을 형성하기 위한 도포 방법으로는, 갭 간에 피도공물을 통과시키는 콤마 코트법, 노즐로부터 유량을 조정한 폴리이미드 전구체 바니시를 도포하는 다이 코트법 등을 바람직하게 적용할 수 있다.
폴리이미드 전구체층을 폴리이미드 전구체 바니시의 도포에 의해 형성하는 경우, 도포 후에 폴리이미드 전구체 바니시에 함유되는 용제의 적어도 일부를 제거하는 건조 공정을 마련하는 것이 바람직하다.
건조 공정에 있어서의 용제의 제거에는 통상적인 용제 제거 방법을 특별히 제한없이 적용할 수 있다. 예를 들어, 90 ℃ ∼ 130 ℃ 에서 5 분간 ∼ 30 분간 가열 처리하는 방법 등을 들 수 있다.
건조 공정 후의 폴리이미드 전구체층 중의 용제 잔존율은 특별히 제한되지 않지만, 30 질량% ∼ 45 질량% 인 것이 바람직하다.
또 상기 폴리이미드 수지층을 얻는 공정에 있어서의 탈수 고리화하는 조건으로는, 폴리이미드 전구체를 폴리이미드 수지로 탈수 고리화할 수 있으면 특별히 제한되지 않는다. 예를 들어, 실질적으로 산소를 함유하지 않는 비산화성 분위기하 (바람직하게는, 산소 함유율 0.5 체적% 이하) 에서 350 ℃ ∼ 550 ℃ 로 가열 처리하는 방법을 들 수 있다. 구체적으로는, 접착성과 열팽창률 제어의 관점에서, 질소 가스 및 수소 가스를 함유하는 비산화성의 혼합 기체 분위기하에서 380 ℃ ∼ 550 ℃ 로 가열 처리하는 방법인 것이 바람직하고, 질소와 수소를 함유하고, 수소의 함유율이 0.1 체적% ∼ 4 체적% 인 혼합 기체 분위기하에서 400 ℃ ∼ 550 ℃ 로 가열 처리하는 방법인 것이 보다 바람직하다.
350 ℃ 이상의 온도에서 탈수 고리화함으로써 충분한 탈수 고리화율을 달성할 수 있고, 절연 파괴 전압이 보다 향상된다. 또 550 ℃ 이하의 온도로 함으로써 폴리이미드 전구체 및 폴리이미드 수지의 열분해를 억제할 수 있다.
또 질소 및 수소를 함유하는 비산화성의 혼합 기체 분위기하에서 탈수 고리화함으로써 폴리이미드 전구체 및 폴리이미드 수지의 산화 분해를 억제하고, 절연 파괴 전압이 보다 향상된다.
또한 비산화성의 혼합 기체 분위기에 있어서의 수소의 함유율이 0.1 체적% 이상이면 산화 분해 억제 효과가 보다 향상된다. 또 수소의 함유율이 4 체적% 이하이면 제조시의 안전성이 향상된다.
상기 폴리이미드 수지층 상에는 접착제층이 형성된다. 접착제층과 접하는 폴리이미드 수지층의 면에는, 필요에 따라 각종 표면 처리가 이루어져 있어도 된다. 표면 처리를 실시함으로써, 형성되는 접착 수지층에 대한 젖음성, 특히 접착제 바니시를 폴리이미드 수지층 상에 도포하여 접착 수지층을 형성하는 경우의 접착제 바니시의 젖음성이 향상된다. 이로써 크레이터링이나 얼룩 등의 발생을 억제하고, 밀착력을 보다 향상시키거나 보다 안정화시키거나 할 수 있다.
표면 처리의 방법으로는 통상적으로 사용되는 방법에서 목적에 따라 적절히 선택할 수 있다. 예를 들어, UV 조사, 코로나 방전 처리, 버프 연마, 샌드 블라스트, 각종 드라이 에칭, 각종 웨트 에칭 등의 처리 방법을 들 수 있다. 그 중에서도, 연속 처리의 용이성, 처리 효과의 안정성 및 효과가 큰 점에서, 산소 플라즈마 처리에 의한 드라이 에칭 처리를 사용하는 것이 바람직하다.
산소 플라즈마 처리에 의한 드라이 에칭 처리를 실시함으로써, 폴리이미드 수지층과 접착제층 사이의 접착력을 보다 효과적으로 향상시킬 수 있어, 보다 신뢰성이 높고, 열전도성이 보다 안정화된 기판을 얻을 수 있다. 나아가 또, 접착제층을 보다 박층화할 수 있다. 이것은 예를 들어, 폴리이미드 수지층과 접착제 바니시의 젖음성이 산소 플라즈마 처리에 의해 보다 효과적으로 향상되기 때문인 것으로 생각할 수 있다.
(접착제층)
본 발명의 기판에 있어서는, 상기 폴리이미드 수지층 상에는 접착제층이 형성된다. 접착제층의 평균 두께는 5 ㎛ ∼ 25 ㎛ 인데, 열전도성, 접착성 및 절연 파괴 전압의 관점에서, 5 ㎛ ∼ 15 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 10 ㎛ 인 것이 보다 바람직하다.
접착제층의 평균 두께가 5 ㎛ 미만에서는, 예를 들어, 접착제층의 층두께가 방열용 금속판의 첩부 (貼付) 면의 최대 표면 조도 이하가 되어, 방열용 금속판에 첩부할 때에 폴리이미드 수지층을 손상시키고 절연 파괴 전압이 저하되는 경우가 있다. 또 평균 두께가 25 ㎛ 를 초과하면 열전도성이 저하되는 경향이 있다.
또한, 접착제층의 평균 두께는, 촉진식 조도계를 사용하여 무작위로 선택되는 10 개 지점의 두께를 측정하고, 그 산술 평균값으로서 주어진다.
상기 폴리이미드 수지층의 평균 두께에 대한 접착제층의 평균 두께의 비 (접착제층/폴리이미드 수지층) 는 특별히 제한되지 않는다. 예를 들어, 열전도성 및 절연 파괴 전압의 관점에서, 0.3 ∼ 5 인 것이 바람직하고, 0.3 ∼ 2.5 인 것이 보다 바람직하다.
또 상기 폴리이미드 수지층의 평균 두께와 접착제층의 평균 두께의 총합 (이하,「수지층 두께」라고도 한다) 은 특별히 제한되지 않는다. 예를 들어, 열전도성 및 절연 파괴 전압의 관점에서, 10 ㎛ ∼ 35 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 25 ㎛ 인 것이 보다 바람직하다.
폴리이미드 수지층과 접착제층 사이, 및 접착제층과 필요에 따라 형성되는 방열용 금속판 사이의 접착력은 각각 150 ℃ 에서 500 시간의 열처리 후에 0.5 kN/m 이상인 것이 바람직하고, 0.8 kN/m 이상인 것이 보다 바람직하다. 상기 접착력이 상기 범위임으로써, 기판으로서의 신뢰성이 보다 향상된다. 또한, 폴리이미드 수지층과 접착제층 사이, 및 접착제층과 필요에 따라 형성되는 방열용 금속판 사이의 접착력은, 150 ℃ 에서 500 시간의 열처리 전에 0.7 kN/m 이상인 것이 바람직하고, 0.8 kN/m 이상인 것이 보다 바람직하다. 열처리 전의 접착력이 상기 범위임으로써, LED 등의 소자 실장시의 땜납 접착 리플로우시의 팽창에 의한 수율 악화를 방지할 수 있다.
접착제층의 접착력을 상기 범위로 하는 방법으로는, 예를 들어, 폴리이미드 수지층을 산소 플라즈마 처리에 의한 드라이 에칭 처리하는 방법, 접착제층을 후술하는 특정 수지를 함유하여 구성하는 방법, 폴리이미드 수지층의 표면에 프라이머를 도포하는 방법 등을 들 수 있다.
또 상기 접착제층에 함유되는 접착제 수지의 경화 후의 상온 (25 ℃) 에서의 탄성률은 200 ㎫ ∼ 1000 ㎫ 인 것이 바람직하고, 300 ㎫ ∼ 800 ㎫ 인 것이 보다 바람직하다. 1000 ㎫ 이하임으로써 열팽창에 의해 발생하는 응력을 완화시킬 수 있고, 접착제층과의 계면에 크랙이 발생하는 것을 억제할 수 있다. 한편, 200 ㎫ 이상임으로써, 기판 상에 LED 등의 소자를 실장할 때에 가라앉음이 발생하는 것을 억제할 수 있다.
여기서, 경화 후의 탄성률이란, 접착제층에 함유되는 접착제 수지를 완전히 경화시킨 후의 탄성률이다. 경화의 조건은 사용하는 수지나 경화제의 종류 등에 따라 상이한데, 에폭시 수지와 그 경화제를 사용한 경우에는, 예를 들어 185 ℃ 에서 90 분의 열처리에 의해 경화시키는 조건으로 할 수 있다.
또한, 탄성률은 인장 시험기 (예를 들어, 오리엔테크사 제조, RTM500) 를 사용하여, 박리각 90 도, 50 ㎜/분으로 측정된다.
상기 접착제 수지의 경화 후의 탄성률을 상기 범위로 하는 방법으로는, 접착제 수지 및 그 경화제를 공지된 화합물에서 적절히 선택하는 방법을 들 수 있다. 특히 접착제 수지를 후술하는 바와 같은 수지 구성으로 하는 것이 바람직하다.
접착제층에 함유되는 접착제 수지로는, 상기 폴리이미드 수지층과 피착체 (바람직하게는 방열용 금속판) 를 접착시킬 수 있으면 특별히 제한되지 않는다. 그 중에서도 실록산 변성 폴리아미드이미드 수지의 적어도 1 종을 함유하는 것이 바람직하다.
접착제 수지가 실록산 변성 폴리아미드이미드 수지를 함유함으로써, 접착제층의 폴리이미드 수지층에 대한 접착성이나, 내열성이 보다 향상된다.
상기 실록산 변성 폴리아미드이미드 수지는, 공지된 화합물에서 적절히 선택할 수 있다. 그 중에서도, 실록산 변성 디아민을 사용하여 합성되는 실록산 변성 폴리아미드이미드 수지인 것이 바람직하다. 이와 같은 실록산 변성 폴리아미드이미드 수지로는, 히타치 화성 공업 주식회사 제조의 KS9003, KS9006, KS9900F 등을 들 수 있다.
상기 접착제층에 있어서의 접착제 수지 (바람직하게는 실록산 변성 폴리아미드이미드 수지) 의 함유율은 특별히 제한되지 않지만, 접착성과 내열성의 관점에서, 접착제층의 고형분 중에 30 질량% ∼ 60 질량% 인 것이 바람직하고, 40 질량% ∼ 55 질량% 인 것이 보다 바람직하다. 접착제 수지를 30 질량% 이상 함유함으로써 폴리이미드 수지층과의 접착성이 보다 향상된다. 또 60 질량% 이하임으로써 내열성이 보다 향상된다.
상기 접착제층은, 실록산 변성 폴리아미드이미드 수지에 추가하여 에폭시 수지의 적어도 1 종을 추가로 함유하는 것이 바람직하다. 에폭시 수지를 추가로 함유함으로써 내열성이 보다 향상되는 경향이 있다.
상기 에폭시 수지로는 특별히 제한없이 통상적으로 사용되는 에폭시 수지에서 적절히 선택할 수 있다. 그 중에서도, 1 분자 중에 2 이상의 에폭시기를 갖는 에폭시 수지로서, 상기 실록산 변성 폴리아미드이미드 수지와 상용 가능한 에폭시 수지인 것이 바람직하고, 1 분자 중에 2 ∼ 3 의 에폭시기를 갖는 에폭시 수지로서, 상기 실록산 변성 폴리아미드이미드 수지와 상용 가능한 에폭시 수지인 것이 보다 바람직하다.
여기서, 상용 가능하다는 것은 에폭시 수지와 실록산 변성 폴리아미드이미드 수지를 원하는 비율로 혼합한 경우에 육안으로 균일하게 혼합할 수 있음을 말한다.
상기 실록산 변성 폴리아미드이미드 수지와 상용 가능한 에폭시 수지로는, 예를 들어, 실록산 변성 폴리아미드이미드 수지를 구성하는 디아민의 골격 구조와 유사한 골격 구조를 갖는 에폭시 수지인 것이 바람직하다. 구체적으로는, 폴리아미드이미드 수지가 페닐렌디아민으로 구성되는 경우, 벤젠 고리를 갖는 에폭시 수지인 것이 바람직하고, 또한 접착제의 내열성을 고려하면, 비스페놀형 에폭시 수지가 특히 바람직하다.
상기 접착제층이 에폭시 수지를 함유하는 경우, 상기 에폭시 수지가 갖는 에폭시기와 반응 가능한 관능기를 1 분자 중에 3 이상 갖는 다관능 수지 (이하,「에폭시기 반응성 수지」라고도 한다) 를 추가로 함유하는 것이 바람직하고, 에폭시기와 반응 가능한 관능기를 1 분자 중에 3 ∼ 10 갖는 다관능 수지를 추가로 함유하는 것이 보다 바람직하다.
에폭시기와 반응하는 관능기를 3 이상 갖는 수지로는, 3 이상의 에폭시기를 갖는 다관능 에폭시 화합물이나, 3 이상의 페놀성 수산기를 갖는 다관능 페놀 화합물, 3 이상의 아미노기를 갖는 다관능 아민, 3 이상의 아미노기 또는 수산기를 갖는 우레탄 수지 등을 들 수 있다.
3 이상의 에폭시기를 갖는 다관능 에폭시 화합물로는, 예를 들어, 비스페놀 A, 노볼락형 페놀 수지, 오르토크레졸 노볼락형 페놀 수지 등의 다가 페놀 또는 1,4-부탄디올 등의 다가 알코올과 에피클로로하이드린을 반응시켜 얻어지는 폴리글리시딜에테르류 ; 프탈산, 헥사하이드로프탈산 등의 다염기산과 에피클로로하이드린을 반응시켜 얻어지는 폴리글리시딜에스테르류 ; 아민, 아미드 또는 복소환식 질소 염기를 갖는 화합물의 N-글리시딜 유도체 ; 지환식 에폭시 수지 등을 들 수 있다.
다관능 페놀 화합물로는, 예를 들어, 하이드로퀴논, 레조르시놀, 비스페놀 A 및 이들의 할로겐화물로 이루어지는 군에서 선택되는 적어도 1 종과 포름알데히드의 축합물인 노볼락형 페놀 수지, 레졸형 페놀 수지 등을 들 수 있다.
상기 접착제층에 있어서의 에폭시 수지에 대한 에폭시기 반응성 수지의 함유비 (에폭시기 반응성 수지/에폭시 수지) 는 특별히 제한되지 않지만, 내열성과 접착성의 관점에서, 0.5 ∼ 1.0 인 것이 바람직하고, 0.8 ∼ 1.0 인 것이 보다 바람직하다.
상기 접착제층에 있어서의 상기 실록산 변성 폴리아미드이미드 수지, 그리고 에폭시 수지 및 에폭시기 반응성 수지의 함유율은 특별히 제한되지 않는다. 접착성과 내열성의 관점에서, 접착제층의 고형분 중의 수지의 총량이 100 질량% 이하로서, 실록산 변성 폴리아미드이미드 수지의 함유율이 30 질량% ∼ 60 질량% 이고, 에폭시 수지의 함유율이 10 질량% 이상이고, 에폭시기 반응성 수지의 함유율이 10 질량% 이상인 것이 바람직하다. 또 실록산 변성 폴리아미드이미드 수지의 함유율이 30 질량% ∼ 60 질량% 이고, 에폭시 수지의 함유율이 10 질량% ∼ 30 질량% 이고, 에폭시기 반응성 수지의 함유율이 10 질량% ∼ 30 질량% 인 것이 보다 바람직하다.
에폭시 수지의 함유율이 10 질량% 이상임으로써, 실록산 변성 폴리아미드이미드 수지와 에폭시기 반응성 수지의 상용성이 향상되고, 내열성이 보다 향상된다. 또 에폭시기 반응성 수지의 함유율이 10 질량% 이상임으로써, 내열성이 보다 향상된다.
상기 접착제층에 있어서의 상기 에폭시 수지 및 에폭시기 반응성 수지의 총 함유량의 상기 실록산 변성 폴리아미드이미드 수지의 함유량에 대한 함유 비율 (에폭시 수지 및 에폭시기 반응성 수지/실록산 변성 폴리아미드이미드 수지) 은 특별히 제한되지 않는다. 접착성과 내열성의 관점에서, 2/3 ∼ 7/3 인 것이 바람직하고, 2/3 ∼ 4/3 인 것이 보다 바람직하다.
상기 접착제층은, 필요에 따라 에폭시 수지의 경화제, 경화 촉진제 등을 추가로 함유해도 된다. 에폭시 수지의 경화제, 경화 촉진제로는, 에폭시 수지와 반응하는 것, 또는 경화를 촉진시키는 것이면 제한없다. 예를 들어, 아민 화합물, 이미다졸 화합물, 산 무수물 화합물 등을 들 수 있다.
아민 화합물로는, 디시안디아미드, 디아미노디페닐메탄, 구아닐우레아 등을 들 수 있다. 또 산 무수물 화합물로는, 무수 프탈산, 벤조페논테트라카르복실산 2무수물, 메틸하이믹산 등을 들 수 있다. 또한 경화 촉진제로는, 이미다졸 화합물로서 알킬기 치환 이미다졸, 벤조이미다졸 화합물을 사용할 수 있다.
또한 상기 접착제층은, 실란 커플링제, 내전식성 (耐電食性) 향상제, 난연제, 방청제 등의 첨가제를 추가로 함유해도 된다.
상기 접착제층을 상기 폴리이미드 수지층 상에 형성하는 방법으로는, 접착제층의 층두께를 5 ㎛ ∼ 25 ㎛ 로 형성할 수 있으면 특별히 제한되지 않는다. 예를 들어, 접착제 수지와 용제를 함유하는 접착제 바니시를 폴리이미드 수지층 상에 도포·건조시킴으로써 형성할 수 있다. 접착제 바니시를 도포하는 방법에 대해서는, 이미 서술한 도포 방법과 동일하고, 또 건조에 대해서도 이미 서술한 건조 공정과 동일하다.
또 건조 공정 후의 접착제층 중의 용제 잔존율은 특별히 제한되지 않지만, 2 질량% 이하인 것이 바람직하다.
상기 기판은, 접착제층 상에 금속판을 추가로 갖고 있어도 된다. 금속판은 예를 들어, 방열 부재로서 기능한다. 상기 금속판의 종류로는, 예를 들어, 구리, 알루미늄, 스테인리스, 철, 금 등을 들 수 있다. 접착성의 관점에서 구리, 알루미늄 또는 철인 것이 바람직하고, 방열성의 관점에서 구리 또는 알루미늄인 것이 보다 바람직하다.
또 금속판의 크기, 두께 등은 특별히 제한되지 않으며, 목적에 따라 적절히 선택된다.
<기판의 제조 방법>
본 발명의 기판의 제조 방법은, 비페닐테트라카르복실산 무수물을 함유하는 산 무수물, 그리고 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민의 반응물인 폴리이미드 전구체를 준비하는 공정과, 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2 ㎛ 이하인 면 상에 상기 폴리이미드 전구체를 부여하는 공정과, 질소 가스 및 수소 가스를 함유하는 혼합 기체 분위기하에서, 상기 폴리이미드 전구체로부터 폴리이미드 수지로 탈수 고리화하여 폴리이미드 수지층을 형성하는 공정과, 상기 폴리이미드 수지층 상에 접착제층을 형성하는 공정을 포함한다.
폴리이미드 전구체를 준비하는 공정에 있어서는, 이미 서술한 바와 같이 산 무수물 및 디아민을 반응시켜 폴리이미드 전구체를 얻음으로써 준비해도 되고, 또 시판되는 폴리이미드 전구체를 선택함으로써 준비해도 된다. 또 폴리이미드 전구체를 부여하는 공정, 폴리이미드 수지층을 형성하는 공정, 및 접착제층을 형성하는 공정의 상세는 이미 서술한 바와 같다.
<방열 기판>
본 발명의 방열 기판은, 상기 기판의 금속박을 회로 가공하여 회로층을 형성한 것이다. 기판 상의 금속박에 회로 가공하는 방법은 특별히 제한되지 않으며, 통상적으로 사용되는 회로 형성 방법에서 적절히 선택된다. 예를 들어, 통상적인 포토리소그래피법을 사용하여 회로층을 형성할 수 있다.
<방열 모듈>
본 발명의 방열 모듈은, 상기 방열 기판과, 상기 방열 기판 상에 배치된 소자의 적어도 1 종을 구비한다. 상기 소자는, 방열 기판의 회로층 상에 실장된다.
상기 소자로는 특별히 제한되지 않지만, 발열성의 소자인 것이 바람직하고, 반도체 소자인 것이 보다 바람직하고, LED 소자인 것이 더욱 바람직하다.
또, 소자가 실장되는 회로층은, 상기 기판의 금속박을 통상적으로 사용되는 방법에 의해 가공함으로써 형성할 수 있다. 또한 소자의 회로층으로의 실장 방법에는, 통상적으로 사용되는 방법을 특별히 제한없이 적용할 수 있다.
상기 방열 모듈의 실시형태의 일례를 도면을 참조하면서 설명한다. 도 1 은 LED 소자 (40) 가 실장된 방열 기판 (10) 의 사용예를 나타내는 개략 단면도이다.
도 1 에 나타내는 바와 같이 방열 기판 (10) 은, 금속판 (18) 과, 접착제층 (16) 과, 폴리이미드 수지층 (14) 과 회로층 (12) 이 이 순서대로 적층되어 구성되고, 상기 회로층 (12) 상에 LED 소자 (40) 가 실장되어 있다.
도 1 에서는, LED 소자 (40) 가 실장된 방열 기판 (10) 인 방열 모듈은, 열전도성 점착재층 (20) 을 통하여 금속제 외장판 (30) 에 배치되어 사용된다. 여기서 열전도성 점착재층 (20) 은 도전성을 갖고 있어도 된다. LED 소자 (40) 로부터 발생하는 열은, 방열 기판 (10) 을 구성하는 회로층 (12), 폴리이미드 수지층 (14) 및 접착제층 (16) 을 통하여 금속판 (18) 에 효율적으로 전도되고, 또한 금속판 (18) 으로부터 열전도성 점착재층 (20) 을 통하여 금속제 외장판 (30) 에 전도된다. 방열 기판 (10) 은 열전도성과 절연성이 우수하기 때문에, 열전도성 점착재층 (20) 이 도전성을 갖고 있어도 신뢰성을 저해하지 않고 LED 소자 (40) 로부터 발생하는 열을 안정적이고 효율적으로 방열할 수 있다.
도 2 는 LED 소자 (40) 가 실장된 방열 기판 (10) 의 사용 방법의 일례인 발광 모듈 (100) 을 개념적으로 나타내는 단면도이다. 도 2 에 나타내는 바와 같이 발광 모듈 (100) 은, 금속제 외장판 (30) 과, 열전도성 점착재층 (20) 과, LED 소자 (40) 가 실장된 방열 기판 (10) 이 이 순서대로 적층되고, 또한 방열 기판 (10), 열전도성 점착재층 (20) 및 금속제 외장판 (30) 은 나사 (50) 로 고정되어 있다.
상기 발광 모듈 (100) 에 있어서는, 방열 기판 (10) 및 열전도성 점착재층 (20) 의 열전도성이 우수하기 때문에, LED 소자 (40) 로부터 발생하는 열은, 도 2 에 화살표로서 열의 흐름을 나타내는 바와 같이 방열 기판 (10) 및 열전도성 점착재층 (20) 을 통하여 금속제 외장판 (30) 에 효율적으로 전도되어, 안정적인 방열 효과를 나타낼 수 있다.
또한 상기 발광 모듈 (100) 에 있어서는, 방열 기판 (10) 의 전체로서의 절연 파괴 전압이 높기 때문에, 우수한 신뢰성을 갖는다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하는데, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 특별히 언급이 없는 한,「부」및「%」는 질량 기준이다.
<폴리이미드 수지층이 부착된 동박의 제조>
(폴리이미드 전구체의 합성)
열전쌍, 교반기, 질소 취입구를 장착한 5 ℓ 유리제 반응 가마에 약 300 ㎖/분의 질소를 흐르게 하면서 p-페닐렌디아민 (이하,「PPD」로 약기하는 경우가 있다) 129.7 g (1.2 몰) 과 4,4'-디아미노디페닐에테르 (이하,「DDE」로 약기하는 경우가 있다) 60.1 g (0.3 몰) 과 N-메틸-2-피롤리돈 (이하,「NMP」로 약기하는 경우가 있다) 3.6 ㎏ 을 넣고 교반하여, 디아민 성분을 용해시켰다. 이 용액을 워터 재킷으로 50 ℃ 이하로 냉각시키면서 3,3',4,4'-비페닐테트라카르복실산 2무수물 (이하,「BPDA」로 약기하는 경우가 있다) 441.3 g (1.49 몰) 을 서서히 첨가하고 중합 반응시켜, 폴리이미드 전구체 바니시를 얻었다.
BPDA 와 디아민 성분의 몰비는 1 : 1.01 이었다.
(폴리이미드 전구체층 형성 공정)
상기에서 얻어진 폴리이미드 전구체 바니시를 도공기 (콤마 코터) 를 사용하여 동박 조화면 상에 10 ㎛ 의 두께로 도포하였다. 동박에는, 폭 540 ㎜, 두께 35 ㎛ 의 편면 조화된 전해 동박 (후쿠다 금속 주식회사 제조) 을 사용하였다.
폴리이미드 전구체 바니시를 도포한 동박을 강제 통풍 건조로를 사용하여 용매를 제거하여, 동박 상에 폴리이미드 전구체층이 형성된, 동박이 부착된 폴리이미드 전구체 필름을 제조하였다.
폴리이미드 전구체층 중의 잔용제율은 35 % 였다.
또 사용한 전해 동박의 조화면에 있어서의 산술 평균 조도 (Ra) 는 0.2 ㎛, 최대 조도 (Rmax) 는 1.8 ㎛ 였다.
(폴리이미드 수지층 형성 공정)
상기에서 얻어진 동박이 부착된 폴리이미드 전구체 필름을 열풍 순환식 오븐을 사용하여 연속적으로 열처리하고, 폴리이미드 전구체의 탈수 고리화를 실시하여 동박이 부착된 폴리이미드 필름을 제조하였다.
또한, 열풍 순환식 오븐을 사용한 열처리는, 질소 99 체적%, 수소 1 체적% 로 이루어지는 혼합 기체를 순환시켜, 400 ℃ 에서 10 분의 조건으로 실시하였다.
얻어진 동박이 부착된 폴리이미드 필름에 대해, 형성된 폴리이미드 수지층의 두께를 촉진식 조도계를 사용하여 무작위로 선택된 10 개 지점에 대해 측정하고, 그 산술 평균값으로서 폴리이미드 수지층의 평균 두께를 구한 결과, 3.0 ㎛ 였다.
(접착제 바니시의 조제)
실록산 변성 폴리아미드이미드 수지 (히타치 화성 공업 주식회사 제조, 상품명 : KS9900F) 를 55 부, 비스페놀형 에폭시 수지 (DIC 주식회사 제조, 상품명 : 에피클론 840S) 를 30 부, 다관능성 에폭시 수지 (닛폰 화약 주식회사 제조, 상품명 : EPPN502H) 를 15 부, 및 경화 촉진제 (시코쿠 화성 공업 주식회사 제조, 상품명 : 2-에틸-4-메틸이미다졸) 를 0.45 부, 각 성분을 각각 계량하고 배합하여, 접착제 바니시를 조제하였다.
<실시예 1>
(접착제층 형성 공정)
상기에서 제조한 동박이 부착된 폴리이미드 필름의 폴리이미드 수지층에 대하여, 500 W, 180 초의 조건으로 산소 플라즈마 처리에 의한 드라이 에칭 처리를 실시한 후, 도공기 (콤마 코터) 를 사용하여 폴리이미드 수지층 상에 건조 후에 10 ㎛ 의 두께가 되도록 상기에서 얻어진 접착제 바니시를 도포하였다.
또한, 건조 조건은, 130 ℃, 5 분간의 건조 조건으로 실시하였다. 이로써, 접착제층이 형성된 동박이 부착된 폴리이미드 필름인 기판 1 을 제조하였다.
또, 접착제층 중의 잔용제율은 1 % 이하였다.
얻어진 접착제층이 형성된 동박이 부착된 폴리이미드 필름인 기판을, 알루미늄판 (닛폰 경금속 주식회사 제조, A5052, 표면 처리 없음, 두께 1 ㎜) 에 접착제층이 접하도록 적층하고, 열판 프레스로 185 ℃, 3 ㎫, 90 분간의 조건으로 경화 처리를 실시하여, 평가 샘플 A1 을 얻었다.
얻어진 평가 샘플 A1 을 사용하여, 이하와 같이 하여 평가를 실시하였다. 평가 결과를 표 1 에 나타낸다.
(열저항)
가로 세로 30 ㎜ 로 절단한 평가 샘플 A1 의 동박에 10 ㎜ × 15 ㎜ 의 장방형의 패턴이 형성되도록 에칭에 의해 동박을 제거하여 시험편을 제조하였다. 시험편을 120 ℃ 에서 30 분간 건조시킨 후, 동박 패턴 상에 트랜지스터 (NEC 제조의 D401A K35S) 를 땜납 볼에 의해 고정시켜 평가 샘플을 제조하였다.
0 ℃ 로 냉각된 대좌 (臺座) 에 열전도성 실리콘 수지를 도포하고, 그 위에 트랜지스터가 상측이 되도록 평가 샘플 A1 을 세트하였다. 방사 온도계 (키엔스 제조의 IT2-50) 를 사용하여 접속 부위의 땜납 볼의 온도를 측정하면서, 트랜지스터에 10 V, 11 V 의 전원 (Metronix 사 제조의 B418A-16) 및 어스선을 접속시켜 통전하였다. 통전하고 나서 1 분 후의 온도 및 인가 전류값으로부터 열저항을 산출하였다. 또한, 인가 전류값은 테스터 (휴렛팩커드사 제조의 E2378A) 를 사용하여 측정하였다.
열저항의 목표값은 1.0 ℃/W 이하이다.
(절연 파괴 전압)
평가 샘플 A1 의 동박에 직경 20 ㎜ 의 원형 패턴이 형성되도록 에칭에 의해 동박을 제거하여 시험편을 제조하였다. 시험편을 120 ℃ 에서 30 분간 건조시킨 후, 내전압계 (기쿠스이 전자 공업 주식회사 제조, TOS8700) 의 판 전극 상에 알루미늄판을 아래로 하여 시험편을 얹고, 원형 패턴 상에 직경 20 ㎜ 의 전극을 얹고, 전극 간에 2 ㎃, 0.5 V 의 교류 전압을 인가하였다. 그 후, 전압을 서서히 승압시켜, 통전한 전압을 절연 파괴 전압으로 하였다.
절연 파괴 전압의 목표값은 3.0 ㎸ 이상이다.
(동박 박리 강도)
평가 샘플 A1 의 동박에 1 ㎜ 폭의 라인이 형성되도록 에칭에 의해 동박을 제거하고, 120 ℃ 에서 30 분 건조시켜 시험편을 제조하였다. 150 ℃ 에서 500 시간의 열처리를 실시하기 전의 시험편과, 150 ℃ 에서 500 시간의 열처리 후의 시험편의 각각에 대해, 박리 강도 시험기 (오리엔테크사 제조, RTM500) 에 시험편의 알루미늄판을 고정시키고, 박리각 90 도, 50 ㎜/분의 조건으로 동박을 박리하여, 그 하중을 측정하였다.
동박 박리 강도의 목표값은, 150 ℃ 에서 500 시간의 열처리 전에 있어서는 0.7 kN/m, 150 ℃ 에서 500 시간의 열처리 후에 있어서는 0.5 kN/m 이상이다.
(층간 박리 강도)
평가 샘플 A1 의 동박면에 10 ㎜ 폭의 라인이 형성되도록 커터를 사용하여 동박 및 폴리이미드 수지층을 제거하고, 120 ℃ 에서 30 분 건조시켜 시험편을 제조하였다. 150 ℃ 에서 500 시간 열처리를 실시하기 전의 시험편과, 150 ℃ 에서 500 시간의 열처리 후의 시험편의 각각에 대해, 박리 강도 시험기 (오리엔테크사 제조, RTM500) 에 시험편의 알루미늄판을 고정시키고, 박리각 90 도, 50 ㎜/분의 조건으로 접착제층을 박리하여, 그 하중을 측정하였다.
층간 박리 강도의 목표값은, 150 ℃ 에서 500 시간의 열처리 전에 있어서는 0.7 kN/m, 150 ℃ 에서 500 시간의 열처리 후에 있어서는 0.5 kN/m 이상이다.
(땜납 내열성)
평가 샘플 A1 을 가로 세로 5 ㎝ 로 절단 후, 동박을 절반의 면적만 에칭에 의해 제거하였다. 120 ℃ 에서 30 분 건조시킨 후, 300 ℃ 의 땜납조에 동박면측을 아래로 하여 띄우고, 플로트법으로 팽창이 발생할 때까지의 시간을 계측하였다.
땜납 내열성의 목표값은 60 초 이상이다.
<실시예 2 ∼ 6>
실시예 1 에 있어서, 폴리이미드 수지층 및 접착제층의 두께를 표 1 에 나타내는 바와 같이 변경한 것 이외에는 상기와 동일하게 하여 평가 샘플 A2 ∼ A6 을 제조하고, 동일하게 하여 평가하였다.
<실시예 7 ∼ 8>
실시예 4 에 있어서, 동박 산술 평균 조도 및 동박 조화 최대 조도를 표 1 에 나타내는 바와 같이 변경한 것 이외에는 상기와 동일하게 하여 평가 샘플 A7 ∼ A8 을 제조하고, 동일하게 하여 평가하였다.
<비교예 1 ∼ 4>
실시예 1 에 있어서, 폴리이미드 수지층 및 접착제층의 두께를 표 1 에 나타내는 바와 같이 변경한 것 이외에는 상기와 동일하게 하여 평가 샘플 C1 ∼ C4 를 제조하고, 동일하게 하여 평가하였다.
<비교예 5 ∼ 7>
실시예 2 에 있어서, 동박 산술 평균 조도 및 동박 조화 최대 조도를 표 1 에 나타내는 바와 같이 변경한 것 이외에는 상기와 동일하게 하여 평가 샘플 C5 ∼ C7 을 제조하고, 동일하게 하여 평가하였다.
Figure pct00001
실시예 1 ∼ 실시예 8 에서 얻어진 기판을 사용하여 구성한 평가 샘플은, 절연 파괴 전압, 땜납 내열성, 동박, 층간 박리 강도을 유지하면서 열저항값 1.0 (℃/W) 이하를 유지하였다.
한편, 비교예 1 및 비교예 4 에서는 열저항이 컸다. 또 비교예 2 에서는 절연 파괴 전압이 저하되었다. 또 비교예 3 에서는 층간 박리 강도 및 땜납 내열성이 저하되었다. 또한 비교예 5 ∼ 7 에서는 절연 파괴 전압이 저하되었다.
일본 특허출원 2011-119555호의 개시는 그 전체가 참조에 의해 본 명세서에 받아들여진다.
본 명세서에 기재된 모든 문헌, 특허출원 및 기술 규격은, 개개의 문헌, 특허출원 및 기술 규격이 참조에 의해 받아들여지는 것이 구체적으로 또한 개개에 기재된 경우와 동일한 정도로 본 명세서에 참조에 의해 받아들여진다.

Claims (12)

  1. 금속박과,
    상기 금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2.0 ㎛ 이하인 면 상에 형성되고, 평균 두께가 3 ㎛ ∼ 25 ㎛ 인 폴리이미드 수지층과,
    상기 폴리이미드 수지층 상에 형성되고, 평균 두께가 5 ㎛ ∼ 25 ㎛ 인 접착제층을 갖는, 기판.
  2. 제 1 항에 있어서,
    추가로 상기 접착제층 상에 형성되는 금속판을 갖는, 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    150 ℃, 500 시간의 열처리 후의 각 층간의 접착력이 각각 0.5 kN/m 이상인, 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 폴리이미드 수지층 및 상기 접착제층의 전체로서의 절연 파괴 전압이 3 ㎸ 이상인, 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 접착제층에 함유되는 접착제 수지의 경화 후의 상온에 있어서의 탄성률이 200 ㎫ ∼ 1000 ㎫ 인, 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 폴리이미드 수지층은, 비페닐테트라카르복실산 무수물을 함유하는 산 무수물과, 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민으로부터 얻어지는 폴리이미드 수지를 함유하는, 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 접착제층은, 실록산 변성 폴리아미드이미드 수지 및 에폭시 수지를 함유하는, 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 접착제층은, 그 고형분 중의 수지의 총 함유율이 100 질량% 이하이고,
    상기 수지에 함유되는 실록산 변성 폴리아미드이미드 수지, 상기 실록산 변성 폴리아미드이미드 수지와 상용 가능하고 에폭시기를 1 분자 중에 2 이상 갖는 에폭시 수지, 및 상기 에폭시기와 반응 가능한 관능기를 1 분자 중에 3 이상 갖는 다관능 수지의 상기 고형분 중에 있어서의 함유율이 각각 순서대로 30 질량% ∼ 60 질량%, 10 질량% 이상, 및 10 질량% 이상인, 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 기판에 있어서의 금속박이 회로 가공되어 이루어지는, 방열 기판.
  10. 제 9 항에 기재된 방열 기판과, 상기 방열 기판 상에 배치된 소자를 구비하는, 방열 모듈.
  11. 비페닐테트라카르복실산 무수물을 함유하는 산 무수물, 그리고 디아미노디페닐에테르 및 페닐렌디아민을 함유하는 디아민의 반응물인 폴리이미드 전구체를 준비하는 공정과,
    금속박의 산술 평균 조도 (Ra) 가 0.3 ㎛ 이하 또한 최대 조도 (Rmax) 가 2 ㎛ 이하인 면 상에 상기 폴리이미드 전구체를 부여하는 공정과,
    질소 가스 및 수소 가스를 함유하는 혼합 기체 분위기하에서, 상기 폴리이미드 전구체로부터 폴리이미드 수지로 탈수 고리화하여 폴리이미드 수지층을 형성하는 공정과,
    상기 폴리이미드 수지층 상에 접착제층을 형성하는 공정을 포함하는, 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 폴리이미드 전구체는, 1 몰의 비페닐테트라카르복실산 무수물에 대하여, 0.15 몰 ∼ 0.25 몰의 디아미노디페닐에테르와, 0.75 몰 ∼ 0.85 몰의 페닐렌디아민을 함유하는 디아민을 반응시킨 반응물인, 기판의 제조 방법.
KR20137031596A 2011-05-27 2012-05-23 기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈 KR20140034800A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-119555 2011-05-27
JP2011119555 2011-05-27
PCT/JP2012/063227 WO2012165265A1 (ja) 2011-05-27 2012-05-23 基板及びその製造方法、放熱基板、並びに、放熱モジュール

Publications (1)

Publication Number Publication Date
KR20140034800A true KR20140034800A (ko) 2014-03-20

Family

ID=47259124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137031596A KR20140034800A (ko) 2011-05-27 2012-05-23 기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈

Country Status (6)

Country Link
US (1) US20140093723A1 (ko)
JP (1) JPWO2012165265A1 (ko)
KR (1) KR20140034800A (ko)
CN (1) CN103748672A (ko)
TW (1) TWI501707B (ko)
WO (1) WO2012165265A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3010513B1 (fr) * 2013-09-09 2015-10-16 Fives Cryo Matrice d'echangeur de chaleur collee et procede de collage correspondant
JP2015201600A (ja) * 2014-04-10 2015-11-12 住友電気工業株式会社 フレキシブルプリント配線板並びにこれを用いた集光型太陽光発電モジュール及び集光型太陽光発電パネル
JP6379071B2 (ja) * 2015-06-15 2018-08-22 Jx金属株式会社 電磁波シールド材
EP3315552B1 (en) * 2015-06-29 2023-03-01 Zeon Corporation Resin composition, resin laminate and resin laminated metallic foil
EP3749069A4 (en) * 2018-01-30 2021-10-27 Mitsubishi Materials Corporation BASIC METAL SUBSTRATE
US11382241B2 (en) * 2019-09-25 2022-07-05 Baidu Usa Llc Cooling devices for edge computing and heterogeneous computing electronics hardware

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369634A (ja) * 1986-09-11 1988-03-29 日立化成工業株式会社 フレキシブルプリント基板の製造方法
JPH03291988A (ja) * 1990-04-09 1991-12-24 Sumitomo Bakelite Co Ltd フレキシブルプリント回路板の製造方法
JP2958045B2 (ja) * 1990-04-09 1999-10-06 住友ベークライト株式会社 フレキシブルプリント回路板の製造方法
JPH0826470B2 (ja) * 1990-07-30 1996-03-13 日本電解株式会社 銅メッキ液とこれを用いる電解銅箔の製造方法
JPH0837204A (ja) * 1994-07-25 1996-02-06 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JP4096394B2 (ja) * 1998-03-20 2008-06-04 日立化成工業株式会社 多層配線板及びその製造法
JP2002299777A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板及びその製造方法
JP2003197816A (ja) * 2001-12-26 2003-07-11 Hitachi Cable Ltd 半導体装置およびこれに使用されるテープキャリア
JP4501851B2 (ja) * 2005-12-13 2010-07-14 宇部興産株式会社 ポリイミド付き低粗度金属箔および金属箔表面の処理方法
JP5287247B2 (ja) * 2006-10-04 2013-09-11 日立化成株式会社 ポリアミドイミド樹脂、接着剤、フレキシブル基板材料、フレキシブル積層板及びフレキシブル印刷配線板
US8796411B2 (en) * 2008-02-25 2014-08-05 Hitachi Chemical Dupont Microsystems, Ltd. Polyimide precursor composition, polyimide film, and transparent flexible film
WO2011040440A1 (ja) * 2009-09-30 2011-04-07 大日本印刷株式会社 フレキシブルデバイス用基板、フレキシブルデバイス用薄膜トランジスタ基板、フレキシブルデバイス、薄膜素子用基板、薄膜素子、薄膜トランジスタ、薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
TWI501707B (zh) 2015-09-21
TW201301963A (zh) 2013-01-01
CN103748672A (zh) 2014-04-23
WO2012165265A1 (ja) 2012-12-06
US20140093723A1 (en) 2014-04-03
JPWO2012165265A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP6769032B2 (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、接着補助層付き層間絶縁用樹脂フィルム、及びプリント配線板
KR101482299B1 (ko) 수지 조성물, 수지 시트, 프리프레그, 적층판, 다층 프린트 배선판 및 반도체 장치
JP4540964B2 (ja) 低温ポリイミド接着剤組成物
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
KR20140034800A (ko) 기판 및 그 제조 방법, 방열 기판, 그리고 방열 모듈
JP6186977B2 (ja) 樹脂組成物、樹脂シート、プリプレグ、積層板、プリント配線板、及び半導体装置
CN106995678B (zh) 聚酰亚胺类胶粘剂
JP2013145790A (ja) 屈曲配線板、部品実装屈曲配線板及びそれに用いる金属層付絶縁層
EP2871918B1 (en) Laminate for circuit boards, metal-based circuit board, and power module
TW202014466A (zh) 無溶劑之樹脂組合物及其應用
JP3821728B2 (ja) プリプレグ
JP7352173B2 (ja) 組成物、硬化物、多層シート、放熱部品、並びに電子部品
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
WO2015072261A1 (ja) 樹脂層付きキャリア材料、積層体、回路基板および電子装置
JP2006176764A (ja) 電子機器用接着剤組成物、電子機器用接着剤シート、およびそれを用いた電子部品ならびに電子機器
JP6428638B2 (ja) 金属張積層板、回路基板、および電子装置
JP2007116134A (ja) 半導体用テープ、半導体用接着剤付きテープ、半導体集積回路接続用基板および半導体装置
JP2007126498A (ja) 絶縁樹脂接着シートの製造方法及び絶縁樹脂接着シートを用いたプリント配線板の製造方法
JP2014120687A (ja) 積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2005088309A (ja) 金属箔層付き基板フィルム及び両面金属箔付き基板フィルム
JP2011124077A (ja) 絶縁シート、積層構造体及び積層構造体の製造方法
JP2018009065A (ja) エポキシ樹脂組成物、プリプレグ、金属張積層板及びプリント配線板
KR20170076125A (ko) 폴리이미드 수지, 이를 이용한 금속 적층체 및 이를 포함하는 인쇄회로기판
JP2012162084A (ja) 樹脂付き基材及び樹脂付き銅箔
JP4871500B2 (ja) 樹脂組成物の流動性を向上させる樹脂改質材

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid