KR20140029450A - 유기 촬상 소자 및 유기 촬상 소자의 제조 방법 - Google Patents

유기 촬상 소자 및 유기 촬상 소자의 제조 방법 Download PDF

Info

Publication number
KR20140029450A
KR20140029450A KR1020137030464A KR20137030464A KR20140029450A KR 20140029450 A KR20140029450 A KR 20140029450A KR 1020137030464 A KR1020137030464 A KR 1020137030464A KR 20137030464 A KR20137030464 A KR 20137030464A KR 20140029450 A KR20140029450 A KR 20140029450A
Authority
KR
South Korea
Prior art keywords
organic layer
substrate
pixel
pixel electrode
pixel electrodes
Prior art date
Application number
KR1020137030464A
Other languages
English (en)
Other versions
KR101613344B1 (ko
Inventor
신지 이마이
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140029450A publication Critical patent/KR20140029450A/ko
Application granted granted Critical
Publication of KR101613344B1 publication Critical patent/KR101613344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(과제) 화상에 점 결함을 발생시키지 않는 촬상 소자를 얻는다.
(해결 수단) 화소 전극 (16) 은, 기판 (10) 의 기판면 (10a) 에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖는 것으로 하고, 이 화소 전극 (16) 상에 형성되는 유기층 (20) 은, 그 유기층 (20) 의 유리 전이 온도보다 낮은 증착 기판 온도 조건하에서 기판면 (10a) 에 대해 (90°－αmax) 보다 작은 입사각 (θ) 으로 입사하는 증착 빔 (B) 에 의해 증착되어 이루어지는 것으로 한다. 여기서, αmax 는, 복수의 화소 전극의 단부의 경사 각도 중 최대 경사 각도이다.

Description

유기 촬상 소자 및 유기 촬상 소자의 제조 방법{ORGANIC IMAGE PICKUP ELEMENT AND METHOD FOR MANUFACTURING ORGANIC IMAGE PICKUP ELEMENT}
본 발명은 촬상 소자에 관한 것이고, 특히, 화소부에 유기층으로 이루어지는 광전 변환층을 갖는 유기 광전 변환 소자를 구비하여 이루어지는 촬상 소자에 관한 것이다.
디지털 스틸 카메라, 디지털 비디오 카메라, 휴대 전화용 카메라, 내시경용 카메라 등에 이용되고 있는 이미지 센서로서, CCD 센서나 CMOS 센서 등의 촬상 소자가 널리 알려져 있다.
현재, 판독 출력 회로 등이 형성된 기판 상에 복수의 화소 전극이 2 차원상으로 배열 형성되고, 그 위에 적어도 광전 변환층을 포함하는 유기층, 대향 전극이 순차적으로 형성되어 이루어지는 적층형의 촬상 소자가 제안되어 있다 (특허문헌 1).
특허문헌 1 에 기재된 적층형의 촬상 소자에 있어서는, 광전 변환층은, 전체 화소부에 공통으로 1 장 구성으로 해도 되고, 화소부마다 분할되어 있어도 된다.
한편, 복수의 화소 전극 상에 공통막상으로 광전 변환층이 형성된 구성의 촬상 소자에 있어서는, 화소 전극 간에 잔류 전하가 대전하여 화상 정보의 잔상으로서 남아 버리거나, 화소 전극의 단부 상의 광전 변환층의 두께가 얇아짐과 함께 전계 집중이 일어나 리크 전류가 발생하거나 하는 문제가 있다. 특허문헌 2, 3 등에 있어서는, 이와 같은 문제를 해결하기 위해, 화소 전극의 단부를 경사지게 한 것으로 하는 것이 제안되어 있다. 특허문헌 2 에서는, 화소 전극 간에 대전하는 전하에 의한 잔상의 발생을 억제하기 위해, 화소 전극의 단부를 평면 기판에 대해 30°∼ 120°의 범위에서 경사지도록 구성하는 것이 바람직하다는 취지가 기재되어 있다. 특허문헌 3 에는, 화소 전극 단부의 단차부에서 광전 변환층의 두께가 얇아지거나, 전계 집중이 발생하는 것을 억제하기 위해, 90°보다 작은 소정의 경사 각도로 경사지도록 구성하는 것이 바람직함이 기재되어 있다.
일본 공개특허공보 2008-263178호 일본 공개특허공보 2008-177287호 일본 공개특허공보 2009-259978호
유기 광전 변환층을 복수의 화소부에 공통막으로서 구비한 촬상 소자에 있어서도, 잔상을 억제하기 위해, 혹은 전하 집중 등을 억제하기 위해, 화소 전극의 단부를 기판면에 대해 경사지게 하여 형성하는 것을 생각할 수 있다.
그러나, 본 발명자들이 화소 전극 단부에 경사를 형성하고 그 위에 유기 광전 변환층을 증착 형성한 촬상 소자를 제조한 결과, 그러한 촬상 소자로 취득한 화상에는 점 결함이 다수 발생하는 경우가 있음을 알 수 있었다.
본 발명자들은, 유기 광전 변환층을 구비한 촬상 소자 자체의 문제점을 시뮬레이션을 실시하여 명확하게 하였다.
증착시에는, 기판의 증착면에 대향하여 증착원 (증착 셀) 이 배치되어 있고, 증착면에는 여러 가지 입사각으로 증착 빔이 입사되어 온다. 도 9 는, 단부가 수직으로 솟아 있는 종래 형상의 화소 전극에 대해, 0°및 45°의 입사각의 증착 빔을 사용하여 증착시킨 경우의 시뮬레이션에 기초하는 모식도이다. 이 시뮬레이션에 의하면, 도 9 에 나타내는 바와 같이, 45°의 입사각의 증착 빔에 대해서는 화소 전극 (101) 의 단부 및 증착된 막 자체의 단부에 의한 비네팅이 발생하고, 결과적으로, 화소 전극 (101) 간에 있어서 유기층 (110) 에 단면 쐐기형의 홈 (112) 이 생겨 있는 것을 알 수 있었다. 그리고, 실제로 종래의 단부가 수직인 화소 전극 상에 증착에 의해 유기층을 형성한 촬상 소자에 있어서는, 이와 같은 홈 (112) 부분을 기점으로 하여 유기층에 크랙이 발생하고 있었다.
이와 같은 쐐기형의 홈은, 유기층을 유리 전이 온도 이하의 온도에서 형성할 필요가 있는 것으로부터 발생하는 문제로, 특허문헌 2 에 기재된 아모르퍼스 셀레늄을 사용한 촬상 소자에 있어서는 발생하지 않는다. 통상 아모르퍼스 셀레늄은 유리 전이 온도보다 고온에서 형성하기 때문에, 성막된 막 표면이 완만해져 거의 평탄한 것이 되므로, 증착 빔의 비네팅이 발생해도 쐐기형의 홈이 유기층의 표면에 남는 경우는 없었기 때문이다.
한편, 상기 서술한 바와 같이, 특허문헌 2, 3 과 같이 화소 전극을 단부에 경사를 갖는 것으로 하면, 상기 서술한 바와 같은 쐐기형의 홈은 생기지 않을 것으로 예상된다. 또, 증착시에 단부의 경사 각도와 동일한 정도로 기판면에 대해 경사진 증착 빔이면, 비네팅이 발생하지 않을 것으로 예상된다.
그러나, 예상에 반해, 증착시에 단부의 경사 각도와 동일한 각도 기판면에 대해 경사진 증착 빔을 사용한 경우에도 비네팅이 발생하고 있는 것이 분명해졌다. 도 10 은, 경사 각도가 45°인 단부를 갖는 화소 전극 (102) 상에 0°및 45°의 입사각을 갖는 증착 빔 (B) 으로 유기층 (110) 을 증착 형성시킨 경우의 시뮬레이션에 기초하는 모식도이다. 도 10 에 나타내는 바와 같이, 기판면 (100a) 에 대해 α＝45°의 경사 각도를 갖는 화소 전극 (102) 에 대해, 입사각 (θ)＝45°의 증착 빔 (B) 을 사용하여 유기층 (110) 을 성막하면, 막의 성장에 수반하여, 증착 빔 (B) 의 일부에 비네팅이 발생하는 것을 알 수 있었다. 이 비네팅에 의해 화소 전극 (102) 의 단부와 화소 사이의 경계 부분의 유기층 (110) 중에 작은 공동 (114) 이 복수 형성되어 있다. 본 발명자들은, 이 공동 (114) 이 점 결함의 주된 원인인 것을 알아냈다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 화상에 점 결함을 발생시키지 않는 촬상 소자 및 그 촬상 소자의 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 촬상 소자는, 복수의 화소부를 갖는 촬상 소자로서,
기판 상에 서로 이간되어 배치된, 상기 화소부의 수에 대응하는 복수의 화소 전극과,
그 복수의 화소 전극 상 및 그 화소 전극 간에 연속막상으로 배치된, 상기 복수의 화소부에 공유되는, 광전 변환층을 포함하는 유기층과,
그 유기층 상에 배치된, 상기 복수의 화소부에 공유되는 대향 전극을 포함하고,
상기 화소 전극이, 상기 기판의 기판면에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖고,
상기 유기층이, 그 유기층의 유리 전이 온도보다 낮은 증착 기판 온도 조건하에서 상기 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착되어 이루어지는 막인 것을 특징으로 하는 것이다. 여기서, αmax 는, 상기 복수의 화소 전극의 단부의 경사 각도 중 최대 경사 각도이다.
본 발명의 촬상 소자는, 그 유기층은 상기 복수의 화소 전극 및 그 전극 간이 되는 오목부를 따라 형성되고, 복수의 화소 전극의 표면과 그 전극 간의 오목부로 이루어지는 요철을 거의 그대로 표면에 갖는 것이다. 또 그 유기층 상에 형성되어 있는 대향 전극도 유기층의 요철을 거의 그대로 표면에 갖는 것이다. 화소 전극 간에 대응하는 오목부의 표면은 완만하여 쐐기형의 패임은 존재하지 않는다. 또, 유기층의 오목부 경계 부근에 공동이 거의 존재하지 않기 때문에, 촬상 소자에 의해 취득되는 화상에 오목부 경계 부근의 공동에 의해 발생하는 점 결함은 거의 존재하지 않는다.
본 발명의 촬상 소자의 제조 방법은, 복수의 화소부를 갖는 유기 촬상 소자로서, 기판 상에 서로 이간되어 배치된 복수의 화소 전극과, 그 복수의 화소 전극 상 및 그 화소 전극 간에 연속막상으로 배치된, 상기 복수의 화소부에 공유되는, 광전 변환층을 포함하는 유기층과, 그 유기층 상에 배치된, 상기 복수의 화소부에 공유되는 대향 전극을 포함하는 유기 촬상 소자의 제조 방법으로서,
상기 기판 상에, 상기 복수의 전극으로서, 그 기판의 기판면에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖는 화소 전극을 복수 형성하는 공정과,
그 복수의 화소 전극 상에, 수광된 광을 따라 전하를 생성하는 광전 변환층을 포함하는 유기층을, 증착 기판 온도가 그 유기층의 유리 전이 온도보다 낮은 온도에서, 상기 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착 성막하는 공정을 포함하는 것을 특징으로 하는 것이다. 여기서, αmax 는, 상기 복수의 화소 전극의 단부의 경사 각도 중 최대 경사 각도이다.
본 발명에 있어서, 증착 빔의 입사각이란, 전극이 형성되어 있는 기판면에 수직인 축으로부터의 경사각을 일컫는다.
본 발명의 촬상 소자는, 화소 전극이, 기판의 기판면에 경사 각도 (αx) (단, 30°≤α≤85°) 로 경사지는 단부를 갖고 있고, 복수의 화소 전극 상에 형성되는 유기층이, 유기층의 유리 전이 온도보다 낮은 증착 기판 온도 조건하에서 상기 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착되어 이루어지는 막이기 때문에, 유기층의 화소 전극 단부에 대응하는 부분에 쐐기형의 미소한 패임이나 미소한 공동이 거의 없다. 그 때문에, 본 발명의 촬상 소자에 있어서는, 유기층에서의 크랙의 발생을 억제할 수 있고, 또, 점 결함이 없는 화상을 얻을 수 있다.
본 발명의 촬상 소자의 제조 방법에 의하면, 기판의 기판면에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖는 복수의 화소 전극의 상방에, 수광된 광을 따라 전하를 생성하는 광전 변환층을 포함하는 유기층을, 증착 기판 온도가 그 유기층의 유리 전이 온도보다 낮은 온도에서, 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착 성막하는 공정을 포함하므로, 광전 변환층의 화소 전극 간에 상당하는 부분에 미소한 공동부가 발생하는 경우가 없어, 점 결함을 발생시키지 않는 촬상 소자를 얻을 수 있다.
또, 광전 변환층의 오목부에 쐐기형의 홈이나 볼록부도 생기지 않기 때문에, 크랙의 발생도 억제할 수 있고, 리크 전류의 발생 등이 생기지 않는다.
도 1 은, 본 발명의 실시형태에 관련된 촬상 소자의 일부를 나타내는 모식 단면도이다.
도 2 는, 촬상 소자의 화소 전극의 단부의 경사 각도와 유기층의 증착 빔 (B) 의 입사각을 나타내는 모식 단면도이다.
도 3 은, 도 1 에 나타내는 촬상 소자의 제조 공정의 일부를 나타내는 모식 단면도이다.
도 4 는, 유기층의 증착 방법을 나타내는 모식 사시도이다.
도 5 는, 유기층의 증착 방법을 나타내는 모식 단면도이다.
도 6 은, 그 밖의 유기층의 증착 방법을 나타내는 모식 단면도이다.
도 7 은, 증착 셀의 배치 구성을 나타내는 평면도이다.
도 8 은, 증착 셀의 다른 배치 구성을 나타내는 평면도이다.
도 9 는, 화소 전극 상에 유기층을 증착할 때에 발생하는 문제점을 나타내는 단면도 (그 1) 이다.
도 10 은, 화소 전극 상에 유기층을 증착할 때에 발생하는 문제점을 나타내는 단면도 (그 2) 이다.
본 발명의 실시형태를 도면을 참조하여 설명한다.
「촬상 소자」
도 1 은, 본 발명의 실시형태에 관련된 촬상 소자 (1) 의 구성을 나타내는 단면 모식도이다.
도 1 에 나타내는 바와 같이, 본 실시형태의 촬상 소자 (1) 는, 기판 (10) 상에 서로 이간되어 배치된 복수의 화소 전극 (16) 과, 복수의 화소 전극 (16) 상 및 화소 전극 간에 연속막상으로 배치된 유기층 (20) 과, 유기층 (20) 상에 배치된 대향 전극 (25) 을 구비하고 있다.
각각의 화소 전극 (16) 은, 기판 (10) 의 기판면 (10a) 에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부 (테이퍼부) 를 갖고 있다. 각 화소 전극 (16) 의 단부의 경사 각도는, 거의 동일하지만, 다소의 편차를 갖고 있다. 또한, 전체 화소 전극 (16) 의 단부의 경사 각도 (α) 중 최대인 경사 각도가 최대 경사 각도 (αmax) 이다.
유기층 (20) 은, 적어도 수광된 광을 따라 전하를 발생시키는 유기의 광전 변환 재료로 이루어지는 광전 변환층을 포함하는 것이고, 1 층 혹은 복수 층으로 구성된다. 광전 변환층 외에 전자 블로킹층 등의 전하 블로킹층을 포함할 수 있다. 또한, 복수의 유기층 사이에는, 무기 재료로 이루어지는 층이 포함되어 있어도 된다.
유기층 (20) 은, 유리 전이 온도보다 낮은 증착 기판 온도 조건하에서 기판면 (10a) 에 대해 (90°－αmax) 보다 작은 입사각 (θ) 으로 입사하는 증착 빔에 의해 증착되어 이루어지는 막이다.
기판 (10) 은, 유리 또는 실리콘 등의 반도체로 이루어지는, 표면에 신호 판독 출력부 (17) 를 포함하는 회로를 구비한 회로 기판 (11) 과, 그 표면에 형성된 절연층 (12) 을 포함하고 있다.
복수의 화소 전극 (16) 은, 절연층 (12) 표면 (기판면 (10a)) 에 2 차원상으로, 일정한 간격을 두고 배열되어 있고, 절연층 (12) 에는, 각 화소 전극 (16) 과 신호 판독 출력부 (17) 를 전기적으로 접속시키는 접속부 (18) 가 매설되어 있다. 접속부 (18) 는, 텅스텐 (W) 등의 도전성 재료로 이루어지는 기둥상의 부재로서, 예를 들어 비아 플러그이다.
화소 전극 (16) 은, 유기층 (20) 내의 광전 변환층에서 발생한 전하를 포집하기 위한 전하 포집용 전극이다.
대향 전극 (25) 은 각 화소 전극 (16) 과 대향하는 전극이고, 유기층 (20) 상에 형성되어 있다.
대향 전극 (25) 은, 광전 변환층을 포함하는 유기층 (20) 을, 화소 전극 (16) 과 함께 끼워 넣음으로써 유기층 (20) 에 전계를 가하고, 또, 광전 변환층에서 발생한 전하 중, 화소 전극 (16) 에서 포집하는 신호 전하와 역의 극성을 갖는 전하를 포집한다. 이 역극성 전하의 포집은 각 화소 사이에서 분할할 필요가 없기 때문에, 대향 전극 (25) 은 복수의 화소에서 공통으로 할 수 있다. 그 때문에 공통 전극 (커먼 전극) 으로 불리는 경우도 있다.
대향 전극 (25) 은, 광전 변환층을 포함하는 유기층 (20) 에 광을 입사시키기 위해 투명 도전막으로 구성되는 것이 바람직하고, 예를 들어, 금속, 금속 산화물, 금속 질화물, 금속 붕화물, 유기 도전성 화합물, 이들의 혼합물 등을 들 수 있다. 구체예로는, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화인듐아연 (IZO), 산화인듐텅스텐 (IWO), 산화티탄 등의 도전성 금속 산화물, TiN 등의 금속 질화물, 금 (Au), 백금 (Pt), 은 (Ag), 크롬 (Cr), 니켈 (Ni), 알루미늄 (Al) 등의 금속, 또한 이들 금속과 도전성 금속 산화물의 혼합물 또는 적층물, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 이들과 ITO 의 적층물 등을 들 수 있다. 투명 도전막의 재료로서 특히 바람직한 것은, ITO, IZO, 산화주석, 안티몬 도프 산화주석 (ATO), 불소 도프 산화주석 (FTO), 산화아연, 안티몬 도프 산화아연 (AZO), 갈륨 도프 산화아연 (GZO) 중 어느 재료이다.
대향 전극 (25) 의 면 저항은, 신호 판독 출력부 (17) 가 CMOS 형인 경우에는 10 ㏀/□ 이하가 바람직하고, 보다 바람직하게는 1 ㏀/□ 이하이다. 신호 판독 출력부 (17) 가 CCD 형인 경우에는 1 ㏀/□ 이하가 바람직하고, 보다 바람직하게는 0.1 ㏀/□ 이하이다.
본 촬상 소자 (1) 에 있어서는, 1 개의 화소 전극 (16) 과 그 상방의 대향 전극 (25) 과, 이들 전극 사이에 배치된 유기층 (20) 에 의해 1 개의 광전 변환 소자가 구성되어 있다.
신호 판독 출력부 (17) 는, 복수의 화소 전극 (16) 각각에 대응하여 형성되어 있고, 대응하는 화소 전극 (16) 에서 포집된 전하를 따른 신호를 출력하는 것이다. 신호 판독 출력부 (17) 는, 예를 들어 CCD, MOS 트랜지스터 회로 (MOS 회로), 또는 TFT 회로 등으로 구성되어 있다.
예를 들어, 신호 판독 출력부 (17) 는, MOS 회로인 경우에는, 도시되지 않은, 플로팅 디퓨전, 리셋 트랜지스터, 출력 트랜지스터, 선택 트랜지스터를 구비한다. 리셋 트랜지스터, 출력 트랜지스터, 및 선택 트랜지스터는, 각각 n 채널 MOS 트랜지스터 (이하, nMOS 트랜지스터) 로 구성된다.
신호 판독 출력부 (17) 는, 이와 같은 회로 구성에 의해, 화소 전극 (16) 에서 포집된 전하를 따른 신호를 판독 출력한다.
촬상 소자 (1) 에 있어서는, 1 개의 광전 변환 소자 및 그것에 대응하는 신호 판독 출력부 (17) 로부터 1 개의 화소부 (30) (도 1 중 파선으로 둘러싸는 부분) 가 구성되어 있다. 즉, 촬상 소자 (1) 는 어레이상으로 배열된 복수의 화소부 (30) 를 갖는다.
또한, 각 화소 전극 (16) 에서 포집된 전하가, 대응하는 각 화소부 (30) 의 신호 판독 출력부 (17) 에서 신호가 되고, 복수의 화소부로부터 취득한 신호에 기초하여 화상이 합성된다.
다음으로, 화소 전극 및 유기층의 상세를 설명한다.
도 2 및 도 3 은 화소 전극 (16) 의 경사 각도 (α) 와 유기층 (20) 의 증착 빔의 입사각 (θ) 을 나타내는 단면 모식도이다.
(화소 전극)
복수의 화소 전극 (16) 은 절연층 (12) (기판면 (10a)) 상에 스퍼터링법 등에 의해 성막된 후, 마스크를 개재하여 에칭되어, 소정의 패턴으로 형성된 것이고, 유기층 (20) 의 형성 전에 있어서는, 화소 전극 (16) 사이에 기판면 (10a) 이 노출되어 있다 (도 2 참조).
화소 전극은, 일반적으로 전극으로서 사용되고 있는 도전 재료이면 특별히 제한은 없지만, 텅스텐 (W), TiN 등을 바람직하게 사용할 수 있다.
또한, 화소 전극 (16) 의 사이즈는 3 ㎛ 이하가 본 발명의 효과가 현저하여 바람직하다. 보다 바람직하게는 2 ㎛ 이하이다. 더욱 바람직하게는 1.5 ㎛ 이하이다. 화소 전극 (16) 간 갭은 0.3 ㎛ 이하가 본 발명의 효과가 현저하여 바람직하고, 보다 바람직하게는 0.25 ㎛ 이하이며, 더욱 바람직하게는 0.2 ㎛ 이하이다.
도 2 및 도 3 에 나타내는 바와 같이, 화소 전극의 단부의 경사 각도 (α) 는 기판면 (10a) 과 화소 전극 단부가 이루는 각도이다. 화소 전극의 경사 각도 (α) 는 30°이상, 85°이하로 한다. 1 개의 촬상 소자 중에 형성되는 복수의 화소 전극에 대해서는 경사 각도는 거의 동등한 것이 바람직하지만, 30°이상, 85°이하의 범위에서 편차가 있어도 된다. 보다 바람직한 경사 각도는 45°이상, 75°이하이다.
경사 각도 (α) 가 작을수록, 그 위에 형성되는 유기층에 있어서의 결함의 발생은 억제되지만, 30°미만이 되면, 잔상 발생이 생길 우려가 있어 바람직하지 않다. 경사 각도 (α) 를 30°이상, 85°이하로 함으로써, 경사 단부가 대전하였을 때에 발생하는 전계가 각 화소 전극끼리의 간극 상의 영역에 작용하여, 화소 전극끼리의 간극 상의 영역을 통과한 누설 전하를 경사 전극면에 끌어당기기 쉬워지기 때문에, 누설 전하에 의한 잔상의 발생을 저감시킬 수 있다.
또한, 45°이상이면 경사 단부 선단의 전계 집중이 억제되어, 보다 높은 전압을 인가할 수 있어, 감도를 향상시킬 수 있다. 또, 75°이하이면 보다 넓은 입사각 범위의 증착 빔을 적용할 수 있어, 유기 재료의 이용 효율을 크게 향상시킬 수 있다.
(유기층)
유기층 (20) 은, 복수의 화소 전극 (16) 과 화소 전극 (16) 사이에 노출되는 기판면 (10a) 을 덮도록 형성되어 있다. 유기층 (20) 은 증착에 의해 형성된 것이고, 화소 전극, 전극 단부 및 화소 전극 간의 형상이 그 표면에 반영된 것으로 되어 있다.
또, 도 2 에 나타내는 바와 같이, 유기층 (20) 을 성막하기 위한 증착 빔 (B) 의 입사각 (θ) 은, 기판면 (10a) 에 수직인 축 (A) 에 대한 증착 빔의 경사 각도이다. 유기층 (20) 은, 복수의 화소 전극이 형성된 기판 (10) 에 대해, 복수의 화소 전극의 경사 각도 (α) 중 최대 경사 각도 (αmax) 와의 관계가, θ＜(90°－αmax) 인 입사각 (θ) 의 증착 빔에 의해 성막되어 이루어지는 것이다. 도 2 에 나타내는 바와 같이, θ＜(90°－αmax) 를 만족시키는 입사각 범위는 원추상으로 나타내어진다. 증착에 있어서는, 1 개의 입사각의 증착 빔만을 사용해도 되지만, 이 θ＜(90°－αmax) 를 만족시키면 여러 가지 입사각의 증착 빔을 포함하는 것을 사용하면 된다.
이와 같은 입사각 (θ) 의 증착 빔은, 성막되어 가는 유기층 (20) 에 의해 비네팅이 발생하지 않고 화소 전극 상 및 화소 전극 간에 노출되는 기판면 상에 조사된다. 그 때문에, 유기층 (20) 에, 도 9 혹은 도 10 에 나타낸 바와 같은 같은 쐐기형의 홈 (112) 이나, 공동 (114) 이 형성되지 않고, 화소 전극 (16) 의 형상을 따른 유기층 (20) 을 퇴적시킬 수 있다.
이미 서술한 바와 같이 유기층 (20) 은, 적어도 광전 변환층을 포함하고, 그 외 전하 블로킹층 등을 포함하고 있어도 된다.
전하 블로킹층은, 암전류를 억제하는 기능을 갖는다. 전하 블로킹층은 복수의 층으로 구성되어 있어도 되고, 예를 들어, 제 1 블로킹층과 제 2 블로킹층으로 구성되어 있어도 된다. 이와 같이, 전하 블로킹층을 복수 층으로 함으로써, 제 1 블로킹층과 제 2 블로킹층 사이에 계면이 형성되어, 각 층에 존재하는 중간 준위에 불연속성이 생김으로써, 중간 준위를 개재하여 전하 담체가 이동하기 어려워져, 암전류를 억제할 수 있다. 또한, 전하 블로킹층은 단층으로 해도 된다.
광전 변환층은, p 형 유기 반도체와 n 형 유기 반도체를 포함한다. p 형 유기 반도체와 n 형 유기 반도체를 접합시켜 도너-억셉터 계면을 형성함으로써 여기자 해리 효율을 증가시킬 수 있다. 이 때문에, p 형 유기 반도체와 n 형 유기 반도체를 접합시킨 구성의 광전 변환층은 높은 광전 변환 효율을 발현한다. 특히, p 형 유기 반도체와 n 형 유기 반도체를 혼합한 광전 변환층은, 접합 계면이 증대되어 광전 변환 효율이 향상되므로 바람직하다.
p 형 유기 반도체 (화합물) 는, 도너성 유기 반도체이고, 주로 정공 수송성 유기 화합물로 대표되며, 전자를 공여하기 쉬운 성질이 있는 유기 화합물을 일컫는다. 더욱 상세하게는 2 가지의 유기 재료를 접촉시켜 사용하였을 때에 이온화 포텐셜이 작은 쪽의 유기 화합물을 일컫는다. 따라서, 도너성 유기 화합물은, 전자 공여성이 있는 유기 화합물이면 어느 유기 화합물도 사용 가능하다. 예를 들어, 트리아릴아민 화합물, 벤지딘 화합물, 피라졸린 화합물, 스티릴아민 화합물, 히드라존 화합물, 트리페닐메탄 화합물, 카르바졸 화합물, 폴리실란 화합물, 티오펜 화합물, 프탈로시아닌 화합물, 시아닌 화합물, 메로시아닌 화합물, 옥소놀 화합물, 폴리아민 화합물, 인돌 화합물, 피롤 화합물, 피라졸 화합물, 폴리아릴렌 화합물, 축합 방향족 탄소 고리 화합물 (나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 플루오란텐 유도체), 함질소 헤테로 고리 화합물을 배위자로서 갖는 금속 착물 등을 사용할 수 있다. 또한, 이것에 한정되지 않고, 상기한 바와 같이, n 형 (억셉터성) 화합물로서 사용한 유기 화합물보다 이온화 포텐셜이 작은 유기 화합물이면 도너성 유기 반도체로서 사용해도 된다.
n 형 유기 반도체 (화합물) 는, 억셉터성 유기 반도체이고, 주로 전자 수송성 유기 화합물로 대표되며, 전자를 수용하기 쉬운 성질이 있는 유기 화합물을 일컫는다. 더욱 상세하게는, n 형 유기 반도체란, 2 가지의 유기 화합물을 접촉시켜 사용하였을 때에 전자 친화력이 큰 쪽의 유기 화합물을 일컫는다. 따라서, 억셉터성 유기 화합물은, 전자 수용성이 있는 유기 화합물이면 어느 유기 화합물도 사용 가능하다. 예를 들어, 축합 방향족 탄소 고리 화합물 (나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 플루오란텐 유도체), 질소 원자, 산소 원자, 황 원자를 함유하는 5 ∼ 7 원자의 헤테로 고리 화합물 (예를 들어 피리딘, 피라진, 피리미딘, 피리다진, 트리아진, 퀴놀린, 퀴녹살린, 퀴나졸린, 프탈라진, 신놀린, 이소퀴놀린, 프테리딘, 아크리딘, 페나진, 페난트롤린, 테트라졸, 피라졸, 이미다졸, 티아졸, 옥사졸, 인다졸, 벤즈이미다졸, 벤조트리아졸, 벤조옥사졸, 벤조티아졸, 카르바졸, 퓨린, 트리아졸로피리다진, 트리아졸로피리미딘, 테트라자인덴, 옥사디아졸, 이미다조피리딘, 피랄리딘, 피롤로피리딘, 티아디아졸로피리딘, 디벤즈아제핀, 트리벤즈아제핀 등), 폴리아릴렌 화합물, 플루오렌 화합물, 시클로펜타디엔 화합물, 실릴 화합물, 함질소 헤테로 고리 화합물을 배위자로서 갖는 금속 착물 등을 들 수 있다. 또한, 이것에 한정되지 않고, 상기한 바와 같이, p 형 (도너성) 화합물로서 사용한 유기 화합물보다 전자 친화력이 큰 유기 화합물이면 억셉터성 유기 반도체로서 사용해도 된다.
p 형 유기 반도체, 또는 n 형 유기 반도체로는, 어떠한 유기 색소를 사용해도 되지만, 바람직하게는 시아닌 색소, 스티릴 색소, 헤미시아닌 색소, 메로시아닌 색소 (제로메틴 메로시아닌 (심플 메로시아닌) 을 포함한다), 3 핵 메로시아닌 색소, 4 핵 메로시아닌 색소, 로다시아닌 색소, 콤플렉스 시아닌 색소, 콤플렉스 메로시아닌 색소, 알로폴라 색소, 옥소놀 색소, 헤미옥소놀 색소, 스쿠아리움 색소, 크로코늄 색소, 아자메틴 색소, 쿠마린 색소, 아릴리덴 색소, 안트라퀴논 색소, 트리페닐메탄 색소, 아조 색소, 아조메틴 색소, 스피로 화합물, 메탈로센 색소, 플루오레논 색소, 풀자이드 색소, 페릴렌 색소, 페리논 색소, 페나진 색소, 페노티아진 색소, 퀴논 색소, 디페닐메탄 색소, 폴리엔 색소, 아크리딘 색소, 아크리디논 색소, 디페닐아민 색소, 퀴나크리돈 색소, 퀴노프탈론 색소, 페녹사진 색소, 프탈로페릴렌 색소, 디케토피롤로피롤 색소, 디옥산 색소, 포르피린 색소, 클로로필 색소, 프탈로시아닌 색소, 금속 착물 색소, 축합 방향족 탄소 고리계 색소 (나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 플루오란텐 유도체) 를 들 수 있다.
n 형 유기 반도체로서, 전자 수송성이 우수한 풀러렌 또는 풀러렌 유도체를 사용하는 것이 특히 바람직하다. 풀러렌이란, 풀러렌 C60, 풀러렌 C70, 풀러렌 C76, 풀러렌 C78, 풀러렌 C80, 풀러렌 C82, 풀러렌 C84, 풀러렌 C90, 풀러렌 C96, 풀러렌 C240, 풀러렌 540, 믹스드 풀러렌, 풀러렌 나노튜브를 나타내고, 풀러렌 유도체란 이것들에 치환기가 부가된 화합물을 나타낸다.
풀러렌 유도체의 치환기로서 바람직하게는, 알킬기, 아릴기, 또는 복소 고리기이다. 알킬기로서 더욱 바람직하게는, 탄소수 1 ∼ 12 까지의 알킬기이고, 아릴기, 및 복소 고리기로서 바람직하게는, 벤젠 고리, 나프탈렌 고리, 안트라센 고리, 페난트렌 고리, 플루오렌 고리, 트리페닐렌 고리, 나프타센 고리, 비페닐 고리, 피롤 고리, 푸란 고리, 티오펜 고리, 이미다졸 고리, 옥사졸 고리, 티아졸 고리, 피리딘 고리, 피라진 고리, 피리미딘 고리, 피리다진 고리, 인돌리진 고리, 인돌 고리, 벤조푸란 고리, 벤조티오펜 고리, 이소벤조푸란 고리, 벤즈이미다졸 고리, 이미다조피리딘 고리, 퀴놀리진 고리, 퀴놀린 고리, 프탈라진 고리, 나프티리딘 고리, 퀴녹살린 고리, 퀴녹사졸린 고리, 이소퀴놀린 고리, 카르바졸 고리, 페난트리딘 고리, 아크리딘 고리, 페난트롤린 고리, 티안트렌 고리, 크로멘 고리, 잔텐 고리, 페노크산틴 고리, 페노티아진 고리, 또는 페나진 고리이고, 더욱 바람직하게는 벤젠 고리, 나프탈렌 고리, 안트라센 고리, 페난트렌 고리, 피리딘 고리, 이미다졸 고리, 옥사졸 고리, 또는 티아졸 고리이며, 특히 바람직하게는 벤젠 고리, 나프탈렌 고리, 또는 피리딘 고리이다. 이들은 추가로 치환기를 갖고 있어도 되고, 그 치환기는 가능한 한 결합되어 고리를 형성해도 된다. 또한, 복수의 치환기를 가져도 되고, 그것들은 동일해도 되며 상이해도 된다. 또, 복수의 치환기는 가능한 한 결합되어 고리를 형성해도 되다.
광전 변환층이 풀러렌 또는 풀러렌 유도체를 함유함으로써, 풀러렌 분자 또는 풀러렌 유도체 분자를 경유하여, 광전 변환에 의해 발생한 전자를 화소 전극 (16) 또는 대향 전극 (25) 까지 빠르게 수송할 수 있다. 풀러렌 분자 또는 풀러렌 유도체 분자가 연속된 상태가 되어 전자의 경로가 형성되어 있으면, 전자 수송성이 향상되어 광전 변환 소자의 고속 응답성이 실현 가능해진다. 이 때문에는 풀러렌 또는 풀러렌 유도체가 광전 변환층에 40 ％ 이상 함유되어 있는 것이 바람직하다. 무엇보다, 풀러렌 또는 풀러렌 유도체가 지나치게 많으면 p 형 유기 반도체가 적어져 접합 계면이 줄어들어 여기자 해리 효율이 저하되어 버린다.
광전 변환층에 있어서, 풀러렌 또는 풀러렌 유도체와 함께 혼합되는 p 형 유기 반도체로서, 일본 특허공보 제4213832호 등에 기재된 트리아릴아민 화합물을 사용하면 광전 변환 소자의 고 SN 비가 발현 가능해져 특히 바람직하다. 광전 변환층 내의 풀러렌 또는 풀러렌 유도체의 비율이 지나치게 크면 그 트리아릴아민 화합물이 적어져 입사광의 흡수량이 저하된다. 이로써 광전 변환 효율이 감소되므로, 광전 변환층에 함유되는 풀러렌 또는 풀러렌 유도체는 85 ％ 이하의 조성인 것이 바람직하다.
제 1 블로킹층 및 제 2 블로킹층에는, 전자 공여성 유기 재료를 사용할 수 있다. 구체적으로는, 저분자 재료에서는, N,N'-비스(3-메틸페닐)-(1,1'-비페닐)-4,4'-디아민 (TPD) 이나 4,4'-비스[N-(나프틸)-N-페닐-아미노]비페닐 (α-NPD) 등의 방향족 디아민 화합물, 옥사졸, 옥사디아졸, 트리아졸, 이미다졸, 이미다졸론, 스틸벤 유도체, 피라졸린 유도체, 테트라하이드로이미다졸, 폴리아릴알칸, 부타디엔, 4,4',4"-트리스(N-(3-메틸페닐)N-페닐아미노)트리페닐아민 (m-MTDATA), 포르핀, 테트라페닐포르핀구리, 프탈로시아닌, 구리프탈로시아닌, 티타늄프탈로시아닌옥사이드 등의 폴리피린 화합물, 트리아졸 유도체, 옥사디자졸 유도체, 이미다졸 유도체, 폴리아릴알칸 유도체, 피라졸린 유도체, 피라졸론 유도체, 페닐렌디아민 유도체, 아닐아민 유도체, 아미노 치환 칼콘 유도체, 옥사졸 유도체, 스티릴안트라센 유도체, 플루오레논 유도체, 히드라존 유도체, 실라잔 유도체 등을 사용할 수 있고, 고분자 재료에서는, 페닐렌비닐렌, 플루오렌, 카르바졸, 인돌, 피렌, 피롤, 피콜린, 티오펜, 아세틸렌, 디아세틸렌 등의 중합체나, 그 유도체를 사용할 수 있다. 전자 공여성 화합물이 아니어도, 충분한 정공 수송성을 갖는 화합물이면 사용하는 것은 가능하다.
전하 블로킹층으로는 무기 재료를 사용할 수도 있다. 일반적으로, 무기 재료는 유기 재료보다 유전율이 크기 때문에, 전하 블로킹층에 사용한 경우에, 광전 변환층에 전압이 많이 가해지게 되어, 광전 변환 효율을 높게 할 수 있다. 전하 블로킹층이 될 수 있는 재료로는, 산화칼슘, 산화크롬, 산화크롬구리, 산화망간, 산화코발트, 산화니켈, 산화구리, 산화갈륨구리, 산화스트론튬구리, 산화니오브, 산화몰리브덴, 산화인듐구리, 산화인듐은, 산화이리듐 등이 있다.
복수 층으로 이루어지는 전하 블로킹층에 있어서, 복수 층 중 광전 변환층과 인접하는 층이 그 광전 변환층에 함유되는 p 형 유기 반도체와 동일한 재료로 이루어지는 층인 것이 바람직하다. 이렇게 하면, 전하 블로킹층에도 동일한 p 형 유기 반도체를 사용함으로써, 광전 변환층과 인접하는 층의 계면에 중간 준위가 형성되는 것을 억제하여, 암전류를 더욱 억제할 수 있다.
전하 블로킹층이 단층인 경우에는 그 층을 무기 재료로 이루어지는 층으로 할 수 있고, 또는, 복수 층인 경우에는 1 개 또는 2 이상의 층을 무기 재료로 이루어지는 층으로 할 수 있다.
「촬상 소자의 제조 방법」
다음으로, 광전 변환 소자의 제조 방법에 대해 설명한다.
먼저, 범용적인 반도체 제조 공정을 사용하여, 실리콘 등의 기판에 신호 판독 출력부 (17) 를 형성하여 회로 기판 (11) 을 제조한다. 그 후, 회로 기판 (11) 의 광 입사측의 표면 상에 절연층 (12) 을 성막하고, 절연층 (12) 의 표면을 CMP 등으로 연마하여 평탄화한다. 그리고, 절연층 (12) 에는, 접속부 (18) 를 형성하기 위한 구멍이 포트리소그래피 공정 및 드라이 에칭 공정에 의해 형성된다. 구멍은, 절연층 (12) 에 있어서 화소 전극 (16) 이 형성되는 영역의 하방에 위치하는 부분에 형성된다. 형성된 구멍에, 도전성 재료를 사용하여 접속부 (18) 를 형성한다.
이 반도체 회로 기판 (11) 상에 절연층 (12) 및 그 절연층 (12) 에 매설된 접속부 (18) 를 포함하는 것을, 본 실시형태에 있어서는 기판 (10) 으로 하고, 절연층 (12) 의 표면을 기판면 (10a) 으로 하고 있다.
(화소 전극 형성 공정)
화소 전극 (16) 의 재료를 절연층 (12) 상에 물리적 기상 성막 (PVD) 법으로 증착하고, 증착된 막을 패터닝함으로써 화소 전극 (16) 을 형성한다. 물리적 기상 성막법으로는, 예를 들어, 스퍼터링법이 사용된다. 증착된 막을 마스크를 사용하여 에칭함으로써, 화소 전극 (16) 이 절연층 (12) 의 표면 상에 일정한 간격으로 복수 배열되는 배치가 되도록 패터닝한다. 이 때, 화소 전극 (16) 의 단부에 원하는 경사 각도 (α) (30°≤α≤85°) 가 되도록 에칭을 실시한다. 예를 들어, 유도 결합 플라즈마 (ICP：Inductively coupled plasma) 를 사용한 드라이 에칭을 실시함으로써, 화소 전극의 단부에 원하는 경사 각도 (α) 의 테이퍼부를 형성할 수 있다. 테이퍼부의 형성 방법에 대해서는, 예를 들어, 일본 공개특허공보 2011-35418호에 상세가 기재되어 있다.
이와 같이 하여, 도 2 에 나타내는 바와 같이, 기판 (10) 의 기판면 (10a) 상에 복수의 화소 전극 (16) 을 형성한다. 이 때, 복수의 화소 전극 (16) 은 서로 이간되어 2 차원상으로 배치 형성되고, 화소 전극 (16) 끼리의 사이에는 기판면 (10a) 이 노출되어 있다.
(유기층 증착 공정)
이어서, 복수의 화소 전극 (16), 및, 그들 사이의 기판면 (10a) 을 덮도록, 유기층 (20) 을 증착한다. 유기층 (20) 의 증착에는, 진공 증착법이 사용된다. 보다 구체적으로는, 저항 가열 증착법, 혹은 전자빔 가열 증착법이 사용된다.
유기층 (20) 의 증착은, 증착 기판 온도가 유기층 (20) 의 유리 전이 온도보다 낮은 온도로 한 상태에서 실시한다. 또한, 유리 전이 온도는 예를 들어 DSC (시차 주사 열 분석) 에 의해 측정할 수 있다.
복수의 화소 전극이 형성된 기판 (10) 에 대해, 복수의 화소 전극의 경사 각도 (α) 중 최대 경사 각도 (αmax) 와의 관계가, θ＜(90°－αmax) 인 입사각 (θ) 이 되도록, 증착 빔을 조사하여, 화소 전극 (16) 및 화소 전극 간에 노출되는 기판면 (10a) 상에 유기층 (20) 을 증착 성막한다. 이로써, 도 9, 혹은 도 10 에 나타낸 바와 같은 쐐기형의 홈 (112) 이나, 공동 (114) 을 생기게 하지 않고, 화소 전극 (16) 의 형상을 따른 유기층 (20) 을 퇴적시킬 수 있다.
또한, 각 화소 전극마다 증착 빔 (B) 의 입사각을 제어할 수 있다면, 각 화소 전극의 단부의 경사 각도 (α) 에 대해, 증착 빔 (B) 의 입사각 (θ) 이 90°－α 보다 작으면 되지만, 개개의 화소 전극마다 증착 빔 (B) 의 입사각 (θ) 을 제어하는 것은 곤란하기 때문에, 여기서는 최대 경사 각도 (αmax) 로 규정하고 있다.
또, 증착 빔의 입사각 (θ) 은, θ＜90°－αmax 이면 되지만, 증착 장치에 있어서의 오차 등을 고려하면, θ＜90°－(αmax＋2°), 나아가서는 θ＜90°－(αmax＋5°) 로 하는 것이 바람직하다.
도 4 는, 기판에 대한 유기층 증착 방법을 모식적으로 나타내는 사시도이다. 도 4 에 나타내는 바와 같이, 유기층의 증착은, 증착 셀 (40) 의 개구부의 상방에 기판 (10) 을 배치한 상태에서 실시한다.
증착 셀 (40) 은, 제 1 개구 (42) 를 구비하고, 내부에 증착 원료 (60) 를 저장하는 원통상의 수용부 (41) 와, 수용부 (41) 와 연속적으로 형성되고 제 1 개구 (42) 를 둘러싸는, 제 2 개구 (44) 를 구비한 원통부 (45) 로 이루어진다.
증착실 내부는 진공도가 높기 때문에, 제 2 개구 (44) 로부터 출사된 증착 원료는 직진한다. 따라서, 제 1 개구 (42) 및 제 2 개구 (44) 의 개구 직경을 조정함으로써, 증착 빔 (B) 의 출사 각도를 조정할 수 있다.
도 4 에 나타내는 바와 같이, 증착 원료는, 증착 셀 (40) 의 개구 (44) 로부터 기판 (10) 을 향하여 거의 원추상으로 퍼진다.
도 5 는, 기판 (10) 과 증착 셀 (40) 의 위치 관계를 모식적으로 나타내는 단면도이다.
도 5 에 나타내는 바와 같이, 제 1 개구 (42) 의 개구 직경 (d1), 제 2 개구 (44) 의 개구 직경 (d2) 및 개구 (42, 44) 간의 거리 (L) 에 의해 증착 빔 (B) 의 퍼짐각 (θ) 은 규정할 수 있고, 이 퍼짐각 (θ) 이, 기판면 (10a) 에 수직인 축 (A) 으로부터의 경사, 즉 증착 빔 (B) 의 기판면 (10a) 에 대한 최대 입사각 (θ) 이다.
이와 같은 증착 셀 (40) 로부터의 증착 빔은, 기판면 (10a) 에 대해 0°∼ θ 의 입사각으로 입사되게 된다.
도 6 은, 다른 유기층의 증착 방법을 모식적으로 나타내는 단면도이다. 도 6 에 나타내는 바와 같이, 복수의 증착 셀 (50) 의 상방에 기판 (10) 을 배치하고 유기층 (20) 을 증착하도록 해도 된다.
증착 셀 (50) 은, 개구 (52) 를 구비하고, 내부에 증착 원료 (60) 를 저장하는 원통상의 수용부 (51) 와, 수용부 (51) 의 개구 (52) 를 갖는 상면의 일부에 세워 형성된 벽부 (54) 를 구비하고 있다. 벽부 (54) 는, 각 증착 셀 (50) 에 있어서 기판 (10) 의 중심부측이 되는 부분에 형성되어 있다. 이 벽부 (54) 에 의해, 적어도 기판 (10) 의 중심부측에 있어서의 증착 빔의 입사각 (θ) 을 규정할 수 있다. 기판 (10) 의 외주부측에 대해서는, 90°－αmax 보다 작은 입사각 (θ) 이 되도록, 기판과 증착 셀의 거리 및 증착 셀의 수평 방향 위치를 설정함으로써, 입사각이 90°－αmax 보다 큰 증착 빔이 기판면 (화소 전극을 포함한다) 에 입사하지 않도록 설정해 두면 된다.
도 7 에 나타내는 바와 같이, 원반상의 기판 (10) 에 대해, 기판 (10) 보다 작은 정방형 (58) 의 네 모퉁이가 되는 위치에 증착 셀 (50) 을 배치하는 방법이나, 도 8 에 나타내는 바와 같이 원반상의 기판 (10) 보다 작은 동심원 (59) 상에 복수 배치하는 방법이 바람직하다. 도 7 에 나타내는 바와 같이, 정방형 (58) 의 네 모퉁이가 되는 위치에 증착 셀 (50) 을 배치하는 경우, 증착 셀 (50) 의 벽부 (54) 는, 적어도 정방형 (58) 의 내측 전역에 세워 형성되어 있으면 된다. 또, 도 8 에 나타내는 바와 같이, 동심원 (59) 상에 증착 셀 (50) 을 배치하는 경우, 증착 셀 (50) 의 벽부 (54) 는, 적어도 동심원 (59) 의 내측 전역에 세워 형성되어 있으면 된다.
실시예
본 발명의 실시예 및 비교예에 대해 설명한다.
실시예 및 비교예는 이하의 조건에 기초하여 각각 제조하였다. 구성은 도 1 에 나타낸 것이지만, 각 실시예 및 비교예마다 화소 전극의 단부의 경사 각도, 유기층의 증착 빔의 조건이 상이하다. 실시예 및 비교예의 제조 방법은 다음과 같다.
(화소 전극의 제조)
표준 CMOS 이미지 센서 프로세스에 의해 제조된 회로를 포함하는 기판 (10) 상에 경사 각도 (α) 의 단부를 갖는 화소 전극 (16) 을 형성하였다. 화소 사이즈는 3 ㎛ 로 하였다.
화소 전극 (16) 의 재료로서 텅스텐 (W) 을 사용하였다. 스퍼터법에 의해 기판 (10) 의 기판면 (10a) 상에 텅스텐막을 형성하고, 그 후, 리소그래피법에 의해 레지스트 마스크를 형성하고, 텅스텐막을 선택적 에칭한다. 에칭에는, 유도 결합 플라즈마 (ICP：Inductively coupled plasma) 를 사용하는 드라이 에칭 장치 (Model E645-ICP 마츠시타 전기 산업 주식회사) 를 사용하였다.
프로세스 공통 조건은, 이하와 같다.
방전 전력：3.2 W/㎠ (13.56 ㎒)
압력：1.0 ㎩ (에칭 가스：CF4＋Cl2)
개개의 조건은, 표 1 에 나타내는 바와 같다. 표 1 에는, 최대 경사 각도 (αmax) (°) 와 그 경사 각도를 실현하기 위한 조건을 나타내고 있다.
Figure pct00001
(유기층의 성막)
그 후, 1×10-4 ㎩ 이하로 감압한 증착실 내에 있어서, 기판을 유지하는 홀더를 회전시키면서, 화소 전극 상에, 저항 가열 증착법에 의해 전자 블로킹층을 증착 속도 10 ∼ 12 ㎚/s 로 두께 100 ㎚ 가 되도록 증착하였다. 다음으로, 화학 식 1 로 나타내는 재료 (풀러렌 60) 와 화학식 2 로 나타내는 재료를, 각각 증착 속도 16 ∼ 18 ㎚/s, 25 ∼ 28 ㎚/s 로, 화학식 1 과 화학식 2 의 체적비가 1：3 이 되도록 공증착하여 광전 변환층을 형성하였다. 두께는 400 ㎚ 로 하였다.
[화학식 1]
Figure pct00002
[화학식 2]
Figure pct00003
도 4 및 도 5 에 나타낸 형상의 유기용 증착 셀 (40) 을 사용하여, 유기층의 성막시의 입사 빔의 조건은 이하와 같이 하였다.
프로세스 공통 조건은, 이하와 같다.
기판 (기판면 (10a)) 과 셀 (셀 상면) 의 거리 (D)：240 ㎚
기판 사이즈：직경 200 ㎚
개개의 조건은, 표 2 에 나타내는 바와 같다. 표 2 에는, 증착 빔 최대 입사각 (θ) 와 그 입사각을 실현하기 위한 조건을 나타내고 있다. 기판과 셀의 거리 (D), 제 1 개구 (42) 의 직경 (d1), 제 2 개구 (44) 의 직경 (d2), 개구 (42, 44) 간의 거리 (L), 증착 빔 최대 출사 각도 (입사각) (θ) 는, 각각 도 4 에 모식적으로 나타내고 있다.
Figure pct00004
그 후, 스퍼터실에 반송하여, 광전 변환층 상에, RF 마그네트론 스퍼터에 의해, 대향 전극인 ITO 막을 두께 10 ㎚ 가 되도록 형성하였다.
표 1 에 나타내는 화소 전극 제조 조건, 표 2 에 나타내는 유기층의 증착 조건을 여러 가지 조합하여 실시예 1 ∼ 5, 비교예 1 ∼ 5 의 소자를 제조하였다. 표 3 에 실시예 1 ∼ 5, 비교예 1 ∼ 5 에 대해 화소 전극의 최대 경사 각도 (αmax), 증착 빔의 입사각 (θ), 유기층에 있어서의 크랙 및 파고듦 (홈, 공동) 의 유무를 평가한 결과를 나타낸다.
(실시예 1)
실시예 1 은, 화소 전극의 단부 최대 경사 각도 85°(αmax ) 인 화소 전극 제조 조건 Ⅱ 로 화소 전극을 형성하고, 증착 빔 각도 4°(θ) 인 증착 조건 A 로 유기층을 증착하였다.
(실시예 2)
실시예 2 는, 화소 전극의 단부 최대 경사 각도 70°인 화소 전극 제조 조건 Ⅲ 으로 화소 전극을 형성하고, 증착 빔 각도 13°인 증착 조건 B 로 유기층을 증착하였다.
(실시예 3)
실시예 3 은, 화소 전극의 단부 최대 경사 각도 60°인 화소 전극 제조 조건 Ⅳ 로 화소 전극을 형성하고, 증착 빔 각도 29°인 증착 조건 D 로 유기층을 증착하였다.
(실시예 4)
실시예 4 는, 화소 전극의 단부 최대 경사 각도 45°인 화소 전극 제조 조건 Ⅴ 로 화소 전극을 형성하고, 증착 빔 각도 41°인 증착 조건 F 로 유기층을 증착하였다.
(실시예 5)
실시예 5 는, 화소 전극의 단부 최대 경사 각도 30°인 화소 전극 제조 조건 Ⅵ 으로 화소 전극을 형성하고, 증착 빔 각도 46°인 증착 조건 G 로 유기층을 증착하였다.
(비교예 1)
비교예 1 은, 화소 전극의 단부 최대 경사 각도 90°인 화소 전극 제조 조건 Ⅰ 로 화소 전극을 형성하고, 증착 빔 각도 4°인 증착 조건 A 로 유기층을 증착하였다.
(비교예 2)
비교예 2 는, 화소 전극의 단부 최대 경사 각도 85°인 화소 전극 제조 조건 Ⅱ 로 화소 전극을 형성하고, 증착 빔 각도 21°인 증착 조건 C 로 유기층을 증착하였다.
(비교예 3)
비교예 3 은, 화소 전극의 단부 최대 경사 각도 70°인 화소 전극 제조 조건 Ⅲ 으로 화소 전극을 형성하고, 증착 빔 각도 35°인 증착 조건 E 로 유기층을 증착하였다.
(비교예 4)
비교예 4 는, 화소 전극의 단부 최대 경사 각도 45°인 화소 전극 제조 조건 Ⅴ 로 화소 전극을 형성하고, 증착 빔 각도 46°인 증착 조건 G 로 유기층을 증착하였다.
(비교예 5)
비교예 5 는, 화소 전극의 단부 최대 경사 각도 30°인 화소 전극 제조 조건 Ⅵ 으로 화소 전극을 형성하고, 증착 빔 각도 61°인 증착 조건 J 로 유기층을 증착하였다.
실시예 1 ∼ 5 는, 모두 30°≤α≤85°또한 θ＜90°－αmax 의 조건을 만족시키는 것이고, 비교예 1 ∼ 5 는, 30°≤α≤85°또한 θ＜90°－αmax 의 조건을 만족시키지 않는 것이다.
표 3 에, 각 실시예 및 비교예의 최대 경사 각도 (αmax), 증착 빔 최대 입사각 (θ) 을 나타내고, 아울러, 크랙 및 파고듦의 유무를 나타낸다.
Figure pct00005
크랙, 파고듦의 유무는, 각 소자로부터 단면 TEM 관찰용 시료를 제조하고, 단면 TEM 사진으로 확인하였다.
표 3 에 나타내는 바와 같이, 본 발명의 조건을 만족시키는 실시예 1 ∼ 5 에 있어서는, 크랙, 파고듦 모두 없고, 본 발명의 조건을 만족시키지 않는 비교예 1 ∼ 5 에 대해서는 크랙, 파고듦이 발생하였다. 이 결과로부터, 본 발명의 조건을 만족시킴으로써, 유기층에 있어서의 크랙이나 파고듦의 발생을 억제할 수 있음이 명확하다. 크랙이나 파고듦의 발생이 억제되어 있으면, 화상 표시시의 점 결함을 억제할 수 있다.

Claims (2)

  1. 기판 상에 복수의 화소부를 갖는 유기 촬상 소자로서,
    상기 기판 상에 서로 이간되어 배치된, 상기 화소부의 수에 대응하는 복수의 화소 전극과,
    그 복수의 화소 전극 상 및 그 화소 전극 간에 연속막상으로 배치된, 상기 복수의 화소부에 공유되는, 광전 변환층을 포함하는 유기층과,
    그 유기층 상에 배치된, 상기 복수의 화소부에 공유되는 대향 전극을 포함하고,
    상기 화소 전극이, 상기 기판의 기판면에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖고,
    상기 복수의 화소 전극의 단부의 경사 각도 중 최대 경사 각도를 αmax 로 하였을 때, 상기 유기층이, 그 유기층의 유리 전이 온도보다 낮은 증착 기판 온도 조건하에서 상기 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착되어 이루어지는 막인 것을 특징으로 하는 유기 촬상 소자.
  2. 기판 상에 복수의 화소부를 갖는 유기 촬상 소자로서, 그 기판 상에 서로 이간되어 배치된 복수의 화소 전극과, 그 복수의 화소 전극 상 및 그 화소 전극 간에 연속막상으로 배치된, 상기 복수의 화소부에 공유되는, 광전 변환층을 포함하는 유기층과, 그 유기층 상에 배치된, 상기 복수의 화소부에 공유되는 대향 전극을 포함하는 유기 촬상 소자의 제조 방법으로서,
    상기 기판 상에, 상기 복수의 전극으로서, 그 기판의 기판면에 경사 각도 (α) (단, 30°≤α≤85°) 로 경사지는 단부를 갖는 화소 전극을 복수 형성하는 공정과,
    상기 복수의 화소 전극의 단부의 경사 각도 중 최대 경사 각도를 αmax 로 하였을 때, 그 복수의 화소 전극의 상방에, 수광된 광을 따라 전하를 생성하는 광전 변환층을 포함하는 유기층을, 증착 기판 온도가 그 유기층의 유리 전이 온도보다 낮은 온도에서, 상기 기판면에 대해 (90°－αmax) 보다 작은 입사각으로 입사하는 증착 빔에 의해 증착 성막하는 공정을 포함하는 것을 특징으로 하는 유기 촬상 소자의 제조 방법.
KR1020137030464A 2011-04-20 2012-04-12 유기 촬상 소자 및 유기 촬상 소자의 제조 방법 KR101613344B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011093809A JP5694840B2 (ja) 2011-04-20 2011-04-20 有機撮像素子および有機撮像素子の製造方法
JPJP-P-2011-093809 2011-04-20
PCT/JP2012/002535 WO2012144166A1 (ja) 2011-04-20 2012-04-12 有機撮像素子および有機撮像素子の製造方法

Publications (2)

Publication Number Publication Date
KR20140029450A true KR20140029450A (ko) 2014-03-10
KR101613344B1 KR101613344B1 (ko) 2016-04-18

Family

ID=47041300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030464A KR101613344B1 (ko) 2011-04-20 2012-04-12 유기 촬상 소자 및 유기 촬상 소자의 제조 방법

Country Status (4)

Country Link
US (1) US9040973B2 (ko)
JP (1) JP5694840B2 (ko)
KR (1) KR101613344B1 (ko)
WO (1) WO2012144166A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5873847B2 (ja) 2013-03-29 2016-03-01 富士フイルム株式会社 固体撮像素子および撮像装置
TWI559062B (zh) * 2013-12-09 2016-11-21 友達光電股份有限公司 主動元件陣列基板
US9978951B2 (en) * 2014-03-31 2018-05-22 Sony Corporation Perylene-based materials for organic photoelectric conversion layers
JP6429525B2 (ja) * 2014-07-31 2018-11-28 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
WO2017061176A1 (ja) * 2015-10-06 2017-04-13 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP7255818B2 (ja) * 2019-04-17 2023-04-11 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213832B2 (ja) 1999-02-08 2009-01-21 富士フイルム株式会社 有機発光素子材料、それを使用した有機発光素子およびスチリルアミン化合物
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002198171A (ja) * 2000-12-26 2002-07-12 Toyota Central Res & Dev Lab Inc 有機電界発光素子の製造方法
JP2004031262A (ja) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスパネル
WO2007129518A1 (ja) * 2006-05-01 2007-11-15 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の製造方法
JP2008177287A (ja) 2007-01-17 2008-07-31 Hitachi Cable Ltd 化合物半導体ウェハ
JP2008177387A (ja) * 2007-01-19 2008-07-31 Fujifilm Corp 放射線画像検出装置
JP4637196B2 (ja) 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
JP2009259978A (ja) 2008-04-15 2009-11-05 Konica Minolta Holdings Inc 光電変換デバイスおよび放射線画像検出装置
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
JP5667752B2 (ja) * 2009-08-20 2015-02-12 株式会社ジャパンディスプレイ 立体映像表示装置
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子

Also Published As

Publication number Publication date
US9040973B2 (en) 2015-05-26
US20140042416A1 (en) 2014-02-13
KR101613344B1 (ko) 2016-04-18
JP5694840B2 (ja) 2015-04-01
JP2012227364A (ja) 2012-11-15
WO2012144166A1 (ja) 2012-10-26

Similar Documents

Publication Publication Date Title
US8368058B2 (en) Photoelectric conversion element and imaging device
JP5087304B2 (ja) 固体撮像素子の製造方法
US9006566B2 (en) Organic and inorganic hybrid photoelectric conversion device
JP5677890B2 (ja) 光電変換素子、光電変換素子の製造方法、及び撮像素子
US9258463B2 (en) Photoelectric conversion element and imaging device
JP2011228648A (ja) 撮像素子
US8927321B2 (en) Method for producing solid-state imaging device
JP2010010478A (ja) 光電変換装置、光電変換装置の製造方法及び撮像装置
US9040973B2 (en) Organic image sensor and method of producing the same
JP2006245045A (ja) 光電変換膜積層型固体撮像素子とその製造方法
US9691999B2 (en) Photoelectric conversion device vapor deposition material, photoelectric conversion device, sensor, and imaging device
JP6128593B2 (ja) 有機光電変換素子および撮像素子
US20130214265A1 (en) Solid-state imaging device and imaging apparatus
JP5683245B2 (ja) 撮像素子及び撮像素子の製造方法
JP2010062380A (ja) 光電変換装置，光電変換装置の製造方法及び撮像装置
JP2013098322A (ja) 光電変換素子およびその製造方法、ならびに撮像素子およびその製造方法
JP5525894B2 (ja) 固体撮像素子の製造方法
JP2007208840A (ja) 固体撮像素子
US20220158103A1 (en) Optical sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 4