KR20140029018A - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20140029018A
KR20140029018A KR1020120096580A KR20120096580A KR20140029018A KR 20140029018 A KR20140029018 A KR 20140029018A KR 1020120096580 A KR1020120096580 A KR 1020120096580A KR 20120096580 A KR20120096580 A KR 20120096580A KR 20140029018 A KR20140029018 A KR 20140029018A
Authority
KR
South Korea
Prior art keywords
word line
redundancy
activated
word lines
adjacent
Prior art date
Application number
KR1020120096580A
Other languages
English (en)
Other versions
KR102003851B1 (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120096580A priority Critical patent/KR102003851B1/ko
Priority to US13/840,715 priority patent/US9013936B2/en
Priority to TW102122037A priority patent/TWI605470B/zh
Priority to CN201310364367.7A priority patent/CN103680585B/zh
Publication of KR20140029018A publication Critical patent/KR20140029018A/ko
Application granted granted Critical
Publication of KR102003851B1 publication Critical patent/KR102003851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 기술은 워드라인 디스터번스로 인한 메모리 셀의 데이터 열화를 막기 위한 것으로 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및 제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 액티브 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 제어부를 포함한다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM ICLUDING THE SAME}
본 발명은 워드라인 디스터번스(disturbance)로 인해 발생하는 메모리 셀에 저장된 데이터의 열화를 방지하기 위한 메모리 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 워드라인 디스터번스(word line disturbance)라고도 하는데 워드라인 디스터번스로 인해 메모리 셀이 리프레시되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 것이다.
도 1에서 'WLL'은 활성화 횟수가 많은 워드라인에 해당하며 'WLL-1', 'WLL+1'은 각각 'WLL'에 인접하게 배치된 워드라인, 즉 활성화 횟수가 많은 워드라인에 인접한 워드라인에 해당한다. 그리고 'CL'은 'WLL'에 연결된 메모리셀, 'CL-1'은 'WLL-1'에 연결된 메모리 셀, 'CL+1'은 'WLL+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TL, TL-1, TL+1) 및 셀 캐패시터(CAPL, CAPL-1, CAPL+1)를 포함한다.
도 1에서 'WLL'이 활성화되거나 비활성화되면 'WLL'과 'WLL-1' 및 'WLL+1' 사이에 발생하는 커플링 현상으로 인해 'WLL-1' 및 'WLL+1'의 전압이 상승하거나 하강하면서 셀 캐패시터(CL-1, CL+1)의 전하량에도 영향을 미친다. 따라서 'WLL'의 활성화가 빈번하게 일어나서 'WLL'이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 'CL-1' 및 'CL+1'에 포함된 셀 캐패시터(CAPL-1, CAPL+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화될 수 있다.
또한 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
본 발명은 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인을 활성화하여 이러한 워드라인에 연결된 메모리 셀들을 리프레시함으로써 워드라인 디스터번스로 인한 인접 워드라인에 연결된 메모리 셀의 데이터 열화를 방지하는 메모리를 제공한다.
또한 본 발명은 활성화 횟수가 기준횟수 이상인 워드라인이 노멀 워드라인을 대체한 리던던시 워드라인인 경우에도 리던던시 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터 열화를 방지하는 메모리를 제공한다.
본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및 제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 액티브 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부; 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리 시스템은 제1 내지 제N워드라인 및 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인을 포함하고, 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 액티브 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 메모리; 및 상기 제1 내지 제N워드라인이 활성화된 횟수를 카운팅한 결과에 응답하여 상기 제1모드에서 상기 제1 내지 제N워드라인 중 기준횟수 이상 활성화된 워드라인에 대응하는 어드레스를 상기 메모리에 입력하는 메모리 컨트롤러를 포함할 수 있다.
또한 본 발명에 따른 메모리 시스템은 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부; 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제K워드라인으로 대체된 경우 상기 하나 이상의 인접 제어신호를 순차로 활성화하는 인접 활성화 제어부; 및 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함하는 메모리 및 상기 제1 내지 제N워드라인이 활성화된 횟수를 카운팅한 결과에 응답하여 상기 제1모드에서 상기 제1 내지 제N워드라인 중 활성화 횟수가 기준횟수 이상인 워드라인에 대응하는 어드레스를 상기 메모리에 입력하는 메모리 컨트롤러를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제M워드라인; 하나 이상의 인접 제어신호를 생성하되, 제1모드에서 액티브 신호에 응답하여 상기 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및 상기 제1 내지 제M워드라인에 대응하는 제1 내지 제M제어 신호를 생성하되, 입력된 어드레스가 상기 제1 내지 제M워드라인 중 제K(1≤K≤M)워드라인에 대응하는 경우 상기 제K워드라인에 대응하는 제K제어신호를 활성화하고, 상기 제1모드에서 상기 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K제어신호에 응답하여 상기 제K워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및 제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 액티브 신호에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 입력된 어드레스에 인접한 하나 이상의 워드라인을 활성화하는 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부; 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 입력된 어드레스에 대응하는 워드라인이 선택되었음을 나타내는 신호에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 입력된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 활성화하는 워드라인 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및 제1모드에서 입력된 어드레스에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 액티브 신호에 응답하여 상기 하나 이상의 인접 워드라인을 활성화하는 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부; 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및 상기 제1모드에서 상기 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 입력된 어드레스에 의해 지정된 워드라인이 선택되었음을 나타내는 신호에 응답하여 상기 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는제1 내지 제N워드라인; 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부; 액티브 신호가 비활성화되는 시점에 펄스신호를 생성하는 펄스 신호 생성부; 제1모드에서 리던던시 워드라인 상태신호가 활성화된 경우 상기 펄스신호가 활성화되면 자신에게 저장된 값을 쉬프팅하여 다수의 제1신호를 생성하는 제1쉬프팅부; 제1모드에서 상기 펄스신호가 활성화되면 자신에게 저장된 값을 쉬프팅하여 다수의 제2신호를 생성하는 제2쉬프팅부; 상기 다수의 제1신호 및 상기 다수의 제2신호를 조합하여 하나 이상의 인접 제어신호를 생성하는 신호 생성부; 및 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함할 수 있다.
본 기술은 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인을 활성화하여 이러한 워드라인에 연결된 메모리 셀을 리프레시 함으로써 워드라인 디스터번스로 인한 데이터의 열화를 방지할 수 있다.
또한 본 기술은 활성화 횟수가 기준횟수 이상인 워드라인이 노멀 워드라인을 대체한 리던던시 워드라인이어도 이러한 리던던시 워드라인에 인접한 워드라인을 활성화함으로써 인접 워드라인에 연결된 메모리 셀의 데이터 열화를 방지할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 활성화 횟수가 많은 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 워드라인 디스터번스 현상으로 열화되는 것을 방지하기 위해 사용되는 방법을 설명하기 위한 도면,
도 3은 도 2에서 상술한 방법에 따른 보상 동작을 수행하는 경우 발생하는 문제점을 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 구성도,
도 5는 본 발명의 일 실시예에 따른 메모리(410)의 구성도,
도 6은 본 발명의 일 실시예에 따른 리던던시 제어부(510)의 구성도,
도 7은 제K리던던시 신호 생성부(612_K)의 구성도,
도 8은 본 발명의 일 실시예에 따른 인접 활성화 제어부(520)의 구성도,
도 9는 본 발명의 일 실시예에 따른 워드라인 제어부(530)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 특정 워드라인에 인접한 워드라인이란 특정 워드라인에 소정의 거리보다 가깝게 배치된 워드라인을 의미할 수 있다. 이때 특정 워드라인과 인접한 워드라인 사이에 배치된 워드라인의 갯수는 소정의 갯수 이하일 수 있다. 특정 워드라인에 인접한 워드라인의 범위는 설계에 따라 달라질 수 있다. 이하에서 인접한 워드라인은 특정 워드라인 바로 옆에 배치된(즉 특정 워드라인과 인접한 워드라인 사이에 배치된 워드라인의 개수가 0개인) 워드라인인 경우에 대해서 설명한다.
또한 특정 어드레스에 의해 지정된 워드라인이란 기설정된 대응관계에 의해 특정 값을 가지는 어드레스에 물리적 또는 논리적으로 대응하는 워드라인 또는 특정 값을 가지는 어드레스에 대응하는 워드라인을 대체한 워드라인을 나타낸다. 예를 들어 '5'값의 어드레스에 물리적 또는 논리적으로 대응하는 워드라인이 제5워드라인인 경우 제5워드라인이 대체되지 않았다면 제5워드라인이 어드레스 '5'에 의해 지정된 워드라인이고, 제5워드라인이 제3리던던시 워드라인으로 대체되었다면 어드레스 '5'에 의해 지정된 워드라인은 제3리던던시 워드라인이된다.
도 2는 활성화 횟수가 많은 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 워드라인 디스터번스 현상으로 열화되는 것을 방지하기 위해 사용되는 방법을 설명하기 위한 도면이다.
메모리는 제1 내지 제N(N은 자연수)워드라인을 포함하고, 메모리 컨트롤러(도 2에 미도시 됨)는 메모리에 커맨드(CMD), 어드레스(ADD<0:A>) 및 데이터(도 2에 미도시 됨) 등 각종 신호를 인가하여 메모리를 제어한다. 클럭(CLK)은 메모리가 동기하여 동작하는 클럭신호(clock signal)이다.
도 2는 워드라인 디스터번스로 인한 메모리 셀의 데이터 열화를 막기 위한 동작 모드(이하 특수 모드라 함)에서 메모리 컨트롤러가 메모리에 인가해 주는 신호를 나타낸 도면이다. 이하에서 제1 내지 제N워드라인 중 제L(L는 자연수, 1≤L≤N)워드라인에 대응하는 어드레스의 값을 'L'로 표기한다.
제1 내지 제N워드라인이 활성화된 횟수는 제1 내지 제N워드라인에 대응하는 어드레스가 액티브 커맨드와 함께 메모리 컨트롤러로부터 메모리로 입력된 횟수와 동일하다. 예를 들어 메모리 컨트롤러가 '15'인 어드레스를 액티브 커맨드와 함께 10회 입력해준 경우 제15워드라인이 10회 활성화된 것이다. 따라서 메모리 또는 메모리 컨트롤러는 제1 내지 제N워드라인에 대응하는 어드레스가 액티브 커맨드와 함께 메모리로 입력된 횟수를 카운팅한 결과를 이용하여 활성화된 횟수가 설정된 기준횟수보다 많은 워드라인이 있는지 판단한다. 이때 기준횟수는 메모리 시스템 내부적으로 결정된 값 일수도 있고 메모리 시스템 외부로부터 입력된 값 일수도 있다.
메모리 컨트롤러에서 MRS커맨드(MRS)와 함께 특정 어드레스 조합이 입력되면 MRS(Mode Resistor Set) 설정에 의해 메모리는 특수모드로 진입한다('시작'설정). 그리고 MRS 커맨드(MRS)와 함께 특정 어드레스 조합이 입력되면 메모리는 특수모드에서 빠져나온다('종료'설정). MRS커맨드와 특정 어드레스 조합으로 특수모드로 진입하여 데이터 열화를 보상하는 것은 하나의 예이며 설계에 따라 새롭게 정의된 신호 또는 기존의 신호 조합을 이용해서 메모리가 상술한 보상동작을 수행하도록 제어할 수 있다.
특수모드에서 메모리 컨트롤러는 액티브 커맨드와 함께 입력된 횟수가 기준횟수 이상인 어드레스(이하 초과 입력 어드레스라 함)를 입력하는 동작 및 초과 입력 어드레스에 대응하는 워드라인에 인접한 워드라인을 활성화하는 동작을 포함하는 '보상 사이클'을 단위로 메모리를 동작시킨다. 이하에서는 제L워드라인에 대응하는 'L'인 어드레스가 초과 입력 어드레스인 경우에 대해 설명한다.
각 '보상 사이클'에서 첫번째 액티브 커맨드(ACT)와 함께 초과 입력 어드레스(L)가 메모리에 입력된다. 소정의 시간이 지난 후에 프리차지 커맨드(PRE)가 메모리에 입력된다. 메모리는 액티브 커맨드(ACT) 및 'L'인 어드레스에 응답하여 제L워드라인을 활성화하고 프리차지 커맨드(PRE)에 응답하여 활성화된 제L워드라인을 비활성화한다.
첫번째 이후에 액티브 커맨드(ACT)와 함께 제L워드라인에 인접한 워드라인에 대응하는 어드레스(L+1, L-1)이 차례로 입력된다. 도 2에서는 두번째 액티브 커맨드(ACT)와 함께 'L+1'인 어드레스가 입력되고, 세번째 액티브 커맨드(ACT)와 함께 'L-1'인 어드레스가 입력된다. 따라서 메모리의 제L+1워드라인과 제L-1워드라인이 순서대로 활성화된다. 참고로 'L+1'인 어드레스와 'L-1'인 어드레스가 입력되는 순서는 바뀔 수 있다.
제L워드라인에 인접한 워드라인들을 활성화하는 동작이 모두 완료되면 메모리는 메모리 컨트롤러로부터 입력되는 MRS 커맨드 및 어드레스의 조합에 의해서 특수모드에서 빠져나간다.
어떤 워드라인이 활성화되면 그 워드라인에 연결된 메모리 셀들의 데이터가 리프레시된다. 따라서 특수모드에서 초과 입력 어드레스에 대응하는 워드라인에 인접한 워드라인을 활성화함으로써 워드라인 디스터번스로 발생하는 데이터 열화를 방지할 수 있다.
도 3은 도 2에서 상술한 방법에 따른 보상 동작을 수행하는 경우 발생하는 문제점을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 메모리는 기본적으로 사용하게 되어 있는 제1 내지 제N워드라인(WL1 - WLN) 및 제1 내지 제N워드라인(WL1 - WLN) 중 불량이 발생한 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)을 포함하며, 제1 내지 제N워드라인(WL1 - WLN) 및 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)은 도 3과 같이 배치된다.
이하에서는 제L워드라인에 대응하는 어드레스인 'L'가 초과 입력 어드레스이고 제L워드라인이 제K(K는 자연수, 1≤K≤M)리던던시 워드라인으로 대체된 경우에 대해서 설명한다.
메모리는 대체된 제L워드라인(WLL)에 대응하는 'L'인 어드레스를 저장하고 있다가 입력된 어드레스(RADD<0:A>)의 값이 'L'과 동일한 경우 제L워드라인(WLL) 대신에 이를 대체한 제K리던던시 워드라인(RWLK)를 활성화하는 동작(리던던시 동작)을 수행한다. 리던던시 워드라인에는 따로 어드레스 할당되어 있지 않다.
'보상 사이클'에서 메모리에 첫번째 액티브 커맨드(ACT)와 'L'인 어드레스가 입력된다. 다음으로 두번째 및 세번째 액티브 커맨드(ACT)와 함께 각각 'L+1'인 어드레스 및 'L-1'인 어드레스가 입력된다. 따라서 두번째 및 세번째 액티브 커맨드(ACT)에 응답하여 제L+1워드라인(WLL+1) 및 제L-1워드라인(WLL-1)이 활성화된다.
그런데 제L워드라인(WLL)은 제K리던던시 워드라인(RWLK)으로 대체되었기 때문에 실제로 활성화 횟수가 기준횟수 이상인 워드라인은 제L워드라인(WLL)이 아닌 제K리던던시 워드라인(RWLK)이다. 따라서 활성화해주어야 하는 워드라인은 제L+1워드라인(WLL+1) 및 제L-1워드라인(WLL-1)가 아닌 제K+1리던던시 워드라인(RWLK+1) 및 제K-1리던던시 워드라인(RWLK-1)이다.
상술한 바와 같이 리던던시 워드라인의 경우 어드레스가 할당되지 않으므로 특수모드에서 리던던시 워드라인을 활성화하기 위한 방법이 문제된다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 구성도이다.
메모리(410)는 제1 내지 제N워드라인(WL1 - WLN) 및 제1 내지 제N워드라인(WL1 - WLN) 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)을 포함한다. 메모리 내에서 제1 내지 제N워드라인(WL1 - WLN)은 순서대로 배치되고, 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)은 제N워드라인(WLN)에 이어서 순서대로 배치된다. 메모리 컨트롤러(420)는 제1 내지 제N워드라인(WL1 - WLN)이 활성화된 횟수를 카운팅한 결과에 응답하여 제1모드에서 제1 내지 제N워드라인(WL1 - WLN) 중 기준횟수 이상 활성화된 워드라인에 대응하는 어드레스를 메모리(410)에 입력한다.
참고로 메모리 컨트롤러(420)는 메모리(410)에 칩 셀렉트 신호(CSB), 액티브 제어신호(ACTB), 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB) 및 라이트 인에이블 신호(WEB)를 포함하는 커맨드 신호들을 입력하며 메모리 컨트롤러(410)가 메모리(420)에 특정 커맨드를 인가한다는 것은 위 커맨드 신호들(CSB, ACTB, RASB, CASB, WEB)의 조합이 특정 커맨드에 대응한다는 것이다. 예를 들어 메모리 컨트롤러(420)가 액티브 커맨드를 메모리(410)에 인가한다는 것은 메모리 컨트롤러(420)가 메모리(410)에 인가하는 커맨드 신호(CSB, ACTB, RASB, CASB, WEB)의 조합이 액티브 커맨드에 대응한다는 것이다. 메모리(410)에 포함된 커맨드 디코더(도 4에 미도시 됨)는 커맨드 신호들(CSB, ACTB, RASB, CASB, WEB)을 디코딩하여 메모리(410) 내부적으로 커맨드를 생성한다.
이하에서 제1모드는 상술한 특수모드에 대응하고 제2모드는 제1모드가 아닌 메모리의 일반적인 데이터의 리드 및 라이트 동작을 수행하는 동작모드에 대응한다.
도 4를 참조하여 메모리 시스템에 대해 설명한다.
이하에서 특정 워드라인에 인접한 워드라인은 특정 워드라인 바로 이전 또는 이후에 배치된 워드라인이다. 도 4에서 제L워드라인(WLL)에 인접한 워드라인은 제L-1워드라인(WLL-1) 및 제L+1워드라인(L+1)이고, 제K리던던시 워드라인(RWLK)에 인접한 워드라인은 제K-1리던던시 워드라인(RWLK-1) 및 제K+1리던던시 워드라인(RWLK+1)이다. 또한 제1워드라인(WL1, K=1)에 인접한 워드라인은 제2워드라인(WL2)이고, 제N워드라인(WLN, K=N)에 인접한 워드라인은 제N-1워드라인(WLN-1) 및 제1리던던시 워드라인(RWL1)이고, 제1리던던시 워드라인(RWL1, K=1)에 인접한 워드라인은 제N워드라인(WLN) 및 제2리던던시 워드라인이고, 제M리던던시 워드라인(RWLM, K=M)에 인접한 워드라인은 제M-1리던던시 워드라인(RWLM-1)이다.
제1모드가 아닌 경우 메모리(410) 또는 메모리 컨트롤러(420)는 메모리의 각 워드라인에 대응하는 어드레스(ADD<0:A>)가 액티브 커맨드와 함께 메모리(410)로 입력되는 횟수를 카운팅한다. 제1 내지 제N워드라인(WL1 - WLN)에 대응하는 어드레스가 입력되는 횟수를 카운팅하기 위해 메모리(410) 또는 메모리 컨트롤러(420)는 제1 내지 제N워드라인(WL1 - WLN)에 대응하는 제1 내지 제N카운팅부(CNT1 - CNTN)를 포함할 수 있다.
도 4에서는 메모리 컨트롤러(420)가 제1 내지 제N카운팅부(CNT1 - CNTN)를 포함하는 경우에 대해 도시하였다. 제1 내지 제N카운터(CNT1 - CNTN)는 제1모드가 아닌 경우 액티브 커맨드와 함께 자신에게 대응하는 어드레스 값이 입력되면 이를 카운팅하고 제1 내지 제N카운팅 정보(CTI1<0:B> - CTIN<0:B>)를 생성한다. 여기서 메모리(410)에 액티브 커맨드와 함께 어드레스가 입력되면 제1 내지 제N워드라인(WL1 - WLN) 중 어드레스에 대응하는 워드라인이 활성화되므로 액티브 커맨드와 함께 어드레스가 입력된 횟수는 제1 내지 제N워드라인(WL1 - WLN)이 활성화된 횟수에 대응한다. 즉, 제1 내지 제N카운팅 정보(CTI1<0:B> - CTIN<0:B>)는 각각 제1 내지 제N워드라인(WL1 - WLN)이 활성화된 횟수를 카운팅한 정보이다.
(1) 메모리 시스템이 제1모드에서 동작하는 경우
메모리 컨트롤러(420)가 MRS 커맨드 및 특정 어드레스의 조합을 메모리(410)로 입력하면 메모리(410)는 제1모드로 진입한다(모드신호(MOD)가 활성화 됨). 초과 입력 어드레스는 1개 이상, 즉 활성화 횟수가 기준횟수 이상인 워드라인이 1개 이상일 수 있으므로 메모리(410)가 제1모드에서 동작하는 구간은 1회 이상의 '보상 사이클'을 포함할 수 있다. 이하에서는 메모리가 제1모드에서 동작하는 구간에 1회의 '보상 사이클'이 포함되고 제L워드라인(WLL)에 대응하는 어드레스가 초과 입력 어드레스인 경우에 대해서 설명한다.
메모리(410)가 제1모드로 진입한 후 메모리 컨트롤러(420)는 '보상 사이클'동안 세번의 액티브 커맨드를 메모리(410)로 입력한다. 메모리 컨트롤러는 첫번째 액티브 커맨드와 함께 'L'인 어드레스(ADD<0:A>)를 입력하고, 두번째 액티브 커맨드와 함께 'L+1'인 어드레스(ADD<0:A>)를 입력하고, 세번째 액티브 커맨드와 함께 'L-1'인 어드레스(ADD<0:A>)를 입력한다. '보상 사이클' 동안 액티브 커맨드가 메모리(410)에 입력되는 횟수는 '보상 사이클'에서 활성화해야 하는 인접 워드라인의 갯수에 따라 다르게 설계될 수 있다.
메모리(410)는 (A) 제1 내지 제N워드라인(WL1 - WLN) 중 어드레스(ADD<0:A>)에 대응하는 워드라인이 제1 내지 제M워드라인(RWL1 - RWLM) 중 제K(1≤K≤M)워드라인(WLK)로 대체된 경우 액티브 커맨드에 응답하여 제K리던던시 워드라인(RWLK)에 인접한 하나 이상의 인접 워드라인을 활성화한다.
또한 메모리(410)는 (B) 어드레스(ADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우 액티브 커맨드에 응답하여 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 어드레스(ADD<0:A>)에 대응하는 워드라인에 인접한 워드라인을 활성화한다.
상술한 (A) 및 (B)의 경우는 어드레스에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우에 해당한다. (A) 또는 (B)의 경우 메모리(410)는 입력된 어드레스(ADD<0:A>)에 관계없이 하나 이상의 인접 워드라인을 활성화한다.
(A)에 해당하는 경우 메모리(410)의 동작
메모리(410)는 첫번째 액티브 커맨드와 함께 'L'인 어드레스(ADD<0:A>)가 입력되면 제L워드라인(WLL)을 대체한 제K리던던시 워드라인(RWLK)를 활성화한다. 두번째 액티브 커맨드가 입력되면 함께 인가되는 'L+1'인 어드레스(ADD<0:A>)와 관계없이 제K리던던시 워드라인(RWLK)과 인접한 제K+1리던던시 워드라인(RWLK+1)을 활성화한다. 세번째 액티브 커맨드가 인가되면 함께 인가되는 'L-1'인 어드레스(ADD<0:A>)와 관계없이 제K-1리던던시 워드라인(RWLK-1)과 인접한 제K-1리던던시 워드라인(RWLK-1)을 활성화한다. 여기서 제K+1리던던시 워드라인(RWLK+1) 및 제K-1리던던시 워드라인(RWLK-1)가 활성화되는 순서는 바뀔 수 있다. K = 1인 경우, 즉 어드레스(ADD<0:A>)에 대응하는 워드라인이 제1리던던시 워드라인(RWL1)으로 대체된 경우 두번째 및 세번째 액티브 커맨드에 응답하여 제2리던던시 워드라인(RWL2) 및 제N워드라인(WLN)을 순서대로 활성화한다.
(B)에 해당하는 경우 메모리(410)의 동작
메모리(410)는 첫번째 액티브 커맨드에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인을 활성화한다. 어드레스(ADD<0:A>)에 대응하는 워드라인은 제1리던던시 워드라인(RWL1)에 인접한 제N워드라인(WLN)일 수 있다.
메모리(410)는 첫번째 이후에 액티브 커맨드가 인가되었을 때 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 어드레스(ADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 활성화할 수 있다. 예를 들어 메모리는 두번째 액티브 커맨드가 입력되었을 때 입력된 어드레스(ADD<0:A>)에 관계없이 제1리던던시 워드라인(RWL1)을 활성화하고, 세번째 액티브 커맨드가 입력되었을 때 입력된 어드레스(ADD<0:A>)에 관계없이 제N-1워드라인(WLN-1)을 활성화한다. 제1리던던시 워드라인(RWL1) 및 제N-1워드라인(WL-1)가 활성화되는 순서는 바뀔 수 있다.
메모리(410)는 (A) 및 (B)가 아닌 경우 즉 어드레스(ADD<0:A>)에 대응하는 워드라인이 대체되지 않았고, 어드레스(ADD<0:A>)에 대응하는 워드라인이 제1리던던시 워드라인(RWL1)에 인접하지도 않은 경우 '보상 사이클'에서 액티브 커맨드와 함께 입력된 어드레스(ADD<0:A>)에 대응하는 워드라인을 활성화한다.
한편, 메모리(410)는 각 '보상 사이클'에서 첫번째 이후에 액티브 커맨드(두번째, 세번째)와 함께 입력된 어드레스(ADD<0:A>)에 대해서는 리던던시 동작을 수행하지 않고, 리던던시 동작과 관련된 신호의 상태를 첫번째 액티브 커맨드가 입력된 후의 상태로 유지한다. '보상 사이클'에서 중요한 것은 첫번째 커맨드와 함께 입력되는 초과 입력 어드레스에 대응하는 워드라인이 대체되었는지 여부이기 때문이다. 따라서 첫번째 커맨드와 함께 입력된 초과 입력 어드레스에 대응하는 워드라인이 대체되지 않은 경우 초과 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하면 되고, 첫번째 커맨드와 함께 입력된 초과 입력 어드레스에 대응하는 워드라인이 대체된 경우 대체한 리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하면 된다. 예를 들어 초과 입력 어드레스가 '5'이고, 어드레스 '5'에 의해 지정된 워드라인이 제5워드라인이라고 하자. 이때 어드레스 '4'에 대응하는 제4워드라인이 제3리던던시 워드라인으로 대체된 경우 제3리던던시 워드라인은 제5워드라인에 인접하지 않으므로 워드라인 디스터번스의 영향을 받지 않는다.
(2) 메모리 시스템이 제2모드에서 동작하는 경우
메모리 컨트롤러(420)는 외부의 요청(도 4에 미도시 됨)에 따른 동작을 수행하기 위해 메모리(410)에 커맨드 신호(CSB, ACTB, RASB, CASB, WEB), 어드레스(ADD<0:A>) 및 데이터(도 4에 미도시 됨) 등을 인가한다. 메모리(410)는 액티브 커맨드가 입력된 경우 어드레스(ADD<0:A>)에 대응하는 워드라인을 활성화하되, 어드레스(ADD<0:A>)에 대응하는 워드라인이 리던던시 워드라인으로 대체된 경우 어드레스(ADD<0:A>)에 대응하는 워드라인을 대체한 리던던시 워드라인을 활성화한다.
상술한 예에서는 메모리(410)가 (A) 또는 (B) 중 하나에 해당하는 경우 첫번째 이후의 액티브 커맨드와 함께 입력된 어드레스(ADD<0:A>)에 관계없이 하나 이상의 워드라인을 활성화하는 경우에 대해서 설명하였다. 메모리(410)는 (A) 또는 (B) 중 하나에 해당하는 경우에만 첫번째 이후에 액티브 커맨드와 함께 입력된 어드레스(ADD<0:A>)에 관계없이 하나 이상의 인접 워드라인을 활성화도록 설계될 수 있다.
본 발명에 따른 메모리 시스템은 제1모드(특수모드)에서 동작시 '보상 사이클'에서 활성화해주어야 하는 하나 이상의 인접 워드라인이 어드레스가 할당되지 않은 리던던시 워드라인인 경우에도 정상적인 보상동작을 수행할 수 있다. 또한 각 상황에서 꼭 필요한 워드라인만을 활성화함으로써 보상 동작시 사용되는 전류 및 전력 소모를 줄일 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리(410)의 구성도이다.
도 5에 도시된 바와 같이, 메모리는 제1 내지 제N워드라인(WL1 - WLN), 제1 내지 제N워드라인(WL1 - WLN) 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 및 제어부(500)를 포함한다. 메모리(410) 내에서 제1 내지 제N워드라인(WL1 - WLN)은 순서대로 배치되고, 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)은 제N워드라인(WLN)에 이어서 순서대로 배치된다.
액티브 신호(RACTV)는 메모리(410)에 액티브 커맨드(도 5에 미도시 됨)가 인가되면 활성화되고, 프리차지 커맨드(도 5에 미도시 됨)가 인가되면 비활성화되는 신호이다. 도 5의 어드레스(RADD<0:A>)는 메모리 컨트롤러(420)로부터 인가된 어드레스(ADD<0:A>)와 동일한 값을 가지되, 메모리(410)의 내부적인 동작 타이밍에 맞춰진 신호이다.
이하에서 제1모드는 상술한 특수모드에 대응하고 제2모드는 제1모드가 아닌 메모리의 일반적인 데이터의 리드 및 라이트 동작을 수행하는 동작모드에 대응한다.
도 5를 참조하여 메모리에 대해 설명한다.
(1) 메모리가 제1모드에서 동작하는 경우
MRS 커맨드 및 특정 어드레스 조합에 의해 메모리(410)가 제1모드로 진입한다(모드신호(MOD)가 활성화 됨). 초과 입력 어드레스는 1개 이상, 즉 활성화 횟수가 기준횟수 이상인 워드라인이 1개 이상일 수 있으므로 메모리(410)가 제1모드에서 동작하는 구간은 1회 이상의 '보상 사이클'을 포함할 수 있다. 이하에서는 메모리가 제1모드에서 동작하는 구간에 1회의 '보상 사이클'이 포함되고 제L워드라인(WLL)에 대응하는 어드레스가 초과 입력 어드레스인 경우에 대해서 설명한다.
제어부(500)는 (A) 제1 내지 제N워드라인(WL1 - WLN) 중 입력된 어드레스( RADD<0:A>)에 대응하는 워드라인이 제K(1≤K≤M)워드라인(WLK)로 대체된 경우 액티브 신호(RACTV)에 응답하여 제K리던던시 워드라인(RWLK)에 인접한 하나 이상의 인접 워드라인을 활성화한다.
또한 제어부(500)는 (B) 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 인접한 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우 액티브 신호(RACTV)에 응답하여 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화한다.
상술한 (A) 및 (B)의 경우는 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우에 해당한다. (A) 또는 (B)의 경우 제어부(500)는 입력된 어드레스(RADD<0:A>)에 관계없이 하나 이상의 인접 워드라인을 활성화한다.
(A)에 해당하는 경우 제어부(500)의 동작
제어부(500)는 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)D의 값이 'L'이면 제L워드라인(WLL)을 대체한 제K리던던시 워드라인(RWLK)를 활성화한다. 두번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)와 관계없이 제K리던던시 워드라인(RWLK)과 인접한 제K+1리던던시 워드라인(RWLK+1)을 활성화한다. 세번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)와 관계없이 제K-1리던던시 워드라인(RWLK-1)과 인접한 제K-1리던던시 워드라인(RWLK-1)을 활성화한다. 여기서 제K+1리던던시 워드라인(RWLK+1) 및 제K-1리던던시 워드라인(RWLK-1)가 활성화되는 순서는 바뀔 수 있다. 'K' = 1인 경우, 즉 어드레스(ADD<0:A>)에 대응하는 워드라인이 제1리던던시 워드라인(RWL1)으로 대체된 경우 두번째 및 세번째 액티브 커맨드에 응답하여 제2리던던시 워드라인(RWL2) 및 제N워드라인(WLN)을 순서대로 활성화한다.
(B)에 해당하는 경우 제어부(500)의 동작
제어부(500)는 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화한다. 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인은 제1리던던시 워드라인(RWL1)에 인접한 제N워드라인(WLN)일 수 있다.
제어부(500)는 첫번째 이후에 액티브 신호(RACTV)가 활성화되었을 때 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 어드레스(RADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 활성화할 수 있다. 예를 들어 제어부(500)는 두번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 관계없이 제1리던던시 워드라인(RWL1)을 활성화하고, 세번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 관계없이 제N-1워드라인(WLN-1)을 활성화한다. 제1리던던시 워드라인(RWL1) 및 제N-1워드라인(WL-1)가 활성화되는 순서는 바뀔 수 있다.
제어부(500)는 (A) 및 (B)가 아닌 경우 즉 어드레스(RADD<0:A>)에 대응하는 워드라인이 대체되지 않았고, 어드레스(RADD<0:A>)에 대응하는 워드라인이 제1리던던시 워드라인(RWL1)에 인접하지도 않은 경우 '보상 사이클'에서 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화한다.
한편, 제어부(500)는 각 '보상 사이클'에서 첫번째 이후에 액티브 커맨드(두번째, 세번째)와 함께 입력된 어드레스(RADD<0:A>)에 대해서는 리던던시 동작을 수행하지 않고, 리던던시 동작과 관련된 신호의 상태를 첫번째 액티브 커맨드가 입력된 후의 상태로 유지한다.
(2) 제어부(500)가 제2모드에서 동작하는 경우
제어부(500)는 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화하되, 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 리던던시 워드라인으로 대체된 경우 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 대체한 리던던시 워드라인을 활성화한다.
상술한 예에서는 제어부(500)가 (A) 또는 (B) 중 하나에 해당하는 경우 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 관계없이 하나 이상의 워드라인을 활성화하는 경우에 대해서 설명하였다. 제어부(500)는 (A) 또는 (B) 중 하나에 해당하는 경우에만 첫번째 이후에 액티브 신호(RACTV)가 활성화 되었을 때 입력된 어드레스(RADD<0:A>)에 관계없이 하나 이상의 인접 워드라인을 활성화도록 설계될 수 있다.
상술한 동작을 위해 제어부(500)는 도 5에 도시된 바와 같이, 리던던시 제어부(510), 인접 활성화 제어부(520) 및 워드라인 제어부(530)를 포함한다. 이하에서 각 제어부(510, 520, 530)의 동작을 설명한다.
리던던시 제어부(510)는 제1 내지 제M리던던시 신호(HIT1 - HITM)를 생성하되, 제1 내지 제N워드라인 중 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 제K(1≤K≤M)리던던시 워드라인(RWLK)으로 대체된 경우 입력된 어드레스(RADD<0:A>)에 응답하여 제K리던던시 워드라인(RWLK)에 대응하는 제K리던던시 신호(HITK)를 활성화한다.
보다 자세히 살펴보면 리던던시 제어부(510)는 제1 내지 제N워드라인(WL1 - WLN) 중 대체된 워드라인에 대응하는 어드레스를 저장하고 있다가 리던던시 제어신호(RED_CON)가 활성화된 경우 입력된 어드레스(RADD<0:A>)와 자신에게 저장된 값이 동일하면 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나를 활성화한다. 이때 리던던시 동작이 수행됨을 나타내는 리던던시 인에이블 신호(HITB)를 함께 활성화한다(리던던시 인에이블 신호(HITB)는 활성화 레벨이 '로우'임). 리던던시 제어부(510)는 리던던시 제어신호(RED_CON)가 비활성화된 경우 입력된 어드레스(RADD<0:A>)와 자신에게 저장된 값이 동일한지에 관계없이 제1 내지 제M리던던시 신호(HIT1 - HITM) 및 리던던시 인에이블 신호(HITB)가 이전 상태를 유지하도록 한다.
즉 리던던시 제어부(510)는 리던던시 제어신호(RED_CON)가 활성화된 경우 입력된 어드레스(RADD<0:A>)와 저장된 값을 비교하여 제1 내지 제M리던던시 신호(HIT1 - HITM) 및 리던던시 인에이블 신호(HITB)를 갱신하고, 리던던시 제어신호(RED_CON)가 비활성화된 경우 입력된 어드레스(RADD<0:A>)와 저장된 어드레스의 비교 결과에 관계없이 제1 내지 제M리던던시 신호(HIT1 - HITM) 및 리던던시 인에이블 신호(HITB)가 이전 상태를 유지하도록 한다.
리던던시 제어신호(RED_CON)는 인접 활성화 제어부(520)에 의해 생성되는 신호로 각 '보상 사이클'에서 첫번째로 활성화된 액티브 신호(RACTV)가 비활성화되는 시점부터 세번째로 활성화된 액티브 신호(RACTV)가 비활성화되는 시점까지의 구간에서 비활성화 상태이고 나머지 구간에서 활성화된다. 제2모드에서 리던던시 제어신호(RED_CON)는 항상 활성화 상태이다. 여기서 세번째로 활성화되는 액티브 신호(RACTV)는 각 '보상 사이클'에서 마지막으로 활성화되는 액티브 신호(RACTV)이다.
따라서 리던던시 제어부(510)는 각 '보상 사이클'에서 첫번째 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)가 자신에게 저장된 값과 동일한 경우 제1 내지 제M리던던시 신호(HIT1 - HITM) 중 하나의 리던던시 신호 및 리던던시 인에이블 신호(HITB)를 활성화하고, '보상 사이클'의 나머지 구간에서 동일한 상태를 유지하도록 한다. 따라서 액티브 신호(RACTV)가 첫번째로 활성화되었을 때 입력된 어드레스(RADD<0:A>)와 자신에게 저장된 값이 동일하여 활성화된 리던던시 신호는 '보상 사이클' 동안 활성화 상태를 유지한다. 반대로 '보상 사이클'에서 액티브 신호(RACTV)가 첫번째로 활성화되었을 때 입력된 어드레스(RADD<0:A>)가 자신에게 저장된 값과 동일하지 않은 경우 제1 내지 제M리던던시 신호(HIT1 - HITM) 및 리던던시 인에이블 신호(HITB)를 모두 비활성화하고, '보상 사이클'의 나머지 구간에서 이러한 상태를 유지하도록 한다.
인접 활성화 제어부(520)는 (A) 제1모드에서 제1 내지 제N워드라인(WL1 - WLN) 중 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제K워드라인(WLK)로 대체된 경우 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 순서대로 활성화한다. 또한 인접 활성화 제어부(520)는 (B) 제1모드에서 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 인접한 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 순서대로 활성화한다. 즉 인접 활성화 제어부(520)는 입력된 어드레스(RADD<0:A>)에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인을 포함하는 경우 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 순서대로 활성화한다.
보다 자세히 살펴보면 인접 활성화 제어부(520)는 모드신호(MOD), 리던던시 워드라인 상태신호(HIT_AC) 및 액티브 신호(RACTV)에 응답하여 리던던시 제어신호(REC_C0N), 타겟 제어신호(TAR) 및 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 생성한다. 초기 상태에서 인접 활성화 제어부(520)는 리던던시 제어신호(REC_C0N), 타겟 제어신호(TAR)를 활성화하고, 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 비활성화한다.
제1인접 제어신호(ADJ1)는 첫번째로 활성화된 액티브 신호(RACTV)와 함께 입력된 어드레스(RADD<0:A>)에 응답하여 활성화되는 워드라인 다음에 배치된 워드라인을 활성화하기 위한 신호이고, 제2인접 제어신호(ADJ2)는 첫번째로 활성화된 액티브 신호(RACTV)와 함께 입력된 어드레스(RADD<0:A>)에 응답하여 활성화되는 워드라인 이전에 배치된 워드라인을 활성화하기 위한 신호이다. 예를 들어 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스의 값이 'L'이고 제L워드라인(WLL)이 제K리던던시 워드라인(RWLK)으로 대체된 경우 제1인접 제어신호(ADJ1)는 제K+1리던던시 워드라인(RWLK+1)을 제어하기 위한 신호이고, 제2인접 제어신호(AJD2)는 제K-1리던던시 워드라인(RWLK-1)을 제어하기 위한 신호이다. 여기서 리던던시 워드라인 상태신호(HIT_AC)는 제1모드에서 리던던시 워드라인이 활성화될 것인지 여부를 나타내는 신호이다.
인접 활성화 제어부(520)는 모드신호(MOD) 및 리던던시 워드라인 상태신호(HIT_AC)가 모두 활성화된 경우(상술한 (A) 또는 (B)의 경우에 해당함) 첫번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때 리던던시 제어신호(REC_C0N) 및 타겟 제어신호(TAR)를 비활성화하고 제1인접 제어신호(ADJ1)를 활성화한다. 두번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때 제1인접 제어신호(ADJ1)를 비활성화하고 제2인접 제어신호(ADJ2)를 활성화한다. 세번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때 제2인접 제어신호(ADJ2)를 비활성화하고, 리던던시 제어신호(REC_C0N) 및 타겟 제어신호(TAR)를 활성화한다('보상 사이클'인 끝나고 초기상태로 돌아감).
인접 활성화 제어부(520)는 모드신호(MOD)가 활성화되고 리던던시 워드라인 상태신호(HIT_AC)가 비활성화된 경우 첫번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때 리던던시 제어신호(REC_C0N)를 비활성화한다. 두번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때는 이전 상태(위 네 신호(RED_CON, TAR, ADJ1, ADJ2 중 타겟 제어신호(TAR)만 활성화된 상태)를 유지한다. 세번째로 활성화된 액티브 신호(RACTV)가 비활성화될 때 리던던시 제어신호(REC_C0N)를 활성화한다('보상 사이클'인 끝나고 초기상태로 돌아감).
인접 활성화 제어부(520)는 모드신호(MOD)가 비활성화된 경우 액티브 신호(RACTV)의 토글에 관계 없이 초기 상태, 즉 인접 활성화 제어부(520)는 리던던시 제어신호(REC_C0N) 및 타겟 제어신호(TAR)를 활성화하고, 하나 이상의 인접 제어신호(ADJ1, ADJ2)가 비활성화한 상태를 유지한다.
워드라인 제어부(530)는 (A) 제1모드에서 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제K리던던시 워드라인(RWLK)으로 대체된 경우 액티브 신호(RACTV), 하나 이상의 인접 제어신호(ADJ1, ADJ2) 및 제K리던던시 신호(HIT)에 응답하여 제K리던던시 워드라인(RWLK)에 인접한 하나 이상의 인접 워드라인을 활성화한다.
또한 워드라인 제어부(530)는 (B) 제1모드에서 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제1리던던시 워드라인(RWL1)에 인접한 경우 액티브 신호(RACTV), 하나 이상의 인접 제어신호(ADJ1, ADJ2) 및 제K리던던시 신호(HIT)에 응답하여 제K리던던시 워드라인(RWLK)에 인접한 하나 이상의 인접 워드라인을 활성화한다.
보다 자세히 살펴보면 워드라인 제어부(530)는 액티브 신호(RACTV), 워드라인 디코딩 인에이블 신호(WLDECEN), 입력된 어드레스(RADD<0:A>), 타겟 제어신호(TAR), 제1 내지 제M리던던시 신호(HIT1 - HITM) 및 리던던시 인에이블 신호(HITB)에 응답하여 적절한 워드라인을 활성화한다. 워드라인 디코딩 인에이블 신호(WLDECEN)는 액티브 신호(RACTV)가 활성화된 시점부터 리던던시 제어부(510)에서 입력된 어드레스(RADD<0:A>)에 응답하여 리던던시 인에이블 신호(HITB)의 활성화 여부를 결정하기까지 발생하는 지연값만큼 지난 이후에 활성화되며 소정의 구간만큼 활성화 상태를 유지하고 비활성화되는 신호이다.
워드라인 제어부(530)는 액티브 신호(RACTV)가 비활성화된 상태에서 제1 내지 제N워드라인(WL1 -WLN) 및 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)이 비활성화된 상태를 유지하도록 한다. 액티브 신호(RACTV)가 활성화된 후 워드라인 디코딩 인에이블 신호(WLDECEN)가 활성화되면 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 활성화된다.
제1모드의 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화 되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 대체되지 않은 경우 워드라인 제어부(530)는 두번째 및 세번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)들에 대응하는 워드라인들을 순서대로 활성화한다. 다만 두번째 및 세번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)들에 대응하는 워드라인들 중 대체된 워드라인이 있어도 당해 워드라인을 대체한 워드라인을 활성화하지 않는다.
제1모드의 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제K리던던시 워드라인(RWLK)으로 대체된 경우 워드라인 제어부(530)는 리던던시 인에이블 신호(HITB), 타겟 제어신호(TAR) 및 제K리던던시 신호(HITK)에 응답하여 제K리던던시 워드라인(RWLK)을 활성화한다. 두번째로 액티브 신호(RACTV)가 활성화되었을 때는 이때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화하지 않고 제K리던던시 신호(HITK), 제1인접 제어신호(ADJ1)에 응답하여 제K+1리던던시 워드라인(RWLK+1)를 활성화한다. 세번째로 액티브 신호(RACTV)가 활성화되었을 때는 이때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화하지 않고 제K리던던시 신호(HITK), 제2인접 제어신호(AJD2)에 응답하여 제K-1리던던시 워드라인(RWLK-1)을 활성화한다.
그리고 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제N워드라인(WLN)인 경우 두번째로 액티브 신호(RACTV)가 활성화되었을 때는 이때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화하지 않고 제1리던던시 신호(HIT1), 제1인접 제어신호(ADJ1)에 응답하여 제1리던던시 워드라인(RWL1)를 활성화한다. 세번째로 액티브 신호(RACTV)가 활성화되었을 때는 이때 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화하지 않고 제N워드라인(WLN)에 대응하는 어드레스가 입력되었음을 나타내는 신호(WLN_EN) 및 제2인접 제어신호(AJD2)에 응답하여 제N-1워드라인(WLN-1)을 활성화한다.
제2모드에서 동작시 워드라인 제어부는 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 대체되지 않은 경우 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인을 활성화한다. 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 대체된 경우 활성화된 리던던시 신호에 대응하는 리던던시 워드라인을 활성화한다. 이때 리던던시 인에이블 신호(HITB)에 응답하여 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인은 활성화되지 않는다.
본 발명에 따른 메모리는 특수모드에서 동작시 '보상 사이클'의 첫번째 액티브 커맨드와 함께 입력된 어드레스에 대응하는 워드라인이 리던던시 워드라인으로 대체된 경우 당해 '보상 사이클'에서 입력된 어드레스에 관계없이 위의 대체한 리던던시 워드라인에 인접한 워드라인을 활성화함으로써 워드라인이 대체된 경우에도 정상적인 보상동작을 수행할 수 있다. 또한 각 상황에서 꼭 필요한 워드라인만을 활성화함으로써 보상 동작시 사용되는 전류 및 전력 소모를 줄일 수 있다.
도 6은 본 발명의 일 실시예에 따른 리던던시 제어부(510)의 구성도이다.
리던던시 제어부(510)는 입력된 어드레스(RADD<0:A>)와 자신에게 저장된 값이 동일한 경우 자신의 리던던시 신호를 활성화하는 제1 내지 제M단위 리던던시 제어부(610_1 - 610_M) 및 제1 내지 제M리던던시 신호(HIT1 - HITM) 중 하나 이상의 리던던시 신호가 활성화되면 활성화되는 리던던시 인에이블 신호(HITB)를 생성하는 인에이블 신호 생성부(620)를 포함한다.
제1 내지 제M단위 리던던시 제어부(610_1 - 610_M)의 구성 및 동작은 동일하며 제1 내지 제M단위 리던던시 제어부(610_1 - 610_M) 중 제K단위 리던던시 제어부(610_K)의 구성 및 동작을 살펴보면 다음과 같다.
제K단위 리던던시 제어부(610_K)는 대체할 워드라인의 어드레스를 저장하고, 자신에게 저장된 값의 각 비트와 입력된 어드레스(RADD<0:A>)의 각 비트를 비교한 제K비교정보(HITADDK<0:A>)를 생성하는 제K저장부(611_K) 및 제K리던던시 신호(HITK)를 생성하되, 리던던시 제어신호(RED_CON)가 활성화된 상태에서 제K비교정보(HITADDK<0:A>)에 응답하여 제K리던던시 신호(HITK)의 상태를 갱신하는 제K리던던시 신호 생성부(612_K)를 포함한다.
제K저장부(611_K)는 자신에게 저장된 값의 모든 비트와 입력된 어드레스(RADD<0:A>)의 모든 비트가 동일한 경우 제K비교정보(HITADDK<0:A>)를 모두 활성화한다. 제K리던던시 신호 생성부(612_K)는 리던던시 제어신호(RED_CON)가 활성화된 상태에서 제K비교정보(HITADDK<0:A>)를 모두 활성화되면 제K리던던시 신호(HITK)를 활성화한고, 리던던시 제어신호(RED_CON)가 활성화된 상태에서 제K비교정보(HITADDK<0:A>)의 모든 비트 중 하나라도 활성화되지 않은 비트가 있는 경우 제K리던던시 신호(HITK)를 비활성화한다. 리던던시 제어신호(RED_CON)가 비활성화된 경우 제K비교정보(HITADDK<0:A>)의 모든 비트가 활성화되었는지 여부에 관계없이 제K리던던시 신호(HITK)가 리던던시 제어신호(RED_CON)가 비활성화되는 시점의 상태를 유지하도록 한다.
도 7은 제K리던던시 신호 생성부(612_K)의 구성도이다.
도 7에 도시된 바와 같이, 제K리던던시 신호 생성부(612_K)는 리던던시 제어신호(RED_CON)에 응답하여 자신의 입력을 출력으로 전달하거나 차단하는 패스 게이트(PA_K), 제K비교정보(HITADDK<0:A>)각 비트가 모두 활성화된 경우 패스 게이트(PA_K)의 입력을 활성화(로우)하는 신호 조합부(COM_K) 및 패스 게이트(PA_K)의 출력값을 반전하되 패스 게이트(PA_K)가 입력을 차단하는 경우 패스 게이트(PA_K)의 출력값을 래치하는 래치(LAT_K)를 포함한다.
신호 조합(COM_K)는 제K비교정보(HITADDK<0:A>)의 각 비트가 모두 활성화(하이)된 경우 패스 게이트(PA_K)의 입력(PIN)을 활성화(로우)하고, 제K비교정보(HITADDK<0:A>)의 각 비트 중 하나라도 비활성화(로우)된 경우 패스 게이트(PA_K)의 입력(PIN)을 비활성화(하이)한다. 패스 게이트(PA_K)는 리던던시 제어신호(RED_CON)가 활성화된 경우 자신의 입력(PIN)을 출력(POUT)으로 전달하고, 리던던시 제어신호(RED_CON)가 비활성화된 경우 자신의 입력(PIN)을 출력(POUT)으로 전달하지 않고 차단한다.
인에이블 신호 생성부(620)는 제1 내지 제M리던던시 신호(HIT1 - HITM) 중 하나 이상의 리던던시 신호가 활성화되면 리던던시 인에이블 신호(HITB)를 활성화(로우)하고 제1 내지 제M리던던시 신호(HIT1 - HITM) 모두가 비활성화되면 리던던시 인에이블 신호(HITB)를 비활성화한다.
상술한 설명에서 표시한 것을 제외하고 모든 신호는 활성화 레벨이 '하이'인 신호이ㄴ나 활성화 레벨이 '로우'일 수도 있다. 후자의 경우 회로의 구성이 신호의 활성화 레벨이 '로우'인 경우에 맞추어 동작하도록 바뀔 수 있다. 또한 위에서 설명한 메모리 및 메모리 시스템의 경우 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력되는 어드레스에 대응하는 워드라인 또는 리던던시 워드라인도 활성화하였으나 이러한 워드라인은 실제로 활성화 횟수가 기준횟수 이상인 워드라인들로 연결된 메모리 셀들의 데이터가 열화될 염려가 없으므로 반드시 활성화할 필요는 없다. 따라서 보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 입력되는 어드레스가 대체된 경우 대체된 워드라인을 확인(리던던시 신호 활성화)하고 그 후 활성화된 액티브 신호(RACTV)에 응답하여 위 워드라인에 인접한 워드라인만을 활성화할 수 있다.
도 8은 본 발명의 일 실시예에 따른 인접 활성화 제어부(520)의 구성도이다.
도 8에 도시된 바와 같이, 인접 활성화 제어부(520)는 액티브 신호(RACTV)의 비활성화 시점에 소정의 펄스폭을 가지는 펄스신호(PUL)를 생성하는 펄스 생성부(810), 제1쉬프팅부(820), 제2쉬프팅부(830) 및 신호 생성부(840)를 포함한다.
도 8을 참조하여 인접 활성화 제어부(520)의 동작을 설명한다.
펄스 생성부(810)는 액티브 신호(RACTV)가 비활성화되는 시점마다 소정의 펄스폭을 가지는 펄스신호(PUL)를 생성하며 생성된 펄스신호(PUL)를 제1쉬프팅부(820) 및 제2쉬프팅부(830)로 전달한다.
제1쉬프팅부(810)는 직렬 연결된 다수의 제1단위 쉬프팅부(S11, S12, S13)를 포함한다. 다수의 제1단위 쉬프팅부(S11, S12, S13)는 초기화 상태에 있다가 모드 신호(MOD) 및 리던던시 워드라인 상태신호(HIT_AC)가 활성화되면 펄스신호(PUL)가 활성화될 때마다 자신의 출력을 쉬프팅하여 다수의 제1신호(A<0:2>)를 생성한다. 여기서 'A<0>'는 'S11'의 출력이고, 'A<1>'는 'S12'의 출력이고, 'A<2>'는 'S13'의 출력이다. 초기화 상태에서 다수의 제1신호(A<0:2>)의 값은 (A<0>, A<1>, A<2>) = (1, 0, 0)로 초기화 되어 있다.
제2쉬프팅부(830)는 직렬 연결된 다수의 제2단위 쉬프팅부(S21, S22, S23)를 포함한다. 다수의 제2단위 쉬프팅부(S21, S22, S23)는 초기화 상태에 있다가 모드 신호(MOD)가 활성화되면 펄스신호(PUL)가 활성화될 때마다 자신의 출력을 쉬프팅하여 다수의 제2신호(B<0:2>)를 생성한다. 여기서 'B<0>'는 'S21'의 출력이고, 'B<1>'는 'S22'의 출력이고, 'B<2>'는 'S23'의 출력이다. 초기화 상태에서 다수의 제1신호(B<0:2>)의 값은 (B<0>, B<1>, B<2>) = (1, 0, 0)로 초기화 되어 있다.
신호 생성부(840)는 다수의 제1신호(A<0:2>) 및 다수의 제2신호(B<0:2>)를 조합하여 리던던시 제어신호(RED_CON), 타겟 제어신호(TAR), 제1인접 제어신호(ADJ1) 및 제2인접 제어신호(ADJ2)를 생성한다. 보다 자세히 살펴보면 'A<0>' 및 'B<0>'를 앤드 조합하여 리던던시 제어신호(RED_CON)를 생성하고, 'A<0>'를 드라이빙하여 타겟 제어신호(TAR)를 생성하고, 'A<1>'를 드라이빙하여 제1인접 제어신호(ADJ1)를 생성하고, 'A<2>'를 드라이빙하여 제2인접 제어신호(ADJ2)를 생성한다.
다수의 제1단위 쉬프팅부(S11, S12, S13) 및 다수의 제2단위 쉬프팅부(S21, S22, S23)의 각 단자 중 'I'단자는 입력단자, 'D'단자는 출력단자, 'EN'단자는 인에이블 단자, 'IT'는 초기화 단자를 나타낸다. 초기화 단자(IT)가 비활성화된 상태에서 각 단위 쉬프팅부는 인에이블 단자(EN)가 비활성화되었을 때 입력단자(I)로 입력되는 신호를 입력받아 저장하고, 인에이블 단자(EN)가 활성화되었을 때 저장된 값을 출력단자(D)로 출력한다. 각 단위 쉬프팅부는 초기화 단자(IT)가 활성화된 상태에서 초기화 값을 출력한다. 'S11' 및 'S12'의 출력신호인 'A<0>' 및 'B<0>'는 초기화 값이 '1'이고, 'S12', 'S13', 'S22', 'S23'의 출력신호인 'A<1>', 'A<2>', 'B<1>', 'B<2>'는 초기화 값이 '0'이다.
이하에서는 메모리의 동작시 다수의 제1신호(A<0:2>), 다수의 제2신호(B<0:2>), 리던던시 제어신호(RED_CON), 타겟 제어신호(TAR), 제1인접 제어신호(ADJ1) 및 제2인접 제어신호(ADJ2)가 어떤 값을 가지는지 설명한다.
모드신호(MOD) 및 리던던시 워드라인 상태신호(HIT_AC)가 활성화된 상태(제1모드에서 리던던시 워드라인이 활성화되는 경우)에서 다수의 제1단위 쉬프팅부(S11, S12, S13) 및 다수의 제2단위 쉬프팅부(S21, S22, S23)의 초기화 단자(IT)로 인가되는 신호는 모두 비활성화된다. 따라서 다수의 제1단위 쉬프팅부(S11, S12, S13) 및 다수의 제2단위 쉬프팅부(S21, S22, S23)는 모두 인에이블 단자(EN)로 입력되는 펄스신호(PUL)에 응답하여 쉬프팅 동작을 수행한다.
초기 상태 및 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화된 구간에서 (A<0>, A<1>, A<2>) = (1, 0, 0), (B<0>, B<1>, B<2>) = (1, 0, 0)을 유지한다. 이때 리던던시 제어신호(RED_CON), 타겟 제어신호(TAR)는 활성화 상태이고, 제1인접 제어신호(ADJ1) 및 제2인접 제어신호(ADJ2)는 비활성화 상태이다.
첫번째로 활성화된 액티브 신호(RACTV)가 비활성화되면 (A<0>, A<1>, A<2>) = (0, 1, 0), (B<0>, B<1>, B<2>) = (0, 1, 0)로 바뀌며 '보상 사이클'에서 두번째로 활성화된 액티브 신호(RACTV)가 비활성화될때까지 이값을 유지한다. 이때 리던던시 제어신호(RED_CON) 및 타겟 제어신호(TAR)는 비활성화 상태, 제1인접 제어신호(ADJ1)는 활성화 상태, 제2인접 제어신호(ADJ2)는 비활성화 상태이다.
두번째로 활성화된 액티브 신호(RACTV)가 비활성화되면 (A<0>, A<1>, A<2>) = (0, 0, 1), (B<0>, B<1>, B<2>) = (0, 0, 1)로 바뀌며 '보상 사이클'에서 세번째로 활성화된 액티브 신호(RACTV)가 비활성화될때까지 이값을 유지한다. 이때 리던던시 제어신호(RED_CON), 타겟 제어신호(TAR) 및 제1인접 제어신호(ADJ1)는 비활성화 상태, 제2인접 제어신호(ADJ2)는 활성화 상태이다.
마지막으로 세번째로 활성화된 액티브 신호(RACTV)가 비활성화되며 (A<0>, A<1>, A<2>) = (1, 0, 0), (B<0>, B<1>, B<2>) = (1, 0, 0)로 바뀐다. 즉 초기 상태와 동일해진다.
모드신호(MOD)가 활성화되고 리던던시 워드라인 상태신호(HIT_AC)가 비활성화된 상태(제1모드에서 리던던시 워드라인이 활성화되지 않는 경우)에서 다수의 제1단위 쉬프팅부(S11, S12, S13)의 초기화 단자(IT)로 인가되는 신호는 활성화 상태를 유지하지만 다수의 제2단위 쉬프팅부(S21, S22, S23)의 초기화 단자(IT)로 인가되는 신호는 비활성화된다. 따라서 다수의 제2단위 쉬프팅부(S21, S22, S23)는 인에이블 단자(EN)로 입력되는 펄스신호(PUL)에 응답하여 쉬프팅 동작을 수행하지만 다수의 제1단위 쉬프팅부(S11, S12, S13)는 초기 상태(제1신호의 각 비트가 (A<0>, A<1>, A<2>) = (1, 0, 0)인 상태)를 유지한다. 초기 상태 및 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화된 구간에서 (B<0>, B<1>, B<2>) = (1, 0, 0), 을 유지한다.
첫번째로 활성화된 액티브 신호(RACTV)가 비활성화되면 (B<0>, B<1>, B<2>) = (0, 1, 0), (B<0>, B<1>, B<2>) = (0, 1, 0)로 바뀌며 '보상 사이클'에서 두번째로 활성화된 액티브 신호(RACTV)가 비활성화될때까지 이값을 유지한다. 이때 리던던시 제어신호(RED_CON)는 비활성화 상태, 타겟 제어신호(TAR)는 활성화 상태, 제1인접 제어신호(ADJ1)는 및 제2인접 제어신호(ADJ2)는 비활성화 상태이다.
두번째로 활성화된 액티브 신호(RACTV)가 비활성화되면 (B<0>, B<1>, B<2>) = (0, 0, 1)로 바뀌며 '보상 사이클'에서 세번째로 활성화된 액티브 신호(RACTV)가 비활성화될때까지 이값을 유지한다. 이때 리던던시 제어신호(RED_CON)는 비활성화 상태, 타겟 제어신호(TAR)는 활성화 상태, 제1인접 제어신호(ADJ1)및 제2인접 제어신호(ADJ2)는 비활성화 상태이다.
마지막으로 세번째로 활성화된 액티브 신호(RACTV)가 비활성화되며 (B<0>, B<1>, B<2>) = (1, 0, 0)로 바뀐다. 즉 초기 상태와 동일해진다.
모드신호(MOD)가 비활성화된 상태(제2모드)에서 다수의 제1단위 쉬프팅부(S11, S12, S13) 및 다수의 제2단위 쉬프팅부(S21, S22, S23)의 초기화 단자(IT)로 인가되는 신호는 모두 활성화 상태를 유지한다. 따라서 다수의 제1신호(A<0:2>) 및 다수의 제2신호(B<0:2>)는 초기 상태인 (A<0>, A<1>, A<2>) = (1, 0, 0), (B<0>, B<1>, B<2>) = (1, 0, 0)를 유지한다. 따라서 리던던시 제어신호(RED_CON)는 활성화 상태, 타겟 제어신호(TAR)는 활성화 상태, 제1인접 제어신호(ADJ1) 및 제2인접 제어신호(ADJ2)는 비활성화 상태이다.
인접 활성화 제어부(520)는 제1모드에서 (A) 또는 (B)의 경우 '보상 사이클'에서 첫번째 이후에 액티브 신호(RACTV)가 활성화되면 내부적으로 생성된 인접 제어신호(ADJ1, ADJ2)를 순차로 활성화하여 입력된 어드레스에 의해 지정된 워드라인에 관계없이 첫번째로 액티브 신호(RACTV)가 활성화된 경우 입력된 어드레스에 의해 지정된 워드라인에 인접한 워드라인이 활성화되도록 한다. 또한 인접 활성화 제어부(520)는 제1모드에서 첫번째로 액티브 신호(RACTV)가 활성화된 후 비활성화될 때 리던던시 제어신호(RED_CON)를 비활성화하여 당해 '보상 사이클'에서 이후에 리던던시 인에이블 신호(HITB) 및 제1 내지 제M리던던시 신호(HIT1 - HITM)가 첫번째로 액티브 신호(RACTV)가 활성화되었을 때의 상태를 유지하도록 한다.
도 9는 본 발명의 일 실시예에 따른 워드라인 제어부(530)의 구성도이다.
도 9A는 워드라인 제어부(530) 중 제1 내지 제N-2워드라인(WL1 - WLN-2)를 제어하는 부분의 구성도이고, 도 9B는 워드라인 제어부(530) 중 제N-1워드라인(WLN-1), 제N워드라인(WLN) 및 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)을 제어하는 부분의 구성도이다.
도 9를 참조하여 워드라인 제어부(530)에 대해 설명한다.
워드라인 제어부(530)는 제1 내지 제N워드라인(WL1 - WLN) 및 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)에 각각 대응하는 단위 워드라인 제어부(910_WL1 - 910_WLN, 910_RWL1 - 910_RWLM) 및 리던던시 워드라인 상태신호(HIT_AC)를 생성하는 상태신호 생성부(920)를 포함한다.
단위 워드라인 제어부(910_WL1 - 910_WLN, 910_RWL1 - 910_RWLM)는 액티브 신호(RACTV), 워드라인 디코딩 인에이블 신호(WLDECEN), 입력된 어드레스(RADD<0:A>), 제1 내지 제M리던던시 신호(HIT1 - HITM), 타겟 제어신호(TAR), 하나 이상의 인접 제어신호(ADJ1, ADJ2) 및 리던던시 인에이블 신호(HITB) 중 일부 신호에 응답하여 자신에게 대응하는 워드라인을 제어한다.
먼저 도 9A에 도시된 단위 워드라인 제어부(910_WL1 - 910_WLN-2)의 구성 및 동작은 거의 유사하며 단위 워드라인 제어부(910_WL1 - 910_WLN-2) 중 하나의 단위 워드라인 제어부(910_WLX, 1≤X≤N-2)의 구성 및 동작을 살펴보면 다음과 같다.
단위 워드라인 제어부(910_WLX, 1≤X≤N-2)는 액티브 신호(RACTV)가 비활성화된 상태에서 제X워드라인(WLX)을 비활성화된 상태로 유지하는 피모스 트랜지스터(P), 워드라인 디코딩 인에이블 신호(WLDECEN)에 응답하여 온/오프되는 제1엔모스 트랜지스터(N1), 타겟 제어신호(TAR)가 활성화되고 리던던시 인에이블 신호(HITB)가 비활성화된 상태에서 입력된 어드레스(RADD<0:A>)의 값이 'X'인 경우 제X구동신호(DRV_WLX)를 활성화하는 제X구동신호 생성부(911_WLX), 제X구동신호(DRV_WLX)에 응답하여 온/오프되는 제2엔모스 트랜지스터(N2) 및 제X워드라인과 연결된 래치(LAT)를 포함한다.
피모스 트랜지스터(P)는 액티브 신호(RACTV)가 비활성화(로우)된 상태에서 턴온되어 내부노드(NO)의 전압을 풀업 구동한다. 래치는 내부노드(NO)의 전압을 래치하고 반전하여 제X워드라인(WLX)를 풀다운 구동한다. 따라서 제X워드라인(WLX)는 비활성화된 상태를 유지한다. 액티브 신호(RACTV)가 활성화(하이)되면 피모스 트랜지스터(P)는 턴오프되고 제X워드라인(WLX)을 활성화할 준비가 완료된다.
액티브 신호(RACTV)가 활성화된 시점부터 소정의 시간이 지난 후에 워드라인 디코딩 인에이블 신호(WLDECEN)가 활성화되어 제1엔모스 트랜지스터(N1)가 턴온된다. 입력된 어드레스(RADD<0:A>)가 'X'값을 가지는 경우 이와 비슷한 시점에 제X구동신호 생성부(911_WLX)는 제X구동신호(DRV_WLX)를 활성화(하이)한다. 제2엔모스 트랜지스터(N2)는 제X구동신호(DRV_WLX)에 응답하여 턴온되며 내부노드(NO)가 풀다운 구동되고, 래치(LAT)는 내부노드(NO)의 전압을 래치하고 반전하여 제X워드라인(WLX)을 풀업구동하여 활성화시킨다. 입력된 어드레스(RADD<0:A>)가 'X'값을 가지지 않는 경우 또는 리던던시 인에이블 신호(HITB)가 활성화된 경우 제X구동신호(DRV_WLX)는 활성화되지 않으므로 제X워드라인은 활성화되지 않는다.
다음으로 도 9B에 도시된 단위 워드라인 제어부(910_WLN-1, 910_WLN, 910_RWL1 - 910_RWLM)의 구성 및 동작을 살펴보면 다음과 같다.
제N-1워드라인(WLN-1)을 제어하는 단위 워드라인 제어부(910_WLN-1)의 경우 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 제2엔모스 트랜지스터(N2), 래치(LAT), 제N-1구동신호 생성부(911_WLN-1), 트랜지스터 제어부(912_WLN-1)를 포함한다. 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 래치(LAT) 및 제N-1구동신호 생성부(911_WLN-1)의 동작은 상술한 바와 동일하다.
트랜지스터 제어부(912_WLN-1)는 제2인접 제어신호(ADJ2)가 활성화되지 않은 경우 제N-1구동신호(DRV_N-1)가 활성화되면 자신의 출력을 활성화한다. 트랜지스터 제어부(912_WLN-1)의 출력은 제2엔모스 트랜지스터(N2)의 게이트로 입력되므로 트랜지스터 제어부(912_WLN-1)의 출력이 활성화되면 제2엔모스 트랜지스터(N2)는 턴온된다. 다음으로 제2인접 제어신호(ADJ2)가 활성화된 경우 트랜지스터 제어부(912_WLN-1)는 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제N워드라인(WLN)이 활성화되었음을 나타내는 제N워드라인 신호(HWLN)이 활성화된 경우 자신의 출력을 활성화한다. 따라서 제2엔모스 트랜지스터(N2)는 턴온된다. 제2엔모스 트랜지스터(N2)가 턴온된 경우 래치(LAT)에 의해 제N-1워드라인(WLN-1)은 활성화된다.
제N워드라인(WLN)을 제어하는 단위 워드라인 제어부(910_WLN)의 경우 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 제2엔모스 트랜지스터(N2), 래치(LAT), 제N구동신호 생성부(911_WLN), 트랜지스터 제어부(912_WLN), 제N워드라인 신호 생성부(HWLN_GEN)를 포함한다. 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 래치(LAT) 및 제N구동신호 생성부(911_WLN)의 동작은 상술한 바와 동일하다.
트랜지스터 제어부(912_WLN)는 제2인접 제어신호(ADJ2)가 활성화되지 않은 경우 제N구동신호(DRV_N)가 활성화되면 자신의 출력을 활성화한다. 트랜지스터 제어부(912_WLN)의 출력은 제2엔모스 트랜지스터(N2)의 게이트로 입력되므로 트랜지스터 제어부(912_WLN)의 출력이 활성화되면 제2엔모스 트랜지스터(N2)는 턴온된다. 다음으로 제2인접 제어신호(ADJ2)가 활성화된 경우 트랜지스터 제어부(912_WLN)는 제1리던던시 신호(HIT1)가 활성화된 경우 자신의 출력을 활성화한다. 따라서 제2엔모스 트랜지스터(N2)는 턴온된다. 제2엔모스 트랜지스터(N2)가 턴온된 경우 래치(LAT)에 의해 제N워드라인(WLN)은 활성화된다.
제N워드라인 신호 생성부(HWLN_GEN)는 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제N워드라인(WLN)이 활성화되었음을 나타내는 제N워드라인 신호(HWLN)를 생성한다. 보다 자세히 살펴보면 제N워드라인 신호 생성부(HWLN_GEN)는 제N구동신호(DRV_WLN)을 입력받아 리던던시 제어신호(RED_CON)가 활성화된 경우 제N워드라인 신호(HWLN)로 반전하여 전달한다. 이후 리던던시 제어신호(RED_CON)가 비활성화된 상태에서도 제N워드라인 신호(HWLN)가 리던던시 제어신호(RED_CON)가 비활성화되는 시점의 상태를 유지하도록 하기 위해 래치(LAT)를 포함한다.
제1리던던시 워드라인(RWL1)을 제어하는 단위 워드라인 제어부(910_RWL1)의 경우 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 제2엔모스 트랜지스터(N2), 래치(LAT), 제1리던던시 구동신호 생성부(911_RWL1), 트랜지스터 제어부(912_RWL1)를 포함한다. 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 래치(LAT)의 동작은 상술한 바와 동일하다.
제1리던던시 구동신호 생성부(911_RWL1)는 타겟 제어신호(TAR) 및 제1리던던시 신호(HIT1)가 함께 활성화되면 제1리던던시 구동신호(DRV_RWL1)를 활성화한다. 트랜지스터 제어부(912_RWL1)는 제1리던던시 구동신호(DRV_RWL1)가 활성화된 경우 또는 제1인접 제어신호(ADJ1) 및 제N워드라인 신호(HWLN)가 함께 활성화된 경우 또는 제2인접 제어신호(ADJ2) 및 제2리던던시 신호(HIT2)가 함께 활성화된 경우 자신의 출력을 활성화한다. 따라서 제2엔모스 트랜지스터(N2)는 턴온된다. 제2엔모스 트랜지스터(N2)가 턴온된 경우 래치(LAT)에 의해 제1리던던시 워드라인(RWL1)은 활성화된다.
먼저 도 9B의 단위 워드라인 제어부(910_RWL2 - 910_WLM)의 구성 및 동작은 거의 유사하며 단위 워드라인 제어부(910_RWL2 - 910_WLNM) 중 하나의 단위 워드라인 제어부(910_RWLY, 2≤Y≤M)의 구성 및 동작을 살펴보면 다음과 같다.
제Y리던던시 워드라인(RWLY)을 제어하는 단위 워드라인 제어부(910_RWLY)의 경우 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 제2엔모스 트랜지스터(N2), 래치(LAT), 제Y리던던시 구동신호 생성부(911_RWLY), 트랜지스터 제어부(912_RWLY)를 포함한다. 피모스 트랜지스터(P), 제1엔모스 트랜지스터(N1), 래치(LAT)의 동작은 상술한 바와 동일하다.
제Y리던던시 구동신호 생성부(911_RWLY)는 타겟 제어신호(TAR) 및 제Y리던던시 신호(HITY)가 함께 활성화되면 제Y리던던시 구동신호(DRV_RWLY)를 활성화한다. 트랜지스터 제어부(912_RWLY)는 제Y리던던시 구동신호(DRV_RWLY)가 활성화된 경우 또는 제1인접 제어신호(ADJ1) 및 제Y-1리던던시 신호(HITY)가 함께 활성화된 경우 또는 제2인접 제어신호(ADJ2) 및 제Y리던던시 신호(HITY+1)가 함께 활성화된 경우 자신의 출력을 활성화한다. 따라서 제2엔모스 트랜지스터(N2)는 턴온된다. 제2엔모스 트랜지스터(N2)가 턴온된 경우 래치(LAT)에 의해 제1리던던시 워드라인(RWL1)은 활성화된다.
제N-1워드라인(WLN-1)의 경우 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제N워드라인(WLN)이 활성화된 경우 제2인접 신호(ADJ2)가 활성화되었을 때 활성화되고, 나머지 경우 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제N-1워드라인(N-1)이면 활성화되기 위해 단위 워드라인 제어부(910_WLN-1)이 상술한 구성을 가진다.
제N워드라인(WLN)의 경우 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제1리던던시 워드라인(RWL1)이 활성화된 경우 제2인접 신호(ADJ2)가 활성화되었을 때 활성화되고, 나머지 경우 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인이 제N워드라인(N)이면 활성화되기 위해 단위 워드라인 제어부(910_WLN)이 상술한 구성을 가진다.
제1리던던시 워드라인(RWL1)의 경우 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제2리던던시 워드라인(RWL2)이 활성화된 경우 제2인접 신호(ADJ2)가 활성화되었을 때 활성화되고, '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제N워드라인(WLN)이 활성화된 경우 제1인접 신호(ADJ1)가 활성화되었을 때 활성화되고, 나머지 경우 제1리던던시 신호(HIT1)가 활성화되면 활성화되기 위해 단위 워드라인 제어부(910_RWL1)이 상술한 구성을 가진다.
제Y리던던시 워드라인(RWLY)의 경우 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제Y+1리던던시 워드라인(RWLY+1)이 활성화된 경우 제2인접 신호(ADJ2)가 활성화되었을 때 활성화되고, '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 제Y-1리던던시 워드라인(RWLY-1)이 활성화된 경우 제1인접 신호(ADJ1)가 활성화되었을 때 활성화되고, 나머지 경우 제Y리던던시 신호(HITY)가 활성화되면 활성화되기 위해 단위 워드라인 제어부(910_RWLY)이 상술한 구성을 가진다.
상태신호 생성부(920)는 리던던시 인에이블 신호(HITB)가 활성화된 경우 또는 제N워드라인 신호(HWLN)가 활성화된 경우 리던던시 워드라인 상태신호(HIT_AC)를 활성화한다. 즉 상태신호 생성부(920)는 상술한 (A)의 경우(리던던시 인에이블 신호(HITB)가 활성화된 경우) 또는 (B)의 경우(제N워드라인 신호(HWLN)가 활성화된 경우) 리던던시 워드라인 상태신호(HIT_AC)를 활성화한다. 제N워드라인(WLN)이 제1리던던시 워드라인(RWL1)에 인접하다고 보면 제N워드라인이 활성화된 경우가 입력된 어드레스(RADD<0:A>)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 제1 내지 제M리던던시 워드라인(RWL1 - RWLM) 중 하나 이상의 워드라인이 포함된다(제1리던던시 워드라인(RWL1)이 포함됨). 상태신호 생성부(920)는 (A) 및 (B) 중 한 경우에만 리던던시 워드라인 상태신호(HIT_AC)를 활성화하도록 설계될 수도 있다.
이러한 구조는 제1인접 제어신호(ADJ1) 및 제2인접 제어신호(ADJ2)에 응답하여 당해 워드라인의 이전 워드라인을 활성화하는지 다음 워드라인을 활성화하는지에 따라 달라질 수 있다. 예를 들어 제1인접 제어신호(ADJ1)가 활성화되었을 때 '보상 사이클'에서 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 활성화된 워드라인의 이전 워드라인을 활성화하고, 제1인접 제어신호(ADJ1)가 활성화되었을 때 첫번째로 액티브 신호(RACTV)가 활성화되었을 때 활성화된 워드라인의 다음 워드라인을 활성화하는 경우 상술한 설명에서 제1인접 제어신호(ADJ1)와 제2인접 제어신호(ADJ2)는 바뀔 수 있다. 도 9에 도시한 실시예는 제1 내지 제N워드라인(WL1 - WLN) 중 제1리던던시 워드라인(RWL1)에 인접한 워드라인을 제N워드라인(WLN)으로 설정하여 설계한 것이다.
상술한 실시예에서는 본 발명이 워드라인 및 리던던시 워드라인을 포함하는 메모리 및 메모리 시스템에 적용된 경우를 설명하였으나 일반적인 메모리에서 제1모드 동작시 어드레스를 한번만 입력받고 입력된 어드레스를 이용하여 인접한 워드라인을 활성화하는 메모리에 적용될 수 있다.
이러한 메모리는 제1 내지 제M워드라인(RWL1 - RWLM), 하나 이상의 인접 제어신호(ADJ1, ADJ2)를 생성하되, 제1모드에서 액티브 신호(RACTV)에 응답하여 하나 이상의 인접 제어신호(RWL1 - RWLM)를 순차로 활성화하는 인접 활성화 제어부(520) 및 제1 내지 제M워드라인(RWL1 - RWLM)에 각각 대응하는 제1 내지 제M제어 신호(HIT1 - HITM)를 생성하되, 입력된 어드레스(RADD<0:A>)가 제1 내지 제M워드라인 중 제K(1≤K≤M)워드라인(RWMK)에 대응하는 경우 제K워드라인(RWMK)에 대응하는 제K제어신호(HITK)를 활성화하고, 제1모드에서 액티브 신호(RACTV), 하나 이상의 인접 제어신호(ADJ1, ADJ2) 및 제K제어신호(HITK)에 응답하여 제K워드라인(RWLK)에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부(530)를 포함한다.
위 실시예에는 도 4 내지 도 9에서 설명한 실시예에서 제1 내지 제N워드라인(WL1 - WLN) 및 리던던시 제어부(510)를 포함하지 않는다. 그러나 동작이 상술한 실시예와 비슷하므로 도 4 내지 도 9 및 그 설명을 참조하여 설명한다.
제1 내지 제M워드라인(RWL1 - RWLM)은 상술한 제1 내지 제M리던던시 워드라인(RWL1 - RWLM)에 대응한다. 또한 제1 내지 제M제어신호(HIT1 - HITM)은 제1리던던시 신호(HIT1 - HITM)에 대응한다. 그러나 본 실시예의 경우 제1 내지 제M워드라인(RWL1 - RWLM)는 각각 대응하는 어드레스(RADD<0:A>) 값이 있으며 제1 내지 제M제어신호(HIT1 - HITM)는 입력된 어드레스(RADD<0:A>)가 자신에게 대응하는 워드라인에 대응하는 값을 가지는 경우 활성화된다. 예를 들어 제K제어신호(HITK)는 제K워드라인(RWLK)에 대응하는 'K'인 어드레스(RADD<0:A>)가 입력되면 활성화된다. 워드라인 제어부(530)는 M개의 단위 워드라인 제어부(910_RWL1 - 910_RWLM)을 포함한다.
이 경우 리던던시 인에이블 신호(HITB)는 사용되지 않으며 따라서 단위 워드라인 제어부(910_RWL1 - 910_RWLM)는 리던던시 인에이블 신호(HITB)에 관계없이 동작하고, 인접 활성화 제어부(530)의 다수의 제1단위 쉬프팅부(S11, S12, S13) 및 다수의 제2단위 쉬프팅부(S21, S22, S23)는 모두 모드신호(MOD)가 활성화되면 초기 상태에서 벗어나 펄스신호(PUL)가 활성화될 때마다 쉬프팅 동작을 수행한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (41)

  1. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및
    제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 액티브 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 제어부
    를 포함하는 메모리.
  2. 제 1항에 있어서,
    상기 제어부는
    상기 제1 내지 상기 제M리던던시 워드라인에 대응하는 상기 제1 내지 제M리던던시 신호를 생성하되, 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 입력된 어드레스에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하고, 상기 제K리던던시 신호를 이용하여 상기 하나 이상의 인접 워드라인을 활성화하는 메모리.
  3. 제 2항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하지 않고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리.
  4. 제 3항에 있어서,
    상기 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되면 상기 하나 이상의 인접 워드라인을 활성화하는 메모리.
  5. 제 2항에 있어서,
    상기 제1 내지 제N워드라인은 순서대로 배치되고, 상기 제1 내지 제M리던던시 워드라인은 상기 제N워드라인에 이어서 순서대로 배치되는 메모리.
  6. 제 5항에 있어서,
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인이 제1리던던시 워드라인이면 상기 하나 이상의 인접 워드라인은 제N워드라인 및 제2리던던시 워드라인 중 하나 이상을 포함하고, 상기 제K리던던시 워드라인이 상기 제1리던던시 워드라인이 아닌 경우 제K-1리던던던시 워드라인 및 제K+1리던던시 워드라인 중 하나 이상을 포함하는 메모리.
  7. 제 1항에 있어서,
    상기 제어부는
    제2모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 액티브 신호에 응답하여 상기 제K리던던시 워드라인을 활성화하는 메모리.
  8. 제 1항에 있어서,
    상기 액티브 신호는
    액티브 커맨드에 응답하여 활성화되고, 외부에서 인가되는 프리차지 커맨드에 응답하여 비활성화되는 메모리.
  9. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인;
    상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부;
    제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  10. 제 9항에 있어서,
    상기 인접 활성화 제어부는
    제1모드에서 입력된 어드레스에 대응하는 워드라인이 대체되지 않았거나, 제2모드인 경우 상기 하나 이상의 인접 제어신호를 모두 비활성화하는 메모리.
  11. 제 10항에 있어서,
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 액티브 신호에 응답하여 상기 다수의 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리.
  12. 제 11항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고, 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 인접 활성화 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 상기 하나 이상의 인접 제어신호를 활성화하고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 하나 이상의 인접 제어신호를 활성화하지 않는 메모리.
  13. 제 12항에 있어서,
    상기 워드라인 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하지 않고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리.
  14. 제 9항에 있어서,
    상기 리던던시 제어부는
    상기 제1 내지 제N워드라인 중 대체할 워드라인의 어드레스를 저장하는 제1 내지 제M저장부를 포함하고, 상기 제1 내지 제M저장부는 상기 제1 내지 제M리던던시 신호에 대응하며, 입력된 어드레스와 상기 제1 내지 제M저장부 중 제K저장부에 저장된 값이 동일하면 상기 제K리던던시 신호를 활성화하는 메모리.
  15. 제1 내지 제N워드라인 및 상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인을 포함하고, 제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 액티브 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 메모리; 및
    상기 제1 내지 제N워드라인이 활성화된 횟수를 카운팅한 결과에 응답하여 상기 제1모드에서 상기 제1 내지 제N워드라인 중 기준횟수 이상 활성화된 워드라인에 대응하는 어드레스를 상기 메모리에 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  16. 제 15항에 있어서,
    상기 메모리는
    상기 제1 내지 상기 제M리던던시 워드라인에 대응하는 상기 제1 내지 제M리던던시 신호를 생성하되, 상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 입력된 어드레스에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하고, 상기 제K리던던시 신호를 이용하여 상기 하나 이상의 인접 워드라인을 활성화하는 메모리 시스템.
  17. 제 16항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 메모리는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하지 않고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리.
  18. 제 16항에 있어서,
    상기 제1 내지 제N워드라인은 순서대로 배치되고, 상기 제1 내지 제M리던던시 워드라인은 상기 제N워드라인에 이어서 순서대로 배치되는 메모리 시스템.
  19. 제 18항에 있어서,
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인이 제1리던던시 워드라인이면 상기 하나 이상의 인접 워드라인은 제N워드라인 및 제2리던던시 워드라인 중 하나 이상을 포함하고, 상기 제K리던던시 워드라인이 상기 제1리던던시 워드라인이 아닌 경우 제K-1리던던던시 워드라인 및 제K+1리던던시 워드라인 중 하나 이상을 포함하는 메모리 시스템.
  20. 제 15항에 있어서,
    상기 메모리 컨트롤러는
    상기 메모리에 액티브 커맨드 및 프리차지 커맨드를 입력하고, 상기 액티브 신호는 상기 액티브 커맨드에 응답하여 활성화되고 상기 프리차지 커맨드에 응답하여 비활성화되는 메모리 시스템.
  21. 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템에 있어서,
    상기 메모리는
    제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인;
    상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부;
    제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제K워드라인으로 대체된 경우 상기 하나 이상의 인접 제어신호를 순차로 활성화하는 인접 활성화 제어부; 및
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부를 포함하고,
    상기 메모리 컨트롤러는 상기 제1 내지 제N워드라인이 활성화된 횟수를 카운팅한 결과에 응답하여 상기 제1모드에서 상기 제1 내지 제N워드라인 중 활성화 횟수가 기준횟수 이상인 워드라인에 대응하는 어드레스를 상기 메모리에 입력하는 메모리 시스템.
  22. 제 21항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 인접 활성화 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 상기 하나 이상의 인접 제어신호를 활성화하고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 하나 이상의 인접 제어신호를 활성화하지 않는 메모리 시스템.
  23. 제 22항에 있어서,
    상기 워드라인 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하지 않고, 상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리 시스템.
  24. 제 22항에 있어서,
    상기 제1 내지 제N워드라인은 순서대로 배치되고 상기 제1 내지 제M리던던시 워드라인은 상기 제N워드라인에 이어서 순서대로 배치되며, 상기 제1모드에서 상기 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인이 제1리던던시 워드라인이면 상기 하나 이상의 인접 워드라인은 제N워드라인 및 제2리던던시 워드라인 중 하나 이상을 포함하고, 상기 제K리던던시 워드라인이 상기 제1리던던시 워드라인이 아닌 경우 제K-1리던던던시 워드라인 및 제K+1리던던시 워드라인 중 하나 이상을 포함하는 메모리 시스템.
  25. 제1 내지 제M워드라인;
    하나 이상의 인접 제어신호를 생성하되, 제1모드에서 액티브 신호에 응답하여 상기 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및
    상기 제1 내지 제M워드라인에 대응하는 제1 내지 제M제어 신호를 생성하되, 입력된 어드레스가 상기 제1 내지 제M워드라인 중 제K(1≤K≤M)워드라인에 대응하는 경우 상기 제K워드라인에 대응하는 제K제어신호를 활성화하고, 상기 제1모드에서 상기 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K제어신호에 응답하여 상기 제K워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  26. 제 25항에 있어서,
    상기 워드라인 제어부는
    상기 제2모드에서 동작하는 경우 상기 액티브 신호에 응답하여 입력된 워드라인에 대응하는 상기 제K워드라인을 활성화하는 메모리.
  27. 제 26항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 워드라인 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되면 입력된 어드레스에 대응하는 상기 제K워드라인을 활성화하고, 첫번째 이후에 상기 액티브 신호가 활성화되면 상기 하나 이상의 인접 워드라인을 활성화하는 메모리.
  28. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및
    제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 액티브 신호에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 입력된 어드레스에 인접한 하나 이상의 워드라인을 활성화하는 제어부
    를 포함하는 메모리.
  29. 제 28항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 상기 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 당해 보상 사이클에서 이후에 상기 액티브 신호가 활성화되었을 때 상기 제1 내지 제M리던던시 워드라인 중 상기 입력된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 활성화하는 메모리.
  30. 제 29항에 있어서,
    상기 제어부는
    입력된 어드레스에 대응하는 워드라인이 제N워드라인인 경우 상기 제1 내지 제M리던던시 워드라인 중 상기 제1리던던시 워드라인을 포함하는 하나 이상의 워드라인을 활성화하는 메모리.
  31. 제 28항에 있어서,
    상기 제어부는
    입력된 어드레스에 대응하는 워드라인이 제N워드라인인 경우 상기 제1 내지 제N-1워드라인 중 상기 제N-1워드라인을 포함하는 하나 이상의 워드라인을 활성화하는 메모리.
  32. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인;
    상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부;
    제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 입력된 어드레스에 대응하는 워드라인이 선택되었음을 나타내는 신호에 응답하여 상기 제1 내지 제M리던던시 워드라인 중 입력된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  33. 제 32항에 있어서,
    상기 제1모드인 구간은 1회 이상의 보상 사이클을 포함하고 상기 보상 사이클마다 상기 액티브 신호는 2회 이상 활성화되며,
    상기 인접 활성화 제어부는
    상기 보상 사이클에서 상기 액티브 신호가 첫번째로 활성화되었을 때 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 첫번째 이후에 상기 액티브 신호가 활성화되었을 때 상기 하나 이상의 인접 제어신호를 순차로 활성화하는 메모리.
  34. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인; 및
    제1모드에서 입력된 어드레스에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 액티브 신호에 응답하여 상기 하나 이상의 인접 워드라인을 활성화하는 제어부
    를 포함하는 메모리.
  35. 제 34항에 있어서,
    입력된 어드레스에 의해 지정된 워드라인은 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인 또는 상기 제1 내지 제M리던던던시 워드라인 중 입력된 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인인 메모리.
  36. 제 35항에 있어서,
    상기 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우는 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 워드라인인 경우 또는 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우인 메모리.
  37. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인;
    상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부;
    제1모드에서 상기 제1 내지 제N워드라인 중 입력된 어드레스에 의해 지정된 워드라인에 인접한 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 하나 이상의 인접 제어신호를 활성화하는 인접 활성화 제어부; 및
    상기 제1모드에서 상기 하나 이상의 인접 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 하나 이상의 워드라인을 포함하는 경우 액티브 신호, 상기 하나 이상의 인접 제어신호 및 입력된 어드레스에 의해 지정된 워드라인이 선택되었음을 나타내는 신호에 응답하여 상기 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  38. 제 37항에 있어서,
    입력된 어드레스에 의해 지정된 워드라인은 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인 또는 상기 제1 내지 제M리던던던시 워드라인 중 입력된 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인인 메모리.
  39. 제 38항에 있어서,
    상기 입력된 어드레스에 의해 지정된 워드라인이 선택되었음을 나타내는 신호는 입력된 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 입력된 어드레스에 대응하는 워드라인이 활성화되었음을 나타내는 신호이고, 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 신호인 메모리.
  40. 제1 내지 제N워드라인;
    상기 제1 내지 제N워드라인 중 M개의 워드라인을 대체하기 위한 제1 내지 제M리던던시 워드라인;
    상기 제1 내지 제M리던던시 워드라인에 대응하는 제1 내지 제M리던던시 신호를 생성하되, 상기 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제1 내지 제M리던던시 워드라인 중 제K(1≤K≤M)리던던시 워드라인으로 대체된 경우 상기 제K리던던시 워드라인에 대응하는 제K리던던시 신호를 활성화하는 리던던시 제어부;
    액티브 신호가 비활성화되는 시점에 펄스신호를 생성하는 펄스 신호 생성부;
    제1모드에서 리던던시 워드라인 상태신호가 활성화된 경우 상기 펄스신호가 활성화되면 자신에게 저장된 값을 쉬프팅하여 다수의 제1신호를 생성하는 제1쉬프팅부;
    제1모드에서 상기 펄스신호가 활성화되면 자신에게 저장된 값을 쉬프팅하여 다수의 제2신호를 생성하는 제2쉬프팅부;
    상기 다수의 제1신호 및 상기 다수의 제2신호를 조합하여 하나 이상의 인접 제어신호를 생성하는 신호 생성부; 및
    상기 제1모드에서 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 상기 액티브 신호, 상기 하나 이상의 인접 제어신호 및 상기 제K리던던시 신호에 응답하여 상기 제K리던던시 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  41. 제 40항에 있어서,
    상기 리던던시 워드라인 상태신호는
    상기 제1모드에서 제1 내지 제N워드라인 중 입력된 어드레스에 대응하는 워드라인이 상기 제K리던던시 워드라인으로 대체된 경우 또는 입력된 어드레스에 대응하는 워드라인이 상기 제1리던던시 워드라인에 인접한 경우 활성화되는 메모리.
KR1020120096580A 2012-08-31 2012-08-31 메모리 및 이를 포함하는 메모리 시스템 KR102003851B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120096580A KR102003851B1 (ko) 2012-08-31 2012-08-31 메모리 및 이를 포함하는 메모리 시스템
US13/840,715 US9013936B2 (en) 2012-08-31 2013-03-15 Memory and memory system including the same
TW102122037A TWI605470B (zh) 2012-08-31 2013-06-20 記憶體及包含其之記憶體系統
CN201310364367.7A CN103680585B (zh) 2012-08-31 2013-08-20 存储器及包含存储器的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120096580A KR102003851B1 (ko) 2012-08-31 2012-08-31 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20140029018A true KR20140029018A (ko) 2014-03-10
KR102003851B1 KR102003851B1 (ko) 2019-10-01

Family

ID=50187451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120096580A KR102003851B1 (ko) 2012-08-31 2012-08-31 메모리 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9013936B2 (ko)
KR (1) KR102003851B1 (ko)
CN (1) CN103680585B (ko)
TW (1) TWI605470B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123447B2 (en) 2013-08-09 2015-09-01 SK Hynix Inc. Memory, memory system including the same and method for operating memory
KR20150112091A (ko) * 2014-03-26 2015-10-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR20150113303A (ko) * 2014-03-27 2015-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치
US9478316B1 (en) 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9627096B2 (en) 2015-04-06 2017-04-18 SK Hynix Inc. Semiconductor memory device
US9627032B2 (en) 2014-07-21 2017-04-18 SK Hynix Inc. Address generation circuit and memory device including the same
US9640241B2 (en) 2015-05-26 2017-05-02 SK Hynix Inc. Memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202547B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
KR20160011021A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160107979A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195299B1 (en) * 1997-11-12 2001-02-27 Nec Corporation Semiconductor memory device having an address exchanging circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005810A (en) 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
TW594775B (en) * 2001-06-04 2004-06-21 Toshiba Corp Semiconductor memory device
US6449200B1 (en) * 2001-07-17 2002-09-10 International Business Machines Corporation Duty-cycle-efficient SRAM cell test
JP2003208796A (ja) * 2002-01-15 2003-07-25 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4033690B2 (ja) * 2002-03-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6894917B2 (en) 2003-01-17 2005-05-17 Etron Technology, Inc. DRAM refresh scheme with flexible frequency for active and standby mode
KR100591760B1 (ko) * 2004-01-09 2006-06-22 삼성전자주식회사 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
KR101096225B1 (ko) * 2008-08-21 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195299B1 (en) * 1997-11-12 2001-02-27 Nec Corporation Semiconductor memory device having an address exchanging circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123447B2 (en) 2013-08-09 2015-09-01 SK Hynix Inc. Memory, memory system including the same and method for operating memory
KR20150112091A (ko) * 2014-03-26 2015-10-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR20150113303A (ko) * 2014-03-27 2015-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치
US9627032B2 (en) 2014-07-21 2017-04-18 SK Hynix Inc. Address generation circuit and memory device including the same
US9627096B2 (en) 2015-04-06 2017-04-18 SK Hynix Inc. Semiconductor memory device
US9640241B2 (en) 2015-05-26 2017-05-02 SK Hynix Inc. Memory device
US9478316B1 (en) 2016-01-08 2016-10-25 SK Hynix Inc. Memory device

Also Published As

Publication number Publication date
US9013936B2 (en) 2015-04-21
TW201409481A (zh) 2014-03-01
US20140063994A1 (en) 2014-03-06
CN103680585A (zh) 2014-03-26
CN103680585B (zh) 2018-05-04
KR102003851B1 (ko) 2019-10-01
TWI605470B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
KR102003851B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9418724B2 (en) Memory and memory system including the same
TWI611421B (zh) 記憶體胞陣列、記憶體及包含其之記憶體系統
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9030897B2 (en) Memory and memory system for preventing degradation of data
WO2020163600A1 (en) Apparatuses and methods for managing row access counts
KR20170058022A (ko) 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20150019317A (ko) 메모리 및 이를 포함 하는 메모리 시스템
US7266032B2 (en) Memory device having low Vpp current consumption
KR100941660B1 (ko) 반도체 기억 장치 및 워드 디코더 제어 방법
KR20160011015A (ko) 어드레스 생성회로 및 이를 포함하는 메모리 장치
JP4563694B2 (ja) 半導体メモリ装置及びワードライン駆動方法。
KR102017736B1 (ko) 코어 회로, 메모리 및 이를 포함하는 메모리 시스템
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR102012375B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20040004101A (ko) 집적 메모리 및 가속화된 피로 동작
KR20140029023A (ko) 메모리 및 메모리 시스템
KR20140080307A (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US7606094B2 (en) Semiconductor memory device and control method thereof
US7274619B2 (en) Wordline enable circuit in semiconductor memory device and method thereof
US11837276B2 (en) Apparatuses and methods for 1T and 2T memory cell architectures
US11935588B2 (en) Memory device, and method for driving memory
KR101708873B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right