KR20140011656A - 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법 - Google Patents

칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법 Download PDF

Info

Publication number
KR20140011656A
KR20140011656A KR20120078298A KR20120078298A KR20140011656A KR 20140011656 A KR20140011656 A KR 20140011656A KR 20120078298 A KR20120078298 A KR 20120078298A KR 20120078298 A KR20120078298 A KR 20120078298A KR 20140011656 A KR20140011656 A KR 20140011656A
Authority
KR
South Korea
Prior art keywords
conductive pattern
substrate
pad
electrically connected
chip
Prior art date
Application number
KR20120078298A
Other languages
English (en)
Other versions
KR101882700B1 (ko
Inventor
이대근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120078298A priority Critical patent/KR101882700B1/ko
Priority to US13/659,061 priority patent/US9013197B2/en
Publication of KR20140011656A publication Critical patent/KR20140011656A/ko
Application granted granted Critical
Publication of KR101882700B1 publication Critical patent/KR101882700B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법 이 제공된다. 칩온글래스 기판DMS 기판, IC 소자와의 전기적 결합을 위해 기판에 형성되는 제1 패드 내지 제3 패드, 제1 패드와 전기적으로 연결되고, 기판에 형성되는 제1 도전성 패턴, 제2 패드와 전기적으로 연결되고, 기판에 형성되는 제2 도전성 패턴 및 제3 도전성 패턴, 제3 패드와 전기적으로 연결되고, 기판에 형성되는 제4 도전성 패턴을 포함하되, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 일단은 제1 패드 내지 제3 패드 각각과 전기적으로 연결되고, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)된다.

Description

칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법{CHIP ON GLASS SUBSTRATE AND METHOD FOR MEASUREING CONNECTION RESISTANCE OF THE SAME}
칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법에 관한 것으로서, 보다 상세하게는 압착부의 접속 저항을 용이하고 정확하게 측정할 수 있는 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법에 관한 것이다.
최근 들어, 전자 장치의 경량화 및 박형화 추세에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구의 충족을 위해 다양한 플랫 패널 표시 장치(Flat Panel Display)의 개발 및 대중화가 급속히 이루어지고 있다.
액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 등은 이러한 플랫 패널 표시 장치의 하나로, 화상을 표시하는 표시 패널과 이를 구동하기 위한 구동 소자로 구성된다. 여기서, 구동소자는 표시 패널을 구동시키기 위한 칩 또는 기판, 예를 들면, 집적회로(IC) 소자, 연성인쇄회로기판(FPC) 등으로서, 패드 영역과 외부 구동회로와의 칩온글래스(chip on glass; COG) 형태로 연결된다.
이와 같이, 칩온글래스 형태로 압착되는 제품에 있어서, 압착 상태의 안정성을 검증하기 위해 접속 저항을 측정하는 것은 규격을 만족시키지 못하는 제품을 검사하기 위해 매우 중요하다.
이에, 본 발명이 해결하려는 과제는 압착 상태가 안정적인지 여부를 확인하기 위해 정확하게 접속 저항을 측정할 수 있는 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 칩온글래스 기판은 기판, IC 소자와의 전기적 결합을 위해 기판에 형성되는 제1 패드 내지 제3 패드, 제1 패드와 전기적으로 연결되고, 기판에 형성되는 제1 도전성 패턴, 제2 패드와 전기적으로 연결되고, 기판에 형성되는 제2 도전성 패턴 및 제3 도전성 패턴, 제3 패드와 전기적으로 연결되고, 기판에 형성되는 제4 도전성 패턴을 포함하되, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 일단은 제1 패드 내지 상기 제3 패드 각각과 전기적으로 연결되고, 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)된다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 칩온글래스 기판은 기판, IC 소자와의 전기적 결합을 위해 기판에 형성되는 제1 패드 내지 제4 패드, 제1 패드 내지 제4 패드 각각과 전기적으로 연결되고, 기판에 형성되는 제1 도전성 패턴 내지 제4 도전성 패턴을 포함하되, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 일단은 제1 패드 내지 제4 패드 각각과 전기적으로 연결되고, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)된다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 접속 저항 측정 방법은 기판에 제1 패드 내지 제3 패드를 형성하는 단계, 기판에 제1 패드와 전기적으로 연결되는 제1 도전성 패턴을 형성하는 단계, 기판에 제2 패드와 전기적으로 연결되는 제2 도전성 패턴 및 제3 도전성 패턴를 형성하는 단계, 기판에 제3 패드와 전기적으로 연결되는 제4 도전성 패턴을 형성하는 단계, 제1 범프 내지 제3 범프가 형성되는 IC 소자를 기판 상에 압착시키는 단계, 기판과 IC 소자 사이의 접속 저항을 측정하는 단계를 포함하되, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 일단은 제1 패드 내지 제3 패드 각각과 전기적으로 연결되고, 제1 도전성 패턴 내지 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 압착 상태가 안정적인지 여부를 확인하기 위해 정확하게 접속 저항을 측정할 수 있는 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법을 제공할 수 있다.
도 1 및 도 2는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 개념도들이다.
도 3 및 도 4는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 단면도들이다.
도 5는 본 발명의 일 실시에에 따른 칩온글래스 기판의 접속 저항 측정을 설명하기 위한 개념도이다.
도 6 및 도 7은 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 개념도들이다.
도 8 및 도 9는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 칩온글래스 기판의 접속 저항 측정을 설명하기 위한 개념도이다.
도 11은 본 발명의 일 실시예에 따른 칩온글래스 기판의 접속 저항 측정 방법의 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1 및 도 2는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 개념도들이다. 도 1을 참조하면, 칩온글래스 기판(100)은 기판(10), 제1 패드 내지 제3 패드(21, 22, 23) 및 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)을 포함한다. 또한, 도 2에서는 칩온글래스 기판(100)에 별도의 IC 소자(40)가 전기적으로 결합된 상태를 도시한다.
도 1 및 도 2를 참조하면, 칩온글래스 기판(100)은 베이스 부재로서 기판(10)을 포함한다. 기판(10)은 절연 물질로 이루어지는 기판으로서, 예를 들어, 유리 또는 플라스틱의 절연 물질로 이루어질 수 있다.
기판(10) 상에는 다양한 배선 패턴 또는 다양한 도전성 패턴 등이 형성될 수 있다. 기판(10) 상에 형성되는 배선 패턴 또는 도전성 패턴 등은 기판(10) 상에 형성되는 또는 탑재되는 장치적 구성이 어떠한 기능을 수행하는지에 따라 다양하게 변형될 수 있다. 본 명세서에서는 설명의 편의를 위해 기판(10) 상에 표시 패널이 배치되어, 표시 장치로서 기능하는 것을 전제로 하여 설명하지만, 이에 제한되지 않고 다양한 장치로서 기능할 수 있음은 자명하다.
도 2를 참조하면, 기판(10) 상에 표시 패널이 배치되어 표시 패널로 구동되는 경우, 표시 패널에 데이터 신호와 구동 신호를 공급하기 위한 별도의 IC 소자(40)가 기판(10) 상에 압착될 수 있다. 이러한 별도의 IC 소자(40)와 기판(10) 상에 배치된 표시 패널과의 전기적 결합을 위해 기판(10) 상에는 제1 패드 내지 제3 패드(21, 22, 23)가 형성된다. 도 1 및 도 2에서는 설명의 편의를 위해 제1 패드 내지 제3 패드(21, 22, 23)를 사각형 형태로 도시하였으나, 이에 제한되지 않는다. 제1 패드 내지 제3 패드(21, 22, 23)에 대한 보다 상세한 설명은 후술한다.
기판(10)과 IC 소자(40) 사이의 접속 저항 측정을 위해, 기판(10) 상에 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)이 형성된다. 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)은 임의의 도전성 물질로 형성될 수 있고, 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)은 제1 패드 내지 제3 패드(21, 22, 23)와 실질적으로 동일한 물질로, 실질적으로 동시에 형성될 수도 있다. 도 1 및 도 2에서는 설명의 편의를 위해 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)을 사각형 형태로 도시하였으나, 이에 제한되지 않는다.
도 1을 참조하면, 제1 도전성 패턴(31)은 제1 패드(21)와 전기적으로 연결되고, 제2 도전성 패턴(32) 및 제3 도전성 패턴(33)은 제2 패드(22)와 전기적으로 연결되고, 제4 도전성 패턴(34)은 제3 패드(23)와 전기적으로 연결된다.
제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)은 더미(dummy) 패턴일 수 있다. 여기서, 더미 패턴이란 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)이 접속 저항 측정에만 사용된다는 것을 의미하는 것이다. 따라서, 제1 도전성 패턴(31)의 일단은 제1 패드(21)와 전기적으로 연결되는 반면, 제1 도전성 패턴(31)의 타단은 전기적으로 플로팅(floating)되고, 제2 도전성 패턴(32)의 일단은 제2 패드(22)와 전기적으로 연결되는 반면, 제2 도전성 패턴(32)의 타단은 전기적으로 플로팅되고, 제3 도전성 패턴(33)의 일단은 제2 패드(22)와 전기적으로 연결되는 반면, 제3 도전성 패턴(33)의 타단은 전기적으로 플로팅되고, 제4 도전성 패턴(34)의 일단은 제3 패드(23)와 전기적으로 연결되는 반면, 제4 도전성 패턴(34)의 타단은 전기적으로 플로팅될 수 있다.
기판(10) 상에는 제1 패드 내지 제3 패드(21, 22, 23) 각각과 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34) 각각을 전기적으로 연결시키기 위해 배선 패턴(60)이 형성될 수 있다. 배선 패턴(60)은 도전성 물질로 형성될 수 있고, 몇몇 실시에에서는 라인온글래스(LOG) 방식으로 기판(10) 위에 직접 접착될 수 있다.
도 2를 참조하면, 기판(10) 상에 표시 패널이 배치되어 표시 패널로 구동되는 경우, 표시 패널에 데이터 신호와 구동 신호를 공급하기 위한 별도의 IC 소자(40)가 기판(10) 상에 압착될 수 있다. 기판(10)과 IC 소자(40)의 압착 관계에 대한 보다 상세한 설명을 위해 도 3 및 도 4를 참조한다.
도 3 및 도 4는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 단면도들이다. 도 3 및 도 4를 참조하면, 기판(10) 상에는 도전성 물질로 이루어진 제1 패드의 단자 내지 제3 패드의 단자(21a, 22a, 23a)가 형성되고, 제1 패드의 단자 내지 제3 패드의 단자(21a, 22a, 23a) 상에는 절연막(11)이 형성될 수 있다. 절연막(11)은 제1 패드의 단자 내지 제3 패드의 단자(21a, 22a, 23a)의 일부 영역을 개구시키는 비아홀을 포함할 수 있고, 절연막(11) 상에 형성되는 제1 패드의 도전막 내지 제3 패드의 도전막(21b, 22b, 23b)은 각각 비아홀을 통해 제1 패드의 단자 내지 제3 패드의 단자(21a, 22a, 23a)와 전기적으로 연결된다. 제1 패드의 도전막 내지 제3 패드의 도전막(21b, 22b, 23b)은 IC 소자(40)로부터 전기적 신호를 입력받아 표시 패널로 전달할 수 있으며, 예를 들어, 기판(10) 상에 표시 패널이 배치되는 경우, 게이트 라인 도는 데이터 라인일 수 있다.
이와 같이, 기판(10)상에 형성된 제1 패드의 단자(21a)와, 제1 패드의 단자(21a)와 비아홀을 통해 전기적으로 연결되는 제1 패드의 도전막(21b)이 제1 패드(21)를 구성하고, 제2 패드 내지 제3 패드(22, 23) 또한 동일한 방식으로 구성된다.
도 3을 참조하면, IC 소자(40)에는 제1 범프 내지 제3 범프(41, 42, 43)가 형성될 수 있다. 제1 범프 내지 제3 범프(41, 42, 43)는 IC 소자(40)로부터의 전기적 신호를 기판(10)에 전달하기 위한 구성으로, 도전성 물질로 이루어질 수 있다. 제1 범프 내지 제3 범프(41, 42, 43)는 전기적으로 연결될 수 있다. 몇몇 실시예에서, 제1 범프 내지 제3 범프(41, 42, 43)는 IC 소자(40) 내부의 배선을 통해 전기적으로 연결될 수도 있다.
제1 범프 내지 제3 범프(41, 42, 43) 각각과 제1 패드 내지 제3 패드(21, 22, 23) 각각은 전기적으로 연결될 수 있다. 도 3을 참조하면, 기판(10)과 IC 소자(40) 사이에는 다수의 도전 입자(51)가 함유되어 있는 접착수지인 이방성 도전 필름(ACF; 50)가 도포되고, 기판(10)과 IC 소자(40)는 압착될 수 있다. 기판(10)과 IC 소자(40)가 압착되면, 이방성 도전 필름(50)에 함유된 도전 입자(51) 중 제1 범프(41)와 제1 패드(21) 사이에 위치하는 도전 입자(51)가 제1 범프(41)와 제1 패드(21)를 상호 연결함으로써, 제1 범프(41)와 제1 패드(21)는 전기적으로 연결될 수 있다. 또한, 제2 범프(42) 및 제3 범프(43) 각각과 제2 패드(22) 및 제3 패드(23) 각각도 동일한 방식으로 전기적으로 연결될 수 있다. 몇몇 실시예에서, 제1 패드 내지 제4 패드(21, 22, 23, 24) 각각과 제1 범프 내지 제3 범프(41, 42, 43) 각각은 도전 입자가 함유된 이방성 도전 필름(ACF)와는 상이하나 전기적 물리적으로 동일한 기능을 하는 재료 사용하여 전기적으로 연결될 수도 있다.
도 4를 참조하면, IC 소자(40)에는 단일 범프(45)가 형성될 수 있다. 단일 범프(45)는 IC 소자(40)로부터의 전기적 신호를 기판(10)에 전달하기 위한 구성으로, 도전성 물질로 이루어질 수 있다.
단일 범프(45)는 제1 패드 내지 제3 패드(21, 22, 23) 모두와 전기적으로 연결될 수 있다. 도 4를 참조하면, 기판(10)과 IC 소자(40) 사이에는 다수의 도전 입자(51)가 함유되어 있는 접착수지인 이방성 도전 필름(50)가 도포되고, 기판(10)과 IC 소자(40)는 압착될 수 있다. 기판(10)과 IC 소자(40)가 압착되면, 이방성 도전 필름(50)에 함유된 도전 입자(51) 중 단일 범프(45)와 제1 패드(21) 사이에 위치하는 도전 입자(51)가 제1 범프(41)와 제1 패드(21)를 상호 연결함으로써, 단일 범프(45)와 제1 패드(21)는 전기적으로 연결될 수 있다. 또한, 단일 범프(45)와 제2 패드(22) 및 제3 패드(23)도 동일한 방식으로 전기적으로 연결될 수 있다.
이하, 칩온글래스 기판(100)에서의 접속 저항을 측정하는 것에 대한 보다 상세히 설명하기 위해 도 5를 참조한다.
도 5는 본 발명의 일 실시에에 따른 칩온글래스 기판의 접속 저항 측정을 설명하기 위한 개념도이다.
도 3에서는 IC 소자(40)의 제1 범프 내지 제3 범프(41, 42, 43)는 전기적으로 연결되고, 도 4에서는 IC 소자(40)에 단일 범프(45)가 형성되므로, 결국 도 3의 제1 범프 내지 제3 범프(41, 42, 43)와 도 4의 단일 범프(45)는 동일하게 기능할 수 있다. 이하에서는, 설명의 편의를 위해 칩온글래스 기판(100)의 접속 저항 측정을 도 3의 실시예를 바탕으로 설명하나, 도 4의 경우도 동일하게 측정될 수 있음은 자명하다.
IC 소자(40)의 제1 범프 내지 제3 범프(41, 42, 43)는 전기적으로 연결되고, 제1 범프 내지 제3 범프(41, 42, 43) 각각과 제1 패드 내지 제3 패드(21, 22, 23) 각각은 전기적으로 연결되므로, 제1 패드 내지 제3 패드(21, 22, 23) 각각은 전기적으로 쇼트(short)되고, 보다 상세하게, 제1 패드 내지 제3 패드(21, 22, 23)는 IC 소자(40)에서 전기적으로 연결된 제1 범프 내지 제3 범프(41, 42, 43)로부터 연장한 3개의 배선이라고 볼 수도 있다. 또한, 제1 도전성 패턴(31)은 제1 패드(21)와 전기적으로 연결되고, 제2 도전성 패턴(32) 및 제3 도전성 패턴(33)은 제2 패드(22)와 전기적으로 연결되고, 제4 도전성 패턴(34)은 제3 패드(23)와 전기적으로 연결되므로, 제1 도전성 패턴 내지 제4 도전성 패턴(31, 32, 33, 34)은 제1 범프 내지 제3 범프(41, 42, 43)로부터 연장한 4개의 배선이라고 볼 수도 있다. 도 5를 참조하면, 상술한 바와 같은 연결관계를 개략적으로 도시하였다.
칩온글래스 기판(100)의 접속 저항, 즉, 기판(10)과 IC 소자(40) 사이의 접속 저항은 4프로브 저항 측정 방식에 의해 측정될 수 있다. 4프로브 저항 측정 방식은 저항을 측정하고자 하는 해당 부분에 4개의 프로브 핀, 즉 4개의 단자를 접속시키고 각각의 프로브 핀으로부터의 출력에 기초하여 저항값을 연산하는 방식이다. 4개의 프로브 핀 중 2개의 프로브 핀은 전류 프로브 핀으로서 측정 대상에 정전류를 흐르게 하고, 이에 의해 측정 대상의 양단에 발생하는 전압을 나머지 2개의 프로브 핀인 전압 프로브 핀을 통해 측정할 수 있다. 이 때, 전류 프로브 핀 사이에 흐르는 전류값과, 전압 프로브 핀을 통해 측정되는 전압값에 기초하여 측정 대상의 저항값을 측정할 수 있다.
4프로브 저항 측정 방식을 사용하여, 칩온글래스 기판(100)의 접속 저항을 측정하기 위해, 제1 도전성 패턴(31) 및 제2 도전성 패턴(32)에는 전류원(70)이 연결되고, 제4 도전성 패턴(34) 및 제3 도전성 패턴(33)에는 전압 측정부(80)가 연결될 수 있다. 즉, 전류 프로브 핀이 제1 도전성 패턴(31) 및 제2 도전성 패턴(32)에 연결되고, 전압 프로브 핀이 제4 도전성 패턴(34) 및 제3 도전성 패턴(33)에 연결될 수 있다. 측정자는 전류원(70)을 통해 일정 전류값을 입력하여 제1 도전성 패턴(31)과 제2 도전성 패턴(32) 사이에 전류가 흐르게 할 수 있고, 이 전류는 기판(10)과 IC 소자(40)의 결합 부분에 흐를 수 있다. 또한, 측정자는 제4 도전성 패턴(34)과 제3 도전성 패턴(33) 양단의 전압을 전압 측정부(80)로부터 측정할 수 있다. 따라서, 기판(10)과 IC 소자(40) 사이의 접속 저항은 전류원(70)으로부터 인가되는 전류값 및 전압 측정부(80)로부터 측정된 전압값에 기초하여 측정될 수 있다.
본 발명의 다양한 실시예들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 정량적으로 측정할 수 있다. 종래에는 압착부의 접속 상태가 안정적인지를 확인하기 위해 전극의 눌림 상태를 인간의 목시 검사를 통해 판단하거나, 특정 비젼 시스템을 통한 명암비를 사용하여 레벨을 판단하는 방식으로 압착부의 접속 상태의 안정 여부를 판단할 수 있었다. 그러나, 인간의 목시 검사는 측정자에 따라 주관적인 판단을 내릴 수 있고, 비젼 시스템을 이용하는 경우에도 측정의 정확성을 담보할 수 없었다. 이에, 본 발명의 다양한 실시에들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 측정하기 위한 별도의 도전성 패턴을 형성하고, 도전성 패턴을 통해 정량적으로 접속 저항을 측정할 수 있고, 이에 따라 압착부의 접속 상태의 안정 여부 또한 정확하게 판단할 수 있다.
도 6 및 도 7은 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 개념도들이다. 도 6을 참조하면, 칩온글래스 기판(200)은 기판(110), 제1 패드 내지 제4 패드(121, 122, 123, 124) 및 제 1 도전성 패턴 내지 제4 도전성 패턴(131, 132, 133, 134)을 포함한다. 또한, 도 7에서는 칩온글래스 기판(200)에 별도의 IC 소자(140)가 전기적으로 결합된 상태를 도시한다. 기판(110), 배선 패턴(160) 및 제1 도전성 패턴 내지 제4 도전성 패턴(131, 132, 133, 134)은 도 1 내지 도 5에 도시된 기판(110), 배선 패턴(160) 및 제1 도전성 패턴 내지 제4 도전성 패턴(131, 132, 133, 134)과 실질적으로 동일하므로, 중복 설명을 생략한다.
기판(110)과 IC 소자(140)의 전기적 결합을 위해 기판(110) 상에는 제1 패드 내지 제4 패드(121, 122, 123, 124)가 형성되고, 제1 패드 내지 제4 패드(121, 122, 123, 124) 각각은 제1 도전성 패턴 내지 제4 도전성 패턴(131, 132, 133, 134) 각각과 전기적으로 연결된다. 즉, 제1 도전성 패턴(131)의 일단은 제1 패드(121)와 전기적으로 연결되는 반면, 제1 도전성 패턴(131)의 타단은 전기적으로 플로팅(floating)되고, 제2 도전성 패턴(132)의 일단은 제2 패드(122)와 전기적으로 연결되는 반면, 제2 도전성 패턴(132)의 타단은 전기적으로 플로팅되고, 제3 도전성 패턴(133)의 일단은 제3 패드(123)와 전기적으로 연결되는 반면, 제3 도전성 패턴(133)의 타단은 전기적으로 플로팅되고, 제4 도전성 패턴(134)의 일단은 제4 패드(124)와 전기적으로 연결되는 반면, 제4 도전성 패턴(134)의 타단은 전기적으로 플로팅될 수 있다.
도 7을 참조하면, 기판(110) 상에 표시 패널이 배치되어 표시 패널로 구동되는 경우, 표시 패널에 데이터 신호와 구동 신호를 공급하기 위한 별도의 IC 소자(140)가 기판(110) 상에 압착될 수 있다. 기판(110)과 IC 소자(140)의 압착 관계에 대한 보다 상세한 설명을 위해 도 8 및 도 9를 참조한다.
도 8 및 도 9는 본 발명의 다양한 실시예들에 따른 칩온글래스 기판의 단면도들이다.
먼저, 도 8을 참조하면, 기판(110)에 형성되는 패드가 제1 패드 내지 제4 패드(121, 122, 123, 124)로서 개수가 4개이고, IC 소자(140)에 형성되는 범프가 제1 범프 내지 제4 범프(141, 142, 143, 144)로서 개수가 4개라는 점을 제외하면, 도 3에서 설명한 내용과 동일하므로 중복 설명을 생략한다.
다음으로, 도 9를 참조하면, 기판(110)에 형성되는 패드가 제1 패드 내지 제4 패드(121, 122, 123, 124)로서 개수가 4개라는 점을 제외하면, 도 4에서 설명한 내용과 동일하므로 중복 설명을 생략한다.
이하, 칩온글래스 기판(200)에서의 접속 저항을 측정하는 것에 대한 보다 상세히 설명하기 위해 도 10을 참조한다.
도 10은 본 발명의 다른 실시예에 따른 칩온글래스 기판의 접속 저항 측정을 설명하기 위한 개념도이다.
도 8에서는 IC 소자(140)의 제1 범프 내지 제4 범프(141, 142, 143, 144)는 전기적으로 연결되고, 도 9에서는 IC 소자(140)에 단일 범프(145)가 형성되므로, 결국 도 8의 제1 범프 내지 제4 범프(141, 142, 143, 144)와 도 9의 단일 범프(145)는 동일하게 기능할 수 있다. 이하에서는, 설명의 편의를 위해 칩온글래스 기판(200)의 접속 저항 측정을 도 8의 실시예를 바탕으로 설명하나, 도 9의 경우도 동일하게 측정될 수 있음은 자명하다.
IC 소자(140)의 제1 범프 내지 제4 범프(141, 142, 143, 144)는 전기적으로 연결되고, 제1 범프 내지 제4 범프(141, 142, 143, 144) 각각과 제1 패드 내지 제4 패드(121, 122, 123, 124) 각각은 전기적으로 연결되므로, 제1 패드 내지 제4 패드(121, 122, 123, 124) 각각은 전기적으로 쇼트되고, 보다 상세하게, 제1 패드 내지 제4 패드(121, 122, 123, 124)는 IC 소자(140)에서 전기적으로 연결된 제1 범프 내지 제4 범프(141, 142, 143, 144)로부터 연장한 4개의 배선이라고 볼 수도 있다. 또한, 제1 도전성 패턴(131)은 제1 패드(121)와 전기적으로 연결되고, 제2 도전성 패턴(132)은 제2 패드(122)와 전기적으로 연결되고, 제3 도전성 패턴(133)은 제3 패드(123)와 전기적으로 연결되고, 제4 도전성 패턴(134)은 제4 패드(124)와 전기적으로 연결되므로, 제1 도전성 패턴 내지 제4 도전성 패턴(131, 132, 133, 134)은 제1 범프 내지 제4 범프(141, 142, 143, 144)로부터 연장한 4개의 배선이라고 볼 수도 있다. 도 10을 참조하면, 상술한 바와 같은 연결관계를 개략적으로 도시하였다.
칩온글래스 기판(200)의 접속 저항, 즉, 기판(110)과 IC 소자(140) 사이의 접속 저항은 4프로브 저항 측정 방식에 의해 측정될 수 있다. 칩온글래스 기판(200)의 접속 저항을 측정하기 위해, 제1 도전성 패턴(131) 및 제2 도전성 패턴(132)에는 전류원(170)이 연결되고, 제4 도전성 패턴(134) 및 제3 도전성 패턴(133)에는 전압 측정부(180)가 연결될 수 있다. 즉, 전류 프로브 핀이 제1 도전성 패턴(131) 및 제2 도전성 패턴(132)에 연결되고, 전압 프로브 핀이 제4 도전성 패턴(134) 및 제3 도전성 패턴(133)에 연결될 수 있다. 측정자는 전류원(170)을 통해 일정 전류값을 입력하여 제1 도전성 패턴(131)과 제2 도전성 패턴(132) 사이에 전류가 흐르게 할 수 있고, 이 전류는 기판(110)과 IC 소자(140)의 결합 부분에 흐를 수 있다. 또한, 측정자는 제4 도전성 패턴(134)과 제3 도전성 패턴(133) 양단의 전압을 전압 측정부(180)로부터 측정할 수 있다. 따라서, 기판(110)과 IC 소자(140) 사이의 접속 저항은 전류원(70)으로부터 인가되는 전류값 및 전압 측정부(180)로부터 측정된 전압값에 기초하여 측정될 수 있다.
본 발명의 다양한 실시예들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 정량적으로 측정할 수 있다. 종래에는 압착부의 접속 상태가 안정적인지를 확인하기 위해 전극의 눌림 상태를 인간의 목시 검사를 통해 판단하거나, 특정 비젼 시스템을 통한 명암비를 사용하여 레벨을 판단하는 방식으로 압착부의 접속 상태의 안정 여부를 판단할 수 있었다. 그러나, 인간의 목시 검사는 측정자에 따라 주관적인 판단을 내릴 수 있고, 비젼 시스템을 이용하는 경우에도 측정의 정확성을 담보할 수 없었다. 이에, 본 발명의 다양한 실시에들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 측정하기 위한 별도의 도전성 패턴을 형성하고, 도전성 패턴을 통해 정량적으로 접속 저항을 측정할 수 있고, 이에 따라 압착부의 접속 상태의 안정 여부 또한 정확하게 판단할 수 있다.
도 11은 본 발명의 일 실시예에 따른 칩온글래스 기판의 접속 저항 측정 방법의 순서도이다.
먼저, 기판에 제1 패드 내지 제3 패드를 형성한다(S110). 기판에 제1 패드 내지 제3 패드를 형성하는 것은 도 1 내지 도 10의 기판에 제1 패드 내지 제3 패드를 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
이어서, 기판에 제1 패드와 전기적으로 연결되는 제1 도전성 패턴을 형성하고(S111), 기판에 제2 패드와 전기적으로 연결되는 제2 도전성 패턴 및 제3 도전성 패턴를 형성하며(S112), 기판에 제3 패드와 전기적으로 연결되는 제4 도전성 패턴을 형성한다(S113). 도 11에서는 설명의 편의를 위해 제1 도전성 패턴, 제2 도전성 패턴 및 제3 도전성 패턴, 제4 도전성 패턴의 순서로 형성되는 것으로 도시하였으나, 이에 제한되지 않고, 제1 도전성 패턴 내지 제4 도전성 패턴은 동시에 형성될 수 있다. 또한, 제1 도전성 패턴 내지 제4 도전성 패턴은 제1 패드 내지 제3 패드와도 동시에 형성될 수 있다. 제1 도전성 패턴 내지 제4 도전성 패턴은 도 1 내지 도 10의 제1 도전성 패턴 내지 제4 도전성 패턴과 실질적으로 동일하므로 중복 설명을 생략한다.
이어서, 제1 범프 내지 제3 범프가 형성되는 IC 소자를 기판 상에 압착시킨다(S114). 제1 범프 내지 제3 범프 및 기판과 IC 소자의 압착에 따른 배치 관계는 도 1 내지 도 10의 제1 범프 내지 제3 범프 및 기판과 IC 소자의 압착에 따른 배치 관계와 실질적으로 동일하므로 중복 설명을 생략한다.
이어서, 기판과 IC 소자 사이의 접속 저항을 측정한다(S115). 기판과 IC 소자 사이의 접속 저항을 측정하는 것은 도 1 내지 도 10의 기판과 IC 소자 사이의 접속 저항을 측정하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
본 발명의 다양한 실시예들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 정량적으로 측정할 수 있다. 종래에는 압착부의 접속 상태가 안정적인지를 확인하기 위해 전극의 눌림 상태를 인간의 목시 검사를 통해 판단하거나, 특정 비젼 시스템을 통한 명암비를 사용하여 레벨을 판단하는 방식으로 압착부의 접속 상태의 안정 여부를 판단할 수 있었다. 그러나, 인간의 목시 검사는 측정자에 따라 주관적인 판단을 내릴 수 있고, 비젼 시스템을 이용하는 경우에도 측정의 정확성을 담보할 수 없었다. 이에, 본 발명의 다양한 실시에들에 따른 칩온글래스 기판 및 칩온글래스 기판의 접속 저항 측정 방법은 접속 저항을 측정하기 위한 별도의 도전성 패턴을 형성하고, 도전성 패턴을 통해 정량적으로 접속 저항을 측정할 수 있고, 이에 따라 압착부의 접속 상태의 안정 여부 또한 정확하게 판단할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 110: 기판
11, 111: 절연막
21, 121: 제1 패드
21a, 121a: 제1 패드의 단자
21b, 121b: 제1 패드의 도전막
22, 122: 제2 패드
22a, 122a: 제2 패드의 단자
22b, 122b: 제2 패드의 도전막
23, 123: 제3 패드
23a, 123a: 제3 패드의 단자
23b, 123b: 제3 패드의 도전막
124: 제4 패드
124a: 제4 패드의 단자
124b: 제4 패드의 도전막
31, 131: 제1 도전성 패턴
32, 132: 제2 도전성 패턴
33, 133: 제3 도전성 패턴
34, 134: 제4 도전성 패턴
40, 140: IC 소자
41, 141: 제1 범프
42, 142: 제2 범프
43, 143: 제3 범프
144: 제4 범프
45, 145: 단일 범프
50, 150: 이방성 도전 필름
51, 151: 도전 입자
60, 160: 배선 패턴
70, 170: 전류원
80, 180: 전압 측정부
100, 200: 칩온글래스 기판

Claims (21)

  1. 기판;
    IC 소자와의 전기적 결합을 위해 상기 기판에 형성되는 제1 패드 내지 제3 패드;
    상기 제1 패드와 전기적으로 연결되고, 상기 기판에 형성되는 제1 도전성 패턴;
    상기 제2 패드와 전기적으로 연결되고, 상기 기판에 형성되는 제2 도전성 패턴 및 제3 도전성 패턴;
    상기 제3 패드와 전기적으로 연결되고, 상기 기판에 형성되는 제4 도전성 패턴을 포함하되,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 일단은 상기 제1 패드 내지 상기 제3 패드 각각과 전기적으로 연결되고,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)되는 칩온글래스(chip on glass) 기판.
  2. 제1항에 있어서,
    상기 제1 패드 내지 상기 제3 패드 각각과 전기적으로 연결되는 제1 범프 내지 제3 범프가 형성되는 IC 소자를 더 포함하되,
    상기 제1 범프 내지 상기 제3 범프는 전기적으로 연결되는 칩온글래스 기판.
  3. 제2항에 있어서,
    상기 제1 도전성 패턴 및 상기 제2 도전성 패턴에는 전류원이 연결되고,
    상기 제4 도전성 패턴 및 상기 제3 도전성 패턴에는 전압 측정부가 연결되는 칩온글래스 기판.
  4. 제3항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 상기 전류원으로부터 인가되는 전류값 및 상기 전압 측정부로부터 측정된 전압값에 기초하여 측정되는 칩온글래스 기판.
  5. 제3항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 4프로브 저항 측정 방식에 의해 측정되는 칩온글래스 기판.
  6. 제2항에 있어서,
    상기 제1 패드 내지 상기 제3 패드 각각과 상기 제1 범프 내지 상기 제3 범프 각각은 도전 입자가 함유된 이방성 도전 필름(ACF)을 통하여 전기적으로 연결되는 칩온글래스 기판.
  7. 제1항에 있어서,
    상기 제1 패드 내지 상기 제3 패드와 전기적으로 연결되는 단일 범프가 형성되는 IC 소자를 더 포함하는 칩온글래스 기판.
  8. 제7항에 있어서,
    상기 제1 도전성 패턴 및 상기 제2 도전성 패턴에는 전류원이 연결되고,
    상기 제4 도전성 패턴 및 상기 제3 도전성 패턴에는 전압 측정부가 연결되는 칩온글래스 기판.
  9. 제8항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 상기 전류원으로부터 인가되는 전류값 및 상기 전압 측정부로부터 측정된 전압값에 기초하여 측정되는 칩온글래스 기판.
  10. 기판;
    IC 소자와의 전기적 결합을 위해 상기 기판에 형성되는 제1 패드 내지 제4 패드;
    상기 제1 패드 내지 상기 제4 패드 각각과 전기적으로 연결되고, 상기 기판에 형성되는 제1 도전성 패턴 내지 제4 도전성 패턴을 포함하되,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 일단은 상기 제1 패드 내지 상기 제4 패드 각각과 전기적으로 연결되고,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)되는 칩온글래스(chip on glass) 기판.
  11. 제10항에 있어서,
    상기 제1 패드 내지 상기 제4 패드 각각과 전기적으로 연결되는 제1 범프 내지 제4 범프가 형성되는 IC 소자를 더 포함하되,
    상기 제1 범프 내지 상기 제4 범프는 전기적으로 연결되는 칩온글래스 기판.
  12. 제11항에 있어서,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 중 2개의 도전성 패턴에는 전류원이 연결되고,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 중 다른 2개의 도전성 패턴에는 전압 측정부가 연결되는 칩온글래스 기판.
  13. 제12항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 상기 전류원으로부터 인가되는 전류값 및 상기 전압 측정부로부터 측정된 전압값에 기초하여 측정되는 칩온글래스 기판.
  14. 제12항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 4프로브 저항 측정 방식에 의해 측정되는 칩온글래스 기판.
  15. 제11항에 있어서,
    상기 제1 패드 내지 상기 제4 패드 각각과 상기 제1 범프 내지 상기 제4 범프 각각은 도전 입자가 함유된 이방성 도전 필름(ACF)을 통하여 전기적으로 연결되는 칩온글래스 기판.
  16. 제10항에 있어서,
    상기 제1 패드 내지 상기 제4 패드와 전기적으로 연결되는 단일 범프가 형성되는 IC 소자를 더 포함하는 칩온글래스 기판.
  17. 제16항에 있어서,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 중 2개의 도전성 패턴에는 전류원이 연결되고,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 중 다른 2개의 도전성 패턴에는 전압 측정부가 연결되는 칩온글래스 기판.
  18. 제17항에 있어서,
    상기 기판과 상기 IC 소자 사이의 접속 저항은 상기 전류원으로부터 인가되는 전류값 및 상기 전압 측정부로부터 측정된 전압값에 기초하여 측정되는 칩온글래스 기판.
  19. 기판에 제1 패드 내지 제3 패드를 형성하는 단계;
    상기 기판에 상기 제1 패드와 전기적으로 연결되는 제1 도전성 패턴을 형성하는 단계;
    상기 기판에 상기 제2 패드와 전기적으로 연결되는 제2 도전성 패턴 및 제3 도전성 패턴를 형성하는 단계;
    상기 기판에 상기 제3 패드와 전기적으로 연결되는 제4 도전성 패턴을 형성하는 단계;
    제1 범프 내지 제3 범프가 형성되는 IC 소자를 상기 기판 상에 압착시키는 단계;
    상기 기판과 상기 IC 소자 사이의 접속 저항을 측정하는 단계를 포함하되,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 일단은 상기 제1 패드 내지 상기 제3 패드 각각과 전기적으로 연결되고,
    상기 제1 도전성 패턴 내지 상기 제4 도전성 패턴 각각의 타단은 전기적으로 플로팅(floating)되는 접속 저항 측정 방법.
  20. 제19항에 있어서,
    상기 압착시키는 단계는 상기 제1 패드 내지 상기 제3 패드 각각을 상기 제1 범프 내지 상기 제3 범프와 전기적으로 연결시키는 단계를 포함하고,
    상기 제1 범프 내지 상기 제3 범프는 전기적으로 연결되는 접속 저항 측정 방법.
  21. 제19항에 있어서,
    상기 접속 저항을 측정하는 단계는 상기 제1 도전성 패턴 및 상기 제2 도전성 패턴에는 전류원을 연결하고, 상기 제4 도전성 패턴 및 상기 제3 도전성 패턴에는 전압 측정부를 연결하며, 상기 전류원으로부터 인가되는 전류값 및 상기 전압 측정부로부터 측정된 전압값에 기초하여 상기 접속 저항을 측정하는 단게를 포함하는 접속 저항 측정 방법.

KR1020120078298A 2012-07-18 2012-07-18 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법 KR101882700B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120078298A KR101882700B1 (ko) 2012-07-18 2012-07-18 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법
US13/659,061 US9013197B2 (en) 2012-07-18 2012-10-24 Chip on glass substrate and method for measuring connection resistance of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078298A KR101882700B1 (ko) 2012-07-18 2012-07-18 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법

Publications (2)

Publication Number Publication Date
KR20140011656A true KR20140011656A (ko) 2014-01-29
KR101882700B1 KR101882700B1 (ko) 2018-07-30

Family

ID=49946028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078298A KR101882700B1 (ko) 2012-07-18 2012-07-18 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법

Country Status (2)

Country Link
US (1) US9013197B2 (ko)
KR (1) KR101882700B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180110710A (ko) * 2017-03-29 2018-10-11 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
WO2019235823A1 (ko) * 2018-06-07 2019-12-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673684B2 (en) 2015-10-02 2017-06-06 E-Circuit Motors, Inc. Structures and methods for thermal management in printed circuit board stators
US9859763B2 (en) 2015-10-02 2018-01-02 E-Circuit Motors, Inc. Structures and methods for controlling losses in printed circuit boards
US11527933B2 (en) 2015-10-02 2022-12-13 E-Circuit Motors, Inc. Stator and rotor design for periodic torque requirements
US9673688B2 (en) 2015-10-02 2017-06-06 E-Circuit Motors, Inc. Apparatus and method for forming a magnet assembly
US10170953B2 (en) 2015-10-02 2019-01-01 E-Circuit Motors, Inc. Planar composite structures and assemblies for axial flux motors and generators
US11121614B2 (en) 2017-06-05 2021-09-14 E-Circuit Motors, Inc. Pre-warped rotors for control of magnet-stator gap in axial flux machines
US9800109B2 (en) 2015-10-02 2017-10-24 E-Circuit Motors, Inc. Structures and methods for controlling losses in printed circuit boards
JP6885612B2 (ja) * 2016-12-01 2021-06-16 日本電産リード株式会社 抵抗測定装置及び抵抗測定方法
US11005322B2 (en) 2017-06-05 2021-05-11 E-Circuit Motors, Inc. Rotor assemblies for axial flux machines
US11831211B2 (en) 2017-06-05 2023-11-28 E-Circuit Motors, Inc. Stator and rotor design for periodic torque requirements
KR102666425B1 (ko) * 2019-07-05 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210036444A (ko) 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시 장치
US11626779B2 (en) 2021-02-17 2023-04-11 E-Circuit Motors, Inc. Planar stator having discrete segments with different winding characteristics
EP4378054A2 (en) 2021-07-30 2024-06-05 E-Circuit Motors, Inc. Magnetic material filled printed circuit boards and printed circuit board stators
US11336130B1 (en) 2021-08-17 2022-05-17 E-Circuit Motors, Inc. Low-loss planar winding configurations for an axial flux machine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062142A1 (en) * 2003-09-23 2005-03-24 Advanced Semiconductor Engineering, Inc. Chip on glass package
US20090231821A1 (en) * 2008-03-07 2009-09-17 Seiko Epson Corporation Head Substrate and Thermal Head Substrate
US20090272974A1 (en) * 2008-04-30 2009-11-05 Samsung Electronics Co., Ltd. Interposer chip and multi-chip package having the interposer chip
US20110215823A1 (en) * 2010-03-03 2011-09-08 Ati Technologies Ulc Apparatus and method for monitoring current flow to integrated circuit in temperature-compensated manner
US20110233763A1 (en) * 2010-03-26 2011-09-29 Pendse Rajendra D Integrated circuit system with stress redistribution layer and method of manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469610B (en) * 2000-12-12 2001-12-21 Siliconware Precision Industries Co Ltd Package structure having testing pads on chip
KR101433615B1 (ko) * 2008-01-25 2014-08-27 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 구비한 표시 패널
US20090294977A1 (en) * 2008-06-02 2009-12-03 Che-Yuan Jao Semiconductor die and bond pad arrangement method thereof
TWI405978B (zh) * 2009-05-19 2013-08-21 Chunghwa Picture Tubes Ltd 阻抗量測裝置、顯示面板及接合阻抗的量測方法
KR101624978B1 (ko) * 2010-05-18 2016-05-30 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062142A1 (en) * 2003-09-23 2005-03-24 Advanced Semiconductor Engineering, Inc. Chip on glass package
US20090231821A1 (en) * 2008-03-07 2009-09-17 Seiko Epson Corporation Head Substrate and Thermal Head Substrate
US20090272974A1 (en) * 2008-04-30 2009-11-05 Samsung Electronics Co., Ltd. Interposer chip and multi-chip package having the interposer chip
US20110215823A1 (en) * 2010-03-03 2011-09-08 Ati Technologies Ulc Apparatus and method for monitoring current flow to integrated circuit in temperature-compensated manner
US20110233763A1 (en) * 2010-03-26 2011-09-29 Pendse Rajendra D Integrated circuit system with stress redistribution layer and method of manufacture thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180110710A (ko) * 2017-03-29 2018-10-11 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
US11121205B2 (en) 2017-03-29 2021-09-14 Samsung Display Co., Ltd. Display panel and display panel test system
KR20220066009A (ko) * 2017-03-29 2022-05-23 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
WO2019235823A1 (ko) * 2018-06-07 2019-12-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20190139354A (ko) * 2018-06-07 2019-12-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112262425A (zh) * 2018-06-07 2021-01-22 三星显示有限公司 显示设备及其制造方法
US11928994B2 (en) 2018-06-07 2024-03-12 Samsung Display Co., Ltd. Display device with crack detection circuitry and manufacturing method thereof

Also Published As

Publication number Publication date
US20140021968A1 (en) 2014-01-23
US9013197B2 (en) 2015-04-21
KR101882700B1 (ko) 2018-07-30

Similar Documents

Publication Publication Date Title
KR101882700B1 (ko) 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법
CN110473469B (zh) 显示设备
US9198291B2 (en) Plastic panel and flat panel display device using the same
KR101765656B1 (ko) 구동 집적회로 및 이를 포함하는 표시장치
JP4036863B2 (ja) 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ
CN103578358B (zh) 塑料显示面板和使用该塑料显示面板的平板显示设备
US8013334B2 (en) Bonding structure of circuit substrate for instant circuit inspecting
US20080006952A1 (en) Misalignment detection devices
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
WO2014046099A1 (ja) 画像表示装置およびその実装検査方法
US12016116B2 (en) Display device and an inspection method of a display device
KR101160076B1 (ko) 패널 테스트를 위한 필름타입 프로브블록
CN108431935A (zh) 用于测试玻璃上芯片粘接质量的系统和方法
CN104144557B (zh) 电子设备的基板及包括该基板的电子设备
TWM466446U (zh) 電性連接組件
KR102493578B1 (ko) 표시장치
KR101510386B1 (ko) 표시패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 표시장치
KR20110121066A (ko) 프로브 유닛의 탐침들로서 사용되는 연성 콘택 필름을 제조하는 방법
CN105974622A (zh) 液晶显示模组及其制造方法、电子装置
KR20170009212A (ko) 영상표시패널 검사용 프로브 유닛
CN113643635A (zh) 测试结构、测试电路、显示面板及显示装置
KR100782454B1 (ko) 평판표시장치 및 이의 검사방법
TWM452479U (zh) 電性連接組件
JP2008241917A (ja) 液晶表示装置
KR20110018595A (ko) 이방 전도성 필름 및 그를 이용한 표시장치 및 그 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant