KR20140009376A - 주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법 - Google Patents

주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법 Download PDF

Info

Publication number
KR20140009376A
KR20140009376A KR1020137024617A KR20137024617A KR20140009376A KR 20140009376 A KR20140009376 A KR 20140009376A KR 1020137024617 A KR1020137024617 A KR 1020137024617A KR 20137024617 A KR20137024617 A KR 20137024617A KR 20140009376 A KR20140009376 A KR 20140009376A
Authority
KR
South Korea
Prior art keywords
tin
tin alloy
sulfonic acid
etchant
excess
Prior art date
Application number
KR1020137024617A
Other languages
English (en)
Other versions
KR101847676B1 (ko
Inventor
닐 우드
디르크 테브스
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140009376A publication Critical patent/KR20140009376A/ko
Application granted granted Critical
Publication of KR101847676B1 publication Critical patent/KR101847676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/40—Alkaline compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 딤플들의 형성을 회피하는 주석 또는 주석 합금으로 채워진 리세스된 구조들의 평탄화를 위한 방법을 개시한다. 이러한 구조들은 전자 디바이스들에서 안정적이고 신뢰성 있는 솔더 접합들을 위한 솔더 성막물들로서 작용할 수 있다.

Description

주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법{PROCESS FOR ETCHING A RECESSED STRUCTURE FILLED WITH TIN OR A TIN ALLOY}
본 발명은 인쇄 회로 기판, IC 기판 등의 제조에 관한 것이고, 특히 주석 및 주석 합금의 식각에 관한 것이다.
주석 및 주석 합금은 인쇄 회로 기판 (PCB) 및 IC 기판과 같은 전자 디바이스들의 제조에서 솔더가능한 표면 또는 솔더 재료로서 오랫동안 사용되어 왔다.
보다 최근의 개발은 전자 디바이스의 리세스된 구조들에 전기도금에 의한 솔더 재료로서의 주석 및 주석 합금의 성막 (depostion) 이다. 주석 또는 주석 합금 성막물은 패턴 도금 또는 패널 도금 중 어느 하나에 의해 도금될 수 있다.
솔더 성막물의 제조를 위한 패널 도금 방법은 EP 2180770 A1에 개시되어 있다.
예를 들어, 구리로 제조된 본딩 패드들을 갖는 기판 표면은 솔더 마스크 재료로 코팅되고, 솔더 마스크 재료에 개구들이 형성되어 본딩 패드들을 노출시킨다. 본 명세서에서 이러한 개구들은 리세스된 구조들로서 칭해진다. 리세스된 구조들의 다른 유형들은 전자 디바이스의 유전체 기판을 통해 레지스트 재료에 또는 이러한 층들 중 하나 이상을 통해 형성된다.
다음, 도전성 시드층이 기판의 표면 전체 및 리세스된 구조들의 표면 상에 성막된다. 그 후, 리세스된 구조들을 채우기 위해 주석 또는 주석 합금이 도전성 시드층 상에 전기도금에 의해 성막된다.
그러나, 주석 또는 주석 합금으로 리세스된 구조들을 완전히 채울 때, 소정 양의 주석 또는 주석 합금은 리세스된 구조들을 덮고 있지 않은 도전성 시드층의 표면 상에 동시에 성막된다. 이러한 주석 또는 주석 합금의 초과층은 리세스된 구조들을 완전히 채우기 위해 항상 필요하다.
다음, 주석 또는 주석 합금으로 채워진 리세스된 구조들 상부의 상기 초과 주석 또는 주석 합금이 제거된다.
이러한 작업은 주석 또는 주석 합금의 표면 상에 리세스된 구조들과 정렬되는 식각 레지스트를 성막한 후 식각 레지스트에 의해 덮이지 않은 주석 또는 주석 합금의 초과층을 식각 제거함으로써 달성될 수 있다. 이러한 프로세스는 US 2006/0219567 A1에 개시되어 있다. 이러한 방법의 문제점은 여러 가지이다: a) 주석 또는 주석 합금으로 채워진 결과의 리세스된 구조들이 주위의 솔더 마스크 재료의 높이를 초과하는 높이를 갖는다. 이것은 후속 프로세스 단계들에서 부가 솔더 재료의 (스크린) 인쇄에 의해 성막되는 솔더 재료의 오정렬을 유도하며, b) 이러한 프로세스는 몇몇 추가 프로세스 단계들을 필요로 한다.
EP 2180770 A1에 개시된 솔더 성막물들의 제조를 위한 패널 도금 방법은 식각 레지스트가 요구되지 않는 그러한 정도로 제어될 수 있는 주석 또는 주석 합금들의 식각액을 필요로 한다. 식각 어택은 주석 또는 주석 합금의 초과층을 제거할 때, 주석 또는 주석 합금으로 채워진 리세스된 구조의 평평하고 평탄한 표면을 유도하도록 매우 균일해야 한다.
종래 기술 (Jordan: The Electrodeposition of Tin and its Alloys, 1995, p.373-377) 에 알려진 주석 및 주석 합금의 수용성 식각액들은, 리세스된 구조에 도금된 주석 또는 주석 합금이 솔더 마스크 재료 상부의 초과 주석 또는 주석 합금층보다 더 높은 속도로 제거되는 방식에는 부족하다. 그 결과가 주석 또는 주석 합금 (도 1) 으로 채워진 리세스된 구조에서의 딤플 (dimple) 들이다. 이러한 딤플들은 후속 프로세스 단계들에서 안정성 및 신뢰성이 없는 솔더 접합들을 유도하기 때문에 회피되어야 한다.
따라서, 본 발명의 목적은 딤플들의 형성을 회피하는 주석 또는 주석 합금으로 채워진 리세스된 구조들의 평탄화를 위한 프로세스를 제공하는 것이다.
본 발명의 제 2 목적은 안정적이고 신뢰성 있는 솔더 접합들의 제조를 위한 평탄화된 주석 또는 주석 합금 솔더 성막물들로 채워진 리세스된 구조들을 제공하는 것이다.
이러한 목적들은 다음의 단계들을 포함하는 초과 주석 및 주석 합금 성막물들을 식각하는 프로세스에 의해 해결된다.
a. 주석 또는 주석 합금으로 채워진 리세스된 구조들 및 초과 주석 또는 주석 합금층을 갖는 기판을 제공하는 단계,
b. 히드록시드 이온들의 소스 및 니트로 치환된 방향족 술폰산으로 이루어지고, pH 값이 7을 초과하는 수용성 식각액을 제공하는 단계,
c. 주석 또는 주석 합금으로 채워진 상기 리세스된 구조들 상부의 상기 초과 주석 또는 주석 합금층을 제거하기 위해 상기 기판을 상기 수용성 식각액과 접촉시키는 단계.
도 1은 종래 기술에 알려진 식각 방법으로부터 획득된 주석으로 채워진 리세스된 구조의 식각을 나타낸다.
도 2는 본 발명에 따른 주석으로 채워진 리세스된 구조의 식각을 나타낸다.
기판 (101) 은 예를 들어 구리로 제조된 본딩 패드들 (102) 과 본딩 패드들 (102) 을 노출시키는 개구들을 갖는 솔더 마스크 재료 (103) 를 포함한다. 구리를 포함하는 도전성 시드층 (104) 이 솔더 마스크 재료 (103) 및 본딩 패드들 (102) 의 표면을 덮는다. 개구들은 주석 또는 주석 합금으로 채워지고, 주석 또는 주석 합금으로 채워진 리세스된 구조들 (105a) 및 채워진 리세스된 구조들 (105a) 위 그리고 솔더 마스크 재료 (103) 상부의 초과 주석 또는 주석 합금층 (106) 과 유사하다.
초과 주석 또는 주석 합금층 (106) 은 히드록시드 이온들의 소스 및 니트로 치환된 방향족 술폰산으로 이루어지고, pH 값이 7을 초과하는 수용성 식각액과 접촉된다. pH 값은 7 내지 14, 바람직하게 11 내지 14의 범위이다.
히드록시드 이온들의 소스는 LiOH, NaOH, KOH, NH4OH, 및 에탄올아민, 디에탄올아민 및 트리에탄올아민, 그리고 그 혼합물과 같은 유기 히드록시드 소스들로 이루어진 그룹으로부터 선택된다. 가장 바람직한 히드록시드 이온들의 소스는 NaOH이다. 히드록시드 이온들의 농도는 0.5 내지 100g/ℓ, 더 바람직하게는 10 내지 40g/ℓ, 그리고 가장 바람직하게는 20 내지 30g/ℓ 의 범위이다.
니트로 치환된 방향족 술폰산은 o-니트로벤젠 술폰산, m-니트로벤젠 술폰산, p-니트로벤젠 술폰산, 그리고 나트륨과 칼륨 및 그 혼합물을 갖는 그 대응 염들로 이루어진 그룹으로부터 선택되는 것이 바람직하다. 니트로 치환된 방향족 술폰산, 그 염 및 그 혼합물들의 농도는 1 내지 100gℓ, 더 바람직하게는 20 내지 80g/ℓ, 가장 바람직하게는 40 내지 60g/ℓ의 범위이다.
수용성 식각액은 습윤제를 더 함유할 수도 있다. 바람직하게, 습윤제는 알킬화된 또는 아릴화된 에틸렌옥시드-프로필렌옥시드-코-폴리머들, 알킬술페이트들, 알킬술포네이트들, 아릴알킬술포네이트들 및 낮은 발포성 비이온 또는 음이온 계면활성제들을 포함하는 그룹으로부터 선택된다.
단계 c 동안, 수용성 식각액의 온도는 20 내지 90℃, 더 바람직하게는 30 내지 70℃의 범위로 유지된다.
단계 c 에서, 기판은 10 내지 240초, 더 바람직하게는 60 내지 120초 동안 수용성 식각액과 접촉된다.
기판은 수용성 식각액에 기판을 딥핑함으로써, 수용성 용액에 의한 기판의 수평 플러드 (flood) 프로세싱에 의해, 또는 기판 상으로 수용성 식각액을 스프레이함으로써, 식각 수용액과 접촉될 수 있다. 수용성 식각액과 기판을 접촉시키는 가장 바람직한 방법은 스프레이 또는 플러드 어플리케이션 (flood application) 중 어느 하나에 의한 수평 프로세싱에 의해서이다.
리세스된 구조들을 갖는 기판은, 전기도금 처리될 때, 특히 리세스된 구조들에 그리고 이러한 기판의 상부에 주석 또는 주석 합금을 전기도금할 때, 넓은 범위의 전류 밀도들을 나타낸다. 전기도금 동안 넓은 전류 밀도 범위의 결과는 성막된 주석 또는 주석 합금과 같은 균일하지 않은 그레인 구조이다. 리세스된 구조 내측 및 이러한 리세스된 구조 상부의 그레인 사이즈는 솔더 마스크 재료 상부의 그레인 사이즈보다 상당히 더 크다. 당업계에 알려진 수용성 식각액들은 주석 또는 주석 합금의 큰 사이즈의 그레인들을 작은 사이즈의 그레인들 보다 훨씬 더 빨리 어택한다. 당업계에 알려진 주석 및 주석 합금의 식각액에 의한 식각 절차의 결과가 도 1에 나타나 있다. 큰 그레인 사이즈를 갖는 주석 또는 주석 합금으로 채워진 리세스된 구조들에서의 딤플들은 큰 사이즈의 그레인들에 대한 빠른 식각 어택으로 인해 형성된다. 주석 또는 주석 합금에 의해 채워진 리세스된 구조들에서의 이러한 딤플들은 수용가능하지 않으며, 후속 프로세스 단계들에서 안정성 및 신뢰성이 없는 솔더 접합들을 유도한다.
본 발명에 따른 프로세스는 그레인 사이즈와 관계없이 주석 및 주석 합금 성막물들 상에서 균일한 식각 어택을 유도한다. 본 발명에 따른 프로세스의 결과가 도 2에 나타나 있다. 균일한 식각 어택으로 인해, 주석 또는 주석 합금으로 채워진 리세스된 구조들에서 원치 않는 딤플들이 형성되지 않는다.
실시예들
이제, 다음의 비한정적인 실시예들을 참조하여 본 발명이 예시될 것이다.
실시예들 전체에 걸쳐 사용되는 기판들은 직경이 100㎛ 이고 깊이가 30㎛인 실린더 형상의 리세스된 구조들을 포함한다. 리세스된 구조들의 벽들은 구리 본딩 패드들 (102)(저부) 및 솔더 마스크 재료 (103)(측벽들) 로 구성된다.
구리로 이루어진 도전성 시드층 (104) 은 솔더 마스크 재료 (103) 상부 및 리세스된 구조들에 성막되었다. 다음, 리세스된 구조들이 전기도금에 의해 주석 (105a) 으로 채워진다. 리세스된 구조의 완전한 매립을 위해, 초과 주석 또는 주석 합금층 (106) 을 도금 (패널 도금) 하는 것이 필요하다.
하기에 기재되는 바와 같이 초과 주석층 (106) 은 상이한 수용성 식각액들에 의해 제거되었다.
상이한 식각액들로 처리된 기판들의 단면들이 광학 현미경으로 조사되었다. 딤플들은 초과 주석 또는 주석 합금층 (106) 의 식각을 위한 측정으로서 사용되었다. 딤플은 리세스된 구조 상부와 이 리세스된 구조 내의 주석 또는 주석 합금 성막물 상부 사이의 거리를 측정함으로써 정량화된다. 그 거리는 리세스된 구조의 중앙에서 측정되었다. 딤플은 회피되어야 하는 불량 (failure) 이다.
실시예 1 ( 비교예 )
50g/ℓ 질산 및 50g/ℓ 질산 제 2 철 구수화물로 이루어진 산성의 수용성 식각액이 사용되었다. 기판은 30℃ 온도에서 60초 동안 수용성 식각액에 침지되었다. 초과 주석층 (106) 이 완전히 제거되었다.
주석으로 채워진 리세스된 구조 (105b) 는 20㎛의 딤플을 갖는다. 따라서, 안정적이고 신뢰성 있는 솔더 접합이 달성될 수 없다.
실시예 2 ( 비교예 )
50g/ℓ 메탄 술폰산 및 50g/ℓ 메타 니트로 벤젠 술폰산 나트륨염으로 이루어진 산성의 수용성 식각액이 사용되었다. 기판은 30℃ 온도에서 60초 동안 수용성 식각액에 침지되었다. 초과 주석층 (106) 이 완전히 제거되었다.
주석으로 채워진 리세스된 구조 (105b) 는 20㎛의 딤플을 갖는다. 따라서, 안정적이고 신뢰성 있는 솔더 접합이 달성될 수 없다.
실시예 3 (본 발명)
50g/ℓ 나트륨 히드록시드 및 50g/ℓ 메타 니트로 벤젠 술폰산 나트륨염으로 이루어지는 알칼리성의 수용성 식각액이 사용되었다. 기판은 50℃ 온도에서 60초 동안 수용성 식각액에 침지되었다. 초과 주석층 (106) 이 완전히 제거되었다.
주석으로 채워진 리세스된 구조 (105b) 는 딤플을 나타내지 않는다. 따라서, 안정적이고 신뢰성 있는 솔더 접합이 달성될 수 있다.

Claims (10)

  1. 초과 주석 또는 주석 합금 성막물들을 식각하는 방법으로서,
    a. 주석 또는 주석 합금으로 채워진 리세스된 구조들 (105a) 및 초과 주석 또는 주석 합금층 (106) 을 갖는 기판 (101) 을 제공하는 단계,
    b. 히드록시드 이온들의 소스 및 니트로 치환된 방향족 술폰산으로 이루어지고, pH 값이 7을 초과하는 수용성 식각액을 제공하는 단계, 및
    c. 상기 주석 또는 주석 합금으로 채워진 리세스된 구조들 (105a) 의 상부 상의 상기 초과 주석 또는 주석 합금층 (106) 을 제거하기 위해 상기 기판을 상기 수용성 식각액과 접촉시키는 단계
    를 포함하는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  2. 제 1 항에 있어서,
    상기 히드록시드 이온들의 소스는 LiOH, NaOH, KOH 및 NH4OH 로 이루어진 그룹으로부터 선택되는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 히드록시드 이온들의 농도는 20 내지 30g/ℓ 의 범위인, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 니트로 치환된 방향족 술폰산은 o-니트로벤젠 술폰산, m-니트로벤젠 술폰산, p-니트로벤젠 술폰산 및 그 혼합물들로 이루어진 그룹으로부터 선택되는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 니트로 치환된 방향족 술폰산의 농도는 30 내지 60g/ℓ의 범위인, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 pH 값은 11 내지 14의 범위인, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 수용성 식각액은 습윤제를 더 함유하는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 수용성 식각액의 온도는 상기 단계 c 동안 30 내지 70℃의 범위로 유지되는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기판은 상기 단계 c에서 60 내지 120초 동안 상기 수용성 식각액과 접촉되는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 기판은 스프레이 또는 플러드 어플리케이션 (flood application) 으로 수평 프로세싱에 의해 상기 수용성 식각액과 접촉되는, 초과 주석 또는 주석 합금 성막물들의 식각 방법.
KR1020137024617A 2011-03-22 2012-02-09 주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법 KR101847676B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11159179.8 2011-03-22
EP11159179A EP2503029B1 (en) 2011-03-22 2011-03-22 Process for etching a recessed structure filled with tin or a tin alloy
PCT/EP2012/052181 WO2012126672A1 (en) 2011-03-22 2012-02-09 Process for etching a recessed structure filled with tin or a tin alloy

Publications (2)

Publication Number Publication Date
KR20140009376A true KR20140009376A (ko) 2014-01-22
KR101847676B1 KR101847676B1 (ko) 2018-04-10

Family

ID=44202164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024617A KR101847676B1 (ko) 2011-03-22 2012-02-09 주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법

Country Status (6)

Country Link
US (1) US9332652B2 (ko)
EP (1) EP2503029B1 (ko)
KR (1) KR101847676B1 (ko)
CN (1) CN103429789B (ko)
TW (1) TWI575111B (ko)
WO (1) WO2012126672A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3143117B1 (en) 2014-05-13 2019-09-04 Basf Se Tin pull-back and cleaning composition
CN109536965B (zh) * 2018-12-06 2021-03-26 江苏矽研半导体科技有限公司 用于去除半导体封装件不良镀锡层的剥锡剂及其制备方法
TWI756023B (zh) * 2021-01-15 2022-02-21 力晶積成電子製造股份有限公司 對位結構及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2200782A (en) * 1935-05-23 1940-05-14 Metal & Thermit Corp Detinning
US3677949A (en) * 1970-09-04 1972-07-18 Enthone Selectively stripping tin and/or lead from copper substrates
US4397753A (en) * 1982-09-20 1983-08-09 Circuit Chemistry Corporation Solder stripping solution
US4687545A (en) * 1986-06-18 1987-08-18 Macdermid, Incorporated Process for stripping tin or tin-lead alloy from copper
DE59609489D1 (de) 1995-10-16 2002-08-29 Siemens Ag Verfahren zur entfernung von zinn
JP4580085B2 (ja) * 2000-10-26 2010-11-10 メック株式会社 金属スズまたはスズ合金をエッチングする方法ならびに金属スズまたはスズ合金のエッチング液
TWI270329B (en) 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
EP2180770A1 (en) 2008-10-21 2010-04-28 Atotech Deutschland Gmbh Method to form solder deposits on substrates

Also Published As

Publication number Publication date
EP2503029B1 (en) 2013-03-20
CN103429789B (zh) 2016-03-30
US9332652B2 (en) 2016-05-03
TW201241236A (en) 2012-10-16
CN103429789A (zh) 2013-12-04
KR101847676B1 (ko) 2018-04-10
US20140000650A1 (en) 2014-01-02
WO2012126672A1 (en) 2012-09-27
EP2503029A1 (en) 2012-09-26
TWI575111B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
KR102237844B1 (ko) 프린트 배선판의 제조방법
US9896765B2 (en) Pre-treatment process for electroless plating
US5595943A (en) Method for formation of conductor using electroless plating
JP5402939B2 (ja) 銅の表面処理方法及び銅
WO2012043201A1 (ja) ソルダーレジストパターンの形成方法
PH12015500543B1 (en) Method for metallization of solar cell substrates
KR20040029148A (ko) 연성 회로용 액정 중합체
CN103733739A (zh) 布线基板
KR20140033700A (ko) 회로기판 및 이의 제조방법
TWI542730B (zh) 於銅或銅合金表面提供有機抗蝕膠的方法
CN101911850B (zh) 多层印刷电路板的制造方法
CN102569171A (zh) 改善冠状缺陷的线路结构及其制作方法
KR101847676B1 (ko) 주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법
US20150334850A1 (en) Method of manufacturing wiring substrate, and wiring substrate
KR20140091689A (ko) 구리 및 구리 합금 에칭용 수성 조성물
CN108770219B (zh) 无引线板面镀金与osp表面处理的pcb板制作方法
CA1051559A (en) Process for the production of printed circuits with solder rejecting sub-zones
KR101081588B1 (ko) 도금층 형성방법 및 이를 이용한 회로기판 제조방법
JPH09316650A (ja) 無電解ニッケルめっき用活性化処理液及びエッチング液並びに半導体装置の製造方法
CN115297618B (zh) 一种雷达板pcb制造流程
JP2011159966A (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2008021942A (ja) 銅と樹脂の複合体製造方法
TWI288187B (en) Method for fabricating circuit
TWI614370B (zh) 用於無電電鍍之預處理方法
JP6715246B2 (ja) 電解硬質金めっき液用置換防止剤及びそれを含む電解硬質金めっき液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant