KR20130143100A - 얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법 - Google Patents

얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법 Download PDF

Info

Publication number
KR20130143100A
KR20130143100A KR1020137017702A KR20137017702A KR20130143100A KR 20130143100 A KR20130143100 A KR 20130143100A KR 1020137017702 A KR1020137017702 A KR 1020137017702A KR 20137017702 A KR20137017702 A KR 20137017702A KR 20130143100 A KR20130143100 A KR 20130143100A
Authority
KR
South Korea
Prior art keywords
lamina
support element
device manufacturing
permanent support
layer
Prior art date
Application number
KR1020137017702A
Other languages
English (en)
Inventor
크리스토퍼 제이. 페티
모하메드 엠. 힐러리
테오도르 스믹
벤카테산 무라리
캐시 제이. 잭슨
지용 리
고팔라크리쉬나 프라부
Original Assignee
지티에이티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/980,427 external-priority patent/US8101451B1/en
Priority claimed from US12/980,424 external-priority patent/US8173452B1/en
Application filed by 지티에이티 코포레이션 filed Critical 지티에이티 코포레이션
Publication of KR20130143100A publication Critical patent/KR20130143100A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

반도체 라미나의 표면 상에 지지 요소가 구성되는 반도체 조립체가 설명된다. 약 50 마이크로미터 이하의 두께를 가질 수 있는 얇은 라미나의 형성에 이어, 예를 들어, 도금에 의해, 또는, 전구체의 도포에 의해, 그리고 동 위치에서의 경화에 의해, 지지 요소가 형성되며, 그 결과, 예를 들어, 금속, 세라믹, 폴리머, 등일 수 있는 지지 요소가 도출된다. 이는 그 형성 이후 라미나에 고정되는 강체형 또는 반-강체형 기-형성된 지지 요소에 반하며, 또는, 후에 라미나의 클리빙을 일으키는 도너 웨이퍼에 반한다. 동 위치에서 지지 요소의 제조는 영구 지지 요소에 라미나를 부착하기 위해 접착제의 이용을 방지할 수 있고, 이러한 접착제는 장치를 완성시키는데 요구되는 공정 온도 및 조건을 견딜 수 없을 수 있다. 일부 실시예에서, 이러한 프로세스 흐름은 라미나를 고온에서 어닐링할 수 있게 하고, 어닐링 이후 라미나의 각 면 상에 비정질 실리콘층을 형성할 수 있게 한다. 광기전 셀과 같이, 라미나를 포함하는 장치가 형성될 수 있다.

Description

얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법 { A METHOD TO FORM A DEVICE BY CONSTRUCTING A SUPPORT ELEMENT ON A THIN SEMICONDUCTOR LAMINA}
관련 출원
본 출원은 2010년 12월 29일자 미국특허출원 제12/980,424호, "A Method to Form a Deivce by Constructing a Support Element on a Thin Semiconductor Lamina" (대리인 파일 번호 TwinP050/TCA-059x) 및 2010년 12월 29일자 미국특허출원 제 12/980,427호, "Method to Form a Device Including an Annealed Lamina and Having Amorphous Silicon on Opposing Faces" (대리인 파일 번호 TWINP057/TCA-059y)에 기초하여 우선권을 주장하고, 두 출원 모두 본 출원의 양수인의 소유이고, 참고자료로 본 발명에 포함된다.
본 발명은 반도체 라미나(semiconductor laminar) 상에 지지 요소를 구성하기 위한 방법에 관한 것이다.
종래 기술의 광기전 셀(photovoltaic cell)은 p-n 다이오드를 포함하고, 그 예가 도 1에 도시된다. 공핍 영역이 p-n 정션에 형성되어, 전기장을 생성한다. 입사 광자(입사광이 화살표로 표시됨)는 가전자대로부터 전도대로 전자를 이동시켜서, 자유 전자-정공 쌍을 생성할 것이다. p-n 정션의 전기장 내에서, 전자는 다이오드의 n 영역을 향해 이동하는 경향이 있고, 정공은 p 영역을 향해 이동하여, "광전류"(photocurrent)라 불리는 전류를 유도한다. 통상적으로 일 영역의 도펀트 농도는 타 영역의 도펀트 농도보다 높고, 따라서, 정션은 p+/n- 정션(도 1에 도시됨) 또는 n+/p- 정션이 된다. 약-도핑 영역은 광기전 셀의 베이스로 알려져 있고, 반대 전도도 타입의 과-도핑 영역은 에미터로 알려져 있다. 대부분의 캐리어는 베이스 내에서 발생되고, 이는 통상적으로 셀의 가장 두꺼운 부분이다. 베이스 및 에미터는 함께 셀의 활성 영역을 형성한다. 셀은 또한, 전류 흐름을 개선시키기 위해 동일 전도도 타입의, 베이스와 전기적으로 접촉하는 과-도핑 접촉 영역을 자주 포함한다. 도 1에 도시되는 예에서, 과-도핑 접촉 영역은 n-타입이다.
광기전 셀이 매우 얇게 제조될 경우, 구조적 지지부를 필요로할 수 있다.
본 발명은 다음의 청구범위에 의해 규정되며, 본 단락의 어느 것도 상기 청구범위에 대한 제한사항으로 간주되어서는 안된다. 일반적으로, 발명은 도너체로부터 얇은 라미나의 클리빙(cleaving) 이후 라미나의 표면 상에 영구 지지 요소를 형성하는 방법을 지향한다.
발명의 제 1 형태는 장치 제조 방법을 제공하며, 상기 방법은, 약 50 마이크로미터 이하의 두께를 갖고, 제 1 표면 및 상기 제 1 표면에 대향된 제 2 표면을 갖는, 반도체 라미나를 제공하는 단계와, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계와, 상기 라미나를 포함하는 광기전 셀을 제조하는 단계를 포함한다.
발명의 다른 형태는 장치 형성 방법을 제공하며, 상기 방법은, 클리브 평면을 형성하도록 반도체 도너체에 이온을 주입하는 단계와, 상기 클리브 평면에서 상기 도너체로부터 반도체 라미나를 클리빙하는 단계 - 상기 라미나는 제 1 표면 및 상기 제 1 표면에 대향된 제 2 표면을 가짐 - 와, 상기 클리빙 단계 이후, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계와, 광기전 셀을 제조하는 단계를 포함하며, 상기 라미나는 상기 광기전 셀의 베이스 영역을 포함한다.
여기서 설명되는 발명의 형태 및 실시예 각각은 단독으로, 또는 서로 조합하여 사용될 수 있다.
바람직한 형태 및 실시예는 이제 첨부 도면을 참조하여 설명될 것이다.
도 1은 종래 기술의 광기전 셀의 단면도,
도 2a-2d는 Sivaram 등의 미국특허출원 제12/026,530호의 광기전 장치의 형성 단계들을 보여주는 단면도,
도 3a-3d는 본 발명의 실시예에 따른 광기전 장치의 형성 단계를 보여주는 단면도,
도 4는 본 발명의 형태에 따른 방법의 단계들을 보여주는 순서도,
도 5는 본 발명의 형태에 따른 방법의 단계들을 보여주는 순서도,
도 6a-6e는 본 발명의 실시예에 따라 구성된 금속 지지 요소를 갖는 광기전 장치의 형성 단계를 보여주는 단면도,
도 7a 및 7b는 본 발명의 다른 실시예에 따라 구성되는 세라믹 지지 요소를 갖는 광기전 장치의 형성 단계를 보여주는 단면도,
도 8은 본 발명의 대안의 실시예에 따라 구성된 세라믹 지지 요소를 갖는 광기전 장치를 보여주는 단면도,
도 9a-9b는 본 발명의 다른 실시예에 따라 구성된 폴리머 지지 요소를 갖는 광기전 장치의 형성의 단계들을 보여주는 단면도,
도 10a-10d는 적은 릴리스의 얇은 라미나를 구비하도록 구성된 지지 요소를 갖는 광기전 장치의 형성 단계를 보여주는 단면도,
도 11a-11d는 많은 릴리스의 얇은 라미나를 구비하도록 구성된 지지 요소를 갖는 광기전 장치의 형성 단계를 보여주는 단면도.
본 발명의 양도인의 소유로서 본 발명에 참고자료로 포함되는 2008년 2월 5일 출원된 Sivaram 등의 미국특허출원 제12/026,530호, "Method to Form a Photovoltaic Cell Comprising a Thin Lamina"은 무-증착 반도체 물질로 형성되는 얇은 반도체 라미나를 포함하는 광기전 셀의 제조를 설명한다. 도 2a를 참조하면, Sivaram 등의 실시예에서, 반도체 도너 웨이퍼(20)가 가스 이온의 하나 이상의 화학종, 예를 들어, 수소 및/또는 헬륨 이온을 이용하여 제 1 표면(10)을 통해 주입된다. 주입된 이온은 반도체 도너 웨이퍼 내에 클리브 평면(cleave plane)(30)을 형성한다. 도 2b에 도시되는 바와 같이, 도너 웨이퍼(20)가 제 1 표면(10)에서 수용기(60)에 고정된다. 도 2c를 참조하면, 어닐링은 라미나(40)를 클리브 평면(30)에서 도너 웨이퍼(20)로부터 갈라지게 하여, 제 2 표면(62)을 생성한다. Sivaram 등의 실시예에서, 클리빙 단계 전/후의 추가적인 공정은 반도체 라미나(40)를 포함하는 광기전 셀을 형성하고, 상기 라미나의 두께는 약 0.2 내지 약 100 마이크로미터 사이, 예를 들어, 약 0.2 내지 약 50 마이크로미터 사이, 예를 들어, 약 1 내지 약 20 마이크로미터 사이, 일부 실시예에서, 약 1 내지 약 10 마이크로미터 사이, 또는 약 4 내지 약 20 마이크로미터 사이, 또는 약 5 내지 약 15 마이크로미터 사이일 수 있지만, 거명된 범위 내의 어떤 두께도 가능하다. 도 2d는 일부 실시예에서 작동 중에 수용기(60)를 아래에 둔, 역전된 구조를 도시한다. 수용기(60)는 본 출원의 양수인 소유로서 본 발명에 참고자료로 포함되는, 2008년 3월 27일 출원된 Herner의 미국특허출원 제12/057,265호, "Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element"에 설명된 바와 같이, 도너 웨이퍼(10)의 폭보다 50% 이하로 큰, 그리고, 동일 폭인 것이 바람직한, 최대 폭을 갖는 개별 수용 요소일 수 있다. 대안으로서, 복수의 도너 웨이퍼가 단일한, 더 큰 수용기에 고정될 수 있고, 라미나가 각각의 도너 웨이퍼로부터 갈라질 수 있다.
Sivaram 등을 이용하면, 광기전 셀이 슬라이싱된 웨이퍼로부터 형성되기보다는, 불필요하게 두꺼운 셀의 제조에 의한 또는 커프 손실을 통한 실리콘 낭비없이 얇은 반도체 라미나로 형성되고, 따라서 비용을 절감할 수 있다. 동일한 도너 웨이퍼를 재사용하여 복수의 라미나를 형성할 수 있고, 따라서 비용을 더 절감할 수 있으며, 일부 다른 용도로 복수의 라미나의 박리후 재판매할 수 있다.
클리빙(cleaving)은 섭씨 500도 이상의 온도로 가열함으로써 가장 쉽게 달성된다. 클리브 평면을 형성하기 위한 주입 단계는 단결정 도너 웨이퍼의 결정질 격자에 손상을 야기할 수 있다는 것이 발견되었다. 이러한 손상은, 방치될 경우, 셀 효율을 악화시킬 수 있다. 비교적 고온의 어닐링, 예를 들어, 섭씨 900도 또는 섭씨 950도 또는 그 이상은 라미나의 본체 내 대부분의 주입 손상을 치유할 것이다.
도 3a를 참조하면, 본 발명에서, 도너 웨이퍼(20)가 제 1 표면(10)을 통해 주입되어 클리브 평면(30)을 형성한다. 제 1 표면(10)은 진공 척(54)에 인접하여 배치될 수 있다. 도 3b에 도시되는 바와 같이, 가열 단계가 수행되고, 라미나(40)는 클리브 평면에서 도너 웨이퍼로부터 분리되어, 제 2 표면(62)을 생성한다. 도 3a 및 3b를 참조하면, 클리빙 단계 중, 도너 웨이퍼의 제 1 표면(10)이 지지 요소에 영구적으로 고정되지 않는다.
예를 들어, 섭씨 900도 이상에서의 어닐링을 수행하여, 도 3a의 클리브 평면(30)을 형성한 주입 단계 중 라미나(40)의 결정 격자에 야기된 손상을 치유할 수 있다. 이러한 어닐링 다음에, 라미나(40)는 도 3c에 도시되는 바와 같이 진공 척으로부터 전달되어 임시 지지 요소(50)에 고정될 수 있다. 추가적인 세부사항으로 설명되는 바와 같이, 예를 들어, 비정질 실리콘층(72), 투명 전도 옥사이드(TCO)층(110), 및 반사 금속층(12)을 포함하는, 하나 이상의 층이 라미나(40) 상에 증착된다. 영구 지지 요소(60)가 라미나(40) 상에 구성되고, 도시되는 실시예에서, 이는 라미나(40)의 제 2 표면(62) 위에 형성되는 금속층(12) 바로 위에 구성된다. 지지 요소는 기형성된 요소로 제공되는 것보다는 동 위치에서 형성될 경우 "구성된다"(constructed)고 간주된다. 예는, 도금에 의해, 예를 들어, 전기도금 또는 무전해 도금에 의해, 형성되는 금속 지지 요소, 세라믹 혼합물을 도포하고 그 위치에서 경화함으로써 형성되는 세라믹 지지 요소, 또는, 액체 또는 반-액체 형태로 폴리머를 도포하고 그 위치에서 경화시킴으로써 형성되는 폴리머 지지 요소를 포함한다. 지지 요소(60)의 구성 이전에 비정질 실리콘층(72) 상에 또는 위에 추가층들이 형성될 수 있다. 지지 요소(60)는, 지지부없이 상당한 조작에 견디기에는 너무 얇고 취약한 라미나(40)에 기계적 지지부를 제공하도록 충분히 두껍게 제조될 것이다.
도 3d를 참조하면, 지지 요소(60)의 구성 다음에, 라미나(40)가 임시 지지 요소(50)로부터 분리된다. 도 3d는 대부분의 실시예에서와 같이, 구성되는 지지 요소(60)가 하부에 놓이는 역전된 구조를 보여준다. 비정질 실리콘층(76) 및 ITO층(112)과 같은 추가층들이 증착되어, 광기전 셀을 형성한다.
본 발명에서, 약 50 마이크로미터 이하의 두께를 갖는 반도체 라미나를 제공하는 단계 - 상기 라미나는 제 1 표면과, 제 1 표면에 대향된 제 2 표면을 가짐 - 와, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계와, 상기 라미나를 포함하는 광기전 셀을 제조하는 단계를 포함하는 방법에 의해 장치가 형성된다. 두께는 약 4 마이크로미터 내지 약 20 마이크로미터 사이일 수 있다. 영구 지지 요소를 구성하는 단계 이전에 하나, 둘, 또는 그 이상의 층들이 라미나의 제 1 표면 상에 형성될 수 있다. 이 방법이 도 4에 도시된다.
발명의 형태에서, 클리브 평면을 형성하도록 반도체 도너체에 이온을 주입하는 단계와, 클리브 평면에서 도너체로부터 반도체 라미나를 클리빙하는 단계 - 상기 라미나는 제 1 표면 및 제 1 표면에 대향된 제 2 표면을 가짐 - 와, 클리빙 단계 이후, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계와, 광기전 셀을 제조하는 단계 - 상기 라미나는 상기 광기전 셀의 베이스 영역을 포함함 - 에 의해 장치가 형성된다.
서로 다른 유동이 가능하지만, 일반적으로, 얇은 라미나가 제공된다. 대부분의 실시예에서, 라미나는 웨이퍼 또는 불(boule)과 같은 큰 물체로부터 클리빙되고 있다. 라미나의 일 표면이 임시 지지부에 고정된 후, 영구 지지 요소는 대향된 면 상에 구성된다. 그 후, 고정된 면이 임시 지지 요소로부터 분리된다.
클리빙 및 손상 어닐링 단계 다음에 지지 요소(60)를 구성함으로써, 여러 가지 주목할만한 장점이 제공된다. 클리빙 및 손상 어닐링 단계는 비교적 높은 온도에서 이루어진다. 이러한 고온 단계 이전에 기형성된 지지 요소가 도너 웨이퍼에 고정될 경우, 지지 요소는 임의의 개입층과 같이, 라미나와 함께 고온에 반드시 노출될 것이다. 많은 물질들이 이러한 고온에 견딜 수 없고, 지지 요소 및 라미나의 열팽창계수(CTE)가 안맞을 경우, 가열 및 냉각은 얇은 라미나를 손상시킬 수 있는 응력변형을 야기할 것이다.
더욱이, 도 3d의 셀은 라미나(40)의 양 표면 상에 과-도핑 비정질 실리콘층(72, 76)을 포함한다. 라미나(40)는 비정질 실리콘층(72, 76)보다 약-도핑되고, 광기전 셀의 베이스 영역으로 기능할 것이다. 셀의 베이스 영역은 입사광을 흡수하고, 대부분의 전하 캐리어가 발생되는 곳이다. 라미나(40)는 매우 얇고, 종래의 광기전 셀의 흡수 영역보다 훨씬 얇다. 따라서, 라미나의 표면(10, 62)의 부동태화는 재결합에 의한 전하 캐리어의 손실을 방지하기 위해 특히 중요하다. 비정질 실리콘층(72, 76)은 효과적 부동태화 수단이고, 그 사용은 매우 얇은 흡수체와 함께 유리하다.
그러나, 비정질 실리콘은 클리빙 및 손상 어닐링을 수행하는데 요구되는 고온에 노출될 수 없고, 이러한 온도는 비정질 실리콘을 결정화시킬 것이다. 라미나가 임의의 지지 요소에 영구적으로 고정되기 전에, 두 고온 단계, 즉, 클리빙 및 손상 어닐링 수행에 의해, 라미나(40)의 양 표면이 고온에 견딜 수 없는 층들의 차후 증착을 위해 접근가능하게 유지된다. 이러한 층들은 비정질 실리콘층, 그리고 또한, 예를 들어, 알루미늄 또는 은을 포함하며, 이는 고온에서 실리콘 내로 확산해 들어가는 경향이 있어서, 셀의 전기적 거동을 변경시킨다.
따라서, 장치를 제조하기 위한 방법이 설명되며, 상기 방법은 약 50 마이크로미터 이하의 두께를 갖는 반도체 라미나를 제공하는 단계 - 상기 라미나는 제 1 표면 및 제 1 표면에 대향된 제 2 표면을 가짐 - 와, 섭씨 850도 이상의 온도로 반도체 라미나를 어닐링시키는 단계와, 광기전 셀을 제조하는 단계를 포함하고, 완성된 셀은 제 1 표면과 즉각 접촉하는 제 1 비정질 실리콘층과, 제 2 표면과 즉각 접촉하는 제 2 비정질 실리콘층을 포함한다. 이 방법의 단계들이 도 5에 요약된다.
제 1 또는 제 2 비정질 실리콘층은 광기전 셀의 에미터를 포함한다. 제 1 비정질 실리콘층의 적어도 일부분은 제 1 전도도 타입으로 과-도핑되고, 제 2 비정질 실리콘층의 적어도 일부분은 제 1 전도도 타입과 반대인 제 2 전도도 타입으로 과-도핑된다. 어닐링 단계 다음에, 일부 실시예에서 영구 지지 요소가 라미나의 제 1 표면 상에 또는 위에 구성되고, 완성된 셀에서, 제 1 비정질 실리콘층이 라미나의 제 1 표면과 지지 요소 사이에 배치된다.
라미나의 표면 상에 지지 요소를 구성함으로써, 기형성된 지지 요소에 라미나를 부착하기 위해 요구되는 접착제를 이용할 필요가 없다. 비교적 저온에 노출되는 접착제는 경화 프로세스 중 휘발성 물질을 빼낼 것이고(outgas), 이러한 휘발성 물질은 지지 요소와 라미나 사이에서 트래핑되어, 불완전하고 불균일한 접착을 야기할 것이다.
명료성을 위해, 0.2 내지 100 마이크로미터 사이의 두께를 갖는 라미나를 포함하는 광기전 조립체의 상세한 예가 제공될 것이며, 지지 요소는 도너로부터 클리빙 이후 라미나 상에 구성된다. 완성도를 위해, 많은 물질, 조건, 및 단계들이 설명될 것이다. 그러나, 이러한 세부사항들 중 많은 부분이 수정, 증강 또는 생략될 수 있고, 결과는 발명의 범위 내에 있다.
예: 도금에 의해 형성되는 지지 요소
이 프로세스는 적절한 반도체 물질의 도너체와 함께 시작된다. 적절한 도너체는 예를 들어, 약 200 내지 1000 마이크로미터, 또는 그 이상의 두께를 갖는, 임의의 실용적 두께의 단결정 실리콘 웨이퍼일 수 있다. 통상적으로 웨이퍼는 <100> 배향을 갖지만, 다른 배향의 웨이퍼도 사용될 수 있다. 이어질 주입 단계 중 채널링(cnanneling)을 방지하기 위해 서로 다른 결정 배향이 선택될 수 있다. 대안의 실시예에서, 도너 웨이퍼가 두꺼울 수 있고, 최대 두께는 웨이퍼 처리의 실용성에 의해서만 제한되며, 예를 들어, 10,000 마이크로미터 이상일 수 있다. 대안으로서, 게르마늄, 실리콘 게르마늄, 또는, GaAs, InP, 등과 같은 3-5족 또는 2-6족 반도체 화합물을 포함하는 다른 반도체 물질의 웨이퍼 또는 인곳(ingot), 또는 마이크로결정 실리콘에서와 같이, 다결정 또는 멀티결정 실리콘이 사용될 수 있다. 이 범주에서, 멀티결정이라는 용어는 1 밀리미터 또는 그 이상의 크기의 그레인을 갖는 반도체 물질을 통상적으로 언급하고, 다결정 반도체 물질은 수천 옹스트롬 수준의 작은 그레인을 갖는다. 마이크로결정 반도체 물질의 그레인은 매우 작고, 예를 들어, 100 옹스트롬 수준이다. 마이크로결정 실리콘은, 예를 들어, 완전한 결정질일 수 있고, 또는, 비정질 매트릭스 내에 이러한 마이크로결정을 포함할 수 있다. 멀티결정 또는 다결정 반도체는 완전히 또는 실질적으로 결정질인 것으로 이해된다. "단결정 실리콘"이라는 용어는, 통상적으로 사용되는 것과 같이, 전도도-개선 도펀트와 같은 흠 또는 불순물을 갖는 실리콘을 배제하지 않을 것임을 당 업자가 이해할 수 있을 것이다.
단결정 실리콘 형성 프로세스는 일반적으로 원형 웨이퍼로 귀결되지만, 도너체는 물론 다른 형상을 가질 수 있다. 광기전 응용예의 경우에, 원통형 단결정 인곳은 웨이퍼 절단 이전에 8각형 또는 준-정사각형 단면으로 종종 기계가공된다. 웨이퍼는 정사각형과 같이 다른 형상일 수도 있다. 정사각형 웨이퍼는 원형 또는 육각형 웨이퍼와 달리, 에지 사이에 사용치 않은 갭이 최소한으로 존재하도록, 광기전 모듈 상에서 에지가 마주하도록 정렬될 수 있다. 웨이퍼의 직경 또는 폭은 임의의 표준 또는 전용 크기일 수 있다. 단순화를 위해 본 논의는 반도체 도너체로 단결정 실리콘 웨이퍼의 이용을 설명할 것이지만, 다른 타입 및 물질의 도너체도 사용될 수 있음을 이해하여야 한다.
도 6a를 참조하면, 도너 웨이퍼(20)는 제 1 전도도 타입으로 약-도핑 내지 중-도핑되는 단결정 실리콘 웨이퍼다. 본 예는 n-타입으로 비교적 약-도핑되는 웨이퍼(20)를 설명하지만, 본 실시예 및 다른 실시예에서 도펀트 타입이 바뀔 수 있다. 웨이퍼(20)는 약 1x1015 내지 약 1x1018개의 도펀트 원자/cm3 사이의 농도, 예를 들어, 약 1x1017개의 도펀트 원자/cm3로 도핑될 수 있다. 도너 웨이퍼(20)는 예를 들어, 태양- 또는 반도체-등급 실리콘일 수 있다.
다음 단계에서, 이온, 바람직하게는 수소 또는 수소 및 헬륨의 조합이 제 1 표면(10)을 통해 웨이퍼(20) 내로 주입되어, 앞서 설명한 바와 같이 클리브 평면(30)을 형성한다. 이러한 주입은 2008년 5월 16일 출원된 Parrill, 등의 미국특허출원 제12/122,108호, "Ion Implanter for Photovoltaic Cell Fabrication", 또는, 2009년 6월 30일 출원된 Ryding, 등의 미국특허출원 제12/494,268호, "Ion Implantation Apparatus and a Method for Fluid Cooling", 또는, 2009년 11월 19일 출원된 Purser 등의 미국특허출원 제12/621,689호, "Method and Apparatus for Modifying a Ribbon-Shaped Ion Beam"의 가르침을 이용하여 수행될 수 있고, 이 모든 출원은 본 발명의 양수인의 소유이고, 본 발명에 참고자료로 포함된다. 클리브 평면(30)의 전체 깊이는 주입 에너지를 포함한, 여러 인자에 의해 결정된다. 클리브 평면(30)의 깊이는 제 1 표면(10)으로부터 약 0.2 내지 약 100 마이크로미터 사이일 수 있고, 예를 들어, 약 0.5 내지 약 20 또는 약 50 마이크로미터 사이, 예를 들어, 약 1 내지 약 10 마이크로미터 사이, 약 1 또는 2 마이크로미터 내지 약 5 또는 6 마이크로미터 사이, 또는 약 4 내지 약 8 마이크로미터 사이일 수 있다. 대안으로서, 클리브 평면(30)의 깊이는 약 5 내지 약 15 마이크로미터 사이일 수 있고, 예를 들어, 약 11 내지 12 마이크로미터일 수 있다.
반사를 최소화시키기 위해 제 1 표면(10)에 텍스처(도시되지 않음)가 형성될 수 있다. 유리한 로우-릴리프(low-relief) 텍스처를 형성하기 위한 방법이 2010년3월 23일 출원된 Li, 등의 미국특허출원 제12/729,878호, "Creation of Low-Relief Texture for a Photovoltaic Cell"에 개시되어 있고, 이 출원은 본 발명의 양수인 소유이고, 본 발명에 참고자료로 포함된다. Li 등의 방법은 표면의 버핑(buffing)을 포함하고, 이는 응력을 유도하여, 결정학적으로 선택적인 에칭을 위한 핵생성점을 제공하는 경향이 있다.
도 6b를 참조하면, 텍스처 에칭 다음에, 제 1 표면(10)이 진공 척(54)에 인접하여 배치될 수 있고, 도너 웨이퍼(20)를 자리에 보지시키기 위해 진공이 가해진다. 진공 척(54) 및 도너 웨이퍼(20)가, 예를 들어, 쿼츠 엔빌롭 내에, 에워싸일 수 있다.
도 6c를 참조하면, 가열 단계는 단결정 실리콘 라미나(40)를 클리브 평면에서 도너 웨이퍼로부터 클리빙되게 한다(즉, 갈라지게 한다). 클리빙은 본 예에서 박리에 의해 이루어지며, 이는 예를 들어, 섭씨 약 350도 내지 약 650도 사이, 예를 들어, 섭씨 약 550도의 온도에서 이루어질 수 있다. 일반적으로, 박리는 고온에서 더 빠르게 진행된다. 클리빙 중, 도너 웨이퍼(20)를 진공 척(54)에게로 가압할 피스톤에 부착되는 플레이트를 이용함으로써 압력이 가해질 수 있다. 약 1 내지 약 100 psi 범위의 압력, 예를 들어, 40 psi의 압력이 가해질 수 있다. 라미나(40)의 두께는 클리브 평면(30)의 깊이에 의해 결정된다. 많은 실시예에서, 라미나(40)의 두께는 약 1 내지 약 10 마이크로미터 사이, 예를 들어, 약 2 내지 약 5 마이크로미터 사이, 예를 들어, 약 4.5 마이크로미터다. 다른 실시예에서, 라미나(40)의 두께는 약 4 내지 약 20 마이크로미터 사이, 예를 들어, 약 10 내지 약 15 마이크로미터 사이, 예를 들어, 약 11 마이크로미터다. 제 2 표면(62)이 클리빙에 의해 생성된다.
주입 단계 중 라미나(40)의 본체 전체를 통해 결정 격자에 야기되는 손상을 치유하기 위해 어닐링 단계가 수행될 수 있다. 어닐링은 라미나(40)가 예를 들어, 섭씨 500도 이상에서, 예컨데, 섭씨 550, 600, 650, 700, 800, 850도, 또는 그 이상에서, 약 950도 또는 그 이상에서 진공 척(54) 상에서 제자리에 유지되면서 수행될 수 있다. 이러한 구조는, 예를 들어, 섭씨 약 650도에서 약 45분 동안, 또는 약 800도에서 약 10분 동안, 또는, 약 950도에서 약 120분 이하의 시간 동안 어닐링될 수 있다. 많은 실시예에서, 온도는 적어도 60초 동안 섭씨 900도를 넘는다.
다음에 라미나(40)는 진공 척(54)으로부터 제거된다. 이는 예를 들어, 진공 패들(vacuum paddle)(도시되지 않음)을 이용하여 행해질 수 있다. 이러한 전달에 영향을 미치도록, 진공 패들이 제 2 표면(62) 상에 배치되고, 제 1 표면(10) 상의 진공은 해제된다. 진공 패들로 전달 후, 제 2 표면(62)이 진공에 의해 보지되고 제 1 표면(10)이 노출된다. 도 6d를 참조하면, 라미나(40)가 그 후 진공 패들로부터 임시 캐리어(50)로 전달된다. 예를 들어, 접착제를 이용하여, 임시 캐리어(50)에 고정된다. 이러한 접착제는 중간 온도(최대 섭씨 약 200도)를 견뎌내야 하고, 분리될 수 있어야 한다. 적절한 접착제는 예를 들어, 탄화수소에 용해되는 말레산 무수물 및 로진(rosin)을 갖는 폴리에스테르, 또는, 세제에 용해되는 폴리이소부틸렌 및 로진을 포함한다. 임시 캐리어(50)는 임의의 적절한 물질, 예를 들어, 글라스, 금속, 폴리머, 실리콘, 등일 수 있다. 전달에 이어, 제 1 표면(10)은 접착제에 의해 임시 캐리어(50)에 보지될 것이고, 제 2 표면(62)은 노출된다.
박리에 의해 야기되는 손상을 제거하기 위한 에칭 단계는 예를 들어, 플루오르화수소(HF) 및 질산의 혼합에 의해, 또는 KOH를 이용하여 수행될 수 있다. 어닐링은 모든 또는 거의 모든 손상을 제거하기에 충분하고 이러한 에칭이 불필요함을 발견할 수 있다. 최소한, 표면은 묽은 HF 용액, 예를 들어, 2분 동안 10:1 HF 를 이용하여, 유기 물질 및 잔류 산화물로부터 세정될 수 있다. 이러한 습식 프로세스 이후, 비정질 실리콘층이 제 2 표면(62) 상에 증착된다. 이러한 층(72)은 과-도핑 실리콘이고, 예를 들어, 약 50 내지 약 350 옹스트롬 사이의 두께를 가질 수 있다. 도 6d는 제 1 표면(10)과 도핑층(72) 사이에, 둘 모두와 즉각 접촉하는, 진성의 또는 거의 진성의, 비정질 실리콘층(74)을 포함하는 실시예를 보여준다. 다른 실시예에서, 층(74)은 생략될 수 있다. 본 예에서, 과-도핑 실리콘층(72)은 과-도핑된 n-타입이고, 약-도핑된 n-타입 라미나(40)와 동일한 전도도 타입이다. 약-도핑 n-타입 라미나(40)는 형성될 광기전 셀의 베이스 영역을 포함하고, 과-도핑 비정질 실리콘층(72)은 베이스 영역에 대한 전기적 접촉을 제공한다. 포함될 경우, 층(74)은 라미나(40)와 과-도핑 실리콘층(72) 사이의 전기적 연결을 방해하지 않을 만큼 충분히 얇다.
비정질 실리콘층(74) 상에서 즉각 접촉하도록 TCO층(110)이 형성되다. TCO(110)용으로 적절한 물질은 인듐 틴 옥사이드 및 알루미늄-도핑 징크 옥사이드를 포함한다. 이러한 층의 두께는 예를 들어, 약 500 내지 약 1500 옹스트롬 사이, 예컨데 약 750 옹스트롬일 수 있다. 이 두께는 증착될 반사층으로부터 반사를 개선시킬 것이다. 일부 실시예에서, 이 층은 실질적으로 얇을 수 있고, 예를 들어, 약 100 내지 약 200 옹스트롬일 수 있다.
완성된 장치에서, 입사광은 제 1 표면(10)에서 라미나(40)에 입사될 것이다. 라미나(40) 통과 후, 흡수되지 않은 광은 제 2 표면(62)에서 라미나(40)를 빠져나가서 TCO층(110)을 통과한다. TCO층(110) 상에 형성되는 반사층은 이 광을 2차 흡수 기회를 위해 셀 내로 반사시켜서, 효율을 개선시킨다. 반사층(12)용으로 전도성의 반사성 금속이 사용될 수 있다. 다양한 층 또는 스택이 사용될 수 있다. 일 실시예에서, TCO층(110) 상에, 예를 들어, 약 30 또는 50 옹스트롬 내지 약 100 옹스트롬의, 매우 얇은 크롬층에 이어, 약 1000 내지 약 3000 옹스트롬의 은을 증착함으로써 반사층(12)이 형성된다. 대안의 실시예에서, 도시되지 않지만, 반사층(12)은 약 1000 내지 약 3000 옹스트롬의 두께를 갖는 알루미늄일 수 있다. 다음 단계에서, 층은 도금에 의해 형성될 것이다. 종래의 도금은 알루미늄층에 대해 수행될 수 없고, 따라서, 알루미늄이 반사층(12)용으로 사용될 경우 도금을 위한 시드층을 제공하기 위해 추가적인 층이 추가되어야 한다. 일 실시예에서, 예컨데, 예를 들어, 약 200 내지 약 300 옹스트롬 두께의 티타늄층에, 임의의 적절한 두께(예를 들어, 약 500 옹스트롬)를 가질 수 있는 예를 들어, 코발트의 시드층이 이어진다.
금속 지지 요소(60)는 반사층(12)(본 실시예에서 크롬/실버 스택) 상에 도금에 의해 형성된다. 금속 지지 요소(60)를 전기도금에 의해 형성하기 위해, 임시 캐리어(50) 및 라미나(40) 및 관련층들이 전해질 배스에 잠긴다. 전극이 반사층(12)에 부착되고, 전류가 전해질을 통해 흐른다. 전해질 배스로부터의 이온이 반사층(12) 상에 축적되어, 금속 지지 요소(60)를 형성한다. 금속 지지 요소(60)는 예를 들어, 니켈 및 철의 합금일 수 있다. 철은 저렴하고, 니켈의 열팽창계수는 실리콘의 열팽창계수와 더 잘 일치하여, 차후 단계 중 응력을 감소시킬 수 있다. 금속 지지 요소(60)의 두께는 요망되는 값일 수 있다. 금속 지지 요소(60)는 형성될 광기전 셀에 대한 구조적 지지를 제공할 만큼 충분히 두꺼워야 한다. 두꺼운 지지 요소(60)는 휘어지기 어렵다. 대신에, 두께를 최소화하면 비용이 절감된다. 당 업자는 이러한 관심사들의 균형을 맞추기 위해 적절한 두께 및 철:니켈 비를 선택할 것이다. 두께는 예를 들어, 약 25 내지 약 100 마이크로미터 사이일 수 있고, 예를 들어, 약 50 마이크로미터일 수 있다. 일부 실시예에서, 철-니켈 합금은 약 55 내지 약 65 퍼센트 사이의 철, 예를 들어, 60 퍼센트 철이다.
도 6e를 참조하면, 금속 지지 요소(60)의 구성 이후에, 임시 캐리어(50)가 제거되어 제 1 표면(10)을 노출시킨다. 도 6e는 작동 중에서와 같이, 금속 지지 요소(60)가 하부 상에 놓이는, 역전된 구조를 도시한다. 라미나(40)는 임시 지지 요소(50)로부터 분리된다. 일부 실시예에서, 예를 들어, 섭씨 약 225도까지의 가열은 접착제를 연화시켜서 제거를 돕는다. 제 1 표면(10)은 예를 들어 세제를 이용하여, 이후 린스에 의해 세척된다. 일부 경우에, 포토레지스트 스트리퍼와 같은 용매가 사용될 수 있다. 임시 지지 요소(50) 또한 동일 방법을 이용하여 세척되고, 그 후 재사용된다.
세척 후, 제 1 표면(10) 상에 비정질 실리콘층이 증착된다. 이 층(76)은 과-도핑 실리콘이고, 예를 들어, 약 50 내지 약 350 옹스트롬 사이의 두께를 가질 수 있다. 도 6e는 제 1 표면(62)과 도핑층(76) 사이에, 둘 모두와 즉각 접촉하는, 진성의, 또는 거의 진성의, 비정질 실리콘층(78)을 포함하는 실시예를 보여준다. 다른 실시예에서, 층(78)이 생략될 수 있다. 본 예에서 과-도핑 실리콘층(76)은, 약-도핑된 n-타입 라미나(40)의 전도도 타입과 반대인, 과-도핑된 p-타입이고, 광기전 셀의 에미터로 기능하다. 포함될 경우, 층(78)은 라미나(40)와 과-도핑 실리콘층(76) 사이에 전기적 연결을 방해하지 않도록 충분히 얇다.
투명 전도 옥사이드(TCO)층(112)이 비정질 실리콘층(76) 상에, 즉각 접촉하도록, 형성된다. TCO(112)용으로 적절한 물질은 인듐 틴 옥사이드 및 알루미늄-도핑 징크 옥사이드를 포함한다. 이 층의 두께는 예를 들어, 약 700 내지 약 1800 옹스트롬 사이일 수 있고, 예를 들어, 약 900 옹스트롬일 수 있다. 일부 실시예에서, 비정질 실리콘층(76) 및 TCO층(112)의 굴절률 사이의 굴절률을 갖는 층이 비정질 실리콘층(76) 상에 형성될 수 있고, 이는 2010년 9월 30일 출원된 Liang, 등의 미국특허출원 제12/894,254호, "A Semiconductor with a Metal Oxide Layer Having Intermediate Refractive Index"에 설명되어 있고, 이 출원은 본 출원의 양수인 소유이고, 그 내용은 본 발명에 참고자료로 포함된다.
금속 라인(57), 예를 들어, 은 페이스트는, 예를 들어, 스크린 인쇄에 의해, TCO층(112) 상에 형성될 수 있고, 비교적 낮은 온도에서, 예를 들어, 섭씨 약 180 내지 250도에서 경화될 수 있다.
장치를 제조하기 위한 방법이 설명되었으며, 상기 방법은 약 50 마이크로미터 미만의 두께를 갖는 단결정 반도체 라미나를 제공하는 단계와, 임시 캐리어에 상기 반도체 라미나를 고정하는 단계와, 도금에 의해 상기 라미나 상에 또는 위에 금속 지지 요소를 형성하는 단계와, 상기 임시 캐리어로부터 상기 라미나 및 금속 지지 요소를 분리하는 단계와, 광기전 셀을 제조하는 단계를 포함하며, 상기 라미나는 상기 광기전 셀의 베이스 영역을 포함한다.
셀의 베이스를 포함하는 약-도핑 n-타입 라미나(40)와, 셀의 에미터로 기능하는 과-도핑 p-타입 비정질 실리콘층(76)을 포함하는 광기전 셀이 형성되어 있다. 과-도핑 n-타입 비정질 실리콘층(72)은 셀의 베이스 영역에 대해 우수한 전기적 접촉을 제공할 것이다. 셀의 양 면에 전기적 접촉이 이루어져야만 한다. 비정질 실리콘층(76)에 대한 접촉은 TCO층(112)을 이용하여 그리드라인(57)에 의해 이루어진다. 금속 지지 요소(60)는 전도성이고, 전도층(12) 및 TCO층(110)을 이용하여 베이스 접촉부(72)와 전기적으로 접촉한다.
도 6e는 광기전 셀 및 금속 지지 요소(60)를 포함하는 완성된 광기전 조립체(80)를 도시한다. 대안의 실시예에서, 사용되는 도펀트를 변화시킴으로써, 과-도핑 비정질 실리콘층(72)은 에미터로 기능할 수 있고, 과-도핑 실리콘층(76)은 베이스 영역에 대한 접촉부로 기능한다. 입사광(화살표로 표시됨)은 TCO(112)에 떨어져서, 과-도핑 p-타입 비정질 실리콘층에서 셀에 입사되고, 제 1 표면(10)에서 라미나(40)에 입사되며, 라미나(40)를 통해 이동한다. 반사층(12)은 일부 광을 다시 셀 내로 반사시키도록 기능할 것이다. 본 실시예에서, 수용 요소(60)는 기판으로 작용한다. 수용 요소(60) 및 라미나(40), 및 관련층은 광기전 조립체(80)를 형성한다. 복수의 광기전 조립체(80)가 형성되어 지지 기판(90)에 고정되거나, 대안으로서, 지지 수퍼스트레이트(superstrate)(도시되지 않음)에 고정될 수 있다. 각각의 광기전 조립체(80)는 광기전 셀을 포함한다. 모듈의 광기전 셀은 일반적으로 전기적으로 직렬 연결된다.
방금 설명한 실시예에서, 도금 이전에 텍스처화가 수행되었다. 다른 실시예에서, 도금 후에 텍스처화(texturing)가 수행될 수 있다. Li, 등의 텍스처화 방법은 표면 응력을 유도한다고 간주되는 버핑 단계를 요청하고, 이는 에칭을 위한 핵생성점을 생성한다. 텍스처화가 도금 이후 수행될 때, 도금에 의해 유도되는 응력이 버핑 단계를 불필요하게 만들 수 있고, TMAH 또는 KOH와 같은 선택적 에천트를 이용한 시간에 따른 에칭 단계는 피크-밸리간 높이가 1 마이크로미터 미만인 피라미드를 형성하기에 충분할 수 있다.
예: 세라믹 지지 요소
구성되는 지지 요소는 다양한 프로세스에 의해 다양한 물질에 의해 형성될 수 있다. 대안의 실시예에서, 지지 요소는 세라믹이다. 세라믹 지지 요소의 형성은 2010년 6월 30일 출원된, Agarwal, 등의 미국특허출원 제12/826,762호, "A Formed Ceramic Receiver Element Adhered to a Semicondcutor Lamina"에 더욱 상세하게 설명되고 있고, 이 출원은 본 발명의 양수인의 소유이고 그 내용은 참고자료로 본 발명에 포함된다.
도 7a를 참조하면, 프로세스는 반사 금속층 또는 스택(12)의 형성을 통해 이전 실시예에서 설명된 바와 동일할 수 있다. 금속층 또는 스택(12)은 예를 들어, TCO(110) 상에 형성되는 매우 얇은 크롬층(예를 들어 약 20 내지 약 100 옹스트롬)에 이어, 예를 들어, 약 1000 내지 약 3000 옹스트롬의 은층일 수 있다. 대안으로서, 예를 들어 약 100 옹스트롬 또는 그 미만의 얇은 티타늄층이 TCO층(110) 상에 증착될 수 있고, 이어서, 약 1000 내지 3000 옹스트롬의 은이 증착될 수 있다. 다른 물질도 사용될 수 있다. 예를 들어 100-300 옹스트롬의 얇은 티타늄층(선택사항)이 스택(12)의 최종층으로 형성될 수 있다. 이 층은 접착층으로 기능하여, 다음에 올 층에 대해 우수한 접착을 제공할 수 있다.
그 다음, 세라믹 분말 및 바인더(예를 들어, 액체 바인더)를 포함하는 세라믹 혼합물(64)이 금속층 또는 스택(12) 상에 도포된다. 세라믹 분말은 임의의 적절한 물질, 예를 들어, 뮬라이트라고도 알려져 있는 알루미늄 실리케이트, 또는 지르코늄 실리케이트일 수 있다. 이러한 형태 또는 그외 다른 적절한 세라믹이 사용될 수 있다. 그래파이트 분말 또는 금속 충전재와 같은 전도성 구성요소가 포함되어 결과적인 세라믹체를 전도성으로 만들 수 있다. 소듐 실리케이트 용액, 예를 들어, 순수 소듐 실리케이트를 물에 40% 희석시킨 용액이 바인더로 기능할 수 있다. 일례로서, 40% 희석액에 75g의 알루미늄 실리케이트 및 55g의 그래파이트 분말(55g)을 135g의 액체 소듐 실리케이트와 혼합시킴으로써 혼합물이 형성되었다. 당 업자에 의해 이해되듯이, 이러한 비는 요망 전도도, 경화 조건, 등을 달성하도록 변경될 수 있다. 다른 바인더, 세라믹 분말, 또는 전도성 구성요소가 대체될 수 있다.
세라믹 혼합물(64)은, 균일한 분포를 달성하기 위해 그리고 적정 강도의 수용 요소를 만들기 위해 충분히 두껍게, 그러나 아웃가스를 방해하는 경향을 보일 만큼 두껍지 않도록, 도포되어야 한다. 약 1 내지 3 mm 두께 예를 들어, 약 1.6 내지 약 2mm 두께의 최종 두께가 선호될 수 있다.
세라믹 혼합물(64)이 임의의 적절한 방법에 의해, 예를 들어, 스퀴지(squeegee), 스프레이, 또는 제트 라이터(jet writer)에 의해 도포될 수 있다. 경화는 아웃가스가 가능하도록 충분히 느리게 수행되어야 한다. 혼합물이 경화 프로세스 초기에 새로 생성될 경우, 휘발성 물질은 아웃가스될 수 없을 것이다. 일례로서, 상온에서 24시간 동안 경화가 수행되고, 하지만, 경화 시간이 경화 온도 증가에 의해 감소될 수 있다. 경화 후, 본 예의 세라믹체(64)는 약 1.6 내지 약 2.0mm 사이의 두께를 작고, 손상없이 표준 웨이퍼-취급 장치에 의해 처리될 만큼 충분한 강성 및 강도를 가져야 한다.
경화 후, 예를 들어, 오븐 내에서, 온도가 연속적으로 또는 증분 형태로 상승한다. 일례로서, 온도가 차례로 섭씨 75도, 섭씨 110도, 섭씨 250도로 상승하고, 각각의 온도에서 약 2시간 동안 체류하며, 하지만 당 업자는 이러한 순서가 변경되거나 최적화될 수 있음을 이해할 것이다. Agarwal, 등의 실시예는 섭씨 520도의 피크 경화 온도를 설명한다. 이러한 경화 온도는 비정질 실리콘층(74)을 결정화시킬 것이고, 반사 금속층(12) 내의 알루미늄 또는 은의 이용과 마찬가지로 양립되지 못한다(둘 모두 섭씨 520도에서 실리콘 내로 확산되기 때문이다). 세라믹 혼합물은 경화 시간을 증가시킴으로써 저온에서 경화될 수 있다. 세라믹체(64)는 복수층의 도포 및 경화에 의해 축적될 수 있다.
도 7b를 참조하면, 이전 실시예에서와 같이 제조가 계속된다: 라미나(40) 및 구성된 세라믹 지지 요소(64)가 임시 캐리어(50)로부터 제거되고, 비정질 실리콘층(78, 76), TCO층(112), 및 그리드 라인(57)이 장치를 완성시킨다. 이 구조는 역전되어 도시되어, 작동 중에, 구성된 세라믹 지지 요소(64)가 하부 상에 놓인다. 완성된 장치에서, 입사광은 제 1 표면(10)에서 라미나(40)에 입사된다. 따라서 생성되는 조립체는 이전 실시예에서처럼 다른 유사 조립체와 함께 지지 기판 또는 수퍼스트리트 상에 장착될 수 있다.
대안으로서, 고온에 견딜 수 있는 구조가 형성될 수 있다. 도 8을 참조하면, 라미나(40)의 클리빙에 의해 제 2 표면(62)을 생성한 후, 그리고, 손상 어닐링 이후, 제 2 표면이, 제 2 표면(62)에서 과-도핑 n-타입 영역(16)을 형성하도록 예를 들어, 확산 도핑에 의해, 도핑될 수 있다. 예를 들어, 실리콘 다이옥사이드의, 유전층(28)이 제 2 표면(62) 상에 형성될 수 있다. 유전층(28) 내에 비아(33)가 형성되고, 유전층(28) 상에 금속 스택(15)이 증착되어, 비아(33) 내에서 제 2 표면(62)과 접촉한다. 금속 스택(15)은 섭씨 400도 이상의 온도에 견딜 수 있는 티타늄, 텅스텐, 코발트, 등과 같은 금속층을 포함할 수 있다. 이러한 스택은 Agarwal, 등에서 더욱 상세하게 설명된다. 이러한 표면 상에 구성되는 세라믹체(64)는 고온에서, 예를 들어, 섭씨 약 520도에서, 경화될 수 있다.
선택적인 추가 금속층 또는 스택(도시되지 않음)이 라미나에 대향된 표면 상에 세라믹체(64)의 후면 상에 포함될 수 있어서, 접촉부 납땜을 도울 수 있다. 이러한 스택은 알루미늄 또는 은층에 이어 NiV 또는 다른 적절한 물질층일 수 있다.
예: 폴리머 지지 요소
다른 대안의 실시예에서, 지지 요소가 폴리머로 형성된다. 도 9a를 참조하면, 프로세스는 금속층 또는 스택(12)의 형성을 통해 (구성된 세라믹체를 갖는) 이전 실시예에서 설명된 바와 동일할 수 있다.
폴리머 지지 요소의 형성을 시작하기 위해, 액체 형태의 폴리머는 저저항층(22)에 도포된다. 폴리머층(66)은 다양한 공지 방법 중 임의의 방법에 의해 도포될 수 있다. 스핀-온 방식의 경우, 층(66)의 두께가 도포 부피 및 스핀 속도에 따라 변할 것이다. 이 층은 스프레이-온될 수 있고, 또는 다른 적절한 방법에 의해 도포될 수 있다. 예를 들어, 섭씨 약 120도 내지 약 200도에서 수 분 또는 수 시간 동안, 건조 단계가 수행된다. 건조 후, 임의의 적절한 온도에서 경화 단계가 수행된다. 일부 실시예에서, 건조 및 경화 단계가 조합될 수 있다. 경화 후, 폴리머층(66)의 두께가, 예를 들어, 약 5 내지 약 30 마이크로미터 사이일 수 있다. 복수의 폴리머층이 형성되어, 예를 들어, 최대 100 마이크로미터 두께의, 또는 그 이상의, 두꺼운 폴리머체를 생성할 수 있고, 이는 경화 시간 및 온도를 낮게 유지하는 데 도움이 될 수 있다. 폴리머 지지 요소(66)의 구성 및 경화 후, 폴리머 지지 요소 및 라미나(40)가 임시 캐리어(50)로부터 제거되고, 이전 실시예에서와 같이 제조가 완료된다.
제조가 이전 실시예에서처럼 계속된다. 도 9b를 참조하면, 임시 지지 요소가 제거된다. 이 구조는 역전된 상태로 도시되어, 폴리머 지지 요소(66)가 하부 상에 놓인다. TCO층(112) 및 배선(57)에서처럼, 비정질 실리콘층(78, 76)이 형성된다. 완성된 장치에서, 입사광은 제 1 표면(10)에서 라미나(40)에 입사된다.
대안의 실시예(도시되지 않음)에서, a) 라미나(40)의 제 2 표면(62)에서 과-도핑 영역을 형성함으로써 비정질 실리콘층(72, 74)을 대체함으로써, 그리고 b) 세라믹 지지 요소가 구성되는 이전 단락에서 설명한 바와 같이, 고온에 견딜 수 있는 금속으로 알루미늄 또는 은을 대체함으로써, 경화가 고온에서 수행될 수 있다.
다양한 구성 지지 요소가 설명되고 있다. 구성된 지지 요소가 전도성이 아닐 경우, (예를 들어, 다양한 실시예에서 과-도핑 비정질 실리콘층 또는 도핑에 의해 형성되는 영역과 같이) 지지 요소에 인접한 셀의 영역에서 과-도핑 영역에 대한 전기적 접촉부가 다양한 방법을 이용하여 형성될 수 있으며, 상기 다양한 방법은 2008년 12월 9일 출원된 Petti, 등의 미국특허출원 제12/331,376호, "Front Connected Photovoltaic Assembly and Associated Methods"와, 2009년 3월 19일 출원된 Petti, 등의 미국특허출원 제12/407,064호, "Method to Make Electrical Contact to a Bonded Face of a Photovoltaic Cell"(이후 '064 출원')에 설명된 방법들을 포함하며, 두 출원 모두 본 출원의 양수인의 소유이고, 그 내용은 본 발명에 참고자료로 포함된다.
더 많거나 더 적은 라미나 전달
지금껏 설명한 실시예에서, 도너 웨이퍼의 원 표면은 진공 척에 고정되고, 그 후, 라미나의 클리빙에 이어, 클리빙된 표면이 진공 패들에 의해 보지되고 원 표면은 분리되며, 임시 캐리어로 전달에 이어, 원 표면이 고정되고 클리빙된 표면이 분리되며, 추가적인 공정에 이어 원 표면이 임시 캐리어로부터 분리된다. 이러한 흐름에서, 표면이 세번 분리되는 데, 원 표면이 진공 척으로부터, 클리빙된 표면이 진공 패들로부터, 그리고 원 표면이 임시 캐리어로부터 분리된다. 그러나, 다른 옵션도 가능하다.
프로세스 흐름이 단순화될 수 있다. 도 10a를 참조하면, 일 실시예에서, (이온 주입에 의해 앞서 형성된 클리브 평면(30)을 포함하는) 도너 웨이퍼(20)의 제 1 표면(10)이 진공 척(54)에 보지된다. 도 10b를 참조하면, (제 2 표면(62)을 생성하는) 라미나(40)의 클리빙에 이어, 임시 캐리어(50)가, 예를 들어, 접착제를 이용하여 제 2 표면(62)에 고정되고, 제 1 표면(10)은 진공 척(54)으로부터 분리된다. 하부 상에 임시 지지 요소(50)가 놓이는 역전된 구조를 도시하는 도 10c를 참조하면, 비정질층(74, 72), TCO층(110), 및 반사 금속층(12)이 제 1 표면(10) 상에 증착되고, 이어서 금속층(12) 상에 지지 요소(60)가 구성된다. 도 10d에 도시되는 바와 같이, 제 2 표면(62)은 임시 캐리어로부터 분리되고(이 구조가 다시 역전됨 - 이번에는 구성된 지지 요소(60)가, 완성된 장치의 작동 중에서와 같이, 하부 상에 놓임), 세척 이후, 비정질층(78, 76) 및 TCO층(112)이 제 2 표면(62) 상에 형성된다. 배선(57)이 스크린 인쇄에 의해 형성되고 경화된다. 이 프로세스는 단 2회의 분리만을 포함한다: 진공 척으로부터 제 1 표면(10)의 분리와, 임시 캐리어로부터 제 2 표면(62)의 분리를 포함한다. 완성된 장치에서, 입사광은 제 2 표면(62)에서 라미나(40)에 입사되고, 제 1 표면(10)은 셀의 후방에 위치한다.
다른 실시예에서, 하나 이상의 추가적인 분리가 존재할 수 있다. 도 11a를 참조하면, 제 1 표면(10)이 진공 척(54)에 보지된다. 도 11b를 참조하면, 라미나(40)의 클리빙 이후, 진공 패들(도시되지 않음)을 이용하여 라미나(40)를 제 1 임시 캐리어(50)로 전달한다. 제 1 표면(10)이 고정되고, 제 2 표면(62)은 노출된다. 비정질층(78, 76) 및 TCO층(112)이 제 2 표면(62) 상에 증착된다. 제 2 임시 캐리어(52)는 (제 2 표면(62) 위에서) TCO층(112)에 고정된다. 제 2 임시 캐리어(52)의 부착에 이어, 제 1 표면(10)이 임시 캐리어(50)로부터 분리된다. 하부 상에 제 2 임시 캐리어(52)가 놓이는 역전된 구조를 도시하는 도 11c를 참조하면, 제 1 표면(10)이 세척되고 비정질 실리콘층(74, 72) 및 TCO층(110)이 제 1 표면(10) 상에 형성되며, 이어서 반사 금속층(12)이 형성된다. 금속 지지 요소(60)는 도금에 의해 금속층(12) 상에 형성된다. 마지막으로 도 11d를 참조하면, TCO층(112)이 제 2 임시 캐리어로부터 분리되고, 배선(57)이 스크린 인쇄에 의해 TCO층(112) 상에 형성되어 경화된다. 이 프로세스는 4회의 분리, 즉, 진공 척으로부터 제 1 표면(10)을, 진공 패들로부터 제 2 표면(62)을, 제 1 임시 캐리어(50)로부터 제 1 표면(10)을, 그리고 제 2 임시 캐리어(52)로부터 제 2 표면(62)을 분리시킨다. 완성된 장치에서, 입사광은 제 2 표면(62)에서 라미나(40)에 입사되고, 제 1 표면(10)은 셀의 후방에 위치한다. 이러한 흐름은 더 복잡하지만, NiFe로 구성되는 지지 요소(60)가, 모든 증착 단계 완료 후 프로세스 종료에 매우 가까운 지점에서 형성된다는 장점을 제공한다. 이는 청정 프로세스를 제공하여, 장비의 오염을 피할 수 있다.
다양한 실시예가 명료성 및 완성도를 위해 제공되었다. 가능한 모든 실시예를 나열하는 것은 실제적으로 불가능함이 명백하다. 발명의 다른 실시예는 본 명세서에서 알려줄 때 당 업자에게 명백할 것이다. 상세한 제조 방법이 여기서 설명되었으나, 결과가 발명의 범위 내에 있으면서 동일 구조를 형성하는 다른 방법도 사용될 수 있다.
위 상세한 설명은 본 발명이 취할 수 있는 여러 형태들 중 몇 가지만을 설명하였다. 이러한 이유로, 본 상세한 설명은 설명을 위한 것이지 제한하고자 함이 아니다. 모든 등가물을 포함하는, 다음의 청구범위만이 본 발명의 범위를 규정한다.

Claims (44)

  1. 약 50 마이크로미터 이하의 두께를 갖고, 제 1 표면에 대향된 제 2 표면을 갖는 반도체 라미나를 제공하는 단계와,
    상기 라미나의 제 1 표면 상에 연속적인 금속성 영구 지지 요소를 구성하는 단계 - 상기 지지 요소는 상기 라미나에 지지부를 제공함 - 와,
    상기 라미나를 포함하는 광기전 셀을 제조하는 단계를 포함하는
    장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 라미나는 약 4 마이크로미터 내지 약 20 마이크로미터 사이의 두께를 갖는
    장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 라미나는 상기 광기전 셀의 베이스 영역을 포함하는
    장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 라미나는 단결정 실리콘인
    장치 제조 방법.
  5. 제 1 항에 있어서,
    영구 지지 요소를 구성하는 단계는, 영구 지지 요소를 도금에 의해 형성하는 단계를 포함하는
    장치 제조 방법.
  6. 제 1 항에 있어서,
    영구 지지 요소를 구성하는 단계 이전에, 임시 지지 요소에 상기 라미나의 제 2 표면을 고정시키는 단계와,
    영구 지지 요소를 구성하는 단계 이후에, 상기 임시 지지 요소로부터 상기 라미나의 제 2 표면을 분리시키는 단계를 더 포함하는
    장치 제조 방법.
  7. 제 1 항에 있어서,
    반도체 라미나를 제공하는 단계는,
    클리브 평면을 형성하도록 이온을 반도체 도너체 내로 주입하는 단계와,
    상기 클리브 평면에서 상기 도너체로부터 상기 라미나를 클리빙하는 단계를 더 포함하며,
    상기 도너체로부터 상기 라미나를 클리빙하는 단계는 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계 이전에 수행되는
    장치 제조 방법.
  8. 제 1 항에 있어서,
    영구 지지 요소를 구성하는 단계 이전에 상기 라미나의 제 1 표면 상에, 하나, 둘, 또는 그 이상의 층들을 형성하는 단계를 더 포함하고,
    완성된 장치에서, 상기 하나, 둘, 또는 그 이상의 층들은 상기 라미나와 상기 영구 지지 요소 사이에 배치되는
    장치 제조 방법.
  9. 제 1 항에 있어서,
    완성된 장치에서, 광이 제 2 표면에서 상기 라미나에 입사되는
    장치 제조 방법.
  10. 제 1 항에 있어서,
    상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계 이전에, 적어도 섭씨 850도의 온도로 상기 라미나를 어닐링하는 단계를 더 포함하는
    장치 제조 방법.
  11. 제 1 항에 있어서,
    비정질 실리콘의 제 1 층은 상기 라미나와 상기 영구 지지 요소 사이에 배치되는
    장치 제조 방법.
  12. 제 11 항에 있어서,
    상기 라미나의 제 2 표면 상에 비정질 실리콘의 제 2 층을 형성하는 단계를 더 포함하는
    장치 제조 방법.
  13. 제 12 항에 있어서,
    비정질 실리콘의 제 2 층은 상기 광기전 셀의 에미터를 포함하는
    장치 제조 방법.
  14. 클리브 평면을 형성하도록 반도체 도너체에 이온을 주입하는 단계와,
    상기 클리브 평면에서 상기 도너체로부터 반도체 라미나를 클리빙하는 단계 - 상기 라미나는 제 1 표면 및 상기 제 1 표면에 대향된 제 2 표면을 가짐 - 와,
    상기 클리빙 단계 이후, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계 - 상기 영구 지지 요소는 폴리머임 - 와,
    광기전 셀을 제조하는 단계 - 상기 라미나는 상기 광기전 셀의 베이스 영역을 포함함 - 를 포함하는
    장치 형성 방법.
  15. 제 14 항에 있어서,
    상기 라미나는 단결정 실리콘인
    장치 형성 방법.
  16. 제 14 항에 있어서,
    상기 라미나는 약 4 마이크로미터 내지 약 20 마이크로미터 사이의 두께를 갖는
    장치 형성 방법.
  17. 반도체 도너 웨이퍼 내에 클리브 평면을 형성하도록 상기 도너 웨이퍼의 제 1 표면을 통해 상기 도너 웨이퍼 내로 가스 이온을 주입하는 단계와,
    상기 클리브 평면에서 상기 도너 웨이퍼로부터 약 50 마이크로미터 미만의 두께를 갖는 반도체 라미나를 클리빙하는 단계 - 상기 클리빙 단계 중 상기 도너 웨이퍼의 제 1 표면이 상기 지지 요소에 영구적으로 고정되지 않음 - 와,
    상기 반도체 라미나를 임시 캐리어에 고정하는 단계와,
    도금에 의해 상기 라미나 상에 또는 위에 연속적인 금속 지지 요소를 형성하는 단계와,
    상기 임시 캐리어로부터 상기 라미나 및 상기 금속 지지 요소를 분리시키는 단계와,
    광기전 셀을 제조하는 단계 - 상기 라미나는 상기 광기전 셀의 베이스 영역을 포함 - 를 포함하는
    장치 제조 방법.
  18. 약 50 마이크로미터 이하의 두께를 갖고, 제 1 표면 및 상기 제 1 표면에 대향된 제 2 표면을 갖는, 반도체 라미나를 제공하는 단계와,
    상기 라미나의 제 2 표면을 임시 지지 요소에 고정하는 단계와,
    상기 고정 후, 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계와,
    상기 임시 지지 요소로부터 상기 라미나의 제 2 표면을 분리하는 단계와,
    상기 라미나를 포함하는 광기전 셀을 제조하는 단계를 포함하는
    장치 제조 방법.
  19. 제 18 항에 있어서,
    영구 지지 요소를 구성하는 단계는,
    상기 제 1 표면에 세라믹 혼합물을 도포하는 단계와,
    세라믹을 포함하는 상기 영구 지지 요소를 형성하도록 상기 혼합물을 경화시키는 단계를 포함하는
    장치 제조 방법.
  20. 제 18 항에 있어서,
    영구 지지 요소를 구성하는 단계는,
    상기 제 1 표면에 액체 형태로 폴리머를 도포하는 단계와,
    상기 폴리머를 경화하는 단계를 포함하며,
    상기 영구 지지 요소는 폴리머를 포함하는
    장치 제조 방법.
  21. 제 18 항에 있어서,
    상기 라미나는 약 4 마이크로미터 내지 약 20 마이크로미터 사이의 두께를 갖는
    장치 제조 방법.
  22. 제 18 항에 있어서,
    상기 라미나는 상기 광기전 셀의 베이스 영역을 포함하는
    장치 제조 방법.
  23. 제 18 항에 있어서,
    상기 라미나는 단결정 실리콘인
    장치 제조 방법.
  24. 제 18 항에 있어서,
    반도체 라미나를 제공하는 단계는,
    클리브 평면을 형성하도록 반도체 도너체 내로 이온을 주입하는 단계와,
    상기 클리브 평면에서 상기 도너체로부터 상기 라미나를 클리빙하는 단계를 포함하며,
    상기 도너체로부터 상기 라미나를 클리빙하는 단계는 상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계 이전에 수행되는
    장치 제조 방법.
  25. 제 18 항에 있어서,
    영구 지지 요소를 구성하는 단계 이전에, 상기 라미나의 제 1 표면 상에 하나, 둘, 또는 그 이상의 층을 형성하는 단계를 더 포함하며,
    완성된 장치에서, 상기 하나, 둘, 또는 그 이상의 층은 상기 라미나와 상기 영구 지지 요소 사이에 배치되는
    장치 제조 방법.
  26. 제 18 항에 있어서,
    완성된 장치에서, 광이 제 2 표면에서 상기 라미나에 입사되는
    장치 제조 방법.
  27. 제 18 항에 있어서,
    상기 라미나의 제 1 표면 상에 영구 지지 요소를 구성하는 단계 이전에, 적어도 섭씨 850도의 온도로 상기 라미나를 어닐링하는 단계를 더 포함하는
    장치 제조 방법.
  28. 제 18 항에 있어서,
    비정질 실리콘의 제 1 층은 상기 라미나와 상기 영구 지지 요소 사이에 배치되는
    장치 제조 방법.
  29. 제 28 항에 있어서,
    상기 라미나의 제 2 표면 상에 비정질 실리콘의 제 2 층을 형성하는 단계를 더 포함하는
    장치 제조 방법.
  30. 제 29 항에 있어서,
    상기 비정질 실리콘의 제 2 층은 상기 광기전 셀의 에미터를 포함하는
    장치 제조 방법.
  31. 약 50 마이크로미터 이하의 두께를 갖고, 제 1 표면 및 상기 제 1 표면에 대향된 제 2 표면을 갖는, 라미나를 제공하는 단계와,
    섭씨 850도 이상의 온도로 상기 반도체 라미나를 어닐링하는 단계와,
    광기전 셀을 제조하는 단계를 포함하며,
    완성된 셀은 상기 제 1 표면과 즉각 접촉하는 제 1 비정질 실리콘층과, 상기 제 2 표면과 즉각 접촉하는 제 2 비정질 실리콘층을 갖는
    장치 제조 방법.
  32. 제 31 항에 있어서,
    상기 라미나는 약 4 마이크로미터 내지 약 20 마이크로미터 사이의 두께를 갖는
    장치 제조 방법.
  33. 제 31 항에 있어서,
    상기 제 1 비정질 실리콘층 및 상기 제 2 비정질 실리콘층은 모두 상기 어닐링 단계 이후 증착되는
    장치 제조 방법.
  34. 제 31 항에 있어서,
    상기 제 1 비정질 실리콘층이 상기 광기전 셀의 에미터를 포함하고, 또는, 상기 제 2 비정질 실리콘층이 상기 광기전 셀의 에미터를 포함하는
    장치 제조 방법.
  35. 제 31 항에 있어서,
    상기 제 1 비정질 실리콘층의 적어도 일부분은 제 1 전도도 타입으로 과-도핑되고, 상기 제 2 비정질 실리콘층의 적어도 일부분은 상기 제 1 전도도 타입과는 반대인 제 2 전도도 타입으로 과-도핑되는
    장치 제조 방법.
  36. 제 31 항에 있어서,
    상기 라미나는 상기 광기전 셀의 베이스 영역을 포함하는
    장치 제조 방법.
  37. 제 31 항에 있어서,
    상기 반도체 라미나를 제공하는 단계는,
    클리브 평면을 형성하도록 반도체 도너체 내로 이온을 주입하는 단계와,
    상기 클리브 평면에서 상기 도너체로부터 상기 라미나를 클리빙하는 단계를 포함하는
    장치 제조 방법.
  38. 제 31 항에 있어서,
    상기 어닐링 단계 중 온도가 적어도 섭씨 900도에 도달하는
    장치 제조 방법.
  39. 제 31 항에 있어서,
    상기 어닐링 단계는 적어도 60초 동안 지속되는
    장치 제조 방법.
  40. 제 31 항에 있어서,
    상기 어닐링 단계 이후, 상기 라미나의 제 1 표면 상에 또는 위에 영구 지지 요소를 구성하는 단계를 더 포함하며,
    완성된 셀에서, 상기 제 1 비정질 실리콘층은 상기 라미나의 제 1 표면과 상기 지지 요소 사이에 배치되는
    장치 제조 방법.
  41. 제 40 항에 있어서,
    영구 지지 요소를 구성하는 단계는 도금을 포함하고, 상기 영구 지지 요소는 금속을 포함하는
    장치 제조 방법.
  42. 제 40 항에 있어서,
    영구 지지 요소를 구성하는 단계는,
    상기 라미나의 제 1 표면에 세라믹 혼합물을 도포하는 단계와,
    세라믹 혼합물을 경화시키는 단계를 포함하며,
    상기 영구 지지 요소는 세라믹인
    장치 제조 방법.
  43. 제 40 항에 있어서,
    상기 영구 지지 요소와 상기 제 1 비정질 실리콘층 사이에 반사 금속층이 배치되는
    장치 제조 방법.
  44. 제 43 항에 있어서,
    상기 반사 금속층과 상기 제 1 비정질 실리콘층 사이에 투명 전도 옥사이드층이 배치되는
    장치 제조 방법.
KR1020137017702A 2010-12-29 2011-12-22 얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법 KR20130143100A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/980,427 US8101451B1 (en) 2010-12-29 2010-12-29 Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
US12/980,427 2010-12-29
US12/980,424 US8173452B1 (en) 2010-12-29 2010-12-29 Method to form a device by constructing a support element on a thin semiconductor lamina
US12/980,424 2010-12-29
PCT/US2011/066957 WO2012092145A2 (en) 2010-12-29 2011-12-22 A method to form a device by constructing a support element on a thin semiconductor lamina

Publications (1)

Publication Number Publication Date
KR20130143100A true KR20130143100A (ko) 2013-12-30

Family

ID=46383821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137017702A KR20130143100A (ko) 2010-12-29 2011-12-22 얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법

Country Status (5)

Country Link
EP (1) EP2659517A4 (ko)
JP (1) JP2014501456A (ko)
KR (1) KR20130143100A (ko)
CN (1) CN103348491A (ko)
WO (1) WO2012092145A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901010B2 (en) * 2013-03-15 2014-12-02 Sunpower Corporation Methods for improving solar cell lifetime and efficiency

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214723A (ja) * 1998-01-29 1999-08-06 Kyocera Corp 太陽電池素子の製造方法
JP2000252492A (ja) * 1999-02-25 2000-09-14 Sumitomo Electric Ind Ltd 太陽電池、この製造方法、および積層型太陽電池
JP2002100791A (ja) * 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
JP5084146B2 (ja) * 2006-01-30 2012-11-28 三洋電機株式会社 光起電力モジュール
US20080092949A1 (en) * 2006-09-11 2008-04-24 Silicon China Limited Method and structure for textured thermal cut for photovoltaic applications for thin films
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
US20090242010A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element
EP2105972A3 (en) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US7897945B2 (en) * 2008-09-25 2011-03-01 Twin Creeks Technologies, Inc. Hydrogen ion implanter using a broad beam source
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
US20100139755A1 (en) * 2008-12-09 2010-06-10 Twin Creeks Technologies, Inc. Front connected photovoltaic assembly and associated methods
US20100224238A1 (en) * 2009-03-06 2010-09-09 Twin Creeks Technologies, Inc. Photovoltaic cell comprising an mis-type tunnel diode
EP2421026A4 (en) * 2009-04-15 2017-11-29 Huilong Zhu Substrate structure for semiconductor device fabrication and method for fabricating the same

Also Published As

Publication number Publication date
EP2659517A4 (en) 2017-10-25
WO2012092145A2 (en) 2012-07-05
EP2659517A2 (en) 2013-11-06
CN103348491A (zh) 2013-10-09
JP2014501456A (ja) 2014-01-20
WO2012092145A3 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
US8518724B2 (en) Method to form a device by constructing a support element on a thin semiconductor lamina
TWI481053B (zh) 形成包含薄的積層之光伏電池的方法（一）
US7964431B2 (en) Method to make electrical contact to a bonded face of a photovoltaic cell
CA2716402C (en) Solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
US8101451B1 (en) Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
US20110073175A1 (en) Photovoltaic cell comprising a thin lamina having emitter formed at light-facing and back surfaces
US20090159111A1 (en) Photovoltaic device having a textured metal silicide layer
US8563352B2 (en) Creation and translation of low-relief texture for a photovoltaic cell
US7967936B2 (en) Methods of transferring a lamina to a receiver element
TW200937502A (en) Method for making solar cells having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation in a furnace having doped sources
JP2008112848A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
TWI474489B (zh) 包含有具後接面之薄積層的光伏電池及其製造方法
TWI401810B (zh) 太陽能電池
US8536448B2 (en) Zener diode within a diode structure providing shunt protection
US8841161B2 (en) Method for forming flexible solar cells
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
TW201440235A (zh) 具有加強射極層之背接面太陽能電池
US8148189B2 (en) Formed ceramic receiver element adhered to a semiconductor lamina
JP3542521B2 (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
US20090242031A1 (en) Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element
KR20130143100A (ko) 얇은 반도체 라미나 상에 지지 요소를 구성함으로써 장치를 형성하는 방법
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子
US8349626B2 (en) Creation of low-relief texture for a photovoltaic cell

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid