KR20130141865A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130141865A
KR20130141865A KR1020120064917A KR20120064917A KR20130141865A KR 20130141865 A KR20130141865 A KR 20130141865A KR 1020120064917 A KR1020120064917 A KR 1020120064917A KR 20120064917 A KR20120064917 A KR 20120064917A KR 20130141865 A KR20130141865 A KR 20130141865A
Authority
KR
South Korea
Prior art keywords
display area
polymer organic
disposed
base substrate
thin film
Prior art date
Application number
KR1020120064917A
Other languages
English (en)
Other versions
KR102115174B1 (ko
Inventor
정진수
김영구
성병훈
전백균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120064917A priority Critical patent/KR102115174B1/ko
Priority to US13/764,249 priority patent/US9164335B2/en
Publication of KR20130141865A publication Critical patent/KR20130141865A/ko
Priority to US15/266,010 priority patent/USRE47701E1/en
Application granted granted Critical
Publication of KR102115174B1 publication Critical patent/KR102115174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 표시 영역, 상기 표시 영역을 감싸는 비표시 영역, 및 상기 비표시 영역의 적어도 일측에서 연장된 패드 영역으로 구분되고, 상기 비표시 영역은 상기 패드 영역에 인접한 제1 비표시 영역 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 어레이 기판, 상기 어레이 기판에 마주하고, 제2 베이스 기판 및 상기 제2 베이스 기판 상에 배치되는 공통 전극을 포함하는 대향 기판, 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치되는 액정층을 포함한다. 상기 어레이 기판은 상기 표시 영역 및 상기 비표시 영역에 배치된 제1 베이스 기판, 상기 패드 영역 및 상기 제1 비표시 영역에 배치되는 고분자 유기물층, 상기 표시 영역에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속된 화소 전극, 및 상기 박막 트랜지스터와 접속되고, 상기 패드 영역에서 상기 고분자 유기물층 상에 배치된 신호 입력 패드를 포함하며, 상기 제1 비표시 영역의 고분자 유기물층은 상기 제1 베이스 기판 상에 배치될 수 있다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 회로 모듈과 연결되는 패드 영역을 최소화할 수 있는 표시 패널 및 이의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 화상을 표시하는 표시 패널, 및 상기 표시 패널에 각종 제어 신호를 제공하는 외부 회로 모듈을 포함하고, 상기 표시 패널과 상기 외부 회로 모듈은 샤시와 같은 수납 용기에 고정된다. 또한, 상기 표시 패널 및 상기 외부 회로 모듈은 드라이버 IC를 포함하는 테이프 캐리어 패키지(Tape Carrier Package, TCP) 또는 연성 회로 기판(Flexible Printed Circuit Board, FPC)와 같은 신호 배선을 통하여 연결된다.
한편, 상기 신호 배선은 일반적으로 상기 표시 패널의 일측에 부착되어 상기 외부 회로 모듈과 연결된다. 따라서, 상기 표시 패널은 상기 신호 배선과 연결되기 위하여 상기 표시 패널의 일측에 일정 공간을 마련하여야 하며, 상기 수납 용기는 상기 신호 배선을 위한 소정의 공간을 확보하여야 한다. 상기와 같이, 상기 신호 배선을 위한 공간은 표시 장치에서, 상기 표시 패널에서 화상이 표시되는 영역 이외의 영역을 최소화하고자 하는 최근 연구 경향에 제약이 된다.
본 발명의 일 목적은 외부 회로 모듈과 연결되는 패드 영역을 최소화할 수 있는 표시 패널을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 표시 패널은 표시 영역, 상기 표시 영역을 감싸는 비표시 영역, 및 상기 비표시 영역의 적어도 일측에서 연장된 패드 영역으로 구분되고, 상기 비표시 영역은 상기 패드 영역에 인접한 제1 비표시 영역 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 어레이 기판, 상기 어레이 기판에 마주하고, 제2 베이스 기판 및 상기 제2 베이스 기판 상에 배치되는 공통 전극을 포함하는 대향 기판, 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치되는 액정층을 포함한다. 상기 어레이 기판은 상기 표시 영역 및 상기 비표시 영역에 배치된 제1 베이스 기판, 상기 패드 영역 및 상기 제1 비표시 영역에 배치되는 고분자 유기물층, 상기 표시 영역에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속된 화소 전극, 및 상기 박막 트랜지스터와 접속되고, 상기 패드 영역에서 상기 고분자 유기물층 상에 배치된 신호 입력 패드를 포함하며, 상기 제1 비표시 영역의 고분자 유기물층은 상기 제1 베이스 기판 상에 배치될 수 있다.
상기 고분자 유기물층은 상기 제1 베이스 기판 상의 상기 표시 영역까지 연장되어 배치될 수 있다. 상기 박막 트랜지스터는 상기 고분자 유기물층 상에 배치될 수 있다. 상기 고분자 유기물층 및 상기 박막 트랜지스터 사이에 배치되는 절연막을 더 포함할 수 있다.
상기 제1 베이스 기판은 상기 패드 영역에 인접한 상기 비표시 영역에 배치된 요홈 형태의 트렌치를 구비할 수 있다. 상기 고분자 유기물층은 상기 패드 영역에 인접한 상기 비표시 영역에서 상기 트렌치 내부에 배치될 수 있다.
상기 고분자 유기물층은 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위한 표시 패널의 제조 방법은 표시 영역, 상기 표시 영역을 감싸는 비표시 영역, 및 상기 비표시 영역의 적어도 일측에서 연장된 패드 영역으로 구분되고, 상기 비표시 영역은 상기 패드 영역에 인접한 제1 비표시 영역 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계, 상기 패드 영역 및 상기 제1 비표시 영역에서 상기 베이스 기판 상에 고분자 유기물층을 형성하는 단계, 상기 표시 영역에서 상기 베이스 기판 상에 박막 트랜지스터를 형성하고, 이와 동시에 상기 박막 트랜지스터와 접속하는 신호 입력 패드를 상기 패드 영역에 형성하는 단계, 상기 박막 트랜지스터와 접속하는 화소 전극을 형성하여 어레이 기판을 제조하는 단계, 상기 어레이 기판 및 상기 어레이 기판에 마주하는 공통 전극을 포함하는 대향 기판 사이에 액정층을 배치하고, 상기 어레이 기판 및 상기 대향 기판을 합착하는 단계, 및 상기 베이스 기판의 상기 패드 영역에 대응하는 영역을 제거하는 단계를 포함한다.
상기와 같은 표시 패널은 외부 회로 모듈과 연결되는 패드 영역 전체를 절곡할 수 있다. 따라서, 상기 표시 패널을 구비하는 표시 장치는 상기 패드 영역을 위한 공간을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 분해 사시도이다.
도 2는 표시 패널에 연성 회로 기판이 부착되기 전의 상태를 설명하기 위한 평면도이다.
도 3은 도 2의 A 영역의 확대도이다.
도 4는 도 2의 B 영역의 확대도이다.
도 5는 표시 패널에 연성 회로 기판이 부착된 상태를 설명하기 위한 평면도이다.
도 6은 도 5의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 7은 도 6의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 8 내지 도 12는 도 6 및 도 7에 도시된 표시 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치에 적용 가능한 표시 패널을 설명하기 위한 단면도이다.
도 14는 도 13의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 15 내지 17는 도 13 및 도 14에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 표시 장치에 적용 가능한 표시 패널을 설명하기 위한 단면도이다.
도 19는 도 18의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 20 내지 도 23은 도 18 및 도 19에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널이 적용된 표시 장치를 설명하기 위한 분해 사시도이다.
도 1을 참조하면, 표시 장치는 표시 패널(100), 백라이트 유닛(200), 상부 커버(410) 및 하부 커버(420)를 포함한다.
상기 표시 패널(100)로는 다양한 형태의 표시 패널이 적용될 수 있다. 예를 들면, 상기 표시 패널(100)로 액정 표시 패널(liquid crystal display panel, LCD panel), 전기영동 표시 패널(electrophoretic display panel, EPD panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel, EWD panel)과 같은 표시 패널을 사용하는 것이 가능하다. 본 실시예에서는 상기 표시 패널(100)로 상기 액정 표시 패널을 예로서 설명한다.
상기 표시 패널(100)은 장변 및 단변을 가지는 직사각형의 판상을 가지며, 화상을 표시하는 표시 영역(DA), 상기 표시 영역(DA) 주변의 비표시 영역(NDA), 및 상기 비표시 영역(NDA)의 적어도 일측에서 연장된 패드 영역(PA)을 포함한다. 또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 대향되는 대향 기판(120) 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 형성된 액정층(미도시)을 포함한다. 또한, 상기 표시 패널(100)의 양면, 즉, 상기 어레이 기판(110) 및 상기 대향 기판(120) 각각의 외부면에는 편광 필름(미도시)이 부착될 수 있다.
상기 어레이 기판(110)의 상기 표시 영역(DA)에는 매트릭스 형태로 배열된 복수의 화소들(미도시)이 배치될 수 있다. 여기서, 각 화소는 다수의 서브 화소를 포함할 수 있으며, 각 서브 화소는 서로 다른 색상을 가질 수 있다. 예를 들면, 상기 각 서브 화소는 적색, 녹색, 청색, 황색 및 백색 중 어느 하나의 색상을 가질 수 있다. 따라서, 상기 각 서브 화소에서 출사되는 광은 상기 적색, 녹색, 청색, 황색 및 백색 중 어느 하나의 색상을 가질 수 있다. 또한, 상기 각 화소는 게이트 라인(미도시), 상기 게이트 라인과 절연되게 교차하는 데이터 라인(미도시), 및 화소 전극(미도시)을 구비할 수 있다. 또한, 상기 각 화소에는 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되며, 상기 화소 전극에 대응하여 전기적으로 연결된 박막 트랜지스터(미도시)가 구비될 수 있다. 상기 박막 트랜지스터는 대응하는 화소 전극 측으로 제공되는 구동 신호를 스위칭할 수 있다.
상기 어레이 기판(110)의 상기 비표시 영역(NDA)에는 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착시키는 봉지 패턴(미도시)이 배치될 수 있다.
상기 어레이 기판(110)의 상기 패드 영역(PA)에는 드라이버 IC(141)가 실장된 연성 회로 기판(140)이 연결되며, 상기 연성 회로 기판(140)은 외부 회로 모듈(미도시)과 연결될 수 있다. 상기 드라이버 IC(141)는 상기 외부 회로 모듈로부터 각종 제어 신호를 입력받으며, 입력된 각종 제어 신호에 응답하여 상기 표시 패널(100)을 구동하는 구동 신호를 상기 박막 트랜지스터 측으로 출력한다.
상기 대향 기판(120)은 그 일면 상에 상기 백라이트 유닛(200)에서 제공되는 광을 이용하여 소정의 색을 구현하는 컬러 필터(미도시) 및 상기 컬러 필터 상에 형성되어 상기 화소 전극(미도시)과 대향하는 공통 전극(미도시)을 구비할 수 있다. 여기서 상기 컬러 필터는 적색, 녹색, 청색, 황색 및 백색 중 어느 하나의 색상을 가지며, 증착 또는 코팅과 같은 공정을 통하여 형성될 수 있다. 한편, 본 실시예에서는 상기 대향 기판(120)에 상기 컬러 필터가 형성된 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 컬러 필터는 상기 어레이 기판(110) 상에 형성될 수도 있다.
상기 액정층은 상기 화소 전극 및 상기 공통 전극에 인가되는 전압에 의하여 특정 방향으로 배열됨으로써, 상기 백라이트 유닛(200)으로부터 제공되는 상기 광의 투과도를 조절하여, 상기 표시 패널(100)이 영상을 표시할 수 있도록 한다.
상기 백라이트 유닛(200)은 상기 표시 패널(100)에서 영상이 출사되는 방향의 반대 방향에 배치된다. 상기 백라이트 유닛(200)은 도광판(210), 복수의 광원을 포함하는 광원 유닛(220), 광학 부재(230) 및 반사 시트(240)를 포함한다.
상기 도광판(210)은 상기 표시 패널(100)의 하부에 위치하며, 상기 광원 유닛(220)에서 방출되는 상기 광을 가이드하여 상기 표시 패널(100) 방향으로 상기 광을 출사시킨다. 특히, 상기 도광판(210)은 적어도 상기 표시 패널(100)의 표시 영역(DA)과 중첩된다. 여기서, 상기 도광판(210)은 상기 광을 출사하는 출사면, 상기 출사면에 대향하는 하면, 및 상기 출사면과 상기 하면을 연결하는 측면들을 포함한다. 또한, 상기 측면들 중 적어도 어느 하나는 상기 광원 유닛(220)과 대향하여 상기 광원 유닛(220)에서 방출하는 광이 입사되는 입사면일 수 있으며, 상기 입사면에 대향하는 측면은 광을 반사하는 대광면일 수 있다.
상기 광원 유닛(220)은 복수의 광원들(221), 예를 들면 복수의 발광 다이오드(light-emitting diode)가 인쇄 회로 기판(222, printed circuit board, PCB)에 실장된 형태일 수 있다. 여기서, 상기 광원들(221)은 서로 다른 색상의 광을 방출할 수 있다. 예를 들면, 상기 광원들(221) 중 일부는 적색광을 방출할 수 있으며, 상기 광원들(221) 중 다른 일부는 녹색광을 방출할 수 있으며, 상기 광원들(221) 중 나머지는 청색광을 방출할 수 있다.
또한, 상기 광원 유닛(220)은 상기 도광판(210)의 측면들 중 적어도 어느 하나를 마주하여 광을 방출하도록 배치되어, 상기 표시 패널(100)이 영상을 표시하는데 사용되는 광을 상기 도광판(210)을 통하여 제공한다.
상기 광학 부재(230)는 상기 도광판(210) 및 상기 표시 패널(100) 사이에 제공된다. 상기 광학 부재(230)는 상기 광원 유닛(220)에서 제공되어 상기 도광판(210)을 통해 출사되는 광을 제어하는 역할을 수행한다. 또한, 상기 광학 부재(230)은 순차적으로 적층된 확산 시트(236), 프리즘 시트(234) 및 보호 시트(232)를 포함한다.
상기 확산 시트(236)는 상기 도광판(210)에서 출사된 광을 확산하는 역할을 수행한다. 상기 프리즘 시트(234)는 상기 확산 시트(236)에서 확산된 빛을 상부의 표시 패널(100)의 평면에 수직한 방향으로 집광하는 역할을 수행한다. 상기 프리즘 시트(234)를 통과한 빛은 거의 대부분 상기 표시 패널(100)에 수직하게 입사된다. 상기 보호 시트(232)는 상기 프리즘 시트(234) 상에 위치한다. 상기 보호 시트(232)는 상기 프리즘 시트(234)를 외부의 충격으로부터 보호한다.
본 실시예에서는 상기 광학 부재(230)가 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232)가 한 매씩 구비된 것을 예로 들었으나 이에 한정되는 것은 아니다. 상기 광학 부재(230)는 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232) 중 적어도 어느 하나를 복수 매 겹쳐서 사용할 수 있으며, 필요에 따라 어느 하나의 시트를 생략할 수도 있다.
상기 반사 시트(240)는 상기 도광판(210)의 하부에 배치되어, 상기 광원 유닛(220)에서 출사된 광 중 상기 표시 패널(100) 방향으로 제공되지 않고 누설되는 광을 반사시켜 상기 표시 패널(100) 방향으로 광의 경로를 변경시킬 수 있다. 상기 반사 시트(240)는 광을 반사하는 물질을 포함한다. 상기 반사 시트(240)는 상기 하부 커버(420) 상에 구비되어 상기 광원 유닛(220)로부터 발생된 광을 반사시킨다. 그 결과, 상기 반사 시트(240)는 상기 표시 패널(100) 측으로 제공되는 광의 양을 증가시킨다.
한편, 본 실시예에서는 상기 광원 유닛(220)이 상기 도광판(210)의 측면 방향으로 광을 제공하도록 배치된 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 광원 유닛(220)은 상기 도광판(210)의 하면 방향으로 광을 제공하도록 배치될 수도 있다. 또한, 상기 백라이트 유닛(200)에서 상기 도광판(210)이 생략되고 상기 광원 유닛(220)이 상기 표시 패널(100)의 하부에 위치하여, 상기 광원 유닛(220)에서 출사된 광이 상기 표시 패널(100)로 직접 광을 제공될 수도 있다.
상기 상부 커버(410)는 상기 표시 패널(100)의 상부에 구비된다. 상기 상부 커버(410)는 상기 표시 패널(100)의 상기 표시 영역(DA)을 노출시키는 표시창(411)을 포함한다. 상기 상부 커버(410)는 상기 하부 커버(420)와 결합하여 상기 표시 패널(100)의 전면 가장자리를 지지한다.
상기 하부 커버(420)는 백라이트 유닛(200)의 하부에 구비된다. 상기 하부 커버(420)는 상기 표시 패널(100) 및 상기 백라이트 유닛(200)를 수용할 수 있는 공간을 포함한다. 또한, 상기 하부 커버(420)는 상기 상부 커버(410)와 결합되어 그 내부 공간에 상기 표시 패널(100) 및 백라이트 유닛(200)를 수납하고 지지한다.
도 2는 도 1에 도시된 표시 패널에 연성 회로 기판이 부착되기 전의 상태를 설명하기 위한 평면도이며, 도 3은 도 2의 A 영역의 확대도이며, 도 4는 도 2의 B 영역의 확대도이며, 도 5는 표시 패널에 연성 회로 기판이 부착된 상태를 설명하기 위한 평면도이며, 도 6은 도 5의 Ⅰ-Ⅰ' 라인에 따른 단면도이며, 도 7은 도 6의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 2 내지 도 7을 참조하면, 표시 패널(100)은 영상을 표시하는 표시 영역(DA), 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA), 및 상기 비표시 영역(NDA)의 적어도 일측에서 연장된 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 마주하는 대향 기판(120), 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 배치되는 액정층(130)을 포함한다.
상기 어레이 기판(110)은 상기 표시 패널(100)의 형상에 대응하므로, 상기 표시 영역(DA), 상기 비표시 영역(NDA), 및 상기 패드 영역(PA)을 포함할 수 있다.
상기 어레이 기판(110)의 상기 표시 영역(DA)에는 색상을 구현할 수 있는 복수의 화소들이 매트릭스 형태로 배열될 수 있으며, 각 화소에는 이후에 설명되는 박막 트랜지스터(TFT) 및 화소 전극(115)이 배치될 수 있다.
상기 어레이 기판(110)의 상기 비표시 영역(NDA)에는 봉지 패턴(SP)이 배치될 수 있다. 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸도록 배치되어 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하며, 상기 액정층(130)이 외부로 누출되는 것을 방지할 수 있다.
상기 어레이 기판(110)의 상기 패드 영역(PA)에는 상기 박막 트랜지스터(TFT)와 연결되는 신호 입력 패드(SIP)가 배치될 수 있다.
또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111) 상에 배치되는 고분자 유기물층(112), 상기 고분자 유기물층(112) 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 제1 베이스 기판(111)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 배치되고, 장변 및 단변을 구비하는 직사각의 판상일 수 있다. 즉, 상기 제1 베이스 기판(111)은 상기 패드 영역(PA)과 중첩하지 않는다.
상기 제1 베이스 기판(111)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 또한, 상기 제1 베이스 기판(111)은 리지드 타입(Rigid type) 기판일 수 있으며, 플렉서블 타입(Flexible type)일 수도 있다. 상기 리지드 타입의 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함한다. 상기 플렉서블 타입의 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함한다. 상기 제1 베이스 기판(111)에 채용되는 물질은 제조 공정시 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직하다.
상기 고분자 유기물층(112)은 상기 제1 베이스 기판(111)의 상기 대향 기판(120) 방향의 면 상에 배치될 수 있다. 또한, 상기 고분자 유기물층(112)은 상기 표시 영역(DA), 상기 비표시 영역(NDA), 및 상기 패드 영역(PA) 모두에 배치될 수 있다. 즉, 상기 패드 영역(PA)에서 상기 고분자 유기물층(112)의 하부에는 상기 제1 베이스 기판(111)이 존재하지 않는다.
또한, 상기 고분자 유기물층(112)은 광 투과가 가능한 고분자 유기물, 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함할 수 있다. 또한, 상기 고분자 유기물층(112)은 상기 신호 입력 패드(SIP)를 지지하기 위하여 3㎛ 내지 50㎛의 두께를 가질 수 있다.
상기 절연막(113)은 상기 고분자 유기물층(112) 상에 배치된다. 또한, 상기 절연막(113)은 광 투과가 가능한 절연물질, 예를 들면, SiNx 및 SiO2 중 적어도 하나를 포함할 수 있다. 상기 절연막(113)은 상기 고분자 유기물층(112)에 포함된 물질이 상기 박막 트랜지스터(TFT)로 확산되어 상기 박막 트랜지스터(TFT)의 구동 특성이 저하되는 것을 방지한다.
상기 박막 트랜지스터(TFT)는 상기 절연막(113) 상에 배치되고, 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 박막 트랜지스터(TFT)를 보다 상세히 설명하면, 상기 절연막(113) 상에 배치된 상기 게이트 전극(GE), 상기 게이트 전극(GE)을 커버하는 게이트 절연막(GIL), 상기 게이트 절연막(GIL) 상에 배치되는 상기 반도체층(SCL), 및 상기 반도체층(SCL)의 양단에 각각 접속하는 소스 전극(SE)과 드레인 전극(DE)을 포함한다. 여기서, 상기 반도체층(SCL)은 상기 게이트 전극(GE)과 평면상에서 중첩하는 채널 영역, 상기 소스 전극(SE)과 접속하는 소스 영역, 및 상기 드레인 전극(DE)과 접속하는 드레인 영역을 포함할 수 있다. 상기 박막 트랜지스터(TFT)의 상기 게이트 전극(GE)은 스캔 신호 또는 게이트 신호를 상기 박막 트랜지스터(TFT)로 전송하는 게이트 라인(GL)과 접속할 수 있다. 상기 박막 트랜지스터(TFT)의 상기 소스 전극(SE)은 데이터 전압을 상기 박막 트랜지스터(TFT)로 전송하는 데이터 라인(DL)과 접속할 수 있다.
한편, 상기에서는 박막 트랜지스터(TFT)의 상기 게이트 전극(GE)이 상기 반도체층(SCL) 하부에 위치하는 바텀 게이트 구조의 박막 트랜지스터를 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 박막 트랜지스터(TFT)는 상기 게이트 전극(GE)이 상기 반도체층(SCL) 상부에 위치하는 탑 게이트 구조의 박막 트랜지스터일 수도 있다.
상기 박막 트랜지스터(TFT) 상에는 보호막(114)이 배치된다. 상기 보호막(114)의 일부 영역은 개구(open)되어 상기 드레인 전극(DE)의 일부를 노출시키는 콘택 홀(CH)일 수 있다. 또한, 상기 보호막(114)은 경우에 따라 다층 구조를 가질 수 있다. 예를 들면, 상기 보호막(114)은 상기 박막 트랜지스터(TFT) 및 상기 게이트 절연막(GIL)을 커버하고 무기물로 이루어지는 무기 보호막, 상기 무기 보호막 상에 배치되고 유기물로 이루어지는 유기 보호막을 포함할 수 있다. 여기서, 상기 유기 보호막은 하부의 박막 트랜지스터(TFT)에 의해 발생하는 단차를 제거하여 표면이 평탄화될 수 있다.
상기 보호막(114)의 상부에는 상기 화소 전극(115)이 배치되며, 상기 화소 전극(115)은 상기 콘택 홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(115)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물을 포함할 있다.
상기 게이트 라인(GL) 및 상기 데이터 라인(DL) 중 적어도 하나, 예를 들면, 상기 데이터 라인(DL)은 상기 패드 영역(PA)까지 연장되어 상기 표시 패널(100)을 제어하는 외부 신호가 입력되는 신호 입력 패드(SIP)와 연결될 수 있다. 즉, 상기 신호 입력 패드(SIP)는 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치될 수 있다.
상기 신호 입력 패드(SIP)에는 드라이버 IC(141)가 실장된 연성 회로 기판(140)이 연결될 수 있다. 상기 드라이버 IC(141)는 외부 회로 모듈로부터 각종 제어 신호를 입력받으며, 입력된 각종 제어 신호에 응답하여 상기 표시 패널(100)을 구동하는 구동 신호를 상기 신호 입력 패드(SIP)를 통하여 상기 박막 트랜지스터(TFT) 측으로 출력한다.
상기 대향 기판(120)은 상기 표시 영역(DA), 및 상기 비표시 영역(NDA)에 배치된다. 또한, 상기 대향 기판(120)은 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121) 위에 형성된 공통 전극(125)을 포함한다. 상기 제2 베이스 기판(121)은 상기 제1 베이스 기판(111)과 마찬가지로, 리지드 타입의 기판 또는 플렉서블 타입의 기판일 수 있다. 상기 공통 전극(125)은 상기 화소 전극(115)과 같이, 투명 도전성 산화물을 포함할 수 있다. 또한, 상기 공통 전극(125)은 외부에서 제공되는 공통 전압(Vcom)을 상기 각 화소에 전달한다.
상기 액정층(130)은 복수의 액정 분자들을 포함한다. 상기 액정 분자들은 상기 화소 전극(115) 및 상기 공통 전극(125) 사이에 형성되는 전계에 의하여 특정 방향으로 배열되어 광의 투과도를 조절할 수 있다. 따라서, 상기 액정층(130)은 상기 전계에 의하여 상기 백라이트 유닛(200)으로부터 제공되는 상기 광을 투과시켜, 상기 표시 패널(100)이 영상을 표시할 수 있도록 한다.
상기한 바와 같이, 상기 표시 패널(100)의 패드 영역(PA)에는 상기 제1 베이스 기판(111) 및 상기 제2 베이스 기판(121)이 존재하지 않으며, 상기 패드 영역(PA)에는 상기 고분자 유기물층(112), 상기 절연막(113), 상기 신호 입력 패드(SIP) 및 상기 연성 회로 기판(140)만이 배치된다. 즉, 상기 표시 패널(100)은 상기 패드 영역(PA)에서 상기 고분자 유기물층(112) 상에 신호 입력 패드(SIP)가 배치되어 필름 형태의 연성 회로 기판과 유사한 형태를 가진다. 따라서, 상기 패드 영역(PA)이 백라이트 유닛 방향으로 절곡될 수 있으며, 상기 표시 패널(100)에서 상기 패드 영역(PA)의 폭이 최소화될 수 있다.
또한, 상기 표시 패널(100)을 포함하는 표시 장치는 상기 표시 패널(100)을 수용하는 상부 커버 및 하부 커버에서 상기 패드 영역(PA)에 대응하는 공간이 축소될 수 있다.
도 8 내지 도 12는 도 6 및 도 7에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 도 8을 참조하면, 어레이 기판(110)을 제조한다. 상기 어레이 기판(110)은 표시 영역(DA), 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA), 및 상기 비표시 영역(NDA)의 적어도 일측에서 연장된 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111) 상에 배치되는 고분자 유기물층(112), 상기 고분자 유기물층(112) 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 어레이 기판(110)을 제조하는 방법을 보다 상세히 설명하면 하기와 같다.
우선, 상기 제1 베이스 기판(111)을 준비한다. 여기서, 상기 제1 베이스 기판(111)은 광 투과가 가능하며, 장변 및 단변을 가지는 직사각형의 판상일 수 있다. 또한, 상기 제1 베이스 기판(111)은 상기 표시 영역(DA), 상기 비표시 영역(NDA) 및 상기 패드 영역(PA)으로 구분될 수 있다.
그런 다음, 상기 제1 베이스 기판(111)의 전면에 걸쳐 3㎛ 내지 50㎛의 두께를 가지는 상기 고분자 유기물층(112)을 형성한다. 상기 고분자 유기물층(112)은 슬릿 코팅, 스핀 코팅, 롤 코팅, 또는 잉크젯 코팅과 같은 방법을 이용하여 형성될 수 있다. 즉, 상기 고분자 유기물층(112)은 상기 제1 베이스 기판(111)과 같이, 상기 표시 영역(DA), 상기 비표시 영역(NDA) 및 상기 패드 영역(PA)으로 구분될 수 있다.
상기 고분자 유기물층(112)은 광 투과가 가능한 고분자 유기물, 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함할 수 있다.
상기 고분자 유기물층(112)을 형성한 후, 상기 고분자 유기물층(112) 상에 절연막(113)을 형성한다. 상기 절연막(113)은 광 투과가 가능한 절연물질, 예를 들면, SiNx 및 SiO2 중 적어도 하나를 포함할 수 있다. 또한, 상기 절연막(113)은 물리적 기상 증착(Physical Vapor Deposition, PVD) 또는 화학적 기상 증착(Chemical Vapor Deposition, CVD)를 통하여 형성될 수 있다.
상기 절연막(113)은 금속 물질과의 접착력이 우수하다. 따라서, 상기 절연막(130)은 상기 박막 트랜지스터(TFT)의 금속 물질이 상기 고분자 유기물층(112)에 직접 증착되는 경우 발생할 수 있는 금속층의 박리 현상을 방지할 수 있다.
또한, 상기 절연막(113)은 상기 고분자 유기물층(112)에 포함되는 물질이 상기 박막 트랜지스터(TFT)로 확산되는 것을 방지할 수 있다. 따라서, 상기 절연막(113)은 상기 박막 트랜지스터(TFT) 구동 특성이 저하되는 것을 방지할 수 있다.
상기 절연막(113)을 형성한 후, 상기 절연막(113) 상에 상기 박막 트랜지스터(TFT)를 형성한다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 박막 트랜지스터(TFT)를 제조하는 방법을 보다 상세히 설명하면, 우선, 상기 절연막(113) 상에 게이트 전극(GE)을 형성하고, 상기 게이트 전극(GE)을 커버하는 게이트 절연막(GIL)을 형성한다. 그런 다음, 상기 게이트 절연막(GIL) 상에 반도체층(SCL)을 형성하고, 상기 반도체층(SCL)의 소스 영역 및 드레인 영역에 각각 접속하는 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다.
또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성됨과 동시에 상기 소스 전극(SE)과 전기적으로 연결되는 데이터 라인(DL), 및 상기 데이터 라인(DL)과 전기적으로 연결되고, 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치되는 신호 입력 패드(SIP)가 형성될 수 있다.
상기 박막 트랜지스터(TFT)를 형성한 후, 상기 박막 트랜지스터(TFT)를 커버하는 보호막(114)을 형성한다. 상기 보호막(114)은 무기물, 유기물 또는 유무기 복합물질을 포함할 수 있다.
상기 보호막(114)을 형성한 후, 상기 드레인 전극(DE)의 일부를 노출시키도록 상기 보호막(114)의 일부 영역을 제거한다. 상기 제거된 영역은 콘택 홀(CH)일 수 있다.
상기 드레인 전극(DE)의 일부를 노출시킨 후, 상기 콘택 홀(CH)을 통하여 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 접속하는 상기 화소 전극(115)을 형성한다.
도 9를 참조하면, 상기 어레이 기판(110)을 형성한 후, 상기 어레이 기판(110)의 상기 비표시 영역(NDA)에 봉지 패턴(SP)을 배치한다. 즉, 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸는 형상을 가질 수 있다.
한편, 상기 비표시 영역(NDA)의 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이에는 봉지 패턴(SP)이 배치될 수 있다. 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸도록 배치되어 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하며, 상기 액정층(130)이 외부로 누출되는 것을 방지할 수 있다.
상기 봉지 패턴(SP)은 도전성을 가질 수 있으며, 상기 봉지 패턴(SP)은 상기 공통 전극(125)과 접속하여 상기 공통 전극(125)이 각 화소에 공통 전압(Vcom)을 인가할 수 있도록 한다. 예를 들면, 상기 봉지 패턴(SP)은 에폭시(epoxy)계 수지, 페놀(phenol)계 수지 및 아크릴(acryl)계 수지 중 적어도 하나를 함유하는 고분자 수지, 금, 은, 구리 및 알루미늄 중 적어도 하나를 함유하는 도전성 입자, 및 유기 바인더의 혼합물을 포함할 수 있다. 또한, 상기 봉지 패턴(SP)은 열 또는 광에 의하여 경화가 가능하다.
상기 봉지 패턴(SP)을 형성한 후, 상기 표시 영역(DA)에 다수의 액정 분자들을 포함하는 액정층(130)을 배치한다.
상기 액정층(130)을 배치한 후, 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121) 상에 배치된 공통 전극(125)을 포함하는 대향 기판(120)을 준비한다. 여기서, 상기 대향 기판(120)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)로 구분될 수 있다.
그런 다음, 상기 대향 기판(120)의 공통 전극(125)이 상기 어레이 기판(110)을 향하도록 배치한다. 여기서, 상기 어레이 기판(110) 및 상기 대향 기판(120)은 상기 봉지 패턴(SP)에 의하여 합착된다.
한편, 본 실시예에서는 상기 봉지 패턴(SP)을 형성한 후, 상기 액정층(130)을 배치하고, 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하는 방법을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 봉지 패턴(SP)을 형성하고, 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 액정층(130)을 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이의 공간으로 주입하는 방법을 사용할 수도 있다.
상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 봉지 패턴(SP)에 열 또는 광을 공급하여 상기 봉지 패턴(SP)을 경화하여 초기 표시 패널(100P)을 제조한다.
상기 봉지 패턴(SP)을 경화한 후, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)을 제거한다. 상기 제1 베이스 기판(111)의 제거는 레이저 커팅 또는 습식 식각 등의 방법을 사용할 수 있다. 본 실시예에서는 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)을 제거하기 위하여 식각 방법을 이용하는 경우를 예로서 설명한다.
도 10을 참조하면, 우선, 상기 초기 표시 패널(100P)의 일단에 보호 필름(150)을 부착한다. 예를 들면, 상기 보호 필름(150)은 상기 어레이 기판(110)의 패드 영역(PA) 및 상기 대향 기판(120)의 비표시 영역(NDA)에 부착될 수 있다.
상기 보호 필름(150)을 부착한 후, 상기 봉지 패턴(SP)에 의하여 합착된 상기 초기 표시 패널(100P)을 식각 용액(etchant)이 담아져 있는 식각 배스(EB)(bath)에 투입한다. 여기서, 상기 초기 표시 패널(100P)은 상기 보호 필름(150)이 지면 방향을 향하도록 하여 상기 식각 배스(EB)에 투입된다. 또한, 상기 식각 배스(EB)에 투입되는 상기 초기 표시 패널(100P)의 깊이는 상기 패드 영역(PA)의 폭 이상, 상기 패드 영역(PA) 및 상기 비표시 영역(NDA)의 폭의 합 이하일 수 있다.
상기 초기 표시 패널(100P)이 상기 식각 배스(EB)에 투입되면, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)이 상기 식각 용액에 의하여 제거된다. 따라서, 상기 표시 패널(100)의 상기 패드 영역(PA)에는 도 11에 도시된 바와 같이, 상기 고분자 유기물층(112), 상기 절연막(113) 및 상기 신호 입력 패드(SIP)만이 잔류한다.
도 12를 참조하면, 상기 제1 베이스 기판(111)을 제거한 후, 상기 보호 필름(150)을 제거하고, 상기 패드 영역(PA)의 상기 신호 입력 패드(SIP)에 외부 회로 모듈과 연결되는 연성 회로 기판(140)을 부착하여, 상기 신호 입력 패드(SIP) 및 드라이버 IC(141)를 전기적으로 연결하여 표시 패널(100)을 제조한다.
상기 신호 입력 패드(SIP)에 상기 연성 회로 기판(140)을 연결한 후, 상기 패드 영역(PA)을 백라이트 유닛 방향으로 절곡한다.
이후에는 상기 표시 패널(100)을 상기 백라이트 유닛과 함께 상부 커버 및 하부 커버에 수납하는 공정을 진행하여 표시 장치를 제조할 수 있다.
상기한 바와 같은 공정을 통하여 제조된 상기 표시 패널(100)은 상기 패드 영역(PA)이 백라이트 유닛을 향하여 절곡될 수 있다. 따라서, 상기 표시 패널(100)을 구비하는 표시 장치는 상기 패드 영역(PA)을 위한 공간이 최소화될 수 있다.
이하, 도 13 내지 도 23을 통하여 본 발명의 다른 실시예들을 설명한다. 도 13 내지 도 23에 있어서, 도 1에서 도 12에 도시된 구성 요소와 동일한 구성 요소는 동일한 참조번호를 부여하고, 그에 대한 구체적인 설명은 생략한다. 또한, 도 13 내지 도 23에서는 중복된 설명을 피하기 위하여, 도 1 내지 도 12와 다른 점을 위주로 설명한다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이며, 도 14는 도 13의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 13 및 도 14를 참조하면, 표시 패널(100)은 영상을 표시하는 표시 영역(DA), 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA), 및 상기 비표시 영역(NDA)의 적어도 일측에서 연장된 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 마주하는 대향 기판(120), 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 배치되는 액정층(130)을 포함한다.
상기 어레이 기판(110)은 상기 표시 패널(100)의 형상에 대응하므로, 상기 표시 영역(DA), 상기 비표시 영역(NDA), 및 상기 패드 영역(PA)을 포함할 수 있다. 또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111)의 일부 상에 배치되는 고분자 유기물층(112'), 상기 고분자 유기물층(112') 및 상기 제1 베이스 기판(111) 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 고분자 유기물층(112')은 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에 배치될 수 있다. 즉, 상기 패드 영역(PA)에서 상기 고분자 유기물층(112')의 하부에는 상기 제1 베이스 기판(111)이 존재하지 않는다. 또한, 상기 고분자 유기물층(112')은 상기 표시 영역(DA)과 중첩하지 않는다. 한편, 상기 고분자 유기물층(112')는 상기 표시 영역(DA)과 중첩하지 않으므로, 색상을 가지는 물질을 포함할 수 있다. 따라서, 상기 고분자 유기물층(112')은 상기 표시 영역(DA)으로 공급되는 외부 광이 상기 표시 영역(DA) 이외의 영역으로 누설되는 것을 방지할 수 있다.
상기 절연막(113)은 상기 고분자 유기물층(112') 및 상기 제1 베이스 기판(111)을 커버한다. 즉, 상기 절연막(113)은 상기 패드 영역(PA), 상기 비표시 영역(NDA) 및 상기 패드 영역(PA)을 커버한다.
상기 박막 트랜지스터(TFT)는 상기 절연막(113) 상에 배치되고, 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 데이터 전압을 상기 박막 트랜지스터(TFT)로 전송하는 데이터 라인(DL)과 접속할 수 있다.
상기 박막 트랜지스터(TFT) 상에는 보호막(114)이 배치된다. 상기 보호막(114)의 일부 영역은 개구(open)되어 상기 드레인 전극(DE)의 일부를 노출시키는 콘택 홀(CH)일 수 있다.
상기 보호막(114)의 상부에는 상기 화소 전극(115)이 배치되며, 상기 화소 전극(115)은 상기 콘택 홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 비표시 영역(NDA)의 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이에는 봉지 패턴(SP)이 배치될 수 있다.
한편, 상기 소스 전극(SE)은 데이터 라인과 연결되며, 상기 데이터 라인(DL)은 상기 패드 영역(PA)까지 연장되어 신호 입력 패드(SIP)와 연결될 수 있다. 즉, 상기 신호 입력 패드(SIP)는 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치될 수 있다. 상기 신호 입력 패드(SIP)는 외부 회로 모듈과 접속하는 드라이버 IC(141)와 실장된 연성 회로 기판(140)이 연결될 수 있다.
도 15 내지 17는 도 13 및 도 14에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 도 15를 참조하면, 어레이 기판(110)을 제조한다. 상기 어레이 기판(110)은 표시 패널의 표시 영역(DA), 비표시 영역(NDA), 및 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111) 상의 일부에 배치되는 고분자 유기물층(112'), 상기 고분자 유기물층(112') 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 고분자 유기물층(112')은 상기 제1 베이스 기판(111)의 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에만 배치될 수 있다.
상기 어레이 기판(110)을 제조하는 방법을 보다 상세히 설명하면 하기와 같다.
우선, 상기 제1 베이스 기판(111)을 준비한다. 여기서, 상기 제1 베이스 기판(111)은 광 투과가 가능하며, 장변 및 단변을 가지는 직사각형의 판상일 수 있다.
그런 다음, 상기 제1 베이스 기판(111) 전면에 걸쳐 고분자 유기물을 코팅한다. 상기 고분자 유기물을 코팅한 후, 상기 고분자 유기물을 패터닝한다. 예를 들면, 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)을 제외한 영역에서 상기 고분자 유기물을 제거한다. 따라서, 상기 고분자 유기물층(112')은 상기 제1 베이스 기판(111) 상의 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에만 배치될 수 있다. 또한, 상기 고분자 유기물을 패터닝하는 방법은 식각 방법 또는 레이저 제거 방법을 이용할 수 있다.
또한, 상기 고분자 유기물층(112')은 롤 코팅, 잉크젯 코팅, 또는 스크린을 이용한 코팅 방법을 이용하여 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에만 형성될 수도 있다.
상기 고분자 유기물층(112')을 형성한 후, 상기 고분자 유기물층(112') 및 상기 제1 베이스 기판(111) 상에 SiNx 및 SiO2 중 적어도 하나를 포함하는 절연막(113)을 형성한다.
상기 절연막(113)을 형성한 후, 상기 절연막(113) 상에 박막 트랜지스터(TFT)를 형성한다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 게이트 전극(GE) 및 상기 반도체층(SCL) 사이에는 게이트 절연막(GIL)이 배치될 수 있다. 상기 게이트 절연막(GIL)은 상기 게이트 전극(GE)과 상기 반도체층(SCL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 절연되도록 한다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성됨과 동시에 상기 소스 전극(SE)과 전기적으로 연결되는 데이터 라인(DL), 및 상기 데이터 라인(DL)과 전기적으로 연결되고, 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치되는 신호 입력 패드(SIP)가 형성될 수 있다.
상기 박막 트랜지스터(TFT)를 형성한 후, 상기 박막 트랜지스터(TFT)를 커버하는 보호막(114)을 형성한다.
상기 보호막(114)을 형성한 후, 상기 보호막(114)의 일부 영역이 제거되어 상기 드레인 전극(DE)을 노출시키는 콘택 홀(CH)을 형성한다.
상기 콘택 홀(CH)을 형성한 후, 상기 콘택 홀(CH)을 통하여 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 접속하는 상기 화소 전극(115)을 형성한다.
도 16을 참조하면, 상기 어레이 기판(110)을 형성한 후, 상기 어레이 기판(110)의 상기 비표시 영역(NDA)에 봉지 패턴(SP)을 배치한다. 상기 봉지 패턴(SP)은 도전성을 가질 수 있으며, 열 또는 광에 의하여 경화될 수 있다.
상기 봉지 패턴(SP)을 형성한 후, 상기 표시 영역(DA)에 액정층(130)을 배치한다.
상기 액정층(130)을 배치한 후, 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121)에 배치된 공통 전극(125)을 포함하는 대향 기판(120)을 준비하고, 상기 대향 기판(120)의 상기 공통 전극(125)이 상기 어레이 기판(110)을 향하도록 배치한다. 여기서, 상기 어레이 기판(110) 및 상기 대향 기판(120)은 상기 봉지 패턴(SP)에 의하여 합착될 수 있다.
상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 봉지 패턴(SP)에 열 또는 광을 공급하여 상기 봉지 패턴(SP)을 경화시킨다.
도 17을 참조하면, 상기 봉지 패턴(SP)을 경화한 후, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)을 제거한다. 상기 제1 베이스 기판(111)을 제거하는 방법에는 레이저 커팅 또는 식각 등의 방법이 사용될 수 있다.
상기 제1 베이스 기판(111)의 영역을 제거한 후, 상기 패드 영역(PA)에 연성 회로 기판(140)을 부착하여, 상기 신호 입력 패드(SIP) 및 드라이버 IC(141)를 전기적으로 연결한다.
상기 신호 입력 패드(SIP)에 상기 연성 회로 기판(140)을 연결한 후, 상기 패드 영역(PA)을 절곡한다.
이후에는 상기 표시 패널(100)을 백라이트 유닛과 함께 상부 커버 및 하부 커버에 수납하는 공정을 진행하여 표시 장치를 제조할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이며, 도 19는 도 18의 표시 패널에서 패드 영역이 절곡된 형상을 설명하기 위한 단면도이다.
도 18 및 도 19를 참조하면, 표시 패널(100)은 영상을 표시하는 표시 영역(DA), 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA), 및 상기 비표시 영역(NDA)의 적어도 일측에서 연장된 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 마주하는 대향 기판(120), 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 배치되는 액정층(130)을 포함한다.
상기 어레이 기판(110)은 상기 표시 패널(100)의 형상에 대응하므로, 상기 표시 영역(DA), 상기 비표시 영역(NDA), 및 상기 패드 영역(PA)을 포함할 수 있다. 또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111)의 일부 상에 배치되는 고분자 유기물층(112"), 상기 고분자 유기물층(112") 및 상기 제1 베이스 기판(111) 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 제1 베이스 기판(111)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 배치되고, 장변 및 단변을 구비하는 직사각의 판상일 수 있다. 또한, 상기 제1 베이스 기판(111)은 상기 비표시 영역(NDA)의 일부, 예를 들면, 상기 패드 영역(PA)에 인접한 상기 비표시 영역(NDA)이 제거되어 형성된 트렌치(T)를 구비할 수 있다. 즉, 상기 트렌치(T)는 요홈 형태를 가질 수 있다.
상기 고분자 유기물층(112")은 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에 배치될 수 있다. 또한, 상기 제1 비표시 영역(NDA-1)의 상기 고분자 유기물층(112")은 상기 트렌치(T) 내부에 배치될 수 있다. 상기 패드 영역(PA)에서 상기 고분자 유기물층(112")의 하부에는 상기 제1 베이스 기판(111)이 존재하지 않는다. 또한, 상기 고분자 유기물층(112")은 상기 표시 영역(DA)과 중첩하지 않는다.
상기 절연막(113)은 상기 고분자 유기물층(112") 및 상기 제1 베이스 기판(111)을 커버한다.
상기 박막 트랜지스터(TFT)는 상기 절연막(113) 상에 배치되고, 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 데이터 전압을 상기 박막 트랜지스터(TFT)로 전송하는 데이터 라인(DL)과 접속할 수 있다.
상기 박막 트랜지스터(TFT) 상에는 보호막(114)이 배치된다. 상기 보호막(114)의 일부 영역은 개구(open)되어 상기 드레인 전극(DE)의 일부를 노출시키는 콘택 홀(CH)일 수 있다.
상기 보호막(114)의 상부에는 상기 화소 전극(115)이 배치되며, 상기 화소 전극(115)은 상기 콘택 홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 비표시 영역(NDA)의 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이에는 봉지 패턴(SP)이 배치될 수 있다.
한편, 상기 소스 전극(SE)은 데이터 라인과 연결되며, 상기 데이터 라인(DL)은 상기 패드 영역(PA)까지 연장되어 신호 입력 패드(SIP)와 연결될 수 있다. 즉, 상기 신호 입력 패드(SIP)는 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치될 수 있다. 상기 신호 입력 패드(SIP)는 외부 회로 모듈과 접속하는 드라이버 IC(141)와 실장된 연성 회로 기판(140)이 연결될 수 있다.
도 20 내지 도 23은 도 18 및 도 19에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 어레이 기판(110)을 제조한다. 상기 어레이 기판(110)은 표시 패널의 표시 영역(DA), 비표시 영역(NDA), 및 패드 영역(PA)을 포함한다. 여기서, 상기 비표시 영역(NDA)는 상기 패드 영역(PA)에 인접한 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다. 또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111) 상의 일부에 배치되는 고분자 유기물층(112"), 상기 고분자 유기물층(112") 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 고분자 유기물층(112")은 상기 제1 베이스 기판(111)의 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에만 배치될 수 있다.
상기 어레이 기판(110)을 제조하는 방법을 보다 상세히 설명하면 하기와 같다.
도 20을 참조하면, 제1 베이스 기판(111)을 준비한다. 여기서, 상기 제1 베이스 기판(111)은 광 투과가 가능하며, 장변 및 단변을 가지는 직사각형의 판상일 수 있다.
그런 다음, 상기 제1 베이스 기판(111)의 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)의 일부 영역을 제거하여 트렌치(T)를 형성한다.
상기 트렌치(T)를 형성한 후, 상기 트렌치(T)에 충진된 형태의 고분자 유기물층(112")을 형성한다. 여기서, 상기 고분자 유기물층(112")은 상기 제1 베이스 기판(111) 상에 고분자 유기물을 도포하고, 상기 트렌치(T)에 대응하는 영역을 제외하고, 상기 고분자 유기물을 제거하여 형성될 수 있다. 따라서, 상기 고분자 유기물층(112")은 상기 트렌치(T) 내부의 상기 패드 영역(PA) 및 상기 제1 비표시 영역(NDA-1)에 배치될 수 있다.
상기 고분자 유기물층(112")을 형성한 후, 상기 고분자 유기물층(112") 및 상기 제1 베이스 기판(111) 상에 SiNx 및 SiO2 중 적어도 하나를 포함하는 절연막(113)을 형성한다.
도 21을 참조하면, 상기 절연막(113) 상에 박막 트랜지스터(TFT)를 형성한다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 게이트 전극(GE) 및 상기 반도체층(SCL) 사이에는 게이트 절연막(GIL)이 배치될 수 있다. 상기 게이트 절연막(GIL)은 상기 게이트 전극(GE)과 상기 반도체층(SCL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 절연되도록 한다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성됨과 동시에 상기 소스 전극(SE)과 전기적으로 연결되는 데이터 라인(DL), 및 상기 데이터 라인(DL)과 전기적으로 연결되고, 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치되는 신호 입력 패드(SIP)가 형성될 수 있다.
상기 박막 트랜지스터(TFT)를 형성한 후, 상기 박막 트랜지스터(TFT)를 커버하는 보호막(114)을 형성한다.
상기 보호막(114)을 형성한 후, 상기 보호막(114)의 일부 영역이 제거되어 상기 드레인 전극(DE)을 노출시키는 콘택 홀(CH)을 형성한다.
상기 콘택 홀(CH)을 형성한 후, 상기 콘택 홀(CH)을 통하여 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 접속하는 상기 화소 전극(115)을 형성하여 어레이 기판을 제조한다.
도 22를 참조하면, 상기 어레이 기판(110)을 제조한 후, 상기 어레이 기판(110)의 상기 비표시 영역(NDA)에 봉지 패턴(SP)을 배치한다. 상기 봉지 패턴(SP)은 도전성을 가질 수 있으며, 열 또는 광에 의하여 경화될 수 있다.
상기 봉지 패턴(SP)을 형성한 후, 상기 표시 영역(DA)에 액정층(130)을 배치한다.
상기 액정층(130)을 배치한 후, 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121)에 배치된 공통 전극(125)을 포함하는 대향 기판(120)을 준비하고, 상기 대향 기판(120)의 상기 공통 전극(125)이 상기 어레이 기판(110)을 향하도록 배치한다. 여기서, 상기 어레이 기판(110) 및 상기 대향 기판(120)은 상기 봉지 패턴(SP)에 의하여 합착될 수 있다.
상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 봉지 패턴(SP)에 열 또는 광을 공급하여 상기 봉지 패턴(SP)을 경화시킨다.
도 23을 참조하면, 상기 봉지 패턴(SP)을 경화한 후, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)을 영역을 제거한다.
상기 패드 영역(PA)의 상기 제1 베이스 기판(111)을 제거한 후, 상기 패드 영역(PA)에 연성 회로 기판(140)을 부착하여, 상기 신호 입력 패드(SIP) 및 드라이버 IC(141)를 전기적으로 연결한다.
상기 신호 입력 패드(SIP)에 상기 연성 회로 기판(140)을 연결한 후, 상기 패드 영역(PA)을 절곡한다.
이후에는 상기 표시 패널(100)을 백라이트 유닛과 함께 상부 커버 및 하부 커버에 수납하는 공정을 진행하여 표시 장치를 제조할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
표시 패널; 100 어레이 기판; 110
제1 베이스 기판; 111 고분자 유기물층; 112
절연막; 113 보호막; 114
화소 전극; 115 박막 트랜지스터; TFT
게이트 전극; GE 게이트 절연막; GIL
반도체층; SCL 소스 전극; SE
드레인 전극; DE 데이터 라인; DL
게이트 라인 GL 콘택 홀; CH
대향 기판; 120 제2 베이스 기판; 121
공통 전극; 125 봉지 패턴: SP
액정층; 130 표시 영역; DA
비표시 영역; NDA 제1 비표시 영역; NDA-1
제2 비표시 영역; NDA-2 패드 영역; PA
신호 입력 패드; SIP 연성 회로 기판; 140
드라이버 IC; 141 보호 필름; 150
식각 배스; EB 트렌치; T
백라이트 유닛; 200 도광판; 210
광원 유닛; 220 광원; 221
인쇄 회로 기판; 222 광학 부재; 230
보호 시트; 232 프리즘 시트; 234
확산 시트; 236 반사 시트; 240
상부 커버; 410 표시창; 411
하부 커버; 420

Claims (20)

  1. 표시 영역, 상기 표시 영역을 감싸는 비표시 영역, 및 상기 비표시 영역의 적어도 일측에서 연장된 패드 영역으로 구분되고, 상기 비표시 영역은 상기 패드 영역에 인접한 제1 비표시 영역 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 어레이 기판;
    상기 어레이 기판에 마주하고, 제2 베이스 기판 및 상기 제2 베이스 기판 상에 배치되는 공통 전극을 포함하는 대향 기판; 및
    상기 어레이 기판 및 상기 대향 기판 사이에 배치되는 액정층을 포함하며,
    상기 어레이 기판은
    상기 표시 영역 및 상기 비표시 영역에 배치된 제1 베이스 기판;
    상기 패드 영역 및 상기 제1 비표시 영역에 배치되는 고분자 유기물층;
    상기 표시 영역에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터와 접속된 화소 전극; 및
    상기 박막 트랜지스터와 접속되고, 상기 패드 영역에서 상기 고분자 유기물층 상에 배치된 신호 입력 패드를 포함하며,
    상기 제1 비표시 영역의 고분자 유기물층은 상기 제1 베이스 기판 상에 배치되는 표시 패널.
  2. 제1 항에 있어서,
    상기 고분자 유기물층은 상기 제1 베이스 기판 상의 상기 표시 영역까지 연장되어 배치되는 표시 패널.
  3. 제2 항에 있어서,
    상기 박막 트랜지스터는 상기 고분자 유기물층 상에 배치되는 표시 패널.
  4. 제3 항에 있어서,
    상기 어레이 기판은 상기 고분자 유기물층 및 상기 박막 트랜지스터 사이에 배치되는 절연막을 더 포함하는 표시 패널.
  5. 제4 항에 있어서,
    상기 절연막은 SiNx 및 SiO2 중 적어도 하나를 포함하는 표시 패널.
  6. 제1 항에 있어서,
    상기 어레이 기판은 상기 고분자 유기물층 및 상기 제1 베이스 기판을 커버하는 절연막을 더 포함하며,
    상기 박막 트랜지스터는 상기 절연막 상에 배치되는 표시 패널.
  7. 제1 항에 있어서,
    상기 제1 베이스 기판은 상기 패드 영역에 인접한 상기 비표시 영역에 배치된 요홈 형태의 트렌치를 구비하는 표시 패널.
  8. 제7 항에 있어서,
    상기 고분자 유기물층은 상기 패드 영역에 인접한 상기 비표시 영역에서 상기 트렌치 내부에 배치된 표시 패널.
  9. 제8 항에 있어서,
    상기 어레이 기판은 상기 고분자 유기물층 및 상기 제1 베이스 기판을 커버하는 절연막을 더 포함하며,
    상기 박막 트랜지스터는 상기 절연막 상에 배치되는 표시 패널.
  10. 제1 항에 있어서,
    상기 고분자 유기물층의 두께는 3㎛ 내지 50㎛인 표시 패널.
  11. 제1 항에 있어서,
    상기 고분자 유기물층은 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함하는 표시 패널.
  12. 표시 영역, 상기 표시 영역을 감싸는 비표시 영역, 및 상기 비표시 영역의 적어도 일측에서 연장된 패드 영역으로 구분되고, 상기 비표시 영역은 상기 패드 영역에 인접한 제1 비표시 영역 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계;
    상기 패드 영역 및 상기 제1 비표시 영역에서 상기 베이스 기판 상에 고분자 유기물층을 형성하는 단계;
    상기 표시 영역에서 상기 베이스 기판 상에 박막 트랜지스터를 형성하고, 이와 동시에 상기 박막 트랜지스터와 접속하는 신호 입력 패드를 상기 패드 영역에 형성하는 단계;
    상기 박막 트랜지스터와 접속하는 화소 전극을 형성하여 어레이 기판을 제조하는 단계;
    상기 어레이 기판 및 상기 어레이 기판에 마주하는 공통 전극을 포함하는 대향 기판 사이에 액정층을 배치하고, 상기 어레이 기판 및 상기 대향 기판을 합착하는 단계; 및
    상기 패드 영역의 상기 베이스 기판을 제거하는 단계를 포함하는 표시 패널의 제조 방법.
  13. 제12 항에 있어서,
    상기 고분자 유기물층은 상기 표시 영역까지 연장되어 형성되며, 상기 베이스 기판 및 상기 박막 트랜지스터 사이에 배치되는 표시 패널의 제조 방법.
  14. 제13 항에 있어서,
    상기 고분자 유기물층 및 상기 박막 트랜지스터 사이에 배치되는 절연막을 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.
  15. 제14 항에 있어서,
    상기 절연막은 SiNx 및 SiO2 중 적어도 하나를 포함하는 표시 패널의 제조 방법.
  16. 제12 항에 있어서,
    상기 고분자 유기물층을 형성하는 단계는
    상기 베이스 기판 상에 고분자 유기물을 코팅하는 단계; 및
    상기 고분자 유기물을 패터닝하는 단계를 포함하는 표시 패널의 제조 방법.
  17. 제16 항에 있어서,
    상기 고분자 유기물층 및 상기 제1 베이스 기판을 커버하는 절연막을 형성하는 단계를 더 포함하며, 상기 박막 트랜지스터는 상기 절연막 상에 형성되는 표시 패널의 제조 방법.
  18. 제12 항에 있어서,
    상기 패드 영역 및 상기 패드 영역에 인접한 상기 비표시 영역에서 상기 베이스 기판의 일부를 제거하여 요홈 형태의 트렌치를 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.
  19. 제18 항에 있어서,
    상기 고분자 유기물층은 상기 패드 영역에 인접한 상기 비표시 영역에서 상기 트렌치 내부에 배치된 표시 패널의 제조 방법.
  20. 제12 항에 있어서,
    상기 베이스 기판을 제거하는 단계는 습식 식각 또는 레이저 절단을 통하여 수행되는 표시 패널의 제조 방법.
KR1020120064917A 2012-06-18 2012-06-18 표시 패널 KR102115174B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120064917A KR102115174B1 (ko) 2012-06-18 2012-06-18 표시 패널
US13/764,249 US9164335B2 (en) 2012-06-18 2013-02-11 Display panel and method of manufacturing the same
US15/266,010 USRE47701E1 (en) 2012-06-18 2016-09-15 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064917A KR102115174B1 (ko) 2012-06-18 2012-06-18 표시 패널

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180141492A Division KR102026422B1 (ko) 2018-11-16 2018-11-16 표시 패널

Publications (2)

Publication Number Publication Date
KR20130141865A true KR20130141865A (ko) 2013-12-27
KR102115174B1 KR102115174B1 (ko) 2020-05-27

Family

ID=49755579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120064917A KR102115174B1 (ko) 2012-06-18 2012-06-18 표시 패널

Country Status (2)

Country Link
US (2) US9164335B2 (ko)
KR (1) KR102115174B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9423661B2 (en) 2013-12-19 2016-08-23 Samsung Display Co., Ltd. Liquid crystal display
KR20170131768A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140038823A (ko) * 2012-09-21 2014-03-31 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN104009044B (zh) * 2014-05-22 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示基板、显示装置
KR20160087021A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 표시 장치
CN104714344A (zh) * 2015-03-31 2015-06-17 合肥京东方光电科技有限公司 蓝相液晶显示装置及其制作方法
KR102534149B1 (ko) * 2016-05-24 2023-05-19 삼성디스플레이 주식회사 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치
KR102652604B1 (ko) * 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
JP7343534B2 (ja) * 2019-07-31 2023-09-12 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104464A (en) * 1994-12-28 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Rigid circuit board for liquid crystal display including cut out for providing flexibility to said board
US20070236623A1 (en) * 2006-04-07 2007-10-11 Jae-Seok Heo Array substrate for liquid crystal display device and method of fabricating the same
KR20080046892A (ko) * 2006-11-23 2008-05-28 삼성전자주식회사 액정표시장치와 그 제조방법
US20110013107A1 (en) * 2008-04-02 2011-01-20 Nec Lcd Technologies, Ltd. Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus
US20110244752A1 (en) * 2006-12-27 2011-10-06 Woo Chang Lee Liquid crystal display and fabricating method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235451A (en) * 1992-09-09 1993-08-10 Litton Systems Canada Limited Liquid crystal display module
US5721602A (en) * 1995-10-11 1998-02-24 International Business Machines Corporation Mechanical packaging and thermal management of flat mirror arrays
US20020085158A1 (en) * 1999-05-17 2002-07-04 Karl M. Armagost Ball grid array mounted liquid crystal display panels
JP4188188B2 (ja) 2003-05-21 2008-11-26 株式会社半導体エネルギー研究所 液晶表示装置
JP4737367B2 (ja) 2004-03-15 2011-07-27 日本電気株式会社 表示装置及びこれを用いた携帯端末
KR100960165B1 (ko) 2008-03-21 2010-05-26 이성호 내로우 베젤을 갖는 액정표시장치
KR100977734B1 (ko) 2008-03-25 2010-08-24 이성호 내로우 비엠을 갖는 액정표시장치
KR100972091B1 (ko) 2008-03-26 2010-07-22 안석원 패널용 베젤 제조방법
KR100976581B1 (ko) 2008-04-08 2010-08-17 이성호 내로우 베젤을 갖는 액정표시장치
JP2009271192A (ja) 2008-05-01 2009-11-19 Bridgestone Corp 情報表示用パネル
KR101503564B1 (ko) * 2008-05-12 2015-03-17 도레이 카부시키가이샤 카본 나노튜브 복합체, 유기 반도체 콤포지트 및 전계 효과형 트랜지스터
JP2010032768A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置およびその製造方法
KR20100089329A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 표시장치의 및 이의 제조방법
JP2010182093A (ja) 2009-02-05 2010-08-19 Toshiba Mobile Display Co Ltd タッチパネル付画像表示装置
WO2010092725A1 (ja) * 2009-02-10 2010-08-19 シャープ株式会社 接続端子及び該接続端子を備えた表示装置
JP5110325B2 (ja) 2009-03-11 2012-12-26 カシオ計算機株式会社 発光装置及びその製造方法
KR20100116031A (ko) 2009-04-21 2010-10-29 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20110020050A (ko) 2009-08-21 2011-03-02 엘지디스플레이 주식회사 액정표시장치
JP5644075B2 (ja) 2009-08-25 2014-12-24 セイコーエプソン株式会社 電気光学装置、および電子機器
JP5444940B2 (ja) 2009-08-25 2014-03-19 セイコーエプソン株式会社 電気光学装置、および電子機器
KR101644055B1 (ko) 2009-12-07 2016-08-01 엘지디스플레이 주식회사 외곽영역이 최소화된 액정표시장치
JP2011209405A (ja) 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
TWM401198U (en) * 2010-07-26 2011-04-01 Chunghwa Picture Tubes Ltd Substrate module
KR101957998B1 (ko) * 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101952132B1 (ko) * 2012-10-17 2019-02-27 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104464A (en) * 1994-12-28 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Rigid circuit board for liquid crystal display including cut out for providing flexibility to said board
US20070236623A1 (en) * 2006-04-07 2007-10-11 Jae-Seok Heo Array substrate for liquid crystal display device and method of fabricating the same
KR20080046892A (ko) * 2006-11-23 2008-05-28 삼성전자주식회사 액정표시장치와 그 제조방법
US20110244752A1 (en) * 2006-12-27 2011-10-06 Woo Chang Lee Liquid crystal display and fabricating method thereof
US20110013107A1 (en) * 2008-04-02 2011-01-20 Nec Lcd Technologies, Ltd. Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9423661B2 (en) 2013-12-19 2016-08-23 Samsung Display Co., Ltd. Liquid crystal display
KR20170131768A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
USRE47701E1 (en) 2019-11-05
KR102115174B1 (ko) 2020-05-27
US9164335B2 (en) 2015-10-20
US20130335660A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
US11262630B2 (en) Display panel and method of manufacturing the same
KR102115174B1 (ko) 표시 패널
KR101952132B1 (ko) 표시 패널 및 이의 제조 방법
KR20140038823A (ko) 표시 패널 및 이의 제조 방법
US10211233B2 (en) Display device
KR20160062792A (ko) 표시 장치
US10126615B2 (en) Display device
KR102026422B1 (ko) 표시 패널
KR102614911B1 (ko) 액정표시장치 및 엘이디 어셈블리
US9104081B2 (en) Liquid crystal display device and method of manufacturing the same
US11029550B2 (en) Electro-optical device
KR102093717B1 (ko) 표시 패널 및 이의 제조 방법
KR102133221B1 (ko) 표시 패널
CN113267920B (zh) 电子装置
WO2019187567A1 (ja) 電気光学装置及びその製造方法
KR20180039798A (ko) 표시 장치
JP2020071476A (ja) 表示装置
JP2020154171A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101004846; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20181128

Effective date: 20200123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant