KR20130134768A - 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 - Google Patents

스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130134768A
KR20130134768A KR1020120058516A KR20120058516A KR20130134768A KR 20130134768 A KR20130134768 A KR 20130134768A KR 1020120058516 A KR1020120058516 A KR 1020120058516A KR 20120058516 A KR20120058516 A KR 20120058516A KR 20130134768 A KR20130134768 A KR 20130134768A
Authority
KR
South Korea
Prior art keywords
layer
circuit pattern
smart
circuit board
printed circuit
Prior art date
Application number
KR1020120058516A
Other languages
English (en)
Inventor
김홍일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120058516A priority Critical patent/KR20130134768A/ko
Publication of KR20130134768A publication Critical patent/KR20130134768A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 스마트 IC용 인쇄회로기판 및 그 제조 방법을 제공한다. 상기 스마트 IC용 인쇄회로기판은 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 위치하는 회로패턴층; 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층; 및 상기 도금층 상에 도포되며, 티올(Thiol) 화합물을 포함한 우레탄 수지인 티오우레탄폴리머(Thiourethane polymer: T.U.P)로 형성되는 부식 방지층을 포함한다. 본 발명에 따르면, 스마트 IC용 인쇄회로기판에서 콘택측의 도금층 상에 티올(Thiol) 화합물을 포함하는 우레탄 수지를 산화 방지제로서 도포함으로써 산화 방지층을 형성하여, 사람 손에 직접 닿는 부분의 내 부식성 및 내 지문성을 확보하면서 도금층과 산화 방지층 사이의 밀착력을 향상 시킬 수 있는 효과가 있으며, 그에 따라 칩 패키지의 신뢰도 및 내구성을 향상시키는 효과도 갖게 된다.

Description

스마트 ＩＣ용 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD FOR SMART IC AND MANUFACTURING METHOD THEREFOR}
본 발명은 인쇄회로기판 기술분야 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 플립 칩 본딩(Flip Chip Bonding) 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, 일반적인 스마트 IC 칩 패키지는 비아홀이 형성된 절연층(10), 상기 절연층(10)의 일면에 형성된 회로패턴층(20), 회로패턴층(20) 상에 실장된 IC 칩(30)을 포함하여 이루어진다.
절연층(10)은 예컨대, 폴리이미드 계열의 테이프로서 에폭시 글래스(epoxy glass)로 형성될 수 있다. 회로패턴층(20)은 예컨대, 구리 금속을 절연층(130)에 패터닝함으로써 형성된다.
IC 칩(30)은 와이어(40)에 의해 회로패턴층(20)에 전기적으로 접속된다. IC 칩(30)과 와이어(40)는 에폭시 수지(Epoxy Resin) 등으로 이루어진 몰딩부(50)에 의해 몰딩되며, 이러한 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(10) 상에 형성된다. 여기에서, 몰딩 수지가 도포되는 회로패턴층(20)의 일 면은 IC 칩(30)이 본딩되어 본딩 영역(bonding area)이 되며, 회로패턴층(20)의 다른 면은 외부로부터 접촉이 발생하는 콘택 영역(contact area)이 된다. 또한, 회로패턴층(20) 상에, 즉 회로패턴층(20)의 양 면 상에 도금층(60)이 형성된다.
이러한 도금층(60)은 니켈-금(Ni-Au) 도금에 의해 형성된다. 회로패턴층(20) 상에 형성된 도금층(60)은 회로패턴층(20) 상에 바로 형성되며 니켈로 이루어진 니켈층(도시 생략) 및 니켈층(도시 생략) 상에 형성되는 금층을 포함한다. 도금층(60)은 전해 니켈-금 도금 방법에 의해 형성된다. 또한, 도금층(60) 상에는 금도금 산화 방지제가 도포될 수 있는데, 이 금도금 산화 방지제는 도금층(60)의 금층이 산화되는 것을 방지한다.
그런데, 기존 금도금 산화 방지제는 아민류를 사용하여 금속이 산소와 접촉하는 것을 차단하는 방식이었으나 스마트 IC 칩 패키지 경우 콘택 영역에서 사람 손에 직접 닿기 때문에 내 부식성 및 내 지문성 등이 요구되기 때문에 기존 산화 방지제는 적합하지 않은 문제점이 있었다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 내 부식성 및 내 지문성을 제공하는 산화 방지층을 포함하는 스마트 IC용 인쇄회로기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 스마트 IC용 인쇄회로기판은 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 위치하는 회로패턴층; 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층; 및 상기 도금층 상에 도포되며, 티올(Thiol) 화합물을 포함한 우레탄 수지인 티오우레탄폴리머(Thiourethane polymer: T.U.P)로 형성되는 부식 방지층을 포함한다.
상기 도금층은 상기 회로패턴층 상에 형성된 니켈(Ni)층; 및 상기 니켈층 상에 형성된 금(Au)층을 포함할 수 있다.
상기 절연층은, 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성될 수 있다.
상기 스마트 IC용 인쇄회로기판은 상기 절연층과 상기 회로패턴층 사이에 위치하며 상기 회로패턴층을 상기 절연층에 접착시키는 하부접착층을 더 포함할 수 있다.
상기 하부접착층은, 접착제 또는 본딩시트로 이루어질 수 있다.
상기 스마트 IC용 인쇄회로기판은 상기 회로패턴층의 양 면 중 와이어 본딩이 수행되는 면 상에 위치하는 다른 도금층을 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 스마트 IC용 인쇄회로기판을 제조하는 방법은 절연층에 관통홀을 형성하고; 상기 절연층의 일 면 상에 회로패턴층을 형성하고; 상기 회로패턴층의 양 면 상에 도금층을 각각 형성하며, 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층 상에 티올(Thiol) 화합물을 포함한 우레탄 수지인 티오우레탄폴리머(Thiourethane polymer: T.U.P)를 도포하는 것을 포함한다.
상기 도금층을 형성하는 것은 회로패턴층 상에 니켈(Ni)층을 형성하며, 상기 니켈층 상에 금(Au)층을 형성하는 것을 포함할 수 있다.
상기 스마트 IC용 인쇄회로기판 제조 방법은 상기 회로패턴층의 형성 이전에 상기 절연층의 일 면에 하부접착층을 형성하는 것을 더 포함할 수 있다.
상기 회로패턴층을 형성하는 것은, 상기 하부접착층 상에 금속층을 형성하고; 상기 금속층을 에칭하여 회로패턴을 형성하는 것을 포함할 수 있다.
본 발명에 따르면, 스마트 IC용 인쇄회로기판에서 콘택측의 도금층 상에 티올(Thiol) 화합물을 포함하는 우레탄 수지를 산화 방지제로서 도포함으로써 산화 방지층을 형성하여, 사람 손에 직접 닿는 부분의 내 부식성 및 내 지문성을 확보하면서 도금층과 산화 방지층 사이의 밀착력을 향상 시킬 수 있는 효과가 있으며, 그에 따라 칩 패키지의 신뢰도 및 내구성을 향상시키는 효과도 갖게 된다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2a 및 도 2b는 본 발명에 따른 칩 패키지 제조방법의 공정을 개략적으로 도시한 공정예시도를 나타낸다.
도 3은 본 발명에 따른 스마트 IC용 인쇄회로기판에 대한 염수 분무 테스트 결과를 나타낸 도면이다.
도 4는 본 발명에 따른 스마트 IC용 인쇄회로기판의 내 약품성을 테스트한 결과를 나타낸다.
본 발명은 스마트 IC용 인쇄회로기판의 제조 시, 우레탄 수지를 이용하여 회로패턴층 상에 형성되는 금 도금층의 표면을 도포함으로써 금도금층 표면에 내 부식성과 내 지문성을 제공한다. 기존 우레탄 수지는 금속과의 밀착력이 저하되기 때문에, 본 발명은 티올(Thiol) 화합물(알코올의 OH 기가 SH 기로 치환된 화합물)을 우레탄 수지에 첨가하여 금속과 우레탄 수지의 밀착력을 향상시킨다. 이러한 금부식 방지층은, 티오우레탄폴리머(Thiourethane polymer: T.U.P) 코팅을 하게 되면 절연이 되기 때문에 와이어 본딩(Wire Bonding) 면에는 코팅 처리를 하지 않고 콘택 면에만 코팅 처리를 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판 제조 공정을 개략적으로 나타낸다.
구체적으로 S1단계는 다음과 같이 이루어질 수 있다.
우선, 절연필름을 준비한다. 이때 절연필름의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다.
이후 절연필름은 절연층(110)이 된다. 절연층(110)의 일면에 접착층(130)을 형성한다. 이때 접착층(130)을 형성하는 물질로서는 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착층 형성 물질에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다. 다만, 이는 하나의 예시일 뿐이며 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 접착성을 갖는 수지로 본 발명의 접착층을 형성할 수 있다고 할 것이다.
이후 접착층상에 전해동박(Electrolytic Copper Foil)을 라미네이팅하여 동박층(150)을 형성한다. 그에 따라, 연성동박적층필름(100)이 생산된다. 이때 전해동박의 표면에 형성된 거칠기(Roughness)가 접착층(130)에 반영되며, 결과적으로 접착층(130)에 표면조도가 형성된다. 이때 전해동박의 두께, 라미네이팅 조건(예컨대 온도 또는 압력) 등의 조건을 조절하여 접착층(130)에 형성되는 표면조도의 거칠기(Rz)를 조절할 수 있다. 이러한 접착층에 형성되는 표면조도 거칠기(Rz)는 3 내지 10 마이크로미터의 범위내에서 형성되는 것이 바람직하나 이에 한정되는 것은 아니다. 거칠기(Rz)가 3 마이크로미터 미만인 경우, 추후 완성제품 제조시 형성되는 몰딩부와의 접착력 향상효과를 거두기 어려우며, 거칠기(Rz)가 10 마이크로미터를 초과하여 형성되는 경우 표면조도를 이루는 알갱이 들이 분말의 형태로 떨어져 나와 칩 패키지 관련 제조공정에서 오염을 유발하는 문제점을 갖게 되기 때문이다.
이와 같이, 인쇄회로기판은, 몰딩수지가 도포되는 절연층의 일면상에 표면조도를 형성하고, 거칠기를 향상시킬 수 있게 되어, 절연필름과 몰딩수지의 접착력을 향상시키는 효과, 칩 패키지(예컨대 COB 타입 등)의 신뢰도 및 내구성을 향상시키는 효과를 갖게 된다. 아울러, 절연필름으로서 폴리이미드를 사용함에도 불구하고 몰딩수지와의 접착력을 향상시킬 수 있는 효과 및 폴리이미드를 사용함에 따른 제품의 내열성, 기계적 성질, 전기적 특성 및 난연성을 향상시킬 수 있는 효과도 갖게 된다. 또한, 연성동박적층필름을 이용하여 칩 패키지를 제조하게 됨에 따라 제품을 경량화 할 수 있는 효과, 제품을 소형화, 경박단소화 할 수 있는 효과도 추가적으로 거둘 수 있게 된다.
다시 도 2a를 참조하면, 연성동박적층필름을 제조한 후, 도 2a의 (c)에 도시된 바와 같이, 에칭공정을 거쳐 상술한 동박층(150)을 제거한다(S3). 이렇게 동박층을 제거하게 되면, 절연층 및 절연층상에 형성되고 표면조도(131)가 형성된 접착층으로 이루어진 구조물을 얻을 수 있게 된다. 이에 따라 추후 절연층상에 몰딩 수지를 도포하는 경우, 절연층 상에 형성된 표면조도로 인하여 절연층과 몰딩 수지간의 접착력이 증대되는 효과 및 칩 패키지의 신뢰도 및 내구성이 향상되는 효과를 갖게 된다.
동박층을 제거한 후(S3)에는 S3단계에서 얻은 구조물 중, 절연층(110)의 하부에 하부접착층(210)을 형성한다. 이하에서는 하부접착층, 절연층 및 접착층이 순차적층된 구조물을 베이스재(200)로 정의한다.
하부접착층(210)은 접착제 도포 후 라미네이팅 공정을 수행하는 방법 또는 본딩시트(bonding sheet)를 절연층 하부에 부착한 후 라미네이팅 공정을 수행하는 방법을 통해 형성될 수도 있다.
하부접착층(210)이 접착제 도포를 통해 이루어지는 경우, 접착제는 S1단계에서의 접착층과 마찬가지로 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착제에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다.
*이후, 도 2a의 (e)에 도시된 바와 같이, 베이스재(200)에 하나 이상의 관통홀을 형성한다(S7). 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.
S7단계에서 베이스재(200)에 관통홀(230)을 형성한 후에는 베이스재(200)의 하부에 회로패턴층(330)을 형성한다(S9). 이때 회로패턴층의 형성은 다음과 같이 이루어질 수 있다. 도 2b의 (f)에 도시된 바와 같이, 우선 베이스재(200)의 하부에 금속층(310)을 형성한다. 이때 금속층(310)은 구리(Cu)로 이루어짐이 바람직하나, 이에 한정되는 것은 아니다.
예컨대, 금속층(310)은 알루미늄(Al) 또는 황동(Brass)으로 형성될 수 있다. 황동(Brass)은 구리에　아연을 가해 만들어 황금빛을 띠는　합금을 부르는 말이다. 실용되고 있는 합금은 보통 아연 30∼40%가 들어 있는 것으로서, 아연 30%의 것은 칠삼(7-3)황동이라고 하고, 아연 40%의 것은 육사(6-4)황동이라고 한다.
이후 금속층(310)을 에칭하여 회로패턴층(330)을 형성한다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(330)을 형성하게 된다.
이어서, S11단계에서, 회로패턴층(330)의 양 면 상에 도금층(340,350)을 각각 형성한다. 구체적으로, 회로패턴층(330)의 양 면 즉, 외부로부터의 접촉이 발생하는 콘택 영역측 면 및 와이어 본딩이 수행되는 면 상에 도금층(340, 350)이 각각 형성된다.
이러한 도금층(340,350)은 니켈-금(Ni-Au) 도금에 의해 형성된다. 니켈-금은 기능성 확보를 위한 마감 재료로서 뿐만 아니라, 부식 또는 기타 화학적 공격에 대한 보호 장벽 금속으로 반도체 및 칩 캐리어 업계에서 사용되어 왔다. 그에 따라, 도금층(340 또는 350)은 니켈로 이루어진 니켈 도금층(342 또는 352) 및 니켈 도금층(342 또는 352) 상에 형성되는 금 도금층(344 또는 352)을 포함한다. 도금층(340, 350)은 전해 니켈-금 도금 방법에 의해 형성된다.
그리고, 단계 S13에서, 회로패턴층(330)의 콘택(contact) 영역측 면 상에 형성된 금 도금층(354) 상에 부식 방지층(360)을 형성한다. 부식 방지층(360)은 티올(Thiol) 화합물을 포함한 우레탄 수지 즉, 티오우레탄폴리머(Thiourethane polymer: T.U.P)로 형성된다. 다시 말해, 본 발명에 따른 우레탄 수지는 티올 화합물을 포함한다. 여기에서 티올 화합물은 알코올의 OH 기가 SH 기로 치환된 화합물로서 하기 화학식과 같이 생성되었다.
Figure pat00001
부식 방지층(360)이 티올 화합물을 포함하는 우레탄 수지로 형성되기 때문에, 부식 방지층(360)과 금 도금층(354) 사이의 밀착력이 티올 화합물을 포함하지 않는 우레탄 수지로 형성될 때와 비교하여 상당히 향상된다. 이러한 부식 방지층(360)은 내 부식성 뿐만 아니라 내 지문성을 제공한다.
이러한 부식 방지층(360)은 인쇄회로기판의 콘택 영역측의 도금층(350) 상에만 형성된다. 왜냐하면, 도금층(350) 상에 티오우레탄폴리머(Thiourethane polymer: T.U.P)의 코팅을 하게 되면 절연이 되기 때문에, 회로패턴층(330)의 와이어 본딩 면에는 부식 방지층을 형성하지 않는다.
또한, 다른 실시예에 따라, 회로패턴층(330) 상에 도금층(340)이 형성되지 않을 수 있다. 이 경우, 부식 방지층(360)은 회로패턴층(330) 상에 바로 형성될 수 있다. 회로패턴층(330)은 전술한 바와 같이, 알루미늄(Al) 또는 황동(Brass)로 형성되는 경우, 부식 방지층(360)은 알루미늄(Al) 또는 황동(Brass)로 형성된 회로패턴층(330) 상에 형성될 수 있다.
이와 같이 형성된 스마트 IC용 인쇄회로기판의 신뢰성 기준에는 내 약품성 과 내 부식성 테스트가 있다.
도 3은 본 발명에 따른 스마트 IC용 인쇄회로기판에 대한 염수 분무 테스트 결과를 나타낸 도면이다.
도 3를 참조하면, 염수 분무(스프레이) 테스트 경우 5% NaCl 35±2 ℃ pH 7±5 조건에서 96 시간 진행하여 단위 면적당 (1cm X 1cm) 피트가 400 개 이하여야 한다. 본 발명에 따른 스마트 IC용 인쇄회로기판에서 부식 방지층(360)의 코팅 후 염수 분무 테스트 결과, 피트 및 녹 발생 없었으며 기존 금도금 전용 봉공제 대비 우수한 내 염수성 보였다. 여기에서, 녹 발생 정도는 표면 전기 저항 정도로 나타낸다.
도 4는 본 발명에 따른 스마트 IC용 인쇄회로기판의 내 약품성을 테스트한 결과를 나타낸다.
도 4를 참조하면, 스마트 IC용 인쇄회로기판의 내 약품성 테스트는 총 4종의 약품이 사용된다. 약품 평가 결과, 기존 금도금 전용 봉공제 대비 우수한 내 약품성 나타내었다. 추가로 회로패턴층(330) 상에 금도금을 하지 않은 경우, 알루미늄 및 황동으로 된 회로패턴층(330)의 표면 상에도 티오우레탄폴리머(Thiourethane polymer) 코팅 결과 4종 약품에 뛰어난 내 약품성 특성을 보였다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
200 : 베이스재 110: 절연층
330: 회로패턴층 340, 350: 도금층
360: 부식 방지층

Claims (10)

  1. 스마트 IC용 인쇄회로기판에 있어서,
    관통홀이 형성된 절연층;
    상기 절연층의 일 면 상에 위치하는 회로패턴층;
    상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층; 및
    상기 도금층 상에 도포되며, 티올(Thiol) 화합물을 포함한 우레탄 수지인 티오우레탄폴리머(Thiourethane polymer: T.U.P)로 형성되는 부식 방지층을 포함하는 스마트 IC용 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 도금층은
    상기 회로패턴층 상에 형성된 니켈(Ni)층; 및
    상기 니켈층 상에 형성된 금(Au)층을 포함하는 스마트 IC용 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 절연층은,
    폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성되는 스마트 IC용 인쇄회로기판
  4. 청구항 1에 있어서,
    상기 절연층과 상기 회로패턴층 사이에 위치하며 상기 회로패턴층을 상기 절연층에 접착시키는 하부접착층을 더 포함하는 스마트 IC용 인쇄회로기판
  5. 청구항 1에 있어서,
    상기 하부접착층은,
    접착제 또는 본딩시트로 이루어진 스마트 IC용 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 회로패턴층의 양 면 중 와이어 본딩이 수행되는 면 상에 위치하는 다른 도금층을 더 포함하는 스마트 IC용 인쇄회로기판.
  7. 스마트 IC용 인쇄회로기판을 제조하는 방법에 있어서,
    절연층에 관통홀을 형성하고;
    상기 절연층의 일 면 상에 회로패턴층을 형성하고;
    상기 회로패턴층의 양 면 상에 도금층을 각각 형성하며,
    상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층 상에 티올(Thiol) 화합물을 포함한 우레탄 수지인 티오우레탄폴리머(Thiourethane polymer: T.U.P)를 도포하는 것을 포함하는 스마트 IC용 인쇄회로기판 제조 방법.
  8. 청구항 7에 있어서,
    상기 도금층을 형성하는 것은
    회로패턴층 상에 니켈(Ni)층을 형성하며;
    상기 니켈층 상에 금(Au)층을 형성하는 것을 포함하는 스마트 IC용 인쇄회로기판 제조 방법.
  9. 청구항 7에 있어서,
    상기 회로패턴층의 형성 이전에 상기 절연층의 일 면에 하부접착층을 형성하는 것을 더 포함하는 칩 패키지 부재 제조방법.
  10. 청구항 7에 있어서,
    상기 회로패턴층을 형성하는 것은,
    상기 하부접착층 상에 금속층을 형성하고;
    상기 금속층을 에칭하여 회로패턴을 형성하는 것을 포함하는 칩 패키지 부재 제조방법.
KR1020120058516A 2012-05-31 2012-05-31 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 KR20130134768A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120058516A KR20130134768A (ko) 2012-05-31 2012-05-31 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120058516A KR20130134768A (ko) 2012-05-31 2012-05-31 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130134768A true KR20130134768A (ko) 2013-12-10

Family

ID=49982343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120058516A KR20130134768A (ko) 2012-05-31 2012-05-31 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20130134768A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314838B1 (ko) 2021-04-01 2021-10-19 송관권 터널 비개착공법
KR102364887B1 (ko) 2021-06-14 2022-02-18 송관권 터널 비개착 일체식 압입공법 및 그에 적용되는 일체식 가설구조물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314838B1 (ko) 2021-04-01 2021-10-19 송관권 터널 비개착공법
KR102364887B1 (ko) 2021-06-14 2022-02-18 송관권 터널 비개착 일체식 압입공법 및 그에 적용되는 일체식 가설구조물

Similar Documents

Publication Publication Date Title
US8745860B2 (en) Method for manufacturing printed wiring board
US20140159222A1 (en) Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb
US8881381B2 (en) Method of manufacturing printed circuit board
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
KR101897069B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
US9818714B2 (en) Method of manufacturing substrate for chip packages and method of manufacturing chip package
KR101167429B1 (ko) 반도체 패키지의 제조방법
WO2007105880A1 (en) Manufacturing method of radiant heat circuit board
KR20130134768A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR101956119B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
TWI397136B (zh) Ｃｏｆ用積層板及ｃｏｆ薄膜載帶以及電子裝置
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR101897015B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101886346B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
US11688668B2 (en) Component carrier with low shrinkage dielectric material
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
KR101119306B1 (ko) 회로기판의 제조방법
TWI482249B (zh) 用於晶片封裝之基板及其製造方法
US20140313683A1 (en) Tape carrier package and method of manufacturing the same
KR20130135484A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR102007375B1 (ko) 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지
KR101897102B1 (ko) 스마트 ic용 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
JP2013258352A (ja) 配線基板の製造方法、および配線基板
KR20130059605A (ko) 칩 패키지 부재 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid