KR101886346B1 - 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 - Google Patents

스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101886346B1
KR101886346B1 KR1020120069403A KR20120069403A KR101886346B1 KR 101886346 B1 KR101886346 B1 KR 101886346B1 KR 1020120069403 A KR1020120069403 A KR 1020120069403A KR 20120069403 A KR20120069403 A KR 20120069403A KR 101886346 B1 KR101886346 B1 KR 101886346B1
Authority
KR
South Korea
Prior art keywords
layer
circuit pattern
osp
plating
plating layer
Prior art date
Application number
KR1020120069403A
Other languages
English (en)
Other versions
KR20140001545A (ko
Inventor
김홍일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120069403A priority Critical patent/KR101886346B1/ko
Publication of KR20140001545A publication Critical patent/KR20140001545A/ko
Application granted granted Critical
Publication of KR101886346B1 publication Critical patent/KR101886346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 스마트 IC용 인쇄회로기판 및 그 제조 방법을 제공한다. 상기 스마트 IC용 인쇄회로기판 제조방법은 절연층에 관통홀을 형성하고; 상기 절연층의 일 면 상에 회로패턴층을 형성하고; 상기 회로패턴층의 양 면 상에 도금층을 각각 형성하며; 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층 상에 OSP(Organic Solderability Preservative) 용액을 도포하여 OSP 코팅층을 형성하며; 상기 OSP 코팅층을 고온 가열하는 것을 포함한다.

Description

스마트 ＩＣ용 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD FOR SMART IC AND MANUFACTURING METHOD THEREFOR}
본 발명은 인쇄회로기판 기술분야 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 플립 칩 본딩(Flip Chip Bonding) 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, 일반적인 스마트 IC 칩 패키지는 비아홀이 형성된 절연층(10), 상기 절연층(10)의 일면에 형성된 회로패턴층(20), 회로패턴층(20) 상에 실장된 IC 칩(30)을 포함하여 이루어진다.
절연층(10)은 예컨대, 폴리이미드 계열의 테이프로서 에폭시 글래스(epoxy glass)로 형성될 수 있다. 회로패턴층(20)은 예컨대, 구리 금속을 절연층(130)에 패터닝함으로써 형성된다.
IC 칩(30)은 와이어(40)에 의해 회로패턴층(20)에 전기적으로 접속된다. IC 칩(30)과 와이어(40)는 에폭시 수지(Epoxy Resin) 등으로 이루어진 몰딩부(50)에 의해 몰딩되며, 이러한 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(10) 상에 형성된다. 여기에서, 몰딩 수지가 도포되는 회로패턴층(20)의 일 면은 IC 칩(30)이 본딩되어 본딩 영역(bonding area)이 되며, 회로패턴층(20)의 다른 면은 외부로부터 접촉이 발생하는 콘택 영역(contact area)이 된다. 또한, 회로패턴층(20) 상에, 즉 회로패턴층(20)의 양 면 상에 도금층(60)이 형성된다.
이러한 도금층(60)은 니켈-금(Ni-Au) 도금에 의해 형성된다. 회로패턴층(20) 상에 형성된 도금층(60)은 회로패턴층(20) 상에 바로 형성되며 니켈로 이루어진 니켈층(도시 생략) 및 니켈층(도시 생략) 상에 형성되는 금층을 포함한다. 도금층(60)은 전해 니켈-금 도금 방법에 의해 형성된다. 또한, 도금층(60) 상에는 산화 방지층이 형성될 있는데, 이 산화 방지층은 도금층(60)이 산화되는 것을 방지한다.
그런데, 콘택 영역측의 도금층(60) 상에 형성되는 산화 방지층은 전도성을 띠면서 내약품성을 가져야 한다. 즉, 기존 산화 방지층은 예컨대, NaCl, 산, 알칼리, 알코올, 땀 등에 대해 내약품성을 가져야 하지만, 내약품성이 허용가능한 범위에 미치지 못했다.
또한, 기존 전도성 코팅에 경우 정전기 방지제 타입으로 인산을 이용하거나 크롬산 계열의 약품을 사용하기 때문에 알칼리성(특히, 가성소다)에 취약하다는 단점이 있었다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 양호한 내약품성을 제공하는 스마트 IC용 인쇄회로기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 스마트 IC용 인쇄회로기판 제조방법은 절연층에 관통홀을 형성하고; 상기 절연층의 일 면 상에 회로패턴층을 형성하고; 상기 회로패턴층의 양 면 상에 도금층을 각각 형성하며; 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층 상에 OSP(Organic Solderability Preservative) 용액을 도포하여 OSP 코팅층을 형성하며; 상기 OSP 코팅층을 고온 가열하는 것을 포함한다.
상기 고온 가열하는 것은 170℃ 에서 0.5~1 시간 동안 수행될 수 있다.
상기 도금층을 형성하는 것은 회로패턴층 상에 니켈(Ni)층을 형성하며; 상기 니켈층 상에 금(Au)층을 형성하는 것을 포함할 수 있다.
상기 OSP 용액은 이미다졸 화합물 및 Cu 이온들을 포함할 수 있다.
상기 이미다졸 화합물은 알킬이미다졸, 아킬벤지미다졸 및 아릴 페닐미다졸을 포함할 수 있다.
상기 스마트 IC용 인쇄회로기판 제조방법은 상기 회로패턴층의 형성 이전에 상기 절연층의 일 면에 하부접착층을 형성하는 것을 더 포함할 수 있다.
상기 회로패턴층을 형성하는 것은, 상기 하부접착층 상에 금속층을 형성하고; 상기 금속층을 에칭하여 회로패턴을 형성하는 것을 포함할 수 있다.
본 발명의 일 실시예에 따른 스마트 IC용 인쇄회로기판은 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 위치하는 회로패턴층; 상기 회로패턴층의 양 면 중 외부로부터의 접촉이 발생하는 콘택 영역측 면 상에 위치하는 도금층; 및 상기 도금층 상에 이미다졸 화합물 및 Cu 이온들을 포함하는 OSP 용액으로 형성된 OSP 코팅층을 포함한다.
상기 도금층은 상기 회로패턴층 상에 형성된 니켈(Ni)층; 및 상기 니켈층 상에 형성된 금(Au)층을 포함할 수 있다.
상기 절연층은, 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성될 수 있다.
상기 스마트 IC용 인쇄회로기판은 상기 절연층과 상기 회로패턴층 사이에 위치하며 상기 회로패턴층을 상기 절연층에 접착시키는 하부접착층을 더 포함할 수 있다.
상기 하부접착층은, 접착제 또는 본딩시트로 이루어질 수 있다.
상기 상기 스마트 IC용 인쇄회로기판은 상기 회로패턴층의 양 면 중 와이어 본딩이 수행되는 면 상에 위치하는 다른 도금층을 더 포함할 수 있다.
본 발명에 따르면, 스마트 IC용 인쇄회로기판에서 회로패턴층 상에 형성된 도금층 상에 OSP 표면처리에 의해 코팅층을 형성한 후 고온 가열함으로써 내약품성을 갖는 코팅층을 제공할 수 있다.
또한, 본 발명에 따르면, 기존의 산화 방지층을 OSP 코팅층으로 대체하게 되면 특별한 코팅 설비나 경화 설비(UV 경화) 없이도 코팅층을 형성 할 수 있다는 장점도 있다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조방법의 공정을 개략적으로 도시한 공정 예시도를 나타낸다.
도 3은 본 발명에서 사용되는 이미다졸 화합물의 예들이 도시되어 있다.
도 4는 본 발명에 따른 OSP 코팅층을 구성하는 물질의 화학 구조식을 나타낸다.
도 5는 본 발명에 따라 고온 가열되기 전과 후의 OSP 코팅층의 표면을 확대한 사진들을 나타낸다.
도 6은 고온 가열되지 않은 OSP 코팅층의 내약품성을 시험한 결과를 나타낸다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판 제조 공정을 개략적으로 나타낸다.
구체적으로 S1단계는 연성동박적층필름을 제조하는데, 이하 구체적으로 설명된다. 우선, 절연필름을 준비한다. 이때 절연필름의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다.
이후 절연필름은 절연층(110)이 된다. 절연층(110)의 일면에 접착층(130)을 형성한다. 이때 접착층(130)을 형성하는 물질로서는 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착층 형성 물질에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다. 다만, 이는 하나의 예시일 뿐이며 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 접착성을 갖는 수지로 본 발명의 접착층을 형성할 수 있다고 할 것이다.
이후 접착층상에 전해동박(Electrolytic Copper Foil)을 라미네이팅하여 동박층(150)을 형성한다. 그에 따라, 연성동박적층필름(100)이 생산된다. 이때 전해동박의 표면에 형성된 거칠기(Roughness)가 접착층(130)에 반영되며, 결과적으로 접착층(130)에 표면조도가 형성된다. 이때 전해동박의 두께, 라미네이팅 조건(예컨대 온도 또는 압력) 등의 조건을 조절하여 접착층(130)에 형성되는 표면조도의 거칠기(Rz)를 조절할 수 있다. 이러한 접착층에 형성되는 표면조도 거칠기(Rz)는 3 내지 10 마이크로미터의 범위내에서 형성되는 것이 바람직하나 이에 한정되는 것은 아니다. 거칠기(Rz)가 3 마이크로미터 미만인 경우, 추후 완성제품 제조시 형성되는 몰딩부와의 접착력 향상효과를 거두기 어려우며, 거칠기(Rz)가 10 마이크로미터를 초과하여 형성되는 경우 표면조도를 이루는 알갱이 들이 분말의 형태로 떨어져 나와 칩 패키지 관련 제조공정에서 오염을 유발하는 문제점을 갖게 되기 때문이다.
이와 같이, 인쇄회로기판은, 몰딩수지가 도포되는 절연층의 일면상에 표면조도를 형성하고, 거칠기를 향상시킬 수 있게 되어, 절연필름과 몰딩수지의 접착력을 향상시키는 효과, 칩 패키지(예컨대 COB 타입 등)의 신뢰도 및 내구성을 향상시키는 효과를 갖게 된다. 아울러, 절연필름으로서 폴리이미드를 사용함에도 불구하고 몰딩수지와의 접착력을 향상시킬 수 있는 효과 및 폴리이미드를 사용함에 따른 제품의 내열성, 기계적 성질, 전기적 특성 및 난연성을 향상시킬 수 있는 효과도 갖게 된다. 또한, 연성동박적층필름을 이용하여 칩 패키지를 제조하게 됨에 따라 제품을 경량화 할 수 있는 효과, 제품을 소형화, 경박단소화 할 수 있는 효과도 추가적으로 거둘 수 있게 된다.
다시 도 2a를 참조하면, 연성동박적층필름을 제조한 후, 도 2a의 (c)에 도시된 바와 같이, 에칭공정을 거쳐 상술한 동박층(150)을 제거한다(S3). 이렇게 동박층을 제거하게 되면, 절연층 및 절연층상에 형성되고 표면조도(131)가 형성된 접착층으로 이루어진 구조물을 얻을 수 있게 된다. 이에 따라 추후 절연층상에 몰딩 수지를 도포하는 경우, 절연층 상에 형성된 표면조도로 인하여 절연층과 몰딩 수지간의 접착력이 증대되는 효과 및 칩 패키지의 신뢰도 및 내구성이 향상되는 효과를 갖게 된다.
동박층을 제거한 후(S3)에는 S3단계에서 얻은 구조물 중, 절연층(110)의 하부에 하부접착층(210)을 형성한다. 이하에서는 하부접착층, 절연층 및 접착층이 순차적층된 구조물을 베이스재(200)로 정의한다.
하부접착층(210)은 접착제 도포 후 라미네이팅 공정을 수행하는 방법 또는 본딩시트(bonding sheet)를 절연층 하부에 부착한 후 라미네이팅 공정을 수행하는 방법을 통해 형성될 수도 있다.
하부접착층(210)이 접착제 도포를 통해 이루어지는 경우, 접착제는 S1단계에서의 접착층과 마찬가지로 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착제에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다.
이후, 도 2a의 (e)에 도시된 바와 같이, 베이스재(200)에 하나 이상의 관통홀을 형성한다(S7). 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.
S7단계에서 베이스재(200)에 관통홀(230)을 형성한 후에는 베이스재(200)의 하부에 회로패턴층(330)을 형성한다(S9). 이때 회로패턴층의 형성은 다음과 같이 이루어질 수 있다. 도 2b의 (f)에 도시된 바와 같이, 우선 베이스재(200)의 하부에 금속층(310)을 형성한다. 이때 금속층(310)은 구리(Cu)로 이루어짐이 바람직하나, 이에 한정되는 것은 아니다.
예컨대, 금속층(310)은 알루미늄(Al) 또는 황동(Brass)으로 형성될 수 있다. 황동(Brass)은 구리에　아연을 가해 만들어 황금빛을 띠는　합금을 부르는 말이다. 실용되고 있는 합금은 보통 아연 30∼40%가 들어 있는 것으로서, 아연 30%의 것은 칠삼(7-3)황동이라고 하고, 아연 40%의 것은 육사(6-4)황동이라고 한다.
이후 금속층(310)을 에칭하여 회로패턴층(330)을 형성한다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(330)을 형성하게 된다.
이어서, S11단계에서, 회로패턴층(330)의 양 면 상에 도금층(340,350)을 각각 형성한다. 구체적으로, 회로패턴층(330)의 양 면 즉, 외부로부터의 접촉이 발생하는 콘택 영역측 면 및 와이어 본딩이 수행되는 면 상에 도금층(340, 350)이 각각 형성된다.
이러한 도금층(340,350)은 니켈-금(Ni-Au) 도금에 의해 형성된다. 니켈-금은 기능성 확보를 위한 마감 재료로서 뿐만 아니라, 부식 또는 기타 화학적 공격에 대한 보호 장벽 금속으로 반도체 및 칩 캐리어 업계에서 사용되어 왔다. 그에 따라, 도금층(340 또는 350)은 니켈로 이루어진 니켈 도금층(342 또는 352) 및 니켈 도금층(342 또는 352) 상에 형성되는 금 도금층(344 또는 352)을 포함한다. 도금층(340, 350)은 전해 니켈-금 도금 방법에 의해 형성된다.
그리고, 단계 S13에서, 회로패턴층(330)의 콘택(contact) 영역측 면 상에 형성된 금 도금층(354) 상에 내약품성 및 전도성을 위한 OSP 코팅층(360)을 형성한 후, 베이크 공정을 수행한다.
구체적으로, OSP 코팅층(360)은 OSP(Organic Solderability Preservative) 표면처리를 통해 형성된다. OSP 코팅층(360)은 OSP 용액을 금 도금층(354) 상에 코팅함으로써, 예컨대, 딥 코팅(dip coating)함으로써 형성될 수 있다. OSP 용액은 이미다졸 화합물 및 Cu 이온들을 포함한다. 예컨대, OSP 표면처리는 OSP 용액이 Cu 2.15 g/lt, 유효성분 99.72, pH 3을 가지며, OSP 코팅층(360)의 두께는 0.2um (20초 처리)인 조건으로 수행된다.
이미다졸 화합물은 2개의 질소를 가지고 5개의 링구조를 가진 화합물이다. 치환기는 여러 가지 종류의 이미다졸을 형성할 수 있다. 그에 따라, 이미다졸 화합물은 치환된 벤지미다졸(benzimidazole), 벤조트리아졸(benzotriazoles), 치환된 페닐미다졸(Phenylimidazole)을 포함한다. 도 3에 본 발명에서 사용되는 이미다졸 화합물의 예들이 도시되어 있다. 도시된 바와 같이, 본 발명에 따른 이미다졸 화합물은 알킬이미다졸, 아킬벤지미다졸 및 아릴 페닐미다졸을 포함할 수 있다. 도시된 이미다졸 화합물중 아릴 페니미다졸(Aryl Phenylimidazole)이 가장 우수한 내열성을 나타낸다.
본 발명에 따라 OSP 용액은 이미다졸 화합물 및 Cu 이온들을 포함하므로, OSP 용액 내에서 이미다졸 화합물은 Cu 이온과 화합물을 형성한다. 따라서, 금 도금층(354) 상에 형성된 OSP 코팅층(360)은 전도성을 띠게 된다.
도 4는 본 발명에 따른 OSP 코팅층을 구성하는 물질의 화학 구조식을 나타낸다. 도 4에 도시된 바와 같이, OSP 코팅층을 구성하는 물질은 OSP 용액 중 이미다졸 화합물은 Cu 이온과 화합물을 형성하여 전도성을 갖게 된다.
이러한 OSP 코팅층(360)은 금 도금층(354) 상에 형성된 후 고온 가열 즉, 베이크(Bake) 처리된다. 예컨대, 코팅층(360)은 170℃ 에서 0.5~1 시간 동안 고온 가열된다. 다시 말해, 이미다졸(Imidazole) 화합물인 경우 170℃ 에서 녹는 특성을 이용하여 금도금층 상에 OSP 코팅층을 형성한 후 고온 가열하면, 전도성 및 내약품성을 지닌 코팅층으로 변형된다.
아래 표 1은 고온 가열된 코팅층의 내약품성과 비가열된 코팅층의 내약품성을 비교한다.
No. 전도성 내약품성 (상온, 5분) SEM 표면저항
(mΩ)
HCl NaOH MEK IPA
1. OSP O.K N.G N.G N.G N.G O.K 0.25
2. OSP
+ Bake 0.5hr 		O.K O.K O.K O.K O.K - 0.25
3. OSP
+ Bake 1 hr 		O.K O.K O.K O.K O.K O.K 0.25
상기 표 1에서 내약품성이 양호한 경우 O.K로 나타내며, 양호하지 않은 경우 N.G로 나타낸다. 비가열된 코팅층은 여러 약품들에 대해 양호하지 않은 내약품성을 나타내었지만, 코팅층을 0.5 시간(Bake 0.5 hr) 또는 1시간(Bake 1 hr) 동안 가열한 경우 코팅층(360)의 내약품성은 양호하게 나타났다. 즉, 코팅층(360)은 고온 가열됨으로써 내약품성이 향상된다.
도 5는 본 발명에 따라 고온 가열되기 전과 후의 OSP 코팅층의 표면을 확대한 사진들을 나타낸다. 도 5를 참조하면, 고온 가열되기 전의 IPA 처리된 샘플에서 OSP 코팅층이 손상된 것을 알 수 있다. 반면, 고온 가열처리 된 후 IPA 처리된 샘플에서는 OSP 코팅층이 손상되지 않은 것을 알 수 있다.
도 6은 고온 가열되지 않은 OSP 코팅층의 내약품성을 시험한 결과를 나타낸다. 도 6의 좌측에는 OSP 코팅층의 사진이 도시되어 있다. 도시된 바와 같이, 전체적으로 OSP 코팅층이 고온 가열되지 않아 예컨대, IPA 약품 처리된 후 얼룩이 발생하였다. 도 6의 우측에는 얼룩이 확대된 사진이 도시되어 있는데, 1에 의해 지시된 부분은 C(탄소) 및 O(산소)가 검출되었고, 2에 의해 지시된 부분은 C 및 O가 검출되지 않았다. 여기에서, OSP 코팅층을 형성하는 OSP 용액에 포함된 이미다졸 화합물은 도 3에 도시된 바와 같이, 탄소에 의해 각 원소들이 결합되어 있다. 따라서, OSP 코팅층이 예컨대, IPA에 의해 손상되었으면, 이미다졸 화합물의 원소 결합이 깨져 탄소가 검출될 수 없다. 따라서, 2에 의해 지시된 부분이 손상되지 않은 부분이다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
200: 베이스재 110: 절연층
330: 회로패턴층 340, 350: 도금층
360: OSP 코팅층

Claims (13)

  1. 스마트 IC용 인쇄회로기판을 제조하는 방법에 있어서,
    베이스재에 관통홀을 형성하는 단계;
    상기 베이스재의 일면 상에 외부로부터 접촉이 발생하는 제 1 면 및 상기 베이스재와 접촉하는 제 2 면을 포함하는 회로패턴층을 형성하는 단계;
    상기 회로패턴층의 제 1 면 상에 제 1 도금층을 형성하고, 상기 회로패턴층의 제 2 면 상에 제 2 도금층을 형성하는 단계;
    상기 제 1 도금층 상에 OSP(Organic Solderability Preservative) 용액을 도포하여 OSP 코팅층을 형성하는 단계; 및
    상기 OSP 코팅층을 가열하는 단계를 포함하고,
    상기 베이스재는,
    절연층;
    상기 절연층의 일면 상에 위치하는 접착층;
    상기 절연층의 일면과 반대되는 타면 상에 위치하며 상기 회로패턴층과 접촉하는 하부 접착층을 포함하고,
    상기 제 2 도금층은, 상기 관통홀에 의해 노출되는 상기 회로패턴층의 제 2 면상에 위치하고,
    상기 제 1 도금층의 평면적은, 상기 OSP 코팅층의 평면적과 대응되며 상기 제 2 도금층의 평면적보다 큰 스마트 IC용 인쇄회로기판 제조방법.
  2. 청구항 1에 있어서,
    상기 OSP 코팅층을 가열하는 단계는, 170℃ 에서 0.5 시간 내지 1 시간 동안 수행되는 스마트 IC용 인쇄회로기판 제조방법.
  3. 청구항 1에 있어서,
    상기 제 1 도금층 및 상기 제 2 도금층 각각은,
    상기 회로패턴층 상에 니켈(Ni)층; 및;
    상기 니켈층 상에 배치되는 금(Au)층을 포함하고,
    상기 OSP 코팅층은 상기 제 1 도금층의 금층과 직접 접촉하는 스마트 IC용 인쇄회로기판 제조방법.
  4. 청구항 1에 있어서,
    상기 OSP 용액은 이미다졸 화합물 및 Cu 이온들을 포함하는 스마트 IC용 인쇄회로기판 제조방법.
  5. 청구항 4에 있어서,
    상기 이미다졸 화합물은 알킬이미다졸, 아킬벤지미다졸 또는 아릴 페닐미다졸을 포함하는 스마트 IC용 인쇄회로기판 제조방법.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 회로패턴층을 형성하는 단계는,
    상기 하부 접착층 상에 금속층을 형성하는 단계; 및
    상기 금속층을 에칭하여 회로패턴을 형성하는 단계를 포함하는 스마트 IC용 인쇄회로기판 제조방법.
  8. 스마트 IC용 인쇄회로기판에 있어서,
    관통홀이 형성된 베이스재;
    상기 베이스재의 일면 상에 위치하며 외부로부터 접촉이 발생하는 제 1 면 및 상기 베이스재와 접촉하는 제 2 면을 포함하는 회로패턴층;
    상기 회로패턴층의 제 1 면 상에 위치하는 제 1 도금층;
    상기 회로패턴층의 제 2 면 상에 위치하는 제 2 도금층; 및
    상기 제 1 도금층 상에 이미다졸 화합물 및 Cu 이온들을 포함하는 OSP(Organic Solderability Preservative) 용액으로 형성된 OSP 코팅층을 포함하고,
    상기 베이스재는,
    절연층;
    상기 절연층의 일면 상에 위치하는 접착층;
    상기 절연층의 일면과 반대되는 타면 상에 위치하며 상기 회로패턴층과 접촉하는 하부 접착층을 포함하고,
    상기 제 2 도금층은, 상기 관통홀에 의해 노출되는 상기 회로패턴층의 제 2 면상에 위치하고,
    상기 제 1 도금층의 평면적은, 상기 OSP 코팅층의 평면적과 대응되며 상기 제 2 도금층의 평면적보다 큰 스마트 IC용 인쇄회로기판.
  9. 청구항 8에 있어서,
    상기 제 1 도금층 및 상기 제 2 도금층 각각은,
    상기 회로패턴층 상에 형성된 니켈(Ni)층; 및
    상기 니켈층 상에 배치되는 금(Au)층을 포함하고,
    상기 OSP 코팅층은 상기 제 1 도금층의 금층과 직접 접촉하는 스마트 IC용 인쇄회로기판.
  10. 청구항 8에 있어서,
    상기 절연층은,
    폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성되는 스마트 IC용 인쇄회로기판.
  11. 삭제
  12. 청구항 8에 있어서,
    상기 하부 접착층은,
    접착제 또는 본딩시트로 이루어진 스마트 IC용 인쇄회로기판.
  13. 청구항 8에 있어서,
    상기 제 2 도금층 상에 와이어 본딩이 수행되는 스마트 IC용 인쇄회로기판.
KR1020120069403A 2012-06-27 2012-06-27 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법 KR101886346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120069403A KR101886346B1 (ko) 2012-06-27 2012-06-27 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069403A KR101886346B1 (ko) 2012-06-27 2012-06-27 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140001545A KR20140001545A (ko) 2014-01-07
KR101886346B1 true KR101886346B1 (ko) 2018-08-09

Family

ID=50139051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069403A KR101886346B1 (ko) 2012-06-27 2012-06-27 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101886346B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100288541A1 (en) * 2009-05-13 2010-11-18 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392992B2 (ja) * 1995-08-11 2003-03-31 日立化成工業株式会社 半導体パッケージ
KR101092945B1 (ko) * 2009-12-18 2011-12-12 삼성전기주식회사 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100288541A1 (en) * 2009-05-13 2010-11-18 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package

Also Published As

Publication number Publication date
KR20140001545A (ko) 2014-01-07

Similar Documents

Publication Publication Date Title
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
JP5370765B2 (ja) 半導体素子搭載用パッケージ基板とその製造方法
US20150340309A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US9818714B2 (en) Method of manufacturing substrate for chip packages and method of manufacturing chip package
US8315056B2 (en) Heat-radiating substrate and method of manufacturing the same
KR101897069B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
US20130025839A1 (en) Thermal substrate
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR101886346B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
EP2820596B1 (en) Printed circuit board for memory card
WO2010035864A1 (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
KR101956119B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR20140078105A (ko) 인쇄회로기판 및 그 제조방법
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
KR101168825B1 (ko) 반도체 소자 탑재용 패키지 기판 및 그 제조방법
KR101897015B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR20130134768A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
KR20140001547A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR101956103B1 (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right