KR20130135484A - 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법 - Google Patents

스마트 ｉｃ용 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130135484A
KR20130135484A KR1020120059075A KR20120059075A KR20130135484A KR 20130135484 A KR20130135484 A KR 20130135484A KR 1020120059075 A KR1020120059075 A KR 1020120059075A KR 20120059075 A KR20120059075 A KR 20120059075A KR 20130135484 A KR20130135484 A KR 20130135484A
Authority
KR
South Korea
Prior art keywords
layer
aluminum
circuit board
printed circuit
insulating layer
Prior art date
Application number
KR1020120059075A
Other languages
English (en)
Inventor
강태혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120059075A priority Critical patent/KR20130135484A/ko
Publication of KR20130135484A publication Critical patent/KR20130135484A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 스마트 IC용 인쇄회로기판 및 그 제조방법을 제공한다. 상기 스마트 IC용 인쇄회로기판은 절연층; 상기 절연층의 일 면에 형성된 알루미늄층; 및 상기 절연층과 상기 알루미늄층 상이에 상기 알루미늄층을 상기 절연층의 일 면에 접착시키는 접착층;을 포함한다. 본 발명에서는 회로패턴층이 알루미늄으로 형성되기 때문에 회로패턴층 상에 직접적으로 와이어를 본딩할 수 있으며, 그에 따라 회로패턴층 상에 도금층이 필요없다. 이러한 본 발명에 따라, 인쇄회로기판을 제조하는 공정이 단순화되며 도금층을 형성하는데 필요한 자원을 절약할 수 있으며, 그에 따른 제조 비용이 감소한다.

Description

스마트 ＩＣ용 인쇄회로기판 및 그 제조방법{Printed Circuit Board FOR SMART IC AND Manufacturing method therefor}
본 발명은 스마트 IC용 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다.
도 1은 종래 스마트 IC 칩이 장착된 IC 모듈의 단면을 나타낸 도면이다. 도 1을 참조하면, IC 모듈(110)은 IC 칩(112)과 인쇄회로기판(115) 및 보호 몸체(160)를 포함한다. IC 칩(112)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(115)은 금속 패턴층(120)과 절연층(130)를 포함한다. 인쇄회로기판(115)은 IC 칩(112)이 접착층(114)를 통해 부착되는 본딩면과 이 본딩면과 마주보는 반대면에 형성되고 IC 칩(112)을 외부와 접촉식으로 인터페이스하는 접촉면을 가진다. 절연층(130)은 인쇄회로기판(115)의 몸체를 형성하는데, 예컨대, 폴리이미드 계열의 테이프로서 에폭시 글래스(epoxy glass)로 형성될 수 있다. 금속 패턴층(120)은 예컨대, 구리 금속을 절연층(130)에 패터닝함으로써 형성된다. 금속 패턴층(120)은 구리 예컨대, 구리 포일(coper foil)로 형성된다. 보호 몸체(160)는 몰딩(molding)이나 포팅(potting) 등 다양한 방법으로 형성되며 예컨대, 수지로 이루어진다.
IC 칩(112)는 와이어 본딩 방식으로 금속 패턴층(120)과 전기적으로 연결된다. 와이어 본딩은 IC 칩을 외부 단자에 연결하기 위해 얇은 선들을 본딩하는 것을 말한다. 와이어 본딩은 보통 전도도가 높은 금(Au)으로 된 와이어를 사용하여 이루어지는데, 그 굵기는 보통 20~50um 사이가 된다. 이러한 와이어를 금속 패턴층(120)에 본딩하기 위해서는 금속 패턴층(120) 상에 니켈 또는/및 금 등이 도금되어야 한다. 다시 말해, 구리 포일로 된 금속 패턴층(120) 상에 직접적으로 금이나 니켈로 된 와이어가 본딩되지 않기 때문에, 금속 패턴층(120) 상에 와이어가 잘 본딩될 수 있는 재질의 금속으로 코팅된다.
이와 같이, 스마트 IC 칩등이 장착되는 인쇄회로기판은 회로 패턴이 형성되는 금속층 상에 별도로 와이어 본딩을 위한 도금층을 형성하여 IC 칩 패키지의 제조 공정이 복잡하고, 제조 단가가 증가하는 문제점이 있었다.
대한민국 공개특허공보 특2002-0011361
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 구리 포일을 사용하지 않는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 스마트 IC용 인쇄회로기판은 절연층; 상기 절연층의 일 면에 형성된 알루미늄층; 및 상기 절연층과 상기 알루미늄층 상에 상기 알루미늄층을 상기 절연층의 일 면에 접착시키는 접착층을 포함한다.
상기 접착층은 열경화성 접착제로 형성될 수 있다.
상기 알루미늄층은 알루미늄 포일(aluminum foil)로 형성될 수 있다.
상기 절연층은 에폭시(epoxy), 폴리이미드 필름(polyimide film), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PEN이라 함), 폴리에틸렌테레프탈레이트(Polyethylene Terephthalate, 이하 PET라 함), 페이퍼(paper) 및 pc(Polycarbonate)중 어느 하나로 형성될 수 있다.
상기 스마트 IC용 인쇄회로기판은 상기 절연층의 타면에 형성되며, 상기 인쇄회로기판 상에 실장될 IC 칩을 몰딩하는 몰딩부를 상기 절연층의 타면에 접착시키는 다른 접착층을 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 스마트 IC용 인쇄회로기판 제조방법은 절연층의 일 면에 접착층을 형성하며; 상기 접착층 상에 알루미늄층을 형성하는 것을 포함한다.
상기 스마트 IC용 인쇄회로기판 제조방법은 상기 절연층의 타면에 상기 인쇄회로기판 상에 실장될 IC 칩을 몰딩하는 몰딩부를 상기 절연층의 타면에 접착시키는 다른 접착층을 더 형성하는 것을 포함할 수 있다.
본 발명에서는 회로패턴층이 알루미늄으로 형성되기 때문에 회로패턴층 상에 직접적으로 와이어를 본딩할 수 있으며, 그에 따라 회로패턴층 상에 도금층이 필요없다. 이러한 본 발명에 따라, 인쇄회로기판을 제조하는 공정이 단순화되며 도금층을 형성하는데 필요한 자원을 절약할 수 있으며, 그에 따른 제조 비용이 감소한다.
도 1은 종래의 스마트 IC용 기판의 단면도를 나타낸 도면이다.
도 2는 종래 스마트 IC용 기판에서 절연층과 몰딩부가 분리된 상태를 나타낸 사진을 도시한다.
도 3은 본 발명의 일 실시예에 따른 스마트 IC용 기판의 단면도를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 절연층(210), 상기 절연층(210)의 일 면에 형성된 알루미늄층(230) 및 상기 절연층(210)의 일 면에 알루미늄층(230)를 접착시키는 접착층(220)을 포함한다.
절연층(210)은 에폭시(epoxy), 폴리이미드 필름(polyimide film), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PEN이라 함), 폴리에틸렌테레프탈레이트(Polyethylene Terephthalate, 이하 PET라 함), 페이퍼(paper) 및 pc(Polycarbonate)중 어느 하나로 형성될 수 있다.
절연층(210)의 일 면 상에는 알루미늄층(230)을 접착시키는 접착층(220)이 형성되어 있다. 접착층(220)은 상기 절연층(210)의 일 면에 열경화성 접착제를 코팅하거나, 스프레이 방식으로 분사함으로써 형성될 수 있다.
접착층(220) 상에 알루미늄층(230)이 형성된다. 본 발명에 따라, 알루미늄층(230)은 알루미늄 포일(aluminum foil)을 이용하여 형성된다. 알루미늄층(230)은 에칭되고 회로패턴층이 된다. 보다 자세하게는 여러 약품 처리를 통해 알루미늄층의 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층이 형성될 수 있다.
그런데, 알루미늄은 산화되기 쉽고, 열 충격에 약하여 회로패턴층의 재료로는 부적합하다. 그에 따라, 종래에는 회로패턴층을 알루미늄으로 형성하지 않았다. 본 발명은 이러한 알루미늄을 회로패턴층의 재료로 사용할 수 있도록 한다. 이를 위해 본 발명은 알루미늄층(230)의 표면에 표면처리를 통하여 거칠기(Roughness)를 형성한다. 즉, 알루미늄층(230)을 형성하는 알루미늄 포일(AL Foil)의 표면에 표면처리를 통해 거칠기를 형성한다. 거칠기를 형성하는 방법은 화학 연마 방법, 퍼미스(pumice)를 이용한 방법 등을 포함한다. 알루미늄층(230)에 형성된 거칠기에 의해 알루미늄층(230) 즉, 회로패턴층의 본딩 시트(Bonding Sheet)에 대한 밀착력이 증가한다.
그에 따라, 추후 절연층(210) 상에 IC 칩을 실장한 후 IC 칩과 회로패턴층 사이에 와이어 본딩할 때, 회로패턴층이 알루미늄 포일로 형성되어 있기 때문에 회로패턴층 상에 와이어 본딩을 위한 도금층을 형성할 필요가 없다.
종래 기술에서와 같이, 회로패턴층이 구리 포일로 형성된 경우에는 회로패턴층 상에 직접적으로 금이나 니켈로 된 와이어가 본딩되지 않기 때문에, 회로패턴층 상에 와이어가 잘 본딩될 수 있는 재질의 금속으로 코팅된다.
그러나, 본 발명에서는 절연층(210) 상에 알루미늄층(230)을 형성하고 알루미늄층(230)으로부터 회로패턴층을 형성하므로, 회로패턴층에 와이어 본딩을 위한 도금층을 형성할 필요 없다. 즉, 회로패턴층이 알루미늄으로 형성되기 때문에 회로패턴층 상에 직접적으로 와이어를 본딩할 수 있으며, 그에 따라 회로패턴층 상에 도금층이 필요없다.
이러한 본 발명에 따라, 인쇄회로기판을 제조하는 공정이 단순화되며 도금층을 형성하는데 필요한 자원을 절약할 수 있으며, 그에 따른 제조 비용이 감소한다.
이러한 인쇄회로기판은 기존 PCB, BGA, 플렉서블(Flexible) PCB, COF 및 TCP 분야에 모두 적용 가능하다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하는 공정을 나타낸 도면이다.
도 3을 참조하면, 먼저, 절연층(210)을 준비한다(S11). 절연층(210)은 에폭시(epoxy), 폴리이미드 필름(polyimide film), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PEN이라 함), 폴리에틸렌테레프탈레이트(Polyethylene Terephthalate, 이하 PET라 함), 페이퍼(paper) 및 pc(Polycarbonate)중 어느 하나로 형성될 수 있다.
절연층(210)을 준비한 후, 절연층(210) 상에 접착층(220)을 형성한다(S12). 접착층(220)은 열가소성 접착제, 예컨대 열가소성 수지 또는 열경화성 수지로 형성될 수 있다. 열가소성 수지(열가소성 다이접착제)로는 포화폴리에스테르계 수지, 열가소성 폴리우레탄계 수지, 아미드계 수지(나이론계 수지), 이미드계 수지 등을 들 수 있고, 열경화성 수지(열경화성 다이접착제)로는 에폭시 수지, 불포화폴리에스테르 수지, 열경화성 아크릴 수지, 페놀계 수지 등을 포함할 수 있다. 또한, 접착층(220)은 기존에 상용화된 본딩 시트(Bonding sheet)로 형성될 수 있다.
그리고, 접착층(220) 상에 알루미늄 포일로 알루미늄층(230)을 형성한다(S13). 알루미늄층(340)은 추후 회로패턴층이 에칭 공정 등을 통해 회로패턴층을 형성하도록 패터닝된다. 전술한 바와 같이, 종래에는 알루미늄은 산화가 쉽고 열 충격에 약하기 때문에 회로패턴층의 재료로 사용하지 않았다.
본 발명에서는 종래 알루미늄의 단점을 극복하기 위해 회로 패턴의 형성 이후 알루미늄 표면에 산화 방지를 위하여 산화 방지 코팅을 실시한다. 즉, 회로패턴층 상에 산화 방지층(도시 생략)이 형성된다. 이에 따라, 본 발명은 회로패턴층을 알루미늄 포일을 이용하여 형성할 수 있다.
본 발명에서는 회로패턴층이 알루미늄으로 형성되기 때문에 회로패턴층 상에 직접적으로 와이어를 본딩할 수 있으며, 그에 따라 회로패턴층 상에 도금층이 필요없다.
도 4는 본 발명의 다른 실시예에 따른 인쇄회로기판을 제조하는 공정을 나타낸 도면이다.
도 4를 참조하면, 먼저, 절연층(310)을 준비하고(S21), 절연층(310)의 양 면 상에 각각 제1 접착층(320) 및 제2 접착층(330)을 형성한다(S22).
제1 접착층(320) 및 제2 접착층(330)은 열가소성 접착제, 예컨대 열가소성 수지 또는 열경화성 수지로 형성될 수 있다. 제1 접착층(320)은 상기 절연층(310)의 일 면에 알루미늄층(230)를 접착시킨다. 그리고, 제2 접착층(330)은 도시되지 않은 몰딩부를 절연층(310)의 타면에 접착시킨다. 몰딩부는 인쇄회로기판 상에 실장되는 IC 칩을 보호하기 위해 IC 칩 상에 예컨대, 수지 등을 도포함으로써 형성된다. 즉, 몰딩부는 인쇄회로기판 상에 실장되는 IC 칩을 몰딩한다.
절연층(310)은 예컨대, 폴리이미드 필름 또는 PEN으로 형성되기 때문에, 절연층(310)의 표면은 낮은 표면 에너지(Surface Energy) 및 거칠기(Roughness)를 가진다. 그러므로, 절연층(310)의 표면 상에 몰딩부를 바로 형성한다면, 몰딩부가 절연층(310)의 표면으로부터 분리되기 쉽다. 따라서, 본 발명은 몰딩부가 부착되는 절연층(310)의 타 면에 열경화성 접착제를 이용하여 제2 접착층(330)을 형성한다. 상기 제2 접착층(340)은 절연층(310)의 타 면에 열경화성 접착제를 코팅하거나, 스프레이 방식으로 분사함으로써 형성될 수 있다.
이어서, 절연층(310)에 비아홀들(302)을 형성한다. 비아홀들(302)은 IC 칩과 알루미늄층 사이의 전기적 연결을 위한 바이홀을 포함한다(S23). 그리고, 제1 접착층(320) 상에는 예컨대, 알루미늄 포일을 이용하여 알루미늄층(340)을 형성한다(S34). 여기에서, 알루미늄층(240)의 표면은 거칠기를 가질 수 있다. 이를 위해, 알루미늄 포일의 표면에 표면처리를 통해 거칠기를 형성할 수 있다. 거칠기를 형성하는 방법은 화학 연마 방법, 퍼미스(pumice)를 이용한 방법 등을 포함한다. 이러한, 알루미늄층(230)에 형성된 거칠기에 의해 알루미늄층(230) 즉, 회로패턴층의 본딩 시트(Bonding Sheet)에 대한 밀착력이 증가한다.
그런 다음, 알루미늄층(340)에 대해 에칭 공정 등을 수행하여 회로패턴층을 형성한다. 이후, 회로패턴층 상에 알루미늄 표면의 산화 방지를 위하여 산화 방지 코팅을 실시한다. 즉, 회로패턴층 상에 산화 방지층(도시 생략)을 형성한다.
이와 같이, 본 발명에서는 회로패턴층이 알루미늄으로 형성되기 때문에 회로패턴층 상에 직접적으로 와이어를 본딩할 수 있으며, 그에 따라 회로패턴층 상에 도금층이 필요없다.
이러한 본 발명에 따라, 인쇄회로기판을 제조하는 공정이 단순화되며 도금층을 형성하는데 필요한 자원을 절약할 수 있으며, 그에 따른 제조 비용이 감소한다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210: 절연층 220: 접착층
230: 알루미늄층

Claims (7)

  1. 절연층;
    상기 절연층의 일 면에 형성된 알루미늄층; 및
    상기 절연층과 상기 알루미늄층 상이에 상기 알루미늄층을 상기 절연층의 일 면에 접착시키는 접착층;
    포함하는 스마트 IC용 인쇄회로기판.
  2. 제1항에 있어서,
    상기 접착층은 열경화성 접착제로 형성되는 스마트 IC용 인쇄회로기판.
  3. 제1항에 있어서,
    상기 알루미늄층은 알루미늄 포일(aluminum foil)로 형성되는 스마트 IC용 인쇄회로기판.
  4. 제1항에 있어서,
    상기 절연층은 에폭시(epoxy), 폴리이미드 필름(polyimide film), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PEN이라 함), 폴리에틸렌테레프탈레이트(Polyethylene Terephthalate, 이하 PET라 함), 페이퍼(paper) 및 pc(Polycarbonate　) 중 어느 하나로 형성되는 스마트 IC용 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연층의 타면에 형성되며, 상기 인쇄회로기판 상에 실장될 IC 칩을 몰딩하는 몰딩부를 상기 절연층의 타면에 접착시키는 다른 접착층을 더 포함하는 스마트 IC용 인쇄회로기판.
  6. 절연층의 일 면에 접착층을 형성하며;
    상기 접착층 상에 알루미늄층을 형성하는 것을 포함하는 스마트 IC용 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 절연층의 타면에 상기 인쇄회로기판 상에 실장될 IC 칩을 몰딩하는 몰딩부를 상기 절연층의 타면에 접착시키는 다른 접착층을 더 형성하는 것을 포함하는 스마트 IC용 인쇄회로기판 제조 방법.
KR1020120059075A 2012-06-01 2012-06-01 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법 KR20130135484A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059075A KR20130135484A (ko) 2012-06-01 2012-06-01 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059075A KR20130135484A (ko) 2012-06-01 2012-06-01 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130135484A true KR20130135484A (ko) 2013-12-11

Family

ID=49982706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059075A KR20130135484A (ko) 2012-06-01 2012-06-01 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130135484A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120284A (ko) * 2019-04-12 2020-10-21 주식회사 온링크 연성 알루미늄 적층 필름

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120284A (ko) * 2019-04-12 2020-10-21 주식회사 온링크 연성 알루미늄 적층 필름

Similar Documents

Publication Publication Date Title
US20110019370A1 (en) Flexible circuit module
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US20160043024A1 (en) Printed wiring board and semiconductor package
WO2019007082A1 (zh) 一种芯片封装方法
US10356909B1 (en) Embedded circuit board and method of making same
KR101956119B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR20130135484A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
US20100327425A1 (en) Flat chip package and fabrication method thereof
KR102119760B1 (ko) Ic 모듈용 인쇄회로기판 및 그 제조방법
KR101886340B1 (ko) 스마트 ic모듈 및 그 제조방법
JP2013084803A (ja) 発光装置、発光素子パッケージ及び発光素子搭載用配線基板
US20210104563A1 (en) Ultra-thin package structure for integrated circuit having sensing function and method forming the same
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR101956103B1 (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
KR102007375B1 (ko) 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지
KR101814818B1 (ko) 스마트 ｉｃ용 기판
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
KR101510379B1 (ko) 인쇄회로기판 어셈블리
JPH01164044A (ja) チップ実装方法
KR20130134768A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
TWM546011U (zh) 雙面載放零件之電子晶片模組
KR100828971B1 (ko) 자외선을 이용한 투명기판 상의 칩 또는 스트랩 실장방법
CN112447777A (zh) 集成电路封装结构及其形成方法
KR101550964B1 (ko) 집적회로 소자 패키지의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid