KR20130134201A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130134201A
KR20130134201A KR1020120057550A KR20120057550A KR20130134201A KR 20130134201 A KR20130134201 A KR 20130134201A KR 1020120057550 A KR1020120057550 A KR 1020120057550A KR 20120057550 A KR20120057550 A KR 20120057550A KR 20130134201 A KR20130134201 A KR 20130134201A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
conductive semiconductor
electrode
emitting structure
Prior art date
Application number
KR1020120057550A
Other languages
English (en)
Other versions
KR101916273B1 (ko
Inventor
양성석
김기석
김제원
서주빈
이상석
이준섭
이진복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120057550A priority Critical patent/KR101916273B1/ko
Priority to US13/906,044 priority patent/US9076928B2/en
Publication of KR20130134201A publication Critical patent/KR20130134201A/ko
Application granted granted Critical
Publication of KR101916273B1 publication Critical patent/KR101916273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시 형태에 의한 반도체 발광소자는, 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층 및 상기 제1 및 제2 하부 도전형 반도체층과 각각 연결된 제1 및 제2 하부 전극을 구비하는 보호소자; 및 상기 보호소자 상에 순차 형성된 제1 상부 도전형 반도체층, 활성층, 제2 상부 도전형 반도체층 및 상기 제1 및 제2 상부 도전형 반도체층과 각각 연결된 제1 및 제2 상부 전극을 구비하는 발광구조물;을 포함하여, 정전기 내성과 같은 전기적 특성이 개선되므로, 발광소자의 신뢰성이 확보되며, 제조가 용이한 효과가 있다.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THE SAME}
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것이다.
발광다이오드(light emitting diode; LED)와 같은 반도체 발광소자는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광 다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 발광 다이오드(예, 질화 갈륨계 반도체)를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광 다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으므로 이와 같은 용도에 사용되는 발광 다이오드의 특성도 이를 충족하는 높은 수준이 요청되고 있다.
종래의 반도체 발광소자는 정전기에 의한 파손을 방지하기 위해 제너 다이오드를 별도로 실장하였으나, 이는 제조공정이 복잡해지고, 발광소자의 크기를 제한하며, 제조 단가가 상승되는 문제점이 있으며, 당 기술 분야에서는 역방향 정전기 방전(electrostatic discharge; ESD)에 대한 높은 내성과 같은 전기적 특성을 개선한 반도체 발광소자 및 그 제조방법이 요구되도 있다.
본 발명의 일 측면은 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층 및 상기 제1 및 제2 하부 도전형 반도체층과 각각 연결된 제1 및 제2 하부 전극을 구비하는 보호소자; 및 상기 보호소자 상에 순차 형성된 제1 상부 도전형 반도체층, 활성층, 제2 상부 도전형 반도체층 및 상기 제1 및 제2 상부 도전형 반도체층과 각각 연결된 제1 및 제2 상부 전극을 구비하는 발광구조물;을 포함하는 반도체 발광소자를 제공한다.
본 발명의 다른 측면은 제1 상부 도전형 반도체층, 활성층, 제2 상부 도전형 반도체층 및 상기 제1 및 제2 상부 도전형 반도체층과 각각 연결된 제1 및 제2 상부 전극을 구비하는 발광구조물; 및 상기 발광구조물 상에 순차 형성된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층 및 상기 제1 및 제2 하부 도전형 반도체층과 각각 연결된 제1 및 제2 하부 전극을 구비하는 보호소자;를 포함하는 반도체 발광소자를 제공한다.
또한, 상기 보호소자와 상기 발광구조물은 서로 전기적으로 병렬연결될 수 있다.
이때, 상기 보호소자와 상기 발광구조물은 서로 전기적으로 순방향 병렬연결될 수 있으며, 서로 전기적으로 역방향 병렬연결될 수도 있다.
또한, 상기 보호소자와 상기 발광구조물의 사이에는 언도프(un-doped) 반도체 층이 더 형성될 수 있다.
또한, 상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 접하여 형성될 수 있다.
또한, 상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 동일한 조성으로 형성될 수 있다.
또한, 상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 접하여 형성될 수 있다.
또한, 상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 동일한 조성으로 형성될 수 있다.
본 발명의 또 다른 측면은 기판 상에 제1 하부 도전형 반도체층과 제2 하부 도전형 반도체층을 성장시켜 보호소자를 형성하는 단계; 상기 보호소자 상에 제1 상부 도전형 반도체층, 활성층 및 제2 상부 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계; 상기 제1 하부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 제2 하부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 제1 상부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 노출된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층, 제1 상부 도전형 반도체층 및 제2 상부 도전형 반도체층 상에 각각 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법을 제공한다.
본 발명의 또 다른 측면은 기판 상에 제1 하부 도전형 반도체층, 활성층 및 제2 하부 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계; 상기 발광구조물 상에 제1 상부 도전형 반도체층과 제2 상부 도전형 반도체층을 성장시켜 보호소자를 형성하는 단계; 상기 제1 하부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 제2 하부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 제1 상부 도전형 반도체층이 노출되도록 식각하는 단계; 상기 노출된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층, 제1 상부 도전형 반도체층 및 제2 상부 도전형 반도체층 상에 각각 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법을 제공한다.
또한, 상기 발광구조물은 상기 보호소자 상에 직접 성장될 수 있으며, 상기 보호소자가 상기 발광소자 상에 직접 성장될 수도 있다.
또한, 상기 보호소자를 형성하는 단계는, 상기 제1 하부 도전형 반도체층을 성장시킨 후에 상기 제2 하부 도전형 반도체층을 성장시킬 수 있다.
또한, 상기 보호소자를 형성하는 단계는, 상기 제2 하부 도전형 반도체층을 성장시킨 후에 상기 제1 하부 도전형 반도체층을 성장시킬 수 있다.
또한, 상기 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계 후에, 상기 제1 하부전극과 상기 제2 상부전극을 전기적으로 연결하고, 상기 제2 하부 전극과 상기 제1 상부 전극을 전기적으로 연결하는 단계;를 더 포함할 수 있다.
또한, 상기 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계 후에, 상기 제2 상부 전극과 제2 하부전극을 전기적으로 연결하고, 상기 제1 상부 전극과 상기 제1 하부 전극을 전기적으로 연결하는 단계;를 더 포함할 수 있다.
상술된 반도체 발광소자는 정전기 내성과 같은 전기적 특성이 개선되어, 발광소자의 신뢰성이 확보되며, 제조가 용이하다.
도 1(a)는 본 발명의 일 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 1(b)는 도 1(a)의 반도체 발광소자의 등가 회로이다.
도 2(a)는 본 발명의 다른 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 2(b)는 도 2(a)의 반도체 발광소자의 등가 회로이다.
도 3(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 3(b)는 도 3(a)의 반도체 발광소자의 등가 회로이다.
도 4(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 4(b)는 도 4(a)의 반도체 발광소자의 등가 회로이다.
도 5(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 5(b)는 도 5(a)의 반도체 발광소자의 등가 회로이다.
도 6(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자를 개략적으로 도시한 단면도이다.
도 6(b)는 도 6(a)의 반도체 발광소자의 등가 회로이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시형태를 설명한다.
이러한 실시형태는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시형태들에 한정되는 것이 아니라, 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1(a)는 본 발명의 일 실시형태에 의한 반도체 발광소자(100)를 개략적으로 도시한 단면도이고, 도 1(b)는 도 1(a)의 반도체 발광소자(100)의 등가 회로이다.
도 1(a)에 도시된 바와 같이, 본 발명의 일 실시형태에 의한 반도체 발광소자(100)는, 기판(101) 상에 형성된 보호소자(120) 및 상기 보호소자(120) 상에 형성된 발광구조물(130)을 포함한다.
상기 기판(101)으로는 사파이어, 실리콘 카바이드(SiC), 실리콘(Si), MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN 중의 어느 하나를 사용할 수 있으나, 이에 한정하는 것은 아니다. 본 실시형태에서는 사파이어 기판을 사용할 수 있다.
상기 보호소자(120)는 상기 기판(101) 상에 순차적으로 적층된 제1 하부 도전형 반도체층(103) 및 제2 하부 도전형 반도체층(104)과 상기 제1 및 제2 하부 도전형 반도체층(103, 104) 상에 각각 형성된 제1 및 제2 하부 전극(109, 110)을 포함한다.
상기 제1 하부 도전형 반도체층(103) 및 상기 제2 하부 도전형 반도체층(104)은 질화물 반도체층일 수 있으며, 상기 제1 하부 도전형 반도체층(103)은 n형 반도체층을, 상기 제2 하부 도전형 반도체층(104)은 p형 반도체층을 포함할 수 있다.
상기 n형 반도체층 및 p형 반도체층은 AlxInyGa(1-x-y)N 조성식을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 형성될 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 사용될 수 있다. 이때, 상기 x, y 값은 각각 0≤x≤1, 0≤y≤1, 0≤x+y≤1의 범위 내로 할 수 있다.
또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.
본 실시형태에서는 상기 제1 및 제2 하부 도전형 반도체층(103, 104)으로 GaN층을 사용할 수 있으며, 상기 제1 하부 도전형 반도체층(103)으로 n-GaN을, 상기 제2 하부 도전형 반도체층(104)으로 p-GaN을 사용할 수 있다.
상기 제1 및 제2 하부 도전형 반도체층(103, 104)은 유기금속 기상증착법(metal organic chemical vapor deposition; MOCVD), 분자빔성장법(molecular beam epitaxy; MBE) 및 수소 기상증착법(hydride vapor phase epitaxy; HVPE)등으로 성장될 수 있다.
상기 제1 및 제2 하부 도전형 반도체층(103, 104)에는 각각 제1 및 제2 하부전극(109, 110)이 형성되며, 상기 제1 및 제2 하부전극(109, 110)에 전원이 인가되면, 상기 제1 및 제2 하부 도전형 반도체층(103, 104)의 접합면이 p-n 접합을 이루어, 상기 보호소자(120)가 P-N 다이오드와 같이 동작하게 된다.
또한, 상기 제1 하부 도전형 반도체층(103)의 하부에는 버퍼(buffer)층(102)으로서 언도프-GaN을 형성할 수도 있다.
상기 보호소자(120)의 상에는 상기 발광구조물(130)이 형성된다. 상기 발광구조물(130)은 상기 보호소자(120)의 상기 제2 하부 도전형 반도체층(104) 상에 직접 반도체층을 성장시켜 형성될 수 있으며, 상기 보호소자(120) 상에 언도프-GaN을 형성한 후에 성장시켜 형성할 수도 있다.
상기 발광구조물(130)은 상기 보호소자(120) 또는 상기 언도프-GaN 상에 제1 상부 도전형 반도체층(105), 활성층(106) 및 제2 상부 도전형 반도체층(107)을 순차적으로 적층하여 형성한다.
상기 발광구조물(130)은 앞서 설명한, 보호소자(120)의 제1 및 제2 하부 도전형 반도체층(103, 104)과 같이, 질화물 반도체층일 수 있으며, 상기 제1 상부 도전형 반도체층(105)은 n형 반도체층을, 상기 제2 상부 도전형 반도체층(107)은 p형 반도체층을 포함할 수 있다. 또한, 상기 n형 반도체층 및 p형 반도체층은 AlxInyGa(1-x-y)N 조성식을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 형성될 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 사용될 수 있다. 이때, 상기 x, y 값은 각각 0≤x≤1, 0≤y≤1, 0≤x+y≤1 의 범위 내로 할 수 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다. 본 실시형태에서는 제1 및 제2 상부 도전형 반도체층(105, 107)으로 GaN층을 사용할 수 있으며, 상기 제1 상부 도전형 반도체층(105)으로 n-GaN을, 상기 제2 상부 도전형 반도체층(107)으로 p-GaN을 사용할 수 있다.
또한, 상기 제2 상부 도전형 반도체층(107) 상에는 Ni/Au 또는 ITO로 이루어진 투명전극층(108)이 형성될 수 있다.
상기 활성층(106)은 가시광(약 350㎚∼680㎚ 파장범위)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 우물(multiple quantum well; MQW )구조를 갖는 언도프된 질화물 반도체층으로 구성될 수 있다. 상기 활성층(106)은 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물구조로　이루어지되, 예를 들어 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물구조로서　형성되어 소정의 밴드 갭을 가지며, 이와 같은 양자 우물에 의해 전자 및 정공이 재결합되어 발광한다.
상기 발광구조물(130)에는 전원을 인가하는 전극이 형성된다. 상기 발광구조물(130)의 상기 제1 상부 도전형 반도체층(105)이 노출되도록, 상기 제2 상부 도전형 반도체층(107) 및 상기 활성층(106)을 메사식각 한 후, 상기 제2 상부 도전형 반도체층(107)의 상부에는 제2 상부전극(112)을 형성하고, 상기 제2 상부 도전형 반도체층(107) 및 상기 활성층(106)을 메사식각하여 노출된 상기 제1 상부 도전형 반도체층(105)에 제1 상부전극(111)을 형성한다. 상기 제1 및 제2 상부전극(111, 112)를 통해 상기 발광구조물(130)에 전원이 인가된다.
또한, 상기 보호소자(120)의 상기 제2 하부 도전형 반도체층(103) 및 상기 제1 하부 도전형 반도체층(102)이 각각 노출되도록 메사식각 한 후, 상기 제2 하부 도전형 반도체층(103) 및 상기 제1 하부 도전형 반도체층(102)에 제2 하부전극(110) 및 제1 하부전극(109)을 형성한다. 상기 제1 및 제2 하부 전극(109, 110)을 통해 상기 보호소자(120)에 전원이 인가된다.
상기 제1 및 제2 하부 전극(109, 110)과 제1 및 제2 상부 전극(111, 112)은 Ni, Au, Ag, Ti, Cr 및 Cu로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있으며, 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착 방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다.
이와 같은 구성의 반도체 발광소자(100)는, 상기 보호소자(120) 상에 상기 발광구조물(130)을 직접 성장시켜 형성하므로, 하나의 반도체 성장공정에서 보호소자(120)와 발광구조물(130)을 형성할 수 있다. 따라서, 별도의 제너 다이오드를 발광소자와 병렬로 연결하는 기존의 방법에 비해, 제조공정이 간편하고 비용이 절감되는 장점이 있다.
상기 반도체 발광소자(100)의 상기 제1 및 제2 하부 전극(109, 110)과 제1 및 제2 상부 전극(111, 112)을 각각 전기적으로 연결하는 방법에 따라 보호소자(120)와 발광구조물(130)을 역방향 병렬연결 또는 순방향 병렬연결하는 것이 가능하다.
이하에서는, 앞서 설명한 본 발명의 일 실시형태에 의한 반도체 발광소자의 각 전극을 연결하고, 상기 발광구조물(130)이 상기 보호소자(120)에 의해 역방향 ESD 전압에서 보호되는 과정을 살펴본다.
일반적으로, 발광 다이오드와 같은 반도체 발광소자는 단파장 발광으로 에너지 밴드갭이 상당히 큰 물질임에도 불구하고 결정결함 등으로 인해 ESD에 취약한 특성을 갖는다. 그리고, 이러한 ESD 중에서 순방향 ESD 전압보다 역방향 ESD 전압에 더 취약한 특성을 갖는다. 이와 같은 반도체 발광소자의 특성으로 인해 반도체 발광소자의 수명이 급격히 감소되어 제품의 신뢰성이 저하되므로, 이러한 문제점을 해결하기 위해 제너 다이오드(zenor diode)와 같은 보호소자를 병렬연결하여 역방향 ESD 전압으로부터 발광소자를 보호하여 왔다. 그러나, 이러한 방법은 별도의 제너 다이오드를 구입하고 이를 발광소자와 병렬로 실장하여야 하므로, 그 공정이 복잡하여 제조비용이 상승되는 문제점을 가지고 있었다. 본 발명은 이와 같은 문제점을 해결하기 위해 보호소자를 발광구조물과 일체로 형성하였다.
도 2(a)는 본 발명의 다른 실시형태에 의한 반도체 발광소자(200)를 개략적으로 도시한 단면도이고, 도 2(b)는 도 2(a)의 반도체 발광소자(200)의 등가 회로이다.
도 2(a)에 도시된 바와 같이, 제2 상부전극(212)과 제1 하부전극(209)을 전기적으로 연결하고, 제1 상부전극(211)과 제2 하부전극(210)을 전기적으로 연결한 후에 각각의 전극에 V+와 V-를 인가하면, 도 2(b)에 도시된 등가회로가 구성된다.
이러한 회로는 발광구조물(230)에 보호소자(220)가 역방향 병렬 연결된 구조이다. 일반적인 경우에 V+에 V-보다 높은 전압이 인가되므로, 발광구조물(230)은 순방향 전압이 인가되어 턴온(turm on) 상태가 되며, 보호소자(220)는 역방향 전압이 인가되어 전류가 거의 흐르지 않는 턴오프(turn off) 상태가 된다. 만일 ESD가 발생하여 역방향의 전압이 인가되면, 상기 보호소자(220)는 순방향 전압이 인가되어 턴온(turn on) 상태가 되므로, 비정상적인 역방향 전류는 대부분 보호소자(220)를 통해 흐르게 되어, 역방향 ESD 전압으로 인한 발광구조물(230)의 손상이 방지된다.
도 3(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자(300)를 개략적으로 도시한 단면도로서, 도 2(a)에서 설명한 실시형태의 보호소자(220)의 제1 하부 도전형 반도체층(203)과 제2 하부 도전형 반도체층(204)의 적층 순서를 바꾼 경우이다. 이 점을 제외하고는 앞서 설명한 실시형태와 동일하다. 도 3(b)는 도 3(a)의 반도체 발광소자(300)의 등가 회로이다.
도 3(a)에 도시된 바와 같이, 상기 보호소자(320)의 제2 하부 도전형 반도체층(303)과 제1 하부 도전형 반도체층(304)의 적층 순서를 바꾸면, 보호소자(320)의 제1 하부 도전형 반도체층(304) 상에 발광구조물(320)의 제1 상부 도전형 반도체층(305)이 적층된다.
따라서, 상기 제1 하부 도전형 반도체층(304)과 제1 상부 도전형 반도체층(305)을 동일한 조성으로 형성한 경우에는, 상기 제1 하부 도전형 반도체층(304)과 제1 상부 도전형 반도체층(305)을 일체된 하나의 층으로 형성하는 것도 가능하다. 본 실시형태에서는 상기 제1 하부 도전형 반도체층(304)과 제1 상부 도전형 반도체층(305)을 일체된 하나의 반도체층으로 형성한 경우를 예로 들어 설명한다.
또한, 상기 제1 하부 도전형 반도체층(304)과 제1 상부 도전형 반도체층(305)을 일체된 하나의 반도체층으로 형성하면, 상기 제1 하부 도전형 반도체층(304)의 제1 하부전극을 생략하고, 제1 상부전극(311)이 제1 하부 전극을 겸하게 할 수 있다.
도 3(a)에 도시된 바와 같이, 제2 상부전극(312)과 제2 하부전극(310)을 전기적으로 연결한 후에 V+를 인가하고, 제1 상부전극(311)에 V-를 인가하면, 도 3(b)에 도시된 등가회로가 구성된다.
이러한 회로는 발광구조물(330)과 보호소자(320)가 순방향 병렬 연결된 구조이다. 일반적인 경우, V+가 V-보다 높은 전압이 인가되므로, 발광구조물(330)에는 순방향 전압이 인가되어 턴온(turm on) 상태가 되며, 보호소자(220)에도 순방향 전압이 인가되어 일반적인 정류기로서의 작동한다. 만일 ESD가 발생하여 역방향의 전압이 인가되면, 상기 보호소자(320)에는 역방향 전압이 인가되어 일종의 제너 다이오드(zenor diode)로 동작한다.
즉, 상기 보호소자(320)는 역방향 전압이 인가될 경우 항복 모드(breakdown mode)로 동작하게 되는데, 약 10V의 역방향 전압에서도 항복(breakdown)이 발생할 수 있다. 따라서, 수십 V 이상의 순간적인 역방향 ESD 전압이 인가된 경우에, 상기 보호소자(320)은 항복 영역(breakdown region)에서 동작하기 때문에 도전 상태에 있게 된다. 이에 따라, 비정상적인 역방향 전류는 상기 발광구조물(330)을 거치지 않고 대부분이 보호소자(320)를 통하여 흐르게 된다. 이와 같은 이유로 역방향 ESD로부터 발광구조물(330)을 보호할 수 있게 된다.
도 4(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자(400)를 개략적으로 도시한 단면도로서, 도 1(a)에서 설명한 일 실시형태의 보호소자(120)와 발광구조물(130)의 적층 순서를 바꾼 경우이다. 이 점을 제외하고는 앞서 설명한 일 실시형태와 동일하다. 도 4(b)는 도 4(a)의 반도체 발광소자(400)의 등가 회로이다.
앞서 설명한 실시형태의 경우, 기판 상에 보호소자를 형성한 후에 발광구조물을 형성하는데 반해, 본 실시형태는 기판(401) 상에 발광구조물(430)을 형성한 후에 보호소자(420)를 형성한다. 이와 같이 기판(401) 상에 발광구조물(430)을 먼저 형성하면, 반도체 발광소자(400)를 플립칩(flip-chip)으로 실장할 경우에 발광구조물(430)이 보호소자(420)의 상부에 놓이게 되므로, 발광구조물(430)의 빛이 보호소자(420)를 거치지 않고 직접 기판(401)으로 방출될 수 있게 되는 장점이 있다. 따라서, 플립칩으로 적용시 앞서 설명한 실시형태에 비해 광추출 효율이 향상된다.
도 5(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자(500)를 개략적으로 도시한 단면도이고, 도 5(b)는 도 5(a)의 반도체 발광소자(500)의 등가 회로이다. 제2 상부전극(512)과 제1 하부전극(509)을 전기적으로 연결하고, 제1 상부전극(511)과 제2 하부전극(510)을 전기적으로 연결한 후에 각각의 전극에 V-와 V+를 인가한 것을 제외하고는, 도 4(a)에 도시된 반도체 발광소자(400)와 동일한 구조를 가진다.
따라서, 본 실시형태의 경우, 플립칩(flip-chip)으로 적용할 경우에 발광구조물(530)이 보호소자(520)의 상부에 놓이게 되므로 발광구조물(530)의 빛이 보호소자(520)를 거치지 않고 직접 기판으로(510) 방출되게 된다. 따라서, 플립칩으로 적용시 광추출 효율이 향상된다.
또한, 이러한 회로는 발광구조물(530)에 보호소자(520)가 역방향 병렬 연결된 구조이다. 일반적인 경우 V+가 V-보다 높은 전압이 인가되므로, 발광구조물(530)에는 순방향 전압이 인가되어 턴온(turm on) 상태가 되며, 보호소자(520)에는 역방향 전압이 인가되어 전류가 거의 흐르지 않는 턴오프(turn off) 상태가 된다. 만일 ESD가 발생하여 역방향의 전압이 인가되면, 상기 보호소자(520)는 순방향 전압이 인가되어 턴온(turn on) 상태가 되므로, 비정상적인 역방향 전류는 대부분 보호소자를 통해 흐르게 되어, 역방향 ESD 전압으로 인한 발광구조물(530)의 손상이 방지된다.
도 6(a)는 본 발명의 또 다른 실시형태에 의한 반도체 발광소자(600)를 개략적으로 도시한 단면도이고, 도 6(b)는 도 6(a)의 반도체 발광소자(600)의 등가 회로이다. 보호소자(620)의 제2 상부 도전형 반도체층(604)과 제1 상부 도전형 반도체층(603)의 적층 순서를 바꾼 것을 제외하고는, 도 4(a)에 도시된 반도체 발광소자(400)와 동일한 구조를 가진다.
상기 보호소자(620)의 제2 상부 도전형 반도체층(604)과 제1 상부 도전형 반도체층(603)의 적층 순서를 바꾸면, 발광구조물(630)의 상기 제2 하부 도전형 반도체층(607) 상에 상기 보호소자(620)의 제2 상부 도전형 반도체층(604)이 적층되어 형성된다.
따라서, 보호소자(620)의 제2 상부 도전형 반도체층(604)과 발광구조물(630)의 제2 하부 도전형 반도체층(607)을 동일한 조성으로 형성한 경우에는 상기 제2 상부 도전형 반도체층(604)과 제2 하부 도전형 반도체층(607)을 일체된 하나의 층으로 형성하는 것도 가능하다. 본 실시형태에서는 상기 제2 하부 도전형 반도체층(607)과 제2 상부 도전형 반도체층(604)을 일체된 하나의 반도체층으로 형성한 경우를 예로 들어 설명한다.
또한, 상기 제2 상부 도전형 반도체층(604)과 제2 하부 도전형 반도체층(607)을 일체된 하나의 반도체층으로 형성하면, 상기 제2 하부 도전형 반도체층(607)의 제2 하부전극을 생략하고, 제2 상부전극(612)이 제1 하부 전극을 겸하게 할 수 있다.
제1 상부전극(611)과 제1 하부전극(609)을 전기적으로 연결한 후, V-를 인가하고, 제2 상부전극(612)에 V+를 인가하면, 도 6(b)에 도시된 등가회로가 구성된다.
이러한 회로는 발광구조물(630)에 보호소자(620)가 순방향 병렬 연결된 구조이다. 일반적인 경우 V+가 V-보다 높은 전압이 인가되므로, 발광구조물(630)에는 순방향 전압이 인가되어 턴온(turm on) 상태가 되며, 보호소자(620)에도 순방향 전압이 인가되어 일반적인 정류기로서의 작동한다. 만일 ESD가 발생하여 역방향의 전압이 인가되면, 상기 보호소자(620)는 역방향 전압이 인가되어 일종의 제너 다이오드(zenor diode)로 동작한다.
즉, 상기 보호소자(620)는 역방향 전압이 인가될 경우 항복 모드(breakdown mode)로 동작하게 되는데, 약 10V의 역방향 전압에서도 항복(breakdown)이 발생할 수 있다. 따라서, 수십 V 이상의 순간적인 역방향 ESD 전압이 인가된 경우에, 상기 보호소자(620)는 항복 영역(breakdown region)에서 동작하기 때문에 도전 상태에 있게된다. 이에 따라, 비정상적인 역방향 전류는 상기 발광구조물(630)을 거치지 않고 대부분 보호소자(620)를 통하여 흐르게 된다. 이와 같은 이유로 역방향 ESD로부터 발광구조물(630)을 보호할 수 있게 된다.
101, 201, 301, 401, 501, 601: 기판
102, 202, 302, 402, 502, 602: 버퍼층
103, 203, 304, 405, 505, 605: 제1 하부 도전형 반도체층
104, 204, 303, 407, 507, 607: 제2 하부 도전형 반도체층
105, 205, 305, 403, 503, 603: 제1 상부 도전형 반도체층
106, 206, 306, 406, 506, 606: 활성층
107, 207, 307, 404, 504, 604: 제2 상부 도전형 반도체층
108, 208, 308, 408, 508, 608: 투명전극층
109, 209, 409, 509, 609: 제1 하부전극
110, 210, 310, 410, 510: 제2 하부전극
111, 211, 311, 411, 511, 611: 제1 상부전극
112, 212, 312, 412, 512, 612: 제2 상부전극
120, 220, 320, 420, 520, 620: 보호소자
130, 230, 330, 430, 530, 630: 발광구조물

Claims (18)

  1. 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층 및 상기 제1 및 제2 하부 도전형 반도체층과 각각 연결된 제1 및 제2 하부 전극을 구비하는 보호소자; 및
    상기 보호소자 상에 순차 형성된 제1 상부 도전형 반도체층, 활성층, 제2 상부 도전형 반도체층 및 상기 제1 및 제2 상부 도전형 반도체층과 각각 연결된 제1 및 제2 상부 전극을 구비하는 발광구조물;을 포함하는 반도체 발광소자.
  2. 제1 상부 도전형 반도체층, 활성층, 제2 상부 도전형 반도체층 및 상기 제1 및 제2 상부 도전형 반도체층과 각각 연결된 제1 및 제2 상부 전극을 구비하는 발광구조물; 및
    상기 발광구조물 상에 순차 형성된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층 및 상기 제1 및 제2 하부 도전형 반도체층과 각각 연결된 제1 및 제2 하부 전극을 구비하는 보호소자;를 포함하는 반도체 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 보호소자와 상기 발광구조물은 서로 전기적으로 병렬연결된 것을 특징으로 하는 반도체 발광소자.
  4. 제2항 또는 제2항에 있어서,
    상기 보호소자와 상기 발광구조물은 서로 전기적으로 순방향 병렬연결된 것을 특징으로 하는 반도체 발광소자.
  5. 제1항 또는 제2항에 있어서,
    상기 보호소자와 상기 발광구조물은 서로 전기적으로 역방향 병렬연결된 것을 특징으로 하는 반도체 발광소자.
  6. 제1항 또는 제2항에 있어서,
    상기 보호소자와 상기 발광구조물의 사이에는 언도프(un-doped) 반도체 층이 더 형성된 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 접하여 형성된 것을 특징으로 하는 반도체 발광소자.
  8. 제7항에 있어서,
    상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 동일한 조성으로 형성된 것을 특징으로 하는 반도체 발광소자.
  9. 제2항에 있어서,
    상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 접하여 형성된 것을 특징으로 하는 반도체 발광소자.
  10. 제9항에 있어서,
    상기 보호소자의 상기 제1 하부 도전형 반도체층과 상기 발광구조물의 상기 제1 상부 도전형 반도체층은 서로 동일한 조성으로 형성된 것을 특징으로 하는 반도체 발광소자.
  11. 기판 상에 제1 하부 도전형 반도체층과 제2 하부 도전형 반도체층을 성장시켜 보호소자를 형성하는 단계;
    상기 보호소자 상에 제1 상부 도전형 반도체층, 활성층 및 제2 상부 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;
    상기 제1 하부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 제2 하부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 제1 상부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 노출된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층, 제1 상부 도전형 반도체층 및 제2 상부 도전형 반도체층 상에 각각 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법.
  12. 기판 상에 제1 하부 도전형 반도체층, 활성층 및 제2 하부 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;
    상기 발광구조물 상에 제1 상부 도전형 반도체층과 제2 상부 도전형 반도체층을 성장시켜 보호소자를 형성하는 단계;
    상기 제1 하부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 제2 하부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 제1 상부 도전형 반도체층이 노출되도록 식각하는 단계;
    상기 노출된 제1 하부 도전형 반도체층, 제2 하부 도전형 반도체층, 제1 상부 도전형 반도체층 및 제2 상부 도전형 반도체층 상에 각각 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법.
  13. 제11항에 있어서,
    상기 발광구조물은 상기 보호소자 상에 직접 성장된 것을 특징으로 하는 반도체 발광소자 제조방법.
  14. 제12항에 있어서,
    상기 보호소자는 상기 발광소자 상에 직접 성장된 것을 특징으로 하는 반도체 발광소자 제조방법.
  15. 제11항 또는 제12항에 있어서,
    상기 보호소자를 형성하는 단계는, 상기 제1 하부 도전형 반도체층을 성장시킨 후에 상기 제2 하부 도전형 반도체층을 성장시키는 것을 특징으로 하는 반도체 발광소자 제조방법.
  16. 제11항 또는 제12항에 있어서,
    상기 보호소자를 형성하는 단계는, 상기 제2 하부 도전형 반도체층을 성장시킨 후에 상기 제1 하부 도전형 반도체층을 성장시키는 것을 특징으로 하는 반도체 발광소자 제조방법.
  17. 제11항 또는 제12항에 있어서,
    상기 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계 후에, 상기 제1 하부전극과 상기 제2 상부전극을 전기적으로 연결하고, 상기 제2 하부 전극과 상기 제1 상부 전극을 전기적으로 연결하는 단계;를 더 포함하는 반도체 발광소자 제조방법.
  18. 제11항 또는 제12항에 있어서,
    상기 제1 하부전극, 제2 하부전극, 제1 상부 전극 및 제2 상부전극을 형성하는 단계 후에, 상기 제2 상부 전극과 제2 하부전극을 전기적으로 연결하고, 상기 제1 상부 전극과 상기 제1 하부 전극을 전기적으로 연결하는 단계;를 더 포함하는 반도체 발광소자 제조방법.
KR1020120057550A 2012-05-30 2012-05-30 반도체 발광소자 및 그 제조방법 KR101916273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120057550A KR101916273B1 (ko) 2012-05-30 2012-05-30 반도체 발광소자 및 그 제조방법
US13/906,044 US9076928B2 (en) 2012-05-30 2013-05-30 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120057550A KR101916273B1 (ko) 2012-05-30 2012-05-30 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130134201A true KR20130134201A (ko) 2013-12-10
KR101916273B1 KR101916273B1 (ko) 2018-11-07

Family

ID=49669131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120057550A KR101916273B1 (ko) 2012-05-30 2012-05-30 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US9076928B2 (ko)
KR (1) KR101916273B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290674B2 (en) * 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612388C2 (de) 1996-03-28 1999-11-04 Siemens Ag Integrierte Halbleiterschaltung insb. optoelektronisches Bauelement mit Überspannungsschutz
JP2001223390A (ja) 2000-02-10 2001-08-17 Sharp Corp 半導体発光装置およびその製造方法
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP2004266246A (ja) * 2003-02-12 2004-09-24 Toyoda Gosei Co Ltd 発光装置
JP2006086300A (ja) 2004-09-15 2006-03-30 Sanken Electric Co Ltd 保護素子を有する半導体発光装置及びその製造方法
KR100665116B1 (ko) * 2005-01-27 2007-01-09 삼성전기주식회사 Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
TWI257186B (en) * 2005-09-29 2006-06-21 Formosa Epitaxy Inc Light-emitting diode chip
JP5363973B2 (ja) * 2006-03-28 2013-12-11 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US20110260210A1 (en) * 2010-04-23 2011-10-27 Applied Materials, Inc. Gan-based leds on silicon substrates with monolithically integrated zener diodes
JP5869961B2 (ja) * 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置

Also Published As

Publication number Publication date
KR101916273B1 (ko) 2018-11-07
US9076928B2 (en) 2015-07-07
US20130320351A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
KR100703096B1 (ko) 질화물 반도체 발광 소자
US7151281B2 (en) Light-emitting diode structure with electrostatic discharge protection
KR101712049B1 (ko) 발광 소자
EP2642536A2 (en) White light emitting diode
KR101007087B1 (ko) 발광소자 및 그 제조방법
TWI460850B (zh) 發光裝置及其製造方法
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR20110062128A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US10177274B2 (en) Red light emitting diode and lighting device
KR20120129029A (ko) 발광 소자
KR100638729B1 (ko) ３족 질화물 발광 소자
KR20090104454A (ko) 질화물 반도체 발광소자
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR101039982B1 (ko) 발광 소자 및 그 제조방법
KR101916273B1 (ko) 반도체 발광소자 및 그 제조방법
KR100803246B1 (ko) 질화물 반도체 소자
KR101316116B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그 제조 방법
KR100661606B1 (ko) 질화물 반도체 소자
KR102316095B1 (ko) 반도체 소자
KR100730754B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR100716792B1 (ko) 질화물 반도체 소자
KR102342713B1 (ko) 발광 소자
KR101423716B1 (ko) 발광소자
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR20180051848A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant