KR20130133611A - 공정 변화에 강인한 과열 방지 회로 - Google Patents

공정 변화에 강인한 과열 방지 회로 Download PDF

Info

Publication number
KR20130133611A
KR20130133611A KR1020120057007A KR20120057007A KR20130133611A KR 20130133611 A KR20130133611 A KR 20130133611A KR 1020120057007 A KR1020120057007 A KR 1020120057007A KR 20120057007 A KR20120057007 A KR 20120057007A KR 20130133611 A KR20130133611 A KR 20130133611A
Authority
KR
South Korea
Prior art keywords
resistor
circuit
transistor
temperature
end connected
Prior art date
Application number
KR1020120057007A
Other languages
English (en)
Other versions
KR101528136B1 (ko
Inventor
송한정
허윤석
Original Assignee
인제대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제대학교 산학협력단 filed Critical 인제대학교 산학협력단
Priority to KR1020120057007A priority Critical patent/KR101528136B1/ko
Publication of KR20130133611A publication Critical patent/KR20130133611A/ko
Application granted granted Critical
Publication of KR101528136B1 publication Critical patent/KR101528136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection

Abstract

본 발명은 LED 구동회로 등의 과열 방지 회로에 관한 것으로서, 전원전압에 일단(一端)이 연결된 제1 저항, 제1 저항의 타단(他端)에 컬렉터 단자가 연결되고 접지단자에 에미터 단자가 연결된 바이폴라 트랜지스터(BJT)로 이루어지는 온도 감지부와, 전원전압에 일단이 연결되고 BJT의 베이스에 타단이 연결된 제2 저항과, BJT의 베이스에 일단이 연결된 제3 저항과, 제3 저항의 타단에 일단이 연결되고 접지단자에 타단이 연결된 제4 저항과, 제4 저항의 양단에 드레인 단자 및 소스 단자가 각각 연결되고 BJT의 컬렉터 단자에 게이트 단자가 연결된 NMOS 전계효과 트랜지스터로 이루어지는 온도 설정부로 이루어진다. 본 발명의 과열 방지 회로는 공정 변화에 따른 온도 특성 변화를 종래에 비해 현저하게 감소시킬 수 있으므로, 공정 변화에 강인한 특성을 갖는다.

Description

공정 변화에 강인한 과열 방지 회로{Thermal Shut Down Protection Circuit Robust to Process Variation}
본 발명은 발광 다이오드(LED)의 구동회로 등에 연결되어 과열로부터 회로를 보호하는 과열 방지 회로에 관한 것으로서, 특히, 제조 공정 오차에 따른 특성 변화가 작아서 안정적인 보호 기능을 수행할 수 있는 과열 방지 회로에 관한 것이다.
일반적으로 전자 장치는 열을 발생하므로 열에 의한 손상이 발생할 수 있다. 특히, 최근 증대되고 있는 LED를 이용한 조명 장치에서는 주변 온도의 변화에 따라 LED의 동특성이 크게 변하기 때문에, 온도 증가에 의해 LED 구동회로의 전력 손실이 증가하게 된다. 이러한 전력 손실의 증가는 온도의 증가를 초래하고, 결국 구동회로의 동작에 나쁜 영향을 주게 된다.
따라서 회로의 전력 낭비를 줄이고 과열로부터 LED 구동회로를 보호하는 과열 방지 회로(TSD: Thermal Shut Down)의 중요성이 크게 부각되고 있다.
과열 방지 회로는 온도 조건의 이상 상태에 응답하여 온도의 증가에 따른 전력 손실을 줄일 수 있다. 또한, LED 구동회로에서 전력 손실로 발생한 높은 열로부터 회로를 보호하는 역할을 한다. 도 1에 과열 방지 회로가 적용된 LED 구동회로의 블록도를 나타내었다.
도 1의 LED 구동회로는 LED 조명을 구동하기 위한 DC-DC 변환기이다. 도 1에서와 같이 과열 방지 회로는 LED 구동회로의 제어부에 연결된다. 구체적으로는, LED 구동회로의 제어부의 구성요소인 RS 플립플롭이 리세트 단자에 과열 방지 회로로부터의 차단 신호가 인가되어 회로 구동이 차단되게 된다.
과열 방지 회로의 구체적인 일례로서, 전류미러 방식의 종래의 과열 방지 회로를 도 2에 나타내었다. 도 2의 과열 방지 회로는 CMOS 인버터, BJT 전류미러, MOS, 저항으로 구성되어 있다.
먼저 BJT q1과 q2는 전류미러로서 같은 전류가 흐른다. 온도가 상승하게 되면 q3의 VBE가 줄어들어 q3의 컬렉트 전류(IREF)가 증가한다. 증가된 컬렉트 전류(IREF) 의해 A 지점에 낮은 전압이 걸려서 과열 방지 회로가 동작하게 된다. q3에 흐르는 컬렉트 전류(IREF)는 다음의 식 (1)과 같이 구해질 수 있다.
Figure pat00001
(1)
여기서, VREF는 q1의 베이스에 걸리는 전압이고, T0는 상온(27 ˚C로 설정된 기준 온도)을 나타내며, T1은 변화된 온도를 나타낸다.
도 2에서 Mp1은 PMOS 저항으로서 많은 전류가 흘렀을 때 A 지점의 전압을 낮추게 된다. 또한, Mn1은 A 지점에 낮은 전압이 걸려서 첫 단의 인버터의 출력이 높은 전압으로 되면, R2 를 단락시켜 q2 및 q3의 베이스 전압을 높여서 IREF를 증가시킴으로써, A 지점의 전압이 더 강하되도록 한다.
상기한 바와 같은 종래의 과열 방지 회로는 공정 조건에 따라 온도 특성의 변화가 큰 단점이 있다. 즉, 공정 조건에 따라 과열 방지 회로가 구동되는 온도가 달라진다.
이와 같은 공정 조건에 따른 온도 특성의 변화는 안정된 특성을 갖는 과열 방지 회로의 설계를 어렵게 한다. 따라서 이러한 문제점을 해결할 수 있는 새로운 과열 방지 회로의 설계가 필요하다.
본 발명은 상기한 종래의 과열 방지 회로에서의 문제점을 해결하고자 하는 것으로서, 공정 변화에 강인한 특성을 갖는 과열 방지 회로를 제공하는 것을 그 목적으로 한다. 즉, 본 발명이 목적은 공정 오차에 따른 온도 특성의 변화를 감소시킬 수 있는 과열 방지 회로를 제공하고자 하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 과열 방지 회로는 온도 감지부와 온도 설정부로 이루어진다.
상기 온도 감지부는 전원전압에 일단(一端)이 연결된 제1 저항소자와, 상기 제1 저항소자의 타단(他端)에 컬렉터 단자가 연결되고 접지단자에 에미터 단자가 연결된 제1 트랜지스터 소자로 이루어진다.
상기 온도 설정부는 상기 전원전압에 일단이 연결되고 상기 제1 트랜지스터 소자의 베이스에 타단이 연결된 제2 저항소자와, 상기 제1 트랜지스터 소자의 베이스에 일단이 연결된 제3 저항소자와, 상기 제3 저항소자의 타단에 일단이 연결되고 상기 접지단자에 타단이 연결된 제4 저항소자와, 상기 제4 저항소자의 양단에 드레인 단자 및 소스 단자가 각각 연결되고 상기 제1 트랜지스터 소자의 컬렉터 단자에 게이트 단자가 연결된 제2 트랜지스터 소자로 이루어진다.
상기 제2 트랜지스터 소자는 상기 제1 트랜지스터 소자의 컬렉터 전류에 따라 상기 제4 저항 소자를 단락시키거나 상기 제3 저항 소자와 상기 제4 저항 소자를 직렬 연결시킨다.
상기 제1 트랜지스터 소자는 바이폴라 트랜지스터(BJT)로 할 수 있고, 상기 제2 트랜지스터 소자는 NMOS 전계효과 트랜지스터(FET)로 할 수 있다.
상기 과열 방지 회로는 상기 제1 트랜지스터의 컬렉터 단자에 연결된 다수의 인버터 소자를 더 포함할 수 있으며, 상기 다수의 인버터 소자는 CMOS 트랜지스터로 형성할 수 있다.
상기 과열 방지 회로를 LED 구동회로에 포함되어, LED 구동회로를 과열로부터 보호할 수 있다.
본 발명에 따른 과열 방지 회로는 다음과 같은 유리한 효과를 나타낸다.
본 발명에 따른 과열 방지 회로는 공정 변화에 따른 온도 특성 변화를 종래에 비해 현저하게 감소시킬 수 있으므로, 공정 변화에 강인한 특성을 갖는 효과가 있다.
또한, 본 발명에 따른 과열 방지 회로는 구동회로를 차단하는 온도와 구동회로를 재동작시키는 온도가 달라서 히스테리시스 특성을 가지고 있다. 따라서 동일 온도에서 구동회로의 차단과 재동작을 실행함으로 인해 발생할 수 있는 회로의 오동작을 방지할 수 있다.
이러한 본 발명에 따른 과열 방지 회로는 LED 구동회로와 같은 전자 회로에 적용되어, 전력 손실을 방지하고 회로를 과열로부터 안전하게 보호할 수 있다.
도 1은 과열 방지 회로가 적용된 LED 구동회로의 일례를 블록도로 나타낸 도면.
도 2는 종래의 전류미러 방식의 과열 방지 회로의 구성을 나타내는 도면.
도 3은 본 발명의 실시예에 따른 과열 방지 회로의 구동 원리를 나타내는 도면.
도 4는 본 발명의 실시예에 따른 과열 방지 회로의 구성을 나타내는 도면.
도 5a 및 5b는 종래의 전류미러 방식의 과열 방지 회로의 공정 변화에 따른 시뮬레이션 결과를 나타내는 도면.
도 6a 및 6b는 본 발명의 실시예에 따른 과열 방지 회로의 공정 변화에 따른 시뮬레이션 결과를 나타내는 도면.
도 7은 본 발명의 실시예에 따른 과열 방지 회로를 LED 구동 회로의 제어부에 적용시킨 도면.
도 8은 본 발명의 실시예에 따른 과열 방지 회로의 동작 시뮬레이션 결과를 나타내는 도면.
도 9는 본 발명의 실시예에 따른 과열 방지 회로의 레이아웃을 나타내는 도면.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예에 대해 설명한다.
먼저, 도 3에 본 발명의 실시예에 따른 과열 방지 회로의 구동 원리를 개념적으로 나타내었다.
도 3에 나타낸 바와 같이, LED 조명이 켜지면 LED 구동회로 주변의 온도가 상승하게 되고 장시간 사용할 경우 LED 조명에서 방출된 열로 인해 회로에 결함이 발생할 수 있다. 과열 방지 회로는 회로의 결함이 발생하는 회로구동 최대 온도 이전에 회로를 차단하여 회로를 보호하고, 적정 온도 이하가 되면 다시 회로가 구동될 수 있도록 해야 한다. 즉, 회로구동 차단 온도가 회로구동 재시작 온도보다 크게 되도록 하여, 히스테리시스 특성을 갖는 과열 방지 회로를 설계하는 것이 바람직하다.
도 4에 본 발명의 실시예에 따른 과열 방지 회로의 회로도를 나타내었다.
도 4에 나타낸 바와 같이, 본 발명의 과열 방지 회로는 다수의 CMOS 인버터, MOS, 저항, 단일 BJT로 구성되며, 구동회로의 온도를 감지하여, 감지된 온도가 미리 설정된 구동회로 차단온도(Toff) 이상이면 구동회로의 동작을 차단하는 신호를 발생하고, 감지된 온도가 미리 설정된 구동회로 동작온도(Ton) 이하이면 상기 구동회로의 동작을 재개하는 신호를 발생하는 온도 감지부(100)와, 상기 온도 감지부에 입력되는 전압을 조정하여, 상기 구동회로 차단온도(Toff)와 상기 구동회로 동작온도(Ton)를 설정하는 온도 설정부(200)로 이루어진다.
구체적으로, 온도 감지부(100)는 전원전압(VDD)에 일단(一端)이 연결된 제1 저항(R1), 제1 저항(R1)의 타단(他端)에 컬렉터 단자가 연결되고 접지단자(GND)에 에미터 단자가 연결된 바이폴라 트랜지스터(BJT)(Q1)로 이루어지고, 온도 설정부(200)는 전원전압(VDD)에 일단이 연결되고 BJT(Q1)의 베이스에 타단이 연결된 제2 저항(R2)과, BJT(Q1)의 베이스에 일단이 연결된 제3 저항(R3)과, 제3 저항(R3)의 타단에 일단이 연결되고 접지단자(GND)에 타단이 연결된 제4 저항(R4)과, 제4 저항(R4)의 양단에 드레인 단자 및 소스 단자가 각각 연결되고 BJT(Q1)의 컬렉터 단자에 게이트 단자가 연결된 NMOS 전계효과 트랜지스터(FET)(Mn1)로 이루어진다.
제1 저항(R1)은 B 지점의 전압을 조절하는 저항이고, 제2 저항(R2)은 BJT(Q1)에 걸리는 전압을 조절하는 저항이다. 제3 저항(R3) 및 제4 저항(R4)은 NMOS FET(Mn1)가 동작하지 않을 경우에는 직렬 연결되고, NMOS FET(Mn1)이 동작할 경우에는 제4 저항(R2)은 단락 상태로 된다.
상기한 과열 방지 회로는 다음과 같이 동작한다. 먼저, 상기 구동회로의 온도가 올라가면, 상기 BJT(Q1)의 문턱 전압이 낮아지게 되어 컬렉터 전류가 증가함으로써, 구동회로의 동작을 차단하는 신호를 발생하게 된다. 다음으로, 상기 구동회로의 온도가 내려가면, 상기 BJT(Q1) 문턱 전압이 다시 높아지게 되어 컬렉터 전류가 감소함으로써, 구동회로의 동작을 재개하는 신호를 발생하게 된다.
상기 과열 방지 회로는 히스테리시스 특성을 가지고 있다. 즉, 상기 온도 설정부(200)는 구동회로의 동작을 재개하는 구동회로 동작온도(Ton)가 구동회로의 동작을 차단하는 구동회로 차단온도(Toff)보다 낮도록 설정한다. 따라서 Toff-Ton 만큼의 히스테리시스 특성을 나타낼 수 있다.
이러한 히스테리시스 특성은 온도 설정부(200)의 NMOS FET(Mn1)와 제4 저항(R4)에 의해 달성된다. 즉, 온도가 증가하여 BJT(Q1)가 도통(ON) 상태로 되면, 컬렉터 전류가 증가되고 B 지점의 전압이 하강하여, NMOS FET(Mn1)의 게이트 전압에 영향을 주어 NMOS FET(Mn1)에 흐르는 전류를 감소시킨다. 이에 따라 제3 저항(R3)과 제4 저항(R4)이 연결 상태로 되어 BJT(Q1)의 바이어스 전압을 변화시키게 되고, 이에 따라 처음 BJT(Q1)를 토통 상태로 만든 온도보다 더 낮은 온도가 되어야 BJT(Q1)가 차단(OFF) 상태로 된다. BJT(Q1)가 차단 상태로 되면, B 지점의 전압이 상승하여 NMOS FET(Mn1)에 흐르는 전류가 증가되어, 제4 저항(R4)가 단락되며, 이에 따라 BJT(Q1)는 초기의 바이어스 상태로 돌아간다.
한편, 상기 BJT(Q1)의 컬렉터 단자에는 다수의 CMOS 인버터가 연결되어 구동회로를 차단하는 신호를 출력하게 되는데, CMOS 인버터는 낮은 신호에서 높은 신호로 가는 기울기를 조절하는 역할을 한다.
상기한 본 발명에 따른 과열 방지 회로의 동작 특성을 확인하기 위하여, SPICE 시뮬레이션을 실행하였으며, 그 결과를 이하에서 설명한다. 여기서, SPICE 시뮬레이션은 XFAB 1μm High Voltage CMOS 공정을 사용하였다.
공정 변화에 따른 주요 SPICE 파라미터를 아래의 표 1, 표 2에 나타내었다. 표 1에서는 공정 변화에 따른 BJT, NMOS, PMOS의 공정 파라미터 값들을 보여주며, 각 공정 조건은 고속(FF: fast), 표준(Typ: Typical), 저속(SS: Slow)의 3가지로 하였으며, 각 공정에 따른 온도 특성의 변화를 종래 기술과 비교하였다.
파라미터 BJT
FF Typ SS 단위
베이스-에미터 전압
(Base-emitter voltage)		 600 630 660 mV
최대 순방향 전류 이득
(Maximum forward current gain)		 350 900 1450
파라미터 NMOS PMOS
FF Typ SS 단위 FF Typ SS 단위
문턱전압 단락 채널
(Threshold voltage short channel)		 0.61 0.80 1.00 V 0.75 0.95 1.15 V
유효 채널 길이
(Effective channel length)		 1.10 1.35 1.60 ㎛ 1.2 1.6 2.0 ㎛
포화 전류
(Saturation current)		 110 150 190 ㎂/㎛ 45 65 85 ㎂/㎛
도 5a 및 도 5b는 1 μm CMOS 공정을 사용한 BJT 전류미러 방식의 과열 방지 회로의 SPICE 시뮬레이션 결과로서, 도 5a는 온도가 상승할 때의 결과이고 도 5b는 온도가 하강할 때의 결과이다. 공정 오차(Process Variation)는 아래의 식 (2)로 구한다.
Figure pat00002
---------------------(2)
도 5a에 나타낸 바와 같이 온도가 상승하는 경우, FF 공정에서는 114 °C, Typ 공정에서는 120.5 °C, SS 공정에서는 134 °C에서 과열 방지 회로가 구동하여, 약 16 %의 오차가 생겼다. 또한, 도 5b에 나타낸 바와 같이 온도가 하강하는 경우, FF 공정에서는 91 °C, Typ 공정에서는 93 °C, SS 공정에서는 100 °C에서 과열 방지 회로의 구동이 차단되어, 11 %의 오차가 생겼다.
도 6a 및 6b는 1 μm CMOS 공정을 사용한 본 발명의 실시예에 따른 과열 방지 회로의 시뮬레이션 결과를 나타낸다.
도 6a에 나타낸 바와 같이 온도가 상승하는 경우, FF 공정에서는 112 °C, Typ 공정에서는 118 °C, SS 공정에서는 119 °C에서 과열 방지 회로가 구동되어, 6 %의 오차를 나타내었다. 또한, 도 6b에서 나타낸 바와 같이 온도가 하강하는 경우, FF 공정에서는 89 °C, Typ 공정에서는 91.5 °C, SS 공정에서는 94.5 °C에서 과열 방지 회로의 구동이 차단되어, 6.5 %의 오차를 나타내었다.
명확한 비교를 위해, 상기한 도 5 및 도 6의 결과를 아래의 표 3에 다시 나타내었다.
특성 변화 공정 변화
FF Typ SS 오차
종래의
과열 방지 회로		 상승 온도 114 120.5 134 16%
하강 온도 91 93 100 11%
본 발명의
과열 방지 회로		 상승 온도 112 118 119 6%
하강 온도 89 91.5 94 6.5%
상기 표 3에 나타낸 바로부터, 본 발명의 실시예에 따른 과열 방지 회로의 공정 변화에 따른 온도 특성 변화는 종래의 BJT 전류미러 방식보다 오차 범위가 7 % 이상 감소되는 것을 알 수 있다.
이하에서는, 본 발명의 실시예에 따른 과열 방지 회로를 LED 구동회로에 적용시키고, 그 동작을 SPICE 시뮬레이션한 결과를 설명한다.
도 7에 본 발명의 과열 방지 회로가 적용된 LED 구동회로의 제어부를 블록도로 나타내었다. 도 7의 LED 구동회로의 제어부는 일례로서 나타낸 것이며, 이와 다른 구성의 LED 구동회로의 제어부에도 당연하게 본 발명의 과열 방지 회로가 적용될 수 있다.
도 7에 나타낸 LED 구동회로의 제어부는, 스위칭 컨버터의 출력 전압(Vo)과 기준 전압(Vref)을 비교하여 그 차에 상응하는 전류를 출력하는 전압 비교기(310)와, 상기 전압 비교기(310)의 출력 전류와 LED에 공급되는 전류를 감지한 감지 전류(Is)를 비교하여 그 차에 대응하는 신호를 출력하는 전류 비교기(320)와, 상기 전류 비교기(320)의 출력 신호를 래치(latch)하여 스위칭 컨버터의 전압 변환을 위한 스위칭 제어 신호로 제공하는 RS 플립플롭(330)으로 구성될 수 있으며, LED를 동작시키기 위한 펄스 신호를 생성하여 출력한다.
본 발명의 실시예에 따른 과열 방지 회로는 상기 LED 구동회로의 제어부의 구성요소인 RS 플립플롭(330)에 연결된다. LED의 발광에 의해 열이 발생하여 구동회로가 고온 상태에 놓였을 때, 과열 방지 회로가 동작하여 RS 플립플롭(330)의 리세트(reset) 단자(R)에 전압 신호를 인가한다. 이에 따라 상기 제어부의 출력 신호가 리세트 되어 LED 구동회로의 동작이 차단된다. 차단된 구동회로는 더 이상 열을 발생하지 않으므로 소정 시간 후 구동회로의 온도는 정상 상태에 도달하게 되고, 이에 따라 과열 방지 회로도 동작을 중단함으로써, LED 구동회로는 다시 동작하게 된다. 이와 같이, 과열 방지 회로는 LED 구동회로를 과열로부터 보호할 수 있다.
도 8에 본 발명의 실시예에 따른 과열 방지 회로의 동작 시뮬레이션 결과를 나타내었다. 시뮬레이션은 RS 플립플롭의 세트(set) 단자(S)에 일정한 신호를 주어서 출력 신호(Q)가 LED를 구동하게 하고, 온도를 증가시켜서 과열 방지 회로의 동작을 확인하였다.
도 8에 나타낸 바와 같이, 상기 과열 방지 회로는 118 °C에서 동작하여 리세트 단자(R)에 높은 전압 신호를 입력함으로써, 출력(Q)을 리세트 시켜 회로 구동을 차단하게 된다. 차단된 회로는 LED 구동을 중단하게 되고 시간의 경과에 따라 내부 온도가 하강하게 되면, 다시 92 °C에서 과열 방지 회로의 출력 전압이 떨어져서 리세트 단자(R)에 낮은 전압 신호가 입력되어, 다시 LED를 구동하게 된다.
상기한 시뮬레이션 결과로부터, 본 발명의 실시예에 따른 과열 방지 회로가 LED 구동회로를 과열로부터 안전하게 보호하는 기능을 양호하게 실행하고 있음을 알 수 있다.
상기 설명한 실시예에서는 본 발명의 과열 방지 회로가 LED 구동회로에 적용되는 것을 일례로서 설명하고 있지만, 본 발명은 이에 제한되는 것이 아니고, 과열 방지 회로를 필요로 하는 다른 여러 가지 전자 회로에도 적용될 수 있다.
참고로, 도 9에는 본 발명의 실시예에 따른 과열 방지 회로의 레이아웃을 나타내었다.
본 발명은 상기한 바람직한 실시예와 첨부한 도면을 참조하여 설명되었지만, 본 발명의 사상 및 범위 내에서 상이한 실시예를 구성할 수도 있다. 따라서 본 발명의 범위는 첨부된 청구범위에 의해 정해지며, 본 명세서에 기재된 특정 실시예에 의해 한정되지 않는 것으로 해석되어야 한다.

Claims (6)

  1. 전원전압에 일단(一端)이 연결된 제1 저항소자와, 상기 제1 저항소자의 타단(他端)에 컬렉터 단자가 연결되고 접지단자에 에미터 단자가 연결된 제1 트랜지스터 소자로 이루어지는 온도 감지부와,
    상기 전원전압에 일단이 연결되고 상기 제1 트랜지스터 소자의 베이스에 타단이 연결된 제2 저항소자와, 상기 제1 트랜지스터 소자의 베이스에 일단이 연결된 제3 저항소자와, 상기 제3 저항소자의 타단에 일단이 연결되고 상기 접지단자에 타단이 연결된 제4 저항소자와, 상기 제4 저항소자의 양단에 드레인 단자 및 소스 단자가 각각 연결되고 상기 제1 트랜지스터 소자의 컬렉터 단자에 게이트 단자가 연결된 제2 트랜지스터 소자로 이루어지는 온도 설정부를 포함하는 것을 특징으로 하는 과열 방지 회로.
  2. 청구항 1에 있어서,
    상기 제2 트랜지스터 소자는 상기 제1 트랜지스터 소자의 컬렉터 전류에 따라 상기 제4 저항 소자를 단락시키거나 또는 상기 제3 저항 소자와 상기 제4 저항 소자를 직렬 연결시키는 것을 특징으로 하는 과열 방지 회로.
  3. 청구항 1에 있어서,
    상기 제1 트랜지스터 소자는 바이폴라 트랜지스터(BJT)이고,
    상기 제2 트랜지스터 소자는 NMOS 전계효과 트랜지스터(FET)인 것을 특징으로 하는 과열 방지 회로.
  4. 청구항 1에 있어서,
    상기 제1 트랜지스터의 컬렉터 단자에 연결된 다수의 인버터 소자를 더 포함하는 것을 특징으로 하는 과열 방지 회로.
  5. 청구항 4에 있어서,
    상기 다수의 인버터 소자는 CMOS 트랜지스터로 형성된 것을 특징으로 하는 과열 방지 회로.
  6. 청구항 1 내지 청구항 5 중의 어느 한 항에 기재된 과열 방지 회로를 포함하는 LED 구동회로.
KR1020120057007A 2012-05-29 2012-05-29 공정 변화에 강인한 과열 방지 회로 KR101528136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120057007A KR101528136B1 (ko) 2012-05-29 2012-05-29 공정 변화에 강인한 과열 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120057007A KR101528136B1 (ko) 2012-05-29 2012-05-29 공정 변화에 강인한 과열 방지 회로

Publications (2)

Publication Number Publication Date
KR20130133611A true KR20130133611A (ko) 2013-12-09
KR101528136B1 KR101528136B1 (ko) 2015-06-11

Family

ID=49981557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120057007A KR101528136B1 (ko) 2012-05-29 2012-05-29 공정 변화에 강인한 과열 방지 회로

Country Status (1)

Country Link
KR (1) KR101528136B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107344A (zh) * 2017-12-05 2018-06-01 武汉英弗耐斯电子科技有限公司 一种适用于igbt驱动芯片的过热保护电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107344A (zh) * 2017-12-05 2018-06-01 武汉英弗耐斯电子科技有限公司 一种适用于igbt驱动芯片的过热保护电路

Also Published As

Publication number Publication date
KR101528136B1 (ko) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US20140307354A1 (en) Esd protection circuit
US10831219B2 (en) Voltage regulator
JP6353268B2 (ja) 過電流保護回路及びこれを用いた電源装置
JP2015002510A (ja) 静電気保護回路
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
JP4920305B2 (ja) 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器
KR910001050B1 (ko) 열보호회로
KR101528136B1 (ko) 공정 변화에 강인한 과열 방지 회로
CN112558679A (zh) 一种限流保护电路
WO2019179432A1 (zh) 防闩锁电路及集成电路
US20150091443A1 (en) Load driving apparatus with current balance function
JP3691123B2 (ja) 半導体保護回路
JP6439653B2 (ja) 定電圧電源回路
JP2019169655A (ja) 発光素子駆動装置
KR20110104819A (ko) 발광 다이오드 어레이 회로
JP4286763B2 (ja) 過電流保護回路および電圧生成回路
JP2017055299A (ja) 静電気保護回路
JP2017120184A (ja) 温度検出回路及びそれを用いた回路装置
CN111668208A (zh) 半导体装置
JP3425961B2 (ja) 制御回路装置
JP7222756B2 (ja) 半導体装置
US6259297B1 (en) Protection circuit for power transistor
US11658652B2 (en) Semiconductor device
JP7295662B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 5