KR20130120809A - 주사 구동 장치 및 그 구동 방법 - Google Patents

주사 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20130120809A
KR20130120809A KR1020120043970A KR20120043970A KR20130120809A KR 20130120809 A KR20130120809 A KR 20130120809A KR 1020120043970 A KR1020120043970 A KR 1020120043970A KR 20120043970 A KR20120043970 A KR 20120043970A KR 20130120809 A KR20130120809 A KR 20130120809A
Authority
KR
South Korea
Prior art keywords
clock signal
electrode connected
node
scan driving
input
Prior art date
Application number
KR1020120043970A
Other languages
English (en)
Other versions
KR101878374B1 (ko
Inventor
정보용
박용성
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120043970A priority Critical patent/KR101878374B1/ko
Priority to US13/594,742 priority patent/US8810552B2/en
Publication of KR20130120809A publication Critical patent/KR20130120809A/ko
Application granted granted Critical
Publication of KR101878374B1 publication Critical patent/KR101878374B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드에 연결되어 있는 게이트 전극, 출력 제어신호가 입력되는 일 전극 및 제1 출력단에 연결되어 있는 타 전극을 포함하는 제1 트랜지스터, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 출력단에 연결되어 있는 타 전극을 포함하는 제2 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극, 상기 출력 제어신호가 입력되는 일 전극 및 제2 출력단에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제2 출력단에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 포함하고, 상기 제1 출력단은 상기 복수의 주사 구동 블록 각각의 주사선에 연결되고, 상기 제2 출력단은 상기 복수의 주사 구동 블록 각각의 다음에 배열된 주사 구동 블록의 입력 신호 입력단에 연결된다.

Description

주사 구동 장치 및 그 구동 방법{SCAN DRIVING DEVICE AND DRIVING METHOD THEREOF}
본 발명은 주사 구동 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 표시장치의 표시영역에서 발생할 수 있는 오동작에 대해 강건한 주사 구동 장치 및 그 구동 방법에 관한 것이다.
표시장치의 표시영역은 복수의 주사선 및 복수의 데이터선에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소를 포함한다. 표시장치는 영상을 표시하기 위하여 복수의 주사선에 순차적으로 게이트 온 전압의 주사신호를 인가하고, 게이트 온 전압의 주사신호에 대응하는 데이터 신호를 복수의 데이터선에 인가한다.
주사 구동 장치는 복수의 주사선에 연결되어 순차적으로 배열되는 복수의 주사 구동 블록을 포함한다. 복수의 주사 구동 블록은 앞서 배열된 주사 구동 블록의 주사 신호가 입력되면 자신의 주사 신호를 출력하는 방식으로 게이트 온 전압의 주사 신호를 순차적으로 출력한다.
한편, 표시장치의 표시영역에서는 정전기, 배선 간의 쇼트(short), 커플링 등에 의한 오동작이 발생할 수 있다. 표시영역에서의 정전기, 배선 간의 쇼트, 커플링 등에 의한 오동작으로 인하여 주사선의 전압 레벨이 변동될 수 있다. 복수의 주사선 중에서 어느 하나의 주사선의 전압 레벨의 변동되면 다음에 배열된 주사 구동 블록의 주사 신호가 정상적으로 출력되지 않는다. 즉, 주사 구동 장치가 정상적으로 주사 신호를 출력하지 못 하는 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 표시장치의 표시영역에서 발생할 수 있는 정전기, 배선 간의 쇼트, 커플링 등에 의한 오동작에 대해 강건한 주사 구동 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드에 연결되어 있는 게이트 전극, 출력 제어신호가 입력되는 일 전극 및 제1 출력단에 연결되어 있는 타 전극을 포함하는 제1 트랜지스터, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 출력단에 연결되어 있는 타 전극을 포함하는 제2 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극, 상기 출력 제어신호가 입력되는 일 전극 및 제2 출력단에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제2 출력단에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 포함하고, 상기 제1 출력단은 상기 복수의 주사 구동 블록 각각의 주사선에 연결되고, 상기 제2 출력단은 상기 복수의 주사 구동 블록 각각의 다음에 배열된 주사 구동 블록의 입력 신호 입력단에 연결된다.
상기 제1 출력단으로 주사 신호가 출력될 때 상기 제2 출력단으로 다음에 배열된 주사 구동 블록의 입력 신호 입력단으로 입력되는 입력 신호를 출력할 수 있다.
상기 제1 출력단으로 출력되는 주사 신호 및 상기 제2 출력단으로 출력되는 입력 신호는 동일한 파형으로 출력될 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 노드에 연결되어 있는 일 전극 및 상기 제1 출력단에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 출력 제어신호가 인가되는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 출력 제어신호가 입력되는 게이트 전극, 제1 전원 전압에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제5 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 입력 신호가 입력되는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제9 트랜지스터, 및 상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제9 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제10 트랜지스터를 더 포함할 수 있다.
상기 입력 신호가 입력되는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제8 트랜지스터, 및 상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제8 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제9 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제10 트랜지스터, 및 상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제10 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제11 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 제2 전원 전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제9 트랜지스터, 및 상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제9 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제10 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 중 복수의 제1 주사 구동 블록의 제1 클록 신호 입력단 및 제2 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제3 클록 신호 입력단에는 제2 클록 신호가 입력되고, 상기 복수의 주사 구동 블록 중 나머지 복수의 제2 주사 구동 블록의 제1 클록 신호 입력단 및 제2 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제1 클록 신호가 입력될 수 있다.
상기 제2 클록 신호는 상기 제1 클록 신호의 듀티만큼 시프트된 신호일 수 있다.
상기 복수의 제1 주사 구동 블록의 입력 신호 입력단에는 앞서 배열된 제2 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 제2 주사 구동 블록의 구동 신호 입력단에는 앞서 배열된 제1 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 제2 클록 신호가 입력되고, 제3 클록 신호 입력단에는 제3 클록 신호가 입력되고, 상기 제2 클록 신호는 상기 제1 클록 신호가 1/2 듀티만큼 시프트된 신호이고, 상기 제3 클록 신호는 상기 제2 클록 신호가 1/2 듀티만큼 시프트된 신호일 수 있다.
상기 제1 주사 구동 블록에 뒤이어 배열된 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제3 클록 신호가 1/2 듀티만큼 시프트된 신호인 제4 클록 신호가 입력될 수 있다.
상기 제2 주사 구동 블록에 뒤이어 배열된 제3 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제4 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제1 클록 신호가 입력될 수 있다.
상기 제3 주사 구동 블록에 뒤이어 배열된 제4 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제4 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제2 클록 신호가 입력될 수 있다.
본 발명의 다른 실시예에 따른 제1 노드, 제2 노드, 상기 제1 노드에 게이트 전극이 연결되고 출력 제어신호를 제1 출력단으로 전달하는 제1 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 제1 클록 신호를 상기 제1 출력단으로 전달하는 제2 트랜지스터, 상기 제1 노드에 게이트 전극이 연결되고 상기 출력 제어신호를 제2 출력단으로 전달하는 제3 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 상기 제1 클록 신호를 상기 제2 출력단으로 전달하는 제4 트랜지스터, 및 상기 제2 노드와 상기 제1 출력단에 연결되는 커패시터를 포함하는 주사 구동 블록을 복수개 포함하는 주사 구동 장치의 구동 방법은 상기 제1 클록 신호가 게이트 온 전압으로 변동하는 단계, 상기 커패시터를 통한 부트스트랩에 의해 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 턴 온되는 단계, 상기 제1 출력단으로 게이트 온 전압의 제1 클록 신호가 주사 신호로서 출력되는 단계, 및 상기 제2 출력단으로 상기 게이트 온 전압의 제1 클록 신호가 다음에 배열된 주사 구동 블록의 입력 신호로서 출력되는 단계를 포함한다.
상기 제1 클록 신호가 게이트 온 전압으로 변동하기 이전에, 앞서 배열된 주사 구동 블록의 제2 출력단을 통해 출력되는 게이트 온 전압의 입력 신호가 상기 제2 노드에 인가되는 단계, 상기 제2 노드의 게이트 온 전압에 의해 상기 제2 트랜지스터가 턴 온되고, 상기 제1 출력단으로 게이트 오프 전압의 제1 클록 신호가 주사 신호로 출력되는 단계, 및 상기 커패시터가 상기 제2 노드의 게이트 온 전압 및 상기 출력단의 게이트 오프 전압으로 충전되는 단계를 더 포함할 수 있다.
상기 복수의 주사 구동 블록에 동시에 인가되는 게이트 온 전압의 출력 제어신호에 따라 상기 제1 노드의 전압이 변동하는 단계, 상기 제1 노드의 전압 변동으로 상기 제1 트랜지스터가 턴 온되고 상기 제1 출력단으로 상기 게이트 온 전압의 출력 제어신호가 주사 신호로서 출력되는 단계, 및 상기 제1 노드의 전압 변동으로 상기 제3 트랜지스터가 턴 온되고 상기 제2 출력단으로 상기 게이트 온 전압의 출력 제어신호가 다음에 배열된 주사 구동 블록의 입력 신호로 출력되는 단계를 포함할 수 있다.
상기 게이트 온 전압의 출력 제어신호에 따라 상기 제2 노드에 게이트 오프 전압을 전달하는 단계를 더 포함할 수 있다.
제안하는 주사 구동 장치는 표시영역에서 발생할 수 정전기, 배선 간의 쇼트, 커플링 등에 의한 오동작으로 인한 주사 구동 장치의 오동작을 최소화할 수 있다.
또한, 제안하는 주사 구동 장치는 복수의 주사 구동 블록 중에서 어느 하나의 주사 구동 블록의 출력단에 불량이 발생하더라도 그 다음의 주사 구동 블록은 정상적으로 주사 신호를 출력할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 동시 발광 방식의 구동 동작을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 4는 도 3의 주사 구동 장치에 포함된 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 7은 도 6의 주사 구동 장치에 포함된 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 8은 도 6의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 9는 도 6의 주사 구동 장치에 포함된 다른 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 10은 도 6의 주사 구동 장치에 포함된 또 다른 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 1을 참조하면, 표시장치는 신호 제어부(100), 주사 구동 장치(200), 데이터 구동부(300) 및 표시부(500)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 표시부(500) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 주사 제어신호(CONT1)를 주사 구동 장치(200)에 전달한다. 신호 제어부(100)는 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 데이터 구동부(300)에 전달한다.
표시부(500)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 신호선(S1~Sn, D1~Dm)에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소(PX)를 포함한다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 표시부(500)의 복수의 화소(PX)는 외부로부터 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다.
주사 구동 장치(200)는 복수의 주사선(S1~Sn)에 연결되고, 주사 제어신호(CONT1)에 따라 화소(PX)에 대한 데이터 신호의 인가를 턴 온(turn on)시키는 게이트 온 전압(Von)과 턴 오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 복수의 주사선(S1~Sn)에 인가한다.
주사 제어신호(CONT1)는 주사 시작 신호(SSP), 클록 신호(SCLK), 출력 제어신호(SGCK) 등을 포함한다. 주사 시작 신호(SSP)는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키는 신호이다. 클록 신호(SCLK)는 복수의 주사선(S1~Sn)에 순차적으로 주사 신호를 인가시키기 위한 동기 신호이다. 출력 제어신호(SGCK)는 복수의 주사선(S1~Sn)에 주사 신호가 일괄적으로 인가되도록 제어하는 신호이다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 영상 데이터 신호(DAT)에 따른 계조 전압을 선택한다. 데이터 구동부(300)는 데이터 제어신호(CONT2)에 따라 선택한 계조 전압을 데이터 신호로서 복수의 데이터선(D1~Dm)에 인가한다.
상술한 구동 장치(100, 200, 300) 각각은 적어도 하나의 집적 회로 칩의 형태로 화소 영역 외부에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(500)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 또는 신호선(S1~Sn, D1~Dm)과 함께 화소 영역 외부에 집적될 수 있다.
본 발명에 따른 표시장치는 복수의 화소(PX) 각각에 데이터 신호가 전달되어 기입되는 주사 기간 및 복수의 화소(PX) 각각이 기입된 데이터 신호에 따라 발광하는 발광 기간을 포함하는 프레임을 이용한 동시 발광 방식으로 구동될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 동시 발광 방식의 구동 동작을 나타낸다.
도 2를 참조하면, 본 발명에 따른 표시장치가 유기발광 다이오드를 이용한 유기발광 표시장치인 것으로 가정하여 설명한다. 그러나 본 발명은 이에 한정되지 않으며 다양한 표시장치에 적용될 수 있다.
표시장치의 구동 방식은 화소의 유기발광 다이오드의 구동 전압을 리셋하는 리셋 단계(a), 화소의 구동 트랜지스터의 문턱 전압을 보상하는 문턱전압 보상 단계(b), 복수의 화소 각각에 데이터 신호가 전달되는 주사 단계(c), 복수의 화소가 전달된 데이터 신호에 대응하여 발광하는 발광 단계(d)를 포함한다.
도시된 바와 같이, 주사 단계(c)는 각 주사선 별로 순차적으로 수행되나, 리셋 단계(a), 문턱전압 보상 단계(b), 발광 단계(d)는 표시부(500) 전체에서 동시에 일괄적으로 수행된다.
여기서, 본 발명에 따른 표시장치의 주사 구동 장치(200)는 주사 단계(c)에서 게이트 온 전압(Von)의 주사 신호를 복수의 주사선(S1~Sn)에 순차적으로 인가하고, 리셋 단계(a) 및 문턱전압 보상 단계(b)에서 게이트 온 전압(Von)의 주사 신호를 복수의 주사선(S1~Sn)에 동시에 인가한다. 즉, 주사 구동 장치(200)는 표시장치의 구동 단계에 따라 주사 신호의 순차적 인가 및 동시 인가를 수행한다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 3을 참조하면, 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)을 포함한다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 입력 신호를 입력받아 복수의 주사선(S1~Sn) 각각에 전달되는 주사 신호(S[1], S[2], S[3], S[4], ...)를 생성한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 출력 제어신호 입력단(GCK), 입력신호 입력단(IN), 제1 출력단(OUT) 및 제2 출력단(NEXT)을 포함한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 중 홀수 번째 주사 구동 블록(210_1, 210_3, ...)의 제1 클록 신호 입력단(CLK1)에는 제1 클록 신호(SCLK1)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 제2 클록 신호(SCLK2)가 입력된다. 그리고 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 중 짝수 번째 주사 구동 블록(210_2, 210_4, ...)의 제1 클록 신호 입력단(CLK1)에는 제2 클록 신호(SCLK2)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 제1 클록 신호(SCLK1)가 입력된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 출력 제어신호 입력단(GCK)에는 출력 제어신호(SGCK)가 입력된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각의 제1 출력단(OUT)은 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각의 주사선에 연결된다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 출력 제어신호 입력단(GCK) 및 입력 신호 입력단(IN)으로 입력되는 신호에 따라 생성된 주사 신호(S[1], S[2], S[3], S[4], ...)를 제1 출력단(OUT)으로 출력한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각의 제2 출력단(NEXT)은 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각의 다음에 배열된 주사 구동 블록의 입력 신호 입력단(IN)에 연결된다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 제1 출력단(OUT)으로 주사 신호가 출력될 때 제2 출력단(NEXT)으로 다음에 배열된 주사 구동 블록의 입력 신호 입력단(IN)으로 입력되는 입력 신호를 출력한다. 제1 출력단(OUT)으로 출력되는 주사 신호와 제2 출력단(NEXT)으로 출력되는 입력 신호는 동일한 파형으로 출력된다.
즉, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 입력 신호 입력단(IN)에는 앞서 배열된 주사 구동 블록의 제2 출력단(NEXT)을 통해 출력되는 입력 신호가 입력된다. 홀수 번째 주사 구동 블록의 입력 신호 입력단(IN)에는 앞서 배열된 짝수 번째 주사 구동 블록의 제2 출력단(NEXT)을 통해 출력되는 입력 신호가 입력된다. 짝수 번째 주사 구동 블록의 입력 신호 입력단(IN)에는 앞서 배열된 홀수 번째 주사 구동 블록의 제2 출력단(NEXT)을 통해 출력되는 입력 신호가 입력된다. 이때, 첫 번째 주사 구동 블록(210_1)의 입력 신호 입력단(IN)에는 주사 시작 신호(SSP)가 입력된다.
도 4는 도 3의 주사 구동 장치에 포함된 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 4를 참조하면, 주사 구동 블록은 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19, M20) 및 복수의 커패시터(C11, C12)를 포함한다.
제1 트랜지스터(M11)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 트랜지스터(M12)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M13)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제4 트랜지스터(M14)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제5 트랜지스터(M15)는 출력 제어신호 입력단(GCK)에 연결되어 있는 게이트 전극, 제1 전원전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제6 트랜지스터(M16)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 입력 신호 입력단(IN)에 연결되는 일 전극 및 제2 노드(Q)에 연결되는 타 전극을 포함한다.
제7 트랜지스터(M17)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되는 일 전극 및 제1 노드(QB)에 연결되는 타 전극을 포함한다.
제8 트랜지스터(M18)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제9 트랜지스터(M19)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제10 트랜지스터(M20)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제10 트랜지스터(M20)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 제9 트랜지스터(M19)의 타 전극에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C11)는 제2 노드(Q)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C12)는 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19, M20)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19, M20)를 턴 온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 여기서는 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19, M20)가 p-채널 전계 효과 트랜지스터인 것으로 설명하였으나, 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19, M20)는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.
도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 3 내지 5를 참조하면, 설명의 편의를 위해, 첫 번째 주사 구동 블록(210_1)의 제1 노드(QB[1]) 및 제2 노드(Q[1])의 전압 레벨을 나타내고 첫 번째 주사 구동 블록(210_1)의 동작에 대하여 먼저 설명한다.
제안하는 주사 구동 장치는 리셋 단계(a) 및 문턱전압 보상 단계(b)에서 게이트 온 전압의 주사 신호를 복수의 주사선(S1~Sn)에 동시에 출력하고, 주사 단계(c)에서 게이트 온 전압의 주사 신호를 복수의 주사선(S1~Sn)에 순차적으로 출력한다.
t11~t12 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 동시에 출력되는 리셋 단계(a) 및 문턱전압 보상 단계(b) 중 어느 하나의 구간을 나타낸다.
t11~t12 구간에서, 출력 제어신호(SGCK)는 논리 로우 레벨의 전압으로 인가되고, 주사 시작 신호(SSP), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)는 논리 하이 레벨의 전압으로 인가된다. 논리 하이 레벨의 신호에 의해 제6 트랜지스터(M16), 제7 트랜지스터(M17), 제10 트랜지스터(M20)가 턴 오프된다. 출력 제어신호(SGCK)에 의해 제5 트랜지스터(M15)가 턴 온된다. 턴 온된 제5 트랜지스터(M15)를 통해 제1 전원 전압(VGH)이 제2 노드(Q[1])에 전달된다. 제1 전원 전압(VGH)은 논리 하이 레벨의 전압이다. 제2 노드(Q[1])의 논리 하이 레벨의 전압에 의해 제2 트랜지스터(M12), 제4 트랜지스터(M14) 및 제8 트랜지스터(M18)가 턴 오프된다.
t11~t12 구간에서, 제1 트랜지스터(M11)의 게이트 전극 및 제3 트랜지스터(M13)의 게이트 전극에 연결되어 있는 제1 노드(QB[1])는 플로팅 상태이다. t11~t12 구간 이외의 구간에서 제1 노드(QB[1])의 전압은 제1 출력단(OUT)으로 게이트 온 전압의 주사 신호가 출력되는 구간을 제외하고 논리 로우 레벨로 유지된다. 따라서 플로팅 상태의 제1 노드(QB[1])는 논리 로우 레벨 또는 논리 로우 레벨에 근접한 전압을 갖게 된다. t11 시점에서 출력 제어신호(SGCK)가 논리 하이 레벨에서 논리 로우 레벨로 전압이 낮아지면, 플로팅 상태의 제1 노드(QB[1])의 전압은 제2 커패시터(C12)에 의한 커플링에 의해 논리 로우 레벨의 전압보다 더 낮은 전압으로 낮아진다. 이에 따라, 제1 트랜지스터(M11) 및 제3 트랜지스터(M13)가 턴 온된 상태가 된다. 그리고 제1 출력단(OUT)을 통해 논리 로우 레벨의 출력 제어신호(SGCK)가 주사 신호로서 출력되고, 제2 출력단(NEXT)을 통해 논리 로우 레벨의 출력 제어신호(SGCK)가 다음의 주사 구동 블록의 입력 신호로서 출력된다.
t11~t12 구간에서, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)으로 입력되는 신호들이 동일하므로, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 동시에 출력한다.
t13 이후 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 순차적으로 출력되는 주사 단계(c)의 구간이다. t13 이후 구간에서 출력 제어신호(SGCK)는 논리 하이 레벨의 전압으로 인가된다.
주사 시작 신호(SSP)는 t13~t14 구간에서 논리 로우 레벨로 인가된다. 제1 클록 신호(SCLK1)는 t13~t14 구간에서 논리 로우 레벨로 인가되고 t14~t15 구간에서 논리 하이 레벨로 인가되는 방식으로, 제1 클록 신호(SCLK1)의 전압은 논리 로우 레벨 및 논리 하이 레벨로 반복하여 변동된다. 제2 클록 신호(SCLK2)는 제1 클록 신호(SCLK1)가 제1 클록 신호(SCLK1)의 듀티(duty)만큼 시프트된 신호이다. 클록 신호의 듀티는 주사 구동 블록에 포함되는 트랜지스터를 턴 온시키는 전압이 인가되는 구간을 의미한다.
t13~t14 구간에서, 첫 번째 주사 구동 블록(210_1)의 입력 신호 입력단(IN)에 논리 로우 레벨의 주사 시작 신호(SSP)가 인가되고, 제1 클록 신호 입력단(CLK1)에 논리 로우 레벨의 제1 클록 신호(SCLK1)가 인가되고, 제2 클록 신호 입력단(CLK2)에는 논리 하이 레벨의 제2 클록 신호(SCLK1)가 인가된다. 제1 클록 신호(SCLK1)에 의해 제6 트랜지스터(M16) 및 제7 트랜지스터(M17)가 턴 온된다. 제1 노드(QB[1])에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 전달되고, 제2 노드(Q[1])에는 논리 로우 레벨의 주사 시작 신호(SSP)가 전달된다. 제1 노드(QB[1])의 논리 로우 레벨의 전압에 의해 제1 트랜지스터(M11) 및 제3 트랜지스터(M13)가 턴 온되고, 제2 노드(Q[1])의 논리 로우 레벨의 전압에 의해 제2 트랜지스터(M12) 및 제4 트랜지스터(M14)가 턴온된다. 출력 제어신호(SGCK) 및 제2 클록 신호(SCLK2)의 전압이 논리 하이 레벨이므로, 제1 출력단(OUT)으로 논리 하이 레벨의 주사 신호(S[1])가 출력된다. 이때, 제1 커패시터(C11)는 제2 노드(Q[1])의 논리 로우 레벨의 전압 및 제1 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전된다. 그리고 제2 출력단(NEXT)으로 논리 하이 레벨의 입력 신호가 출력된다. 제2 출력단(NEXT)으로 출력되는 입력 신호는 제1 출력단(OUT)으로 출력되는 주사 신호(S[1])와 동일한 파형으로 출력되므로, 입력 신호의 파형 표시를 생략한다.
t14~t15 구간에서, 제1 클록 신호(SCLK1)는 논리 하이 레벨로 인가되고, 제2 클록 신호(SCLK2)는 논리 로우 레벨로 인가된다. 제1 클록 신호(SCLK1)에 의해 제6 트랜지스터(M16) 및 제7 트랜지스터(M17)가 턴 오프된다. t14 시점에 제2 클록 신호(SCLK2)의 전압이 논리 하이 레벨에서 논리 로우 레벨로 낮아짐에 따라 제1 커패시터(C11)를 통한 부트스트랩에 의해 제2 노드(Q[1])의 전압은 논리 로우 레벨보다 낮은 전압으로 낮아진다. 이에 따라, 제2 트랜지스터(M12) 및 제4 트랜지스터(M14)는 완전히 턴 온된다. 그리고 논리 로우 레벨의 제2 클록 신호(SCLK2)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 출력된다. 논리 로우 레벨의 제2 클록 신호(SCLK2)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(210_2)의 입력 신호로서 출력된다. 한편, 제2 노드(Q[1])의 전압에 의해 제8 트랜지스터(M18)가 턴 온되고, 논리 하이 레벨의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])에 전달된다. 제1 노드(QB[1])의 전압에 의해 제1 트랜지스터(M11) 및 제3 트랜지스터(M13)는 턴 오프된다.
t15~t16 구간에서, 제1 클록 신호(SCLK1)는 논리 로우 레벨로 인가되고, 제2 클록 신호(SCLK2)는 논리 하이 레벨로 인가된다. 제1 클록 신호(SCLK1)에 의해 제6 트랜지스터(M16) 및 제7 트랜지스터(M17)가 턴 온된다. 턴 온된 제7 트랜지스터(M17)를 통해 논리 로우 레벨의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])에 전달된다. 그리고 턴 온된 제6 트랜지스터(M16)를 통해 논리 하이 레벨의 주사 시작 신호(SSP)가 제2 노드(Q[1])에 전달된다. 제2 노드(Q[1])의 전압에 의해 제2 트랜지스터(M12) 및 제4 트랜지스터(M14)는 턴 오프된다. 제1 노드(QB[1])의 전압에 의해 제1 트랜지스터(M11), 제3 트랜지스터(M13) 및 제9 트랜지스터(M19)가 턴 온된다. 논리 하이 레벨의 출력 제어신호(SGCK)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 출력된다. 그리고 논리 하이 렙레의 출력 제어신호(SGCK)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(210_2)의 입력 신호로서 출력된다. 이때, 제2 커패시터(C12)는 제1 노드(QB[1])의 논리 로우 레벨의 전압 및 출력 제어신호 입력단(GCK)의 논리 하이 레벨의 전압의 의한 전압차로 충전된다.
t16~t17 구간에서, 제1 클록 신호(SCLK1)는 논리 하이 레벨로 인가되고, 제2 클록 신호(SCLK2)는 논리 로우 레벨로 인가된다. 제1 클록 신호(SCLK1)에 의해 제6 트랜지스터(M16) 및 제7 트랜지스터(M17)가 턴 오프된다. 제1 노드(QB[1])의 전압은 제2 커패시터(C12)에 충전된 전압에 의해 논리 로우 레벨을 유지한다. 제1 노드(QB[1])의 전압에 의해 제1 트랜지스터(M11), 제3 트랜지스터(M13) 및 제9 트랜지스터(M19)는 턴 온된 상태를 유지한다. 제1 출력단(OUT)을 통해 논리 하이 레벨의 주사 신호(S[1])가 지속적으로 출력되고, 제2 출력단(NEXT)을 통해 논리 하이 레벨의 입력 신호가 지속적으로 출력된다. 그리고 제2 클록 신호(SCLK2)에 의해 제10 트랜지스터(M20)가 턴 온된다. 제9 트랜지스터(M19) 및 제10 트랜지스터(M20)를 통해 출력 제어신호 입력단(GCK)의 논리 하이 레벨의 전압이 제2 노드(Q[1])에 전달된다. 이에 따라, 주사 구동 블록(210_1)이 논리 하이 레벨의 주사 신호(S[1])를 출력하는 동안 제2 클록 신호 입력단(CLK2)에 입력되는 클록 신호에 의해 제1 출력단(OUT)으로 출력되는 주사 신호(S[1]) 및 제2 출력단(NEXT)으로 출력되는 입력 신호가 흔들리는 것을 방지할 수 있다.
두 번째 주사 구동 블록(210_2)은 첫 번째 주사 구동 블록(210_1)보다 제1 기간만큼 지연되어 입력 신호 입력단(IN), 제1 클록 신호 입력단(CLK1) 및 제2 클록 신호 입력단(CLK2)으로 신호를 입력받으므로, 첫 번째 주사 구동 블록(210_1)의 게이트 온 전압의 주사 신호(S[1])보다 제1 기간만큼 지연되어 주사 신호(S[2])를 출력한다. 제1 기간은 클록 신호(SCLK1, SCLK2)의 듀티에 해당한다.
이러한 방식으로, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 순차적으로 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력한다.
상술한 바와 같이, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 제1 출력단(OUT)으로 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력하고, 제2 출력단(NEXT)으로 다음의 주사 구동 블록에 입력되는 입력 신호를 출력한다. 표시영역에서의 정전기, 배선 간의 쇼트, 커플링 등에 의해 복수의 주사선(S1~Sn) 중 어느 하나의 주사선에 연결된 주사 구동 블록의 제1 출력단(OUT)의 전압 레벨이 변동되더라도 제2 출력단(NEXT)을 통해 출력되는 입력 신호는 정상적으로 다음에 배열된 주사 구동 블록으로 전달될 수 있다. 따라서, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 중 어느 하나의 주사 구동 블록의 주사 신호에 이상이 발생하더라도 이후의 주사 구동 블록의 주사 신호는 정상적으로 출력될 수 있다. 즉, 제안하는 주사 구동 장치는 표시영역에서 발생할 수 정전기, 배선 간의 쇼트, 커플링 등에 의한 오동작으로 인한 주사 구동 장치의 오동작을 최소화할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 6을 참조하면, 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)을 포함한다. 각 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 입력 신호를 입력받아 복수의 주사선(S1~Sn) 각각에 전달되는 주사 신호(S[1], S[2], S[3], S[4], ...)를 생성한다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제3 클록 신호 입력단(CLK3), 출력 제어신호 입력단(GCK), 입력 신호 입력단(IN), 제1 출력단(OUT) 및 제2 출력단(NEXT)을 포함한다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각의 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2) 및 제3 클록 신호 입력단(CLK3)에는 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2), 제3 클록 신호(SCLK3) 및 제4 클록 신호(SCLK4) 중 3개의 클록 신호가 입력된다. 첫 번째 주사 구동 블록(220_1)에는 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 입력된다. 두 번째 주사 구동 블록(220_2)에는 제2 클록 신호(SCLK2), 제3 클록 신호(SCLK3) 및 제4 클록 신호(SCLK4)가 입력된다. 세 번째 주사 구동 블록(220_3)에는 제3 클록 신호(SCLK3), 제4 클록 신호(SCLK4) 및 제1 클록 신호(SCLK1)가 입력된다. 네 번째 주사 구동 블록(220_4)에는 제4 클록 신호(SCLK4), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 입력된다. 이러한 방식으로, 순차적으로 배열되는 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)에 4개 클록 신호(SCLK1 내지 SCLK4) 중 3개의 클록 신호가 순환적으로 입력된다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)의 출력 제어신호 입력단(GCK)에는 출력 제어신호(SGCK)가 입력된다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각의 제1 출력단(OUT)은 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각의 주사선에 연결된다. 각 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 출력 제어신호 입력단(GCK) 및 입력 신호 입력단(IN)으로 입력되는 신호에 따라 생성된 주사 신호(S[1], S[2], S[3], S[4], ...)를 제1 출력단(OUT)으로 출력한다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각의 제2 출력단(NEXT)은 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 각각의 다음에 배열된 주사 구동 블록의 입력 신호 입력단(IN)에 연결된다. 각 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 제1 출력단(OUT)으로 주사 신호가 출력될 때 제2 출력단(NEXT)으로 다음에 배열된 주사 구동 블록의 입력 신호 입력단(IN)으로 입력되는 입력 신호를 출력한다. 제1 출력단(OUT)으로 출력되는 주사 신호와 제2 출력단(NEXT)으로 출력되는 입력 신호는 동일한 파형으로 출력된다.
즉, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)의 입력 신호 입력단(IN)에는 앞서 배열된 주사 구동 블록의 제2 출력단(NEXT)을 통해 출력되는 입력 신호가 입력된다. 이때, 첫 번째 주사 구동 블록(220_1)의 입력 신호 입력단(IN)에는 주사 시작 신호(SSP)가 입력된다.
도 7은 도 6의 주사 구동 장치에 포함된 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 7을 참조하면, 주사 구동 블록은 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29, M30) 및 복수의 커패시터(C21, C22)를 포함한다.
제1 트랜지스터(M21)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 트랜지스터(M22)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M23)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제4 트랜지스터(M24)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제5 트랜지스터(M25)는 출력 제어신호 입력단(GCK)에 연결되어 있는 게이트 전극, 제1 전원전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제6 트랜지스터(M26)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 입력 신호 입력단(IN)에 연결되는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제7 트랜지스터(M27)는 제1 클록 신호 입력단(CLK1)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제8 트랜지스터(M28)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제9 트랜지스터(M29)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제10 트랜지스터(M30)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제10 트랜지스터(M30)는 제3 클록 신호 입력단(CLK3)에 연결되어 있는 게이트 전극, 제9 트랜지스터(M29)의 타 전극에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C21)는 제2 노드(Q)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C22)는 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29, M30)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29, M30)를 턴 온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 여기서는 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29, M30)가 p-채널 전계 효과 트랜지스터인 것으로 설명하였으나, 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29, M30)는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.
도 8은 도 6의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 6 내지 8을 참조하면, 설명의 편의를 위해, 첫 번째 주사 구동 블록(220_1)의 제1 노드(QB[1]) 및 제2 노드(Q[1])의 전압 레벨을 나타내고 첫 번째 주사 구동 블록(220_1)의 동작에 대하여 먼저 설명한다.
t21~t22 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 동시에 출력되는 리셋 단계(a) 및 문턱전압 보상 단계(b) 중 어느 하나의 구간을 나타낸다.
t21~t22 구간에서, 출력 제어신호(SGCK)는 논리 로우 레벨의 전압으로 인가되고, 주사 시작 신호(SSP), 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2), 제3 클록 신호(SCLK3) 및 제4 클록 신호(SCLK4)는 논리 하이 레벨의 전압으로 인가된다. 논리 하이 레벨의 신호에 의해 제6 트랜지스터(M26), 제7 트랜지스터(M27), 제10 트랜지스터(M30)가 턴 오프된다. 출력 제어신호(SGCK)에 의해 제5 트랜지스터(M25)가 턴 온된다. 턴 온된 제5 트랜지스터(M25)를 통해 제1 전원 전압(VGH)이 제2 노드(Q[1])에 전달된다. 제1 전원 전압(VGH)은 논리 하이 레벨의 전압이다. 제2 노드(Q[1])의 논리 하이 레벨의 전압에 의해 제2 트랜지스터(M22), 제4 트랜지스터(M24) 및 제8 트랜지스터(M28)가 턴 오프된다.
t21~t22 구간에서, 제1 트랜지스터(M21)의 게이트 전극 및 제3 트랜지스터(M23)의 게이트 전극에 연결되어 있는 제1 노드(QB[1])는 플로팅 상태이다. t21~t22 구간 이외의 구간에서 제1 노드(QB[1])의 전압은 제1 출력단(OUT)으로 게이트 온 전압의 주사 신호가 출력되는 구간을 제외하고 논리 로우 레벨로 유지된다. 따라서 플로팅 상태의 제1 노드(QB[1])는 논리 로우 레벨 또는 논리 로우 레벨에 근접한 전압을 갖게 된다. t21 시점에서 출력 제어신호(SGCK)가 논리 하이 레벨에서 논리 로우 레벨로 전압이 낮아지면, 플로팅 상태의 제1 노드(QB[1])의 전압은 제2 커패시터(C22)에 의한 커플링에 의해 논리 로우 레벨의 전압보다 더 낮은 전압으로 낮아진다. 이에 따라, 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)가 턴 온된 상태가 된다. 그리고 제1 출력단(OUT)을 통해 논리 로우 레벨의 출력 제어신호(SGCK)가 주사 신호로서 출력되고, 제2 출력단(NEXT)을 통해 논리 로우 레벨의 출력 제어신호(SGCK)가 다음의 주사 구동 블록의 입력 신호로서 출력된다.
t21~t22 구간에서, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)으로 입력되는 신호들이 동일하므로, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 동시에 출력한다.
t23 이후 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 순차적으로 출력되는 주사 단계(c)의 구간을 나타낸다. t23 이후 구간에서 출력 제어신호(SGCK)는 논리 하이 레벨로 인가된다. 주사 시작 신호(SSP)는 t24~t26 구간에서 논리 로우 레벨로 인가되고, 나머지 구간 동안 논리 하이 레벨로 인가된다.
제1 클록 신호(SCLK1)는 t23~t25 구간에서 논리 로우 레벨로 인가되고 t25~t27 구간에서 논리 하이 레벨로 인가되는 방식으로, 제1 클록 신호(SCLK1)의 전압은 논리 로우 레벨 및 논리 하이 레벨로 반복하여 변동된다. 제2 클록 신호(SCLK2)는 제1 클록 신호(SCLK1)가 제1 클록 신호(SCLK1)의 1/2 듀티 만큼 시프트된 신호이다. 제3 클록 신호(SCLK3)는 제2 클록 신호(SCLK2)가 제2 클록 신호(SCLK2)의 1/2 듀티 만큼 시프트된 신호이다. 제4 클록 신호(SCLK4)는 제3 클록 신호(SCLK3)가 제3 클록 신호(SCLK3)의 1/2 듀티 만큼 시프트된 신호이다.
즉, t23 이후 구간에서, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)의 제1 클록 신호 입력단(CLK1)에 입력되는 클록 신호의 1/2 듀티만큼 시프트된 클록 신호가 제2 클록 신호 입력단(CLK2)에 입력되고, 제2 클록 신호 입력단(CLK2)에 입력되는 클록 신호의 1/2 듀티만큼 시프트된 클록 신호가 제3 클록 신호 입력단(CLK3)에 입력된다.
t24~t25 구간에서, 첫 번째 주사 구동 블록(220_1)의 입력 신호 입력단(IN)에 논리 로우 레벨의 주사 시작 신호(SSP)가 인가되고, 제1 클록 신호 입력단(CLK1)에 논리 로우 레벨의 제1 클록 신호(SCLK1)가 인가되고, 제2 클록 신호 입력단(CLK2)에 논리 로우 레벨의 제2 클록 신호(SCLK2)가 인가되고, 제3 클록 신호 입력단(CLK3)에 논리 하이 레벨의 제3 클록 신호(SCLK3)가 인가된다. 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)에 의해 제6 트랜지스터(M26) 및 제7 트랜지스터(M27)가 턴 온된다. 제1 노드(QB[1])에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 전달되고, 제2 노드(Q[1])에는 논리 로우 레벨의 주사 시작 신호(SSP)가 전달된다. 제1 노드(QB[1])의 논리 로우 레벨의 전압에 의해 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)가 턴 온되고, 제2 노드(Q[1])의 논리 로우 레벨의 전압에 의해 제2 트랜지스터(M22) 및 제4 트랜지스터(M24)가 턴온된다. 출력 제어신호(SGCK) 및 제2 클록 신호(SCLK2)의 전압이 논리 하이 레벨이므로, 제1 출력단(OUT)으로 논리 하이 레벨의 주사 신호(S[1])가 출력된다. 이때, 제1 커패시터(C21)는 제2 노드(Q[1])의 논리 로우 레벨의 전압 및 제1 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전된다. 그리고 제2 출력단(NEXT)으로 논리 하이 레벨의 입력 신호가 출력된다. 제2 출력단(NEXT)으로 출력되는 입력 신호는 제1 출력단(OUT)으로 출력되는 주사 신호(S[1])와 동일한 파형으로 출력되므로, 입력 신호의 파형 표시를 생략한다.
t25~t26 구간에서, 주사 시작 신호(SSP), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)는 논리 로우 레벨로 인가되고, 제1 클록 신호(SCLK1)는 논리 하이 레벨로 인가된다. t25 시점에 제3 클록 신호(SCLK3)의 전압이 논리 하이 레벨에서 논리 로우 레벨로 낮아짐에 따라 제1 커패시터(C21)를 통한 부트스트랩에 의해 제2 노드(Q[1])의 전압은 논리 로우 레벨보다 낮은 전압으로 낮아진다. 이에 따라, 제2 트랜지스터(M22) 및 제4 트랜지스터(M24)가 완전히 턴 온된다. 그리고 논리 로우 레벨의 제3 클록 신호(SCLK3)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 출력된다. 논리 로우 레벨의 제3 클록 신호(SCLK3)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(220_2)의 입력 신호로서 출력된다. 한편, 제2 노드(Q[1])의 전압에 의해 제8 트랜지스터(M28)가 턴 온되고, 논리 하이 레벨의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])에 전달된다. 제1 노드(QB[1])의 전압에 의해 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)는 턴 오프된다.
t26~t27 구간에서, 제3 클록 신호(SCLK3)가 논리 로우 레벨로 인가되고, 주사 시작 신호(SSP), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)는 논리 하이 레벨로 인가된다. 제2 클록 신호(SCLK2)에 의해 제6 트랜지스터(M26)가 턴 오프되고, 제2 노드(Q[1])의 전압은 논리 로우 레벨보다 낮은 전압으로 유지된다. 이에 따라, 제2 트랜지스터(M22) 및 제4 트랜지스터(M24)는 턴 온 상태를 유지되지, 논리 로우 레벨의 제3 클록 신호(SCLK3)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 지속적으로 출력되고, 제3 클록 신호(SCLK3)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(220_2)의 입력 신호로서 지속적으로 출력된다. 또한, 제1 노드(QB[1])의 전압은 논리 하이 레벨로 유지되고, 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)는 턴 오프 상태를 유지한다.
t27~t28 구간에서, 제1 클록 신호(SCLK1)가 논리 로우 레벨로 인가되고, 주사 시작 신호(SSP), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)는 논리 하이 레벨로 인가된다. 제1 클록 신호(SCLK1)에 의해 제7 트랜지스터(M27)가 턴 온되고, 제1 노드(QB[1])에 논리 로우 레벨의 제1 클록 신호(SCLK1)가 전달된다. 제1 노드(QB[1])의 전압은 논리 로우 레벨이 되고, 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)가 턴 온된다. 그리고 논리 하이 레벨의 출력 제어신호(SGCK)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 출력되고, 논리 하이 레벨의 출력 제어신호(SGCK)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(220_2)의 입력 신호로서 출력된다. t27 시점에 제3 클록 신호(SCLK3)의 전압이 논리 로우 레벨에서 논리 하이 레벨로 높아짐에 따라 제2 트랜지스터(M22)의 게이트-드레인 간의 커플링에 의해 제2 노드(Q[1])의 전압은 논리 로우 레벨보다 낮은 전압에서 논리 로우 레벨로 높아진다.
t28~t29 구간에서, 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 논리 로우 레벨로 인가되고, 주사 시작 신호(SSP) 및 제3 클록 신호(SCLK3)가 논리 하이 레벨로 인가된다. 논리 로우 레벨의 신호에 의해 제6 트랜지스터(M26) 및 제7 트랜지스터(M27)가 턴 온된다. 제1 노드(QB[1])에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 전달되고, 제2 노드(Q[1])에는 논리 하이 레벨의 주사 시작 신호(SSP)가 전달된다. 제1 노드(QB[1])의 전압은 논리 로우 레벨을 유지하고, 논리 하이 레벨의 출력 제어신호(SGCK)가 제1 출력단(OUT)을 통해 주사 신호(S[1])로서 출력되고, 논리 하이 레벨의 출력 제어신호(SGCK)가 제2 출력단(NEXT)을 통해 두 번째 주사 구동 블록(220_2)의 입력 신호로서 출력된다. 제2 노드(Q[1])의 전압은 논리 하이 레벨이 된다.
두 번째 주사 구동 블록(220_2)은 첫 번째 주사 구동 블록(220_1)보다 제1 기간만큼 지연되어 입력 신호 입력단(IN), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2) 및 제3 클록 신호 입력단(CLK3)으로 신호를 입력받으므로, 첫 번째 주사 구동 블록(220_1)의 게이트 온 전압의 주사 신호(S[1])보다 제1 기간만큼 지연되어 주사 신호(S[2])를 출력한다. 제1 기간은 클록 신호(SCLK1, SCLK2, SCLK3, SCLK4)의 1/2 듀티에 해당한다.
이러한 방식으로, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 순차적으로 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력한다.
표시영역에서 정전기, 배선 간의 쇼트, 커플링 등에 의해 복수의 주사선(S1~Sn) 중 어느 하나의 주사선에 연결된 주사 구동 블록의 제1 출력단(OUT)의 전압 레벨이 변동되더라도 제2 출력단(NEXT)을 통해 출력되는 입력 신호는 정상적으로 다음에 배열된 주사 구동 블록으로 전달될 수 있다. 따라서, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 중 어느 하나의 주사 구동 블록의 주사 신호에 이상이 발생하더라도 이후의 주사 구동 블록의 주사 신호는 정상적으로 출력될 수 있다. 즉, 제안하는 주사 구동 장치는 표시영역에서 발생할 수 정전기, 배선 간의 쇼트, 커플링 등에 의한 오동작으로 인한 주사 구동 장치의 오동작을 최소화할 수 있다.
도 9는 도 6의 주사 구동 장치에 포함된 다른 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 9를 참조하면, 주사 구동 블록은 복수의 트랜지스터(M31, M32, M33, M34, M35, M36, M37, M38, M39, M40, M41) 및 복수의 커패시터(C31, C32)를 포함한다.
제1 트랜지스터(M31)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 트랜지스터(M32)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M33)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제4 트랜지스터(M34)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제5 트랜지스터(M35)는 출력 제어신호 입력단(GCK)에 연결되어 있는 게이트 전극, 제1 전원전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제6 트랜지스터(M36)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 입력 신호 입력단(IN)에 연결되는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제7 트랜지스터(M37)는 제1 클록 신호 입력단(CLK1)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제8 트랜지스터(M38)는 입력 신호 입력단(IN)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제9 트랜지스터(M39)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제9 트랜지스터(M39)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 제8 트랜지스터(M38)의 타 전극에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제10 트랜지스터(M40)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제11 트랜지스터(M41)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제11 트랜지스터(M41)는 제3 클록 신호 입력단(CLK3)에 연결되어 있는 게이트 전극, 제10 트랜지스터(M40)의 타 전극에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C31)는 제2 노드(Q)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C32)는 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
도 7의 주사 구동 블록과 비교하여, 제8 트랜지스터(M38) 및 제9 트랜지스터(M39)의 연결 구조가 다르다. 도 7의 주사 구동 블록에서는 제8 트랜지스터(M28)가 제2 클록 신호 입력단(CLK2)에 입력되는 클록 신호 및 입력 신호 입력단(IN)에 입력되는 입력 신호에 따라 제1 클록 신호 입력단(CLK1)에 입력되는 클록 신호를 제1 노드(QB)에 전달한다. 마찬가지로, 도 9의 주사 구동 블록에서도 제8 트랜지스터(M38) 및 제9 트랜지스터(M39)가 제2 클록 신호 입력단(CLK2)에 입력되는 클록 신호 및 입력 신호 입력단(IN)에 입력되는 입력 신호에 따라 제1 클록 신호 입력단(CLK1)에 입력되는 클록 신호를 제1 노드(QB)에 전달한다. 즉, 도 9의 주사 구동 블록은 도 7의 주사 구동 블록과 동일하게 동작한다. 따라서, 도 9의 주사 구동 블록의 동작에 대한 설명은 생략한다.
도 10은 도 6의 주사 구동 장치에 포함된 또 다른 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 10을 참조하면, 주사 구동 블록은 복수의 트랜지스터(M51, M52, M53, M54, M55, M56, M57, M58, M59, M60) 및 복수의 커패시터(C51, C52)를 포함한다.
제1 트랜지스터(M51)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 트랜지스터(M52)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M53)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제4 트랜지스터(M54)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 제2 출력단(NEXT)에 연결되어 있는 타 전극을 포함한다.
제5 트랜지스터(M55)는 출력 제어신호 입력단(GCK)에 연결되어 있는 게이트 전극, 제1 전원전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제6 트랜지스터(M56)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 입력 신호 입력단(IN)에 연결되는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제7 트랜지스터(M57)는 제1 클록 신호 입력단(CLK1)에 연결되어 있는 게이트 전극, 제2 전원 전압(VGL)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다. 제2 전원 전압(VGL)은 논리 로우 레벨의 전압을 갖는다.
제8 트랜지스터(M58)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제9 트랜지스터(M59)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제10 트랜지스터(M60)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제10 트랜지스터(M60)는 제3 클록 신호 입력단(CLK3)에 연결되어 있는 게이트 전극, 제9 트랜지스터(M59)의 타 전극에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C51)는 제2 노드(Q)에 연결되어 있는 일 전극 및 제1 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C52)는 출력 제어신호 입력단(GCK)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
도 7의 주사 구동 블록과 비교하여, 제7 트랜지스터(M57)의 일 전극이 제2 전원 전압(VGL)에 연결되어 있는 것이 차이점이다. 그러나, 제7 트랜지스터(M57)가 제1 클록 신호 입력단(CLK1)에 입력되는 클록 신호에 따라 논리 로우 레벨의 전압을 제1 노드(QB)에 전달하는 것은 동일하다. 즉, 도 10의 주사 구동 블록은 도 7의 주사 구동 블록과 동일하게 동작한다. 따라서, 도 10의 주사 구동 블록의 동작에 대한 설명은 생략한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동 장치
210 : 주사 구동 블록
300 : 데이터 구동부
500 : 표시부

Claims (26)

  1. 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은,
    제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드에 연결되어 있는 게이트 전극, 출력 제어신호가 입력되는 일 전극 및 제1 출력단에 연결되어 있는 타 전극을 포함하는 제1 트랜지스터;
    제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 출력단에 연결되어 있는 타 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드에 연결되어 있는 게이트 전극, 상기 출력 제어신호가 입력되는 일 전극 및 제2 출력단에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터; 및
    상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제3 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제2 출력단에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 포함하고,
    상기 제1 출력단은 상기 복수의 주사 구동 블록 각각의 주사선에 연결되고, 상기 제2 출력단은 상기 복수의 주사 구동 블록 각각의 다음에 배열된 주사 구동 블록의 입력 신호 입력단에 연결되는 주사 구동 장치.
  2. 제1 항에 있어서,
    상기 제1 출력단으로 주사 신호가 출력될 때 상기 제2 출력단으로 다음에 배열된 주사 구동 블록의 입력 신호 입력단으로 입력되는 입력 신호를 출력하는 주사 구동 장치.
  3. 제2 항에 있어서,
    상기 제1 출력단으로 출력되는 주사 신호 및 상기 제2 출력단으로 출력되는 입력 신호는 동일한 파형으로 출력되는 주사 구동 장치.
  4. 제1 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 노드에 연결되어 있는 일 전극 및 상기 제1 출력단에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 더 포함하는 주사 구동 장치.
  5. 제4 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 출력 제어신호가 인가되는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함하는 주사 구동 장치.
  6. 제5 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 출력 제어신호가 입력되는 게이트 전극, 제1 전원 전압에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제5 트랜지스터를 더 포함하는 주사 구동 장치.
  7. 제6 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 입력 신호가 입력되는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제6 트랜지스터를 더 포함하는 주사 구동 장치.
  8. 제7 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제7 트랜지스터를 더 포함하는 주사 구동 장치.
  9. 제8 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 더 포함하는 주사 구동 장치.
  10. 제9 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제9 트랜지스터; 및
    상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제9 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제10 트랜지스터를 더 포함하는 주사 구동 장치.
  11. 제8 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 입력 신호가 입력되는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제8 트랜지스터; 및
    상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제8 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제9 트랜지스터를 더 포함하는 주사 구동 장치.
  12. 제11 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제10 트랜지스터; 및
    상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제10 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제11 트랜지스터를 더 포함하는 주사 구동 장치.
  13. 제7 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 제2 전원 전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제7 트랜지스터를 더 포함하는 주사 구동 장치.
  14. 제13 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 더 포함하는 주사 구동 장치.
  15. 제14 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 노드에 연결되어 있는 게이트 전극 및 상기 출력 제어신호가 인가되는 일 전극을 포함하는 제9 트랜지스터; 및
    상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제9 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제10 트랜지스터를 더 포함하는 주사 구동 장치.
  16. 제1 항 내지 제15 항 중 어느 한 항에 있어서,
    상기 복수의 주사 구동 블록 중 복수의 제1 주사 구동 블록의 제1 클록 신호 입력단 및 제2 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제3 클록 신호 입력단에는 제2 클록 신호가 입력되고,
    상기 복수의 주사 구동 블록 중 나머지 복수의 제2 주사 구동 블록의 제1 클록 신호 입력단 및 제2 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제1 클록 신호가 입력되는 주사 구동 장치.
  17. 제16 항에 있어서,
    상기 제2 클록 신호는 상기 제1 클록 신호의 듀티만큼 시프트된 신호인 주사 구동 장치.
  18. 제17 항에 있어서,
    상기 복수의 제1 주사 구동 블록의 입력 신호 입력단에는 앞서 배열된 제2 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 제2 주사 구동 블록의 구동 신호 입력단에는 앞서 배열된 제1 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  19. 제1 항 내지 제15 항 중 어느 한 항에 있어서,
    상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 제2 클록 신호가 입력되고, 제3 클록 신호 입력단에는 제3 클록 신호가 입력되고,
    상기 제2 클록 신호는 상기 제1 클록 신호가 1/2 듀티만큼 시프트된 신호이고, 상기 제3 클록 신호는 상기 제2 클록 신호가 1/2 듀티만큼 시프트된 신호인 주사 구동 장치.
  20. 제19 항에 있어서,
    상기 제1 주사 구동 블록에 뒤이어 배열된 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제3 클록 신호가 1/2 듀티만큼 시프트된 신호인 제4 클록 신호가 입력되는 주사 구동 장치.
  21. 제20 항에 있어서,
    상기 제2 주사 구동 블록에 뒤이어 배열된 제3 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제4 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제1 클록 신호가 입력되는 주사 구동 장치.
  22. 제21 항에 있어서,
    상기 제3 주사 구동 블록에 뒤이어 배열된 제4 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제4 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호가 입력되고, 제3 클록 신호 입력단에는 상기 제2 클록 신호가 입력되는 주사 구동 장치.
  23. 제1 노드, 제2 노드, 상기 제1 노드에 게이트 전극이 연결되고 출력 제어신호를 제1 출력단으로 전달하는 제1 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 제1 클록 신호를 상기 제1 출력단으로 전달하는 제2 트랜지스터, 상기 제1 노드에 게이트 전극이 연결되고 상기 출력 제어신호를 제2 출력단으로 전달하는 제3 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 상기 제1 클록 신호를 상기 제2 출력단으로 전달하는 제4 트랜지스터, 및 상기 제2 노드와 상기 제1 출력단에 연결되는 커패시터를 포함하는 주사 구동 블록을 복수개 포함하는 주사 구동 장치의 구동 방법에 있어서,
    상기 제1 클록 신호가 게이트 온 전압으로 변동하는 단계;
    상기 커패시터를 통한 부트스트랩에 의해 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 턴 온되는 단계;
    상기 제1 출력단으로 게이트 온 전압의 제1 클록 신호가 주사 신호로서 출력되는 단계; 및
    상기 제2 출력단으로 상기 게이트 온 전압의 제1 클록 신호가 다음에 배열된 주사 구동 블록의 입력 신호로서 출력되는 단계를 포함하는 주사 구동 장치의 구동 방법.
  24. 제23 항에 있어서,
    상기 제1 클록 신호가 게이트 온 전압으로 변동하기 이전에, 앞서 배열된 주사 구동 블록의 제2 출력단을 통해 출력되는 게이트 온 전압의 입력 신호가 상기 제2 노드에 인가되는 단계;
    상기 제2 노드의 게이트 온 전압에 의해 상기 제2 트랜지스터가 턴 온되고, 상기 제1 출력단으로 게이트 오프 전압의 제1 클록 신호가 주사 신호로 출력되는 단계; 및
    상기 커패시터가 상기 제2 노드의 게이트 온 전압 및 상기 출력단의 게이트 오프 전압으로 충전되는 단계를 더 포함하는 주사 구동 장치의 구동 방법.
  25. 제23 항에 있어서,
    상기 복수의 주사 구동 블록에 동시에 인가되는 게이트 온 전압의 출력 제어신호에 따라 상기 제1 노드의 전압이 변동하는 단계;
    상기 제1 노드의 전압 변동으로 상기 제1 트랜지스터가 턴 온되고 상기 제1 출력단으로 상기 게이트 온 전압의 출력 제어신호가 주사 신호로서 출력되는 단계; 및
    상기 제1 노드의 전압 변동으로 상기 제3 트랜지스터가 턴 온되고 상기 제2 출력단으로 상기 게이트 온 전압의 출력 제어신호가 다음에 배열된 주사 구동 블록의 입력 신호로 출력되는 단계를 포함하는 주사 구동 장치의 구동 방법.
  26. 제25 항에 있어서,
    상기 게이트 온 전압의 출력 제어신호에 따라 상기 제2 노드에 게이트 오프 전압을 전달하는 단계를 더 포함하는 주사 구동 장치의 구동 방법.
KR1020120043970A 2012-04-26 2012-04-26 주사 구동 장치 및 그 구동 방법 KR101878374B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120043970A KR101878374B1 (ko) 2012-04-26 2012-04-26 주사 구동 장치 및 그 구동 방법
US13/594,742 US8810552B2 (en) 2012-04-26 2012-08-24 Scan driving device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043970A KR101878374B1 (ko) 2012-04-26 2012-04-26 주사 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130120809A true KR20130120809A (ko) 2013-11-05
KR101878374B1 KR101878374B1 (ko) 2018-07-16

Family

ID=49476774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043970A KR101878374B1 (ko) 2012-04-26 2012-04-26 주사 구동 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8810552B2 (ko)
KR (1) KR101878374B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170122893A (ko) * 2016-04-27 2017-11-07 삼성디스플레이 주식회사 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
US10217414B2 (en) 2016-04-19 2019-02-26 Samsung Display Co., Ltd. Emission control driver and display device having the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
KR102174323B1 (ko) * 2014-05-27 2020-11-05 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20210062773A (ko) * 2019-11-21 2021-06-01 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103183A (ko) * 2006-04-18 2007-10-23 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20100082934A (ko) * 2009-01-12 2010-07-21 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20100083321A (ko) * 2009-01-13 2010-07-22 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20120019228A (ko) * 2010-08-25 2012-03-06 삼성모바일디스플레이주식회사 주사 구동 장치, 발광 구동 장치 및 그 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
JPH11242204A (ja) * 1998-02-25 1999-09-07 Sony Corp 液晶表示装置およびその駆動回路
KR100863502B1 (ko) 2002-07-02 2008-10-15 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR100916906B1 (ko) * 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 버퍼 및 그를 이용한 유기전계발광표시장치
KR101303736B1 (ko) 2008-07-07 2013-09-04 엘지디스플레이 주식회사 액정표시장치용 게이트드라이버
KR101108172B1 (ko) 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
JP5429815B2 (ja) 2010-04-05 2014-02-26 株式会社ジャパンディスプレイ シフトレジスタ回路
KR101769069B1 (ko) 2010-11-29 2017-08-18 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103183A (ko) * 2006-04-18 2007-10-23 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20100082934A (ko) * 2009-01-12 2010-07-21 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20100083321A (ko) * 2009-01-13 2010-07-22 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20120019228A (ko) * 2010-08-25 2012-03-06 삼성모바일디스플레이주식회사 주사 구동 장치, 발광 구동 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217414B2 (en) 2016-04-19 2019-02-26 Samsung Display Co., Ltd. Emission control driver and display device having the same
KR20170122893A (ko) * 2016-04-27 2017-11-07 삼성디스플레이 주식회사 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20130285888A1 (en) 2013-10-31
US8810552B2 (en) 2014-08-19
KR101878374B1 (ko) 2018-07-16

Similar Documents

Publication Publication Date Title
KR101917765B1 (ko) 표시장치를 위한 주사 구동 장치 및 그 구동 방법
KR101878374B1 (ko) 주사 구동 장치 및 그 구동 방법
US9886891B2 (en) Sensing driving circuit and display device including the same
US9812062B2 (en) Display apparatus and method of driving the same
KR101928506B1 (ko) 표시장치 및 그 구동 방법
KR101804315B1 (ko) 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
US9786384B2 (en) Display device
KR101760102B1 (ko) 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR101911872B1 (ko) 주사 구동 장치 및 그 구동 방법
US8395570B2 (en) Active matrix type display apparatus
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
KR20150096589A (ko) 구동 회로 및 이를 포함하는 표시 장치
KR20140020484A (ko) 주사 구동 장치 및 그 구동 방법
US9455698B2 (en) Gate driver and display device including the same
KR101891651B1 (ko) 주사 구동 장치 및 그 구동 방법
KR20130055253A (ko) 주사 구동 장치 및 그 구동 방법
KR20130074375A (ko) 발광표시장치
KR101879779B1 (ko) 표시 장치, 표시 장치의 검사 방법 및 표시 장치의 구동 방법
KR20160003364A (ko) 스캔 구동 장치 및 이를 이용한 표시 장치
KR101903567B1 (ko) 주사 구동 장치 및 그 구동 방법
KR102565388B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102380737B1 (ko) 구동 회로 및 이를 포함하는 표시 장치
KR20140052733A (ko) 주사 구동 장치 및 그 리페어 방법
KR102002530B1 (ko) 구동 장치, 이를 포함하는 표시 장치 및 그 구동 방법
US8928648B2 (en) Scan driving device, method for driving scan driving device, and method for managing defect of scan driving device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant