KR20120019228A

KR20120019228A - 주사 구동 장치, 발광 구동 장치 및 그 구동 방법

Info

Publication number: KR20120019228A
Application number: KR1020100082515A
Authority: KR
Inventors: 이왕조; 김형수; 최인호; 오춘열; 정호련; 정주현; 유명환; 김진우; 나오아키 코미야
Original assignee: 삼성모바일디스플레이주식회사
Priority date: 2010-08-25
Filing date: 2010-08-25
Publication date: 2012-03-06
Also published as: KR101768667B1; US9437141B2; US20120050251A1

Abstract

주사 구동 장치는 주사선에 주사 신호를 출력하는 출력단, 상기 출력단으로 전원의 전압을 전달하는 제1 트랜지스터, 상기 출력단으로 클록 신호를 전달하는 제2 트랜지스터, 및 상기 제2 트랜지스터를 턴-온시키는 게이트 온 전압이 형성되는 노드에 연결되는 게이트 전극, 상기 전원에 연결되는 일단 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 제3 트랜지스터를 포함하는 복수의 주사 구동 블록을 포함한다. 본 발명에 따른 주사 구동 장치는 주사 신호의 인가 시간이 길어지더라도 누설 전류의 영향을 줄일 수 있으며, 일정한 전압 레벨의 주사 신호를 출력할 수 있다.

Description

주사 구동 장치, 발광 구동 장치 및 그 구동 방법{Apparatus of scan driving, emission driving and driving method thereof}

본 발명은 주사 구동 장치, 발광 구동 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 누설 전류의 영향을 최소화할 수 있는 주사 구동 장치, 발광 구동 장치 및 그 구동 방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기발광 표시장치(Organic Light Emitting Display) 등이 있다.

평판 표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터선을 포함하고, 복수의 주사선 및 복수의 데이터선은 교차하면서 배열된다. 복수의 화소 각각은 대응하는 주사선 및 데이터선으로부터 전달되는 주사 신호 및 데이터 신호에 의해 구동된다.

평판 표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스 형 발광 표시장치와 액티브(Active) 매트릭스 형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스 형이 주류가 되고 있다.

액티브 매트릭스형 유기 발광 표시장치의 한 화소는 유기 발광 다이오드, 유기 발광 다이오드에 공급되는 전류량을 제어하는 구동 트랜지스터, 및 구동 트랜지스터로 유기 발광 다이오드의 발광량을 제어하는 데이터 신호를 전달하는 스위칭 트랜지스터를 포함한다.

유기 발광 다이오드가 발광하기 위해서는 구동 트랜지스터가 지속적으로 턴 온 상태를 유지해야 한다. 그리고 유기 발광 다이오드는 열화에 의해 저항이 증가될 수 있다. 대형 패널의 경우 구동 트랜지스터 간의 특성 편차가 존재하게 되고, 유기 발광 다이오드의 열화에 의한 저항 증가 및 구동 트랜지스터 간의 특성 편차에 의해 무라(mura)가 발생할 수 있다. 구동 트랜지스터의 특성 편차란 대형 패널을 구성하는 복수의 구동 트랜지스터간의 문턱전압 및 이동도 편차를 의미한다. 동일한 데이터 전압이 구동 트랜지스터의 게이트 전극에 전달되더라도, 복수의 구동 트랜지스터 간의 특성 편차에 따라 구동 트랜지스터에 흐르는 전류가 서로 다르다.

이러한 구동 트랜지스터 간의 특성 편차 및 유기 발광 다이오드의 열화에 의한 저항 편차를 보상하기 위하여 주기적 또는 사건 발생적으로 화소에 정해진 데이터 신호를 인가하고 각 화소의 화소 전류를 측정한다. 이때, 데이터 신호를 화소에 인가시키는 주사 신호 및 화소를 발광시키시는 발광 신호의 인가 시간이 길어진다. 주사 신호 및 발광 신호의 인가 시간이 길어지게 되면 주사 구동 장치와 발광 구동 장치는 누설 전류(leakage current)의 영향을 받을 수 있다. 이에 따라, 주사 신호 및 발광 신호의 전압이 정상적으로 출력되지 않을 수 있으며, 구동 트랜지스터 간의 특성 편차 및 유기 발광 다이오드의 열화에 의한 저항 편차가 제대로 보상되지 않을 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 누설 전류의 영향을 줄일 수 있는 주사 구동 장치, 발광 구동 장치 및 그 구동 방법을 제공함에 있다.

본 발명의 일 실시예에 따른 주사 구동 장치는 주사선에 주사 신호를 출력하는 출력단, 상기 출력단으로 전원의 전압을 전달하는 제1 트랜지스터, 상기 출력단으로 클록 신호를 전달하는 제2 트랜지스터, 및 상기 제2 트랜지스터를 턴-온시키는 게이트 온 전압이 형성되는 노드에 연결되는 게이트 전극, 상기 전원에 연결되는 일단 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 제3 트랜지스터를 포함하는 복수의 주사 구동 블록을 포함한다.

상기 제2 트랜지스터가 턴-온되어 상기 클록 신호가 상기 출력단으로 전달될 때, 상기 제3 트랜지스터가 턴-온되어 상기 전원 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴-오프시킬 수 있다.

상기 전원은 논리 하이 레벨의 전원이고 상기 제1 트랜지스터는 p-채널 전계 효과 트랜지스터일 수 있다.

상기 제2 트랜지스터 및 상기 제3 트랜지스터는 p-채널 전계 효과 트랜지스터일 수 있다.

상기 클록 신호는 논리 로우 레벨의 전압으로 상기 출력단으로 전달될 수 있다.

상기 복수의 주사 구동 블록은 순차적으로 배열되고, 상기 노드는 앞서 배열된 주사 구동 블록의 출력 신호 또는 주사 시작 신호가 인가되는 순차 입력단에 연결될 수 있다.

상기 제2 트랜지스터는 상기 노드에 연결되는 게이트 전극, 상기 클록 신호의 입력단에 연결되는 일단, 및 상기 출력단에 연결되는 타단을 포함할 수 있다.

상기 노드에 연결되는 일단 및 상기 제2 트랜지스터의 타단에 연결되는 타단을 포함하는 커패시터를 더 포함할 수 있다.

상기 커패시터는 상기 앞서 배열된 주사 구동 블록의 출력 신호 또는 상기 주사 시작 신호에 의해 충전되고, 상기 커패시터에 충전된 전압에 의해 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴-온될 수 있다.

본 발명의 다른 실시예에 따른 발광 구동 장치는 제1 순차 신호를 출력하는 제1 입력 블록, 제2 순차 신호를 출력하는 제2 입력 블록, 및 상기 제1 순차 신호 및 상기 제2 순차 신호를 전달받아 발광 신호를 출력하는 출력 블록을 포함하고, 상기 제1 입력 블록 및 상기 제2 입력 블록 중 적어도 어느 하나는 상기 제1 순차 신호 및 상기 제2 순차 신호 중 어느 하나를 상기 출력 블록으로 전달하는 출력단, 상기 출력단으로 전원의 전압을 전달하는 제1 트랜지스터, 상기 출력단으로 클록 신호를 전달하는 제2 트랜지스터, 및 상기 제2 트랜지스터를 턴-온시키는 게이트 온 전압이 형성되는 제1 노드에 연결되는 게이트 전극, 상기 전원에 연결되는 일단 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 제3 트랜지스터를 포함한다.

본 발명의 또 다른 실시예에 따른 복수의 주사 구동 블록을 포함하는 주사 구동 장치의 구동 방법은 주사 시작 신호 또는 앞서 배열된 주사 구동 블록의 출력 신호를 전달받아 커패시터를 충전하는 단계, 상기 커패시터에 충전된 전압으로 출력단으로 클록 신호를 전달하는 제1 트랜지스터를 턴-온시켜 상기 클록 신호를 상기 출력단으로 전달하는 단계, 및 상기 커패시터에 충전된 전압으로 제2 트랜지스터를 턴-온시켜 상기 출력단에 전원 전압을 전달하는 제3 트랜지스터의 게이트 전극에 상기 전원 전압을 인가하여 상기 제3 트랜지스터를 턴-오프시키는 단계를 포함한다.

상기 전원 전압은 논리 하이 레벨의 전압이고 상기 제3 트랜지스터는 p-채널 전계 효과 트랜지스터일 수 있다.

상기 제1 트랜지스터 및 상기 제2 트랜지스터는 p-채널 전계 효과 트랜지스터일 수 있다.

본 발명에 따른 주사 구동 장치는 주사 신호의 인가 시간이 길어지더라도 누설 전류의 영향을 줄일 수 있으며, 일정한 전압 레벨의 주사 신호를 출력할 수 있다. 본 발명의 따른 발광 구동 장치는 발광 신호의 인가 시간이 길어지더라도 누설 전류의 영향을 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 4는 도 3의 주사 구동 장치에 포함된 주사 구동 블록을 나타내는 회로도이다.
도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 발광 구동 장치의 구성을 나타내는 블록도이다.
도 7은 도 6의 발광 구동 장치에 포함된 발광 구동 블록을 나타내는 회로도이다.
도 8은 도 6의 발광 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치를 나타내는 블록도이다.

도 1을 참조하면, 유기발광 표시장치는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 발광 구동부(400) 및 표시부(500)를 포함한다.

신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 표시부(500) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어신호(CONT1), 데이터 제어신호(CONT2), 발광 제어신호(CONT3) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 주사 제어신호(CONT1)를 주사 구동부(200)에 전달한다. 신호 제어부(100)는 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 데이터 구동부(300)에 전달한다. 신호 제어부(100)는 발광 제어신호(CONT3)를 발광 구동부(400)에 전달한다.

표시부(500)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm), 복수의 발광선(E1~En) 및 복수의 신호선(S1~Sn, D1~Dm, E1~En)에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소(PX)를 포함한다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 복수의 발광선(E1~En)은 각 주사선(S1~Sn)에 대응되어 대략 행 방향으로 연장된다. 표시부(500)의 복수의 화소(PX)는 외부로부터 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다.

주사 구동부(200)는 복수의 주사선(S1~Sn)에 연결되고, 주사 제어신호(CONT1)에 따라 스위칭 트랜지스터(도2의 M1 참조)를 턴-온(turn on)시키는 게이트 온 전압(Von)과 턴-오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 복수의 주사선(S1~Sn)에 인가한다. 주사 구동부(200)는 복수의 화소(PX)에 데이터 신호가 인가되도록 주사 신호를 복수의 주사선(S1~Sn)에 인가한다.

주사 제어신호(CONT1)는 주사 시작 신호(SSP), 복수의 클록 신호(INT1, SCLK1, SCLK2)를 포함한다. 주사 시작 신호(SSP)는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키는 신호이다. 복수의 클록 신호는 각 주사선(S1~Sn)에서 주사 신호를 발생시키는 동기 신호이다.

주사 구동부(200)는 주사 제어신호(CONT1)에 포함된 신호들(SSP, INT1, SCLK1, SCLK2)에 따라 주사 신호를 복수의 주사선(S1~Sn)에 순차적으로 전달한다.

데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 영상 데이터 신호(DAT)에 따른 계조 전압을 선택한다. 데이터 구동부(300)는 데이터 제어신호(CONT2)에 따라 선택한 계조 전압을 데이터 신호로서 복수의 데이터선(D1~Dm)에 인가한다.

발광 구동부(400)는 복수의 발광선(E1~En)에 연결되고, 발광 제어신호(CONT3)에 따라 발광 트랜지스터(도2의 M3 참조)를 턴-온(turn on)시키는 게이트 온 전압(Von)과 턴-오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 발광 신호를 복수의 발광선(E1~En)에 인가한다.

발광 제어신호(CONT3)는 발광 시작 신호(FLMUP, FLMDN) 및 복수의 클록 신호(UPINT1, UPINT2, SCLK1, SCLK2)를 포함한다. 발광 시작 신호(FLMUP, FLMDN)는 한 프레임의 영상을 표시하기 위한 첫 번째 발광 신호를 발생시키는 신호이다. 복수의 클록 신호는 각 발광선(E1~En)에서 발광 신호를 발생시키는 동기 신호이다.

본 발명에 따른 유기발광 표시장치는 표시부(500)에 포함된 화소(PX)에 데이터 신호를 인가하는 주사 구간 및 모든 화소(PX)를 발광시키는 유지 구간을 포함하는 방식으로 구동할 수 있다. 발광 구동부(400)는 주사 기간 동안 복수의 발광선(E1~En)에 게이트 오프 전압을 인가하고, 유지 구간 동안 복수의 발광선(E1~En)에 게이트 온 전압을 인가한다.

도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.

도 2를 참조하면, 유기발광 표시장치의 화소(PX)는 유기발광 다이오드(OLED) 및 유기발광 다이오드(OLED)를 제어하기 위한 화소 회로(10)를 포함한다. 화소 회로(10)는 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 발광 트랜지스터(M3) 및 유지 커패시터(Cst)를 포함한다.

스위칭 트랜지스터(M1)는 주사선(Si)에 연결되는 게이트 전극, 데이터선(Dj)에 연결되는 일단 및 구동 트랜지스터(M2)의 게이트 전극에 연결되는 타단을 포함한다.

구동 트랜지스터(M2)는 스위칭 트랜지스터(M1)의 타단에 연결되는 게이트 전극, ELVDD 전원에 연결되는 일단 및 발광 트랜지스터(M3)의 일단에 연결되는 타단을 포함한다.

발광 트랜지스터(M3)는 발광선(Ei)에 연결되는 게이트 전극, 구동 트랜지스터(M2)의 타단에 연결되는 일단 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되는 타단을 포함한다.

유지 커패시터(Cst)는 구동 트랜지스터(M1)의 게이트전극에 연결되는 일단 및 구동 트랜지스터(M1)의 일단에 연결되는 타단을 포함한다. 유지 커패시터(Cst)는 구동 트랜지스터(M2)의 게이트 전극에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(M1)가 턴-오프된 뒤에도 이를 유지한다.

유기발광 다이오드(OLED)는 발광 트랜지스터(M3)의 타단에 연결되는 애노드 전극 및 ELVSS 전원에 연결되는 캐소드 전극을 포함한다.

스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 발광 트랜지스터(M3)는 p-채널 전계 효과 트랜지스터일 수 있다. 이때, 스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 발광 트랜지스터(M3)를 턴-온시키는 게이트 온 전압은 논리 로우 레벨 전압이고 턴-오프시키는 게이트 오프 전압은 논리 하이 레벨 전압이다.

여기서는 p-채널 전계 효과 트랜지스터를 나타내었으나, 스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 발광 트랜지스터(M3) 중 적어도 어느 하나는 n-채널 전계 효과 트랜지스터일 수 있으며, 이때 n-채널 전계 효과 트랜지스터를 턴-온시키는 게이트 온 전압은 논리 하이 레벨 전압이고 턴-오프시키는 게이트 오프 전압은 논리 로우 레벨 전압이다.

주사선(Si)으로 게이트 온 전압(Von)이 인가되면 스위칭 트랜지스터(M1)는 턴-온되고, 데이터선(Dj)으로 인가되는 데이터 신호는 턴-온된 스위칭 트랜지스터(M1)를 통해 유지 커패시터(Cst)의 일단으로 인가되어 유지 커패시터(Cst)를 충전시킨다. 구동 트랜지스터(M2)는 유지 커패시터(Cst)에 충전된 전압값에 대응하여 ELVDD 전원으로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어한다. 발광선(Ei)으로 게이트 온 전압이 인가되면 발광 트랜지스터(M3)는 턴-온되고, ELVDD 전원으로부터 구동 트랜지스터(M2)를 통하여 흐르는 전류가 유기발광 다이오드(OLED)로 흐른다. 유기발광 다이오드(OLED)는 구동 트랜지스터(M2)를 통하여 흐르는 전류량에 대응하는 빛을 생성한다.

유기발광 다이오드(OLED)는 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상을 표시한다. 이 경우에 일부 유기발광 다이오드(OLED)는 백색의 빛을 낼 수 있으며 이렇게 하면 휘도가 높아진다. 이와는 달리, 모든 화소(PX)의 유기발광 다이오드(OLED)가 백색의 빛을 낼 수 있으며, 일부 화소(PX)는 유기발광 다이오드(OLED)에서 나오는 백색광을 기본색광 중 어느 하나로 바꿔주는 색필터(미도시)를 더 포함할 수 있다.

상술한 구동 장치(100, 200, 300, 400) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(500) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(500)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 또는 신호선(S1~Sn, D1~Dm, E1~En)과 함께 표시부(500)에 집적될 수 있다.

도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.

도 3을 참조하면, 주사 구동 장치는 복수의 주사 신호를 생성하는 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)을 포함한다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 입력 신호를 입력받아 복수의 주사선(S1~Sn) 각각에 전달되는 출력 신호(OUT[1], OUT[2], OUT[3], OUT[4], ...)를 생성한다.

각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 입력 신호는 초기 신호(INT1), 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2), 및 주사 시작 신호(SST) 또는 인접한 주사 구동 블록의 출력 신호를 포함한다.

각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 초기 신호 입력단(INT), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 주사 시작 신호(SST) 또는 인접한 주사 구동 블록의 출력 신호가 입력되는 순차 입력단(IN) 및 신호 출력단(OUT)을 포함한다.

홀수 번째 주사 구동 블록(210_1, 210_3, ...)의 초기 신호 입력단(INT)은 초기 신호(INT1)의 배선에 연결되고, 제1 클록 신호 입력단(CLK1)은 제1 클록 신호(SCLK1)의 배선에 연결되고, 제2 클록 신호 입력단(CLK2)은 제2 클록 신호(SCLK2)의 배선에 연결된다. 짝수 번째 주사 구동 블록(210_2, 210_4, ...)의 초기 신호 입력단(INT)은 초기 신호(INT1)의 배선에 연결되고, 제1 클록 신호 입력단(CLK1)은 제2 클록 신호(SCLK2)의 배선에 연결되고, 제2 클록 신호 입력단(CLK2)은 제1 클록 신호(SCLK1)의 배선에 연결된다.

첫 번째 주사 구동 블록(210_1)의 순차 입력단(IN)에는 주사 시작 신호(SSP)가 인가되고, 나머지 주사 구동 블록(210_2, 210_3, 210_4, ...)의 순차 입력단(IN)에는 앞서 배열된 주사 구동 블록의 출력 신호가 입력된다.

각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 순차 입력단(IN), 초기 신호 입력단(INT), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2)으로 입력되는 신호에 따라 생성된 출력 신호(OUT[1], OUT[2], OUT[3], OUT[4], ...)를 신호 출력단(OUT)으로 출력한다.

이하, 주사 구동 블록이 출력하는 출력 신호는 별도의 언급이 없는 경우 스위칭 트랜지스터(M1)를 턴-온시키는 게이트 온 전압의 주사 신호를 의미한다.

첫 번째 주사 구동 블록(210_1)은 주사 시작 신호(SSP)를 입력받아 생성한 출력 신호 OUT[1]을 첫 번째 주사선(S1) 및 두 번째 주사 구동 블록(210_2)에 전달한다. 두 번째 주사 구동 블록(210_2)은 첫 번째 주사 구동 블록(210_1)의 출력 신호 OUT[1]을 입력받아 생성한 출력 신호 OUT[2]를 두 번째 주사선(S2) 및 세 번째 주사 구동 블록(210_3)에 전달한다. 이와 같이 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 순차적으로 게이트 온 전압의 주사 신호를 출력한다.

도 4는 도 3의 주사 구동 장치에 포함된 주사 구동 블록을 나타내는 회로도이다.

도 4를 참조하면, 주사 구동 블록은 복수의 입력단(IN, INT, CLK1, CLK2), 신호 출력단(OUT), 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17) 및 복수의 커패시터(C11, C12)를 포함한다. 복수의 입력단은 순차 입력단(IN), 초기 신호 입력단(INT), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2)을 포함한다.

제1 트랜지스터(M11)는 제2 노드(N12)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 신호 출력단(OUT)에 연결되는 타단을 포함한다. 제2 트랜지스터(M12)는 제1 노드(N11)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일단 및 신호 출력단(OUT)에 연결되는 타단을 포함한다. 제3 트랜지스터(M13)는 제2 노드(N12)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제1 노드(N11)에 연결되는 타단을 포함한다. 제4 트랜지스터(M14)는 초기 신호 입력단(INT)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다. 제5 트랜지스터(M15)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 순차 입력단(IN)에 연결되는 일단 및 제1 노드(N12)에 연결되는 타단을 포함한다. 제6 트랜지스터(M16)는 순차 입력단(IN)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다. 제7 트랜지스터(M17)는 제1 노드(N11)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다.

제1 커패시터(C11)는 제1 노드(N11)에 연결되는 일단 및 제2 트랜지스터(M12)의 타단에 연결되는 타단을 포함한다. 제2 커패시터(C12)는 VGH 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다.

제1 노드(N11)는 제2 트랜지스터(M12)의 게이트 전극, 제3 트랜지스터(M13)의 타단, 제5 트랜지스터(M15)의 타단, 제7 트랜지스터(M17)의 게이트 전극 및 제1 커패시터(C11)의 일단에 연결된다. 제2 노드(N12)는 제1 트랜지스터(M11)의 게이트 전극, 제3 트랜지스터(M13)의 게이트 전극, 제4 트랜지스터(M14)의 타단, 제6 트랜지스터(M16)의 타단, 제7 트랜지스터(M17)의 타단 및 제2 커패시터(C12)의 타단에 연결된다.

VGH 전원은 논리 하이 레벨의 전압을 가지는 전원이고, VGL 전원은 논리 로우 레벨의 전압을 가지는 전원이다.

복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17)를 턴-온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴-오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17) 중 적어도 어느 하나는 n-채널 전계 효과 트랜지스터일 수 있으며, 이때 n-채널 전계 효과 트랜지스터를 턴-온시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴-오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.

도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.

도 3 내지 5를 참조하면, t1~t2 구간에서, 주사 시작 신호(SSP)가 논리 로우 레벨의 전압으로 첫 번째 주사 구동 블록(210_1)의 순차 입력단(IN)에 인가된다. 이때, 초기 신호(INT1)는 논리 하이 레벨의 전압, 제1 클록 신호(SCLK1)는 논리 로우 레벨의 전압, 제2 클록 신호(SCLK2)는 논리 하이 레벨의 전압으로 인가된다. 첫 번째 주사 구동 블록(210_1)에서, 초기 신호(INT1)는 초기 신호 입력단(INT)에 인가되고, 제1 클록 신호(SCLK1)는 제1 클록 신호 입력단(CLK1)에 인가되고, 제2 클록 신호(SCLK2)는 제2 클록 신호 입력단(CLK2)에 인가된다. 논리 로우 레벨의 전압이 게이트 전극에 인가되는 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)가 턴-온된다. 턴-온된 제6 트랜지스터(M16)를 통하여 VGH 전원 전압이 제2 노드(N12)에 전달되고, 제2 노드(N12)는 논리 하이 레벨의 전압을 형성한다. 제2 노드(N12)에 게이트 전극이 연결된 제1 트랜지스터(M11)는 턴-오프된다. 턴-온된 제5 트랜지스터(M15)를 통하여 논리 로우 레벨의 주사 시작 신호(SSP)가 제1 노드(N11)에 전달된다. 제1 노드(N11)에 게이트 전극이 연결된 제2 트랜지스터(M12)는 턴-온되고, 턴-온된 제2 트랜지스터(M12)를 통하여 논리 하이 레벨의 제2 클록 신호(SCLK2)가 신호 출력단(OUT)으로 전달된다. 이때, 제1 커패시터(C11)는 일단에 논리 로우 레벨의 전압이 인가되고 타단에 논리 하이 레벨의 전압이 인가되어 충전된다.

VGH 전원에서 VGL 전원으로 흐르는 쇼트 전류를 방지하기 위해, 주사 시작 신호(SSP) 및 제1 클록 신호(SCLK1)는 t2 시점에서 논리 하이 레벨의 전압으로 전환되고, 제2 클록 신호(SCLK2)는 t3 시점에서 논리 로우 레벨의 전압으로 전환된다.

t3~t4 구간에서, 주사 시작 신호(SSP), 초기 신호(INT1) 및 제1 클록 신호(SCLK1)는 논리 하이 레벨의 전압으로 인가되고, 제2 클록 신호(SCLK2)가 논리 로우 레벨의 전압으로 인가된다. 첫 번째 주사 구동 블록(210_1)에서, 논리 하이 레벨의 전압이 게이트 전극에 인가되는 제4 트랜지스터(M14), 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)는 턴-오프된다. 이때, 제1 노드(N11)의 전압은 제1 커패시터(C11)에 충전된 전압에 의해 논리 로우 레벨의 전압을 형성한다. 제1 노드(N11)에 게이트 전극이 연결된 제2 트랜지스터(M12) 및 제7 트랜지스터(M17)가 턴-온된다. 턴-온된 제2 트랜지스터(M12)를 통하여 논리 로우 레벨의 제2 클록 신호(SCLK2)가 신호 출력단(OUT)으로 전달된다. 즉, 첫 번째 주사 구동 블록(210_1)은 논리 로우 레벨의 주사 신호를 출력한다.

신호 출력단(OUT)으로 논리 로우 레벨의 출력 신호(OUT[1])가 출력될 때, 제1 트랜지스터(M11)의 일단은 VGH 전원 전압이 인가되고 타단에는 논리 로우 레벨의 전압이 인가되는 상태이다. 제1 트랜지스터(M11)의 일단과 타단 간의 전압차에 의해 누설 전류가 흐를 수 있다. 제1 트랜지스터(M11)에서 흐르는 누설 전류에 의해 신호 출력단(OUT)의 출력 신호(OUT[1])의 레벨의 t3~t4 구간 동안 논리 로우 레벨의 전압으로 일정하게 유지 되지 않고 서서히 상승할 수 있다. 특히, 화소의 구동 트랜지스터의 특성 편차 및 유기 발광 다이오드의 저항 편차를 보상하는 과정에서 논리 로우 레벨의 주사 신호를 출력하는 구간이 길어지게 되면 누설 전류에 의해 주사 신호의 전압이 변화가 더욱 커질 수 있다.

본 발명에서는 논리 로우 레벨의 전압을 신호 출력단(OUT)으로 전달하는 동안 제7 트랜지스터(M17)가 턴-온되어 제1 트랜지스터(M11)에 누설 전류가 흐르는 것을 방지한다. t3~t4 구간에서, 제1 노드(N11)에 형성된 논리 로우 레벨의 전압이 제7 트랜지스터(M17)의 게이트 전극에 전달되어 제7 트랜지스터(M17)를 턴-온시킨다. 턴-온된 제7 트랜지스터(M17)를 통하여 VGH 전원 전압이 제1 트랜지스터(M11)의 게이트 전극에 전달된다. 제1 트랜지스터(M11)의 게이트 전극 및 일단에 VGH 전원 전압이 인가되므로, 제1 트랜지스터(M11)를 턴-오프 상태를 유지한다. 이에 따라, 제1 트랜지스터(M11)에 누설 전류가 흐르는 것을 방지할 수 있으며, 신호 출력단(OUT)에서 출력되는 주사 신호의 레벨을 일정하게 유지할 수 있다.

t4~t5 구간에서, 초기 신호(INT1)가 논리 로우 레벨의 전압으로 인가되고, 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 논리 하이 레벨의 전압으로 인가된다. 논리 로우 레벨의 전압이 게이트 전극에 인가되는 제4 트랜지스터(M14)가 턴-온된다. 턴-온된 제4 트랜지스터(M14)를 통하여 VGL 전원 전압이 제2 노드(N12)에 전달된다. 제2 노드(N12)에 게이트 전극이 연결된 제3 트랜지스터(M13) 및 제1 트랜지스터(M11)가 턴-온된다. 턴-온된 제3 트랜지스터(M13)를 통하여 VGH 전원 전압이 제1 노드(N11)에 전달되고, 제2 트랜지스터(M12)가 턴-오프된다. 턴-온된 제1 트랜지스터(M11)를 통하여 VGH 전원 전압이 신호 출력단(OUT)에 전달되어 출력된다.

첫 번째 주사 구동 블록(210_1)과 같이 나머지 주사 구동 블록들(210_2, 210_3, 210_4, ...)은 순차적으로 논리 로우 레벨의 주사 신호를 출력한다.

도 6은 본 발명의 일 실시예에 따른 발광 구동 장치의 구성을 나타내는 블록도이다.

도 6을 참조하면, 발광 구동 장치는 복수의 발광 구동 블록(410_1, 410_2, 410_3, ...)을 포함한다. 각 발광 구동 블록(410_1, 410_2, 410_3, ...)은 입력 신호를 입력받아 출력 신호(OUT[1], OUT[2], OUT[3], ...)를 생성한다.

입력 신호는 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2), 제1 초기 신호(UPINT1), 제2 초기 신호(DNINT1), 제1 프레임 시작 신호(FLMUP) 및 제2 프레임 시작 신호(FLMDN)를 포함한다.

각 발광 구동 블록(410_1, 410_2, 410_3, ...)은 제1 순차 입력단(INUP), 제2 순차 입력단(INDN), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제1 초기 신호 입력단(UPINT), 제2 초기 신호 입력단(DNINT), 제1 순차 출력단(UP), 제2 순차 출력단(DN) 및 신호 출력단(OUT)을 포함한다.

제1 클록 신호 입력단(CLK1) 및 제2 클록 신호 입력단(CLK2)에는 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 입력된다. 홀수 번째 발광 구동 블록(410_1, 410_3, ...)의 제1 클록 신호 입력단(CLK1)은 제1 클록 신호(SCLK1)의 배선에 연결되고, 제2 클록 신호 입력단(CLK2)은 제2 클록 신호(SCLK2)의 배선에 연결된다. 짝수 번째 발광 구동 블록(410_2, ...)의 제1 클록 신호 입력단(CLK1)은 제2 클록 신호(SCLK2)의 배선에 연결되고, 제2 클록 신호 입력단(CLK2)은 제1 클록 신호(SCLK1)의 배선에 연결된다.

제1 순차 입력단(INUP)에는 제1 프레임 시작 신호(FLMUP) 또는 앞서 배열된 인접한 발광 구동 블록의 제1 순차 출력단(UP)의 출력 신호가 입력된다. 제2 순차 입력단(INDN)에는 제2 프레임 시작 신호(FLMDN) 또는 앞서 배열된 인접한 발광 구동 블록의 제2 순차 출력단(DN)의 출력 신호가 입력된다. 첫 번째 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 제1 프레임 시작 신호(FLMUP)가 인가되고 제2 순차 입력단(INDN)에는 제2 프레임 시작 신호(FLMDN)가 인가된다. 나머지 발광 구동 블록(410_2, 410_3, ...)의 제1 순차 입력단(INUP)에는 앞서 배열된 발광 구동 블록의 제1 순차 출력단(UP)의 출력 신호가 인가되고, 제2 순차 입력단(INDN)에는 앞서 배열된 발광 구동 블록의 제2 순차 출력단(DN)의 출력 신호가 인가된다.

제1 초기 신호 입력단(UPINT)에는 다음으로 배열되는 발광 구동 블록의 제1 순차 출력단(UP)의 출력 신호가 인가되고, 제2 초기 신호 입력단(DNINT)에는 다음으로 배열되는 발광 구동 블록의 제2 순차 출력단(DN)의 출력 신호가 인가된다.

각 발광 구동 블록(410_1, 410_2, 410_3, ...)은 제1 순차 입력단(INUP), 제2 순차 입력단(INDN), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제1 초기 신호 입력단(UPINT) 및 제2 초기 신호 입력단(DNINT)으로 입력되는 신호에 따라 생성된 출력 신호(OUT[1], OUT[2], OUT[3], ...)를 신호 출력단(OUT)으로 출력한다.

도 7은 도 6의 발광 구동 장치에 포함된 발광 구동 블록을 나타내는 회로도이다.

도 7을 참조하면, 발광 구동 블록은 제1 입력 블록(411), 제2 입력 블록(412) 및 출력 블록(413)을 포함한다. 제1 입력 블록(411)은 제1 순차 입력단(INUP), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제1 초기 신호 입력단(UPINT), 제1 순차 출력단(UP), 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27) 및 복수의 커패시터(C21, C22)를 포함한다. 제2 입력 블록(412)은 제2 순차 입력단(INDN), 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제2 초기 신호 입력단(DNINT), 제2 순차 출력단(DN), 복수의 트랜지스터(M31, M32, M33, M34, M35, M36, M37) 및 복수의 커패시터(C31, C32)를 포함한다. 출력 블록(413)은 전형 신호 입력단(ESR), 신호 출력단(OUT), 복수의 트랜지스터(M41, M42, M43, M44, M45, M46, M47, M48) 및 복수의 커패시터(C41, C42)를 포함한다.

제1 입력 블록(411)에 있어서, 제1 트랜지스터(M21)는 제2 노드(N22)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제1 순차 출력단(UP)에 연결되는 타단을 포함한다. 제2 트랜지스터(M22)는 제1 노드(N21)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일단 및 제1 순차 출력단(UP)에 연결되는 타단을 포함한다. 제3 트랜지스터(M23)는 제2 노드(N22)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제1 노드(N21)에 연결되는 타단을 포함한다. 제4 트랜지스터(M24)는 제1 초기 신호 입력단(UPINT)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제5 트랜지스터(M25)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제1 순차 입력단(INUP)에 연결되는 일단 및 제1 노드(N21)에 연결되는 타단을 포함한다. 제6 트랜지스터(M26)는 제1 순차 입력단(INUP)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제7 트랜지스터(M27)는 제1 노드(N21)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제1 커패시터(C21)는 제1 노드(N21)에 연결되는 일단 및 제1 순차 출력단(UP)에 연결되는 타단을 포함한다. 제2 커패시터(C21)는 VGH 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제1 노드(N21)는 제2 트랜지스터(M22)의 게이트 전극, 제3 트랜지스터(M23)의 타단, 제5 트랜지스터(M25)의 타단, 제7 트랜지스터(M27)의 게이트 전극 및 제1 커패시터(C21)의 일단에 연결된다. 제2 노드(N22)는 제1 트랜지스터(M21)의 게이트 전극, 제3 트랜지스터(M23)의 게이트 전극, 제4 트랜지스터(M24)의 타단, 제6 트랜지스터(M26)의 타단, 제7 트랜지스터(M27)의 타단 및 제2 커패시터(C22)의 타단에 연결된다.

제2 입력 블록(412)에 있어서, 제1 트랜지스터(M31)는 제2 노드(N32)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 순차 출력단(DN)에 연결되는 타단을 포함한다. 제2 트랜지스터(M32)는 제1 노드(N31)에 연결되는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되는 일단 및 제2 순차 출력단(DN)에 연결되는 타단을 포함한다. 제3 트랜지스터(M33)는 제2 노드(N32)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제1 노드(N31)에 연결되는 타단을 포함한다. 제4 트랜지스터(M34)는 제2 초기 신호 입력단(DNINT)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 제2 노드(N32)에 연결되는 타단을 포함한다. 제5 트랜지스터(M35)는 제2 클록 신호 입력단(CLK2)에 연결되는 게이트 전극, 제2 순차 입력단(INDN)에 연결되는 일단 및 제1 노드(N31)에 연결되는 타단을 포함한다. 제6 트랜지스터(M36)는 제2 순차 입력단(INDN)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N32)에 연결되는 타단을 포함한다. 제7 트랜지스터(M37)는 제1 노드(N31)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N32)에 연결되는 타단을 포함한다. 제1 커패시터(C31)는 제1 노드(N31)에 연결되는 일단 및 제2 순차 출력단(DN)에 연결되는 타단을 포함한다. 제2 커패시터(C31)는 VGH 전원에 연결되는 일단 및 제2 노드(N32)에 연결되는 타단을 포함한다. 제1 노드(N31)는 제2 트랜지스터(M32)의 게이트 전극, 제3 트랜지스터(M33)의 타단, 제5 트랜지스터(M35)의 타단, 제7 트랜지스터(M37)의 게이트 전극 및 제1 커패시터(C31)의 일단에 연결된다. 제2 노드(N32)는 제1 트랜지스터(M31)의 게이트 전극, 제3 트랜지스터(M33)의 게이트 전극, 제4 트랜지스터(M34)의 타단, 제6 트랜지스터(M36)의 타단, 제7 트랜지스터(M37)의 타단 및 제2 커패시터(C32)의 타단에 연결된다.

출력 블록(413)에 있어서, 제1 트랜지스터(M41)는 제1 순차 출력단(UP)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제1 노드(N41)에 연결되는 타단을 포함한다. 제2 트랜지스터(M42)는 제1 순차 출력단(UP)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 제2 노드(N42)에 연결되는 타단을 포함한다. 제3 트랜지스터(M43)는 제2 순차 출력단(DN)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 제1 노드(N41)에 연결되는 타단을 포함한다. 제4 트랜지스터(M44)는 제1 노드(N41)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 제2 노드(N42)에 연결되는 타단을 포함한다. 제5 트랜지스터(M45)는 제2 노드(N42)에 연결되는 게이트 전극, VGH 전원에 연결되는 일단 및 신호 출력단(OUT)에 연결되는 타단을 포함한다. 제6 트랜지스터(M46)는 제1 노드(N41)에 연결되는 게이트 전극, VGL 전원에 연결되는 일단 및 신호 출력단(OUT)에 연결되는 타단을 포함한다. 제1 커패시터(C41)는 VGH 전원에 연결되는 일단 및 제2 노드(N42)에 연결되는 타단을 포함한다. 제2 커패시터(C42)는 제1 노드(N41)에 연결되는 일단 및 신호 출력단(OUT)에 연결되는 타단을 포함한다. 제1 노드(N41)는 제1 트랜지스터(M41)의 타단, 제3 트랜지스터(M43)의 타단, 제4 트랜지스터(M44)의 게이트 전극, 제6 트랜지스터(M16)의 게이트 전극 및 제2 커패시터(C42)의 일단에 연결된다. 제2 노드(N42)는 제2 트랜지스터(M42)의 타단, 제4 트랜지스터(M44)의 타단, 제5 트랜지스터(M45)의 게이트 전극 및 제1 커패시터(C41)의 타단에 연결된다.

복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M31, M32, M33, M34, M35, M36, M37, M41, M42, M43, M44, M45, M46, M47, M48)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M31, M32, M33, M34, M35, M36, M37, M41, M42, M43, M44, M45, M46, M47, M48)를 턴-온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴-오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M31, M32, M33, M34, M35, M36, M37, M41, M42, M43, M44, M45, M46, M47, M48) 중 적어도 어느 하나는 n-채널 전계 효과 트랜지스터일 수 있으며, 이때 n-채널 전계 효과 트랜지스터를 턴-온시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴-오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.

도 8은 도 6의 발광 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.

도 6 내지 8을 참조하면, 제1 프레임 시작 신호(FLMUP)는 t1~t2 구간에 논리 로우 레벨의 전압으로 인가되고, 제2 프레임 시작 신호(FLMDN)는 t4~t5 구간에 논리 로우 레벨의 전압으로 인가된다.

t1~t2 구간에서, 제1 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 논리 로우 레벨의 제1 프레임 시작 신호(FLMUP)가 입력되고, 제2 순차 입력단(INDN)에는 논리 하이 레벨의 제2 프레임 시작 신호(FLMDN)가 입력된다. 이때, 제1 클록 신호 입력단(CLK1)에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 논리 하이 레벨의 제2 클록 신호(SCLK2)가 입력된다.

t1~t2 구간에서 제1 발광 구동 블록(410_1)의 제1 입력 블록(411)에 있어서, 제5 트랜지스터(M25) 및 제6 트랜지스터(M26)가 턴-온된다. 턴-온된 제6 트랜지스터(M26)를 통하여 VGH 전원 전압이 제2 노드(N22)에 전달되고, 제1 트랜지스터(M21)가 턴-오프된다. 턴-온된 제5 트랜지스터(M25)를 통하여 논리 로우 레벨의 제1 프레임 시작 신호(FLMUP)가 제1 노드(N21)에 전달된다. 제1 노드(N21)의 논리 로우 레벨의 전압은 제2 트랜지스터(M22)를 턴-온시키고, 턴-온된 제2 트랜지스터(M22)를 통하여 논리 하이 레벨의 제2 클록 신호(SCLK2)가 제1 순차 출력단(UP)으로 전달된다. 이때, 제1 커패시터(C21)는 일단에 논리 로우 레벨의 전압이 인가되고 타단에 논리 하이 레벨의 전압이 인가되어 충전된다.

t2~t3 구간에서, 제1 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 논리 하이 레벨의 제1 프레임 시작 신호(FLMUP)가 입력되고, 제2 순차 입력단(INDN)에는 논리 하이 레벨의 제2 프레임 시작 신호(FLMDN)가 입력되고, 제1 클록 신호 입력단(CLK1)에는 논리 하이 레벨의 제1 클록 신호(SCLK1)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 논리 로우 레벨의 제2 클록 신호(SCLK2)가 입력된다.

t2~t3 구간에서 제1 발광 구동 블록(410_1)의 제1 입력 블록(411)에 있어서, 제5 트랜지스터(M25) 및 제6 트랜지스터(M26)가 턴-오프된다. 이때, 제1 노드(N21)에는 제1 커패시터(C21)에 충전된 전압에 의해 논리 로우 레벨의 전압에 형성된다. 제1 노드(N21)에 형성된 논리 로우 레벨의 전압에 의해 제2 트랜지스터(M22) 및 제7 트랜지스터(M27)가 턴-온된다. 턴-온된 제2 트랜지스터(M22)를 통하여 논리 로우 레벨의 제2 클록 신호(SCLK2)가 제1 순차 출력단(UP)에 전달된다. 즉, 제1 순차 출력단(UP)으로 논리 로우 레벨의 신호가 출력된다.

t2~t3 구간에서 제1 발광 구동 블록(410_1)의 출력 블록(413)에 있어서, 제1 순차 출력단(UP)에 전달되는 논리 로우 레벨의 전압은 제1 트랜지스터(M41) 및 제2 트랜지스터(M42)를 턴-온시킨다. 턴-온된 제1 트랜지스터(M41)를 통하여 VGH 전원 전압이 제1 노드(N41)에 전달되고, 턴-온된 제2 트랜지스터(M42)를 통하여 VGL 전원 전압이 제2 노드(N42)에 전달된다. 제1 노드(N41)의 논리 하이 레벨의 전압은 제4 트랜지스터(M44)를 턴-오프시킨다. 제2 노드(N42)의 논리 로우 레벨의 전압은 제5 트랜지스터(M45)를 턴-온시키고, 턴-온된 제5 트랜지스터(M45)를 통하여 VGH 전원 전압이 신호 출력단(OUT)으로 전달되어 출력된다. 이때, 제1 커패시터(C41)의 일단에는 VGH 전원 전압이 인가되고 타단에는 VGL 전원 전압이 인가되어 충전된다. 이와 같이, 제1 발광 구동 블록(410_1)은 t2~t3 구간에서 논리 하이 레벨의 출력 신호 OUT[1]을 출력한다.

한편, t2~t3 구간에서 제2 발광 구동 블록(410_2)의 제1 순차 입력단(INUP)에는 제1 발광 구동 블록(410_1)의 제1 순차 출력단(UP)에서 출력되는 논리 로우 레벨의 전압이 인가되고, 제1 클록 신호 입력단(CLK)에는 논리 하이 레벨의 제2 클록 신호(SCLKB)가 인가되고, 제2 클록 신호 입력단(CLKB)에는 논리 로우 레벨의 제1 클록 신호(SCLK)가 인가된다. 따라서, t2~t3 구간에서 제2 발광 구동 블록(410_2)은 t1~t2 구간에서의 제1 발광 구동 블록(410_1)에 입력되는 신호와 동일한 파형의 신호를 입력받아 동일하게 동작한다.

그리고 t3~t4 구간에서 제2 발광 구동 블록(410_2)은 t2~t3 구간에서의 제1 발광 구동 블록(410_1)에 입력되는 신호와 동일한 파형의 신호를 입력받아 동일하게 동작한다. 제2 발광 구동 블록(410_2)은 t3~t4 구간에서 제1 순차 출력단(UP)으로 논리 로우 레벨의 출력 신호를 출력한다. 즉, 제2 발광 구동 블록(410_2)은 제1 발광 구동 블록(410_1)과 1 수평 주기만큼 지연되어 동작한다. 즉, 제k 발광 구동 블록은 제k-1 발광 구동 블록과 1 수평 주기만큼 지연되어 동작한다.

t3~t4 구간에서, 제1 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 논리 하이 레벨의 제1 프레임 시작 신호(FLMUP)가 입력되고, 제2 순차 입력단(INDN)에는 논리 하이 레벨의 제2 프레임 시작 신호(FLMDN)가 입력되고, 제1 클록 신호 입력단(CLK1)에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 논리 하이 레벨의 제2 클록 신호(SCLK2)가 입력된다. 그리고 제1 초기 신호 입력단(UPINT)에는 제2 발광 구동 블록(410_2)의 제1 순차 출력단(UP)에서 출력되는 논리 로우 레벨의 신호가 입력된다.

t3~t4 구간에서 제1 발광 구동 블록(410_1)의 제1 입력 블록(411)에 있어서, 제6 트랜지스터(M26)는 턴-오프되고, 제5 트랜지스터(M25) 및 제4 트랜지스터(M24)가 턴-온된다. 턴-온된 제5 트랜지스터(M25)를 통하여 논리 하이 레벨의 제1 프레임 시작 신호(FLMUP)가 제1 노드(N21)에 전달되어 제2 트랜지스터(M22)를 턴-오프시킨다. 턴-온된 제4 트랜지스터(M24)를 통하여 VGL 전원 전압이 제2 노드(N22)에 전달된다. 제2 노드(N22)에 형성되는 논리 로우 레벨의 전압에 의해 제1 트랜지스터(M21) 및 제3 트랜지스터(M23)가 턴-온된다. 턴-온된 제3 트랜지스터(M23)를 통하여 VGH 전원 전압이 제1 노드(N21)에 전달된다. 턴-온된 제1 트랜지스터(M21)를 통하여 VGH 전원 전압이 제1 순차 출력단(UP)에 전달된다.

t3~t4 구간에서 제1 발광 구동 블록(410_1)의 출력 블록(413)에 있어서, 제1 트랜지스터(M41) 및 제2 트랜지스터(M42)는 턴-오프된다. 이때, 제1 커패시터(C41)에 충전된 전압에 의해 형성되는 제2 노드(N42)의 논리 로우 레벨의 전압은 제5 트랜지스터(M45)를 턴-온시키고, 턴-온된 제5 트랜지스터(M45)를 통하여 VGH 전원 전압이 신호 출력단(OUT)으로 전달된다. 즉, 제1 발광 구동 블록(410_1)은 t3~t4 구간에서 논리 하이 레벨의 출력 신호 OUT[1]을 출력한다.

t4~t5 구간에서, 제2 프레임 시작 신호(FLMDN)가 논리 로우 레벨의 전압으로 인가된다. 제1 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 논리 하이 레벨의 제1 프레임 시작 신호(FLMUP)가 인가되고, 제2 순차 입력단(INDN)에는 논리 로우 레벨의 제2 프레임 시작 신호(FLMDN)가 인가되고, 제1 클록 신호 입력단(CLK1)에는 논리 하이 레벨의 제1 클록 신호(SCLK1)가 인가되고, 제2 클록 신호 입력단(CLK2)에는 논리 로우 레벨의 제2 클록 신호(SCLK2)가 인가된다.

t4~t5 구간에서 제1 발광 구동 블록(410_1)의 제2 입력 블록(412)에 있어서, 제5 트랜지스터(M35) 및 제6 트랜지스터(M26)가 턴-온된다. 턴-온된 제6 트랜지스터(M36)를 통하여 VGH 전원 전압이 제2 노드(N32)에 전달되고, 턴-온된 제5 트랜지스터(M35)를 통하여 논리 로우 레벨의 제2 프레임 시작 신호(FLMDN)가 제1 노드(N31)에 전달된다. 제1 노드(N31)의 논리 로우 레벨의 전압에 의해 제2 트랜지스터(M32)가 턴-온되고, 턴-온된 제2 트랜지스터(M32)를 통하여 논리 하이 레벨의 제1 클록 신호(SCLK1)가 제2 순차 출력단(DN)에 전달된다. 이때, 제1 커패시터(C31)는 일단에 논리 로우 레벨의 전압이 인가되고 타단에 논리 하이 레벨의 전압이 인가되어 충전된다.

t4~t5 구간에서 제1 발광 구동 블록(410_1)의 출력 블록(413)은 제1 커패시터(C41)에 충전된 전압에 의해 턴-온된 제5 트랜지스터(M45)를 통하여 VGH 전원 전압을 신호 출력단(OUT)에 전달한다.

t5~t6 구간에서, 제1 발광 구동 블록(410_1)의 제1 순차 입력단(INUP)에는 논리 하이 레벨의 제1 프레임 시작 신호(FLMUP)가 입력되고, 제2 순차 입력단(INDN)에는 논리 하이 레벨의 제2 프레임 시작 신호(FLMDN)가 입력되고, 제1 클록 신호 입력단(CLK)에는 논리 로우 레벨의 제1 클록 신호(SCLK1)가 입력되고, 제2 클록 신호 입력단(CLK2)에는 논리 하이 레벨의 제2 클록 신호(SCLK2)가 입력된다.

t5~t6 구간에서, 제1 발광 구동 블록(410_1)의 제1 입력 블록(411)은 t3~t4 구간에서와 같이 논리 하이 레벨의 제2 클록 신호(SCLK2)를 제1 순차 출력단(UP)에 전달한다.

t5~t6 구간에서, 제1 발광 구동 블록(410_1)의 제2 입력 블록(412)에 있어서, 제1 커패시터(C31)에 충전된 전압에 의해 제1 노드(N31)에는 논리 로우 레벨의 전압이 형성되고, 제1 노드(N31)에 형성된 논리 로우 레벨의 전압에 의해 제2 트랜지스터(M32) 및 제7 트랜지스터(M37)가 턴-온된다. 턴-온된 제2 트랜지스터(M32)를 통하여 논리 로우 레벨의 제1 클록 신호(SCLK1)가 제2 순차 출력단(DN)에 전달된다.

t5~t6 구간에서, 제1 발광 구동 블록(410_1)의 출력 블록(413)에 있어서, 제1 순차 출력단(UP)의 논리 하이 레벨의 전압은 제1 트랜지스터(M41) 및 제2 트랜지스터(M42)를 턴-오프시키고, 제2 순차 출력단(DN)의 논리 로우 레벨의 전압은 제3 트랜지스터(M43)를 턴-온시킨다. 턴-온된 제3 트랜지스터(M43)를 통하여 VGL 전원 전압이 제1 노드(N41)에 전달되고, 제1 노드(N41)의 논리 로우 레벨의 전압은 제6 트랜지스터(M46)를 턴-온시킨다. 턴-온된 제6 트랜지스터(M46)를 통하여 VGL 전원 전압이 신호 출력단(OUT)으로 전달되어 출력된다. 즉, 제1 발광 구동 블록(410_1)은 t5~t6 구간에서 논리 로우 레벨의 출력 신호 OUT[1]을 출력한다.

이와 같이, 제1 발광 구동 블록(410_1)은 t2~t5 구간 동안 논리 하이 레벨, t5 시점부터 논리 로우 레벨의 출력 신호 OUT[1]을 출력한다. 나머지 발광 구동 블록들(410_2, 410_3, ...)은 앞서 배열된 발광 구동 블록보다 t1 만큼 지연되어 순차적으로 출력 신호를 출력한다.

한편, 전형 신호 입력단(ESR)에 게이트 온 전압의 전형 신호가 인가되면, 출력 블록(413)의 제7 트랜지스터(M47) 및 제8 트랜지스터(M48)가 턴-온된다. 턴-온된 제7 트랜지스터(M47)를 통해 VGH 전원 전압이 제1 노드(N41)에 전달되고, 턴-온된 제8 트랜지스터(M48)를 통해 VGL 전원 전압이 제2 노드(N42)에 전달된다. 제1 노드(N41)에 게이트 전극이 연결된 제6 트랜지스터(M46)는 턴-오프되고, 제2 노드(N42)에 게이트 전극이 연결된 제5 트랜지스터(M45)가 턴-온된다. 턴-온된 제5 트랜지스터(M45)를 통하여 VGH 전원 전압이 신호 출력단(OUT)에 전달된다. 즉, 게이트 온 전압의 전형 신호가 전형 신호 입력단(ESR)에 인가되면, 제1 입력 블록(411) 및 제2 입력 블록(412)으로부터 전달되는 신호와 상관없이 논리 하이 레벨의 신호가 출력된다.

제1 입력 블록(411)에서 논리 로우 레벨의 전압을 제1 순차 출력단(UP)으로 전달할 때(t2~t3 구간), 제1 입력 블록(411)의 제1 트랜지스터(M21)에서 누설 전류가 흐를 수 있다. 제1 트랜지스터(M21)에 흐르는 누설 전류에 의해 제1 순차 출력단(UP)의 출력 신호의 레벨이 논리 로우 레벨의 전압으로 일정하게 유지되지 않고 서서히 상승할 수 있다. 그리고 제2 입력 블록(412)에서 논리 로우 레벨의 전압을 제2 순차 출력단(DN)으로 전달할 때(t5~t6 구간), 제2 입력 블록(412)의 제1 트랜지스터(M31)에 누설 전류가 흐를 수 있으며, 누설 전류에 의해 제2 순차 출력단(DN)의 출력 신호의 레벨이 논리 로우 레벨의 전압으로 일정하게 유지되지 않고 서서히 상승할 수 있다.

본 발명에서는 제1 입력단(411)에서 논리 로우 레벨의 전압이 제1 순차 출력단(UP)으로 전달되는 동안 제7 트랜지스터(M27)가 턴-온되어 제1 트랜지스터(M21)에 누설 전류가 흐르는 것을 방지한다. 제7 트랜지스터(M27)가 턴-온되면, VGH 전원 전압이 제1 트랜지스터(M21)의 게이트 전극에 전달되어 제1 트랜지스터(M21)에 누설 전류가 흐르는 것이 방지된다.

또한, 제2 입력단(412)에서 논리 로우 레벨의 전압이 제2 순차 출력단(DN)으로 전달되는 동안 제7 트랜지스터(M37)가 턴-온되어 제1 트랜지스터(M21)에 누설 전류가 흐르는 것을 방지한다.

이에 따라, 제1 순차 출력단(UP) 및 제2 순차 출력단(DN)에서 출력되는 신호의 레벨을 일정하게 유지할 수 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
400 : 발광 구동부
500 : 표시부
210 : 주사 구동 블록
410 : 발광 구동 블록
411 : 제1 입력 블록
412 : 제2 입력 블록
413 : 출력 블록

Claims

주사선에 주사 신호를 출력하는 출력단;
상기 출력단으로 전원의 전압을 전달하는 제1 트랜지스터;
상기 출력단으로 클록 신호를 전달하는 제2 트랜지스터; 및
상기 제2 트랜지스터를 턴-온시키는 게이트 온 전압이 형성되는 노드에 연결되는 게이트 전극, 상기 전원에 연결되는 일단 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 제3 트랜지스터를 포함하는 복수의 주사 구동 블록을 포함하는 주사 구동 장치.
제1 항에 있어서,
상기 제2 트랜지스터가 턴-온되어 상기 클록 신호가 상기 출력단으로 전달될 때, 상기 제3 트랜지스터가 턴-온되어 상기 전원 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴-오프시키는 주사 구동 장치.
제2 항에 있어서,
상기 전원은 논리 하이 레벨의 전원이고 상기 제1 트랜지스터는 p-채널 전계 효과 트랜지스터인 주사 구동 장치.
제3 항에 있어서,
상기 제2 트랜지스터 및 상기 제3 트랜지스터는 p-채널 전계 효과 트랜지스터인 주사 구동 장치.
제3 항에 있어서,
상기 클록 신호는 논리 로우 레벨의 전압으로 상기 출력단으로 전달되는 주사 구동 장치.
제1 항에 있어서,
상기 복수의 주사 구동 블록은 순차적으로 배열되고, 상기 노드는 앞서 배열된 주사 구동 블록의 출력 신호 또는 주사 시작 신호가 인가되는 순차 입력단에 연결되는 주사 구동 장치.
제6 항에 있어서, 상기 제2 트랜지스터는
상기 노드에 연결되는 게이트 전극;
상기 클록 신호의 입력단에 연결되는 일단; 및
상기 출력단에 연결되는 타단을 포함하는 주사 구동 장치.
제7 항에 있어서,
상기 노드에 연결되는 일단 및 상기 제2 트랜지스터의 타단에 연결되는 타단을 포함하는 커패시터를 더 포함하는 주사 구동 장치.
제8 항에 있어서,
상기 커패시터는 상기 앞서 배열된 주사 구동 블록의 출력 신호 또는 상기 주사 시작 신호에 의해 충전되고, 상기 커패시터에 충전된 전압에 의해 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴-온되는 주사 구동 장치.
제1 순차 신호를 출력하는 제1 입력 블록;
제2 순차 신호를 출력하는 제2 입력 블록; 및
상기 제1 순차 신호 및 상기 제2 순차 신호를 전달받아 발광 신호를 출력하는 출력 블록을 포함하고,
상기 제1 입력 블록 및 상기 제2 입력 블록 중 적어도 어느 하나는
상기 제1 순차 신호 및 상기 제2 순차 신호 중 어느 하나를 상기 출력 블록으로 전달하는 출력단;
상기 출력단으로 전원의 전압을 전달하는 제1 트랜지스터;
상기 출력단으로 클록 신호를 전달하는 제2 트랜지스터; 및
상기 제2 트랜지스터를 턴-온시키는 게이트 온 전압이 형성되는 제1 노드에 연결되는 게이트 전극, 상기 전원에 연결되는 일단 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 제3 트랜지스터를 포함하는 발광 구동 장치.
제10 항에 있어서,
상기 제2 트랜지스터가 턴-온되어 상기 클록 신호가 상기 출력단으로 전달될 때, 상기 제3 트랜지스터가 턴-온되어 상기 전원 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴-오프시키는 발광 구동 장치.
제11 항에 있어서,
상기 전원은 논리 하이 레벨의 전원이고 상기 제1 트랜지스터는 p-채널 전계 효과 트랜지스터인 발광 구동 장치.
제12 항에 있어서,
상기 제2 트랜지스터 및 상기 제3 트랜지스터는 p-채널 전계 효과 트랜지스터인 발광 구동 장치.
제12 항에 있어서,
상기 클록 신호는 논리 로우 레벨의 전압으로 상기 출력단으로 전달되는 발광 구동 장치.
제10 항에 있어서, 상기 제2 트랜지스터는
상기 노드에 연결되는 게이트 전극;
상기 클록 신호의 입력단에 연결되는 일단; 및
상기 출력단에 연결되는 타단을 포함하는 발광 구동 장치.
제15 항에 있어서,
상기 노드에 연결되는 일단 및 상기 제2 트랜지스터의 타단에 연결되는 타단을 포함하는 커패시터를 더 포함하는 발광 구동 장치.
제16 항에 있어서,
상기 커패시터는 상기 앞서 배열된 주사 구동 블록의 출력 신호 또는 상기 주사 시작 신호에 의해 충전되고, 상기 커패시터에 충전된 전압에 의해 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴-온되는 발광 구동 장치.
복수의 주사 구동 블록을 포함하는 주사 구동 장치의 구동 방법에 있어서,
주사 시작 신호 또는 앞서 배열된 주사 구동 블록의 출력 신호를 전달받아 커패시터를 충전하는 단계;
상기 커패시터에 충전된 전압으로 출력단으로 클록 신호를 전달하는 제1 트랜지스터를 턴-온시켜 상기 클록 신호를 상기 출력단으로 전달하는 단계; 및
상기 커패시터에 충전된 전압으로 제2 트랜지스터를 턴-온시켜 상기 출력단에 전원 전압을 전달하는 제3 트랜지스터의 게이트 전극에 상기 전원 전압을 인가하여 상기 제3 트랜지스터를 턴-오프시키는 단계를 포함하는 주사 구동 장치의 구동 방법.
제18 항에 있어서,
상기 전원 전압은 논리 하이 레벨의 전압이고 상기 제3 트랜지스터는 p-채널 전계 효과 트랜지스터인 주사 구동 장치의 구동 방법.
제19 항에 있어서,
상기 제1 트랜지스터 및 상기 제2 트랜지스터는 p-채널 전계 효과 트랜지스터인 주사 구동 장치의 구동 방법.
제20 항에 있어서,
상기 클록 신호는 논리 로우 레벨의 전압으로 상기 출력단으로 전달되는 주사 구동 장치의 구동 방법.