KR101928506B1

KR101928506B1 - 표시장치 및 그 구동 방법

Info

Publication number: KR101928506B1
Application number: KR1020120074176A
Authority: KR
Inventors: 김민철; 김인환; 전병근
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-07-06
Filing date: 2012-07-06
Publication date: 2018-12-13
Also published as: TW201403574A; KR20140006671A; US20140009456A1; CN103531101A; US9208715B2

Abstract

표시장치는 k 번째 홀수 라인의 화소에 k-1 번째 홀수 라인의 주사신호 및 k 번째 홀수 라인의 주사신호를 인가하고, k 번째 짝수 라인의 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 주사 신호 및 k 번째 짝수 라인의 주사신호를 인가하는 주사 구동부(k는 2 이상의 정수), 및 상기 k 번째 홀수 라인의 주사신호에 대응하여 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 연결된 데이터선에 k 번째 홀수 라인의 제1 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제2 데이터 신호를 인가하는 데이터 구동부를 포함하고, 상기 k 번째 홀수 라인의 주사신호에 따라 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소의 구동 트랜지스터의 문턱전압이 보상된다.

Description

표시장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시장치 및 그 구동 방법에 관한 것이다.

표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터선을 포함하고, 복수의 주사선 및 복수의 데이터선은 교차하면서 배열된다. 복수의 화소 각각은 대응하는 주사선 및 데이터선으로부터 전달되는 주사신호 및 데이터 신호에 의해 구동된다.

최근에는 표시 패널이 대형화되는 추세에 있으며, 표시 패널의 대형화에 따라 고속 구동이 요구되고 있다. 즉, 표시 패널이 대형화될수록 복수의 화소에 더욱 빠르게 데이터가 기입되어야 한다.

데이터 기입 시간이 짧아짐에 따라 복수의 화소 각각에 포함된 구동 트랜지스터의 문턱전압이 충분히 보상되지 않게 될 수 있다. 구동 트랜지스터의 문턱전압이 충분히 보상되지 않으면, 저계조 이미지에서 문턱전압 산포에 의한 얼룩이 발생할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 고속 구동에서 구동 트랜지스터의 문턱전압 보상을 위한 시간을 충분히 확보할 수 있는 표시장치 및 그 구동 방법을 제공함에 있다.

본 발명의 일 실시예에 따른 표시장치는 k 번째 홀수 라인의 화소에 k-1 번째 홀수 라인의 주사신호 및 k 번째 홀수 라인의 주사신호를 인가하고, k 번째 짝수 라인의 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 주사 신호 및 k 번째 짝수 라인의 주사신호를 인가하는 주사 구동부(k는 2 이상의 정수), 및 상기 k 번째 홀수 라인의 주사신호에 대응하여 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 연결된 데이터선에 k 번째 홀수 라인의 제1 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제2 데이터 신호를 인가하는 데이터 구동부를 포함하고, 상기 k 번째 홀수 라인의 주사신호에 따라 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소의 구동 트랜지스터의 문턱전압이 보상된다.

상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소는 상기 k-1 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 게이트 전압이 리셋될 수 있다.

상기 k 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호가 상기 k 번째 홀수 라인의 화소에 입력될 수 있다.

상기 k 번째 짝수 라인의 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호가 상기 k 번째 짝수 라인의 화소에 입력될 수 있다.

상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 k 번째 발광신호를 인가하여 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소를 동시에 발광시키는 발광 구동부를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 화소는, 상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 스위칭 트랜지스터, 및 상기 k 번째 홀수 라인의 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터를 포함할 수 있다.

상기 k 번째 홀수 라인의 화소는, 상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 화소는, 상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 화소는, 상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 저장하는 유지 커패시터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 화소는, 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제1 발광 트랜지스터, 및 싱기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제2 발광 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 화소는, 상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 제1 스위칭 트랜지스터, 상기 k 번째 홀수 라인의 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터, 상기 k 번째 짝수 라인의 주사신호에 의해 턴 온되어 상기 제2 데이터 신호를 상기 구동 트랜지스터의 게이트 전극에 전달하는 제2 스위칭 트랜지스터, 및 상기 구동 트랜지스터의 게이트 전극과 상기 제2 스위칭 트랜지스터 사이에 구비되는 제1 커패시터를 포함할 수 있다.

상기 k 번째 짝수 라인의 화소는, 상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 화소는, 상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 화소는, 상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 저장하는 제2 커패시터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 화소는, 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제1 발광 트랜지스터, 및 상기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제2 발광 트랜지스터를 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 표시장치는 k 번째 홀수 라인의 제1 화소에 k-1 번째 홀수 라인의 주사신호 및 k 번째 홀수 라인의 제1 주사신호를 인가하고, k 번째 홀수 라인의 제2 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 홀수 라인의 제2 주사신호를 인가하고, k 번째 짝수 라인의 제3 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 짝수 라인의 제3 주사 신호를 인가하고, k 번째 짝수 라인의 제4 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 짝수 라인의 제4 주사 신호를 인가하는 주사 구동부(k는 2 이상의 정수), 및 상기 k 번째 홀수 라인의 제1 주사신호에 대응하여 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 연결된 데이터선에 k 번째 홀수 라인의 제1 데이터 신호를 인가하고, 상기 k 번째 홀수 라인의 제2 주사신호에 대응하여 상기 데이터선에 k 번째 홀수 라인의 제2 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 제3 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제3 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 제4 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제4 데이터 신호를 인가하는 데이터 구동부를 포함하고, 상기 k 번째 홀수 라인의 제1 주사신호에 따라 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소의 구동 트랜지스터의 문턱전압이 보상된다.

상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소는 상기 k-1 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 게이트 전압이 리셋될 수 있다.

상기 k 번째 홀수 라인의 제1 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호가 상기 k 번째 홀수 라인의 제1 화소에 입력될 수 있다.

상기 k 번째 홀수 라인의 제2 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호가 상기 k 번째 홀수 라인의 제2 화소에 입력될 수 있다.

상기 k 번째 짝수 라인의 제3 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호가 상기 k 번째 짝수 라인의 제3 화소에 입력될 수 있다.

상기 k 번째 짝수 라인의 제4 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호가 상기 k 번째 짝수 라인의 제4 화소에 입력될 수 있다.

상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 k 번째 발광신호를 인가하여 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소를 동시에 발광시키는 발광 구동부를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제1 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 스위칭 트랜지스터, 및 상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터를 포함할 수 있다.

상기 k 번째 홀수 라인의 제1 화소는, 상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제1 화소는, 상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 저장하는 유지 커패시터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제1 화소는, 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제1 발광 트랜지스터, 및 상기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제2 발광 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제1 화소는, 상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제2 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제2 구동 트랜지스터, 상기 k 번째 홀수 라인의 제2 주사신호에 의해 턴 온되어 상기 제2 데이터 신호를 상기 제2 구동 트랜지스터의 게이트 전극에 전달하는 제2 스위칭 트랜지스터, 상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 스위칭 트랜지스터 사이에 구비되는 제1 커패시터, 및 상기 제2 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제2 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 저장하는 제2 커패시터를 포함할 수 있다.

상기 k 번째 홀수 라인의 제2 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제2 구동 트랜지스터를 다이오드 연결시키는 제2 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 홀수 라인의 제2 화소는, 상기 k 번째 발광신호에 의해 상기 제2 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제2 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제3 발광 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 제3 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제3 구동 트랜지스터, 상기 k 번째 짝수 라인의 제3 주사신호에 의해 턴 온되어 상기 제3 데이터 신호를 상기 제3 구동 트랜지스터의 게이트 전극에 전달하는 제3 스위칭 트랜지스터, 상기 제3 구동 트랜지스터의 게이트 전극과 상기 제3 스위칭 트랜지스터 사이에 구비되는 제3 커패시터, 및 상기 제3 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제3 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호를 저장하는 제4 커패시터를 포함할 수 있다.

상기 k 번째 짝수 라인의 제3 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제2 구동 트랜지스터를 다이오드 연결시키는 제3 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 제3 화소는, 상기 k 번째 발광신호에 의해 상기 제3 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제3 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제4 발광 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 제4 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제4 구동 트랜지스터, 상기 k 번째 짝수 라인의 제4 주사신호에 의해 턴 온되어 상기 제4 데이터 신호를 상기 제4 구동 트랜지스터의 게이트 전극에 전달하는 제4 스위칭 트랜지스터, 상기 제4 구동 트랜지스터의 게이트 전극과 상기 제4 스위칭 트랜지스터 사이에 구비되는 제5 커패시터, 및 상기 제4 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제4 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호를 저장하는 제6 커패시터를 포함할 수 있다.

상기 k 번째 짝수 라인의 제4 화소는, 상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제4 구동 트랜지스터를 다이오드 연결시키는 제4 보상 트랜지스터를 더 포함할 수 있다.

상기 k 번째 짝수 라인의 제4 화소는, 상기 k 번째 발광신호에 의해 상기 제4 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제4 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제5 발광 트랜지스터를 더 포함할 수 있다.

본 발명의 또 다른 실시예에 따른 복수의 화소를 포함하는 표시장치의 구동방법은 제1 화소 및 제2 화소에 제1 주사신호를 인가하여 상기 제1 화소 및 제2 화소 각각에 포함된 구동 트랜지스터의 게이트 전압을 리셋하는 단계, 상기 제1 화소에 제2 주사신호 및 제1 데이터 신호를 인가하여 상기 제1 화소에 포함된 제1 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 상기 제1 화소에 기입하는 단계, 상기 제2 화소에 상기 제2 주사신호 및 상기 제1 데이터 신호를 인가하여 상기 제2 화소에 포함된 제2 구동 트랜지스터의 문턱전압을 보상하는 단계, 상기 제2 화소에 제3 주사신호 및 제2 데이터 신호를 인가하여 상기 제2 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 상기 제2 화소에 기입하는 단계, 및 상기 제1 화소 및 제2 화소에 발광신호를 인가하여 동시에 발광시키는 단계를 포함한다.

상기 제1 화소는 k 번째 홀수 라인의 화소이고(k는 2 이상의 정수), 상기 제2 화소는 k 번째 짝수 라인의 화소이고, 상기 제1 주사신호는 k-1 번째 홀수 라인의 주사신호일 수 있다.

상기 제2 주사신호는 k 번째 홀수 라인의 주사신호이고, 상기 제3 주사신호는 k 번째 짝수 라인의 주사신호일 수 있다.

상기 제1 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 상기 제1 화소에 기입하는 단계는, 상기 제2 주사신호에 따라 상기 제1 구동 트랜지스터를 다이오드 연결시키고 상기 제1 구동 트랜지스터를 통해 상기 제1 데이터 신호를 전달하는 단계를 포함할 수 있다.

상기 제2 구동 트랜지스터의 문턱전압을 보상하는 단계는, 상기 제2 주사신호에 따라 상기 제2 구동 트랜지스터를 다이오드 연결시키고 상기 제2 구동 트랜지스터를 통해 상기 제1 데이터 신호를 전달하는 단계를 포함할 수 있다.

상기 제2 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 상기 제2 화소에 기입하는 단계는, 상기 제2 구동 트랜지스터의 게이트 전극에 연결된 커패시터에 상기 제2 데이터 신호를 인가하고, 상기 커패시터에 의한 커플링에 의해 상기 제2 데이터 신호가 상기 제2 구동 트랜지스터의 게이트 전극에 기입되는 단계를 포함할 수 있다.

상기 제1 화소 및 제2 화소에 발광신호를 인가하여 동시에 발광시키는 단계는, 상기 제1 화소에 포함된 제1 유기발광 다이오드와 상기 제1 구동 트랜지스터 사이에 구비된 제1 발광 트랜지스터 및 상기 제1 구동 트랜지스터와 제1 전원전압 사이에 구비된 제2 발광 트랜지스터를 턴 온시켜 상기 제1 유기발광 다이오드를 발광시키는 단계, 및 상기 제2 화소에 포함된 제2 유기발광 다이오드와 상기 제2 구동 트랜지스터 사이에 구비된 제3 발광 트랜지스터 및 상기 제2 구동 트랜지스터와 상기 제1 전원전압 사이에 구비된 제4 발광 트랜지스터를 턴 온시켜 상기 제2 유기발광 다이오드를 발광시키는 단계를 포함할 수 있다.

상기 구동 트랜지스터의 게이트 전압을 리셋하는 단계는, 상기 제1 주사신호를 제3 화소 및 제4 화소에 인가하여 상기 제3 화소 및 제4 화소 각각에 포함된 구동 트랜지스터의 게이트 전압을 리셋하는 단계를 포함할 수 있다.

상기 제3 화소에 상기 제2 주사신호 및 상기 제1 데이터 신호를 인가하여 상기 제3 화소에 포함된 제3 구동 트랜지스터의 문턱전압을 보상하는 단계, 및 상기 제4 화소에 상기 제2 주사신호 및 상기 제1 데이터 신호를 인가하여 상기 제4 화소에 포함된 제4 구동 트랜지스터의 문턱전압을 보상하는 단계를 더 포함할 수 있다.

상기 제3 화소에 제4 주사신호 및 제3 데이터 신호를 인가하여 상기 제3 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호를 상기 제3 화소에 기입하는 단계, 및 상기 제4 화소에 제5 주사신호 및 제4 데이터 신호를 인가하여 상기 제4 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호를 상기 제4 화소에 기입하는 단계를 더 포함할 수 있다.

상기 제1 화소 및 상기 제2 화소는 k 번째 홀수 라인의 화소이고, 상기 제3 화소 및 상기 제4 화소는 k 번째 짝수 라인의 화소이고, 상기 제1 주사신호는 k-1 번째 홀수 라인의 주사신호일 수 있다.

상기 제2 주사신호는 상기 제1 화소에 포함된 스위칭 트랜지스터를 턴 온시키는 주사신호이고, 상기 제3 주사신호는 상기 제2 화소에 포함된 스위칭 트랜지스터를 턴 온시키는 주사신호이고, 상기 제4 주사신호는 상기 제3 화소에 포함된 스위칭 트랜지스터를 턴 온시키는 주사신호이고, 상기 제5 주사신호는 상기 제4 화소에 포함된 스위칭 트랜지스터를 턴 온시키는 주사신호일 수 있다.

상기 제3 구동 트랜지스터의 문턱전압을 보상하는 단계는, 상기 제2 주사신호에 따라 상기 제3 구동 트랜지스터를 다이오드 연결시키고 상기 제3 구동 트랜지스터를 통해 상기 제1 데이터 신호를 전달하는 단계를 포함할 수 있다.

상기 제4 구동 트랜지스터의 문턱전압을 보상하는 단계는, 상기 제2 주사신호에 따라 상기 제4 구동 트랜지스터를 다이오드 연결시키고 상기 제4 구동 트랜지스터를 통해 상기 제1 데이터 신호를 전달하는 단계를 포함할 수 있다.

상기 제3 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호를 상기 제3 화소에 기입하는 단계는, 상기 제3 구동 트랜지스터의 게이트 전극에 연결된 커패시터에 상기 제3 데이터 신호를 인가하고, 상기 커패시터에 의한 커플링에 의해 상기 제3 데이터 신호가 상기 제3 구동 트랜지스터의 게이트 전극에 기입되는 단계를 포함할 수 있다.

상기 제4 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호를 상기 제4 화소에 기입하는 단계는, 상기 제4 구동 트랜지스터의 게이트 전극에 연결된 커패시터에 상기 제4 데이터 신호를 인가하고, 상기 커패시터에 의한 커플링에 의해 상기 제4 데이터 신호가 상기 제4 구동 트랜지스터의 게이트 전극에 기입되는 단계를 포함할 수 있다.

상기 제3 화소 및 제4 화소에 상기 발광신호를 인가하여 동시에 발광시키는 단계를 더 포함할 수 있다.

상기 제3 화소 및 제4 화소에 상기 발광신호를 인가하여 동시에 발광시키는 단계는, 상기 발광신호에 의해 상기 제3 구동 트랜지스터의 일 전극에 제1 전원전압이 전달될 때, 상기 제3 화소에 포함된 제3 유기발광 다이오드와 상기 제3 구동 트랜지스터 사이에 구비된 제4 발광 트랜지스터를 턴 온시켜 상기 제3 유기발광 다이오드를 발광시키는 단계, 및 상기 발광신호에 의해 상기 제4 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 제4 화소에 포함된 제4 유기발광 다이오드와 상기 제4 구동 트랜지스터 사이에 구비된 제5 발광 트랜지스터를 턴 온시켜 상기 제4 유기발광 다이오드를 발광시키는 단계를 포함할 수 있다.

고속 구동에서 구동 트랜지스터의 문턱전압 보상을 위한 시간이 충분히 확보될 수 있고, 구동 트랜지스터의 문턱전압이 충분히 보상됨으로써 문턱전압 산포에 의한 저계조 이미지에서의 얼룩의 발생을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 구동방법을 나타내는 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 블록도이다.
도 5은 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 표시장치의 구동방법을 나타내는 타이밍도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.

도 1을 참조하면, 표시장치(10)는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 발광 구동부(400), 전원 공급부(500) 및 표시부(600)를 포함한다.

신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 입력 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶)개의 계조(gray)를 가지고 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.

신호 제어부(100)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 내지 제3 구동 제어신호(CONT1, CONT2, CONT3) 및 영상 데이터 신호(ImD)를 생성한다.

신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사선 단위로 영상 신호(ImS)를 구분하여 영상 데이터 신호(ImD)를 생성한다. 신호 제어부(100)는 영상 데이터 신호(ImD)를 제2 구동 제어신호(CONT2)와 함께 데이터 구동부(300)로 전송한다.

표시부(600)는 복수의 화소를 포함하는 표시 영역이다. 표시부(600)에는 대략 행 방향으로 연장되어 서로가 거의 평행한 복수의 주사선, 대략 열 방향으로 연장되어 서로가 거의 평행한 복수의 데이터선 및 복수의 전원선이 복수의 화소에 연결되도록 형성된다. 복수의 화소는 대략 행렬의 형태로 배열된다.

주사 구동부(200)는 복수의 주사선에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사 신호(ODD_S[1]~ODD_S[n], EVEN_S[1]~EVEN_S[n])를 생성한다. 복수의 주사선에는 홀수 번째 배열되는 n개의 홀수의 주사선 및 짝수 번째 배열되는 n개의 짝수의 주사선이 포함될 수 있다. 복수의 주사 신호에는 n개의 홀수의 주사선에 인가되는 홀수 라인의 주사 신호(ODD_S[1]~ODD_S[n]) 및 n개의 짝수의 주사선에 인가되는 짝수 라인의 주사 신호(EVEN_S[1], EVEN_S[n])가 포함된다.

데이터 구동부(300)는 복수의 데이터선에 연결되고, 제2 구동 제어신호(CONT2)에 따라 입력된 영상 데이터 신호(ImD)를 샘플링 및 홀딩하고, 복수의 데이터선 각각에 복수의 데이터 신호(data[1]~data[m])를 전달한다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터선에 소정의 전압 범위를 갖는 데이터 신호를 인가한다.

발광 구동부(400)는 복수의 발광선에 연결되고, 제3 구동 제어신호(CONT3)에 따라 복수의 발광신호(EM[1]~EM[n])를 생성하여 복수의 발광선에 인가한다.

전원 공급부(500)는 제1 전원전압(ELVDD), 제2 전원전압(ELVSS) 및 초기화 전압(Vint)을 생성하여 복수의 화소에 연결된 전원 라인에 공급한다. 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소의 구동 전류를 제공한다. 초기화 전압(Vint)은 화소에 포함된 구동 트랜지스터의 게이트 전압을 초기화한다.

도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.

도 2를 참조하면, 도 1의 표시장치(10)의 표시부(600)에 포함되는 화소의 회로도로써, k 번째 홀수 라인의 화소(11), k 번째 짝수 라인의 화소(12), k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22)를 나타낸다(k는 1<k<n인 정수).

k 번째 홀수 라인의 화소(11)는 유기발광 다이오드(OLED), 스위칭 트랜지스터(M11), 구동 트랜지스터(M12), 초기화 트랜지스터(M13), 보상 트랜지스터(M14), 제1 발광 트랜지스터(M15), 제2 발광 트랜지스터(M16) 및 유지 커패시터(C11)를 포함한다.

스위칭 트랜지스터(M11)는 k 번째 홀수 라인의 주사신호(ODD_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 구동 트랜지스터(M12)의 일 전극에 연결되어 있는 타 전극을 포함한다. 스위칭 트랜지스터(M11)는 k 번째 홀수 라인의 주사신호(ODD_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 구동 트랜지스터(M12)로 전달한다.

구동 트랜지스터(M12)는 초기화 트랜지스터(M13)의 타 전극에 연결되어 있는 게이트 전극, 스위칭 트랜지스터(M11)의 타 전극에 연결되어 있는 일 전극 및 제1 발광 트랜지스터(M15)의 일 전극에 연결되어 있는 타 전극을 포함한다.

초기화 트랜지스터(M13)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])가 인가되는 게이트 전극, 초기화 전압(Vinit)이 인가되는 일 전극 및 구동 트랜지스터(M12)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 초기화 트랜지스터(M13)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])에 의해 턴 온되어 구동 트랜지스터(M12)의 게이트 전극에 초기화 전압(Vinit)를 전달하여 구동 트랜지스터(M12)를 초기화한다.

보상 트랜지스터(M14)는 k 번째 홀수 라인의 주사신호(ODD_S[k])가 인가되는 게이트 전극, 구동 트랜지스터(M12)의 타 전극에 연결되어 있는 일 전극 및 구동 트랜지스터(M12)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 보상 트랜지스터(M14)는 k 번째 홀수 라인의 주사신호(ODD_S[k])에 의해 턴 온되어 구동 트랜지스터(M12)를 다이오드 연결시킨다.

제1 발광 트랜지스터(M15)는 k 번째 발광선에 연결되어 있는 게이트 전극, 구동 트랜지스터(M12)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제1 발광 트랜지스터(M15)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 구동 트랜지스터(M12)의 타 전극을 유기발광 다이오드의 애노드 전극에 연결시킨다.

제2 발광 트랜지스터(M16)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제1 전원전압(ELVDD)이 인가되는 일 전극 및 구동 트랜지스터(M12)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제2 발광 트랜지스터(M16)는 k 번째 발광신호(EM[k])에 의해 턴 온되어 구동 트랜지스터(M12)의 일 전극에 제1 전원전압을 전달한다.

유지 커패시터(C11)는 구동 트랜지스터(M12)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 유지 커패시터(C11)는 구동 트랜지스터(M12)의 문턱전압이 보상된 제1 데이터 신호를 저장한다.

k 번째 짝수 라인의 화소(12)는 유기발광 다이오드(OLED), 제1 스위칭 트랜지스터(M21), 구동 트랜지스터(M22), 제2 스위칭 트랜지스터(M23), 초기화 트랜지스터(M24), 보상 트랜지스터(M25), 제1 발광 트랜지스터(M26), 제2 발광 트랜지스터(M27), 제1 커패시터(C21) 및 제2 커패시터(C22)를 포함한다.

제1 스위칭 트랜지스터(M21)는 k 번째 홀수 라인의 주사신호(ODD_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 구동 트랜지스터(M22)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제1 스위칭 트랜지스터(M21)는 k 번째 홀수 라인의 주사신호(ODD_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 구동 트랜지스터(M22)로 전달한다.

구동 트랜지스터(M22)는 초기화 트랜지스터(M24)의 타 전극에 연결되어 있는 게이트 전극, 제1 스위칭 트랜지스터(M21)의 타 전극에 연결되어 있는 일 전극 및 제1 발광 트랜지스터(M26)의 일 전극에 연결되어 있는 타 전극을 포함한다.

제2 스위칭 트랜지스터(M23)는 k 번째 짝수 라인의 주사신호(EVEN_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 제1 커패시터(C11)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제 2 스위칭 트랜지스터(M23)는 k 번째 짝수 라인의 주사신호(EVEN_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 구동 트랜지스터의 게이트 전극에 전달한다.

초기화 트랜지스터(M24)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])가 인가되는 게이트 전극, 초기화 전압(Vinit)이 인가되는 일 전극 및 구동 트랜지스터(M22)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 초기화 트랜지스터(M24)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])에 의해 턴 온되어 구동 트랜지스터(M22)의 게이트 전극에 초기화 전압(Vinit)를 전달하여 구동 트랜지스터(M22)를 초기화한다.

보상 트랜지스터(M25)는 k 번째 홀수 라인의 주사신호(ODD_S[k])가 인가되는 게이트 전극, 구동 트랜지스터(M22)의 타 전극에 연결되어 있는 일 전극 및 구동 트랜지스터(M22)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 보상 트랜지스터(M25)는 k 번째 홀수 라인의 주사신호(ODD_S[k])에 의해 턴 온되어 구동 트랜지스터(M22)를 다이오드 연결시킨다.

제1 발광 트랜지스터(M26)는 k 번째 발광선에 연결되어 있는 게이트 전극, 구동 트랜지스터(M22)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제1 발광 트랜지스터(M26)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 구동 트랜지스터(M22)의 타 전극을 유기발광 다이오드의 애노드 전극에 연결시킨다.

제2 발광 트랜지스터(M27)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제1 전원전압(ELVDD)이 인가되는 일 전극 및 구동 트랜지스터(M22)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제2 발광 트랜지스터(M27)는 k 번째 발광신호(EM[k])에 의해 턴 온되어 구동 트랜지스터의 일 전극에 제1 전원전압을 전달한다.

제1 커패시터(C21)는 제2 스위칭 트랜지스터(M23)의 타 전극에 연결되어 있는 일 전극 및 구동 트랜지스터(M22)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. k 번째 짝수 라인의 주사신호(EVEN_S[k])에 의해 제2 스위칭 트랜지스터(M23)가 턴 온될 때, 제1 커패시터(C21)에 의한 커플링으로 데이터선(Dj)의 데이터 신호(data[j])가 구동 트랜지스터(M22)의 게이트 전극에 전달된다.

제2 커패시터(C22)는 구동 트랜지스터(M22)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C22)는 구동 트랜지스터(M22)의 문턱전압이 보상된 제2 데이터 신호(Vdat+Vth)를 저장한다.

상술한 복수의 트랜지스터(M11 내지 M16, M21 내지 M27)는 p-채널 전계 효과 트랜지스터이다. p-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 복수의 트랜지스터(M11 내지 M16, M21 내지 M27)는 n-채널 전계 효과 트랜지스터일 수 있으며, 이때 n-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.

k+1 번째 홀수 라인의 화소(21)는 k 번째 홀수 라인의 화소(11)와 동일하게 구성되고, k+1 번째 짝수 라인의 화소(22)는 k 번째 짝수 라인의 화소(12)와 동일하게 구성되며, 이에 대한 구체적인 설명은 생략한다.

표시부(600)에는 k 번째 홀수 라인의 화소(11)와 k 번째 짝수 라인의 화소(12)를 포함하는 화소 그룹이 n × m 행렬의 형태로 배치될 수 있다.

이제, 도 3을 참조하여 도 2의 화소를 포함하는 표시장치(10)의 구동방법에 대하여 설명한다.

도 3은 본 발명의 일 실시예에 따른 표시장치의 구동방법을 나타내는 타이밍도이다.

도 3을 참조하면, 표시장치(10)의 구동방법은 홀수 라인 화소 및 짝수 라인 화소 각각의 구동 트랜지스터를 초기화하는 리셋 단계(A), 홀수 라인 화소 및 짝수 라인 화소의 문턱전압을 보상하고 홀수 라인 화소에 데이터를 기입하는 데이터 기입 및 문턱전압 보상 단계(B), 짝수 라인 화소에 데이터를 기입하는 데이터 기입 단계(C), 및 홀수 라인 화소와 짝수 라인 화소를 동시에 발광시키는 발광 단계(D)을 포함한다.

리셋 단계(A)에서, 주사 구동부(200)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])를 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)에 인가하여 각각의 구동 트랜지스터(M12, M22)의 게이트 전압을 리셋한다. 즉, k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)는 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])가 논리 로우 레벨의 전압으로 인가되는 A[k] 기간에 리셋 단계(A)를 수행한다.

데이터 기입 및 문턱전압 보상 단계(B)에서, 주사 구동부(200)는 k 번째 홀수 라인의 주사신호(ODD_S[k])를 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)에 인가한다. 이때, 데이터 구동부(300)는 k 번째 홀수 라인의 주사신호(ODD_S[k])에 대응하여 데이터선(Dj)에 k 번째 홀수 라인의 제1 데이터 신호를 인가한다. k 번째 홀수 라인의 주사신호(ODD_S[k])에 따라 구동 트랜지스터(M12)의 문턱전압이 보상된 제1 데이터 신호가 k 번째 홀수 라인의 화소(11)에 입력된다. 그리고 k 번째 홀수 라인의 주사신호(ODD_S[k])에 따라 k 번째 짝수 라인의 화소(12)에 포함된 구동 트랜지스터(M22)의 문턱전압이 보상된다. 즉, k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)는 k 번째 홀수 라인의 주사신호(ODD_S[k])가 논리 로우 레벨의 전압으로 인가되는 B[k] 기간에 데이터 기입 및 문턱전압 보상 단계(B)를 수행한다.

데이터 기입 단계(C)에서, 주사 구동부(200)는 k 번째 짝수 라인의 주사신호(EVEN_S[k])를 k 번째 짝수 라인의 화소(12)에 인가한다. 이때, 데이터 구동부(300)는 k 번째 짝수 라인의 주사신호(EVEN_S[k])에 대응하여 데이터선(Dj)에 k 번째 짝수 라인의 제2 데이터 신호를 인가한다. k 번째 짝수 라인의 주사신호(EVEN_S[k])에 따라 구동 트랜지스터(M22)의 문턱전압이 보상된 제2 데이터 신호가 k 번째 짝수 라인의 화소(12)에 입력된다. 즉, k 번째 짝수 라인의 화소(12)는 k 번째 짝수 라인의 주사신호(EVEN_S[k])가 논리 로우 레벨의 전압으로 인가되는 C[k] 기간에 데이터 기입 단계(C)를 수행한다.

발광 단계(D)에서, 발광 구동부(400)는 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)에 k 번째 발광신호(EM[k])를 인가하여 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)를 동시에 발광시킨다. 즉, k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)는 k 번째 발광신호(EM[k])가 논리 로우 레벨의 전압으로 인가되는 D[k] 기간에 발광 단계(D)를 수행한다.

k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22)는 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)가 데이터 기입 및 문턱전압 보상 단계(B)를 수행하는 B[k] 기간에 리셋 단계(A)를 수행한다. 즉, k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22)는 홀수 라인의 주사신호의 듀티와 짝수 라인의 주사신호의 듀티의 합 만큼 지연되어 리셋 단계(A), 데이터 기입 및 문턱전압 보상 단계(B), 데이터 기입 단계(C), 발광 단계(D)를 수행한다.

이하, 화소의 구동방법에 대하여 보다 상세하게 설명한다.

A[k] 기간에서, k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])가 논리 로우 레벨의 전압으로 인가된다. k 번째 홀수 라인의 화소(11)의 초기화 트랜지스터(M13) 및 k 번째 짝수 라인의 화소(12)의 초기화 트랜지스터(M24)가 턴 온된다. 이에 따라, k 번째 홀수 라인의 화소(11)에 포함된 구동 트랜지스터(M12)의 게이트 전압이 초기화 전압(Vinit)으로 리셋된다. 그리고 k 번째 짝수 라인의 화소(12)에 포함된 구동 트랜지스터(M22)의 게이트 전압이 초기화 전압(Vinit)으로 리셋된다.

이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k-1 번째 홀수 라인의 화소(미도시)에 기입될 데이터 신호이고, k-1 번째 홀수 라인의 화소에 데이터 신호가 기입된다. 즉, A[k] 기간은 k-1 번째 홀수 라인의 주사신호(ODD_S[k-1])를 이용하여 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12) 각각에 포함된 구동 트랜지스터(M12, M22)의 게이트 전압을 리셋하는 구간인 동시에 k-1 번째 홀수 라인의 화소에 데이터 신호가 기입되는 구간이다.

A[k] 기간은 1.5 수평주기(H)를 가질 수 있다. 1 수평주기(H)는 1H로 쓸 수 있으며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일하다.

A[k] 기간 이후 k-1 번째 짝수 라인의 주사신호(EVEN_S[k-1])가 1/2 수평주기(H) 동안 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k-1 번째 짝수 라인의 화소(미도시)에 기입될 데이터 신호이고, k-1 번째 짝수 라인의 화소에 데이터 신호가 기입된다.

B[k] 기간에서, k 번째 홀수 라인의 주사신호(ODD_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 홀수 라인의 화소(11)에 기입될 데이터 신호이다. k 번째 홀수 라인의 화소(11)의 스위칭 트랜지스터(M11) 및 보상 트랜지스터(M14)가 턴 온된다. 보상 트랜지스터(M14)가 턴 온됨에 따라 구동 트랜지스터(M12)는 다이오드 연결된다. 턴 온된 스위칭 트랜지스터(M11)를 통해 데이터 신호(data[j])는 구동 트랜지스터(M12)에 전달된다. 구동 트랜지스터(M12)가 다이오드 연결됨에 따라 구동 트랜지스터(M12)의 게이트 전극에는 구동 트랜지스터(M12)의 문턱전압(Vth1)이 보상된 데이터 전압(Vdat1-Vth1)이 전달된다. Vdat1은 k 번째 홀수 라인의 화소(11)에 기입될 데이터 신호의 전압을 의미한다. 구동 트랜지스터(M12)의 문턱전압(Vth1)이 보상된 데이터 전압(Vdat1-Vth1)은 유지 커패시터(C11)에 저장된다.

또한, k 번째 짝수 라인의 화소(12)의 제1 스위칭 트랜지스터(M21) 및 보상 트랜지스터(M25)가 턴 온된다. 보상 트랜지스터(M25)가 턴 온됨에 따라 구동 트랜지스터(M22)는 다이오드 연결된다. 턴 온된 제1 스위칭 트랜지스터(M21)를 통해 데이터 신호(data[j])는 구동 트랜지스터(M22)에 전달되고, 구동 트랜지스터(M22)의 게이트 전극에는 구동 트랜지스터(M22)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat1-Vth2)이 전달된다. 구동 트랜지스터(M22)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat1-Vth2)은 제2 커패시터(C22)에 저장된다.

한편, B[k] 기간은 k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22)의 구동 트랜지스터의 게이트 전압을 리셋하는 A[k+1] 기간에 해당한다. k 번째 홀수 라인의 주사신호(ODD_S[k])가 논리 로우 레벨로 인가됨에 따라 k+1 번째 홀수 라인의 화소(21)에 포함된 초기화 트랜지스터(M13')가 턴 온되고, k+1 번째 짝수 라인의 화소(22)에 포함된 초기화 트랜지스터(M24')가 턴 온된다. k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22) 각각에 포함된 구동 트랜지스터(M12', M22')가 초기화 전압(Vinit)으로 리셋된다.

C[k] 기간에서, k 번째 짝수 라인의 주사신호(EVEN_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 짝수 라인의 화소(12)에 기입될 데이터 신호이다. k 번째 짝수 라인의 화소(12)의 제2 스위칭 트랜지스터(M23)가 턴 온된다. k 번째 짝수 라인의 화소(12)의 구동 트랜지스터(M22)의 게이트 전극은 플로팅 상태이며, 제2 스위칭 트랜지스터(M23)가 턴 온됨에 따라 제1 커패시터(C21)에 의한 커플링으로 구동 트랜지스터(M22)의 게이트 전극에는 구동 트랜지스터(M22)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat2-Vth2)이 전달된다. Vdat2는 k 번째 짝수 라인의 화소(12)에 기입될 데이터 신호의 전압을 의미한다.

B[k] 기간에 데이터선(Dj)에는 Vdat1 전압이 인가되고, 구동 트랜지스터(M22)의 게이트 전극에는 Vdat1-Vth2가 인가된 상태이다. C[k] 기간에 데이터선(Dj)에 인가되는 전압이 Vdat2 전압으로 변동하게 되면 제1 커패시터(C21)에 의한 커플링으로 구동 트랜지스터(M22)의 게이트 전압은 Vdat2-Vdat1에 해당하는 전압 변동이 발생한다. 즉, 구동 트랜지스터(M22)의 게이트 전압은 (Vdat1-Vth2) + (Vdat2-Vdat1) = Vdat2-Vth2 가 된다.

D[k] 기간에서, k 번째 발광신호(EM[k])가 논리 로우 레벨의 전압으로 인가된다. 이에 따라, k 번째 홀수 라인의 화소(11)의 제1 발광 트랜지스터(M15) 및 제2 발광 트랜지스터(M16)가 턴 온되고, k 번째 짝수 라인의 화소(12)의 제1 발광 트랜지스터(M26) 및 제2 발광 트랜지스터(M27)가 턴 온된다. k 번째 홀수 라인의 화소(11)의 구동 트랜지스터(M12)는 게이트 전극에 인가된 전압(Vdat1-Vth1)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. k 번째 짝수 라인의 화소(12)의 구동 트랜지스터(M22)는 게이트 전극에 인가된 전압(Vdat2-Vth2)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. 즉, k 번째 발광신호(EM[k])에 따라 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)가 동시에 발광한다.

k+1 번째 홀수 라인의 주사신호(ODD_S[k+1])는 k 번째 홀수 라인의 주사신호(ODD_S[k])보다 2 수평주기 만큼 늦게 논리 로우 레벨의 전압으로 인가되고, k+1 번째 짝수 라인의 주사신호(EVEN_S[k+1])는 k 번째 짝수 라인의 주사신호(EVEN_S[k])보다 2 수평주기 만큼 늦게 논리 로우 레벨의 전압으로 인가된다. 이에 따라, k+1 번째 홀수 라인의 화소(21) 및 k+1 번째 짝수 라인의 화소(22)의 리셋 단계가 수행되는 기간(A[k+1]), 데이터 기입 및 문턱전압 보상 단계가 수행되는 기간(B[k+1]), 데이터 기입 단계가 수행되는 기간(C[k+1]) 및 발광 단계가 수행되는 기간(D[k+1])은 k 번째 홀수 라인의 화소(11) 및 k 번째 짝수 라인의 화소(12)보다 2 수평주기 만큼 지연된다.

상술한 바와 같이, 홀수 라인 화소의 데이터 기입 및 문턱전압 보상, 짝수 라인 화소의 문턱전압 보상을 1.5 수평주기 동안 동시에 수행함으로써 구동 트랜지스터의 문턱전압 보상을 위한 시간을 충분히 확보할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 블록도이다.

도 4를 참조하면, 표시장치(20)는 신호 제어부(110), 주사 구동부(210), 데이터 구동부(310), 발광 구동부(410), 전원 공급부(510) 및 표시부(610)를 포함한다.

신호 제어부(110)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 입력 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶)개의 계조(gray)를 가지고 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.

신호 제어부(110)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 내지 제3 구동 제어신호(CONT1, CONT2, CONT3) 및 영상 데이터 신호(ImD)를 생성한다.

신호 제어부(110)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 라인 단위로 영상 신호(ImS)를 구분하여 영상 데이터 신호(ImD)를 생성한다. 신호 제어부(110)는 영상 데이터 신호(ImD)를 제2 구동 제어신호(CONT2)와 함께 데이터 구동부(310)로 전송한다.

표시부(610)는 복수의 화소를 포함하는 표시 영역이다. 표시부(610)에는 대략 행 방향으로 연장되어 서로가 거의 평행한 복수의 주사선, 대략 열 방향으로 연장되어 서로가 거의 평행한 복수의 데이터선 및 복수의 전원선이 복수의 화소에 연결되도록 형성된다. 복수의 화소는 대략 행렬의 형태로 배열된다.

주사 구동부(210)는 복수의 주사선에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사신호(ODD1_S[1]~ODD1_S[n], ODD2_S[1]~ODD2_S[n], EVEN1_S[1]~EVEN1_S[n], EVEN2_S[1]~EVEN2_S[n])를 생성한다. 복수의 주사선에는 홀수 번째 배열되는 2n개의 홀수의 주사선 및 짝수 번째 배열되는 2n개의 짝수의 주사선이 포함된다. 복수의 주사신호에는 2n개의 홀수의 주사선에 인가되는 홀수 라인의 제1 주사신호(ODD1_S[1]~ODD1_S[n])와 제2 주사신호(ODD2_S[1]~ODD2_S[n]), 및 2n개의 짝수의 주사선에 인가되는 짝수 라인의 제3 주사신호(EVEN1_S[1], EVEN1_S[n])와 제4 주사신호(EVEN2_S[1], EVEN2_S[n])가 포함된다.

데이터 구동부(310)는 복수의 데이터선에 연결되고, 제2 구동 제어신호(CONT2)에 따라 입력된 영상 데이터 신호(ImD)를 샘플링 및 홀딩하고, 복수의 데이터선 각각에 복수의 데이터 신호(data[1]~data[m])를 인가한다. 데이터 구동부(310)는 게이트 온 전압의 주사신호에 대응하여 복수의 데이터선에 소정의 전압 범위를 갖는 데이터 신호를 인가한다.

발광 구동부(410)는 복수의 발광선에 연결되고, 제3 구동 제어신호(CONT3)에 따라 복수의 발광신호(EM[1]~EM[n])를 생성하여 복수의 발광선에 인가한다.

전원 공급부(510)는 제1 전원전압(ELVDD), 제2 전원전압(ELVSS) 및 초기화 전압(Vint)을 생성하여 복수의 화소에 연결된 전원선에 공급한다. 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소의 구동 전류를 제공한다. 초기화 전압(Vint)은 화소에 포함된 구동 트랜지스터의 게이트 전압을 초기화한다.

도 5는 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.

도 5를 참조하면, 도 4의 표시장치(20)의 표시부(610)에 포함되는 화소의 회로도로써, k 번째 홀수 라인의 제1 화소(31), k 번째 홀수 라인의 제2 화소(32), k 번째 짝수 라인의 제3 화소(33) 및 k 번째 짝수 라인의 제4 화소(34)를 나타낸다(k는 1<k<n인 정수).

k 번째 홀수 라인의 제1 화소(31)는 유기발광 다이오드(OLED), 스위칭 트랜지스터(M31), 제1 구동 트랜지스터(M32), 초기화 트랜지스터(M33), 보상 트랜지스터(M34), 제1 발광 트랜지스터(M35), 제2 발광 트랜지스터(M36) 및 유지 커패시터(C31)를 포함한다.

스위칭 트랜지스터(M31)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 제1 구동 트랜지스터(M32)의 일 전극에 연결되어 있는 타 전극을 포함한다. 스위칭 트랜지스터(M31)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 제1 구동 트랜지스터(M32)에 전달한다.

제1 구동 트랜지스터(M32)는 초기화 트랜지스터(M33)의 타 전극에 연결되어 있는 게이트 전극, 스위칭 트랜지스터(M31)의 타 전극에 연결되어 있는 일 전극 및 제1 발광 트랜지스터(M35)의 일 전극에 연결되어 있는 타 전극을 포함한다.

초기화 트랜지스터(M33)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])가 인가되는 게이트 전극, 초기화 전압(Vinit)이 인가되는 일 전극 및 제1 구동 트랜지스터(M32)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 초기화 트랜지스터(M33)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])에 의해 턴 온되어 제1 구동 트랜지스터(M32)의 게이트 전극에 초기화 전압(Vinit)를 전달하여 제1 구동 트랜지스터(M32)를 초기화한다.

보상 트랜지스터(M34)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 인가되는 게이트 전극, 제1 구동 트랜지스터(M32)의 타 전극에 연결되어 있는 일 전극 및 제1 구동 트랜지스터(M32)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 보상 트랜지스터(M34)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 의해 턴 온되어 제1 구동 트랜지스터(M32)를 다이오드 연결시킨다.

제1 발광 트랜지스터(M35)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제1 구동 트랜지스터(M32)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제1 발광 트랜지스터(M35)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 제1 구동 트랜지스터(M32)의 타 전극을 유기발광 다이오드(OLED)의 애노드 전극에 연결시킨다.

제2 발광 트랜지스터(M36)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제1 전원전압(ELVDD)이 인가되는 일 전극 및 제1 구동 트랜지스터(M32)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제2 발광 트랜지스터(M36)는 k 번째 발광신호(EM[k])에 의해 턴 온되어 제1 구동 트랜지스터(M32)의 일 전극에 제1 전원전압을 전달한다.

유지 커패시터(C31)는 제1 구동 트랜지스터(M32)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 유지 커패시터(C31)는 제1 구동 트랜지스터(M32)의 문턱전압이 보상된 제1 데이터 신호를 저장한다.

k 번째 홀수 라인의 제2 화소(32)는 유기발광 다이오드(OLED), 제2 구동 트랜지스터(M41), 제2 스위칭 트랜지스터(M42), 제2 보상 트랜지스터(M43), 제3 발광 트랜지스터(M44), 제1 커패시터(C41) 및 제2 커패시터(C42)를 포함한다.

제2 구동 트랜지스터(M41)는 초기화 트랜지스터(M33)의 타 전극에 연결되어 있는 게이트 전극, 스위칭 트랜지스터(M31)의 타 전극과 제2 발광 트랜지스터(M36)의 타 전극에 연결되어 있는 일 전극, 및 제3 발광 트랜지스터(M44)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제2 구동 트랜지스터(M41)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])에 의해 턴 온되는 초기화 트랜지스터(M33)를 통해 전달되는 초기화 전압(Vinit)에 의해 초기화된다.

제2 스위칭 트랜지스터(M42)는 k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 제1 커패시터(C41)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제 2 스위칭 트랜지스터(M42)는 k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 구동 트랜지스터(M41)의 게이트 전극에 전달한다.

제2 보상 트랜지스터(M43)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 인가되는 게이트 전극, 구동 트랜지스터(M41)의 타 전극에 연결되어 있는 일 전극 및 제2 구동 트랜지스터(M41)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 보상 트랜지스터(M43)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 의해 턴 온되어 제2 구동 트랜지스터(M41)를 다이오드 연결시킨다.

제3 발광 트랜지스터(M44)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제2 구동 트랜지스터(M41)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제3 발광 트랜지스터(M44)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 제2 구동 트랜지스터(M41)의 타 전극을 유기발광 다이오드(OLED)의 애노드 전극에 연결시킨다.

제1 커패시터(C41)는 제2 스위칭 트랜지스터(M42)의 타 전극에 연결되어 있는 일 전극 및 제2 구동 트랜지스터(M41)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])에 의해 제2 스위칭 트랜지스터(M42)가 턴 온될 때, 제1 커패시터(C41)에 의한 커플링으로 데이터선(Dj)의 데이터 신호(data[j])가 제2 구동 트랜지스터(M41)의 게이트 전극에 전달된다.

제2 커패시터(C42)는 제2 구동 트랜지스터(M41)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 제2 커패시터(C42)는 제2 구동 트랜지스터(M41)의 문턱전압이 보상된 제2 데이터 신호를 저장한다.

k 번째 짝수 라인의 제3 화소(33)는 유기발광 다이오드(OLED), 제3 구동 트랜지스터(M51), 제3 스위칭 트랜지스터(M52), 제3 보상 트랜지스터(M53), 제4 발광 트랜지스터(M54), 제3 커패시터(C51) 및 제4 커패시터(C52)를 포함한다.

제3 구동 트랜지스터(M51)는 초기화 트랜지스터(M33)의 타 전극에 연결되어 있는 게이트 전극, 스위칭 트랜지스터(M31)의 타 전극과 제2 발광 트랜지스터(M36)의 타 전극에 연결되어 있는 일 전극, 및 제4 발광 트랜지스터(54)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제3 구동 트랜지스터(M51)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])에 의해 턴 온되는 초기화 트랜지스터(M33)를 통해 전달되는 초기화 전압(Vinit)에 의해 초기화된다.

제3 스위칭 트랜지스터(M52)는 k 번째 짝수 라인의 제1 주사신호(EVEN1_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 제3 커패시터(C51)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제3 스위칭 트랜지스터(M52)는 k 번째 짝수 라인의 제1 주사신호(EVEN1_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 제3 구동 트랜지스터(M51)의 게이트 전극에 전달한다.

제3 보상 트랜지스터(M53)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 인가되는 게이트 전극, 제3 구동 트랜지스터(M51)의 타 전극에 연결되어 있는 일 전극 및 제3 구동 트랜지스터(M51)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 제3 보상 트랜지스터(M53)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 의해 턴 온되어 제3 구동 트랜지스터(M51)를 다이오드 연결시킨다.

제4 발광 트랜지스터(M54)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제3 구동 트랜지스터(M51)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제4 발광 트랜지스터(M54)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 제3 구동 트랜지스터(M51)의 타 전극을 유기발광 다이오드(OLED)의 애노드 전극에 연결시킨다.

제3 커패시터(C51)는 제3 스위칭 트랜지스터(M52)의 타 전극에 연결되어 있는 일 전극 및 제3 구동 트랜지스터(M51)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. k 번째 짝수 라인의 제1 주사신호(EVEN1_S[k])에 의해 제2 스위칭 트랜지스터(M52)가 턴 온될 때, 제3 커패시터(C51)에 의한 커플링으로 데이터선(Dj)의 데이터 신호(data[j])가 제3 구동 트랜지스터(M51)의 게이트 전극에 전달된다.

제4 커패시터(C52)는 제3 구동 트랜지스터(M51)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 제4 커패시터(C52)는 제3 구동 트랜지스터(M51)의 문턱전압이 보상된 제3 데이터 신호를 저장한다.

k 번째 짝수 라인의 제4 화소(34)는 유기발광 다이오드(OLED), 제4 구동 트랜지스터(M61), 제4 스위칭 트랜지스터(M62), 제4 보상 트랜지스터(M63), 제5 발광 트랜지스터(M64), 제5 커패시터(C61) 및 제6 커패시터(C62)를 포함한다.

제4 구동 트랜지스터(M61)는 초기화 트랜지스터(M33)의 타 전극에 연결되어 있는 게이트 전극, 스위칭 트랜지스터(M31)의 타 전극과 제2 발광 트랜지스터(M36)의 타 전극에 연결되어 있는 일 전극, 및 제5 발광 트랜지스터(64)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제4 구동 트랜지스터(M61)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])에 의해 턴 온되는 초기화 트랜지스터(M33)를 통해 전달되는 초기화 전압(Vinit)에 의해 초기화된다.

제4 스위칭 트랜지스터(M62)는 k 번째 짝수 라인의 제2 주사신호(EVEN2_S[k])가 인가되는 게이트 전극, 데이터 신호(data[j])가 인가되는 일 전극 및 제5 커패시터(C61)의 일 전극에 연결되어 있는 타 전극을 포함한다. 제4 스위칭 트랜지스터(M62)는 k 번째 짝수 라인의 제2 주사신호(EVEN2_S[k])에 의해 턴 온되어 데이터선(Dj)에 인가되는 데이터 신호(data[j])를 제4 구동 트랜지스터(M61)의 게이트 전극에 전달한다.

제4 보상 트랜지스터(M63)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 인가되는 게이트 전극, 제4 구동 트랜지스터(M61)의 타 전극에 연결되어 있는 일 전극 및 제4 구동 트랜지스터(M61)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. 제4 보상 트랜지스터(M63)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 의해 턴 온되어 제4 구동 트랜지스터(M61)를 다이오드 연결시킨다.

제5 발광 트랜지스터(M64)는 k 번째 발광선에 연결되어 있는 게이트 전극, 제4 구동 트랜지스터(M61)의 타 전극에 연결되어 있는 일 전극 및 유기발광 다이오드(OLED)의 애노드 전극에 연결되어 있는 타 전극을 포함한다. 제5 발광 트랜지스터(M64)는 k 번째 발광선에 인가되는 발광신호(EM[k])에 의해 턴 온되어 제4 구동 트랜지스터(M61)의 타 전극을 유기발광 다이오드(OLED)의 애노드 전극에 연결시킨다.

제5 커패시터(C61)는 제4 스위칭 트랜지스터(M62)의 타 전극에 연결되어 있는 일 전극 및 제4 구동 트랜지스터(M61)의 게이트 전극에 연결되어 있는 타 전극을 포함한다. k 번째 짝수 라인의 제2 주사신호(EVEN2_S[k])에 의해 제4 스위칭 트랜지스터(M62)가 턴 온될 때, 제5 커패시터(C61)에 의한 커플링으로 데이터선(Dj)의 데이터 신호(data[j])가 제4 구동 트랜지스터(M61)의 게이트 전극에 전달된다.

제6 커패시터(C62)는 제4 구동 트랜지스터(M61)의 게이트 전극에 연결되어 있는 일 전극 및 제1 전원전압(ELVDD)에 연결되어 있는 타 전극을 포함한다. 제6 커패시터(C62)는 제4 구동 트랜지스터(M61)의 문턱전압이 보상된 제4 데이터 신호를 저장한다.

k 번째 홀수 라인의 제1 화소(31)의 스위칭 트랜지스터(M31), 초기화 트랜지스터(M33) 및 제2 발광 트랜지스터(M36)는 제2 화소(32), 제3 화소(33) 및 제4 화소(34)에 공유될 수 있다.

상술한 복수의 트랜지스터(M31 내지 M36, M41 내지 44, M51 내지 M54, M61 내지 M64)는 p-채널 전계 효과 트랜지스터이다. p-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다. 복수의 트랜지스터(M31 내지 M36, M41 내지 44, M51 내지 M54, M61 내지 M64)는 n-채널 전계 효과 트랜지스터일 수 있으며, 이때 n-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 논리 하이 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 로우 레벨의 전압이다.

표시부(610)에는 k 번째 홀수 라인의 제1 화소(31), k 번째 홀수 라인의 제2 화소(32), k 번째 짝수 라인의 제3 화소(33) 및 k 번째 짝수 라인의 제4 화소(34)를 포함하는 화소 그룹이 n × m 행렬의 형태로 배치될 수 있다.

이제, 도 6을 참조하여 도 5의 화소를 포함하는 표시장치(20)의 구동방법에 대하여 설명한다.

도 6은 본 발명의 다른 실시예에 따른 표시장치의 구동방법을 나타내는 타이밍도이다.

도 6을 참조하면, 표시장치(20)의 구동방법은 홀수 라인의 제1 화소, 제2 화소 및 짝수 라인의 제3 화소, 제4 화소 각각의 구동 트랜지스터를 초기화하는 리셋 단계(A), 홀수 라인의 제1 화소와 제2 화소, 짝수 라인의 제3 화소와 제4 화소의 문턱전압을 보상하고 홀수 라인의 제1 화소에 데이터를 기입하는 제1 데이터 기입 및 문턱전압 보상 단계(B), 홀수 라인의 제2 화소에 데이터를 기입하는 제2 데이터 기입 단계(C), 짝수 라인 제3 화소에 데이터를 기입하는 제3 데이터 기입 단계(D), 짝수 라인의 제4 화소에 데이터를 기입하는 제4 데이티 기입 단계(E) 및 홀수 라인의 제1 화소와 제2 화소, 짝수 라인의 제3 화소와 제4 화소를 동시에 발광시키는 발광 단계(F)을 포함한다.

리셋 단계(A)에서, 주사 구동부(210)는 k-1 번째 홀수 라인의 제1 주사신호(ODD1_S[k-1])를 k 번째 홀수 라인의 제1 화소(31)와 제2 화소(32), k 번째 짝수 라인의 제3 화소(33)와 제4 화소(34)에 인가하여 각각의 구동 트랜지스터(M32, M41, M51, M61)의 게이트 전압을 리셋한다. 즉, k 번째 홀수 라인의 제1 화소(31)와 제2 화소(32), k 번째 짝수 라인의 제3 화소(33)와 제4 화소(34)는 k-1 번째 홀수 라인의 제1 주사신호(ODD_S[k-1])가 논리 로우 레벨의 전압으로 인가되는 A[k] 기간에 리셋 단계(A)를 수행한다.

제1 데이터 기입 및 문턱전압 보상 단계(B)에서, 주사 구동부(210)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])를 제1화소(31), 제2 화소(32), 제3 화소(33 및 제4 화소(34)에 인가한다. 이때, 데이터 구동부(310)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 대응하여 데이터선(Dj)에 k 번째 홀수 라인의 제1 데이터 신호를 인가한다. k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 따라 제1 구동 트랜지스터(M32)의 문턱전압이 보상된 제1 데이터 신호가 화소(11)에 입력된다. 그리고 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])에 따라 제2 화소(32), 제3 화소(33) 및 제4 화소(34)에 포함된 구동 트랜지스터(M41, M51, M61)의 문턱전압이 보상된다. 즉, k 번째 홀수 라인의 제1 화소(31)와 제2 화소(32), k 번째 짝수 라인의 제3 화소(33)와 제4 화소(34)는 k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 논리 로우 레벨의 전압으로 인가되는 B[k] 기간에 제1 데이터 기입 및 문턱전압 보상 단계(B)를 수행한다.

제2 데이터 기입 단계(C)에서, 주사 구동부(210)는 k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])를 k 번째 홀수 라인의 제2 화소(32)에 인가한다. 이때, 데이터 구동부(310)는 k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])에 대응하여 데이터선(Dj)에 k 번째 홀수 라인의 제2 데이터 신호를 인가한다. k 번째 홀수 라인의 주사신호(ODD2_S[k])에 따라 제2 구동 트랜지스터(M41)의 문턱전압이 보상된 제2 데이터 신호가 제2 화소(32)에 입력된다. 즉, k 번째 홀수 라인의 제2 화소(32)는 k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])가 논리 로우 레벨의 전압으로 인가되는 C[k] 기간에 제2 데이터 기입 단계(C)를 수행한다.

제3 데이터 기입 단계(D)에서, 주사 구동부(210)는 k 번째 짝수 라인의 제3 주사신호(EVEN1_S[k])를 k 번째 짝수 라인의 제3 화소(33)에 인가한다. 이때, 데이터 구동부(310)는 k 번째 짝수 라인의 제3 주사신호(EVEN1_S[k])에 대응하여 데이터선(Dj)에 k 번째 짝수 라인의 제3 데이터 신호를 인가한다. k 번째 짝수 라인의 제3 주사신호(EVEN1_S[k])에 따라 제3 구동 트랜지스터(M51)의 문턱전압이 보상된 제3 데이터 신호가 제3 화소(33)에 입력된다. 즉, k 번째 짝수 라인의 제3 화소(33)는 k 번째 짝수 라인의 제3 주사신호(EVEN1_S[k])가 논리 로우 레벨의 전압으로 인가되는 D[k] 기간에 제3 데이터 기입 단계(D)를 수행한다.

제4 데이터 기입 단계(E)에서, 주사 구동부(210)는 k 번째 짝수 라인의 제4 주사신호(EVEN2_S[k])를 k 번째 짝수 라인의 제4 화소(34)에 인가한다. 이때, 데이터 구동부(310)는 k 번째 짝수 라인의 제4 주사신호(EVEN2_S[k])에 대응하여 데이터선(Dj)에 k 번째 짝수 라인의 제4 데이터 신호를 인가한다. k 번째 짝수 라인의 제4 주사신호(EVEN2_S[k])에 따라 제4 구동 트랜지스터(M61)의 문턱전압이 보상된 제4 데이터 신호가 제4 화소(33)에 입력된다. 즉, k 번째 짝수 라인의 제4 화소(34)는 k 번째 짝수 라인의 제4 주사신호(EVEN2_S[k])가 논리 로우 레벨의 전압으로 인가되는 E[k] 기간에 제4 데이터 기입 단계(D)를 수행한다.

발광 단계(F)에서, 발광 구동부(410)는 제1 화소(31), 제2 화소(32), 제3 화소(33) 및 제4 화소(34)에 k 번째 발광신호(EM[k])를 인가하여 제1 화소(31), 제2 화소(32), 제3 화소(33) 및 제4 화소(34)를 동시에 발광시킨다. 즉, 제1 화소(31), 제2 화소(32), 제3 화소(33) 및 제4 화소(34)는 k 번째 발광신호(EM[k])가 논리 로우 레벨의 전압으로 인가되는 F[k] 기간에 발광 단계(D)를 수행한다.

한편, k+1 번째 홀수 라인의 제1 화소와 제2 화소, k+1 번째 짝수 라인의 제3 화소와 제4 화소는 홀수 라인의 제1 주사신호와 제2 주사신호의 듀티와 짝수 라인의 제3 주사신호와 제4 주사신호의 듀티의 합만큼 지연되어 리셋 단계(A), 제1 데이터 기입 및 문턱전압 보상 단계(B), 제2 데이터 기입 단계(C), 제3 데이터 기입 단계(D), 제4 데이터 기입 단계(E) 및 발광 단계(F)를 수행한다.

이하, 화소의 구동방법에 대하여 보다 상세하게 설명한다.

A[k] 기간에서, k-1 번째 홀수 라인의 주사신호(ODD1_S[k-1])가 논리 로우 레벨의 전압으로 인가된다. 초기화 트랜지스터(M33)가 턴 온되고, 제1 구동 트랜지스터(M32), 제2 구동 트랜지스터(M41), 제3 구동 트랜지스터(M51) 및 제4 구동 트랜지스터(M61)의 게이트 전압이 초기화 전압(Vinit)으로 리셋된다.

이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k-1 번째 홀수 라인의 제1 화소(미도시)에 기입될 데이터 신호이고, k-1 번째 홀수 라인의 제1 화소에 데이터 신호가 기입된다. 즉, A[k] 기간은 k-1 번째 홀수 라인의 제1 주사신호(ODD_S[k-1])를 이용하여 k 번째 홀수 라인의 제1 화소(31)와 제2 화소(32), k 번째 짝수 라인의 제3 화소(33)와 제4 화소(34) 각각에 포함된 구동 트랜지스터(M32, M41, M51, M61)의 게이트 전압을 리셋하는 구간인 동시에 k-1 번째 홀수 라인의 제1 화소에 데이터 신호가 기입되는 구간이다. A[k] 기간은 2.5 수평주기(H)를 가질 수 있다.

B[k] 기간에서, k 번째 홀수 라인의 제1 주사신호(ODD1_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 홀수 라인의 제1 화소(31)에 기입될 데이터 신호이다. 제1 화소(31)의 스위칭 트랜지스터(M31) 및 보상 트랜지스터(M34)가 턴 온된다. 보상 트랜지스터(M34)가 턴 온됨에 따라 제1 구동 트랜지스터(M32)는 다이오드 연결된다. 턴 온된 스위칭 트랜지스터(M31)를 통해 데이터 신호(data[j])는 제1 구동 트랜지스터(M32)에 전달된다. 제1 구동 트랜지스터(M32)가 다이오드 연결됨에 따라 제1 구동 트랜지스터(M32)의 게이트 전극에는 제1 구동 트랜지스터(M32)의 문턱전압(Vth1)이 보상된 데이터 전압(Vdat1-Vth1)이 전달된다. Vdat1은 k 번째 홀수 라인의 제1 화소(31)에 기입될 데이터 신호의 전압을 의미한다. 제1 구동 트랜지스터(M32)의 문턱전압(Vth1)이 보상된 데이터 전압(Vdat1-Vth1)은 유지 커패시터(C31)에 저장된다.

또한, k 번째 홀수 라인의 제2 화소(32)의 제2 보상 트랜지스터(M43)가 턴 온된다. 제2 보상 트랜지스터(M43)가 턴 온됨에 따라 제2 구동 트랜지스터(M41)는 다이오드 연결된다. 턴 온된 스위칭 트랜지스터(M31)를 통해 데이터 신호(data[j])는 제2 구동 트랜지스터(M41)에 전달되고, 제2 구동 트랜지스터(M41)의 게이트 전극에는 제2 구동 트랜지스터(M22)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat1-Vth2)이 전달된다. 제2 구동 트랜지스터(M22)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat1-Vth2)은 제2 커패시터(C42)에 저장된다.

그리고, k 번째 짝수 라인의 제3 화소(33)의 제3 보상 트랜지스터(M53)가 턴 온된다. 제3 보상 트랜지스터(M53)가 턴 온됨에 따라 제3 구동 트랜지스터(M51)는 다이오드 연결된다. 턴 온된 스위칭 트랜지스터(M31)를 통해 데이터 신호(data[j])는 제3 구동 트랜지스터(M51)에 전달되고, 제3 구동 트랜지스터(M51)의 게이트 전극에는 제3 구동 트랜지스터(M51)의 문턱전압(Vth3)이 보상된 데이터 전압(Vdat1-Vth3)이 전달된다. 제3 구동 트랜지스터(M51)의 문턱전압(Vth3)이 보상된 데이터 전압(Vdat1-Vth3)은 제4 커패시터(C52)에 저장된다.

그리고, k 번째 짝수 라인의 제4 화소(34)의 제4 보상 트랜지스터(M63)가 턴 온된다. 제4 보상 트랜지스터(M63)가 턴 온됨에 따라 제4 구동 트랜지스터(M61)는 다이오드 연결된다. 턴 온된 스위칭 트랜지스터(M31)를 통해 데이터 신호(data[j])는 제4 구동 트랜지스터(M61)에 전달되고, 제4 구동 트랜지스터(M61)의 게이트 전극에는 제4 구동 트랜지스터(M61)의 문턱전압(Vth4)이 보상된 데이터 전압(Vdat1-Vth4)이 전달된다. 제4 구동 트랜지스터(M61)의 문턱전압(Vth4)이 보상된 데이터 전압(Vdat1-Vth4)은 제6 커패시터(C62)에 저장된다.

C[k] 기간에서, k 번째 홀수 라인의 제2 주사신호(ODD2_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 홀수 라인의 제2 화소(32)를 위한 데이터 신호이다. 제2 화소(32)의 제2 스위칭 트랜지스터(M42)가 턴 온된다. 제2 화소(32)의 제2 구동 트랜지스터(M41)의 게이트 전극은 플로팅 상태이며, 제2 스위칭 트랜지스터(M42)가 턴 온됨에 따라 제1 커패시터(C41)에 의한 커플링으로 제2 구동 트랜지스터(M41)의 게이트 전극에는 제2 구동 트랜지스터(M41)의 문턱전압(Vth2)이 보상된 데이터 전압(Vdat2-Vth2)이 전달된다. Vdat2는 k 번째 홀수 라인의 제2 화소(32)에 기입될 데이터 신호의 전압을 의미한다.

B[k] 기간에 데이터선(Dj)에는 Vdat1 전압이 인가되고, 제2 구동 트랜지스터(M41)의 게이트 전극에는 Vdat1-Vth2 전압이 인가된 상태이다. C[k] 기간에 데이터선(Dj)에 인가되는 전압이 Vdat2 전압으로 변동하게 되면 제1 커패시터(C21)에 의한 커플링으로 제2 구동 트랜지스터(M22)의 게이트 전압은 Vdat2-Vdat1에 해당하는 전압 변동이 발생한다. 즉, 제2 구동 트랜지스터(M22)의 게이트 전압은 (Vdat1-Vth2) + (Vdat2-Vdat1) = Vdat2-Vth2 가 된다.

D[k] 기간에서, k 번째 짝수 라인의 제3 주사신호(EVEN1_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 짝수 라인의 제3 화소(33)를 위한 데이터 신호이다. 제3 화소(33)의 제3 스위칭 트랜지스터(M52)가 턴 온된다. 제3 화소(33)의 제3 구동 트랜지스터(M51)의 게이트 전극은 플로팅 상태이며, 제3 스위칭 트랜지스터(M52)가 턴 온됨에 따라 제3 커패시터(C51)에 의한 커플링으로 제3 구동 트랜지스터(M51)의 게이트 전극에는 제3 구동 트랜지스터(M51)의 문턱전압(Vth3)이 보상된 데이터 전압(Vdat3-Vth3)이 전달된다. Vdat3은 k 번째 짝수 라인의 제3 화소(33)에 기입될 데이터 신호의 전압을 의미한다.

제3 구동 트랜지스터(M51)의 게이트 전극에는 Vdat1-Vth3 전압이 인가된 상태이고, C[k] 기간에 데이터선(Dj)에는 Vdat2 전압이 인가된다. D[k] 기간에 데이터선(Dj)에 Vdat3+Vdat2-Vdat1 전압이 인가되면, 데이터선(Dj)의 전압은 (Vdat3+Vdat2-Vdat1)-Vdat2 = Vdat3-Vdat1 전압으로 변동하게 된다. 이에 따라, 제3 커패시터(C51)에 의한 커플링으로 제3 구동 트랜지스터(M51)의 게이트 전압은 Vdat3-Vdat1에 해당하는 전압 변동이 발생한다. 즉, 제3 구동 트랜지스터(M51)의 게이트 전압은 (Vdat1-Vth3) + (Vdat3-Vdat1) = Vdat3-Vth3 이 된다.

E[k] 기간에서, k 번째 짝수 라인의 제4 주사신호(EVEN2_S[k])가 논리 로우 레벨의 전압으로 인가된다. 이때, 데이터선(Dj)에 인가되는 데이터 신호(data[j])는 k 번째 짝수 라인의 제4 화소(34)를 위한 데이터 신호이다. 제4 화소(34)의 제4 스위칭 트랜지스터(M62)가 턴 온된다. 제4 화소(34)의 제4 구동 트랜지스터(M61)의 게이트 전극은 플로팅 상태이며, 제4 스위칭 트랜지스터(M62)가 턴 온됨에 따라 제5 커패시터(C61)에 의한 커플링으로 제4 구동 트랜지스터(M61)의 게이트 전극에는 제4 구동 트랜지스터(M61)의 문턱전압(Vth4)이 보상된 데이터 전압(Vdat4-Vth4)이 전달된다. Vdat4는 k 번째 짝수 라인의 제4 화소(34)에 기입될 데이터 신호의 전압을 의미한다.

제4 구동 트랜지스터(M61)의 게이트 전극에는 Vdat1-Vth4 전압이 인가된 상태이고, D[k] 기간에 데이터선(Dj)에는 Vdat3 전압이 인가된다. E[k] 기간에 데이터선(Dj)에 Vdat4+Vdat3-Vdat1 전압이 인가되면, 데이터선(Dj)의 전압은 (Vdat4+Vdat3-Vdat1)-Vdat3 = Vdat4-Vdat1 전압으로 변동하게 된다. 이에 따라, 제5 커패시터(C61)에 의한 커플링으로 제4 구동 트랜지스터(M61)의 게이트 전압은 Vdat4-Vdat1에 해당하는 전압 변동이 발생한다. 즉, 제4 구동 트랜지스터(M61)의 게이트 전압은 (Vdat1-Vth4) + (Vdat4-Vdat1) = Vdat4-Vth4 이 된다.

F[k] 기간에서, k 번째 발광신호(EM[k])가 논리 로우 레벨의 전압으로 인가된다. 이에 따라, 제1 발광 트랜지스터(M35), 제2 발광 트랜지스터(M36), 제3 발광 트랜지스터(M44), 제4 발광 트랜지스터(M54) 및 제5 발광 트랜지스터(M64)가 턴 온된다. 제1 화소(31)의 제1 구동 트랜지스터(M32)는 게이트 전극에 인가된 전압(Vdat1-Vth1)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. 제2 화소(32)의 제2 구동 트랜지스터(M41)는 게이트 전극에 인가된 전압(Vdat2-Vth2)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. 제3 화소(33)의 제3 구동 트랜지스터(M51)는 게이트 전극에 인가된 전압(Vdat3-Vth3)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. 제4 화소(34)의 제4 구동 트랜지스터(M61)는 게이트 전극에 인가된 전압(Vdat4-Vth4)에 대응하는 전류를 흘려 유기발광 다이오드(OLED)를 발광시킨다. 즉, k 번째 발광신호(EM[k])에 따라 k 번째 홀수 라인의 제1 화소(31)와 제2 화소(32), k 번째 짝수 라인의 제3 화소(33)와 제4 화소(34)가 동시에 발광한다.

상술한 바와 같이, 홀수 라인의 제1 화소의 데이터 기입 및 문턱전압 보상, 홀수 라인의 제2 화소의 문턱전압 보상, 짝수 라인의 제3 화소와 제4 화소의 문턱전압 보상을 2.5 수평주기 동안 동시에 수행함으로써 구동 트랜지스터의 문턱전압 보상을 위한 시간을 충분히 확보할 수 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10, 20 : 표시장치
100, 110 : 신호 제어부
200, 210 : 주사 구동부
300, 310 : 데이터 구동부
400, 410 : 발광 구동부
500, 510 : 전원 공급부
600, 610 : 표시부

Claims

k 번째 홀수 라인의 화소에 k-1 번째 홀수 라인의 주사신호 및 k 번째 홀수 라인의 주사신호를 인가하고, k 번째 짝수 라인의 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 주사 신호 및 k 번째 짝수 라인의 주사신호를 인가하는 주사 구동부(k는 2 이상의 정수); 및
상기 k 번째 홀수 라인의 주사신호에 대응하여 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 연결된 데이터선에 k 번째 홀수 라인의 제1 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제2 데이터 신호를 인가하는 데이터 구동부를 포함하고,
상기 k 번째 홀수 라인의 주사신호에 따라 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소의 구동 트랜지스터의 문턱전압이 보상되고,
상기 k 번째 홀수 라인의 주사신호는 상기 k 번째 짝수 라인의 주사신호와 다른 표시장치.
제1 항에 있어서,
상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소는 상기 k-1 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 게이트 전압이 리셋되는 표시장치.
제1 항에 있어서,
상기 k 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호가 상기 k 번째 홀수 라인의 화소에 입력되는 표시장치.
제1 항에 있어서,
상기 k 번째 짝수 라인의 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호가 상기 k 번째 짝수 라인의 화소에 입력되는 표시장치.
제1 항에 있어서,
상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 k 번째 발광신호를 인가하여 상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소를 동시에 발광시키는 발광 구동부를 더 포함하는 표시장치.
제1 항에 있어서,
상기 k 번째 홀수 라인의 화소는,
상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 스위칭 트랜지스터;
상기 k 번째 홀수 라인의 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터;
상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터;
상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 저장하는 유지 커패시터;
상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제1 발광 트랜지스터; 및
싱기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제2 발광 트랜지스터를 포함하는 표시장치.
삭제
삭제
삭제
삭제
제1 항에 있어서,
상기 k 번째 짝수 라인의 화소는,
상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 제1 스위칭 트랜지스터;
상기 k 번째 홀수 라인의 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터;
상기 k 번째 짝수 라인의 주사신호에 의해 턴 온되어 상기 제2 데이터 신호를 상기 구동 트랜지스터의 게이트 전극에 전달하는 제2 스위칭 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 상기 제2 스위칭 트랜지스터 사이에 구비되는 제1 커패시터;
상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터;
상기 k 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 저장하는 제2 커패시터;
상기 k 번째 홀수 라인의 화소 및 상기 k 번째 짝수 라인의 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제1 발광 트랜지스터; 및
상기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제2 발광 트랜지스터를 포함하는 표시장치.
삭제
삭제
삭제
삭제
k 번째 홀수 라인의 제1 화소에 k-1 번째 홀수 라인의 주사신호 및 k 번째 홀수 라인의 제1 주사신호를 인가하고, k 번째 홀수 라인의 제2 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 홀수 라인의 제2 주사신호를 인가하고, k 번째 짝수 라인의 제3 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 짝수 라인의 제3 주사 신호를 인가하고, k 번째 짝수 라인의 제4 화소에 상기 k-1 번째 홀수 라인의 주사신호, 상기 k 번째 홀수 라인의 제1 주사신호 및 k 번째 짝수 라인의 제4 주사 신호를 인가하는 주사 구동부(k는 2 이상의 정수); 및
상기 k 번째 홀수 라인의 제1 주사신호에 대응하여 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 연결된 데이터선에 k 번째 홀수 라인의 제1 데이터 신호를 인가하고, 상기 k 번째 홀수 라인의 제2 주사신호에 대응하여 상기 데이터선에 k 번째 홀수 라인의 제2 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 제3 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제3 데이터 신호를 인가하고, 상기 k 번째 짝수 라인의 제4 주사신호에 대응하여 상기 데이터선에 k 번째 짝수 라인의 제4 데이터 신호를 인가하는 데이터 구동부를 포함하고,
상기 k 번째 홀수 라인의 제1 주사신호에 따라 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소의 구동 트랜지스터의 문턱전압이 보상되는 표시장치.
제16 항에 있어서,
상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소는 상기 k-1 번째 홀수 라인의 주사신호에 따라 구동 트랜지스터의 게이트 전압이 리셋되는 표시장치.
제16 항에 있어서,
상기 k 번째 홀수 라인의 제1 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호가 상기 k 번째 홀수 라인의 제1 화소에 입력되는 표시장치.
제16 항에 있어서,
상기 k 번째 홀수 라인의 제2 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호가 상기 k 번째 홀수 라인의 제2 화소에 입력되는 표시장치.
제16 항에 있어서,
상기 k 번째 짝수 라인의 제3 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호가 상기 k 번째 짝수 라인의 제3 화소에 입력되는 표시장치.
제16 항에 있어서,
상기 k 번째 짝수 라인의 제4 주사신호에 따라 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호가 상기 k 번째 짝수 라인의 제4 화소에 입력되는 표시장치.
제16 항에 있어서,
상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 k 번째 발광신호를 인가하여 상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소를 동시에 발광시키는 발광 구동부를 더 포함하는 표시장치.
제16 항에 있어서,
상기 k 번째 홀수 라인의 제1 화소는,
상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제1 데이터 신호를 전달하는 스위칭 트랜지스터;
상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 구동 트랜지스터;
상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 구동 트랜지스터를 다이오드 연결시키는 보상 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 구동 트랜지스터의 문턱전압이 보상된 제1 데이터 신호를 저장하는 유지 커패시터;
상기 k 번째 홀수 라인의 제1 화소 및 제2 화소, 상기 k 번째 짝수 라인의 제3 화소 및 제4 화소에 인가되는 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제1 발광 트랜지스터;
상기 k 번째 발광신호에 의해 턴 온되어 상기 구동 트랜지스터의 일 전극에 제1 전원전압을 전달하는 제2 발광 트랜지스터; 및
상기 k-1 번째 홀수 라인의 주사신호에 의해 턴 온되어 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 초기화 트랜지스터를 포함하는 표시장치.
삭제
삭제
삭제
삭제
제23 항에 있어서,
상기 k 번째 홀수 라인의 제2 화소는,
상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제2 구동 트랜지스터;
상기 k 번째 홀수 라인의 제2 주사신호에 의해 턴 온되어 상기 제2 데이터 신호를 상기 제2 구동 트랜지스터의 게이트 전극에 전달하는 제2 스위칭 트랜지스터;
상기 제2 구동 트랜지스터의 게이트 전극과 상기 제2 스위칭 트랜지스터 사이에 구비되는 제1 커패시터;
상기 제2 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제2 구동 트랜지스터의 문턱전압이 보상된 제2 데이터 신호를 저장하는 제2 커패시터;
상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제2 구동 트랜지스터를 다이오드 연결시키는 제2 보상 트랜지스터; 및
상기 k 번째 발광신호에 의해 상기 제2 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제2 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제3 발광 트랜지스터를 포함하는 표시장치.
삭제
삭제
제23 항에 있어서,
상기 k 번째 짝수 라인의 제3 화소는,
상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제3 구동 트랜지스터;
상기 k 번째 짝수 라인의 제3 주사신호에 의해 턴 온되어 상기 제3 데이터 신호를 상기 제3 구동 트랜지스터의 게이트 전극에 전달하는 제3 스위칭 트랜지스터;
상기 제3 구동 트랜지스터의 게이트 전극과 상기 제3 스위칭 트랜지스터 사이에 구비되는 제3 커패시터;
상기 제3 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제3 구동 트랜지스터의 문턱전압이 보상된 제3 데이터 신호를 저장하는 제4 커패시터;
상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제3 구동 트랜지스터를 다이오드 연결시키는 제3 보상 트랜지스터; 및
상기 k 번째 발광신호에 의해 상기 제3 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제3 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제4 발광 트랜지스터를 포함하는 표시장치.
삭제
삭제
제23 항에 있어서,
상기 k 번째 짝수 라인의 제4 화소는,
상기 k 번째 홀수 라인의 제1 주사신호에 따라 다이오드 연결되어 상기 제1 데이터 신호를 전달하는 제4 구동 트랜지스터;
상기 k 번째 짝수 라인의 제4 주사신호에 의해 턴 온되어 상기 제4 데이터 신호를 상기 제4 구동 트랜지스터의 게이트 전극에 전달하는 제4 스위칭 트랜지스터;
상기 제4 구동 트랜지스터의 게이트 전극과 상기 제4 스위칭 트랜지스터 사이에 구비되는 제5 커패시터;
상기 제4 구동 트랜지스터의 게이트 전극과 제1 전원전압 사이에 구비되어 상기 제4 구동 트랜지스터의 문턱전압이 보상된 제4 데이터 신호를 저장하는 제6 커패시터;
상기 k 번째 홀수 라인의 제1 주사신호에 의해 턴 온되어 상기 제4 구동 트랜지스터를 다이오드 연결시키는 제4 보상 트랜지스터; 및
상기 k 번째 발광신호에 의해 상기 제4 구동 트랜지스터의 일 전극에 상기 제1 전원전압이 전달될 때, 상기 k 번째 발광신호에 의해 턴 온되어 상기 제4 구동 트랜지스터의 타 전극을 유기발광 다이오드에 연결시키는 제5 발광 트랜지스터를 포함하는 표시장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제