KR20130114180A - 크립 부식을 감소시키는 방법 - Google Patents

크립 부식을 감소시키는 방법 Download PDF

Info

Publication number
KR20130114180A
KR20130114180A KR1020137015258A KR20137015258A KR20130114180A KR 20130114180 A KR20130114180 A KR 20130114180A KR 1020137015258 A KR1020137015258 A KR 1020137015258A KR 20137015258 A KR20137015258 A KR 20137015258A KR 20130114180 A KR20130114180 A KR 20130114180A
Authority
KR
South Korea
Prior art keywords
electrically conductive
plasma
printed circuit
circuit board
conductive tracks
Prior art date
Application number
KR1020137015258A
Other languages
English (en)
Inventor
티모씨 본 웨네
Original Assignee
셈블란트 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셈블란트 리미티드 filed Critical 셈블란트 리미티드
Publication of KR20130114180A publication Critical patent/KR20130114180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함하는 인쇄회로기판, 상기 솔더 마스크의 적어도 일부 및 상기 표면 마감의 적어도 일부 위에 플루오로탄화수소를 플라즈마-중합에 의해 증착시키는 단계를 포함하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.

Description

크립 부식을 감소시키는 방법 {METHOD FOR REDUCING CREEP CORROSION}
본 발명은 인쇄회로기판 (printed circuit boards)의 크립 부식 (creep corrosion)을 감소시키는 방법, 코팅된 인쇄회로기판, 및 크립 부식을 감소시키는 특정 중합체의 용도에 관한 것이다.
크립 부식은 전자 산업에서 주요 문제이다. 전자 산업에서 이의 증가하는 영향은 무연 솔더 (lead-free solder)의 증가된 사용, 부품의 소형화 및 증가하는 혹독한 환경에 전자 에셈블리의 노출과 같은 다양한 요인의 결과로 믿어진다.
크립 부식은 고체 부식 생성물 (solid corrosion products), 통상적으로 황화 금속 (metal sulfides)이 표면에 걸쳐 이주하는 물질 전달 과정 (mass transport process)이다. 이것은 부식 생성물이 상기 인쇄회로기판 상의 솔더 마스크 (solder mask) 표면 위로 이동할 수 있는, 인쇄회로기판에 대해 특히 문제이다. 이것은 상기 인쇄회로기판 위에 인접한 전도성 트랙 (conductive tracks) 사이에서 단락 (short circuits) 및 제품의 불량을 초래할 수 있다.
상기 크립 부식의 메카니즘은 잘 이해되지는 않았지만, 인쇄회로기판이 6주 이내로 고장날 수 있는, 높은 황 환경에서 특히 문제가 될 수 있는 것으로 알려져 있다. 습기 또한 원인이 되는 요인 (contributory factor)이라고 믿어진다.
크립 부식을 감소시키기 위한 다양한 전략은 시도되어 왔다. 이러한 전략은: 등각 코팅 (conformal coatings)의 적용; 어셈블리 이후에 인쇄회로기판의 세정; 인쇄회로기판 표면 마감 (surface finish)의 신중한 선택; 및 상기 인쇄회로기판 위에 모든 납땜되지 않은 (non-soldered) 전도성 트랙을 캡핑 (capping)을 포함한다.
이들 제안된 해법의 각각은 적어도 몇몇 경우에 있어서 실패를 보여왔고, 사실상 상황을 더욱 나쁘게 만들었다. 따라서 크립 부식을 감소시키기 위한 좀더 신뢰할 수 있고 효과적인 방법에 대한 전자 산업에서의 요구가 있다.
본 발명자들은 플라즈마-중합된 플루오로탄화수소 (fluorohydrocarbon) 중합체가 크립 부식을 감소시키는데 사용될 수 있다는 놀라운 발견을 하였다.
따라서, 본 발명은 인쇄회로기판에서 크립 부식을 감소시키는 방법을 제공하며, 상기 인쇄회로기판은 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙 (electrically conductive tracks), 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함하고, 상기 방법은 상기 솔더 마스크의 적어도 일부 및 상기 표면 마감의 적어도 일부 위에 플루오로탄화수소를 플라즈마-중합에 의해 증착시키는 단계를 포함한다.
본 발명은 또한 본 발명의 방법에 의해 얻어질 수 있는 코팅된 인쇄회로기판을 제공한다.
본 발명은 또한 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감, 및 상기 솔더 마스크의 적어도 일부 및 상기 표면 마감의 적어도 일부 위를 코팅하는 플라즈마-중합된 플루오로탄화수소를 포함하는 코팅된 인쇄회로기판을 제공한다.
본 발명은 또한 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함하는 인쇄회로기판의 크립 부식을 감소시키기 위한 플라즈마-중합된 플루오로탄화수소의 용도를 제공한다.
본 발명은 인쇄회로기판의 크립 부식을 신뢰할 수 있는 효과적인 방법으로 감소시키는 효과가 있다.
도 1은 황 점토 시험 (sulfur clay test) 7일 후, 실시 예 1의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 2는 황 점토 시험 7일 후, 실시 예 2의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 3은 황 점토 시험 7일 후, 실시 예 3의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 4는 황 점토 시험 7일 후, 실시 예 4의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 5는 황 점토 시험 7일 후, 실시 예 5의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 6은 황 점토 시험 7일 후, 실시 예 6의 인쇄회로기판의 일부를 나타낸다. 크립 부식이 없다.
도 7은 황 점토 시험 7일 후, 실시 예 7의 인쇄회로기판의 일부를 나타낸다. 약간의 크립 부식이 보인다.
도 8은 황 점토 시험 7일 후, 비교 예 1의 인쇄회로기판의 일부를 나타낸다. 광범위한 크립 부식이 보인다.
도 9는 황 점토 시험 7일 후, 비교 예 2의 인쇄회로기판의 일부를 나타낸다. 광범위한 크립 부식이 보인다.
도 10은 황 점토 시험의 7일 후, 비교 예 3의 인쇄회로기판의 일부를 나타낸다. 광범위한 크립 부식이 보인다.
도 11은 황 점토 시험 7일 후, 비교 예 4의 인쇄회로기판의 일부를 나타낸다. 광범위한 크립 부식이 보인다.
도 12는 본 발명의 방법에 의한 코팅 전에 인쇄회로기판의 단면 예를 나타낸다.
도 13은 코팅된 인쇄회로기판의 단면 예를 나타낸다.
본 발명의 실시 방법은 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함하는 인쇄회로기판에 플라즈마-중합된 플루오로탄화수소를 플라즈마-중합에 의해 증착시키는 단계를 포함한다.
특히, 상기 실시 방법은 상기 솔더 마스크의 적어도 일부, 상기 표면 마감의 적어도 일부, 및 솔더 마스크 또는 표면 마감으로 코팅되지 않은, 상기 복수의 전기 전도성 트랙의 적어도 제3 영역 위에 플라즈마-중합된 플루오로탄화수소를 증착시키는 단계를 포함할 수 있다.
통상적으로, 상기 플라즈마-중합된 플루오로탄화수소는 상기 솔더 마스크의 표면 영역의 75% 초과, 바람직하게는 90% 초과하여 증착된다. 상기 플라즈마-중합된 플루오로탄화수소는 상기 솔더 마스크의 표면 영역 모두에 실질적으로 증착될 수 있다.
통상적으로 상기 플라즈마-중합된 플루오로탄화수소는 상기 표면 마감의 표면 영역의 75% 이상, 및 바람직하게는 90%이상 증착된다. 상기 플라즈마-중합된 플루오로탄화수소는 상기 표면 마감의 실질적인 모든 표면 영역에 증착될 수 있다.
상기 복수의 전기 전도성 트랙은 솔더 마스크 또는 표면 마감으로 코팅되지 않는 제3 영역을 포함할 수 있다. 솔더 마스크 또는 표면 마감으로 코팅되지 않은 이러한 영역은 정상적인 상기 표면 마감 또는 솔더 마스크에, 일반적으로 결함 (defect)이 있다. 일반적으로는 솔더 마스크 또는 표면 마감으로 코팅되지 않은 상기 전기 전도성 트랙의 영역이 없는 것이 바람직하다. 만약 솔더 마스크 또는 표면 마감으로 코팅되지 않은 복수의 전기 전도성 트랙의 제3 영역이 존재한다면, 통상적으로 상기 플라즈마-중합된 플루오로탄화수소는 상기 제3 영역의 적어도 일부에 증착된다. 바람직하게는 상기 플라즈마-중합된 플루오로탄화수소는 상기 기판에 부착되거나, 또는 솔더 마스트 또는 표면 마감으로 코팅되지 않은 상기 복수의 전기 전도성 트랙의 표면 영역의 75 % 초과, 좀더 바람직하게는 90 % 초과하여 증착된다. 상기 플라즈마-중합된 플루오로탄화수소는 상기 기판에 부착되거나, 또는 솔더 마스크 또는 표면 마감으로 코팅되지 않은 상기 복수의 전기 전도성 트랙의 모든 표면 영역에 실질적으로 증착될 수 있다.
일반적으로, 상기 플라즈마-중합된 플루오로탄화수소는 또한 상기 복수의 전도성 트랙에 의해 피복되지 않은 상기 기판의 적어도 일부에 증착된다. 통상적으로 상기 플라즈마-중합된 플루오로탄화수소는 상기 복수의 전도성 트랙에 의해 피복되지 않은 상기 기판의 표면 영역의 75% 초과, 더욱 바람직하게는 90% 초과하여 증착된다.
플라즈마-중합된 중합체는 전통적 중합 방법에 의해 제조될 수 없는 독특한 등급의 중합체이다. 플라즈마-중합된 중합체는 매우 불규칙한 구조 (highly disordered structure)를 갖고, 일반적으로 많이 가교결합되며, 랜덤 브랜칭 (random branching)을 함유하고, 몇몇 반응성 부위를 보유한다.
플라즈마-중합된 중합체는 따라서 기술분야에서 당업자에게 알려진 전통적 중합 방법에 의해 제조된 중합체와 화학적으로 구분된다. 이러한 화학적 및 물리적 차이는 잘 알려져 있고, 예를 들어, Plasma Polymer Films, Hynek Biederman, Imperial College Press 2004에서 기술되어 있다.
통상적으로 플라즈마-중합된 플루오로탄화수소는 선택적으로 환형 잔기 (cyclic moieties)를 포함하는 직쇄 및/또는 분지형 중합체이다. 상기 환형 잔기는 바람직하게는 지환족 고리 (alicyclic rings) 또는 방향족 고리 (aromatic rings)이고, 더욱 바람직하게는 방향족 고리이다. 바람직하게는 상기 플라즈마-중합된 플루오로탄화수소는 어떤 환형 잔기를 함유하지 않는다. 바람직하게는 상기 플라즈마-중합된 플루오로탄화수소는 분지형 중합체이다.
상기 플라즈마-중합된 플루오로탄화수소는 N, O, Si 및 P로부터 선택된 헤테로원자를 선택적으로 함유한다. 그러나, 바람직하게는 상기 플라즈마-중합된 플루오로탄화수소는 N, O, Si 및 P 헤테로원자를 함유하지 않는다.
산소-함유 플라즈마-중합된 플루오로탄화수소는 카보닐 잔기를 바람직하게 포함하고, 좀더 바람직하게는 에스테르 및/또는 아미드 잔기를 포함한다. 산소-함유 플라즈마-중합된 플루오로탄화수소 중합체의 바람직한 등급은 플라즈마-중합된 플루오로아크릴레이트 (fluoroacrylate) 중합체이다.
질소 함유 플라즈마-중합된 플루오로탄화수소는 니트로, 아민, 아미드, 이미다졸, 디아졸, 트리졸 및/또는 테트라아졸 잔기를 바람직하게 포함한다.
바람직한 상기 플라즈마-중합된 플루오로탄화수소는 분지형이고, 헤테로원자를 함유하지 않는다.
본 발명에서 사용된 플라즈마-중합된 플루오로탄화수소는 플라즈마-중합 기술에 의해 얻어질 수 있다. 플라즈마-중합은 일반적으로 박막 코팅을 증착시키기 위한 효과적인 기술이다. 일반적으로 플라즈마-중합은 상기 중합 반응이 인시튜로 일어나기 때문에, 우수한 품질 코팅을 제공한다. 결과적으로, 상기 플라즈마-중합된 중합체는 특정 상황에서 보통의 액체 코팅 기술에 의해 이용가능하지 않은 작은 홈 (recesses) 내, 부품 아래 및 비아 (vias) 내에 일반적으로 증착된다.
플라즈마 증착은 이온화 기체 이온 (ionised gaseous ions), 전자 (electrons), 원자 (atoms), 및/또는 중성 종 (neutral species)을 포함하는 가스 플라즈마를 발생하는 반응기에서 수행될 수 있다. 반응기는 가스 플라즈마를 발생시키도록 설계된 어떤 적절한 타입의 반응기도 사용될 수 있지만, 챔버 (chamber), 진공 시스템 (vacuum system), 및 하나 이상의 에너지원을 포함할 수 있다. 상기 에너지원은 가스 플라즈마로 하나 이상의 물질을 전환하도록 설계된 어떤 적절한 장치를 포함할 수 있다. 바람직하게는 상기 에너지원은 히터 (heater), 무선 주파 (radio frequency) (RF) 발생기, 및/또는 초고주파 발생기 (microwave generator)를 포함한다.
본 발명의 실시 방법에 있어서, 인쇄회로기판은 반응기의 챔버에 배치될 수 있고, 진공 시스템은 10-3 내지 10 mbar 범위의 압력으로 낮추기 위해 챔버를 펌프하는데 사용될 수 있다. 하나 이상의 물질은 그 다음 상기 챔버로 펌프될 수 있고, 에너지원은 안정한 가스 플라즈마를 발생시킬 수 있다. 하나 이상의 전구체 화합물은 그 다음 상기 챔버에 가스 플라즈마로, 가스 및/또는 액체로서 도입될 수 있다. 상기 가스 플라즈마로 도입된 경우, 상기 전구체 화합물은 중합체 코팅을 발생하도록 중합시키는 상기 플라즈마에서 활성 종 (active species)의 범위를 발생시키기 위해 이온화 및/또는 분해될 수 있다. 펄스 플라즈마 시스템 (Pulsed plasma system)은 또한 사용될 수 있다.
플라즈마-중합된 플루오로탄화수소는 불소 원자 (fluorine atoms)를 포함하는 탄화수소 물질인 하나 이상의 전구체 화합물의 플라즈마 중합에 의해 바람직하게 얻어진다. 불소 원자를 포함하는 바람직한 탄화수소 물질은 퍼플루오로알칸 (perfluoroalkanes), 퍼플루오로알켄 (perfluoroalkenes), 퍼플루오로알킨 (perfluoroalkynes), 플루오로알칸 (fluoroalkanes), 플루오로알켄 (fluoroalkenes), 플루오로알킨 (fluoroalkynes)이다. 예로는 CF4, C2F4, C2F6, C3F6 C3F8 및 C4F8를 포함한다.
상기 플라즈마-중합된 플루오로탄화수소 코팅의 정확한 특성 및 조성물은 통상적으로 하나 이상의 다음의 조건에 의존한다; (i) 선택된 플라즈마 가스; (ⅱ) 사용된 특정 전구체 화합물; (ⅲ) (전구체 화합물의 압력 및 유속 (flow rate)의 조합에 의해 결정될 수 있는) 전구체 화합물의 양; (iv) 전구체 화합물의 비율; (v) 전구체 화합물의 순서 (sequence); (ⅵ) 플라즈마 압력; (ⅶ) 플라즈마 구동 주파수 (drive frequency); (ⅷ) 펄스 폭 타이밍 (the pulse width timing); (ⅸ) 코팅 시간 (coating time); (x) 플라즈마 전력 (power) (피크 (peak) 및/또는 평균 플라즈마 전력 (average plasma power)를 포함); (xi) 챔버 전극 배열 (chamber electrode arrangement); 및/또는 (xⅱ) 인입 어셈블리 (incoming assembly)의 제조.
통상적인 상기 플라즈마 구동 주파수 (drive frequency)는 1 kHz 내지 1 GHz이다. 통상적인 상기 플라즈마 전력은 500 내지 10000 W이다. 통상적인 상기 질량 유속 (mass flow rate)은 5 내지 2000 sccm이다. 통상적인 상기 작동 압력 (operating pressure)은 10 내지 500 mTorr이다. 통상적인 상기 코팅 시간은 10 초 내지 20 분이다.
그러나, 당업자들이 인식하고 있는 것과 같이, 상기 바람직한 조건은 상기 플라즈마 챔버의 크기 및 기하학적 형상 (geometry)에 의존할 것이다. 따라서 사용될 특정한 플라즈마 챔버에 의존하여, 당업자들은 상기 작동 조건을 변형하는 것이 유용할 수 있다.
본 발명에서 사용된 플라즈마-중합된 플루오로탄화수소 코팅은 1 nm 내지 10 ㎛, 바람직하게는 1 nm 내지 5 ㎛, 더욱 바람직하게는 5nm 내지 500 nm, 더욱 바람직하게는 10 nm 내지 100 nm, 및 가장 바람직하게는, 예를 들어 약 50 nm인, 25 nm 내지 75 nm의 중간-평균 두께 (mean-average thickness)를 갖는다. 상기 코팅의 두께는 실질적으로 균일하거나 포인트로부터 포인트까지 변화할 수 있다.
본 발명의 방법에서 코팅된 인쇄회로기판은 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함한다. 상기 인쇄회로기판은 일반적으로 그 위에 부착된 어떤 전기 부품을 처음에는 갖지 않는다.
당업자들은, 상기 인쇄회로기판의 최종-목적에 의존하여, 상기 복수의 전기 전도성 트랙에 대한 적절한 모양 및 형상 (configurations)을 선택할 수 있다. 통상적으로, 전기 전도성 트랙은 기판의 전체 길이를 따라 상기 기판의 표면에 부착된다. 선택적으로, 전기 전도성 트랙은 둘 이상의 포인트에서 상기 기판에 부착될 수 있다. 예를 들어, 전기 전도성 트랙은 기판의 전체 길이는 아니지만, 둘 이상의 포인트에서 상기 기판에 부착된 구리 와이어일 수 있다.
전기 전도성 트랙은 통상적으로 당업자에게 알려진 어떤 적절한 방법을 사용하여 기판 위에 형성된다. 바람직한 방법에 있어서, 전기 전도성 트랙은 "서브트랙티브 (subtractive)" 기술을 사용하여 기판 위에 형성된다. 통상적으로 이런 방법에 있어서, 전기 전도성 물질의 층은 상기 기판의 표면에 결합되고, 그 다음 상기 전기 전도성 물질의 원하지 않는 부분이 제거되며, 원하는 전도성 트랙이 남는다. 상기 전기 전도성 물질의 원하지 않는 부분은 통상적으로 화학적 에칭, 광-에칭 및/또는 밀링 (milling)에 의해 상기 기판으로부터 제거된다. 선택적인 방법에 있어서, 전기 전도성 트랙은, 예를 들어, 전기도금 (electroplating), 역 마스트 (reverse mask)를 사용한 증착, 및/또는 기하학적으로 조절된 증착 공정과 같은 "에디티브 (additive)" 기술을 사용하여 상기 기판 위에 형성된다.
전기 전도성 트랙은 통상적으로 금, 텅스텐 (tungsten), 구리 (copper), 은 (silver) 및/또는 알루미늄 (aluminium)을 포함하고, 바람직하게 금, 텅스텐, 구리, 은 및/또는 알루미늄, 더욱 바람직하게는 구리를 포함한다. 전기 전도성 트랙은 구리로 이루어지거나, 또는 필수적으로 이루어질 수 있다.
상기 인쇄회로기판의 기판은 일반적으로 전기적 절연 물질을 포함한다. 상기 기판은 통상적으로 상기 인쇄회로기판 회로의 단선으로부터 상기 기판을 보호하는 어떤 적절한 절연 물질을 포함한다.
기판은 에폭시 라미네이트 물질 (epoxy laminate material), 합성 수지 결합된 종이 (synthetic resin bonded paper), 에폭시 수지 결합된 유리 섬유 (epoxy resin bonded glass fabric) (ERBGH), 복합 에폭시 물질 (composite epoxy material) (CEM), PTFE (테프론 (Teflon)), 또는 다른 중합체 물질, 페놀 면 종이 (phenolic cotton paper), 실리콘, 유리, 세라믹, 종이, 판지 (cardboard), 천연 및/또는 합성 목재계 물질 (synthetic wood based materials), 및/또는 다른 적절한 섬유 (textiles)를 바람직하게 포함한다. 상기 기판은 선택적으로 난연제 (flame retardant material), 통상적으로 Flame Retardant 2 (FR-2) 및/또는 Flame Retardant 4 (FR-4)을 더욱 포함한다. 상기 기판은 절연 물질의 단일 층 또는 같거나 다른 절연 물질의 다수 층을 포함할 수 있다.
솔더 마스크는 상기 전기 전도성 트랙의 적어도 제1 영역을 코팅할 수 있다. 솔더 마스크는 일반적으로 상기 전기 전도성 트랙을 브리징 (bridging)으로부터 솔더를 보호하기 위해 의도되고, 이로 인해 단선을 방지한다. 통상적으로 상기 솔더 마스크는 에폭시 솔더 마스크, 액체 광영상화 (photoimageable) 솔더 마스크 (LPSM) 잉크 또는 건조 필름 광영상화 (dry film photoimageable) 솔더 마스크 (DFSM)이다. 이러한 솔더 마스크는 기술 분야의 당업자에게 알려진 기술로 상기 인쇄회로기판에 쉽게 적용될 수 있다.
바람직하게는 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 상기 솔더 마스크 코팅은 상기 기판의 영역을 부가적으로 코팅한다. 이러한 경우에 있어서, 상기 솔더 마스크는 상기 전기 전도성 트랙의 적어도 부분의 가장자리 (edge)에 걸릴 수 있고, 상기 기판의 근접한 영역을 피복할 수 있다. 크립 부식은 일반적으로 이러한 상황에 특히 과도하다. 바람직하게는, 상기 플라즈마-중합된 플루오로탄화수소는 상기 기판의 영역을 부가적으로 코팅하는 상기 솔더 마스크의 일부 위에 증착되거나, 또는 상기 전기 전도성 트랙의 적어도 일부의 가장자리에 걸리며, 상기 기판의 근접한 영역을 피복한다.
표면 마감은 상기 전기 전도성 트랙의 적어도 제2 영역을 코팅할 수 있다. 상기 표면 마감은 통상적으로 침지 은 (immersion silver) (ImAg), 무전해 니켈 (electroless nickel)/침지 금 (immersion gold) (ENIG), 유기계 납땜성 보존제 (organic solderability preservative) (OSP), 무전해 니켈/무전해 팔라듐 (electroless palladium)/침지 금 (ENEPIG) 또는 침지 주석(ImSn)이다. 바람직하게는, 상기 표면 마감은 침지 은 (ImAg) 또는 유기계 납땜성 보존제 (OSP)이고, 더 바람직하게는 침지 은 (ImAg)이다.
선택적으로, 본 발명의 실시 방법은 상기 플라즈마-중합된 플루오로탄화수소의 증착 후, 적어도 하나의 전기 전도성 트랙에 적어도 하나의 전기 부품을 연결시키는 단계를 더욱 포함한다. 상기 적어도 하나의 전기 부품은 상기 플라즈마 중합된 플루오로탄화수소를 통해 적어도 하나의 전도성 트랙에 연결될 수 있다.
바람직하게는, 상기 전기 부품은 솔더 접합부 (solder joint), 용접 접합부 (weld joint) 또는 와이어-결합 접합부 (wire-bond joint)을 통해 적어도 하나의 전기 전도성 트랙에 연결된다. 만약 상기 전기 부품이 상기 플라즈마 중합된 플루오로탄화수소를 통해 연결된다면, 바람직하게는 상기 솔더 접합부, 용접 접합부 또는 와이어-결합 접합부는 상기 플라즈마 중합된 플루오로탄화수소와 인접한다. WO 2008/102113호 (상기 특허의 내용은 본 발명에 참조로서 포함된다)에 기술된 바와 같이, 상기 플라즈마 중합된 플루오로탄화수소를 통해 솔더, 용접 또는 와이어 결합이 가능하다.
전기 부품은 인쇄회로기판의 어떤 적절한 회로 요소일 수 있다. 바람직하게는, 전기 부품은 저항 (resistor), 캐패시터 (capacitor), 트랜지스터 (transistor), 다이오드 (diode), 증폭기 (amplifier), 안테나 (antenna) 또는 발진기 (oscillator)이다. 전기 부품의 어떤 적절한 수 및/또는 조합은 전기적 어셈블리에 연결될 수 있다.
필요한 모든 전기 부품이 연결되었다고 말할 수 있는, 상기 코팅된 인쇄회로기판이 조립된 후, 플라즈마-중합된 플루오로탄화수소의 부가적 코팅을 플라즈마-중합에 의해 증착시키는 것이 바람직할 수 있다. 상기 부가적인 코팅은 등각 (conformal) 코팅일 수 있다. 이것은 일반적으로 부가적인 환경적 및 물리적 보호를 제공할 수 있다.
본 발명은 또한 코팅된 인쇄회로기판에 관한 것이다. 예로서, 코팅된 인쇄회로기판은 전술된 방법에 의해 제조될 수 있다. 이러한 코팅된 인쇄회로기판은 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감, 및 상기 솔더 마스크의 적어도 일부, 상기 표면 마감의 적어도 일부 및 선택적으로 솔더 마스크 또는 표면 마감으로 코팅되지 않은 복수의 전기 전도성 트랙의 적어도 제3 영역을 코팅하는 플라즈마-중합된 플로오로탄화수소를 포함할 수 있다. 상기 기판, 전기 전도성 트랙, 솔더 마스크, 표면 마감 및 플라즈마-중합된 플루오로탄화수소는 상기 한정된 바와 같을 수 있다.
예로서, 코팅된 인쇄회로기판은 상기 플라즈마-중합된 플루오로탄화수소 코팅을 통해 적어도 하나의 전기 전도성 트랙에 연결된 전기 부품을 더욱 포함한다. 상기 전기 전도성 트랙에 전기 부품 및 연결은 상기 한정된 바와 같을 수 있다.
본 발명은 또한 상기 한정된 바와 같을 수 있는 인쇄회로기판의 트립 부식을 감소시키기 위한 플라즈마-중합된 플루오로탄화수소의 용도에 관한 것이다.
이하 본 발명의 관점은 도 12과 도 13에 도시된 구체 예를 참조하여 기술될 것이며, 여기서, 동일한 참조 번호는 동일하거나 유사한 부품을 의미한다.
도 12는 기판 (1), 상기 기판의 적어도 일 표면 (3)위에 위치된 복수의 전기 전도성 트랙 (2), 상기 복수의 전기 전도성 트랙의 적어도 제1 영역 (5)을 코팅하는 솔더 마스크 (4), 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역 (7)을 코팅하는 표면 마감 (6)을 포함하는 코팅 전에 인쇄회로기판의 예를 나타낸다. 상기 솔더 마스크는 선택적으로 상기 기판의 영역 (8)을 부가적으로 코팅한다.
도 13은 기판 (1), 상기 기판의 적어도 일 표면 (3) 위에 위치된 복수의 전기 전도성 트랙 (2), 상기 복수의 전기 전도성 트랙의 적어도 제1 영역 (5)를 코팅하는 솔더 마스크 (4), 상기 복수의 전기 전도성 트랙의 적어도 제2 영역 (7)을 코팅하는 표면 마감 (6), 및 상기 솔더 마스크의 적어도 일부 (10)위에 코팅된 플라즈마-중합된 플루오로탄화수소 (9), 상기 표면 마감의 적어도 일부 (11) 및 솔더 마스크 또는 표면 마감으로 코팅되지 않은 선택적으로 상기 복수의 전기 전도성 트랙의 적어도 제3 영역 (12)을 포함하는 코팅된 인쇄회로기판의 예를 나타낸다. 상기 플라즈마-중합된 플루오로탄화수소는 또한 선택적으로 상기 기판의 적어도 일부 (13)를 코팅한다.
이하 본 발명의 관점은 실시 예를 참조하여 기술될 것이다.
실시 예
황 점토 시험 방법
상기 황 점토 시험 방법은 크립 부식이 매우 과도한, 점토 모형 스튜디오 (clay modelling studio)와 같은, 모의 조건 (simulating conditions)에 대한 기술이다. 이러한 방법은 크립 부식의 효과를 평가하기 위한 기술 분야에서 잘 알려진 기술이고, 황 화합물의 소스 (source)로서 황 내재 점토 (sulfur bearing clay)를 사용한다 (예를 들어, 높은 황 환경에서 납 없는 인쇄회로기판 위에 크립 부식, Randy Schueller, Published in SMTA Int'l Proceedings, Orlando, FL, Oct 2007을 참조).
(Chavant사에 의해 판매된) 플라스테린 황 내재 모형 점토 (Plasteline sulphur bearing modelling clay)는 물로 적셔지고, 용기 내부에서 가열된다. 시험 인쇄회로기판은 상기 뜨거운 점토와 용기 안에 즉시 위치된다. 상기 점토로부터의 황 화합물은 상기 인쇄회로기판의 표면 위에 응축되고, 크립 부식을 위한 적절한 상태가 형성된다.
코팅 A
인쇄회로기판은 플라즈마 챔버 (plasma chamber)에 도입된다. 상기 챔버는 50 mTorr의 작동 압력으로 낮추도록 펌핑되고, C3F6 가스는 100 sccm의 유속 (flow rate)으로 도입된다. 상기 가스는 30 초 동안 상기 챔버를 통해 흐르도록 허용되고, 그 다음 상기 플라즈마 발생기 (plasma generator)는 13.56 MHz의 주파수 및 2.4 kW의 전력으로 작동된다. 상기 인쇄회로기판은 7 분 동안 활성 플라즈마에 노출시킨 후, 상기 플라즈마 발생기의 스위치를 끄고, 상기 챔버는 대기압으로 되돌리며, 상기 코팅된 인쇄회로기판은 상기 챔버로부터 제거된다.
코팅 B
인쇄회로기판은 플라즈마 챔버에 도입된다. 상기 챔버는 70 mTorr의 작동 압력으로 낮추기 위해 펌핑되고 C3F6 가스는 750 sccm의 유속으로 도입된다. 상기 가스는 30 초 동안 상기 챔버를 통해 흐르도록 허용되고, 그 다음 상기 플라즈마 발생기는 40MHz의 주파수 및 7 kW의 전력으로 작동된다. 상기 인쇄회로기판은 10 분 동안 활성 플라즈마에 노출시킨 후, 상기 플라즈마 발생기의 스위치를 끄고, 상기 챔버는 대기압으로 되돌리며, 상기 코팅된 인쇄회로기판은 상기 챔버로부터 제거된다.
코팅 C
인쇄회로기판은 플라즈마 챔버에 도입된다. 상기 챔버는 60 mTorr의 작동 압력으로 낮추기 위해 펌핑되고, C3F6 가스는 750 sccm의 유속으로 도입된다. 제2 가스인, 헬륨 (helium)은 제2 유량 조절기 (mass flow controller)를 통해 100 sccm의 유속으로 상기 챔버에 첨가된다. 상기 가스 혼합물은 30 초 동안 상기 챔버를 통해 흐르도록 허용되고, 그 다음 상기 플라즈마 발생기는 40MHz의 주파수 및 7 kW의 전력으로 작동된다. 상기 인쇄회로기판은 10 분 동안 활성 플라즈마에 노출시킨 후, 상기 플라즈마 발생기의 스위치를 끄고, 상기 챔버는 대기압으로 되돌리며, 상기 코팅된 인쇄회로기판은 상기 챔버로부터 제거된다.
시험 인쇄회로기판의 평가
구리 트랙 및 솔더 마스크를 갖는 표준 영점 (standard blank) 인쇄회로기판으로 출발하여, 일련의 시험 인쇄회로기판이 제조된다. 이들은 하기 표 1 및 2에 기재된 특징을 갖는다.
특히, 침지 은 (ImAg) 또는 유기계 납땜성 보존제 (OSP)의 표면 마감은 각각의 인쇄회로기판에 선택적으로 적용된다. 코팅 A는 그 다음 상기 인쇄회로기판에 선택적으로 증착된다. 다음, 전기 부품은 상기 인쇄회로기판에 선택적으로 연결된다. 마지막으로, 코팅 A, 코팅 B 또는 코팅 C의 오버코트 (overcoat)는 상기 인쇄회로기판 및 전기 부품에 선택적으로 적용된다.
실시 예 표면 마감 크립 부식 감소 코팅 인시튜 성분 오버 코트 평가
1 No 코팅 A No No +
2 No 코팅 A Yes No +
3 No 코팅 A Yes 코팅 A +
4 ImAg 코팅 A Yes No +
5 No 코팅 A Yes 코팅 B +
6 No 코팅 A Yes 코팅 C ++
7 OSP 코팅 A Yes No +
비교 예 표면 마감 크립 부식 감소 코팅 인시튜 성분 오버 코트 평가
1 ImAg No No No --
2 ImAg No Yes No --
3 ImAg No Yes 코팅 A --
4 OSP No Yes No --
실시 예 1 내지 7 및 비교 예 1 내지 4의 상기 인쇄회로기판은 7일 동안 상기 황 점토 시험을 하였다. 7 일 후, 상기 인쇄회로기판은 제거되고, 크립 부식의 존재에 대해 조사된다.
도 1 내지 11은 실시 예 1 내지 7 및 비교 예 1 내지 4 각각의 인쇄회로기판의 등가부 (equivalent portion)를 나타낸다. 표 1 및 2에 나타낸 바와 같이, 상기 인쇄회로기판은 다음과 같이 분류된다:
크립 부식 없음 (++)
낮은 수준의 크립 부식 (+)
높은 수준의 크립 부식 (--)
결론
전기 부품의 부가 전 인쇄회로기판 위에 플루오로탄화수소의 플라즈마-중합에 의한 적용은 크립 부식의 발생률을 상당히 감소시킨다.
1: 기판 2: 전기 전도성 트랙
3: 상기 기판의 적어도 일 표면 4: 솔더 마스크
5: 전기 전도성 트랙의 제1 영역 6: 표면 마감
7: 전기 전도성 트랙의 제2 영역 8: 기판의 영역
9: 플라즈마-중합된 플루오로탄화수소
10: 솔더 마스크의 일부 11: 표면 마감의 일부
12: 전기 전도성 트랙의 제3 영역 13: 기판의 일부

Claims (18)

  1. 기판, 상기 기판의 적어도 일 표면에 위치된 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 표면 마감을 포함하는 인쇄회로기판,
    상기 솔더 마스크의 적어도 일부 및 상기 표면 마감의 적어도 일부 위에 플루오로탄화수소를 플라즈마-중합에 의해 증착시키는 단계를 포함하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  2. 청구항 1에 있어서,
    상기 표면 마감은 침지 은 (ImAg), 전극 니켈/침지 금 (ENIG), 유기계 납땜성 보존제 (organic solderability preservative) (OSP), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG) 또는 침지 주석 (ImSn)인 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  3. 청구항 2에 있어서,
    상기 표면 마감은 침지 은 (ImAg)인 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  4. 전술한 청구항 중 어느 한 항에 있어서,
    상기 솔더 마스크는 상기 기판의 영역을 부가적으로 코팅하는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  5. 전술한 청구항 중 어느 한 항에 있어서,
    상기 방법은 상기 플라즈마-중합된 플루오로탄화수소를 증착한 다음, 적어도 하나의 전기 전도성 트랙에 적어도 하나의 전기 부품을 연결시키는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  6. 청구항 5에 있어서,
    상기 방법은 적어도 하나의 전기 전도성 트랙에 적어도 하나의 전기 부품을 연결시킨 다음, 플루오로탄화수소의 부가적인 코팅을 플라즈마-중합에 의해 증착시키는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  7. 청구항 6에 있어서,
    상기 플라즈마-중합된 플루오로탄화수소의 부가적인 코팅은 상기 인쇄회로기판 및 적어도 하나의 전기 부품을 등각으로 코팅시키는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  8. 전술한 청구항 중 어느 한 항에 있어서,
    상기 방법은 솔더 마스크 또는 표면 마감으로 코팅되지 않는 상기 복수의 전기 전도성 트랙의 적어도 제3 영역 위에 플루오로탄화수소를 플라즈마-중합에 의해 증착시키는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  9. 전술한 청구항 중 어느 한 항에 있어서,
    상기 복수의 전기 전도성 트랙은 구리를 포함하는 것을 특징으로 하는 인쇄회로기판에서 크립 부식을 감소시키는 방법.
  10. 청구항 1 내지 9 중 어느 하나의 방법에 의해 얻어질 수 있는 코팅된 인쇄회로기판.
  11. 기판, 상기 기판의 적어도 일 표면에 위치된 청구항 1 또는 9에서 한정된 바와 같은 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 청구항 1 내지 3 중 어느 항 항에 한정된 바와 같은 표면 마감, 및 상기 솔더 마스크의 적어도 일부 및 상기 표면 마감의 적어도 일부 위를 코팅하는 플라즈마-중합된 플루오로탄화수소를 포함하는 코팅된 인쇄회로기판.
  12. 청구항 11에 있어서,
    상기 솔더 마스크는 상기 기판의 영역을 부가적으로 코팅하는 것을 특징으로 하는 코팅된 인쇄회로기판.
  13. 청구항 11 또는 12에 있어서,
    상기 코팅된 인쇄회로기판은 상기 플라즈마-중합된 플루오로탄화수소 코팅을 통하여 적어도 하나의 전기 전도성 트랙에 연결된 적어도 하나의 전기 부품을 더욱 포함하는 것을 특징으로 하는 코팅된 인쇄회로기판.
  14. 청구항 13에 있어서,
    상기 코팅된 인쇄회로기판은 상기 인쇄회로기판 및 적어도 하나의 전기 부품을 등각으로 코팅하는 플라즈마-중합된 플루오로탄화수소의 부가적인 코팅을 더욱 포함하는 것을 특징으로 하는 코팅된 인쇄회로기판.
  15. 청구항 11 내지 14 중 어느 한 항에 있어서,
    상기 코팅된 인쇄회로기판은 솔더 마스크 또는 표면 마감으로 코팅되지 않는 상기 복수의 전기 전도성 트랙의 적어도 제3 영역 위에 플라즈마-중합된 플루오로탄화수소를 더욱 포함하는 것을 특징으로 하는 코팅된 인쇄회로기판.
  16. 기판, 상기 기판의 적어도 일 표면에 위치된 청구항 1 또는 9에서 한정된 바와 같은 복수의 전기 전도성 트랙, 상기 복수의 전기 전도성 트랙의 적어도 제1 영역을 코팅하는 솔더 마스크, 및 상기 복수의 전기 전도성 트랙의 적어도 제2 영역을 코팅하는 청구항 1 내지 3 중 어느 항 항에 한정된 바와 같은 표면 마감을 포함하는 인쇄회로기판의 크립 부식을 감소시키기 위한 플라즈마-중합된 플루오로탄화수소의 용도.
  17. 청구항 16에 있어서,
    상기 솔더 마스크는 상기 기판의 영역을 부가적으로 코팅하는 것을 특징으로 하는 플라즈마-중합된 플루오로탄화수소의 용도.
  18. 청구항 16 또는 17에 있어서,
    상기 인쇄회로기판은 솔더 마스크 또는 표면 마감으로 코팅되지 않는 상기 복수의 전기 전도성 트랙의 적어도 제3 영역을 포함하는 것을 특징으로 하는 플라즈마-중합된 플루오로탄화수소의 용도.
KR1020137015258A 2010-11-15 2011-11-09 크립 부식을 감소시키는 방법 KR20130114180A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1019302.7A GB2485419B (en) 2010-11-15 2010-11-15 Method for reducing creep corrosion
GB1019302.7 2010-11-15
PCT/GB2011/001579 WO2012066273A1 (en) 2010-11-15 2011-11-09 Method for reducing creep corrosion

Publications (1)

Publication Number Publication Date
KR20130114180A true KR20130114180A (ko) 2013-10-16

Family

ID=43431471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015258A KR20130114180A (ko) 2010-11-15 2011-11-09 크립 부식을 감소시키는 방법

Country Status (15)

Country Link
US (1) US20130240256A1 (ko)
EP (1) EP2641456A1 (ko)
JP (1) JP6238747B2 (ko)
KR (1) KR20130114180A (ko)
CN (1) CN103210704B (ko)
AU (1) AU2011330946B2 (ko)
BR (1) BR112013011924A2 (ko)
CA (1) CA2816840A1 (ko)
GB (1) GB2485419B (ko)
MX (1) MX350116B (ko)
MY (1) MY163049A (ko)
RU (1) RU2573583C2 (ko)
SG (1) SG190163A1 (ko)
TW (1) TWI557272B (ko)
WO (1) WO2012066273A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
EP2327283A2 (en) 2008-08-18 2011-06-01 Semblant Global Limited Halo-hydrocarbon polymer coating
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
US9277642B2 (en) * 2013-03-05 2016-03-01 Eastman Kodak Company Imprinted bi-layer micro-structure method
US10212825B2 (en) 2016-03-03 2019-02-19 Motorola Mobility Llc Polysiloxane films and methods of making polysiloxane films
RU184905U1 (ru) * 2016-06-06 2018-11-14 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Покрытие печатных плат
US20170358445A1 (en) 2016-06-13 2017-12-14 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
CN106324040B (zh) * 2016-09-29 2023-07-28 浙江中控技术股份有限公司 一种检测预警装置及方法
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
TW201836447A (zh) * 2017-03-24 2018-10-01 致伸科技股份有限公司 具擴充功能之薄膜線路結構
WO2019010122A1 (en) 2017-07-03 2019-01-10 Avx Corporation SOLID ELECTROLYTIC CAPACITOR CONTAINING A NANOREVÊTEMENT
US10770238B2 (en) 2017-07-03 2020-09-08 Avx Corporation Solid electrolytic capacitor assembly with hydrophobic coatings
US20220235468A1 (en) * 2019-07-31 2022-07-28 Showa Denko K.K. Laminate and method for producing same
CN110402019A (zh) * 2019-08-22 2019-11-01 江苏上达电子有限公司 一种耐弯折柔性线路板及其制作方法
JPWO2021070561A1 (ko) * 2019-10-10 2021-04-15
CN117554185B (zh) * 2024-01-11 2024-03-15 江苏满星测评信息技术有限公司 一种薄膜材料力学性能监测方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0940890A (ja) * 1995-07-11 1997-02-10 Delco Electron Corp 特に回路板用のコーティング及び方法
WO2010039324A1 (en) * 2008-10-02 2010-04-08 Macdermid, Incorporated Method for enhancing the solderability of a surface
JP2010519728A (ja) * 2007-02-19 2010-06-03 センブラント リミテッド プリント回路基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931454A (en) * 1972-10-17 1976-01-06 Westinghouse Electric Corporation Printed circuit board and method of preparing it
JPS61213221A (ja) * 1985-03-19 1986-09-22 Japan Synthetic Rubber Co Ltd プラズマ重合膜の製法
CN1095623C (zh) * 1996-04-18 2002-12-04 国际商业机器公司 用于含铜金属的复合涂料组合物
AU1778000A (en) * 1998-11-27 2000-06-19 Metallveredlung Gmbh & Co. Kg Coat consisting of a plastic coating and method and device for producing the same
DE10114897A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Elektronisches Bauteil
JP4310086B2 (ja) * 2002-08-01 2009-08-05 株式会社日立製作所 エンジン用電子機器
RU2233301C1 (ru) * 2003-09-16 2004-07-27 Федеральное государственное унитарное предприятие "Московское машиностроительное производственное предприятие "Салют" Способ нанесения покрытия на изделия
US7673970B2 (en) * 2004-06-30 2010-03-09 Lexmark International, Inc. Flexible circuit corrosion protection
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
JP4730129B2 (ja) * 2006-02-27 2011-07-20 株式会社ケンウッド 車載用ナビゲーション装置
JP4224082B2 (ja) * 2006-06-13 2009-02-12 三井金属鉱業株式会社 フレキシブルプリント配線基板および半導体装置
US20080083115A1 (en) * 2006-10-05 2008-04-10 Shih-Ping Hsu Method for repairing metal finish layer on surface of electrical connection pad of circuit board
US20080093109A1 (en) * 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
US20090123656A1 (en) * 2007-11-13 2009-05-14 Ernest Long Composition and method for controlling galvanic corrosion in printed circuit boards
JP2009155668A (ja) * 2007-12-25 2009-07-16 Hitachi Chem Co Ltd 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法
TWI340615B (en) * 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
EP2327283A2 (en) * 2008-08-18 2011-06-01 Semblant Global Limited Halo-hydrocarbon polymer coating
US8263177B2 (en) * 2009-03-27 2012-09-11 Kesheng Feng Organic polymer coating for protection against creep corrosion
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20110049703A1 (en) * 2009-08-25 2011-03-03 Jun-Chung Hsu Flip-Chip Package Structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0940890A (ja) * 1995-07-11 1997-02-10 Delco Electron Corp 特に回路板用のコーティング及び方法
JP2010519728A (ja) * 2007-02-19 2010-06-03 センブラント リミテッド プリント回路基板
WO2010039324A1 (en) * 2008-10-02 2010-04-08 Macdermid, Incorporated Method for enhancing the solderability of a surface

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 공표특허공보 특표2010-519728호(2010.06.03.) 1부. *

Also Published As

Publication number Publication date
SG190163A1 (en) 2013-07-31
US20130240256A1 (en) 2013-09-19
RU2013126037A (ru) 2014-12-27
TW201229309A (en) 2012-07-16
JP6238747B2 (ja) 2017-11-29
EP2641456A1 (en) 2013-09-25
GB2485419A (en) 2012-05-16
JP2014501039A (ja) 2014-01-16
AU2011330946A1 (en) 2013-05-23
CN103210704A (zh) 2013-07-17
CN103210704B (zh) 2016-08-24
TWI557272B (zh) 2016-11-11
MX350116B (es) 2017-08-28
GB2485419B (en) 2015-02-25
AU2011330946B2 (en) 2015-10-01
MX2013005144A (es) 2013-12-02
RU2573583C2 (ru) 2016-01-20
WO2012066273A1 (en) 2012-05-24
MY163049A (en) 2017-08-15
GB201019302D0 (en) 2010-12-29
BR112013011924A2 (pt) 2017-11-07
CA2816840A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
KR20130114180A (ko) 크립 부식을 감소시키는 방법
US9992875B2 (en) Coated electrical assembly
JP6085480B2 (ja) プラズマ重合ポリマーコーティング
CA2733765C (en) Halo-hydrocarbon polymer coating
JP6225125B2 (ja) コーティングされた電気アセンブリ
US20220046803A1 (en) Coated electrical assembly
KR20180016550A (ko) 코팅된 전기 조립체
KR20180120678A (ko) 코팅된 전기 조립체
US20110143021A1 (en) Conformal coating system and method
GB2462824A (en) Printed circuit board encapsulation
JP5958558B2 (ja) 樹脂多層基板
KR101507913B1 (ko) Ｐｃｂ 제조 방법
CN113950196A (zh) 用于制造防水印刷电路板的方法
JP2020172699A (ja) 半田マスク
KR20220079277A (ko) 다층인쇄회로기판의 최외층 형성 방법
KR20070017488A (ko) 향상된 파퓰레이티드 인쇄 배선 기판 및 제조 방법
KR20150137882A (ko) 플라즈마 유기 중합체 박막 및 그 제조방법
JPH0218591B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment