KR20130103047A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20130103047A
KR20130103047A KR1020120024365A KR20120024365A KR20130103047A KR 20130103047 A KR20130103047 A KR 20130103047A KR 1020120024365 A KR1020120024365 A KR 1020120024365A KR 20120024365 A KR20120024365 A KR 20120024365A KR 20130103047 A KR20130103047 A KR 20130103047A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor die
bond
semiconductor
wiring pattern
Prior art date
Application number
KR1020120024365A
Other languages
English (en)
Inventor
김대진
정진욱
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120024365A priority Critical patent/KR20130103047A/ko
Publication of KR20130103047A publication Critical patent/KR20130103047A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는 상면에 다수의 제1배선패턴이 형성되고, 하면에 다수의 제2배선패턴이 형성되며, 상면의 중앙부에는 센터 슬롯 및 양쪽에는 사이드 슬롯이 각각 형성되며, 상기 상면에서 상기 사이드 슬롯의 외주면에는 다수의 본드핑거가 형성된 기판; 상기 기판의 하면에 접착되고, 다수의 본드 패드가 형성되며, 상기 본드 패드가 상기 기판의 사이드 슬롯을 통해서 상기 기판의 상면으로 노출되고, 상기 센터 슬롯을 통해 상면이 노출되는 반도체다이; 상기 반도체다이의 본드패드와 상기 기판의 본드핑거를 전기적으로 연결하는 도전성 와이어; 상기 기판의 사이드 슬롯, 상기 반도체다이의 본드패드 및 상기 도전성 와이어를 봉지하는 몰드부; 상기 기판의 몰드부의 상면에 상기 제1배선 패턴에 대응하도록 형성되는 솔더볼을 포함하는 점에 그 특징이 있다.
이상의 본 발명에 따르면, 반도체 패키지의 중앙 영역을 노출하고, 노출된 부분에 추가 방열판을 형성함으로써 반도체 패키지에서 발생하는 열을 효과적으로 방열시킬 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 특히 반도체 패키지의 중앙 영역을 노출하고, 노출된 부분에 추가 방열판을 형성함으로써 반도체 패키지에서 발생하는 열을 효과적으로 방열시킬 수 있는 반도체 패키지에 관한 것이다.
전자산업의 발달에 따라 전자기기들의 고기능화 및 소형화 추세에 따라 그의 핵심 소자인 반도체 패키지가 고집적도로 구현되어 고성능을 갖고 소형인 반도체 패키지의 요구가 급증하고 있다. 이러한 추세는 반도체 칩으로부터의 발열 증가라는 문제를 가져왔으며, 이는 완성된 반도체 칩 패키지에서의 성능 저하 및 수명 단축 등의 중대한 문제를 초래할 수 있었기 때문에 반도체 칩 패키지의 신뢰성 차원에서 매우 중요하게 인식되었다.
이러한 반도체 패키지는 주로 패키지 내에 복수개의 반도체다이를 상하로 적층하거나 또는 평면상에 배열된 형태로 내장하는 멀티칩(Multi-Chip) 패키지, 또는 기판에 직접 반도체다이를 부착하고 이를 밀봉하여 크기를 감소시킨 보드 온 칩(Board On Chip, 이하"BOC") 패키지 등이 사용되고 있다.
여기서 BOC 패키지는 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 중에 방열판을 이용한 적층패키지 및 BOC 패키지를 적층하여 형성한 BOC 적층 패키지등이 이용되고 있지만, 방열판을 이용한 적층 패키지 및 BOC 패키지를 적층하여 형성한 BOC 적층 패키지를 이용하여 대용량의 패키지를 만들기 위해서는, 패키지의 두께가 두꺼워지는 문제를 해결할 수 없었다.
그리고 이러한 BOC 패키지는 방열판을 이용하여 반도체다이에서 발생되는 열을 외부로 방출시킬 수 있으나, 반도체다이가 고집적화되어 발열이 증가하게 되어도 큰 방열판을 배치할 수 없기 때문에, 효과적인 방열이 수행되기 어렵다는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 반도체 패키지의 중앙 영역을 노출하고, 노출된 부분에 추가 방열판을 형성함으로써 반도체 패키지에서 발생하는 열을 효과적으로 방열시킬 수 있는 반도체 패키지를 제공하는 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 반도체 패키지는 상면에 다수의 제1배선패턴이 형성되고, 하면에 다수의 제2배선패턴이 형성되며, 상면의 중앙부에는 센터 슬롯 및 양쪽에는 사이드 슬롯이 각각 형성되며, 상기 상면에서 상기 사이드 슬롯의 외주면에는 다수의 본드핑거가 형성된 기판; 상기 기판의 하면에 접착되고, 다수의 본드 패드가 형성되며, 상기 본드 패드가 상기 기판의 사이드 슬롯을 통해서 상기 기판의 상면으로 노출되고, 상기 센터 슬롯을 통해 상면이 노출되는 반도체다이; 상기 반도체다이의 본드패드와 상기 기판의 본드핑거를 전기적으로 연결하는 도전성 와이어; 상기 기판의 사이드 슬롯, 상기 반도체다이의 본드패드 및 상기 도전성 와이어를 봉지하는 몰드부; 상기 기판의 몰드부의 상면에 상기 제1배선 패턴에 대응하도록 형성되는 솔더볼을 포함하는 점에 그 특징이 있다.
여기서, 상기 기판의 센터 슬롯에는 방열판을 더 형성하는 것이 바람직하다.
여기서, 상기 방열판은 상면에 돌기부를 형성하여 방열 면적을 넓히는 것이 바람직하다.
여기서, 상기 기판의 하부를 덮도록 일정 두께로 형성되며, 상기 제2배선패턴과 전기적으로 연결된 히트 슬리거를 더 포함하는 것이 바람직하다.
이상의 본 발명에 따르면, 반도체 패키지의 중앙 영역을 노출하고, 노출된 부분에 추가 방열판을 형성함으로써 반도체 패키지에서 발생하는 열을 효과적으로 방열시킬 수 있다.
도 1은 본 발명에 따른 일 실시 예의 반도체 패키지를 개략적으로 도시한 평면도.
도 2는 상기 도 1의 구성을 개략적으로 도시한 단면도.
도 3은 본 발명에 따른 또 다른 실시 예의 반도체 패키지의 구조를 개략적으로 도시한 도면.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 일 실시 예의 반도체 패키지를 개략적으로 도시한 평면도이고, 도 2는 상기 도 1의 구성을 개략적으로 도시한 단면도이다. 도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 반도체 패키지는 상면에 다수의 제1배선패턴이 형성되고, 하면에 다수의 제2배선패턴이 형성되며, 상면의 중앙부에는 센터 슬롯(180) 및 양쪽에는 사이드 슬롯(185)이 각각 형성되며, 상기 상면에서 상기 사이드 슬롯(185)의 외주면에는 다수의 본드핑거(140)가 형성된 기판(110), 상기 기판(110)의 하면에 접착되고, 다수의 본드 패드(130)가 형성되며, 상기 본드 패드(130)가 상기 기판(110)의 사이드 슬롯(185)을 통해서 상기 기판(110)의 상면으로 노출되고, 상기 센터 슬롯(185)을 통해 상면이 노출되는 반도체다이(120), 상기 반도체다이(120)의 본드패드(160)와 상기 기판(110)의 본드핑거(140)를 전기적으로 연결하는 도전성 와이어(150), 상기 기판(110)의 사이드 슬롯(185), 상기 반도체다이(120)의 본드패드(160) 및 상기 도전성 와이어(150)를 봉지하는 몰드부(160)를 포함하여 형성된다.
상기 기판(110)은 상면과 상기 상면의 반대면인 하면으로 이루어진다. 그리고 상기 기판(110)은 중앙부에 센터 슬롯(180), 양쪽 사이드 영역에 사이드 슬롯(185)이 형성되어, 하면에 접착된 상기 반도체다이(120)의 상면을 상부로 노출시킨다. 상기 기판(110)은 상면에서 상기 사이드 슬롯(185)의 외주면에 형성된 다수의 본드 핑거(140), 상기 상면에 형성된 다수의 제1배선패턴 및 상기 하면에 형성된 다수의 제2배선패턴을 포함한다.
그리고 상기 기판(110)은 상기 본드 핑거(140)와 상기 제1배선 패턴 사이, 상기 제1배선 패턴과 상기 제2배선 패턴 사이를 각각 전기적으로 연결하는 도전성 비아(미도시)가 더 형성된다. 즉, 상기 기판(110)의 본드 핑거(140)와 제2배선 패턴은 각각 도전성 비아를 통해서 상기 제1배선 패턴과 전기적으로 연결된다.
상기 제1배선 패턴 및 상기 제2배선 패턴은 구리(Cu), 티나늄(Ti), 니켈(Ni), 팔라듐(Pd)및 이의 등 가금속으로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
그리고 기판(110)의 상면과 하면에는 상기 제1배선 패턴 및 상기 제2배선 패턴의 외주면을 덮도록 일정두께로 형성되어, 상기 제1배선 패턴 및 상기 제2배선 패턴을 외부환경으로부터 보호하는 솔더 마스크(미도시)가 더 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 반도체다이(120)는 상면과 상기 상면의 반대면인 하면을 가지며, 상기 상면에는 다수의 본드 패드(130)가 형성된다. 그리고 상기 본드 패드(130)는 상기 기판(110)의 사이드 슬롯(185)을 통해서 상기 기판(110)의 상면으로 노출된다. 즉, 상기 본드 패드(130)는 상기 반도체다이(120)의 양쪽 영역에 형성되어, 상기 기판(110)의 사이드 슬롯(185)을 통해서 외부로 노출된다. 상기 본드 패드(130)는 도전성 와이어(150)를 통해서 상기 기판(110)의 상면에 형성된 상기 본드 핑거(140)와 전기적으로 연결된다. 또한, 상기 반도체다이(120)의 상면의 중앙 영역이 노출되도록 센터 슬롯(180)이 형성되어 상기 반도체다이(120)에서 발생되는 열을 방열할 수 있게 된다.
그리고 상기 반도체다이(120)의 상면은 상기 기판(110)의 하면에 접착제를 통해서 접착될 수 있다. 그리고 상기 반도체다이(120)의 하면은 상기 히트 슬리거(미도시)에 접착될 수 있다. 즉, 상기 반도체다이(120)는 상기 기판(110)과 상기 히트 슬리거 사이에 개재될 수 있다. 상기 접착제는 솔더 페이스트, 통상의 액상 에폭시 접착제, 접착 필름, 접착테이프 및 그 등가물중 선택된 어느 하나를 이용할 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
상기 도전성 와이어(150)는 상기 반도체다이(120)의 본드 패드(130)와 상기 기판(110)의 본드 핑거(140)를 상호간 전기적으로 연결한다. 상기 도전성 와이어(150)는 금(Au), 알루미늄(Al) 및 구리(Cu) 어느 하나 또는 그 합금을 이용하게 되는데, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 와이어(150)는 바람직하게는 금(Au)으로 형성하는데, 연성과 전기전도도가 다른 금속에 비해서 높아서, 도전성 와이어(150)를 얇게 형성할 수 있으며, 얇게 형성하여도 전기전도도가 높아 와이어 본딩시에 용이하기 때문이다.
상기 몰딩부(160)는 상기 기판(110), 상기 반도체다이(120) 및 상기 도전성 와이어(150)를 외부환경으로부터 보호하기 위해 이들을 인캡슐레이션(encapsulation)한다. 즉, 상기 몰딩부(160)는 상기 기판(110)의 사이드 슬롯(185), 상기 기판(110)의 사이드 슬롯(185)을 통해 상기 기판(110)의 상면으로 노출된 상기 반도체다이(120) 및 상기 도전성 와이어(150)를 인캡슐레이션 한다. 그러므로 상기 몰딩부(160)는 상기 반도체다이(120)의 본드 패드(130)도 인캡슐레이션 한다.
상기 솔더볼(170)은 상기 기판(110)의 상면에 형성된 제1배선 패턴에 용착되어, 상기 도전성 비아, 상기 본드 핑거 및 상기 도전성 와이어를 통해서 상기 반도체다이(120)와 전기적으로 연결된다. 그리고 상기 솔더볼(170)은 상기 배선 패턴에 용착되어, 상기 도전성 비아 및 상기 제2배선 패턴을 통해서 상기 히트 슬리거(미도시)와 전기적으로 연결된다. 상기 솔더볼(170)은 주석/납, 납없는 주석 및 그 등가물중 선택된 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 그리고 이러한 솔더볼(170)을 상기 제1배선 패턴에 용착하는 공정은 제1배선 패턴에 점도가 있는 휘발성 플럭스(flux)를 도포한 후, 그것에 솔더볼(170)을 임시로 안착한다. 이후, 반도체 패키지(100)를 대략 100 내지 300℃의 온도를 갖는 퍼니스(furnace)에 넣었다 꺼냄으로써, 상기 솔더볼(170)이 상기 제1배선 패턴에 강하게 전기적 및 기계적으로 접속되도록 한다. 물론, 상기 퍼니스 내에서 상기 플럭스는 모두 휘발되어 제거된다. 상기 솔더볼(170)은 상기 기판(110)을 통해서 상기 반도체다이(120)와 전기적으로 연결된다. 그래서 상기 반도체다이(120)는 상기 솔더볼(170)을 통해서 외부 장치(미도시)에 실장되어, 외부 장치와 전기적으로 연결될 수 있다.
상기 히트 슬리거(미도시)는 상기 기판(110)의 하부와 상기 반도체다이(120)의 하면을 덮도록 일정 두께로 형성된다. 이때, 상기 히트 슬리거는 열전도도가 높고 비금속 계통의 탄성 재질인 써멀 일레스터머(thermal ela-stemer)를 통해서 상기 반도체다이(120)의 하면에 접착될 수 있다. 또한, 히트 슬리거는 상기 제2배선패턴과 전기적으로 연결될 수 있다.
도 3은 본 발명에 따른 또 다른 실시 예의 반도체 패키지의 구조를 개략적으로 도시한 도면이다. 도 3에 도시된 바와 같이, 본 발명의 반도체 패키지의 구조는, 상기 도 1의 반도체 패키지의 구조에서 상기 기판의 센터 슬롯(180)에 방열판(190)을 더 형성할 수 있다. 여기서, 상기 도 1과 동일한 부분에 대해 상세한 설명은 생략하기로 한다.
상기 방열판(190)은 상기 반도체다이(120)의 상면에 직접 형성하여 열을 직접 전달받게 된다. 이때, 상기 방열판(190)은 열 도전성이 높은 Cu 금속 물질을 이용하여 형성되고, 상면에 돌기부를 형성하여 방열 면적을 넓히는 것이 바람직하다.
또한, 상기 솔더볼(170)은 기판의 상면을 레이저 드릴 프로세스를 통해 홀을 형성한 후, 도포 되어 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
110 --- 기판 120 --- 반도체다이
130 --- 본딩 패드 140 --- 본딩 핑거
150 --- 도전성 와이어 160 --- 몰딩부
170 --- 솔더볼 180 --- 센터 슬롯
185 --- 사이드 슬롯 190 --- 방열판

Claims (4)

  1. 상면에 다수의 제1배선패턴이 형성되고, 하면에 다수의 제2배선패턴이 형성되며, 상면의 중앙부에는 센터 슬롯 및 양쪽에는 사이드 슬롯이 각각 형성되며, 상기 상면에서 상기 사이드 슬롯의 외주면에는 다수의 본드핑거가 형성된 기판;
    상기 기판의 하면에 접착되고, 다수의 본드 패드가 형성되며, 상기 본드 패드가 상기 기판의 사이드 슬롯을 통해서 상기 기판의 상면으로 노출되고, 상기 센터 슬롯을 통해 상면이 노출되는 반도체다이;
    상기 반도체다이의 본드패드와 상기 기판의 본드핑거를 전기적으로 연결하는 도전성 와이어;
    상기 기판의 사이드 슬롯, 상기 반도체다이의 본드패드 및 상기 도전성 와이어를 봉지하는 몰드부; 및
    상기 기판의 몰드부의 상면에 상기 제1배선 패턴에 대응하도록 형성되는 솔더볼을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 기판의 센터 슬롯에는 방열판을 더 형성하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2항에 있어서,
    상기 방열판은 상면에 돌기부를 형성하여 방열 면적을 확보하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 기판의 하부를 덮도록 일정 두께로 형성되며, 상기 제2배선패턴과 전기적으로 연결된 히트 슬리거를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020120024365A 2012-03-09 2012-03-09 반도체 패키지 KR20130103047A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120024365A KR20130103047A (ko) 2012-03-09 2012-03-09 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024365A KR20130103047A (ko) 2012-03-09 2012-03-09 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20130103047A true KR20130103047A (ko) 2013-09-23

Family

ID=49452546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024365A KR20130103047A (ko) 2012-03-09 2012-03-09 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20130103047A (ko)

Similar Documents

Publication Publication Date Title
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
TW201919190A (zh) 封裝結構及其製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
US10522505B2 (en) Semiconductor device package and method for manufacturing the same
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
JP2016167577A (ja) 樹脂封止型半導体装置およびその製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
TW202103271A (zh) 電子封裝件及其製法
TWI416688B (zh) A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device
TW200522298A (en) Chip assembly package
KR20100069001A (ko) 반도체 패키지
KR20130103047A (ko) 반도체 패키지
US9190355B2 (en) Multi-use substrate for integrated circuit
TWM549958U (zh) 半導體封裝
KR101024761B1 (ko) 반도체 패키지
US11862544B2 (en) Electronic assembly
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
CN212625548U (zh) 一种散热型半导体封装件
JP2019050297A (ja) 半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid