KR20130079240A - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20130079240A
KR20130079240A KR1020120153129A KR20120153129A KR20130079240A KR 20130079240 A KR20130079240 A KR 20130079240A KR 1020120153129 A KR1020120153129 A KR 1020120153129A KR 20120153129 A KR20120153129 A KR 20120153129A KR 20130079240 A KR20130079240 A KR 20130079240A
Authority
KR
South Korea
Prior art keywords
voltage
mechanical shutter
control electrode
shutter
control
Prior art date
Application number
KR1020120153129A
Other languages
English (en)
Other versions
KR101579841B1 (ko
Inventor
하지메 아키모토
타카히코 무네요시
켄타 카지야마
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20130079240A publication Critical patent/KR20130079240A/ko
Application granted granted Critical
Publication of KR101579841B1 publication Critical patent/KR101579841B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/023—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light comprising movable attenuating elements, e.g. neutral density filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005—Power supply circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Abstract

가동 셔터 방식의 화상표시장치에 있어서, 리크전류에 기인하는 포획전자(전하)의 양을 현저하게 완화시켜, 기계적 셔터의 제어 불량을 완화하고, 디스플레이의 수명을 대폭 연장한다. 기계적 셔터를 각각 갖는 복수의 화소를 갖고, 상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치이며, 상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고, 상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과, 상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키는 수단1과, 상기 기계적 셔터가 정지한 상태에 있어서, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 수단2를 갖는다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는, 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 화상표시장치의 화소회로에 적용하기에 유효한 기술에 관한 것이다.
기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 화상표시장치(이하, 가동 셔터 방식의 화상표시장치)의 화소회로로서의 사용방법이 US2008/0174532호에 기재되어 있다.
도 16은, 종래의 가동 셔터 방식의 화상표시장치의 화소회로를 도시하는 회로도이다.
이하. 도 16을 참조하여, 종래의 가동 셔터 방식의 화상표시장치에 관하여 설명한다.
각 화소회로(213)에는, 신호선(206)이 구비되어 있다. 신호선(206)과 신호 축적 용량(204)은, 신호 전송 스위치(205)로 접속되어 있다.
신호 축적 용량(204)은, 또한 셔터 부전압 기입용 n형 MOS트랜지스터(203)의 게이트에 접속되어 있다. 셔터 부전압 기입용 n형 MOS트랜지스터(203)의 드레인은, 캐스코우드 n형 MOS트랜지스터(216), 캐스코우드 p형 MOS트랜지스터(215)를 개재하여, 셔터 정전압 기입용 p형 MOS트랜지스터(202)의 드레인에 접속되어 있다.
각 화소는, 셔터 전압선(211)에 접속된 쌍극성 셔터(Dual actuator shutter assembly)(201)를 갖는다. 두 개의 쌍극성 셔터(201)의 제어전극 중 한 쪽은, 캐스코우드 n형 MOS트랜지스터(216)을 개재하여 셔터 부전압 기입용 n형 MOS트랜지스터(203)의 드레인에 접속되어 있다. 제어전극의 다른 쪽은, 제어전극 전압선(209)에 접속되어 있다.
또한, 신호 축적 용량(204)의 타단은, 셔터 전압선(211)에 접속되어 있다. 셔터 부전압 기입용 n형 MOS트랜지스터(203)의 소스는, 셔터 부전압 기입용 nMOS 소스 전압선(212)에 접속되어 있다.
또한, 셔터 정전압 기입용 p형 MOS트랜지스터(202)의 게이트와 드레인은, 각각 셔터 정전압 기입용 pMOS 게이트 전압선(207)과 정전압선(208)에 접속되어 있다. 또한, 캐스코우드 n형 MOS트랜지스터(216) 및 캐스코우드 p형 MOS트랜지스터(215)의 게이트는, 캐스코우드 게이트 전압선(217)에 접속되어 있다. 신호 전송 스위치(205)의 게이트는, 주사선(210)에 접속되어 있다.
또한, 쌍극성 셔터(201)는, 차광면상에 구비된 개구에 대향하여 구비되어 있고, 이 화상표시장치에는, 이와 같은 화소회로(213)가 매트릭스형상으로 배열되어 있다.
다음으로 종래의 가동 셔터 방식의 화상표시장치의 동작에 대하여 설명한다.
신호선(206)에 기입된 화상 신호 전압은, 주사선(21)을 순차 주사하는 것에 의해, 신호 전송 스위치(205)를 개재하여 신호 축적 용량(204)에 기억된다.
다음으로, 전 화소의 신호 축적 용량(204)에 대하여 화상 신호 전압의 기입 주사가 종료한 후, 각 화소에 있어서, 기입된 화상 신호 전압을 토대로 쌍극성 셔터(201)의 제어전극 중 한 쪽에 대하여 화상신호의 증폭 기입을 행한다. 즉, 먼저, 전 화소에 있어서, 셔터 정전압 기입용 pMOS 게이트 전압선(207)을, 소정의 기간만큼 저전압으로 하는 것에 의해, 셔터 정전압 기입용 p형 MOS트랜지스터(202)를, 이 기간만 온 상태로 하여, 쌍전극 셔터(201)의 제어전극 중 한 쪽의 전극에, 정전압선(208)에 인가되어 있던 소정의 정전압을 프리챠지한다.
다음으로 셔터 부전압 기입용 nMOS 소스 전압선(212)을, 소정의 기간만큼 소정의 저전압으로 한다. 이 때, 신호 축적 용량(204)에 화상 신호 전압으로 고전압이 기입되어 있던 화소만, 이 기간, 셔터 부전압 기입용 n형 MOS트랜지스터(203)가 온 상태가 된다. 이에 의해, 쌍전극 셔터(201)의 제어전극 중 한 쪽의 전압은, 셔터 부전압 기입용 nMOS 소스 전압선(212)에 인가되어 있는 소정의 저전압으로 바뀐다.
또한, 신호 축적 용량(204)에 화상 신호 전압으로 저전압이 기입되어 있던 화소는, 이 기간도 셔터 부전압 기입용 n형 MOS트랜지스터(203)를 오프 상태로 유지한다. 이 때문에, 쌍극성 셔터(201)의 제어전극 중 한 쪽 전압은, 이미 프리챠지된 소정의 정전압을 유지한다.
이와 같이 하여 쌍극성 셔터(201)의 제어전극 중 한 쪽의 전극에 화상 신호의 증폭 기입을 행한다. 이와 병행하여 제어전극 전압선(209)으로의 인가 전압을 제어하는 것에 의해, 쌍극성 셔터(201)를 정전적(靜電的)으로 개패 조작할 수 있다. 이와 같이 쌍극성 셔터(201)로 차광면상에 구비된 개구를 개폐하는 것에 의해 광의 투과량을 제어하여, 이 화상표시장치는 기입된 화상 신호 전압에 대응한 화상을 화소 매트릭스상으로 표시할 수 있다.
또한, 상술한 동작에 있어서, 캐스코우드 n형 MOS트랜지스터(216) 및 캐스코우드 p형 MOS트랜지스터(215)는, 셔터 정전압 기입용 p형 MOS트랜지스터(202) 및 셔터 부전압 기입용 n형 MOS트랜지서터(203)에 신뢰성 수명을 훼손할 것 같은 높은 드레인 전압이 인가되는 것을 방지하기 위해 구비된 것이다.
가동 셔터 방식의 화상표시장치에 있어서, 기계적 셔터의 제어 불량에 의한 수명 저하가, 셔터 전극과 제어전극간에 생기는 접착력에 기인하는 것이 판명됐다.
도 6을 참조하여 이를 설명한다. 도 6은, 가동 셔터 방식의 화상표시장치에 있어서, 각 화소에 구비된 셔터 전극(20)과, 제어전극(21)의 모식도이다. 양전극 간의 주위에는 알루미나 내지 질화 실리콘에 의한 절연막(50)이 구비되어 있다.
여기서, 6(a)은, 셔터 전극(20)이 제어전극(21)에 정전적으로 끌어 당겨지고 있는 도이다. 양전극간에는, 예를 들어, 25V가 인가된다. 이 때, 양전극간에 끼워진 절연막(50)에는 소정의 전계가 발생하고, Poole-Frankel 내지 Fowler-Nordheim 주입 전류에 의한 리크전류가 발생한다.
여기서, 이 때 어느 전류 주입 기구가 주가 될지는, 막질, 전계, 온도 등에 의해 결정된다. 예를 들어, 셔터 전극(20)에 부전압, 제어전극(21)에 정전압이 인가된 경우에는, 발생하는 리크전류는 셔터 전극(20)에서 제어전극(21)을 향하는 전자 주입으로서 정의된다. 여기서, 양전극 간의 절연막(50)에는 접촉 계면이 있고, 이 부분에는 다수의 전자 포획 준위가 존재하는 것에 유의할 필요가 있다.
셔터 전극(20)측의 절연막(50)으로부터의 전자방출은 절연막 상의 미소한 볼록부에 집중되기 때문에 전자 포획의 영향은 적지만, 제어전극(21)측의 절연막(50) 계면에는 광범위하게 주입전자가 분산하기 때문에, 다수의 전자가 상기 전자 포획 준위에 포획된다. 도 6(b)은 이를 도시하고 있다.
또한, 도 6(c)은 이후, 양전극으로의 전압 인가가 없어진 상황을 나타낸 도이다. 인가 전압을 없애도, 일단 포획된 전자는 비교적 장시간, 절연막(50)의 계면에 잔존한다. 계속해서 셔터 전극(20)에 부전압, 제어전극(21)에 정전압을 인가하여 양전극을 닫으려고 해도, 이 잔존 전하가 정전극의 전위를 저하시키고 만다. 따라서, 정전 인력에 의한 셔터의 제어가 불안정 해지고, 기계적 셔터의 수명 저하, 또는 디스플레이 제품의 수명 저하를 초래할 수 있다.
본 발명은, 상기 종래기술의 문제점을 해결하기 위해 이루어진 것이며, 본 발명의 목적은, 가동 셔터 방식의 화상표시장치에 있어서, 리크전류에 기인하는 포획전자(전하)의 양을 현저하게 완화시켜, 기계적 셔터의 제어 불량을 완화하고, 디스플레이 수명을 대폭 연장할 수 있는 기술을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면에 의해 명확해 진다.
상술의 과제를 해결하기 위해, 본 발명은, 기계적 셔터를 각각 갖는 복수의 화소를 갖고, 상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서, 상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고, 상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과, 상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 제2 제어전극을 접촉시키는 수단1과, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 수단2를 포함한다.
또한, 본 발명은 기계적 셔터를 각각 갖는 복수의 화소를 갖고, 상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서, 상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고, 상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과, 상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키는 수단과, 상기 기계적 셔터가 정지한 상태에 있어서, 상기 기계적 셔터와 접촉하는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 수단2를 포함한다.
본 발명의 가동 셔터 방식의 화상표시장치에 의하면, 리크전류에 기인하는 포획전자(전하)의 양을 현저하게 완화시켜, 기계적 셔터의 제어 불량을 완화하고, 디스플레이 수명을 큰 폭으로 연장할 수 있다.
도 1은 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 화소회로를 도시하는 회로도이다.
도 2는, 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 개략 구성을 도시하는 블록도이다.
도 3은, 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 화소부의 단면구조를 도시하는 단면도이다.
도 4는 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성 반전: 셔터=저전압)이다.
도 5는 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성: 셔터=고전압)이다.
도 6은, 가동 셔터 방식의 화상표시장치에 있어서, 각 화소에 구비된 셔터 전극과 제어전극의 모식도이다.
도 7은, 본 발명의 실시예2의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성 반전: 셔터=저전압)이다.
도 8은, 본 발명의 실시예2의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성: 셔터=고전압)이다.
도 9는, 본 발명의 실시예3의 가동 셔터 방식의 화상표시장치의 화소회로를 도시하는 회로도이다.
도 10은, 본 발명의 실시예3의 가동 셔터 방식의 화상표시장치의 개략 구성을 도시하는 블록도이다.
도 11은, 본 발명의 실시예3의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성 반전: 셔터=저전압)이다.
도 12는, 본 발명의 실시예3의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성: 셔터=고전압)이다.
도 13은, 본 발명의 실시예4의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성 반전: 셔터=저전압)이다.
도 14는, 본 발명의 실시예4의 가동 셔터 방식의 화상표시장치의 동작 타이밍 챠트(극성: 셔터=고전압)이다.
도 15는, 본 발명의 실시예5의 가동 셔터 방식의 화상표시장치를 사용하는 인터넷 화상표시장치의 개략 구성을 도시하는 블록도이다.
도 16은, 종래의 가동 셔터 방식의 화상표시장치의 화소회로를 도시하는 회로도이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
또한, 실시예를 설명하기 위한 모든 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 부여하고, 그 반복 설명은 생략한다. 또한, 이하의 실시예는, 본 발명의 특허 청구의 범위 해석을 한정하기 위한 것은 아니다.
(실시예 1)
도 1은, 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 화소회로를 도시하는 회로도이다.
본 실시예의 화소회로(23)는, CMOS회로로 구성되어 있고, VDD전압이 공급되는 전원라인(7)과, GND전압이 공급되는 전원라인(12)과의 사이에 접속되는 p형 MOS트랜지스터(2,14)와, n형 MOS트랜지스터(3,15)를 갖는다.
각 화소회로(23)에는 신호선(6)이 구비되어 있고, 신호선(6)과 신호 축적 용량(이하, 유지용량)(4)은, n형 MOS트랜지스터로 구성되는 신호 전송 스위치(본 발명의 입력 트랜지스터)(5)로 접속되어 있다.
유지용량(4)은, 또한, n형 MOS트랜지스터로 구성되는 신호 전송 스위치(본원발명의 전송 트랜지스터)(13)의 소스(또는 드레인)와 접속되고, 신호 전송 스위치(13)의 드레인(또는 소스)은, p형 MOS트랜지스터(2)와 n형 MOS트랜지스터(3)의 게이트에 접속되어 있다. 또한, 유지용랑(4)의 타단은 전원 라인(12)에 접속되어 있고, 신호 전송 스위치(5)의 게이트는 업데이트선(8)에 접속되어 있다.
또한, p형 MOS트랜지스터(2)와 n형 MOS트랜지스터(3)의 게이트는, 기계적 셔터의 한 쪽 제어전극(22)에, p형 MOS트랜지스터(14)와 n형 MOS트랜지스터(15)의 게이트는, 기계적 셔터의 다른 쪽 제어전극(21)에 접속되어 있다. 셔터 전극(20)은, 셔터 전압선(11)에 접속되어 있다.
또한, 상술의 기계적 셔터는, 후에 도 3을 이용하여 설명하는 바와 같이, 차광면상에 구비된 개구에 대향하여 구비되어 있다.
도 2는, 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 개략 구성을 도시하는 블록도이다.
도 2에 도시하는 가동 셔터 방식의 화상표시장치에서는 도 1에 도시하는 화소회로(23)가, 1화소로서 2차원 형상으로 배치되어 있다. 여기서, 주사선(10)은, 각 행 단위로 구비되고, 주사회로(25)에 접속된다.
또한, 신호선(6)은, 각 열 단위로 구비되고, 화상신호 전압기입 회로(24)에 입력된다. 전원라인(7,12), 업데이트선(8), 및 셔터 전압선(11)은, 각 화소 공통으로 구비되고, 제어전극 구동회로(26)에 접속된다.
또한, 도 2는 간단히 하기 위해 표시영역을 화소수가 4*3 화소의 매트릭스로 기재되어 있지만, 본 발명이 개시하는 기술사상이 특별히 화소의 수를 제한하는 것이 아닌 것은 명확하다.
다음으로, 본 실시예의 가동 셔터 방식의 화상표시장치의 화소부 단면 구조에 대하여 설명한다.
도 3은, 본 발명의 실시예1의 가동 셔터 방식의 화상표시장치의 화소부의 단면 구조를 도시하는 단면도이다.
도 3에 도시하는 바와 같이, 유리 기판(39)상에는, 다결정 실리콘 박막(31), 고농도 n형 불순물을 도우프한 다결정 실리콘 박막(30,32), 게이트 절연막(33), 고융점 금속으로 이루어진 게이트 전극(35), 소스 전극(37), 드레인 전극(36)으로 구성되는 다결정 실리콘 박막 트랜지스터가 구비되어 있다.
또한, 유리 기판(39)상에는, 절연 보호막(34)을 사이에 두고 소스 전극(37), 드레인 전극(36)과 동일한 Al배선층으로 셔터 전압선(11), 드레인 전극(40)(예를 들어, n형 MOS트랜지스터(15)의 드레인)이 형성되어 있고, 이것들은 실리콘 나이트라이드와 유기재료의 다층막으로 이루어진 보호막(38)에 의해 덮여있다.
보호막(38)상에는, 셔터 전극(20)과, 제어전극(21,22)의 두 개의 제어전극을 갖는 쌍극성 셔터(1)가 구비되어 있다. 셔터 전극(20)은, 셔터 전압선(11)에, 드레인 전극(36)은 제어전극(22)에, 드레인 전극(40)은 제어전극(21)에, 각각 컨택트홀을 개재하여 접속되어 있다. 또한, 이러한 셔터 전극(20)과, 두 개의 제어전극(21,22)은, 서로 접촉했을 때의 단락 방지를 위해서, 표면에는 절연막이 형성되어 있다.
여기서, 셔터 전극(20)은, 셔터 전극(20)에 입력되는 전압과, 제어전극(21)과 제어전극(22)에 입력되는 전압과의 상대 관계에 의한 전계로 그 위치가 제어되기 때문에, 도 3에는 파선을 이용하여 그 가동 범위도 개시한다.
또한, 도 3에는 기재되어 있지 않지만, 화소회로(23) 내에 구비된 그 밖의 트랜지스터도, 마찬가지로 다결정 실리콘 박막 트랜지스터로 구성된다. 이러한 다결정 실리콘 박막 트랜지스터는, 공지의 엑시머 레이저 어닐링 프로세스 등을 이용하여 형성할 수 있다.
셔터 전극(20)에 대하여 유리 기판(39)과 반대측에는, R(적), G(녹), B(청)의 3색의 독립 LED광원으로 이루어진 광원(42)을 갖는 도광판(47)이 구비되어 있다.
도광판(47)의 양면에는 반사막(46,48)과, 또한 반산막(48)상에는 흑색막(49)이 구비되어 있다. 반사막(46,48)은, Ag나 Al 등의 금속막으로, 흑색막(49)은 금속 산화막이나, 폴리이미드 수지 등에 카본 블랙, 티탄 블랙 등의 안료 입자를 적절히 분산시킴으로써 형성할 수 있다.
여기서, 반사막(48) 및 흑색막(49)에는 도 3에 도시하는 바와 같이, 셔터 전극(20)에 대응하는 위치에 개구가 구비되어 있고, 광원(42)에서 사출되어 도광판(47)을 전파한 광(41)의 일부가, 이 개구에서 사출되도록 구성되어 있다. 또한, 흑색막(49)은, 외광의 반사를 방지하기 위해 구비된 것이다.
다음으로 도 4, 도 5를 이용하여, 본 실시예의 가동 셔터 방식의 화상표시장치의 동작에 대하여 설명한다.
도 4, 도 5는, 본 발명의 실시예의 가동 셔터 방식의 화상표시장치의 화소회로의 동작 타이밍 챠트이다. 도 4, 도 5는, 셔터 전압선(Shutter line)(11)상의 셔터 제어전압, 주사선(Gate line)(10)상의 주사 전압, 업데이터선(Update line)(8)상의 전송 제어 신호, 전원 라인(Actuate line)(7)상의 전원 전압에 관해서는, 횡축에 시간을 두고, 종축에 각 부분의 전압을 도시한 것이나, 최하단의 셔터 전극(20)만, 제어전극(21, 22)에 대한 셔터 전극(20)의 위치를 나타낸다.
도 4에서는 셔터 전압선(11)은 OV, 도 5에서는 고전압 Vdrive(예를 들어, 25V)이지만, 이것은 기계적 셔터의 구동 전압의 반전(극성 반전)동작에 대응한 것이다.
본 실시예의 화상표시장치는, 풀 컬러의 8비트 계조를 셔터의 개폐로 표현하기 위해, 1프레임을 8*RGB=24 이상의 서브 프레임으로 분할하고, 광원(42)의 발광에 서브 프레임마다 시간 중량감을 갖게 하여, 셔터 전극(20)의 개폐로 외부로의 발광을 제어하는 PWM(Pulse Width Modulation) 구동을 행한다. 이 때, 소정의 서브 프레임마다 극성 반전 구동을 행하여, 기계적 셔터의 전극 열화를 회피한다.
먼저, 도 4를 참조하여, 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성 반전: 셔터=저전압) 때의 화소회로의 동작에 대하여 설명한다.
시각(t1)까지는, 주사선(10)에 순차 주사 전압이 공급되어, 유지용량(4)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t1)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)에서 0V의 전압이 되고, 셔터 전압선(11)상의 셔터 제어전압이 Vrelease1의 전압(예를 들어, 10V)에서 0V의 전압이 된다.
다음으로, 시각(t2)에 있어서, 업데이트선(8)상의 전송 제어 신호가 하이(이하, H레벨)가 되는 것에 의해, 신호 전송 스위치(13)가 온이 되고, p형 MOS트랜지스터(2,14)와, n형 MOS트랜지스터(3,15)로 구성되는 SRAM회로로의 신호입력이 행하여 진다.
시각(t3)에 있어서, 전원 라인(7)의 전원 전압이 Vlatch의 전압으로 상승하는 것에 의해, 화상 신호가 SRAM회로에 래치된다.
그 후, 시각(t4)에 있어서, 업데이ㅌ선(8)상의 전송 제어 신호가 로우(이하, L레벨)가 되는 것에 의해, 신호 전송 스위치(13)가 오프된다.
시각(t5)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)으로 상승하는 것에 의해, 셔터 전극(20)의 구동이 이루어진다.
당초는 제어전극(21,22) 중 어느 하나에 접촉하고 있던 셔터 전극(20)은, 시각(t1)이후에, 전원 라인(7)의 전원 전압이 0V로 되는 것에서 중간지점으로 이동하고, 그 후 시각(t5)에, 어느 하나의 제어전극(21,22)을 향하여 이동한다. 이 때, 셔터 전극(20)에는 0V의 전압이 인가되고, 고전압측의 제어전극에는 Vdrive(예를 들어, 25V)의 전압이, 저전압측의 제어전극에는 0V의 전압이 인가된다.
이 후, 시각(t6)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(11)상의 셔터 제어전압이 Vrelease1의 전압(예를 들어, 10V)이 되고, 셔터 전극(20)과 고전압측의 제어전극(20)과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하여 있기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다.
다음으로, 도 5를 참조하여, 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성: 셔터=고전압) 때의 화소회로의 동작에 대하여 설명한다.
시각(t1)까지는, 주사선(10)에 순차 주사선이 공급되고, 유지용량(4)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t1)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)에서 0V의 전압이 되고, 셔터 전압선(11)상의 셔터 제어전압이 Vrelease2의 전압(예를 들어, 15V)에서 Vdrive전압(예를 들어, 25V)이 된다.
다음으로, 시각(t2)에 있어서, 업데이트선(8)상의 전송 제어 신호가 H레벨이 되는 것에 의해, 신호 전송 스위치(13)가 온이 되고, p형 MOS트랜지스터(2,14)와, n형 MOS트랜지스터(3,15)로 구성되는 SRAM회로로의 신호입력이 행하여 진다.
시각(t3)에 있어서, 전원 라인(7)의 전원 전압이 Vlatch의 전압으로 상승하는 것에 의해, 화상 신호가 SRAM회로에 래치된다.
그 후, 시각(t4)에 있어서, 업데이트선(8)상의 전송 제어 신호가 L레벨이 되는 것에 의해, 신호 전송 스위치(13)가 오프된다.
시각(t5)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)으로 상승하는 것에 의해, 셔터 전극(20)의 구동이 이루어진다.
당초는 제어전극(21,22) 중 어느 하나에 접촉하고 있던 셔터 전극(20)은, 시각(t5)에서, 어느 하나의 제어전극(21,22)을 향하여 이동한다. 이 때, 셔터 전극(20)에는 Vdrive의 전압(예를 들어, 25V)의 전압이 인가되고, 고전압측의 제어전극에는 Vdrive(예를 들어, 25V)의 전압이, 저전압측의 제어전극에는 0V의 전압이 인가된다.
이 후, 시각(t6)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(11)상의 셔터 제어전압이 Vrelease2의 전압(예를 들어, 15V)이 되고, 셔터 전극(20)과 저전압측의 제어전극(20)과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하여 있기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다
도 5의 동작은, 도 4와 비교하여, 셔터 전압선(11)상의 셔터 제어전압의 고저(高低)가 반대로 되어 있고, 이에 의해 셔터 전극(20)의 동작이 다르지만, 기본적인 동작 원리는 동일하다.
이상 설명한 바와 같이, 본 실시예에서는, 셔터 전극(20)을, 제어전극(21)과 제어전극(22) 중 어느 한 쪽에 접촉시킬 때까지, 양전극 간에 인가하는 전압의 전위차는, 종래와 같이 25V이지만, 양전극이 접촉한 후에는, 양전극 간에 인가하는 전압의 전위차를 15V로 저감시킨다.
전극간의 리크전류는, 전극간의 전압에 비례(Poole-Frankle 주입전류), 또는 그 지수관계(Fowler-Nordheim 주입전류)이기 때문에, 전압 의존성이 매우 크다.
여기서, 리크전류가 생기는 것은 양전극이 접촉한 후이기 때문에, 양전극이 접촉한 후에는, 양전극간에 인가하는 전압의 전위차를 25V에서 15V로 저감하는 것에 의해 리크전류에 기인하는 포획전자(전하)의 양을 현저하게 완화시킬 수 있고, 기계적 셔터의 제어 불량을 완화하고, 표시장치의 수명을 대폭으로 연장할 수 있다.
또한, 셔터 전극의 제어(제어전극(21), 또는 제어전극(22)으로의 이동)자체는, 25V의 전위차를 사용하기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 없다.
또한, 상술한 바와 같이, 셔터 전극(20)을, 제어전극(21)과 제어전극(22) 중 어느 한 쪽에 접촉시킬 때까지, 양전극간에 인가하는 전압의 전위차는, 종래대로 25V로 하고, 양전극이 접촉한 후에는, 양전극간에 인가하는 전압의 전위차를, 15V로 저감하도록 했다. 양전극이 접촉한 후에, 양전극간에 인가하는 전위차는, 10V 내지 15V여도 동일한 작용·효과를 얻을 수 있다.
(실시예 2)
본 실시예의 가동 셔터 방식의 화상표시장치의 구성 및 화소회로는, 상술한 실시예1의 가동 셔터 방식의 화상표시장치와 동일하므로 반복 설명은 생략한다.
도 7, 도 8은, 본 실시예의 가동 셔터 방식의 화상표시장치의 화소회로의 타이밍 챠트이며, 각각 상술한 도 4, 도 5에 대응한다. 도 7, 도 8은, 셔터 전압선(Shutter line)(11)상의 셔터 제어전압, 전원 라인(Low line)(12)상의 전원전압, 주사선(Gate line)(10)상의 주사 전압, 업데이트선(Update line)(8)상의 전송 제어서 신호, 전원 라인(Actuate line)(7)상의 전원 전압에 관해서는, 횡축에 시간을 두고, 종축에 각 부분의 전압을 도시한 것이다. 최하단의 셔터 전극(20)만, 제어전극(21, 22)에 대한 셔터 전극(20)의 위치를 나타낸다.
본 실시예에서는, 셔터 전압선(11)상의 셔터 제어전압을 대신해, 전원 라인(7)상의 전원 전압을 변화시켜, 제어전극(21,22)에 인가하는 전압을, Vdrive의 전압에서, Vrelease3의 전압으로 저감하도록 한 것이다.
먼저, 도 7을 참조하여, 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성 반전: 셔터=저전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 7에서는 셔터 전압선(11)상의 셔터 제어전압은 0V이다.
시각(t1)까지는, 주사선(10)에 순차 주사선이 공급되고, 유지용량(4)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t1)에 있어서, 전원 라인(7)의 전원 전압이 Vrelease3의 전압(예를 들어, 15V)에서 0V의 전압이 된다.
시각(t2)에 있어서, 업데이트선(8)상의 전송 제어 신호가 H레벨이 되는 것에 의해, 신호 전송 스위치(13)가 온이 되고, p형 MOS트랜지스터(2,14)와, n형 MOS트랜지스터(3,15)로 구성되는 SRAM회로로의 신호입력이 행하여 진다.
시각(t3)에 있어서, 전원 라인(7)의 전원 전압이 Vlatch의 전압으로 상승하는 것에 의해, 화상 신호가 SRAM회로에 래치된다.
그 후, 시각(t4)에 있어서, 업데이트선(8)상의 전송 제어 신호가 L레벨이 되는 것에 의해, 신호 전송 스위치(13)가 오프된다.
시각(t5)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)으로 상승하는 것에 의해, 셔터 전극(20)의 구동이 이루어진다.
당초는 제어전극(21,22) 중 어느 하나에 접촉하고 있던 셔터 전극(20)은, 시각(t1) 이후에, 전원 라인(7)의 전원 전압이 0V가 됨으로써 중간 지점으로 이동하고, 그 후 시각(t5)에서 제어전극(21,22) 중 어느 하나의 전극을 향하여 이동한다. 이 때, 셔터 전극(20)에는 0V의 전압이 인가되고, 고전압측의 제어전극에는 Vdrive(예를 들어, 25V)의 전압이, 저전압측의 제어전극에는 0V의 전압이 인가된다.
그 후, 시각(t6)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 전원 라인(7)상의 전원 전압이 Vrelease3의 전압(예를 들어, 15V)이 되고, 셔터 전극(20)과 고전압측의 제어전극과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하여 있기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향을 미치지 않는다.
다음으로, 도 8을 참조하여, 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성: 셔터=고전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 8에서는 셔터 전압선(11)상의 셔터 제어전압은 Vdrive의 전압이다.
시각(t1)까지는, 주사선(10)에 순차 주사선이 공급되고, 유지용량(4)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t1)에 있어서, 전원 라인(12)의 전원 전압이 Vrelease4의 전압(예를 들어, 10V)에서 0V의 전압, 전원 라인(7)의 전원 전압이 Vdrive전압(예를 들어, 25V)에서 0V가 된다.
시각(t2)에 있어서, 업데이트선(8)상의 전송 제어 신호가 H레벨이 되는 것에 의해, 신호 전송 스위치(13)가 온이 되고, p형 MOS트랜지스터(2,14)와, n형 MOS트랜지스터(3,15)로 구성되는 SRAM회로로의 신호입력이 행하여 진다.
시각(t3)에 있어서, 전원 라인(7)의 전원 전압이 Vlatch의 전압으로 상승함으로써, 화상 신호가 SRAM회로에 래치된다.
그 후, 시각(t4)에 있어서, 업데이트선(8)상의 전송 제어 신호가 L레벨이 되는 것에 의해, 신호 전송 스위치(13)가 오프된다.
시각(t5)에 있어서, 전원 라인(7)의 전원 전압이 Vdrive의 전압(예를 들어, 25V)으로 상승함으로써, 셔터 전극(20)의 구동이 이루어진다.
당초는 제어전극(21,22) 중 어느 하나에 접촉하고 있던 셔터 전극(20)은, 시각(t5)에서 어느 하나의 제어전극(21,22)을 향하여 이동한다. 이 때, 셔터 전극(20)에는 Vdrive전압(예를 들어, 25V)이 인가되고, 고전압측의 제어전극에는 Vdrive의 전압(예를 들어, 25V)이, 저전압측의 제어전극에는 0V의 전압이 인가된다.
그 후, 시각(t6)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 전원 라인(12)상의 전원 전압이 Vrelease4의 전압(예를 들어, 10V)이 되고, 셔터 전극(20)과 저전압측의 제어전극과의 사이의 전위차를, 25V의 전위차에서 10V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하여 있기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향을 미치지 않는다.
본 실시예에서는, 셔터 전압선(11)상의 셔터 제어전압은, 종래와 같이, 2값의 전압이면 되므로, 제어선 구동 회로(26)의 구성을 간략화 하기 쉬운 이점이 있다.
(실시예 3)
본 발명의 실시예 3의 가동 셔터 방식의 화상표시장치는, 도 16에 도시하는 종래의 가동 셔터 방식의 화상표시장치에 본 발명을 적용한 실시예이다.
도 9는 본 실시예의 가동 셔터 방식의 화상표시장치의 화상회로를 도시하는 회로도이며, 도 16에 도시하는 종래의 가동 셔터 방식의 화상표시장치의 화소회로와 동일하다.
도 9에 있어서, (52, 65)는 p형 MOS트랜지스터, (53,66)은 n형 MOS트랜지스터, (54)는 신호 축적 용량(이하, 유지용량), (55)는 신호 전송 스위치, (56)은 신호선, (57)은 pMOS게이트 신호선(본원발명의 리셋선), (58)은 정전압선, (59)는 제어전극 전압선(본원발명의 제어선), (60)은 주사선, (61)은 셔터 전압선, (62)는 nMOS소스 전압선, (63)은 화소회로, (67)은 캐스코우드 전압선이다.
도 10은, 본 실시예의 가동 셔터 방식의 화상표시장치의 개략 구성을 도시하는 블록도이다.
매트릭스 상으로 배치된 화소회로(63)의 상부에는 화상 신호 전압 기입 회로(24), 좌단에는 주사 회로(25), 아랫쪽에는 제어전극 구동 회로(76)가 구비되어 있다.
도 10에 도시하는 가동 셔터 방식의 화상표시장치에서는, 도 9에 도시하는 화소회로(63)가 1화소로서 2차원 형상으로 배치되어 있다. 여기서, 주사선(60)은 각 행 단위로 구비되고, 주사회로(25)에 접속된다.
또한, 신호선(56)은, 각 열 단위로 구비되고, 화상 신호 전압기입 회로(24)에 입력된다. pMOS게이트 전압선(57), 정전압선(58), 제어전극 전압선(59), 셔터 전압선(61), nMOS소스 전압선(62), 및 캐스코우드 게이트 전압선(67)은, 각 화소 공통으로 구비되고, 제어전극 구동 회로(76)에 접속된다.
도 11, 도 12는, 본 실시예의 가동 셔터 방식의 화상표시장치의 화소회로의 타이밍 챠트이다. 도 11, 도 12는, 셔터 전압선(Shutter line)(61)상의 셔터 제어전압, 주사선(Gate line)(60)상의 주사 전압, 제어전극 전압선(Global line)(59)상의 제어전압, pMOS게이트 전압선(Reset line)(57)상의 리셋 전압, nMOS 소스 전압선(Low line)(62)상의 전원전압, 제어전극(22)에 인가되는 전압에 관해서, 횡축에 시간을 두고, 종축에 각 부분의 전압을 나타내는 것이다.
먼저, 도 11을 이용하여 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성 반전: 셔터=저전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 11에서는 셔터 전압선(61)상의 셔터 제어전압은 0V이다.
시각(t11)까지는, 주사선(60)에 순차 주사 전압이 공급되고, 유지용량(54)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t11)에 있어서, 셔터 전압선(61)상의 셔터 제어전압이 Vrelease1의 전압(예를 들어, 10V)에서 0V의 전압으로, 제어전극 전압선(59)상의 제어전압이 Vdrive전압(예를 들어, 25V)에서 0V의 전압으로, pMOS게이트 전압선(57)상의 리셋 전압이 Vdrive의 전압에서 0V의 전압이 된다.
이에 의해, 제어전극(21)과 셔터 전극(20)과의 사이의 전위차가 0V가 되는 동시에 p형 MOS트랜지스터(52)를 개재하여 제어전극(22)에 Vdrive의 전압이 인가되므로, 셔터 전극(20)이 제어전극(22)측으로 이동한다. 또한, 정전압선(58)에는 상시 Vdrive의 전압이 공급된다.
시각(t12)에 있어서, pMOS게이트 전압선(57)상의 리셋 전압이 0V의 전압에서 Vdrive의 전압으로, nMOS소스 전압선(62)상의 전압이 VM의 전압(예를 들어, 5V)에서 0V의 전압이 된다.
nMOS소스 전압선(62)상의 전압이 0V의 전압이 되면, 유지 용량(54)에 5V의 화상 신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가된다. 또한, 유지용량(54)에 0V의 화상신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되지 않으므로, 제어전극(22)에는 Vdrive의 전압이 인가된 상태가 된다.
n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가되면, 제어전극(22)측으로 이동하여 있던 셔터 전극(20)이 중간의 위치로 이동한다.
시각(t13)에 있어서, 제어전극 전압선(59)상의 제어전압이 0V의 전압에서 Vdrive의 전압으로, nMOS 소스 전압선(62)상의 전압이 0V의 전압에서 VM의 전압이 된다.
시각(t13)에서, 제어전극 전압선(59)상의 제어전압이 Vdrive의 전압이 되면, 시각(t12)에서 시각(t13)까지의 기간에, 중간 위치로 이동한 셔터 전극(20)은, 제어전극(21)측으로 이동한다.
그 후, 시각(t14)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(61)상의 셔터 제어전압이 0V에서 Vrelease1의 전압이 되고, 고전압측의 제어전극과 셔터 전극(20)과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하였기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다.
다음으로, 도 12를 이용하여 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성: 셔터=고전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 12에서는 셔터 전압선(61)상의 셔터 제어전압은 Vdrive의 전압이다.
시각(t11)까지는, 주사선(60)에 순차 주사 전압이 공급되고, 유지용량(54)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t11)에 있어서, 셔터 전압선(61)상의 셔터 제어전압이 Vrelease2의 전압(예를 들어, 15V)에서 Vdrive의 전압(예를 들어, 25V)이 된다. 제어전극 전압선(59)상의 제어전압이 0V의 전압에서 Vdrive(예를 들어, 25V)의 전압이 된다. pMOS게이트 전압선(57)상의 리셋 전압이 Vdrive의 전압에서 0V의 전압이 된다.
이에 의해, 제어전극(21)과 셔터 전극(20)과의 사이의 전위차가 0V가 되는 동시에, p형 MOS트랜지스터(52)를 개재하여 제어전극(22)에 Vdrive의 전압이 인가되므로, 셔터 전극(20)이 중간의 위치로 이동한다.
시각(t12)에 있어서, pMOS게이트 전압선(57)상의 리셋 전압이 0V의 전압에서 Vdrive의 전압으로, nMOS소스 전압선(62)상의 전압이 VM의 전압(예를 들어, 5V)에서 0V의 전압이 된다.
nMOS소스 전압선(62)상의 전압이 0V의 전압이 되면, 유지 용량(54)에 5V의 화상 신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가된다. 또한, 유지용량(54)에 0V의 화상신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되지 않으므로, 제어전극(22)에는 Vdrive의 전압이 인가된 상태가 된다.
n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가되면, 셔터 전극(20)은, 제어전극(22)측으로 이동한다.
시각(t13)에 있어서, 제어전극 전압선(59)상의 제어전압이 Vdrive의 전압에서 0V의 전압으로, nMOS 소스 전압선(62)상의 전압이 0V의 전압에서 VM의 전압이 된다.
시각(t13)에서, 제어전극 전압선(59)상의 제어전압이 0V의 전압이 되면, 시각(t12)에서 시각(t13)까지의 기간에, 중간 위치로 이동한 셔터 전극(20)은, 제어전극(21)측으로 이동한다.
그 후, 시각(t14)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(61)상의 셔터 제어전압이 Vdrive의 전압에서 Vrelease2의 전압이 되고, 셔터 전극(20)과 저전압측의 제어전극과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하였기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다.
도 12의 타이밍 챠트와, 도 11의 타이밍 챠트를 비교하면, 셔터 전압선(61)상의 셔터 제어전압과, 제어전극 전압선(59)상의 제어전압의 고저가 반대로 되어 있고, 제어 전극(22)으로의 인가 전압은 다르지만, 기본적인 동작 원리는 동일하다.
또한, 도 11과 도 12에서는 셔터 전극(20)이 동작하는 타이밍이 다르고, 충분한 동작시간을 얻기 위한 타이밍을 최적화 했기 때문에, 도 11에서는, 시각(t11)과 시각(t12)사이의 기간이 길고, 도 12에서는 시각(t12)와 시각(t13)과의 사이의 기간이 길어 진다.
또한, 본 실시예에서는, 화소회로(63)내에서 필요로 하는 MOS트랜지스터 수를 감소시킬 수 있는 이점이 있다.
(실시예 4)
본 실시예의 가동 셔터 방식의 화상표시장치의 구성, 및 화소회로는, 상술의 실시예 3의 가동 셔터 방식의 화상표시장치와 동일하므로 다시 설명하지 않는다.
도 13, 도 14는, 본 실시예의 가동 셔터 방식의 화상표시장치의 화소회로의 타이밍 챠트이며, 각각 상술한 도 11, 도 12에 대응한다. 도 13, 도 14는, 셔터 전압선(61)상의 셔터 제어전압, 주사선(60)상의 주사 전압, 제어전극 전압선(59)상의 제어전압, pMOS 게이트 전압선(57)상의 리셋 전압, nMOS 소스 전압선(62)상의 전원 전압, 제어전극(22)에 인가되는 전압에 관하여, 횡축에 시간을 두고, 종축에 각 부분의 전압을 나타낸 것이다.
도 13, 도 14에서는, 셔터 전압선(61)상의 셔터 제어전극을 대신하여, 제어전극 전압선(59)상의 제어전압을 도중에, Vdrive의 전압에서, Vrelease1의 전압, 또는 Vrelease2의 전압으로 저감하도록 한 것이다.
먼저, 도 13을 이용하여 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성 반전: 셔터=저전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 13에서는 셔터 전압선(61)상의 셔터 제어전압은 0V이다.
시각(t11)까지는, 주사선(60)에 순차 주사 전압이 공급되고, 유지용량(54)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t11)에 있어서, 제어전극 전압선(59)상의 제어전압이 Vrelease2의 전압(예를 들어, 15V)에서 0V의 전압으로, pMOS 게이트 전압선(57)상의 리셋 전압이 Vdrive전압에서 0V의 전압이 된다.
이에 의해, 제어전극(21)과 셔터 전극(20)과의 사이의 전위차가 0V가 되는 동시에 p형 MOS트랜지스터(52)를 개재하여 제어전극(22)에 Vdrive의 전압이 인가되므로, 셔터 전극(20)이 제어전극(22)측으로 이동한다.
시각(t12)에 있어서, pMOS게이트 전압선(57)상의 리셋 전압이 0V의 전압에서 Vdrive의 전압으로, nMOS소스 전압선(62)상의 전압이 VM의 전압(예를 들어, 5V)에서 0V의 전압이 된다.
nMOS소스 전압선(62)상의 전압이 0V의 전압이 되면, 유지 용량(54)에 5V의 화상 신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가된다. 또한, 유지용량(54)에 0V의 화상신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되지 않으므로, 제어전극(22)에는 Vdrive의 전압이 인가된 상태가 된다.
n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가되면, 제어전극(22)측으로 이동한 셔터 전극(20)이 중간의 위치로 이동한다.
시각(t13)에 있어서, 제어전극 전압선(59)상의 제어전압이 Vdrive의 전압으로, nMOS 소스 전압선(62)상의 전압이 0V의 전압에서 VM의 전압이 된다.
시각(t13)에서, 제어전극 전압선(59)상의 제어전압이 Vdrive의 전압이 되면, 시각(t12)에서 시각(t13)까지의 기간에, 중간 위치로 이동한 셔터 전극(20)은, 제어전극(21)측으로 이동한다.
그 후, 시각(t14)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(61)상의 셔터 제어전압이 0V에서 Vrelease2의 전압이 되고, 셔터전극(20)과 제어전극(21)과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은 이미 정지되었기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다.
다음으로, 도 14를 이용하여 본 실시예의 가동 셔터 방식의 화상표시장치의 (극성: 셔터=고전압) 시의 화소회로의 동작에 대하여 설명한다. 여기서, 도 14에서는 셔터 전압선(61)상의 셔터 제어전압은 Vdrive의 전압이다.
시각(t11)까지는, 주사선(60)에 순차 주사 전압이 공급되고, 유지용량(54)으로의 화상신호의 기입이 행하여 진다.
다음으로, 시각(t11)에 있어서, 제어전극 전압선(59)상의 제어전압이 Vrelease1의 전압(예를 들어, 10V)에서 Vdrive의 전압(예를 들어, 25V)으로, pMOS게이트 전압선(57)상의 리셋 전압이 Vdrive의 전압에서 0V의 전압이 된다.
이에 의해, 제어전극(21)과 셔터 전극(20)과의 사이의 전위차가 0V가 되는 동시에 p형 MOS트랜지스터(52)를 개재하여 제어전극(22)에 Vdrive의 전압이 인가된다. 이에 의해, 셔터 전극(20)이 중간의 위치로 이동한다.
시각(t12)에 있어서, pMOS게이트 전압선(57)상의 리셋 전압이 0V의 전압에서 Vdrive의 전압으로, nMOS소스 전압선(62)상의 전압이 VM의 전압(예를 들어, 5V)에서 0V의 전압이 된다.
nMOS소스 전압선(62)상의 전압이 0V의 전압이 되면, 유지 용량(54)에 5V의 화상 신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가된다. 또한, 유지용량(54)에 0V의 화상신호가 유지된 경우에는, n형 MOS트랜지스터(53)가 온이 되지 않으므로, 제어전극(22)에는 Vdrive의 전압이 인가된 상태가 된다.
n형 MOS트랜지스터(53)가 온이 되고, 제어전극(22)에 0V의 전압이 인가되면 셔터 전극(20)은, 제어전극(22)측으로 이동한다.
시각(t13)에 있어서, 제어전극 전압선(59)상의 제어전압이 Vdrive의 전압에서 0V의 전압으로, nMOS 소스 전압선(62)상의 전압이 0V의 전압에서 VM의 전압이 된다.
시각(t13)에서, 제어전극 전압선(59)상의 제어전압이 0V의 전압이 되면, 시각(t12)에서 시각(t13)까지의 기간에, 중간 위치로 이동한 셔터 전극(20)은, 제어전극(21)측으로 이동한다.
그 후, 시각(t14)에 있어서, 셔터 전극(20)이 정지한 타이밍에서, 셔터 전압선(61)상의 셔터 제어전압이 Vdrive의 전압에서 Vrelease1의 전압이 되고, 셔터 전극(20)과 저전압측의 제어전극과의 사이의 전위차를, 25V의 전위차에서 15V의 전위차로 저감시킨다. 이 때, 셔터 전극(20)은, 이미 정지하였기 때문에, 인가 전압을 경감해도 셔터 특성에는 영향이 발생하지 않는다.
본 실시예에서는, 셔터 전극(20)과의 사이의 전위차를 저감시킬 수 있는 것은, 제어전극(21) 뿐이다. 4값(値)의 전압으로 구동하는 것이, 유지용량이 접속되어 부하 용량이 큰 셔터 전압선(61) 대신에, 제어전극 전압선(59)이 되기 때문에, 구동 용량이 적은 제어전극 구동 회로(26)의 구성을 간략화하기 쉬운 이점이 있다.
(실시예 5)
도 15는, 본 발명의 실시예5의 가동 셔터 방식의 화상표시장치를 사용하는 인터넷 화상표시장치의 개략 구성을 도시하는 블록도이다.
이하, 도 15를 참조하여, 본 실시예5의 인터넷 화상표시장치에 대하여 설명한다.
무선 인터페이스(I/F) 회로(152)에는, 압축된 화상 데이터 등이 외부로부터 무선 데이터로서 입력하고, 무선 I/F회로(152)의 출력은 I/O(Input/Output)회로(153)를 개재하여 데이터 버스(158)에 접속된다.
데이터 버스(158)에는, 이 밖에 마이크로 프로세서(MPU)(154), 표시패널 컨트롤러(156), 프레임 메모리(157) 등이 접속되어 있다.
또한, 표시패널 컨트롤러(156)의 출력은, 기계적 셔터를 이용한 표시장치(151)에 입력되어 있다. 또한, 인터넷 화상표시장치(150)에는 전원(159)이 구비되어 있다.
또한, 여기에서 기계적 셔터를 이용한 표시장치(151)는, 먼저 서술한 실시예1과 동일 구성 및 동작을 갖고 있으므로, 그 내부의 구성 및 동작의 기재는 여기서는 생략한다.
이하, 본 실시예5의 인터넷 화상표시장치의 동작에 대하여 설명한다.
먼저, 무선 인터페이스(I/F) 회로(152)는 명령에 따라 압축된 화상 데이터를 외부로부터 취입하고, 이 화상 데이터를 I/O회로(153)를 개재하여 마이크로 프로세서(154) 및 프레임 메모리(157)로 전송한다.
마이크로 프로세서(154)는 유저로부터의 명령 조작을 받아, 필요에 따라 인터넷 화상표시장치(150) 전체를 구동하고, 압축된 화상 데이터의 디코더나 신호처리, 정보표시를 행한다. 여기서 신호처리된 화상 데이터는, 프레임 메모리(157)로 일시적으로 축적 가능하다.
여기서, 마이크로 프로세서(154)가 표시 명령을 한 경우에는, 그 지시에 따라 프레임 메모리(157)로부터 표시패널 컨트롤러(156)를 개재하여 표시장치(151)에 화상 데이터가 입력되고, 표시장치(151)는 입력된 화상 데이터를 리얼 타임으로 표시한다.
이 때, 표시패널 컨트롤러(156)는, 동시에 화상을 표시하기 위해 필요한 소정의 타이밍 펄스을 출력 제어한다.
또한, 표시장치(151)가 이러한 신호를 이용하여, 입력된 화상 데이터를 리얼 타임으로 표시하는 것에 있어서는, 상술한 실시예1의 설명에서 상술한 바와 같다. 또한, 여기에서, 전원(159)에는 2차 전지가 포함되어 있고, 인터넷 화상표시장치(150) 전체를 구동하는 전력을 공급한다.
본 실시예에 의하면, 고화질 표시가 가능하며, 또한, 소비전력이 적은 인터넷 화상표시장치(150)를 저 비용으로 제공할 수 있다.
또한, 본 실시예에서는, 화상표시 디바이스로서, 상술의 실시예1에서 설명한 표시장치(151)를 이용하였으나, 이 이외에 그 밖의 실시예에 기재된 바와 같이 여러 종류의 표시장치를 이용할 수 있음은 명백하다.
단, 이 경우는, 표시패널 컨트롤러(156)가 출력하는 타이밍 펄스에는, 필요에 따라 약간의 변경을 필요로 하는 것은 당연하다.
또한, 상술의 설명에서는, 각 트랜지스터는, n형 다결정 실리콘 박막 트랜지스터를 사용한 경우에 대하여 설명하였지만, 각 트랜지스터는, 결정화가 불필요하기 때문에 보다 저 비용으로 프로세스의 적용이 가능한 아몰퍼스 실리콘 박막 트랜지스터를 이용할 수 있다.
이상 설명한 바와 같이, 본 실시예에서는, 셔터 전극(20)을, 제어전극(21) 또는 제어전극(22) 중 어느 한 쪽에 접촉시킬 때까지, 양전극간에 인가하는 전압의 전위차는, 종래와 같이 25V이지만, 양전극이 접촉한 후에는, 양전극간에 인가하는 전압의 전위차를, 15V로 저감시킨다.
이에 의해, 리크 전극에 기인하는 포획전자(전하)의 양을 현저하게 완화시킬 수 있고, 기계적 셔터의 제어 불량을 완화하고, 표시장치의 수명을 큰 폭으로 연장할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 실시예를 토대로 구체적으로 설명하였으나, 본 발명은, 상기 실시예에 한정되는 것은 아니며, 그 요지를 이탈하지 않는 범위에서 다양하게 변경 가능한 것은 당연한 것이다.
7, 12 : 전원라인 2, 14 : p형 MOS트랜지스터
3, 15 : n형 MOS트랜지스터 6 : 신호선
4 : 유지용량 5 : 입력 트랜지스터
13 : 전송 트랜지스터 8 : 업데이트선
20 : 셔터 전극 21, 22 : 제어전극

Claims (16)

  1. 기계적 셔터를 각각 갖는 복수의 화소를 갖고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 제2 제어전극을 접촉시키는 수단1과,
    상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 수단2를 포함하는 것을 특징으로 하는 표시장치.
  2. 기계적 셔터를 각각 갖는 복수의 화소를 갖고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키는 수단1과,
    상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 수단2를 포함하는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 수단2는, 상기 기계적 셔터에 인가하는 셔터 제어전압을 제어하여, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극과 상기 기계적 셔터와의 사이의 전위차, 또는, 상기 기계적 셔터와 접촉하는 상기 제2 제어전극과 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 수단2는, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극과 상기 기계적 셔터와의 사이의 전위차, 또는, 상기 기계적 셔터와 접촉하는 상기 제2 제어전극과 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 화소회로는, 상기 제1 제어전극 및 상기 제2 제어전극에 대하여, 상기 기계적 셔터에 인가하는 셔터 제어전압에 비하여, 저전위의 제어전압을 인가하는 상태와,
    상기 제1 제어전극 및 상기 제2 제어전극에 대하여, 상기 기계적 셔터에 인가하는 셔터 제어전압에 비하여, 고전위의 제어전압을 인가하는 상태를, 소정의 타이밍으로 전환하는 것을 특징으로 하는 표시장치.
  6. 기계적 셔터를 각각 갖는 복수의 화소와,
    상기 각 화소에 화상신호를 입력하는 신호선과,
    상기 각 화소에 주사전압을 입력하는 주사선과,
    제1 전원전압이 공급되는 제1 전원선과,
    제2 전원전압이 공급되는 제2 전원선과,
    상기 기계적 셔터가 접속되고, 셔터 제어전압이 공급되는 셔터 전압선을 구비하고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    전류단자의 일단이 상기 신호선에 접속되고, 게이트가 상기 주사선에 접속되는 입력 트랜지스터와,
    타단이 상기 제1 전원선에 접속됨과 동시에, 일단이 상기 입력 트랜지스터의 전류단자의 타단에 접속되고, 상기 입력 트랜지스터에서 취입된 전압을 유지하는 유지용량과,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제2 제어전극에 접속되는 제1 도전형의 제1 트랜지스터와,
    게이트가 상기 제2 제어전극에 접속되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제1 도전형의 제2 트랜지스터와,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제2 제어전극에 접속되는 제2 도전형의 제3 트랜지스터와,
    게이트가 상기 제2 제어전극에 접속되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제2 도전형의 제4 트랜지스터를 포함하고,
    상기 셔터 제어전압의 전압레벨을 소정의 타이밍으로 변경시켜, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  7. 기계적 셔터를 각각 갖는 복수의 화소와,
    상기 각 화소에 화상신호를 입력하는 신호선과,
    상기 각 화소에 주사전압을 입력하는 주사선과,
    제1 전원전압이 공급되는 제1 전원선과,
    제2 전원전압이 공급되는 제2 전원선과,
    상기 기계적 셔터가 접속되고, 셔터 제어전압이 공급되는 셔터 전압선을 구비하고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    전류단자의 일단이 상기 신호선에 접속되고, 게이트가 상기 주사선에 접속되는 입력 트랜지스터와,
    타단이 상기 제1 전원선에 접속됨과 동시에, 일단이 상기 입력 트랜지스터의 전류단자의 타단에 접속되고, 상기 입력 트랜지스터에서 취입된 전압을 유지하는 유지용량과,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제2 제어전극에 접속되는 제1 도전형의 제1 트랜지스터와,
    게이트가 상기 제2 제어전극에 접속되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제1 도전형의 제2 트랜지스터와,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제2 제어전극에 접속되는 제2 도전형의 제3 트랜지스터와,
    게이트가 상기 제2 제어전극에 접속되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제2 도전형의 제4 트랜지스터를 포함하고,
    상기 제1 전원전압의 전압레벨, 또는, 상기 제2 전원전압의 전압레벨을 소정의 타이밍으로 변경시켜, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  8. 제6항에 있어서,
    게이트에 전송 제어신호가 입력되고, 전류단자의 타단이 상기 유지용량의 일단에 접속됨과 동시에, 전류단자의 일단이 상기 제1 제어전극에 접속되는 전송 트랜지스터를 더 포함하는 것을 특징으로 하는 표시장치.
  9. 기계적 셔터를 각각 갖는 복수의 화소와,
    상기 각 화소에 화상신호를 입력하는 신호선과,
    상기 각 화소에 주사전압을 입력하는 주사선과,
    제1 전원전압이 공급되는 제1 전원선과,
    제2 전원전압이 공급되는 제2 전원선과,
    상기 기계적 셔터가 접속되고, 셔터 제어전압이 공급되는 셔터 전압선과,
    리셋 전압이 공급되는 리셋선과,
    제어전압이 공급되는 제어선을 구비하고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    전류단자의 일단이 상기 신호선에 접속되고, 게이트가 상기 주사선에 접속되는 입력 트랜지스터와,
    타단이 상기 셔터 전압선에 접속됨과 동시에, 일단이 상기 입력 트랜지스터의 전류단자의 타단에 접속되고, 상기 입력 트랜지스터에서 취입된 전압을 유지하는 유지용량과,
    게이트가 상기 리셋선에 접속되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제1 도전형의 제1 트랜지스터와,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제2 도전형의 제2 트랜지스터를 갖고,
    상기 제2 제어전극은, 상기 제어선에 접속되고,
    상기 셔터 제어전압의 전압레벨을 소정의 타이밍으로 변경시켜, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  10. 기계적 셔터를 각각 갖는 복수의 화소와,
    상기 각 화소에 화상신호를 입력하는 신호선과,
    상기 각 화소에 주사전압을 입력하는 주사선과,
    제1 전원전압이 공급되는 제1 전원선과,
    제2 전원전압이 공급되는 제2 전원선과,
    상기 기계적 셔터가 접속되고, 셔터 제어전압이 공급되는 셔터 전압선과,
    리셋 전압이 공급되는 리셋선과,
    제어전압이 공급되는 제어선을 구비하고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치에 있어서,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극과,
    전류단자의 일단이 상기 신호선에 접속되고, 게이트가 상기 주사선에 접속되는 입력 트랜지스터와,
    타단이 상기 셔터 전압선에 접속됨과 동시에, 일단이 상기 입력 트랜지스터의 전류단자의 타단에 접속되고, 상기 입력 트랜지스터에서 취입된 전압을 유지하는 유지용량과,
    게이트가 상기 리셋선에 접속되고, 전류단자의 일단이 상기 제2 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제1 도전형의 제1 트랜지스터와,
    게이트에 상기 유지용량에 유지된 전압이 입력되고, 전류단자의 일단이 상기 제1 전원선에 접속됨과 동시에, 전류단자의 타단이 상기 제1 제어전극에 접속되는 제2 도전형의 제2 트랜지스터를 갖고,
    상기 제2 제어전극은, 상기 제어선에 접속되고,
    상기 셔터 제어전압의 전압레벨을 소정의 타이밍으로 변경시켜, 상기 기계적 셔터와, 상기 제1 제어전극 또는 상기 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치.
  11. 제9항에 있어서,
    상기 제1 트랜지스터와 상기 제1 제어전극과의 사이에 접속되는 제1 도전형의 제3 트랜지스터와,
    상기 제2 트랜지스터와 상기 제1 제어전극과의 사이에 접속되는 제2 도전형의 제4 트랜지스터를 갖고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터의 게이트에는, 소정의 전압이 인가되는 것을 특징으로 하는 표시장치.
  12. 제6항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는, p형 트랜지스터이며,
    상기 제3 트랜지스터 및 제4 트랜지스터는, n형 트랜지스터이고,
    상기 제2 전원전압은, 상기 제1 전원전압보다도 고전위의 전압인 것을 특징으로 하는 표시장치.
  13. 제6항에 있어서,
    상기 각 트랜지스터는, 반도체층이 다결정 실리콘막으로 구성되는 트랜지스터인 것을 특징으로 하는 표시장치.
  14. 제6항에 있어서,
    상기 각 트랜지스터는, 반도체층이 아몰퍼스 실리콘막으로 구성되는 것을 특징으로 하는 표시장치.
  15. 기계적 셔터를 각각 갖는 복수의 화소를 갖고,
    상기 각 화소는, 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제2 제어전극을 갖고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치의 구동방법에 있어서,
    상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제1 제어전극 또는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치의 구동방법.
  16. 기계적 셔터를 각각 갖는 복수의 화소를 갖고,
    상기 각 화소는 상기 기계적 셔터의 위치를 전기적으로 제어하는 화소회로를 갖고,
    상기 화소회로는, 상기 기계적 셔터에 대하여 쌍으로 구비된 제1 및 제 2제어전극을 갖고,
    상기 기계적 셔터의 위치를 전기적으로 제어하여 화상표시를 행하는 표시장치의 구동방법에 있어서,
    상기 제1 제어전극 및 상기 제2 제어전극에 소정의 제어전압을 인가하여, 상기 기계적 셔터와, 상기 제1 제어전극 또는 제2 제어전극을 접촉시키고, 상기 기계적 셔터가 정지한 상태에 있어, 상기 기계적 셔터와 접촉하는 상기 제2 제어전극과, 상기 기계적 셔터와의 사이의 전위차를 저감하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020120153129A 2011-12-26 2012-12-26 표시장치 및 그 구동방법 KR101579841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-282643 2011-12-26
JP2011282643A JP2013134275A (ja) 2011-12-26 2011-12-26 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20130079240A true KR20130079240A (ko) 2013-07-10
KR101579841B1 KR101579841B1 (ko) 2015-12-24

Family

ID=47631227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153129A KR101579841B1 (ko) 2011-12-26 2012-12-26 표시장치 및 그 구동방법

Country Status (6)

Country Link
US (1) US9235999B2 (ko)
EP (1) EP2610849A3 (ko)
JP (1) JP2013134275A (ko)
KR (1) KR101579841B1 (ko)
CN (1) CN103177696B (ko)
TW (1) TWI474312B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
JP6104768B2 (ja) * 2013-09-12 2017-03-29 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路
CN103901606B (zh) * 2014-03-07 2017-02-08 华南师范大学 一种用于efd装置的油击穿受控开启系统及其制造方法
JP6857982B2 (ja) * 2016-08-10 2021-04-14 イー インク コーポレイション アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器
CN108763377B (zh) * 2018-05-18 2021-08-13 郑州轻工业学院 基于卫星故障诊断多源遥测大数据特征提取预处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444566A (en) * 1994-03-07 1995-08-22 Texas Instruments Incorporated Optimized electronic operation of digital micromirror devices
JPH11174428A (ja) * 1997-12-12 1999-07-02 Sanyo Electric Co Ltd 液晶表示装置
JP2003015123A (ja) * 2001-06-27 2003-01-15 Nec Viewtechnology Ltd 液晶表示装置
KR20100027827A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558332B2 (ja) * 2000-03-30 2004-08-25 株式会社東芝 可動フィルム型表示装置
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
JP4296492B2 (ja) 2003-12-01 2009-07-15 ソニー株式会社 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
JP2005257981A (ja) 2004-03-11 2005-09-22 Fuji Photo Film Co Ltd 光変調素子アレイの駆動方法、光変調装置、及び画像形成装置
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
US8519945B2 (en) * 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) * 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US9261694B2 (en) * 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US7405852B2 (en) * 2005-02-23 2008-07-29 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
ES2504174T3 (es) * 2005-02-23 2014-10-08 Pixtronix, Inc. Procedimientos y aparatos de representación visual
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US7852546B2 (en) 2007-10-19 2010-12-14 Pixtronix, Inc. Spacers for maintaining display apparatus alignment
GB2459661A (en) 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
KR101701234B1 (ko) * 2010-07-30 2017-02-02 삼성디스플레이 주식회사 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI563328B (en) * 2010-12-20 2016-12-21 Snaptrack Inc Display, method for manufacturing the same, and system for modulating light
US9235047B2 (en) * 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US8902205B2 (en) * 2011-06-01 2014-12-02 Pixtronix, Inc. Latching circuits for MEMS display devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444566A (en) * 1994-03-07 1995-08-22 Texas Instruments Incorporated Optimized electronic operation of digital micromirror devices
JPH11174428A (ja) * 1997-12-12 1999-07-02 Sanyo Electric Co Ltd 液晶表示装置
JP2003015123A (ja) * 2001-06-27 2003-01-15 Nec Viewtechnology Ltd 液晶表示装置
KR20100027827A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 표시 장치

Also Published As

Publication number Publication date
TWI474312B (zh) 2015-02-21
TW201331926A (zh) 2013-08-01
CN103177696A (zh) 2013-06-26
EP2610849A3 (en) 2014-11-26
JP2013134275A (ja) 2013-07-08
US9235999B2 (en) 2016-01-12
US20130162621A1 (en) 2013-06-27
CN103177696B (zh) 2015-11-18
EP2610849A2 (en) 2013-07-03
KR101579841B1 (ko) 2015-12-24

Similar Documents

Publication Publication Date Title
US9030403B2 (en) Pixel circuits and methods for displaying an image on a display device
TWI536737B (zh) 微機電系統顯示像素控制電路及方法
TWI450251B (zh) 圖像顯示裝置
JP6201465B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP5687636B2 (ja) 表示装置
KR101635670B1 (ko) 표시 장치
KR101579841B1 (ko) 표시장치 및 그 구동방법
TWI553617B (zh) Liquid crystal display device and driving method thereof
CN105609051B (zh) 一种像素电路、显示面板及显示装置
US9099997B2 (en) Latch circuit and display device
JPWO2008032552A1 (ja) スイッチング回路、画素駆動回路およびサンプルホールド回路
TW201443856A (zh) 顯示裝置
JP2014186116A (ja) 表示装置
JP2008151823A (ja) 画素回路、それを用いた電気光学装置及びその駆動方法並びに電子機器
JP2014142491A (ja) 表示装置
JP2018018088A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2009058702A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee