KR20130061613A - 집적 회로 제조 툴 상태 감시 시스템 및 방법 - Google Patents

집적 회로 제조 툴 상태 감시 시스템 및 방법 Download PDF

Info

Publication number
KR20130061613A
KR20130061613A KR1020120020675A KR20120020675A KR20130061613A KR 20130061613 A KR20130061613 A KR 20130061613A KR 1020120020675 A KR1020120020675 A KR 1020120020675A KR 20120020675 A KR20120020675 A KR 20120020675A KR 20130061613 A KR20130061613 A KR 20130061613A
Authority
KR
South Korea
Prior art keywords
process tool
parameter data
tool
integrated circuit
circuit fabrication
Prior art date
Application number
KR1020120020675A
Other languages
English (en)
Inventor
포펭 차이
치아통 호
써니 우
조페이 왕
종이 모우
친시앙 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130061613A publication Critical patent/KR20130061613A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

집적 회로 제조 시스템의 공정 툴을 감시하기 위한 시스템 및 방법이 개시된다. 예시적인 방법은, 집적 회로 제조 공정 툴의 존을 정의하는 단계; 정의된 존에 기초하여 집적 회로 제조 공정 툴의 파라미터를 그룹화하는 단계; 및 그룹화된 파라미터에 기초하여 집적 회로 제조 공정 툴의 상태를 평가하는 단계를 포함한다.

Description

집적 회로 제조 툴 상태 감시 시스템 및 방법 {INTEGRATED CIRCUIT MANUFACTURING TOOL CONDITION MONITORING SYSTEM AND METHOD}
본 발명은 반도체 집적 회로에 관한 것이다.
반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. 집적 회로 진화 동안에, 기하학적 크기(즉, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소한 반면, 기능 밀도(즉, 칩 영역당 상호접속된 장치의 수)는 일반적으로 증가하였다. 이러한 축소는 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점을 제공한다. 또한, 이와 같은 축소는 IC 제조 및 처리의 복잡성을 증가시키고, 이러한 진보를 실현하기 위해, IC 제조에서 유사한 개발이 필요하다. 예를 들어, IC 제조는 통상적으로 생산 및 관련 지원 모두에서 여러 툴(tool)을 요구하는 다수의 공정 단계를 이용하고, IC 제조자는 대개 IC 제조에서 안정성, 반복성 및 수율을 보장하고 유지하기 위해서 툴 하드웨어 및 관련된 공정을 감시하는 것에 초점을 맞춘다. 이와 같은 툴 감시는 고장 검출 및 분류(Fault Detection 및 Classification; FDC) 시스템에 의해 달성될 수 있고, FDC 시스템은 처리 동안에 툴을 감시하고 처리가 예상되는 것으로부터 벗어나도록 야기시키는 툴의 고장을 식별한다. 그러나, 종래의 툴 감시 시스템 및 방법은 툴에서의 식별된 고장과 식별된 고장에 대한 근본 원인 사이에 아무런 관계가 없다.
그러므로, 기존의 방식이 일반적으로 자신의 의도된 목적에는 적절하지만, 모든 면에서 완전히 만족시키지는 못한다.
집적 회로 제조 시스템의 공정 툴을 감시하기 위한 시스템 및 방법이 개시된다. 예시적인 방법은, 집적 회로 제조 공정 툴의 존(zone)을 정의하는 단계; 정의된 존에 기초하여 집적 회로 제조 공정 툴의 파라미터를 그룹화하는 단계; 및 그룹화된 파라미터에 기초하여 집적 회로 제조 공정 툴의 상태를 평가하는 단계를 포함한다.
본 발명에 따르면, 집적 회로 제조 시스템의 공정 툴을 감시하기 위한 시스템 및 방법을 제공하는 것이 가능하다.
본 개시의 양태는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았고 단지 예시를 목적으로 이용됨을 강조한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 개시의 다양한 양태에 따른 집적 회로 제조 시스템의 블록도이다.
도 2는 본 개시의 다양한 양태에 따른 도 1의 집적 회로 제조 시스템에 의해 구현될 수 있는 툴 감시 공정 흐름의 블록도이다.
도 3은 본 개시의 다양한 양태에 따른 도 2의 툴 감시 공정 흐름에서 발생할 수 있는 3가지 시나리오를 도시한다.
도 4는 본 개시의 다양한 양태에 따른 도 1의 집적 회로 제조 시스템에 의해 구현될 수 있는 공정 툴의 상태를 감시하는 방법의 흐름도이다.
도 5는 본 개시의 다양한 양태에 따라, 도 1의 집적 회로 제조 시스템에 포함될 수 있는 집적 회로 제조 공정 툴의 존(zone)을 정의하고, 이 정의된 존에 기초하여 집적 회로 제조 공정 툴의 공정 파라미터를 그룹화하는 도식화이다.
존은 본 개시의 다양한 양태에 따른 공정 툴의 그룹화된 파라미터에 기초하여 공정 툴의 상태를 평가하기 위해 도 4의 방법에 구현될 수 있는 툴 감시 공정 흐름의 블록도이다.
도 7은 본 개시의 다양한 양태에 따른 존의 툴 감시 공정 흐름에서 파라미터 데이터에 물리적 의미를 연관시키면서 파라미터 데이터를 분석하는 예를 도시한다.
다음의 개시는 본 발명의 상이한 피처(feature)들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위에 제1 피처의 형성은, 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함하고, 제1 피처 및 제2 피처가 직접 접촉하여 형성되지 않도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사의의 관계를 지시하지 않는다.
도 1은 본 개시의 다양한 양태에 따른 집적 회로 제조 시스템(10)의 블록도이다. 집적 회로 제조 시스템(10)은 가상의 집적 회로 제조 시스템("가상 팹(fab)"으로도 불림)일 수 있다. 집적 회로 제조 시스템(10)은 집적 회로를 제조하기 위한 하나 이상의 집적 회로 제조 공정을 구현한다. 예를 들어, 집적 회로 제조 시스템(10)은 복수의 기판(또는 웨이퍼)를 제조하는 하나 이상의 반도체 제조 공정들을 구현할 수 있다. 기판은 웨이퍼, 반도체 기판, 마스크(포토마스크 또는 레티클, 총괄하여 마스크로 불림)를 포함하거나, 물질의 층, 패턴 피처, 및/또는 집적 회로를 생성하기 위한 처리가 행해지는 임의의 기본 물질을 포함한다. 도 1은 전체 집적 회로 제조 시스템(10)의 포괄적인 도면이 아니다. 대신에, 단순함과 명료함을 위해, 도 1은 본 개시의 다양한 양태의 이해를 가능하게 하기 위해서 전체 시스템의 선택된 부분을 도시한다.
집적 회로 제조 시스템(10)은 다양한 엔티티들(데이터베이스(25), 공정 툴(30), 계측 툴(40), 고급 공정 제어(advanced process control; APC) 시스템(50), 고장 검출 및 분류(FDC) 시스템(60), 및 다른 엔티티(70))이 다른 엔티티들과 통신할 수 있게 하는 네트워크(20)를 포함한다. 집적 회로 제조 시스템(10)은 도시된 실시예의 각각의 엔티티들의 하나 이상을 포함할 수 있고, 도시된 실시예에 나타나지 않은 다른 엔티티들을 더 포함할 수 있다. 본 예에서, 집적 회로 제조 시스템(10)의 각각의 엔티티는 네트워크(20)를 통해 다른 엔티티들과 상호작용하여 다른 엔티티들에 서비스를 제공하거나 다른 엔티티들로부터 서비스를 받는다. 네트워크(20)는 인트라넷, 인터넷, 다른 네트워크 또는 이들의 조합과 같은 다양한 상이한 네트워크이거나 단일 네트워크일 수 있다. 네트워크(20)는 유선 통신 채널, 무선 통신 채널, 또는 이들의 조합을 포함한다.
데이터베이스(25)는 집적 회로 제조 시스템(10)과 연관된 데이터를 저장하고, 특히 집적 회로 제조 공정과 연관된 데이터를 저장한다. 도시된 실시예에서, 데이터베이스(25)는 공정 툴(30), 계측 툴(40), APC 시스템(50), FDC 시스템(60), 다른 엔티티(70), 또는 이들의 조합으로부터 취합된 데이터를 저장한다. 예를 들어, 데이터베이스(25)는 공정 툴(30)에 의해 처리되는 웨이퍼들의 웨이퍼 특성과 연관된 데이터(예컨대, 이하에 추가로 기술되는 바와 같은 계측 툴(40)에 의해 취합된 데이터), 이와 같은 웨이퍼를 처리하기 위해 공정 툴(30)에 의해 구현되는 파라미터와 연관된 데이터, APC 시스템(50) 및 FDC 시스템(60)에 의한 파라미터 및/또는 웨이퍼 특성의 분석과 연관된 데이터, 및 집적 회로 제조 시스템(10)과 연관된 다른 데이터를 저장한다. 공정 툴(30), 계측 툴(40), APC 시스템(50), FDC 시스템(60), 및 다른 엔티티(70)는 연관된 데이터베이스를 각각 가질 수 있다.
공정 툴(30)은 집적 회로 제조 공정을 수행한다. 본 예에서, 공정 툴(30)은 에피택셜 성장에 이용되는 화학적 기상 증착(chemical vapor deposition; CVD) 툴이다. 따라서, 공정 툴(30)은 CVD 에피택셜 툴로서 불릴 수도 있다. 웨이퍼는 웨이퍼의 에피택셜 피처를 형성하기 위해, 기상 에피택시와 같은, 에피택셜 공정의 영향을 받기 쉽고, CVD 에피택셜 툴 내에 위치될 수 있다. CVD 에피택셜 툴은 챔버, 기체 원료, 배기 시스템, 열원, 냉각 시스템, 및 다른 하드웨어를 포함할 수 있다. 챔버는 에피택셜 공정을 수행하기 위한 제어된 환경의 역할을 한다. 기체 원료는 에피택셜 공정 동안에 퍼징 기체(purging gas) 및 반응 기체를 제공하고, 배기 시스템은 에피택셜 공정 동안에 챔버 내의 압력을 유지한다. 열원은 램프 모듈(바텀 이너(bottom inner) 램프 모듈, 바텀 아우터(bottom outer) 램프 모듈, 탑 이너(top inner) 램프 모듈, 및 탑 아우터 램프 모듈)을 포함한다. 각각의 램프 모듈은 에피택셜 공정 동안에 CVD 에피택셜 툴의 챔버에 에너지를 전달하는 전외선 램프의 어레이를 포함하여, 에피택셜 공정 동안에 챔버를 원하는 챔버 온도로 가열 및/또는 웨이퍼를 원하는 웨이퍼 온도로 가열한다.
에피택셜 피처가 타겟 웨이퍼 특성(예컨대, 두께 및 성분 농도)을 나타내는 것을 보장하기 위해서, 에피택셜 공정은 미리 결정된(또는 미리 정의된) 에피택셜 공정 레시피(recipe)에 따라 에피택셜 피처를 형성한다. 미리 결정된(또는 미리 정의된) 에피택셜 공정 레시피는 타겟 웨이퍼 특성을 달성하기 위해 CVD 에피택셜 툴에 의해 구현되는 다양한 파라미터들을 지정한다. 이와 같은 파라미터들은 공정 시간, 전구체 기체(precursor gas)의 유형, 전구체 기체의 유량, 챔버 온도, 챔버 압력, 웨이퍼 온도, 다른 파라미터들, 또는 이들의 조합을 포함한다. 에피택셜 공정 동안에, CVD 에피택셜 툴의 다양한 하드웨어(예컨대, 챔버, 기체 원료, 배기 시스템, 열원, 및 냉각 시스템)는 지정된 파라미터를 달성하도록 구성된다. 공정 툴(30)은 에피택셜 공정과 같은 웨이퍼의 처리 동안에, 파라미터들을 감시하는 하나 이상의 센서들을 포함한다. 예를 들어, CVD 에피택셜 툴은 챔버 압력, 챔버 온도, 웨이퍼 온도, 기체 흐름, 증착 시간, 다른 파라미터들(예컨대, 전압, 전류, 전력, 저항, 다른 특성, 또는 이들의 조합을 포함하는 CVD 에피택셜 툴의 램프 모듈의 다양한 특성들)과 같은, CVD 에피택셜 툴과 연관된 다양한 파라미터들을 감시하는 하나 이상의 센서들을 포함한다.
계측 툴(40)은 집적 회로 제조 동안에 웨이퍼와 연관된 데이터를 측정 및 취합한다. 예를 들어, 계측 툴(40)은 웨이퍼의 피처의 임계 치수(예를 들어, 피처의 선 폭), 웨이퍼의 재료층의 두께, 웨이퍼의 층들 또는 피처들 간의 중첩 정밀도, 피처의 도펀트 프로파일(또는 농도), 결함의 크기 및/또는 유형, 피처의 전기적 특성, 다른 웨이퍼 특성, 또는 이들의 조합과 같은 웨이퍼의 다양한 웨이퍼 특성에 관한 정보를 획득하기 위해서 처리된 웨이퍼 상에서 인라인 측정(inline measurement)을 수행한다. 도시된 실시예에서, 계측 툴(40)은 공정 툴(30)에 의해 처리된 웨이퍼의 웨이퍼 특성을 측정한다. 예를 들어, 계측 툴(40)은 공정 툴(30)에 의해 수행되는 에피택셜 공정에 의해 형성된 웨이퍼의 에피택셜 피처의 두께, 전기적 속성(예컨대, 저항률), 표면 거칠기, 다른 특성들, 또는 이들의 조합을 측정한다. 계측 툴(40)은 이러한 데이터를 측정 및 취합하기 위해서 전기 툴, 광학 툴, 분석 툴, 다른 툴, 또는 이들의 조합을 포함할 수 있다. 이와 같은 툴은 현미경(예컨대, 주사 전자 현미경 및/또는 광학 현미경), 마이크로 분석 툴, 선 폭 측정 툴, 마스크 및 레티클 결함 툴, 입자 분배 툴, 표면 분석 툴, 응력 분석 툴, 저항률 및 접촉 저항 측정 툴, 이동도 및 캐리어 농도 측정 툴, 접합 깊이 측정 툴, 막 두께 툴, 게이트 산화막 무결성 테스트 툴, 용량-전압 측정 툴, 집속 이온 빔(focused ion beam; FIB) 툴, 레이저 표면 결함 스캐너, 잔여 기체 분석기, 공정 툴 입자 카운터, 웨이퍼 평가 테스트 툴, 다른 계측 툴, 또는 이들의 조합을 포함한다.
APC 시스템(50)은 처리된 웨이퍼의 웨이퍼 특성을 감시하고, 중간 공정 타겟의 동적인 미세 조정을 제공하기 위해서 인라인 계측 데이터(예를 들어, 계측 툴(40)에 의해 취합된 데이터와 같음), 공정 모델, 및 다양한 알고리즘들을 이용하여, 웨이퍼의 최종 장치 타겟을 향상시킨다. 이러한 공정 타겟의 미세 조정은 제어 동작으로도 불릴 수 있고, 이것은 웨이퍼 특성 변화를 만들 수 있는 툴 문제 및/또는 공정 문제를 보상한다. APC 시스템(50)은 웨이퍼 대 웨이퍼, 로트 대 로트(lot-to-lot), 또는 이들의 조합으로, 실시간으로 제어 동작을 구현할 수 있다. 실시간 공정 제어 동작은 제자리에서 감시된 정보에 기초하여 처리되는 동안 각각의 웨이퍼 마다 공정 툴(30)에 의해 구현되는 파라미터의 변경을 가능하게 한다. 예로서, 웨이퍼는 웨이퍼 상에서 조절될 수 있는 후속 처리 단계와 같은 하나의 처리 단계를 겪은 이후에 평가될 수 있다. 웨이퍼 대 웨이퍼 제어 동작은, 예를 들어 (계측 툴(40)에 의해 취합된) 인라인 계측 데이터를 통해 공정 툴(30)을 종료할 때 웨이퍼를 감시하고, 인라인 계측 데이터에 기초하여 후속 웨이퍼를 위해 공정 툴(30)에서 수행되는 공정을 조절(다시 말해서, 공정 툴(30)의 파라미터를 조절)함으로써, 로트 내의 모든 웨이퍼들을 독립적으로 제어한다. 로트 대 로트 제어 동작은 각각의 웨이퍼 로트 마다 공정 툴(30)에 의해 구현되는 파라미터의 변경을 가능하게 한다. 도시된 실시예에서, APC 시스템(50)은 공정 툴(30)에 의해 수행되는 에피택셜 공정 레시피를 수정하도록 제어 동작을 구현하여 웨이퍼의 에피택셜 피처를 형성한다. 예를 들어, APC 시스템(50)(처리된 웨이퍼의 인라인 계측 데이터, 공정 모델, 및 다양한 알고리즘에 기초함)은 각각의 처리된 웨이퍼의 에피택셜 피처가 타겟 특성을 나타내는 것을 보장하도록 각각의 처리된 웨이퍼에 대해 미리 결정된 에피택셜 공정 레시피(특히, 공정 시간, 기체의 유량, 챔버 압력, 챔버 온도, 웨이퍼 온도, 또는 다른 공정 파라미터와 같은 공정 툴(30)에 의해 구현되는 파라미터들)를 수정한다.
FDC 시스템(60)은 집적 회로 제조 공정 동안에 공정 툴(30)에 의해 구현되는 파라미터를 감시함으로써 툴 상태 저하와 같은 툴 문제를 검출하기 위해 공정 툴(30)의 상태를 평가하고, 집적 회로 제조 공정 동안에 공정 툴(30)에 의해 구현되는 파라미터에 의해 달성된 웨이퍼 특성을 평가한다. 통상적으로, FDC 시스템(60)은 공정 툴(30)의 상태를 추적 및 분석하기 위해 통계적 공정 제어(statistical process control; SPC)를 구현한다. 예를 들어, FDC 시스템(60)은 공정과 연관된 SPC 데이터를 시간에 걸쳐 차트로 만듦으로써 공정 툴(30)의 히스토리컬(historical) 공정 성능을 기록하는 SPC 차트를 구현할 수 있다. 이와 같은 SPC 데이터는 공정 툴(30)에 의해 처리된 다수의 웨이퍼들과 연관된 웨이퍼 특성 및/또는 파라미터들을 포함한다. 웨이퍼 특성 및/또는 파라미터가 수용가능한 타겟에서 벗어났음을 SPC 데이터가 나타내는 경우(즉, FDC 시스템(60)이 고장 또는 이상을 검출할 경우), FDC 시스템(60)은 알람을 트리거하고, 공정 툴(30)의 운용자에게 알리거나, 공정 툴(30)에 의해 수행되는 공정을 멈추거나, 다른 동작을 취하거나, 또는 이들의 조합 동작을 취하여, 공정 툴(30)이 갖는 임의의 문제들이 식별되고 개선되도록 할 수 있다.
본 실시예에서, CVD 에피택셜 툴을 이용하여 문제를 검출하기 위해서, FDC 시스템(60)은 공정 툴(30)에 의해 구현되는 파라미터를 감시하여 웨이퍼의 에피택셜 피처를 형성한다. FDC 시스템(60)은 CVD 에피택셜 툴의 동작 동안에, 고장 또는 이상을 검출하기 위하여 이러한 파라미터들 및 웨이퍼 특성을 평가한다. 예에서, 에피택셜 공정 동안에, 챔버 압력 또는 챔버 온도가 미리 결정된 에피택셜 공정 레시피와 같은 지정된 챔버 압력 또는 챔버 온도로부터 상당히 달라질 때(높게 혹은 낮게), 이상이 나타난다. 다른 예에서, 에피택셜 공정 동안에, 전구체 기체의 유량이 미리 결정된 에피택셜 공정 레시피와 같은 지정된 전구체 기체의 유량으로부터 상당히 달라질 때(높게 혹은 낮게), 이상이 나타난다. 또 다른 예에서, CVD 에피택셜 툴에 의해 형성된 웨이퍼의 에피택셜 피처의 특성이 타겟 특성으로부터 상당히 달라질 때, 이상이 나타난다. 이와 같은 이상은 공정 툴(30)이 갖는 문제를 나타낼 수 있다. 예를 들어, CVD 에피택셜 툴의 노후되거나 손상된 하드웨어는 챔버 압력, 챔버 온도, 및/또는 전구체 기체의 유량이 예측된 챔버 압력, 챔버 온도, 및/또는 전구체 기체의 유량과 달라지도록 야기할 수 있다.
도 2는 본 개시의 다양한 양태에 따른 도 1의 집적 회로 제조 시스템(10)에 의해 구현될 수 있는 툴 감시 공정 흐름(100)의 블럭도이다. 본 예에서, FDC 시스템(60)은 공정 툴(30)(본 예에서, CVD 에피택셜 툴)의 상태를 감시하기 위한 툴 감시 공정 흐름(100)을 구현한다. 추가 단계들이 툴 감시 공정 흐름(100)에 제공될 수 있고, 기술된 단계들 중 일부는 툴 감시 공정 흐름(100)의 추가 실시예들을 위해 교체되거나 제거될 수 있다.
블록(110) 및 블록(120)에서, 다양하게 처리된 웨이퍼들과 연관된 데이터가 시계열 차트(time-series chart; T 차트)에 취합 및 컴파일된다. 본 실시예에서, 데이터는 각각의 웨이퍼의 에피택셜 피처를 형성하기 위해 공정 툴(30)에 의해 구현되는 파라미터와 연관된 파라미터 데이터를 포함한다. 앞서 언급한 바와 같이, 파라미터는 챔버 압력, 챔버 온도, 웨이퍼 온도, 기체 흐름, 증착 시간, 다른 파라미터들(예컨대, 전압, 전류, 전력, 저항, 다른 특성, 또는 이들의 조합을 포함하는 CVD 에피택셜 툴의 램프 모듈의 다양한 특성들)을 포함한다. 예에서, 각각의 웨이퍼 상에서 수행되는 에피택셜 공정은 각 단계마다 대략 1분 정도가 소요되는 10 단계를 포함하여, 에피택셜 공정은 대략 10분 정도가 소요된다. 공정 툴(30)의 센서는 파라미터 각각에 대해 매초 마다 파라미터 데이터를 기록한다. 따라서, 특정 전구체 가스의 유량과 같은 공정 툴(30)과 연관된 단일 파라미터의 경우, 대략 600개의 파라미터 데이터 포인트들이 취합될 수 있다(에피택셜 공정의 매초 마다의 특정 전구체 가스의 유량). 이와 같은 파라미터 데이터는 공정 툴(30)과 연관된 파라미터 각각에 대해 취합되고, 파라미터 데이터는 데이터베이스(25)에 저장되거나 공정 툴(30)과 연관된 다른 데이터베이스에 저장될 수 있다.
블록(130) 및 블록(140)에서, 통계적 분석이 시계열 데이터(T 차트)에 대해 수행되어서, 평가를 위한 데이터량이 줄어들게 되고, 툴 감시는 통계적으로 분석된 시계열 데이터에 기초하여 수행된다. 예를 들어, 통계적 공정 제어는 FDC 시스템(60)에 의해 구현되어, 시계열 데이터를 공정 툴(30)의 상태를 평가하는데 이용될 수 있는 SPC 차트(예를 들어, Xbar-R 제어 차트, Xbar-S 제어 차트, I-MR 제어 차트, C 제어 차트, U 제어 차트, Z 제어 차트, 다른 제어 차트, 또는 이들의 조합)로 변환한다. 본 예에서, 통계적 공정 제어는, 시계열 데이터(T 차트), 특히 시계열 파라미터 데이터를 공정 툴(30)의 성능을 분석하기 위해 U 제어 차트(U 차트)로 변환한다. U 차트는 이항 통계 및/또는 푸아송 통계에 따라 시계열 데이터를 분석하고, 이 경우 공정 한계는 통계적 분석(예컨대, 분석된 파라미터 데이터의 표준 편차)에 의해 정의된다. 예를 들어, U 차트는 분석된 파라미터 데이터의 통계적 분석에 의해 정의된, 특히 분석된 파라미터 데이터의 표준 편차 내에서 분석된 파라미터 데이터의 평균값(평균), 상위 관리 한계(upper control limit, 최대값), 및 하위 관리 한계(최소값)을 나타내는 중심선을 포함한다. 앞서 언급한 단일 파라미터 예제(예를 들어, 특정 전구체 가스의 유량)로 돌아가면, 통계적 분석은 대략 600개의 취합된 파라미터 데이터 포인트를 줄여서 단일 파라미터와 연관된 평균값(평균), 표준 편차, 최대값, 및 최소값을 나타내는 파라미터 데이터로 나타난다. 이와 같은 축소는 공정 툴(30)에 의해 처리되는 각각의 웨이퍼에 대해 수행되고, 파라미터 데이터는 각각의 파라미터에 대해 다양한 U 차트(예를 들어, 대략 40개의 U 차트)를 제공하도록 컴파일 및 분석될 수 있다.
블록(150)에서, 공정 툴(30)이 다양한 웨이퍼를 처라함에 따라, 파라미터 데이터가 기준에서 벗어났는지(out of specification; OOS)를 결정하기 위해, 예를 들어 파라미터 데이터가 (SPC 차트, 본 명세서에서 U 차트와 같은) 통계적으로 분석된 파라미터 데이터에 의해 정의된 상위 관리 한계 및 하위 관리 한계 내에 있는지를 결정하기 위해, FDC 시스템(60)은 다양한 웨이퍼를 제조하기 위해 구현되는 공정들과 연관된 파라미터 데이터를 분석한다. 기준에서 벗어난 파라미터 데이터는 공정 툴(30)에서의 고장(또는 이상)을 나타낸다. 파라미터 데이터가 기준에서 벗어나지 않은 것으로 FDC 시스템(60)이 결정하면(즉, 파라미터 데이터가 다양한 SPC 차트에 의해 규정된 상위 관리 한계 및 하위 관리 한계 내에 있음), 공정 툴(30)은 계속해서 웨이퍼를 처리하고, FDC 시스템(60)은 계속해서 공정 툴(30)의 상태를 감시한다. 파라미터 데이터가 기준에서 벗어난 것으로 FDC 시스템(60)이 결정하면(즉, 파라미터 데이터가 다양한 SPC 차트에 의해 규정된 상위 관리 한계 및 하위 관리 한계 밖에 있음), 블록(160)에서, FDC 시스템(60)은 알람을 트리거하고, 블록(170)에서, 공정 툴(30)의 운용자 또는 엔지니어에게 통지한다. 알람과 함께, FDC 시스템(60)은 공정 툴(30)에 의해 수행되는 공정을 중단하거나, 다른 동작을 취하거나, 이들의 조합 동작을 취할 수 있다. 그 다음에, 운용자 및 엔지니어는 공정 툴(30)이 기준에서 벗어난 파라미터 데이터에 기여한 방법을 결정하고, 이것은 예를 들어, 운용자 또는 엔지니어는, 공정 툴(30)의 하드웨어 고장이 파라미터 데이터가 기준에서 벗어나도록 야기하였는지를 결정한다.
도 3은 본 개시의 다양한 양태에 따라, 툴 감시 공정 흐름(100)에서, 특히 블록(140) 내지 블록(170)에서 발생할 수 있는 3가지 시나리오를 도시한다. 시나리오 1 및 시나리오 2는 공정 툴(30)의 상태를 평가하기 위해 단일 변수 분석을 구현한다. 예를 들어, 시나리오 1 및 시나리오 2는 공정 툴(30)에 의해 수행되는 공정의 단일 파라미터와 연관된 파라미터 데이터를 평가한다. 통계적 분석은 관찰된 변수(본 명세서에서, 공정 툴(30)의 단일 파라미터의 관찰된 파라미터 데이터)의 값과 연관된 웨이퍼 카운트를 나타낸다. 시나리오 1에서, FDC 시스템(60)이 실제 고장(또는 이상)이 처리 중에 발생할 때 알람을 트리거하거나, 고장(또는 이상)이 처리 중에 발생하지 않을 때 알람을 또한 트리거하도록 초래하는 타이트한 상위 관리 한계 및 하위 관리 한계가 적용된다. 시나리오 2에서, FDC 시스템(60)이 처리 중에 실제 고장(또는 이상)을 놓치도록 초래하는 완화된 상위 관리 한계 및 하위 관리 한계가 적용된다. 따라서, 시나리오 1에 도시된 바와 같은 타이트한 상위 관리 한계 및 하위 관리 한계는 통상적으로 FDC 시스템(60)이 고장(또는 이상)을 발견하는 것을 보장하도록 툴 감시 공정 흐름(100)에 구현된다. 그러나, 시나리오 1에 예시된 바와 같이, 이것은 FDC 시스템(60)이 거짓 알람을 일으키는 문제를 야기하고, 이것은 공정 툴(30)의 상태가 고장(또는 이상)에 대한 책임이 없을 때 공정 툴(30)의 상태에 관한 무엇이 고장(또는 이상)을 일으키는지 결정하기 위한 노력을 운용자 또는 엔지니어가 하도록 야기한다. 이와 반대로, 시나리오 3은 하나 이상의 관찰된 변수(본 명세서에서, 공정 툴(30)의 하나 이상의 파라미터들의 관찰된 파라미터 데이터)의 값이 기준에 벗어나는지를 관찰하기 위해서, 주 성분 분석과 같은 다중 변수 분석을 구현한다. 다중 변수 분석이 보다 정확한 고장(또는 이상) 감시를 제공하지만, 다중 변수 분석에서 관찰된 파라미터 데이터와 고장(또는 이상)의 근본 원인 사이에는 아무런 관계가 없다. 따라서, 운용자 또는 엔지니어는, 고장(또는 이상)에 기여하는 공정 툴(30)의 물리적 영역과 같은, 툴의 어느 부분이 고장(또는 이상)을 일으켰는지에 관해 적은 지식으로 고장(또는 이상)의 발생한 이유에 대한 문제 해결을 시작한다. 따라서, FDC 시스템(60)이 시나리오 1, 시나리오 2, 또는 시나리오 3을 이용하여 공정 툴(30)을 감시하던 간에, 분석된 파라미터 데이터는 공정 툴(30)에 대한 물리적 의미 또는 관련성을 거의 제공하지 않으므로, FDC 시스템(60)은 고장(또는 이상)의 근본 원인에 관한 지시를 제공하지 않는다.
도 4는 본 개시의 다양한 양태에 따른 도 1의 집적 회로 제조 시스템(10)에 의해 구현될 수 있는 공정 툴의 상태를 감시하는 방법(200)의 흐름도이다. 본 예에서, FDC 시스템(60)은 공정 툴(30)(본 예에서, CVD 에피택셜 툴)의 상태를 감시하기 위한 방법(200)을 구현한다. 추가 단계들이 방법(200)에 제공될 수 있고, 기술된 단계들 중 일부는 방법(200)의 추가 실시예들을 위해 교체되거나 제거될 수 있다.
블록(210) 및 블록(220)에서, 집적 회로 제조 공정 툴의 존(zone)이 정의되고, 집적 회로 제조 공정 툴의 파라미터들은 정의된 존에 기초하여 그룹화된다. 각각의 존은 집적 회로 제조 공정 툴의 영역이고, 존(또는 영역)은 집적 회로 제조 공정 툴의 물리적 하드웨어 구성에 기초하여 정의된다. 집적 회로 제조 공정 툴의 각각의 영역은 집적 회로 제조 공정을 수행하기 위해서 집적 회로 제조 공정 툴에 의해 구현되고 영역과 연관된 파라미터를 갖는다. 따라서, 파라미터는 집적 회로 제조 공정 툴의 영역에 기초하여 그룹화되어, 파라미터는 영역과 연관된다.
본 예에서, 공정 툴(30)의 존이 정의되고, 공정 툴(30)의 파라미터들은 정의된 존에 기초하여 그룹화된다. 도 5는 본 개시의 다양한 양태에 따라, 도 1의 집적 회로 제조 시스템(10)의 공정 툴(30)과 같은 집적 회로 제조 공정 툴의 존을 정의하고, 이 정의된 존에 기초하여 집적 회로 제조 공정 툴의 공정 파라미터를 그룹화하는 것을 나타낸 도식화이다. 앞서 논의된 바와 같이, 본 예에서, 공정 툴(30)은 CVD 에피택셜 툴이다. 공정 툴(30)의 다양한 파라미터들은 챔버, 기체 원료, 배기 시스템, 열원, 냉각 시스템, 및/또는 공정 툴(30)의 다른 하드웨어와의 관계와 같은, 공정 툴(30)의 물리적 하드웨어 구성에 따라 그룹화된다. 보다 구체적으로, 공정 툴(30)의 7개의 존(또는 영역)이 정의되고, 다양한 파라미터들은 각각의 파라미터가 어떤 존에 연관되는지에 기초하여 7개의 존으로 그룹화된다. 예를 들어, 그룹 1은 온도, 전체 전력, 회전, 및 VSB 속도와 같은 공정 툴(30)의 챔버의 전체 상태과 연관된 파라미터를 포함하고; 그룹 2는 기체 흐름, 압력, 및 PCV 위치와 같은 공정 툴(30)의 기체 원료 및 배기 시스템과 연관된 파라미터를 포함하고; 그룹 3은 전압, 전류, 전력, 및 저항과 같은 공정 툴(30)의 바텀 이너 램프 모듈과 연관된 파라미터를 포함하고; 그룹 4는 전압, 전류, 전력, 및 저항과 같은 공정 툴(30)의 바텀 아우터 램프 모듈과 연관된 파라미터를 포함하고; 그룹 5는 전압, 전류, 전력, 및 저항과 같은 공정 툴(30)의 탑 이너 램프 모듈과 연관된 파라미터를 포함하고; 그룹 6은 전압, 전류, 전력, 및 저항과 같은 공정 툴(30)의 탑 아우터 램프 모듈과 연관된 파라미터를 포함하고; 그룹 7은 공정 툴(30)의 다른 양태와 연관된 파라미터, 예를 들어 기울기 및 편차와 같은 공정 툴(30)의 계산된 파라미터를 포함한다.
블록(230)에서, 집적 회로 제조 공정 툴의 상태가 그룹화된 파라미터에 기초하여 평가된다. 존은 본 개시의 다양한 양태에 따른 공정 툴의 그룹화된 파라미터에 기초하여 공정 툴의 상태를 평가하기 위해 방법(200)의 블록(230)에서 구현될 수 있는 툴 감시 공정 흐름(400)의 블록도이다. 본 예에서, FDC 시스템(60)은 도 5에 도시된 공정 툴(30)의 그룹화된 파라미터와 같은, 공정 툴(30)의 그룹화된 파라미터에 기초하여 공정 툴(30)의 상태를 평가하도록 블록(230)에서 툴 감시 공정 흐름(400)을 구현한다. 그룹화된 파라미터에 기초하여 공정 툴(30)의 상태를 감시함으로써, 툴 감시 공정 흐름(400)은 공정 툴(30)의 상태를 감시하는데 이용되는 파라미터 데이터에 대한 물리적 의미를 제공한다. 따라서, 툴 감시 공정 흐름(400)은 공정 툴(30)에 의한 처리 동안에 발생하는 고장(또는 이상)을 나타낼 뿐만아니라, 고장(또는 이상)을 일으킬 수 있는 공정 툴(30)의 일반 영역과 같은 고장(또는 이상)의 일반적인 근본 원인을 나타낸다. 추가 단계들이 툴 감시 공정 흐름(400)에 제공될 수 있고, 기술된 단계들 중 일부는 툴 감시 공정 흐름(400)의 추가 실시예들을 위해 교체되거나 제거될 수 있다.
툴 감시 공정 흐름(400)은 도 2의 툴 감시 공정 흐름(100)의 블록(110), 블록(120), 및 블록(130)을 포함하고, 파라미터 데이터는 앞서 기술된 바와 같이 분석 및 축소된다. 툴 감시 공정 흐름(400)은 앞서 기술된 바와 같은 블록(140) 내지 블록(170)에서 툴 감시를 더욱 구현할 수 있다.
툴 감시 공정 흐름(400)은 파라미터 데이터에 물리적 의미를 연관시키면서 파라미터 데이터를 더욱 분석하는 툴 이상 체크 및 제거(tool abnormality check and obviation; TACO) 흐름(410)을 더 포함한다. 도 7은 본 개시의 다양한 양태에 따라, TACO 흐름(410)을 이용하여 파라미터 데이터에 물리적 의미를 연관시키면서 파라미터 데이터를 더욱 분석하는 예를 도시한다. 블록(420)에서, 블록(130)에서의 파라미터 데이터는 그것과 연관된 파라미터에 기초하여 그룹화되고, 연관된 파라미터는 (방법(200)의 블록(210) 및 블록(220)에서) 공정 툴과의 물리적 관계에 기초하여 그룹화되었던 것이다. 본 예에서, 앞서 언급한 바와 같이, 공정 툴(30)의 다양한 파라미터들은 공정 툴(30)의 7개의 정의된 존에 할당된다(또는 존과 연관된다). 도 7에서, 공정 툴(30)에 의해 처리된 단일 웨이퍼와 연관된 파라미터 데이터를 고려하면, 파라미터 데이터는 파라미터 데이터의 연관된 파라미터들에 기초하여 7개의 그룹에 할당된다. 예를 들어, 그룹 1(G1)에 할당된 파라미터들(본 예에서, 공정 툴(30)의 온도, 전체 전력, 회전, 및 VSB 속도)과 연관된, 블록(130)에서 통계적으로 분석된 파라미터 데이터(본 명세서에서, U 차트)와 같은 파라미터 데이터는 그룹 1(G1)에 유사하게 할당되고; 그룹 2(G2)에 할당된 파라미터들(본 예에서, 공정 툴(30)의 기체 흐름, 압력, 및 PVC 위치)과 연관된, U 차트와 같은 파라미터 데이터는 그룹 2(G2)에 유사하게 할당되고; 그룹 3(G3), 그룹 4(G4), 그룹 5(G5), 그룹 6(G6), 그룹 7(G7)에 대해서도 그러하다. 따라서, 단일 처리된 웨이퍼의 파라미터 데이터는 공정 툴(30)과의 물리적 연관성에 기초하여 그룹화된다. 본 예에서, 단일 처리된 웨이퍼의 파라미터 데이터는 7개의 그룹에 할당된 대략 265개의 U 차트를 포함한다. 다중 처리된 웨이퍼에 대한 파라미터 데이터도 유사하게 그룹화됨을 이해한다.
블록(430)에서, 그룹화된 파라미터 데이터는 그룹화된 파라미터 데이터에 의해 나타나는 패턴을 결정하기 위해 더욱 분석되고, 이 패턴은 익스커션(excursion) 인식 모델 또는 고장 확률 맵으로서 언급될 수도 있다. 도 7에서, 주 성분 분석(PCA)은 파라미터 데이터를 하나 이상의 변수들, 즉, 각 그룹의 행동을 기술하는 주 성분(PC) 변수들(PC1...PCN)로 더욱 압축하기 위해서 파라미터 데이터의 각각의 그룹에 대해 수행된다. 주 성분 분석은 "지식 기반(knowledge-based)" 주 성분 분석(k-PCA)으로 언급되는데, 각각의 PC 변수가 공정 툴(30)의 존과 연관된 파라미터 데이터의 그룹의 행동을 기술하기 때문이다. 따라서, PC 변수는 물리적 의미를 갖는다. 본 예에서, 단일 처리된 웨이퍼와 연관된 파라미터 데이터를 고려하면, 파라미터 데이터는 대략 26개의 PC 변수로 압축된다. 예를 들어, 그룹 1의 파라미터 데이터는 대략 3개의 PC 변수(PC1 - PC3)로 압축되고; 그룹 2의 파라미터 데이터는 대략 9개의 PC 변수(PC4 - PC12)로 압축되고; 그룹 3, 그룹 4, 그룹 5, 및 그룹 6의 파라미터 데이터는 대략 2개의 PC 변수(각각, PC13 - PC14, PC15 - PC16, PC17 - PC18 및 PC19 - PC20)로 압축되고; 그룹 7의 파라미터 데이터는 대략 6개의 PC 변수(PC21 - PC26)로 압축된다.
그러면, 이산화는 상이한 PC 변수를 비교할 수 있도록 PC 변수들(여기서, PC1 - PC26)을 정규화하고, 그렇게 함으로써 PC 변수와 인라인 측정 간의 상관성을 향상시킨다. 본질적으로, 연속 데이터 세트는 이산 형태로 변환된다. 본 예에서, z 정규화가 PC 변수에 적용되고, 이것은 다음 수학식에서 표현되는 것처럼, 각각의 PC 변수를 평균 중심화 하고 표준 편차로 각각의 PC 변수를 크기조정한다.
Figure pat00001
여기서, z는 PC 변수 x의 조정된 값이고,
Figure pat00002
는 PC 변수 x의 평균 값이고, σ는 PC 변수 x에 대한 표준 편차이다. PC 변수의 상대적 중요도가 표준 편차에 직접 관련된다고 가정함으로써, 수학식 1은 PC 변수 x를 z로 변환한다. 각각의 PC 변수의 크기조정된 값에 기초하여, 각각의 PC 변수는 이산 레벨로 할당된다: 1(PC 변수가 정규 범위보다 크다고 나타냄), 0(PC 변수가 정규 범위 내에 있다고 나타냄), 또는 -1(PC 변수가 정규 범위 보다 작다고 나타냄). 도 7을 참조하면, 각각의 PC 변수(PC1 - PC26)에는 처리된 웨이퍼의 파라미터 데이터에 대해 이산 레벨(또는 값)이 할당된다.
"지식 기반" 주 성분 분석(k-PCA) 및 이산화는 다중 처리된 웨이퍼에 대한 그룹화된 파라미터 데이터에 적용된다. 그러면, 이와 같은 파라미터 데이터는 고장 확률 맵을 제공하도록 평가된다. 고장 확률 맵은 공정 툴(30)의 고장 또는 질병을 정의하는 패턴을 나타낸다. 고장 확률 맵을 생성하기 위해서, 장애(또는 고장)의 정규 레벨을 나타내는 기본 확률이 정의된다. 기본 확률은 다중 처리된 웨이퍼의 파라미터 데이터를 평가함으로써 결정될 수 있고, 여기서 기본 확률(base probability; BP)은 다음 수학식으로 표현된다.
Figure pat00003
여기서 총량(Total Amount)은 파라미터 데이터 세트에서 처리된 웨이퍼의 수를 나타내고, 고장량(Fault Amount)은 파라미터 데이터 세트에서 잘못 처리된 웨이퍼의 수를 나타낸다. 인라인 측정이 기준에서 벗어나면, 처리된 웨이퍼는 "잘못된" 웨이퍼로 간주된다. 예를 들어, 인라인 측정(예컨대, 두께)이 시스템의 운용자, SPC 시스템, 다른 엔티티 또는 이들의 조합에 의해 정의될 수 있는 수용 가능한 범위 밖에 있으면, 처리된 웨이퍼는 잘못된 웨이퍼로 간주된다. 본 예에서, 도 7에서, 기본 확률은 약 30.5% 이다. 그러면, 지정된 존(zone(i,j))의 장애의 레벨을 기술하는 고장 확률(fault probability; FP)이 정의되고, 여기서 지정된 존(zone(i,j))은 지정된 이산 레벨(XJ disc)을 갖는 지정된 주 성분 변수(PCi)이다. 각각의 지정된 존에 대한 고장 확률(FP(zone(i,j))은 다중 처리된 웨이퍼의 파라미터 데이터(이것은 이산 레벨이 할당된 PC 변수로 축소됨)를 평가함으로써 결정될 수 있고, 여기서 각각의 지정된 존에 대한 고장 확률(FP(zone(i,j))은 다음 수학식으로 표현된다.
Figure pat00004
여기서, 총량(Total Amount)은 파라미터 데이터 세트에서 처리된 웨이퍼의 수를 나타내고, Fault Amountzone (i,j)은 파라미터 데이터 세트에서 지정된 이산 레벨(XJ disc)을 갖는 지정된 주 성분 변수(PCi)를 갖는 처리된 웨이퍼의 수를 나타낸다. 본 예에서, 도 7에서의 고장 확률 맵을 참조하면, 파라미터 데이터에서 26.7%의 처리된 웨이퍼들이 상위 이산 레벨(XJ disc=1)을 갖는 PC 변수 1(PCi=PC1)과 연관되고, 파라미터 데이터에서 19.4%의 처리된 웨이퍼들이 평균 이산 레벨(XJ disc=0)을 갖는 PC 변수 1(PCi=PC1)과 연관되고, 파라미터 데이터에서 48.3%의 처리된 웨이퍼들이 하위 이산 레벨(XJ disc=-1)을 갖는 PC 변수 1(PCi=PC1)과 연관된다. 이와 같은 분석은 도 7에 도시된 완전한 고장 확률 맵을 제공하기 위해 파라미터 데이터의 각각의 PC 변수에 대해 수행된다.
그러면, 고장 확률 맵은 핫 존(hot zone)에 대해 평가되어서, 고장 확률 패턴은 공정 툴(30)의 고장 또는 질병을 정의하는 패턴을 나타낼 것이다. 다음 수학식에 표시된 바와 같이, 지정된 존에 대한 고장 확률(FP(zone(i,j))이 기본 확률(BP)을 크게 초과하여, 정규 레벨보다 훨씬 큰 레벨의 장애가 지정된 존(FP(zone(i,j))과 연관될 때, 핫 존이 발생할 수 있다.
Figure pat00005
설명의 편의를 위해, 도 7의 고장 확률 맵을 참조하면, 지정된 존에 대한 고장 확률(FP(zone(i,j)))이 약 20% 만큼 기본 확률을 초과할 때(FP(zone(i,j) > 50.5%) 핫 존이 발생하고, 지정된 존에 대한 고장 확률(FP(zone(i,j)))이 약 10% 만큼 기본 확률을 초과할 때(FP(zone(i,j) > 40.5%) 잠재적 핫 존이 발생다고 가정하면, 확률 맵의 핫 존 및 잠재적 핫 존이 강조된다(핫 존을 나타내는 볼드체의 굵은 아웃라인, 및 잠재적 핫 존을 나타내는 볼드체의 점선 아웃라인).
도 6의 툴 감시 공정 흐름(400)으로 되돌아 가면, 블록(440)에서, 고장 확률 맵(또는 익스커션 인지 모델)이 고장 라이브러리에 저장되어, 다양한 패턴을 나타내는 고장 확률 맵의 라이브러리는 FDC 시스템(60)이 공정 툴(30)의 고장 또는 질병을 정의하는 패턴을 익힐 수 있도록 취합된다. 블록(450) 및 블록(460)에서, FDC 시스템(60)은 리스크 레벨이 고장 확률 맵과 연관되는지, 그리고 리스크 레벨이 알람을 트리거하는 것을 보장하는지를 결정하기 위해 고장 확률 맵을 평가한다. 도 7에서, 앞서 논의된 바와 같이, 고장 확률 맵은 공정 툴(30)의 고장 또는 질병을 정의하는 패턴을 나타낸다. 예를 들어, 그룹 3과 연관된 PC13 및 PC14, 그룹 4와 연관된 PC15 및 PC 16, 그룹 5와 연관된 PC18, 및 그룹 6과 연관된 PC20 모두는 핫 존을 나타내어, 정규보다 더 높은 장애 레벨을 나타낸다. 그룹 3, 그룹 4, 그룹 5, 및 그룹 6이 공정 툴(30)(도 5 참조)의 램프 모델과 연관되기 때문에, 고장 확률 맵은 램프 모듈 문제가 임의의 고장(또는 이상)의 근본 원인일 것 같다고 나타낼 수 있다. 지정된 기준에 기초하여, 도 7의 고장 확률 맵에 의해 표시된 핫 존의 패턴이 블록(160)에서 알람을 트리거하고, 블록(170)에서 공정 툴(30)의 운용자 또는 엔지니어에게 통지하기에 충분한 리스크 레벨을 나타낸다고 FDC 시스템(60)은 결정할 수 있다. 고장 확률 맵에 기초하여, 운용자 또는 엔지니어는 공정 툴(30)에서 임의의 고장(또는 이상)의 예상 소스(여기서, 하나 이상의 램프 모듈)를 알아서, 운용자(또는 엔지니어)는 공정 툴(30)의 모든 영역에 대한 문제 해결을 해야 하는 것 없이 예상 소스를 이용하여 시작할 수 있다.
FDC 시스템(60)은 도 7에 도시된 바와 같은 고장 확률 맵을 고장 라이브러리의 다양한 고장 확률 맵과 비교함으로써, 고장 확률 맵에 의해 나타나는 패턴을 평가할 수 있다. 고장 확률 맵이 고장 라이브러리에 있는 임의의 고장 확률 맵과 유사하지 않다고 FDC 시스템(60)이 결정하면, FDC 시스템(60)은 고장 확률 맵에 의해 나타나는 패턴이 블록(160)에서 알람을 트리거하고, 이에 따라 블록(170)에서 공정 툴(30)의 운용자 또는 엔지니어에게 통지하기에 충분한 위험 레벨을 보장하는지를 결정한다. 고장 확률 맵이 고장 라이브러리에 있는 임의의 고장 확률 맵과 유사하다고 FDC 시스템(60)이 결정하면, FDC 시스템(60)은 이러한 고장 확률 맵이 공정 툴(30)에서의 고장(또는 이상)의 식별된 문제(근본 원인)와 연관되는지를 결정한다. 고장 확률 맵이 공정 툴(30)에서의 고장(또는 이상)의 식별된 문제(근본 원인)와 연관되면, 블록(160)에서, FDC 시스템(60)은 알람을 트리거하고, 블록(170)에서, 공정 툴(30)의 운용자 또는 엔지니어에게 통지한다. 알람과 함께, FDC 시스템(60)은 공정 툴(30)에 의해 수행되는 공정을 중단하거나, 다른 동작을 취하거나, 이들의 조합 동작을 취할 수 있다. 그러면, 운용자 또는 엔지니어는 고장 확률 맵에 의해 식별된 공정 툴(30)의 영역을 수리한다. 고장 확률 맵이 공정 툴(30)에서의 고장(또는 이상)의 식별된 문제(근본 원인)와 연관되지 않으면, FDC 시스템(60)은 알람을 트리거할 수도 있고 트리거 하지 않을 수도 있다. FDC 시스템(60)이 블록(160)에서 알람을 트리거하고, 블록(170)에서 공정 툴(60)의 운용자 또는 엔지니어에게 통지하면, 운용자 또는 엔지니어는 고장 확률 맵의 패턴이 나타날 수 있는 임의의 핫 존과 연관된 공정 툴(30)의 영역을 평가한다. 그러면, 운용자 또는 엔지니어가 고장 확률 맵에 의해 나타나는 패턴을 야기하는 문제(근본 원인)를 식별하면, 운용자 또는 엔지니어는 고장 확률 맵이 식별된 문제(근본 원인)과 연관됨을 반영하기 위해서 고장 라이브러리를 갱신할 수 있다.
본 명세서에 기술된 방법 및 시스템은 전적으로 하드웨어 실시예, 전적으로 소프트웨어 실시예, 또는 하드웨어와 소프트웨어 요소 모두를 포함하는 실시예의 형태를 취할 수 있다. 또한, 본 명세서에 기술된 방법 및 시스템, 또는 특정한 양태 또는 이들의 일부는, 플로피 디스켓, CD-ROMS, 하드 드라이브, 또는 임의의 다른 기계 판독 가능 저장 매체와 같은 유형 매체에 내장된 프로그램 코드(명령어)의 형태를 취할 수 있고, 여기서 프로그램 코드가 컴퓨터와 같은 기계에 의해 로드되고 실행될 때, 기계는 본 개시를 실시하기 위한 장치가 된다. 본 발명의 방법 및 장치는 또한 전기 배선 또는 케이블과 같은 일부 전송 매체를 통해, 괌섬유를 통해, 또는 임의의 다른 전송 형태를 통해 전송되는 프로그램 코드의 형태로 내장될 수 있고, 여기서, 프로그램 코드가 컴퓨터와 같은 기계에 의해 수신되고 로드되며 실행될 때, 기계는 본 개시를 실시하기 위한 장치가 된다. 범용 프로세서 상에 구현될 때, 프로그램 코드는 특정 로직 회로와 유사하게 동작하는 고유 장치를 제공하기 위해 프로세서와 조합된다.
본 개시는 다수의 상이한 실시예를 제공한다. 예시적인 방법은, 집적 회로 제조 공정 툴의 존(zone)을 정의하는 단계; 정의된 존에 기초하여 집적 회로 제조 공정 툴의 파라미터를 그룹화하는 단계; 및 그룹화된 파라미터에 기초하여 집적 회로 제조 공정 툴의 상태를 평가하는 단계를 포함한다. 존은 집적 회로 제조 공정 툴의 물리적 하드웨어 구성에 기초하여 집적 회로 제조 공정 툴의 영역으로서 정의될 수 있고, 집적 회로 제조 공정 툴의 파라미터는 집적 회로 제조 공정 툴의 연관된 영역에 각각의 파라미터를 할당함으로써 그룹화될 수 있다. 그룹화된 파라미터에 기초하여 집적 회로 제조 공정 툴의 상태를 평가하는 단계는, 검출된 고장의 가능한 원인을 식별하는 단계를 포함할 수 있고, 여기서 가능한 원인을 식별하는 단계는, 고장의 가능한 원인이 있는 집적 회로 제조 공정 툴의 존들 중 적어도 하나를 식별하는 단계를 포함한다.
예에서, 방법은, 집적 회로 제조 공정 툴이 복수의 웨이퍼 상에서 공정을 수행할 때에 그룹화된 파라미터와 연관된 파라미터 데이터를 취합하는 단계를 포함한다. 그룹화된 파라미터에 기초하여 집적 회로 제조 공정 툴의 상태를 평가하는 단계는, 그룹화된 파라미터와 연관된 파라미터 데이터에 의해 표시되는 패턴을 평가하는 단계를 포함할 수 있다. 방법은, 그룹화된 파라미터와 연관된 파라미터 데이터에 의해 표시되는 패턴이 고장을 나타내면 알람을 발생하는 단계를 더 포함할 수 있고, 여기서 패턴은 고장의 가능한 원인이 있는 집적 회로 제조 공정 툴의 존들 중 적어도 하나를 나타낸다. 그룹화된 파라미터와 연관된 파라미터 데이터에 의해 표시되는 패턴을 평가하는 단계는, 그룹화된 파라미터와 연관된 이전에 처리된 웨이퍼의 파라미터 데이터에 의해 표시되는 다른 패턴과 이 패턴을 비교하는 단계를 포함할 수 있다.
다른 예시적인 방법은, 공정 툴에 의해 복수의 웨이퍼 상에서 공정을 수행하는 단계로서, 공정 툴은 복수의 웨이퍼 각각에 수행되는 공정과 연관된 파라미터 데이터를 제공하는 것인, 공정 수행 단계; 공정 툴의 존에 파라미터 데이터를 연관시키는 단계; 및 연관된 파라미터 데이터에 의해 표시되는 패턴에 기초하여 공정 툴의 상태를 평가하는 단계를 포함한다. 공정 툴의 존에 파라미터 데이터를 연관시키는 단계는, 공정 툴의 물리적 하드웨어 구성에 기초하여 파라미터 데이터를 그룹화하는 단계를 포함한다. 방법은, 연관된 파라미터 데이터에 의해 표시되는 패턴이 고장을 나타내면 알람을 발생하는 단계를 더 포함할 수 있고, 여기서 패턴은 고장의 가능한 원인이 있는 공정 툴의 존들 중 적어도 하나를 나타낸다. 방법은, 연관된 파라미터 데이터에 의해 표시된 패턴을 결정하기 위해서 연관된 파라미터 데이터에 대해 통계적 분석을 수행하는 단계를 더 포함할 수 있다. 방법은, 연관된 파라미터 데이터에 의해 표시되는 패턴을 저장하는 단계; 및 후속 처리된 웨이퍼의 연관된 파라미터 데이터에 의해 표시된 패턴에 기초하여 공정 툴의 상태를 평가하기 위해 저장된 패턴을 이용하는 단계를 더 포함할 수 있다.
예에서, 연관된 파라미터 데이터에 의해 표시되는 패턴은 고장을 나타내고, 연관된 파라미터 데이터에 의해 표시되는 패턴에 기초하여 공정 툴의 상태를 평가하는 단계는, 패턴에 기초하여 고장의 가능한 원인이 있는 공정 툴의 존들 중 적어도 하나를 식별하는 단계를 포함한다. 다른 예에서, 연관된 파라미터 데이터에 의해 표시되는 패턴에 기초하여 공정 툴의 상태를 평가하는 단계는, 연관된 파라미터 데이터에 의해 표시되는 패턴이 이전에 처리된 웨이퍼의 연관된 파라미터 데이터에 의해 표시되는 임의의 다른 패턴과 유사한지를 결정하는 단계를 포함한다. 이 패턴이 이전에 처리된 웨이퍼의 연관된 파라미터 데이터에 의해 표시된 패턴과 유사하면, 방법은, 유사한 패턴이 공정 툴의 하드웨어 고장과 같은 식별된 공정 툴 문제와 연관된 경우 알람을 발생시키는 단계를 더 포함할 수 있다.
예시적인 집적 회로 제조 시스템은 웨이퍼를 처리하는 공정 툴과 연관된 파라미터 데이터를 제공하기 위해 구성된 공정 툴; 및 공정 툴과 통신하는 고장 검출 및 분류 시스템을 포함한다. 고장 검출 및 분류 시스템은 공정 툴의 존(zone)을 정의하고, 정의된 존에 기초하여 제공된 파라미터 데이터를 그룹화하고, 그룹화된 제공된 파라미터 데이터에 기초하여 공정 툴의 상태를 평가하도록 구성된다. 공정 툴의 존은 공정 툴의 물리적 하드웨어 구성에 기초하여 정의되고, 제공된 파라미터 데이터는 공정 툴의 연관된 물리적 하드웨어에 파라미터 데이터를 할당함으로써 그룹화될 수 있다. 공정 툴의 상태는 그룹화된 제공된 파라미터 데이터에 의해 표시되는 패턴에 기초하여 평가될 수 있다.
당업자가 본 개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.
20: 네트워크
25: 데이터베이스
30: 공정 툴
40: 계측 툴
50: APC 시스템
60: FDC 시스템
70: 다른 엔티티

Claims (10)

  1. 방법에 있어서,
    집적 회로 제조 공정 툴의 존(zone)을 정의하는 단계;
    상기 정의된 존에 기초하여 상기 집적 회로 제조 공정 툴의 파라미터를 그룹화하는 단계; 및
    상기 그룹화된 파라미터에 기초하여 상기 집적 회로 제조 공정 툴의 상태(condition)를 평가하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 집적 회로 제조 공정 툴의 존을 정의하는 단계는, 상기 집적 회로 제조 공정 툴의 물리적 하드웨어 구성에 기초하여 상기 집적 회로 제조 공정 툴의 영역을 정의하는 단계를 포함하는 것인, 방법.
  3. 제1항에 있어서,
    상기 집적 회로 제조 공정 툴이 복수의 웨이퍼들 상에서 공정을 수행할 때에 상기 그룹화된 파라미터와 연관된 파라미터 데이터를 취합하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서, 상기 그룹화된 파라미터에 기초하여 상기 집적 회로 제조 공정 툴의 상태를 평가하는 단계는, 검출된 고장의 가능한 원인을 식별하는 단계를 포함하는 것인, 방법.
  5. 방법에 있어서,
    공정 툴에 의해 복수의 웨이퍼 상에서 공정을 수행하는 단계로서, 상기 공정 툴은 상기 복수의 웨이퍼의 각각에 수행되는 상기 공정과 연관된 파라미터 데이터를 제공하는 것인, 공정 수행 단계;
    상기 공정 툴의 존(zone)에 상기 파라미터 데이터를 연관시키는 단계; 및
    상기 연관된 파라미터 데이터에 의해 표시되는 패턴에 기초하여 상기 공정 툴의 상태를 평가하는 단계
    를 포함하는 방법.
  6. 제5항에 있어서, 상기 공정 툴의 존에 파라미터 데이터를 연관시키는 단계는, 상기 공정 툴의 물리적 하드웨어 구성에 기초하여 상기 파라미터 데이터를 그룹화하는 단계를 포함하는 것인, 방법.
  7. 제5항에 있어서,
    상기 연관된 파라미터 데이터에 의해 표시되는 상기 패턴을 결정하기 위해서 상기 연관된 파라미터 데이터에 대해 통계적 분석을 수행하는 단계를 더 포함하는 방법.
  8. 제5항에 있어서, 상기 연관된 파라미터 데이터에 의해 표시되는 상기 패턴에 기초하여 공정 툴의 상태를 평가하는 단계는, 상기 연관된 파라미터 데이터에 의해 표시되는 상기 패턴이 이전에 처리된 웨이퍼의 연관된 파라미터 데이터에 의해 표시되는 임의의 패턴과 유사한지를 결정하는 단계를 포함하는 것인, 방법.
  9. 제5항에 있어서,
    상기 연관된 파라미터 데이터에 의해 표시되는 상기 패턴은 고장을 나타내고;
    상기 연관된 파라미터 데이터에 의해 표시되는 상기 패턴에 기초하여 공정 툴의 상태를 평가하는 단계는, 상기 패턴에 기초하여 고장의 원인이 있는 상기 공정 툴의 존들 중 적어도 하나의 존을 식별하는 단계를 포함하는 것인, 방법.
  10. 집적 회로 제조 시스템에 있어서,
    웨이퍼를 처리하는 공정 툴과 연관된 파라미터 데이터를 제공하기 위해 구성된 공정 툴; 및
    상기 공정 툴과 통신하는 고장 검출 및 분류 시스템
    을 포함하고, 상기 고장 검출 및 분류 시스템은,
    상기 공정 툴의 존(zone)을 정의하고,
    상기 정의된 존에 기초하여 상기 제공된 파라미터 데이터를 그룹화하고,
    상기 그룹화된 제공된 파라미터 데이터에 기초하여 상기 공정 툴의 상태를 평가하도록 구성되는 것인, 집적 회로 제조 시스템.
KR1020120020675A 2011-12-01 2012-02-29 집적 회로 제조 툴 상태 감시 시스템 및 방법 KR20130061613A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/308,644 US9349660B2 (en) 2011-12-01 2011-12-01 Integrated circuit manufacturing tool condition monitoring system and method
US13/308,644 2011-12-01

Publications (1)

Publication Number Publication Date
KR20130061613A true KR20130061613A (ko) 2013-06-11

Family

ID=48497155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120020675A KR20130061613A (ko) 2011-12-01 2012-02-29 집적 회로 제조 툴 상태 감시 시스템 및 방법

Country Status (3)

Country Link
US (1) US9349660B2 (ko)
KR (1) KR20130061613A (ko)
CN (1) CN103137513B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10120372B2 (en) * 2013-08-01 2018-11-06 Applied Materials, Inc. Event processing based system for manufacturing yield improvement
US10290088B2 (en) * 2014-02-14 2019-05-14 Kla-Tencor Corporation Wafer and lot based hierarchical method combining customized metrics with a global classification methodology to monitor process tool condition at extremely high throughput
JP5956094B1 (ja) * 2015-03-10 2016-07-20 三菱化学エンジニアリング株式会社 製造プロセスの解析方法
US10606253B2 (en) * 2017-02-08 2020-03-31 United Microelectronics Corp. Method of monitoring processing system for processing substrate
US10783290B2 (en) 2017-09-28 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. IC manufacturing recipe similarity evaluation methods and systems
CN109725555B (zh) * 2017-10-30 2021-11-30 台湾积体电路制造股份有限公司 制造机台的状况监控方法、半导体制造系统及其监控方法
CN109753979B (zh) * 2017-11-01 2022-11-15 阿里巴巴集团控股有限公司 基于图像特征的故障检测方法及装置
CN110783217A (zh) * 2019-09-27 2020-02-11 南京国盛电子有限公司 一种晶圆外延参数异常侦测方法及系统
CN111223799B (zh) * 2020-01-02 2022-12-20 长江存储科技有限责任公司 工艺控制方法、装置、系统及存储介质
JP7230877B2 (ja) * 2020-04-20 2023-03-01 株式会社Sumco エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
CN112068517B (zh) * 2020-09-04 2021-11-05 洛阳中硅高科技有限公司 产品质量的控制系统、方法、装置、介质和电子设备
CN118610132A (zh) * 2024-08-09 2024-09-06 青岛天仁微纳科技有限责任公司 一种基于晶圆检测数据的生成设备参数调节方法及系统

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497381A (en) * 1993-10-15 1996-03-05 Analog Devices, Inc. Bitstream defect analysis method for integrated circuits
JP3404873B2 (ja) * 1994-03-25 2003-05-12 株式会社デンソー 半導体装置の製造方法
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
US6247853B1 (en) * 1998-05-26 2001-06-19 International Business Machines Corporation Incremental method for critical area and critical region computation of via blocks
KR100610175B1 (ko) * 1999-03-24 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법
US6248602B1 (en) * 1999-11-01 2001-06-19 Amd, Inc. Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
JP3892656B2 (ja) * 2000-09-13 2007-03-14 株式会社ルネサステクノロジ 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法
US20110263126A1 (en) * 2000-11-22 2011-10-27 Sumco Corporation Method for manufacturing a silicon wafer
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
US20060100730A1 (en) * 2002-07-12 2006-05-11 Parkes Alan S Method for detection and relocation of wafer defects
US6778873B1 (en) 2002-07-31 2004-08-17 Advanced Micro Devices, Inc. Identifying a cause of a fault based on a process controller output
KR100495184B1 (ko) * 2002-12-02 2005-06-14 엘지마이크론 주식회사 테이프기판 및 그의 주석도금방법
TWI225576B (en) * 2003-10-06 2004-12-21 Univ Tsinghua Process controlling method with merged two-control loops
US7010382B2 (en) 2004-02-26 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for improving process control for semiconductor manufacturing operations
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
US7352439B2 (en) * 2006-08-02 2008-04-01 Asml Netherlands B.V. Lithography system, control system and device manufacturing method
CN100573814C (zh) * 2006-09-22 2009-12-23 北京北方微电子基地设备工艺研究中心有限责任公司 一种微电子刻蚀系统中受控部件的异常监测装置及方法
US7445446B2 (en) * 2006-09-29 2008-11-04 Tokyo Electron Limited Method for in-line monitoring and controlling in heat-treating of resist coated wafers
US7535349B2 (en) * 2006-12-08 2009-05-19 International Business Machines Corporation Determining root cause for alarm in processing system
JP5220361B2 (ja) * 2007-07-31 2013-06-26 ルネサスエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
CN101470426B (zh) * 2007-12-27 2011-02-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种故障检测的方法和系统
US8224475B2 (en) * 2009-03-13 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for advanced process control
US8394719B2 (en) * 2009-04-01 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing multi-resolution advanced process control
US8108060B2 (en) * 2009-05-13 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing a wafer acceptance test (“WAT”) advanced process control (“APC”) with novel sampling policy and architecture
US8437870B2 (en) * 2009-06-05 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing a virtual metrology advanced process control platform
US8396583B2 (en) * 2010-03-25 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for implementing virtual metrology in semiconductor fabrication
JP5444092B2 (ja) * 2010-04-06 2014-03-19 株式会社日立ハイテクノロジーズ 検査方法およびその装置
US8406912B2 (en) * 2010-06-25 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for data mining and feature tracking for fab-wide prediction and control
JP2012069608A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 半導体装置および半導体装置の製造方法
US8606387B2 (en) * 2010-11-18 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive and automatic determination of system parameters
JP2012150065A (ja) * 2011-01-21 2012-08-09 Hitachi High-Technologies Corp 回路パターン検査装置およびその検査方法
US9727049B2 (en) * 2012-09-04 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Qualitative fault detection and classification system for tool condition monitoring and associated methods

Also Published As

Publication number Publication date
CN103137513A (zh) 2013-06-05
CN103137513B (zh) 2016-08-03
US20130144419A1 (en) 2013-06-06
US9349660B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
KR20130061613A (ko) 집적 회로 제조 툴 상태 감시 시스템 및 방법
US9727049B2 (en) Qualitative fault detection and classification system for tool condition monitoring and associated methods
JP4615222B2 (ja) ライン末端データマイニングとプロセスツールデータマイニングとの相関
US8682466B2 (en) Automatic virtual metrology for semiconductor wafer result prediction
US7144297B2 (en) Method and apparatus to enable accurate wafer prediction
TWI408758B (zh) Method for judging the state of etching
US7580767B2 (en) Methods of and apparatuses for maintenance, diagnosis, and optimization of processes
JP5020101B2 (ja) ラントゥラン制御器を用いた欠陥検出および分類（ｆｄｃ）
US8145337B2 (en) Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US9519285B2 (en) Systems and associated methods for tuning processing tools
US20060189009A1 (en) Apparatus for controlling semiconductor manufacturing process
US10047439B2 (en) Method and system for tool condition monitoring based on a simulated inline measurement
TW200849323A (en) Monitoring and control of integrated circuit device fabrication processes
TW201301074A (zh) 半導體製程之失效偵測方法及執行此方法之系統架構
US7494893B1 (en) Identifying yield-relevant process parameters in integrated circuit device fabrication processes
US20230400508A1 (en) Substrate processing system tools for monitoring, assessing and responding based on health including sensor mapping and triggered datalogging
US11669079B2 (en) Tool health monitoring and classifications with virtual metrology and incoming wafer monitoring enhancements
KR20090095694A (ko) 반도체 제조설비의 관리시스템에 적용되는 통계적 공정관리방법
TW531823B (en) Multi-variable monitoring method for semiconductor processing
JP2003037143A (ja) 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法
Sun et al. Machine Learning Technologies for Semiconductor Manufacturing
JP2010028097A (ja) 半導体製造装置および半導体製造システム
JP2012079755A (ja) 半導体製造システム
Matsushita et al. EES data analysis of lithography trouble detected by MapSSA
Baek Effect of Periodic Virtual Metrology Recalibration on Blended Metrology Schemes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140603

Effective date: 20141229