TW201301074A - 半導體製程之失效偵測方法及執行此方法之系統架構 - Google Patents

半導體製程之失效偵測方法及執行此方法之系統架構 Download PDF

Info

Publication number
TW201301074A
TW201301074A TW100121808A TW100121808A TW201301074A TW 201301074 A TW201301074 A TW 201301074A TW 100121808 A TW100121808 A TW 100121808A TW 100121808 A TW100121808 A TW 100121808A TW 201301074 A TW201301074 A TW 201301074A
Authority
TW
Taiwan
Prior art keywords
parameter
parameters
failure detection
failure
relationship
Prior art date
Application number
TW100121808A
Other languages
English (en)
Other versions
TWI447605B (zh
Inventor
Yij-Chieh Chu
Yun-Zong Tian
Original Assignee
Inotera Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inotera Memories Inc filed Critical Inotera Memories Inc
Priority to TW100121808A priority Critical patent/TWI447605B/zh
Priority to US13/240,348 priority patent/US8756028B2/en
Publication of TW201301074A publication Critical patent/TW201301074A/zh
Application granted granted Critical
Publication of TWI447605B publication Critical patent/TWI447605B/zh

Links

Classifications

    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4184—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種半導體製程之失效偵測方法，包括下列步驟：提供機台儲存資料庫；由機台儲存資料庫收集失效偵測參數；設立具有以量測線上量測參數的量測站點；收集失效偵測參數相對應之晶圓允收度參數；建立失效偵測參數與線上量測參數的第一關係式；藉由第一關係式建立線上量測參數與晶圓允收度參數的第二關係式；建立失效偵測參數與晶圓允收度參數的第三關係式；藉由第一關係式、第二關係式及第三關係式建立偵測製程缺陷的警示區；及利用警示區用以判斷半導體製程產生缺陷的情形。本發明另提供執行上述方法之系統架構。

Description

半導體製程之失效偵測方法及執行此方法之系統架構
本發明是有關於一種失效偵測方法，特別是指一種半導體製程之失效偵測方法及執行此方法之系統架構。
按，於既有的半導體機台中，可以執行晶圓運送或製造等製程作業，其過程中是相當複雜及繁瑣的，所以於每一製程環節都有大量的參數(如溫度、壓力等)被監測著。
然，為了要監測上述大量參數，因此會產生相對應的龐大資料，半導體廠房的工程師必須耗費更多的時間及精力去監測及解析上述資料，來判斷出整個製程環節何處發生問題，使得晶圓產生缺陷，以致良率及生產率降低。
為了提升製程良率，於既有的半導體製程相關技術中建立一套監測系統來處理龐大的監測資料為必然之趨勢，然而該監測系統往往需要複雜的計算公式，導致使用性降低。
緣是，本發明人有感上述問題之可改善，乃特潛心研究並配合學理之運用，終於提出一種設計合理且有效改善上述缺失之本發明。
本發明實施例提供一種半導體製程之失效偵測方法及執行此方法之系統架構，可改善既有半導體製程中的監測系統來處理各製程環節的參數產生的龐大資料需要複雜的計算公式，導致使用性、製程良率及生產率降低的問題。
本發明實施例提供一種半導體製程之失效偵測方法，提供至少一機台儲存資料庫；由機台儲存資料庫收集多數個失效偵測參數；設立多數個具有以量測多筆線上量測參數的量測站點；收集該些失效偵測參數相對應之多數個晶圓允收度參數；建立上述失效偵測參數與上述線上量測參數的第一關係式；藉由上述第一關係式建立上述線上量測參數與上述晶圓允收度參數的第二關係式；建立上述失效偵測參數與上述晶圓允收度參數的第三關係式；藉由上述第一關係式、第二關係式及第三關係式建立一偵測製程缺陷的警示區；及利用上述警示區用以判斷半導體製程產生缺陷的情形。
本發明另提供一種執行失效偵測方法之系統架構，包括：至少一儲存裝置，其具有儲存多個失效參數、線上量測參數及晶圓允收度參數的機台儲存資料庫，上述失效參數與上述線上量測參數建立形成一第一資料群組，上述晶圓允收度參數建立形成一第二資料群組；一自動化資料分析設備，其具有一群組分析單元、一缺陷定位單元、一風險評估單元、一範圍建立單元及一風險判斷單元，第一資料群組資料連結於群組分析單元，群組分析單元分別資料連結缺陷定位單元及風險評估單元，第二資料群組資料連結於風險評估單元，風險評估單元資料連結於範圍建立單元，缺陷定位單元與範圍建立單元分別資料連結於風險判斷單元；及一影像顯示裝置，其中風險判斷單元資料連結於影像顯示裝置，用以將製程缺陷結果顯示於影像顯示裝置上。
綜合上述，本發明實施例提供一種半導體製程之失效偵測方法及執行此方法之系統架構，利用有效系統化地整合上述失效偵測參數、線上量測參數及晶圓允收度參數所產生的龐大資料，可以讓半導體廠房的晶圓製程工程師藉由上述資料整理，檢視各項參數是否超過安全範圍，具有簡化監測系統複雜的計算公式、提高使用便利性、製程良率及生產率等益處。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制。
請參考圖1所示，本發明第一實施例提供一種半導體製程之失效偵測方法，特別是用於蝕刻製程，除此之外，本發明仍然可應用於半導體其他相關製程，於此並不加以限制，所以凡屬從事相關領域者皆應屬於本發明之應用範疇，失效偵測方法包括下列步驟：執行流程步驟S101，請同時參考圖10所示的架構圖，提供至少一機台儲存資料庫101c。舉例來說，利用半導體製程中的製程機台資料連結一具有機台儲存資料庫101c的儲存裝置10c，其中儲存裝置10c內的機台儲存資料庫101c包含複數個製程機台參數。
執行流程步驟S102，請同時參考圖10所示的架構圖，由機台儲存資料庫收集多數個失效偵測參數1011c(Fault detection and classification，FDC)。舉例來說，利用一製程機台10a群組化之參數資料(如：失效偵測參數)進行分析，然後利用解析結果建立一套監控系統，以偵測半導體晶圓在量產過程之製程缺陷問題，並整合上述監控系統與製程機台10a的失效偵測參數1011c，以提供晶圓廠即時製程缺陷監控偵測。
執行流程步驟S103，請同時參考圖10所示的架構圖，設立多數個具有以量測多筆線上量測參數1012c的量測站點10b。舉例來說，每一片晶圓製造過程中通常需要經過上百道製程步驟，當經過數道製程步驟之後，就會設有量測站點10b量測晶圓製程機台10a的參數作為品質指標。
執行流程步驟S104，請同時參考圖10所示的架構圖，收集該些失效偵測參數1011c相對應之多數個晶圓允收度參數1013c(Wafer acceptance test，WAT)。舉例來說，在半導體製造中，經過多道製程步驟後，最後會產生晶圓允收度參數1013c(Wafer acceptance test，WAT)的參考資料，晶圓製程工程師常會藉著監控晶圓允收度參數1013c作為晶圓產生缺陷判斷的相關依據。
執行流程步驟S105，請同時參考圖10所示的架構圖，建立上述失效偵測參數1011c與上述線上量測參數1012c的第一關係式。以下將對第一關係式加以敘明。
首先，計算該些線上量測參數1012c，得到多數個標準化之線上量測參數1012c’(圖10未示)。
接下來，建立該些標準化之線上量測參數1012c之數學式為：
其中，Inline i 為第i個線上量測參數1012c、為該些線上量測參數1012c的平均數、S Inline 為該些線上量測參數1012c的標準差除以開根號之樣本數、及Inline i '為第i個標準化的線上量測參數1012c。
計算該些失效偵測參數1011c，得到多數個標準化之失效偵測參數1011c’(圖10未示)。
建立該些標準化之失效偵測參數1011c之數學式為：
其中，FDC j 為第j個失效偵測參數1011c、為該些失效偵測參數1011c的平均數、S FDC 為該些失效偵測參數1011c的標準差除以開根號之樣本數、及FDC j '為第j個標準化的失效偵測參數1011c。
建立上述失效偵測參數1011c與上述線上量測參數1012c的第一關係式為：
其中，β2為該些標準化的線上量測參數1012c與失效偵測參數1011c的連結係數。
在半導體製程中，建立失效偵測參數1011c與線上量測參數1012c的關係式，晶圓製程工程師可以藉由上述關係式監測當線上量測參數1012c發生產生偏移時，追溯至哪些失效偵測參數1011c影響線上量測參數1012c產生偏移，並做適時的參數調整，以降低晶圓缺陷發生率的風險。
舉例來說，於圖2中，作為橫軸的失效偵測參數1011c對應作為縱軸的線上量測參數1012c所形成之對應曲線分布(配合圖10所示)，當對應曲線2a相對於橫軸為平緩分布時，表示線上量測參數1012c及失效偵測參數1011c為預設範圍(in spec)內。當對應曲線2b相對於橫軸為陡峭分布時，表示線上量測參數1012c及失效偵測參數1011c為超過預設範圍(out spec)，此時，晶圓製程工程師就必須適時調整製程機台10a的失效偵測參數1011c，以防止晶圓缺陷產生。
在本實施例中，進一步包含下列步驟：計算標準化之β2，並且推算出一統計檢定式為：
其中，為連結係數的標準差除以開根號之樣本數、t *為與連結係數之檢定統計量、及θ為與連結係數之夾角。
然而，推導上述統計檢定式的複數轉換為：
Z=cot(θ)
其中，Z為統計檢定式經複數轉換得到之複數值，進一步界定判斷式為：
當Z>0時，cot-1(Z)<θ，
當Z<0時，cot-1(Z)>θ。
執行流程步驟S106，請同時參考圖10所示的架構圖，藉由上述第一關係式建立上述線上量測參數1012c與上述晶圓允收度參數1013c的第二關係式。舉例來說，建立上述線上量測參數1012c與上述晶圓允收度參數1013c之間的製程錯誤發生機率之第二關係式為：
π 1 (w)=P{WAT out spec.∣Inline'}
logit(π1(w))=α1+β1 Inline'
其中，w為該些晶圓允收度參數1013c超過標準的次數、π1(w)為該些晶圓允收度參數1013c超過標準的機率、P{WAT out spec.∣Inline'}為該些線上量測參數1012c相對應之該些標準化之晶圓允收度參數1013c的機率、及α1與β1為曲線趨近函數之二係數。
執行流程步驟S107，請同時參考圖10所示的架構圖，建立上述失效偵測參數1011c與上述晶圓允收度參數1013c的第三關係式。舉例來說，建立上述失效偵測參數1011c與上述晶圓允收度參數1013c之間的製程錯誤發生機率之第三關係式為：
π2(w)=P{WAT out spec.∣FDC'}
logit(π2(w))=α+βFDC'
其中，w為該些晶圓允收度參數1013c超過標準的次數、π2(w)為該些晶圓允收度參數1013c超過標準的機率、P{WAT out spec.∣FDC'}為該些失效偵測參數1011c相對應之該些標準化之晶圓允收度參數1013c的機率、及α與β為曲線趨近函數之二係數。
接下來，推導上述失效偵測參數1011c與上述晶圓允收度參數1013c之間的製程錯誤發生機率之第三關係式為：
(1-x) e β (1+x)
其中，e β為β計算後之指數函數、x為計算後之變數。
在本實施例中，進一步包含下列步驟：由上述線上量測參數1012c與上述晶圓允收度參數1013c之間的製程錯誤發生機率之第二關係式，以及推導上述失效偵測參數1011c與上述晶圓允收度參數1013c之間的製程錯誤發生機率之第三關係式進一步界定關係為：
A β2 B
其中，A為計算後之第一數值，B為計算後之第二數值。
當β1>0時，推導出上述第一數值及上述第二數值分別為：
當β1<0時，推導出上述第一數值及上述第二數值分別為：
藉由上述第一數值與上述第二數值之關係，進一步定義出上述第一數值及上述第二數值之最小值C為：
C=min{∣A∣,∣B∣}
執行流程步驟S108，請參考圖3及圖3A所示，藉由上述第一關係式、第二關係式及第三關係式建立一偵測製程缺陷的警示區3b。舉例來說，藉由上述統計檢定式、上述第一數值及上述第二數值建立上述警示區3b的判斷式為：
θ<cot-1(Z)或cot-1(-Z)>θ
以及A>β2或β2>B
執行流程步驟S109，請同時參考圖10所示的架構圖，利用上述警示區3b的判斷式來判斷製程中是否有缺陷產生。
在本實施例中，請參考圖3及圖3A所示，標準化之β2經複數轉換得到如圖中相對的兩警示區3b，當缺陷落點3a位於警示區3b外，代表發生晶圓缺陷的風險較低。換句話說，對應曲線2a相對於橫軸為平緩分布時(如圖3A)，表示線上量測參數1012c及失效偵測參數1011c為預設範圍(in spec)內(配合圖2及圖10所示)。然而，當缺陷落點3c位於警示區3b內，代表可能會產生晶圓缺陷的風險機率提高，此時，晶圓工程師就必須適時的調整製程參數，以防產生晶圓缺陷導致良率下降的情形。除此之外，為了清楚表達本發明意旨，以下將藉由上述所建立的偵測系統，提供實驗數據及結果作為參考依據。
在本實施例中，請參考圖10所示，於蝕刻製程時，以520片晶圓作為樣本，包含15道製程步驟，並且收集機台1(tool 1)的腔體A(chamber A)、腔體B(chamber B)、以及機台2(tool 2)的腔體A(chamber A)、腔體B(chamber B)、腔體C(chamber C)的參數資料作為參考依據。然而，本實驗各個量測站點10b以蝕刻深度(depth)作為線上量測參數1012c的參考值。另外，以與蝕刻製程相關的第一失效偵測參數(FDC1)、第二失效偵測參數(FDC2)、第三失效偵測參數(FDC3)、第四失效偵測參數(FDC4)、第五失效偵測參數(FDC5)、第六失效偵測參數(FDC6)作為監測之參數資料。
除此之外，同時以與蝕刻製程相關的第一晶圓允許度參數(WAT1)、第二晶圓允許度參數(WAT2)、第三晶圓允許度參數(WAT3)作為監測之參數資料。
參考圖4A-4F所示，圖4A-4F所表達的是失效偵測參數1011c與各製程步驟(step)間的關係(配合圖10所示)，以第一失效偵測參數(FDC1)為例，當蝕刻製程進行至第14道步驟時，藉由曲線的變化知道此時的第一失效參數約為4×106。同樣地，第二失效偵測參數(FDC2)、第三失效偵測參數(FDC3)、第四失效偵測參數(FDC4)、第五失效偵測參數(FDC5)、第六失效偵測參數(FDC6)對應於不同的製程步驟會產生相異的參數變化，將這些參數資料配合線上量測及晶圓允許度參數資料，就可以判斷出哪個環節的參數發生問題需要適時調整。
參考圖5所示，圖5所表達的是不同機台及其腔體所對應蝕刻深度的關係，其中，制定圖5中蝕刻深度的標準值5d之目標範圍(spec target)及上限值5c之逾越範圍(spec high)作為判斷依據。以機台1的腔體A為例，由圖5可以看出，大部分的缺陷評斷區域5a的蝕刻深度值超過上限值5c之逾越範圍(spec high)，代表可能會有產生晶圓缺陷的風險發生率提高。另一方面，以機台2的腔體A為例，倘若大部分的缺陷評斷區域5b的蝕刻深度值位於上限值5c之逾越範圍(spec high)及標準值5d之目標範圍(spec target)之間，代表可能產生晶圓缺陷的風險發生率下降。
參考圖6A-6C所示，圖6A-6C所表達的是晶圓允許度參數1013c所對應蝕刻深度的關係(配合圖10所示)，其中，晶圓允收度參數1013c之安全範圍由一上限值6a及一下限值6c之間所組成。
舉例來說，以第三晶圓允許度參數(WAT3)為例，於圖6C中每一落點代表晶圓於製程中其蝕刻深度對應第三晶圓允許度參數(WAT3)的關係，然而由圖6C可以看出大部分的落點位於上限值6a及一下限值6c之間，並且符合當初預設的標準值6b所容許的參數範圍內，所以第三晶圓允許度參數(WAT3)為較佳的參數設定。
對照地，倘若圖式中的落點位於下限值6c以下(如：第一晶圓允許度參數或第二晶圓允許度參數)，或是上限值6a以上時，代表晶圓發生缺陷的機率將大幅提高，所以藉由整合上述的參數資料後，就可以輕易地判斷出製程中是否有參數設定出現問題，進而進一步做適時調整。
藉由上述實驗過程整理出實驗結果參考表如下：
以機台1的腔體A於製程步驟3對應之參數名稱為FDC5的實驗結果為例，參考圖7所示，圖7為將實驗結果的資料傳輸至一影像顯示裝置10e(參圖10所示)，其所表達的是藉由缺陷落點7a其分布位置(如：距離圓心距離、與圓心之夾角)，判斷出上述機台是否會有產生晶圓缺陷的問題，於圖7中共有6個缺陷落點7a分布於各個預設參數範圍(如：範圍1、範圍2、範圍3)內，代表於缺陷落點7a對應之預設參數範圍可能會產生晶圓缺陷的風險提高的情形。換句話說，若是缺陷落點7a與圓心的夾角越小，則表示產生晶圓缺陷的風險降低。所以機台1的腔體A於製程步驟3對應之參數名稱為FDC5的參數設定可能已經超過預設範圍，須由晶圓製程工程師適度調整參數。藉由上述的判斷方式，可以了解機台1其腔體A的參數FDC4及FDC3，可能也必須要適度調整。
為了再清楚說明上述判斷晶圓缺陷的方式，請參考圖8A-8C所示，圖8A-8C所要表達的是橫軸的失效偵測參數1011c與縱軸的蝕刻深度之間關係其曲線分布圖(配合圖10所示)，由圖式中可以了解機台1其腔體A的參數FDC5、FDC4及FDC3其分別對應於蝕刻深度的對應曲線8a、8b、8c相對於橫軸，都是較為陡峭分布，也就是說，機台1其腔體A的參數FDC5、FDC4及FDC3的設定將導致晶圓產生缺陷的風險率提高，勢必要適時調整參數，以防上述情形發生導致良率下降。
接下來，補充說明上述判斷晶圓缺陷的方式，請參考圖9A-9E所示，圖9A-9E所要表達的是橫軸的失效偵測參數1011c與縱軸的蝕刻深度之間關係其曲線分布圖(配合圖10所示)，以上述實驗結果參考表的參數FDC2為例，圖9中共有5個取樣數，每一取樣數的對應曲線9a、9b、9c、9d、9e相對於橫軸，都是較為陡峭分布，也就是說，上述對應之機台其腔體的參數設定將導致晶圓產生缺陷的風險率提高，勢必要適時調整參數，以防上述情形發生導致良率下降。
在本實施例中，請參考圖10所示，本發明提供一種適用於半導體製程機台10a的執行失效偵測方法之系統架構，系統架構包括儲存裝置10c、自動化資料分析設備10d及影像顯示裝置10e。
儲存裝置10c具有儲存多個製程機台10a的失效參數1011c、量測站點10b的線上量測參數1012c及晶圓允收度參數1013c的機台儲存資料庫101c，上述失效參數1011c與上述線上量測參數1012c建立形成一第一資料群組10f，上述晶圓允收度參數1013c建立形成一第二資料群組10g。其中，第一資料群組10f為失效參數1011c與線上量測參數1012c所建立的第一關係式的參數資料。第二資料群組10g為包含多筆晶圓允收度參數1013c的參數資料。
自動化資料分析設備10d具有一群組分析單元101d、一缺陷定位單元103d、一風險評估單元102d、一範圍建立單元104d及一風險判斷單元105d。
第一資料群組10f資料連結於群組分析單元101d，群組分析單元101d分別資料連結缺陷定位單元103d及風險評估單元102d，第二資料群組10g資料連結於風險評估單元102d，其中藉由第一資料群組10f與第二資料群組10g建立第二關係式與第三關係式的參數資料，將上述的參數資料傳輸至風險評估單元102d以判斷參數設定是否妥當。另一方面，缺陷定位單元會將失效偵測參數1011c與線上量測參數1012c之間的關係建立晶圓缺陷評斷的曲線分布圖(如圖2所示)。
風險評估單元102d資料連結於範圍建立單元104d，其中，風險評估單元102d會整合上述各項參數資料傳輸至範圍建立單元104d，範圍建立單元104d可以用來顯示出哪些參數範圍可能會有晶圓缺陷的情形發生。
接下來，缺陷定位單元103d與範圍建立單元104d分別資料連結於風險判斷單元105d，風險判斷單元105d資料連結於影像顯示裝置10e，用以將製程缺陷結果顯示於影像顯示裝置10e上。其中，風險判斷單元105d對於上述收集的參數資料會進行邏輯判斷，倘若失效偵測參數1011c超過預設範圍(out spec)，風險判斷單元105d則會判斷為確定(Yes)的指令，將該參數資料傳輸至影像顯示裝置中(如圖7所示)，供晶圓製程工程師作為調整製程參數的依據。但，倘若失效偵測參數1011c於預設範圍(in spec)內，風險判斷單元105d則會判斷為否定(No)的指令，並且讓判斷上述參數的動作結束，接下來便會週而復始進行其他製程參數的判斷。
根據本發明實施例的半導體製程之失效偵測方法及執行此方法之系統架構，利用有效系統化地整合上述失效偵測參數、線上量測參數及晶圓允收度參數所產生的龐大資料，可以讓半導體廠房的晶圓製程工程師藉由上述資料整理，檢視各項參數是否超過安全範圍，具有簡化監測系統複雜的計算公式、提高使用便利性、製程良率及生產率等益處。
惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明的專利保護範圍。
S101-S109．．．流程步驟
2 a、2 b．．．對應曲線
3 a．．．缺陷落點
3 b．．．警示區
3 c．．．缺陷落點
5 a、5 b．．．缺陷評斷區域
5 c．．．上限值
5 d．．．標準值
6 a．．．上限值
6 b．．．標準值
6 c．．．下限值
7 a．．．缺陷落點
8 a、8 b、8 c．．．對應曲線
9 a、9 b、9 c、9 d、9 e．．．對應曲線
10a．．．製程機台
10b．．．量測站點
10c．．．儲存裝置
101c．．．機台儲存資料庫
1011c、1011c’．．．失效偵測參數
1012c、1012c’．．．線上量測參數
1013c．．．晶圓允許度參數
10d．．．自動化資料分析設備
101d．．．群組分析單元
102d．．．風險評估單元
103d．．．缺陷定位單元
104d．．．範圍建立單元
105d．．．風險判斷單元
10e．．．影像顯示裝置
10f．．．第一資料群組
10g．．．第二資料群組
圖1為本發明半導體製程之失效偵測方法之流程步驟圖。
圖2為本發明半導體製程之失效偵測方法之失效偵測參數與線上量測參數之曲線分布圖。
圖3為本發明半導體製程之失效偵測方法之複數轉換映射圖。
圖3A為本發明半導體製程之失效偵測方法之失效偵測參數與線上量測參數的製程缺陷之曲線分布圖。
圖4A為本發明半導體製程之失效偵測方法之第一失效偵測參數之曲線分布圖。
圖4B為本發明半導體製程之失效偵測方法之第二失效偵測參數之曲線分布圖。
圖4C為本發明半導體製程之失效偵測方法之第三失效偵測參數之曲線分布圖。
圖4D為本發明半導體製程之失效偵測方法之第四失效偵測參數之曲線分布圖。
圖4E為本發明半導體製程之失效偵測方法之第五失效偵測參數之曲線分布圖。
圖4F為本發明半導體製程之失效偵測方法之第六失效偵測參數之曲線分布圖。
圖5為本發明半導體製程之失效偵測方法之線上量測參數之曲線分布圖。
圖6A為本發明半導體製程之失效偵測方法之第一晶圓允許度參數之曲線分布圖。
圖6B為本發明半導體製程之失效偵測方法之第二晶圓允許度參數之曲線分布圖。
圖6C為本發明半導體製程之失效偵測方法之第三晶圓允許度參數之曲線分布圖。
圖7為本發明半導體製程之失效偵測方法之失效偵測參數於影像顯示裝置之影像顯示圖。
圖8A為本發明半導體製程之失效偵測方法之第五失效偵測參數對應於蝕刻深度之曲線分布圖。
圖8B為本發明半導體製程之失效偵測方法之第四失效偵測參數對應於蝕刻深度之曲線分布圖。
圖8C為本發明半導體製程之失效偵測方法之第三失效偵測參數對應於蝕刻深度之曲線分布圖。
圖9A為本發明半導體製程之失效偵測方法之第二失效偵測參數對應於蝕刻深度於機台1的腔體A之曲線分布圖。
圖9B為本發明半導體製程之失效偵測方法之第二失效偵測參數對應於蝕刻深度於機台1的腔體B之曲線分布圖。
圖9C為本發明半導體製程之失效偵測方法之第二失效偵測參數對應於蝕刻深度於機台2的腔體A之曲線分布圖。
圖9D為本發明半導體製程之失效偵測方法之第二失效偵測參數對應於蝕刻深度於機台2的腔體B之曲線分布圖。
圖9E為本發明半導體製程之失效偵測方法之第二失效偵測參數對應於蝕刻深度於機台2的腔體C之曲線分布圖。
圖10為本發明執行失效偵測方法之系統架構之架構圖。
S101-S109．．．流程步驟

Claims (10)

  1. 一種半導體製程之失效偵測方法，包括下列步驟：提供至少一機台儲存資料庫；由該機台儲存資料庫收集多數個失效偵測參數；設立多數個具有以量測多筆線上量測參數的量測站點；收集該些失效偵測參數相對應之多數個晶圓允收度參數；建立上述失效偵測參數與上述線上量測參數的第一關係式；藉由上述第一關係式建立上述線上量測參數與上述晶圓允收度參數的第二關係式；建立上述失效偵測參數與上述晶圓允收度參數的第三關係式；藉由上述第一關係式、第二關係式及第三關係式建立一偵測製程缺陷的警示區；及利用上述警示區用以判斷半導體製程產生缺陷的情形。
  2. 如申請專利範圍第1項所述之半導體製程之失效偵測方法，其中進一步包含計算該些線上量測參數，得到多數個標準化之線上量測參數之步驟，該些標準化之線上量測參數之數學式為： 其中，Inline i 為第i個線上量測參數、為該些線上量測參數的平均數、S Inline 為該些線上量測參數的標準差除以開根號之樣本數、及Inline i '為第i個標準化的線上量測參數，其中進一步包含計算該些失效偵測參數，得到多數個標準化之失效偵測參數之步驟，該些標準化之失效偵測參數之數學式為： 其中，FDC j 為第j個失效偵測參數、為該些失效偵測參數的平均數、S FDC 為該些失效偵測參數的標準差除以開根號之樣本數、及FDC j '為第j個標準化的失效偵測參數，其中上述失效偵測參數與上述線上量測參數的第一關係式為： 其中，β2為該些標準化的線上量測參數與失效偵測參數的第一連結係數。
  3. 如申請專利範圍第2項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：計算標準化之β2，並且推算出一統計檢定式為： 其中，為第一連結係數的標準差除以開根號之樣本數、t *為與第一連結係數之檢定統計量、及θ為與第一連結係數之夾角。
  4. 如申請專利範圍第3項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：推導上述統計檢定式的複數轉換為：Z=cot(θ)其中，Z為統計檢定式經複數轉換得到之複數值，進一步界定判斷式為：當Z>0時，cot-1(Z)<θ，當Z<0時，cot-1(Z)>θ。
  5. 如申請專利範圍第4項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：建立上述線上量測參數與上述晶圓允收度參數之間的製程錯誤發生機率之第二關係式為：π 1 (w)=P{WAT out spec.∣Inline'}log it(π1(w))=α1+β1 Inline'其中，w為該些晶圓允收度參數超過標準的次數、π1(w)為該些晶圓允收度參數超過標準的機率、P{WAT out spec.∣Inline'}為該些線上量測參數相對應之該些標準化之晶圓允收度參數的機率、及α1與β1為曲線趨近函數之二係數。
  6. 如申請專利範圍第5項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：建立上述失效偵測參數與上述晶圓允收度參數之間的製程錯誤發生機率之第三關係式為：π 2 (w)=P{WAT out spec.∣FDC'}log it(π2(w))=α+β FDC'其中，w為該些晶圓允收度參數超過標準的次數、π2(w)為該些晶圓允收度參數超過標準的機率、P{WAT out spec.∣FDC'}為該些失效偵測參數相對應之該些標準化之晶圓允收度參數的機率、及α與β為曲線趨近函數之二係數。
  7. 如申請專利範圍第6項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：推導上述失效偵測參數與上述晶圓允收度參數之間的製程錯誤發生機率之第三關係式為：(1-x) e β (1+x)其中，e β為β計算後之指數函數、x為計算後之變數。
  8. 如申請專利範圍第7項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：由上述線上量測參數與上述晶圓允收度參數之間的製程錯誤發生機率之第二關係式，以及推導上述失效偵測參數與上述晶圓允收度參數之間的製程錯誤發生機率之第三關係式進一步界定關係為：A β2 B其中，A為計算後之第一數值，B為計算後之第二數值，當β1>0時，推導出上述第一數值及上述第二數值分別為： 當β1<0時，推導出上述第一數值及上述第二數值分別為： 藉由上述第一數值與上述第二數值之關係，進一步定義出上述第一數值及上述第二數值之最小值C為：C=min{|A|,|B|}
  9. 如申請專利範圍第8項所述之半導體製程之失效偵測方法，其中進一步包含下列步驟：藉由上述統計檢定式、上述第一數值及上述第二數值建立上述警示區的判斷式為：cot-1(-Z)>θ或θ<cot-1(Z)以及A>β2或β2>B，藉此，利用上述警示區的判斷式來判斷製程中是否有缺陷產生。
  10. 一種執行失效偵測方法之系統架構，包括：至少一儲存裝置，其具有儲存多個失效參數、線上量測參數及晶圓允收度參數的機台儲存資料庫，上述失效參數與上述線上量測參數建立形成一第一資料群組，上述晶圓允收度參數建立形成一第二資料群組；一自動化資料分析設備，其具有一群組分析單元、一缺陷定位單元、一風險評估單元、一範圍建立單元及一風險判斷單元，該第一資料群組資料連結於該群組分析單元，該群組分析單元分別資料連結該缺陷定位單元及該風險評估單元，該第二資料群組資料連結於該風險評估單元，該風險評估單元資料連結於該範圍建立單元，該缺陷定位單元與該範圍建立單元分別資料連結於該風險判斷單元；及一影像顯示裝置，其中該風險判斷單元資料連結於該影像顯示裝置，用以將製程缺陷結果顯示於該影像顯示裝置上。
TW100121808A 2011-06-22 2011-06-22 半導體製程之失效偵測方法及執行此方法之系統架構 TWI447605B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100121808A TWI447605B (zh) 2011-06-22 2011-06-22 半導體製程之失效偵測方法及執行此方法之系統架構
US13/240,348 US8756028B2 (en) 2011-06-22 2011-09-22 Fault detection method of semiconductor manufacturing processes and system architecture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100121808A TWI447605B (zh) 2011-06-22 2011-06-22 半導體製程之失效偵測方法及執行此方法之系統架構

Publications (2)

Publication Number Publication Date
TW201301074A true TW201301074A (zh) 2013-01-01
TWI447605B TWI447605B (zh) 2014-08-01

Family

ID=47362631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121808A TWI447605B (zh) 2011-06-22 2011-06-22 半導體製程之失效偵測方法及執行此方法之系統架構

Country Status (2)

Country Link
US (1) US8756028B2 (zh)
TW (1) TWI447605B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074836A (zh) * 2016-11-16 2018-05-25 中芯国际集成电路制造(上海)有限公司 用于解决浅沟槽隔离刻蚀中的球型缺陷的方法和系统
CN113804244A (zh) * 2020-06-17 2021-12-17 鸿富锦精密电子(天津)有限公司 缺陷分析方法及装置、电子装置及计算机可读存储介质
WO2022183643A1 (zh) * 2021-03-04 2022-09-09 长鑫存储技术有限公司 半导体制程中失控行为的处理方法及处理装置
US11480531B2 (en) 2019-11-08 2022-10-25 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
US12062558B2 (en) 2021-03-04 2024-08-13 Changxin Memory Technologies, Inc. Treatment method and treatment device for OOC action during semiconductor production process

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016128189A1 (en) 2015-02-13 2016-08-18 Asml Netherlands B.V. Process variability aware adaptive inspection and metrology
CN105789081B (zh) * 2016-04-29 2018-06-22 上海华力微电子有限公司 一种加速wat测试的系统和方法
KR102370339B1 (ko) * 2017-02-22 2022-03-04 에이에스엠엘 네델란즈 비.브이. 전산 계측
CN113725112B (zh) * 2021-08-27 2023-07-04 长鑫存储技术有限公司 晶圆检测方法、系统和检测机台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244162A (ja) * 2000-02-25 2001-09-07 Promos Technologies Inc 実験結果を自動的に評価する方法
TWI234217B (en) * 2002-12-03 2005-06-11 Powerchip Semiconductor Corp Method for analyzing wafer test parameters
TW569373B (en) * 2002-12-31 2004-01-01 Powerchip Semiconductor Corp Method for analyzing defect inspection parameters
US7469057B2 (en) * 2003-02-26 2008-12-23 Taiwan Semiconductor Manufacturing Corp System and method for inspecting errors on a wafer
US7127304B1 (en) * 2005-05-18 2006-10-24 Infineon Technologies Richmond, Lp System and method to predict the state of a process controller in a semiconductor manufacturing facility
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US7974723B2 (en) * 2008-03-06 2011-07-05 Applied Materials, Inc. Yield prediction feedback for controlling an equipment engineering system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074836A (zh) * 2016-11-16 2018-05-25 中芯国际集成电路制造(上海)有限公司 用于解决浅沟槽隔离刻蚀中的球型缺陷的方法和系统
US11480531B2 (en) 2019-11-08 2022-10-25 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
TWI784228B (zh) * 2019-11-08 2022-11-21 大陸商長江存儲科技有限責任公司 用於提高產出率的自動評估方法及其評估系統
CN113804244A (zh) * 2020-06-17 2021-12-17 鸿富锦精密电子(天津)有限公司 缺陷分析方法及装置、电子装置及计算机可读存储介质
WO2022183643A1 (zh) * 2021-03-04 2022-09-09 长鑫存储技术有限公司 半导体制程中失控行为的处理方法及处理装置
US12062558B2 (en) 2021-03-04 2024-08-13 Changxin Memory Technologies, Inc. Treatment method and treatment device for OOC action during semiconductor production process

Also Published As

Publication number Publication date
US20120330591A1 (en) 2012-12-27
US8756028B2 (en) 2014-06-17
TWI447605B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TW201301074A (zh) 半導體製程之失效偵測方法及執行此方法之系統架構
US9727049B2 (en) Qualitative fault detection and classification system for tool condition monitoring and associated methods
TWI720227B (zh) 用於工具狀況監視及匹配之系統及方法
TWI412906B (zh) 具有虛擬量測功能的製造執行系統與製造系統
US8452441B2 (en) Process quality predicting system and method thereof
US9349660B2 (en) Integrated circuit manufacturing tool condition monitoring system and method
CN110503288B (zh) 考虑机台交互作用的辨识良率损失原因的系统与方法
CN115032493A (zh) 一种基于管芯参数显示的晶圆测试方法及系统
JP4568786B2 (ja) 要因分析装置および要因分析方法
US20140135968A1 (en) Method of maintaining a semiconductor production line
US6704691B2 (en) Method and system for in-line monitoring process performance using measurable equipment signals
TW201610630A (zh) 自動化配方穩定性監測及報告
CN101118422A (zh) 半导体制造的虚拟量测预估与建立预估模型的方法与系统
US8649990B2 (en) Method for detecting variance in semiconductor processes
CN107340758B (zh) 一种面向多工序制造过程的工艺可靠性评估及控制方法
CN111554588A (zh) 晶圆缺陷监控系统及其监控方法
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
CN107731705B (zh) 在缺陷检测中设定抽样率的方法以及产线的检测管控方法
TW200935490A (en) A system and a method for monitoring a process
TWI427487B (zh) 工件抽樣檢驗的方法及其電腦程式產品
TWI400619B (zh) 偵測產品品質超規與評估產品實際量測值的方法
TW201600981A (zh) 監控根據複數個製程配方運作之製程狀態的方法暨其系統
CN103278714B (zh) 一种混合制程的虚拟测量方法与系统
TWI399660B (zh) 偵測半導體製程變異之方法
KR101482758B1 (ko) 문제 검출 방법