KR20130060805A - 화상형성장치, 신호 출력 장치 및 신호 출력 방법 - Google Patents

화상형성장치, 신호 출력 장치 및 신호 출력 방법 Download PDF

Info

Publication number
KR20130060805A
KR20130060805A KR1020110127064A KR20110127064A KR20130060805A KR 20130060805 A KR20130060805 A KR 20130060805A KR 1020110127064 A KR1020110127064 A KR 1020110127064A KR 20110127064 A KR20110127064 A KR 20110127064A KR 20130060805 A KR20130060805 A KR 20130060805A
Authority
KR
South Korea
Prior art keywords
signal
edge
section
point
predetermined time
Prior art date
Application number
KR1020110127064A
Other languages
English (en)
Inventor
심욱진
김연재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110127064A priority Critical patent/KR20130060805A/ko
Priority to EP12162391.2A priority patent/EP2600526A3/en
Priority to US13/688,760 priority patent/US20130135655A1/en
Priority to JP2012260916A priority patent/JP2013132049A/ja
Priority to CN2012105059036A priority patent/CN103135949A/zh
Publication of KR20130060805A publication Critical patent/KR20130060805A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Picture Signal Circuits (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Developing For Electrophotography (AREA)

Abstract

화상형성장치가 개시된다. 본 화상형성장치는, 화상형성장치의 기능을 수행하는 기능부, 및, 화상형성장치의 기능이 수행되도록 기능부를 제어하는 제어부를 포함하고, 제어부는, 기능부를 제어하기 위한 제1 신호를 생성하는 제1 신호 생성부, 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 제2 신호 생성부, 제1 신호에 제2 신호를 합성하여 제3 신호를 생성하는 합성부, 및, 제2 신호가 합성된 제1 신호를 출력하는 출력부를 포함하고, 제3 신호의 상승률은 제1 신호의 상승률보다 크다.

Description

화상형성장치, 신호 출력 장치 및 신호 출력 방법{IMAGE FORMING APPARATUS, SIGNAL OUTPUTTING APPARATUS, AND METHOD FOR OUTPUTTING OF SIGNAL}
본 발명은 화상형성장치, 신호 출력 장치 및 신호 출력 방법에 관한 것으로, 저주파수 신호의 에지 구간에 고주파수의 펄스 신호를 부가하여 EMI 특성을 향상할 수 있는 화상형성장치, 신호 출력 장치 및 신호 출력 방법에 관한 것이다.
화상형성장치는 컴퓨터와 같은 단말장치에서 생성된 인쇄 데이터를 기록 용지에 인쇄하는 장치를 의미한다. 이러한 화상형성장치의 예로는 복사기, 프린터, 팩시밀리 또는 이들의 기능이 하나의 장치를 통하여 복합적으로 구현하는 복합기(Multi Function Peripheral: MFP) 등을 들 수 있다.
화상형성장치에는 내부의 각종 기능 유닛을 제어하기 위한 컨트롤러가 구비되며, 이러한 컨트롤러는 각종 기능 유닛에 제어 신호를 전송하여 각종 기능 유닛을 제어한다. 이러한 제어 신호에는 수십kHz이상의 높은 주파수를 갖는 고주파수 신호와 전원 또는 모터를 제어하기 위한 수십kHz이하의 낮은 주파수를 갖는 저주파수 신호도 존재한다.
화상형성장치는 전자 기기이기 때문에 EMI(Electric magnetic interference) 특성을 만족하여야 하는데, 종래에는 제어 신호 중 저주파수 신호에 대한 EMI 특성을 맞추기 위하여, 저주파수 신호를 출력하는 컨트롤러의 출력단에 큰 용량의 커패시터와 저항을 이용하여 EMI 특성을 만족하도록 하였다.
구체적으로, 신호의 상승률(slew-rate)이 EMI 특성에 영향을 미치기 때문에, 저주파수 신호를 출력하는 컨트롤러의 출력단에 큰 용량의 커패시터와 저항을 이용하여 저주파수 신호의 상승률을 작게 하였다.
그러나 저항 및 커패시터만으로 저주파수 신호의 상승률을 낮추는데 한계가 있으며, 저주파수 신호의 상승률을 작게 하기 위해서는 큰 용량의 커패시터 및 저항이 요구된다는 점에서 PCB(Printed Circuit Board) 면적을 줄이기에도 용이하지 않은 문제점이 있었다.
따라서, 본 발명의 목적은 저주파수 신호의 에지 구간에 고주파수의 펄스 신호를 부가하여 EMI 특성을 향상할 수 있는 화상형성장치, 신호 출력 장치 및 신호 출력 방법을 제공하는 데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 화상형성장치는, 화상형성장치의 기능을 수행하는 기능부, 및, 화상형성장치의 기능이 수행되도록 상기 기능부를 제어하는 제어부를 포함하고, 상기 제어부는, 상기 기능부를 제어하기 위한 제1 신호를 생성하는 제1 신호 생성부, 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 제2 신호 생성부, 상기 제1 신호에 상기 제2 신호를 합성하여 제3 신호를 생성하는 합성부, 및, 상기 제3 신호를 출력하는 출력부를 포함하고, 상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 크다.
이 경우, 상기 제1 신호는, PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호일 수 있다.
한편, 상기 출력부는, RC 필터 및 CR 필터 중 적어도 하나에 연결될 수 있다.
한편, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함할 수 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함할 수 있다.
한편, 본 실시 예에 따른 신호 출력 장치는, 제1 신호를 생성하는 제1 신호 생성부, 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 제2 신호 생성부, 상기 제1 신호에 상기 제2 신호를 합성하여 제3 신호를 생성하는 합성부, 및, 상기 제3 신호를 출력하는 출력부를 포함하고, 상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 크다.
이 경우, 상기 제1 신호는, PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호일 수 있다.
한편, 상기 에지 구간은, 상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점부터 기설정된 시간 동안의 구간일 수 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점의 기설정된 시간 전부터 상기 적어도 하나의 에지 시점까지의 구간일 수도 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함할 수 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함할 수도 있다.
한편, 상기 제2 신호 생성부는, 복수의 듀티 비를 갖는 펄스 신호를 생성할 수 있다.
이 경우, 상기 제2 신호 생성부는, 상기 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호를 생성하는 것이 바람직하다.
한편, 본 실시 예에 따른 신호 출력 장치에서의 신호 출력 방법은, 제1 신호를 생성하는 단계, 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 단계, 상기 제1 신호의 에지 구간에 상기 제2 신호를 합성하여, 제3 신호를 생성하는 단계, 및, 상기 제3 신호를 출력하는 단계를 포함하고, 상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 크다.
이 경우, 상기 제1 신호는, PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호일 수 있다.
한편, 상기 에지 구간은, 상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점부터 기설정된 시간 동안의 구간일 수 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점의 기설정된 시간 전부터 상기 적어도 하나의 에지 시점까지의 구간일 수도 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함할 수 있다.
또는, 상기 에지 구간은, 상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함할 수도 있다.
한편, 상기 제2 신호를 생성하는 단계는, 상기 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호를 생성할 수 있다.
도 1은 본 발명의 일 실시 에에 따른 화상형성장치의 구성을 도시한 블록도,
도 2는 도 1의 제어부의 구성을 구체적으로 도시한 도면,
도 3은 도 1의 제어부의 회로도,
도 4 및 도 5는 도 2의 제1 신호 생성부 및 제2 신호 생성부의 입/출력 정보를 설명하기 위한 도면,
도 6 내지 도 8은 신호 출력 장치에서 출력되는 출력 신호의 다양한 예를 도시한 도면,
도 9 및 도 10은 신호 출력 장치에서 출력되는 출력 신호의 상승률을 설명하기 위한 도면, 그리고,
도 11은 본 발명의 일 실시 예에 따른 신호 출력 방법을 설명하기 위한 흐름도이다.
이하 첨부된 도면을 참조하여 본 발명의 일 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시 에에 따른 화상형성장치의 구성을 도시한 블록도이다.
도 1을 참고하면, 화상형성장치(100)는 통신 인터페이스부(110), 사용자 인터페이스부(120), 저장부(130), 기능부(140) 및 제어부(150)를 포함한다.
통신 인터페이스부(110)는 화상형성장치(100)를 인쇄제어 단말장치(미도시)와 연결하기 위해 형성되며, 근거리 통신망(LAN: Local Area Network) 및 인터넷망을 통해 접속되는 형태뿐만 아니라, USB(Universal Serial Bus) 포트를 통하여 접속되는 형태, 무선 통신(예를 들어, GSM, UMTS, LTE 등의 무선 통신) 방식에 의해서 접속되는 형태로도 구현될 수 있다.
그리고 통신 인터페이스부(110)는 인쇄제어 단말장치(미도시)로부터 잡 데이터(예를 들어, 인쇄 데이터, 팩스 송신 데이터)를 수신할 수 있으며, 화상형성장치(100)에서 생성한 잡 데이터(예를 들어, 스캔 데이터, 팩스 수신 데이터)를 인쇄제어 단말장치에 전송할 수도 있다.
사용자 인터페이스부(120)는 화상형성장치(100)에서 지원하는 각종 기능을 사용자가 설정 또는 선택할 수 있는 다수의 기능키를 구비하며, 화상형성장치(100)에서 제공되는 각종 정보를 표시할 수 있다. 사용자 인터페이스부(130)는 모니터 및 마우스를 결합하여 구현할 수 있으며, 터치패드 등과 같이 입력과 출력이 동시에 구현되는 장치로도 구현할 수도 있다. 사용자는 사용자 인터페이스부(120)에서 표시되는 사용자 인터페이스 창을 통하여 화상형성장치(100)의 기능 제어(예를 들어, 인쇄 명령, 복사 명령, 스캔 명령, 팩스 전송 명령 등)을 수행할 수 있다.
저장부(130)는 화상형성장치의 기능에 이용되는 데이터를 저장한다. 구체적으로, 저장부(130)는 후술할 기능부(140)의 기능 수행 과정 중에서 이용된 잡 데이터를 저장할 수 있다. 이러한 저장부(130)는 화상형성장치(100) 내의 저장매체 및 외부 저장매체, 예를 들어 USB 메모리를 포함한 Removable Disk, 네트워크를 통한 웹서버(Web server) 등으로 구현될 수 있다.
기능부(140)는 복사, 인쇄, 스캔, 팩스 전송, 팩스 수신 등과 같은 화상형성장치(100)에서의 기능을 수행한다. 구체적으로, 기능부(140)는 복사 기능을 수행하는 복사 처리부, 인쇄 기능을 수행하는 인쇄 처리부, 스캔 기능을 수행하는 스캔 처리부, 팩스 전송 및 팩스 기능을 수행하는 팩스 처리부, 이미지를 변환하는 이미지 처리부를 포함할 수 있다. 이러한 기능부(140)는 제어부(150)에서 출력되는 제1 신호에 따라 상술한 바와 같은 기능을 수행할 수 있다.
제어부(150)는 화상형성장치(100) 내의 각 구성에 대한 제어를 수행한다. 구체적으로, 제어부(150)는 기능부(140)를 제어하기 위한 제1 신호를 생성하고, 제1 신호보다 고주파수를 갖는 펄스 신호인 제2 신호를 생성하고, 제1 신호의 에지 구간에 생성된 제2 신호를 합성하여 제3 신호를 생성하고, 생성된 제3 신호(즉, 제2 신호가 합성된 제1 신호)를 기능부(140)에 전송할 수 있다. 이러한 제어부(150)는 프로세서 코어, 제1 신호 생성부, 제2 신호 생성부, 합성부 및 출력부를 포함하는 시스템 온 칩(SoC)일 수 있다. 제어부(150)의 구체적인 구성 및 동작에 대해서는 도 2를 참고하여 설명한다. 여기서 시스템 온 칩이란, 반도체 다이, 수동 소자, 필터 및 안테나, 배터리 등 이미 하드웨어 반도체 설계 자산(IP:intellectual property, 또는 I/O 로직)으로 개발되어 있는 기존 부품들을 3차원 패키지 내에 집적한 것이다.
이상과 같이 본 실시 예에 따른 화상형성장치(100)는 저주파수 신호의 에지 구간에 고주파수의 펄스 신호를 부가하여 EMI 특성을 향상할 수 있다. 그리고 고용량의 커패시터 및 고용량의 저항을 이용하지 않더라도 저주파수의 상승률을 조절할 수 있는바, 비용을 절감할 수 있으며, PCB 면적을 줄일 수 있게 된다. 또한, 하드웨어 수정 없이 고주파수의 펄스 신호가 부가되는 구간, 고주파수의 펄스폭등만을 변경하여 상승률을 조절할 수 있는바, EMI 테스트 진행시에 디버깅 시간 및 노력을 줄일 수 있게 된다.
도 1을 설명함에 있어서, 본 발명이 화상형성장치에 적용되는 것으로만 설명하였지만, 저주파수 신호를 출력하는 컨트롤러를 구비하는 전자장치에도 적용이 가능하다.
도 2는 도 1의 제어부의 구성을 구체적으로 도시한 도면이다.
도 2를 참고하면, 제어부(200, 도 1의 150에 대응됨)는 제1 신호 생성부(210), 제2 신호 생성부(220), 합성부(230), 출력부(240) 및 프로세서 코어(250)로 구성될 수 있다.
제1 신호 생성부(210)는 제1 신호를 생성한다. 여기서 제1 신호는 기능부(140)의 모터 또는 전원을 제어하기 위한 PWM(Pulse Width Modulatin) 신호, 클락(clock) 신호 등의 수십kHz 이하의 저주파수를 갖는 신호이다.
제2 신호 생성부(220)는 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성한다. 구체적으로, 제2 신호 생성부(220)는 수십 내지 수백 Mhz이상의 주파수를 갖는 펄스 신호를 생성할 수 있다. 한편, 제2 신호 생성부(220)는 복수의 듀티 비(duty rate)를 갖는 펄스 신호를 생성할 수 있다. 이때 제2 신호 생성부(220)는 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호를 생성할 수 있다. 제2 신호 생성부(220)의 구체적인 구성 및 동작에 대해서는 도 3을 참고하여 후술한다.
합성부(230)는 제1 신호의 에지 구간에 제2 신호를 합성하여 제3 신호를 생성한다. 구체적으로, 합성부(230)는 제1 신호의 상승률(slew rate)을 크게 하기 위하여 ①제1 신호의 상승 에지 시점부터 기설정된 시간 동안 및/또는 ②제1 신호의 하강 에지 시점부터 기설정된 시간 동안 저주파수인 제1 신호에 고주파수인 제2 신호를 합성할 수 있다. 또는 합성부(230)는 ③제1 신호의 상승 에지 시점의 기설정된 시간 전부터 제1 신호의 상승 에지 시점까지 및/또는 ④제1 신호의 하강 에지 시점의 기설정된 시간 전부터 제1 신호의 하강 에지 시점까지 저주파수인 제1 신호에 고주파수인 제2 신호를 합성할 수 있다. 구현시에는 상술한 바와 같은 4가지 구간 중 ①, ② 중 하나의 구간, ③, ④ 중 하나의 구간을 선택하여 도 6b, 도 6b, 도 7a, 도 7b와 같이 제1 신호와 제2 신호를 합성할 수 있다.
출력부(240)는 제3 신호, 즉, 제2 신호가 합성된 제1 신호를 출력한다. 구체적으로, 출력부(240)는 패드(ped)와 같은 출력단을 포함하고, 출력단을 통하여 합성부(230)에서 제2 신호가 합성된 제1 신호를 출력할 수 있다. 출력부(240)의 출력단에는 RC 필터 또는 CR 필터 등으로 구현되는 필터부(10)가 연결될 수 있다. 본 실시 예에서는 고주파수의 펄스 신호가 제1 신호의 에지 영역에 부가되는바, 출력부(240)의 출력단에 연결되는 RC 필터 또는 CR 필터에는 저 용량의 커패시터 및 레지스터를 이용할 수 있다. 여기서 RC 필터는 출력단과 기능부(140) 사이에 직렬 배치되는 레지스터와 출력단과 병렬 연결되는 커패시터를 갖는 필터 회로 구성이다. 그리고 CR 필터는 출력단과 기능부(140) 사이에 직렬 배치되는 커패시터와 출력단과 병렬 연결되는 레지스터를 갖는 필터 회로 구성이다.
프로세서 코어(250)는 제어부(200) 내의 각 구성을 제어한다. 구체적으로, 프로세서 코어(250)는 기능부(140)를 제어하기 위한 저주파수 제어 신호인 제1 신호가 생성되도록 제1 신호 생성부(210)를 제어할 수 있다. 그리고 제1 신호 생성부(210)에 생성되는 제1 신호의 에지 구간에 고주파수 펄스 신호인 제2 신호가 합성되도록 제2 신호 생성부(220) 및 병합부(230)를 제어할 수 있다.
도 3은 도 1의 제어부의 회로도이다.
도 3을 참고하면, 제어부(200')는 제1 신호 생성부(210), 제2 신호 생성부(220), 합성부(230), 출력부(240) 및 프로세서 코어(250)로 구성될 수 있다.
제1 신호 생성부(210)는 프로세서 코어(250)로부터 도 4에 도시된 바와 같은, 제1 신호의 주파수 정보 및 위상 정보 등을 포함하는 설정 값을 수신하고, 수신된 설정 값에 따른 저주파수 신호인 제1 신호를 생성할 수 있다.
제 2 신호 생성부(210)는 프로세서 코어(250)로부터 도 4에 도시된 바와 같은, 제2 신호의 주파수 정보 및 위상 정보 등을 포함하는 설정 값을 수신하고, 수신된 설정 값에 따른 고주파수 신호인 제2 신호를 생성할 수 있다. 제2 신호 생성부(210)는 하나의 초핑 신호 생성기를 이용하여 구성될 수 있으며, 도 3에 도시된 바와 같이 복수의 초핑 신호 생성기(221, 223, 225) 및 제1 먹스(227)를 통하여 구현될 수도 있다.
복수의 초핑 신호 생성기(221, 223, 225)는 프로세서 코어(250)로부터 수신된 설정 값에 따라서 서로 다른 듀티 비를 갖는 고주파수의 펄스 신호를 생성할 수 있다. 예를 들어, 제1 초핑 신호 생성기(221)는 75% 듀티 비를 갖는 펄스 신호를 생성할 수 있으며, 제2 초핑 신호 생성기(222)는 50% 듀티 비를 갖는 펄스 신호를 생성할 수 있으며, 제3 초핑 신호 생성기(223)는 25% 듀티 비를 갖는 펄스 신호를 생성할 수 있다.
도시된 예에서는 3개의 초핑 신호 생성기를 이용하는 것만을 도시하고 설명하였지만, 구현시에 듀티 비 변경할 수 있는 초핑 신호 생성기를 하나를 이용하여 제2 신호 생성부를 구현할 수 있으며, 2개 또는 4개 이상의 초핑 신호 생성기를 이용하여 제2 신호 생성부를 구현할 수도 있다.
제1 먹스(227)는 복수의 초핑 신호 생성기(221, 223, 225)에서 생성된 펄스 신호를 선택적으로 합성부(230)에 출력할 수 있다. 구체적으로, 제1 먹스(227)는 복수의 초핑 신호 생성부(221, 223, 234)로부터 서로 다른 듀티 비를 갖는 펄스 신호를 수신하고, 프로세서 코어(250)로부터 수신된 초핑 선택 신호에 따라, 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호가 출력되도록, 복수의 초핑 신호 생성기(221, 223, 234)에서 생성된 펄스 신호를 선택적으로 출력할 수 있다.
합성부(230)는 제1 신호의 에지 구간에 제2 신호를 합성하여, 제1 신호에 제2 신호가 합성된 제3 신호를 생성한다. 구체적으로, 합성부(230)는 인버터(231), 제2 먹스(233), 및 제3 먹스(235)로 구성될 수 있다.
인버터(231)는 제2 신호 생성부(220)의 신호를 반전하여 출력한다.
제2 먹스(233)는 제2 신호 생성부(220)의 출력 신호 및 인버터(231)의 출력 신호를 수신하고, 프로세서 코어(250)의 제어 신호(Chop Pulse Pol sel)에 따라 제2 신호 생성부(220)의 출력 신호 또는 인버터(231)의 출력 신호를 선택적으로 출력할 수 있다.
제3 먹스(235)는 제2 먹스(233)의 출력 신호 및 제1 신호 생성부(210)의 제1 신호를 수신하고, 프로세서 코어(250)의 제어 신호(Pulse sel)에 따라 선택적으로 제1 신호 및 제2 신호를 출력한다. 구체적으로, 제3 먹스(235)는 제1 신호의 에지 구간에서는 제2 신호를 출력하고, 에지 구간 이외의 영역에서는 제1 신호를 출력할 수 있다. 즉, 제3 먹스(235)는 제1 신호의 에지 구간에서는 제1 신호와 제2 신호를 논리합 하는 기능으로 동작하고, 제1 신호의 에지 구간 이외에서는 제1 신호와 제2 신호를 논리곱 하는 기능으로 동작할 수 있다.
여기서 에지 구간은 도 6b와 같이, ①제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상승 에지 시점까지의 구간과 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간일 수 있다. 또는 도 6c와 같이 ②제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 하강 에지 시점까지의 구간일 수 있다. 또한, 도 7a와 같이, ③제1 신호의 상승 에지 시점의 기설정된 시간 전부터 제1 신호의 상승 에지 시점까지의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 제1 신호의 하강 에지 시점까지의 구간일 수 있다. 또한, 도 7b와 같이, ④제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간일 수도 있다. 여기서 기설정된 시간은 실험에 의하여 최적화된 시간으로, 시간 단위 대신에 제2 신호에 대한 카운트 수(제2 신호의 업/다운 횟수)가 적용될 수도 있다.
프로세서 코어(250)는 제1 신호 생성부(210), 제2 신호 생성부(220) 및 병합부(230)에 각종 제어 신호를 제공하여, 제1 신호의 에지 영역에 제2 신호가 병합되도록 제1 신호 생성부(210), 제2 신호 생성부(220) 및 병합부(230)를 제어할 수 있다.
도 2를 설명함에 있어서, 도 2의 각 구성이 제어부(150)의 각 구성인 것으로 설명하였으나, 구현시에 도 2의 각 구성은 별도의 장치, 예를 들어, 신호 출력 장치로 구현될 수 있다. 이러한 신호 출력 장치는 수십khz 이하의 제어 신호를 출력하는 컨트롤러를 구비하는 전자 장치일 수 있다.
도 4 및 도 5는 도 2의 제1 신호 생성부 및 제2 신호 생성부의 입/출력 정보를 설명하기 위한 도면이다.
도 4를 참고하면, 제1 신호 생성부(210)는 프로세서 코어(250)로부터 4개의 제어 신호를 수신한다. 수신된 4개의 제어 신호의 구체적인 종류 및 기능에 대해서는 도 5에 도시하였다.
그리고 제1 신호 생성부(210)는 수신된 4개의 제어 신호에 따라 저주파수 신호인 제1 신호를 생성하여 병합부(230)에 출력할 수 있다.
그리고 제2 신호 생성부(220)는 프로세서 코어(250)로부터 4개의 제어 신호를 수신한다. 수신된 4개의 제어 신호의 구체적인 종류 및 기능에 대해서는 도 5에 도시하였다.
그리고 제2 신호 생성부(220)는 수신된 4개의 제어 신호에 따라 고주파수 신호인 제2 신호를 생성하여 병합부(230)에 출력할 수 있다.
도 2 내지 도 4를 설명함에 있어서, 제1 신호 생성부(210)와 프로세서 코어(250)가 별도의 구성인 것으로 설명하였지만, 제1 신호 생성부(210)의 기능과 프로세서 코어(250)의 기능을 병합하여 하나의 구성으로 구현할 수도 있다. 즉, 저주파수 신호 생성이 가능한 프로세서 코어(250)에서는 프로세서 코어(250)에서 생성된 제1 신호를 이용하는 형태로도 구현할 수 있다.
도 6 내지 도 8은 신호 출력 장치에서 출력되는 출력 신호의 다양한 예를 도시한 도면이다.
구체적으로, 도 6a는 제1 신호의 예이고, 제6b, 도 6c, 도 7a, 도 7b 및 도 8은 병합부(230)의 출력 신호의 다양한 예를 도시한 도면이다.
도 6a를 참고하면, 제1 신호는 모터 또는 전원을 제어하기 위한 저주파수인 PWM 신호이다.
도 6b를 참고하면, 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상승 에지 시점까지의 구간과 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간에 고주파수인 제2 신호가 부가됨을 확인할 수 있다.
도 6c를 참고하면, 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 하강 에지 시점까지의 구간에 고주파수인 제2 신호가 부가됨을 확인할 수 있다.
도 7a를 참고하면, 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 제1 신호의 상승 에지 시점까지의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 제1 신호의 하강 에지 시점까지의 구간에 고주파수인 제2 신호가 부가됨을 확인할 수 있다.
도 7b를 참고하면, 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간에 제2 신호가 부가됨을 확인할 수 있다.
도 8을 참고하면, 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상승 에지 시점까지의 구간과 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간에 제1 신호의 에지 시점에 가까울수록 듀티 비가 증가하는 제2 신호가 부가됨을 확인할 수 있다.
도 9 및 도 10은 신호 출력 장치에서 출력되는 출력 신호의 상승률을 설명하기 위한 도면이다.
구체적으로, 도 9a는 제1 신호 생성부(210)에서 생성된 제1 신호의 파형도이다. 그리고 도 9b는 제1 신호에 제2 신호가 부가되지 않고 출력되는 경우, 출력부(240)의 출력단에서의 파형도이다. 그리고 도 9c는 제1 신호에 제2 신호가 부가된 경우의 출력 신호의 파형도이다. 그리고 도 9d는 제1 신호에 제2 신호가 부가되어 출력되는 경우, 출력부(240)의 출력단에서의 파형도이다.
도 9b와 도 9d를 비교하면, 제2 신호가 부가되지 않고 출력되는 경우 높은 상승률을 갖는데 반해, 본 실시 예에 따라 제1 신호에 제2 신호가 부가되는 경우, 낮은 상승률을 갖게 됨을 확인할 수 있다.
도 10은 도 9b의 파형도와 도 9d의 파형도를 오버랩한 도면이다.
도 10을 참고하면, 제2 신호가 부가되지 않고 출력되는 경우, 출력단의 출력 전위(1010)는 높은 상승률을 갖는데 반해, 본 실시 예에 따라 고주파수인 제2 신호가 제1 신호에 부가되는 경우, 출력단의 출력 전위(1020)는 낮은 상승률을 갖게 됨을 확인할 수 있다. 구체적으로, 제2 신호(1000)의 온(on) 구간에서 출력단의 전압 저하가 지연되어, 출력단은 낮은 상승률을 갖게 됨을 확인할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 신호 출력 방법을 설명하기 위한 흐름도이다.
도 11을 참조하면, 먼저, 제1 신호를 생성한다(S1110). 구체적으로, 모터 또는 전원을 제어하기 위한 PWM(Pulse Width Modulatin) 신호, 클락(clock) 신호 등의 수십kHz 이하의 주파수를 갖는 제1 신호를 생성할 수 있다.
그리고 기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성한다(S1120). 구체적으로, 수십 kHz 내지 수백 Mhz의 주파수를 갖는 펄스 신호를 생성할 수 있다. 이때, 제2 신호는 구간별로 다른 듀티 비를 가질 수 있다.
그리고 제1 신호의 에지 구간에 제2 신호를 합성하여 제3 신호를 생성한다(S1130). 구체적으로, 제1 신호의 에지 구간에서는 제2 신호를 출력하고, 에지 구간 이외의 영역에서는 제1 신호를 출력할 수 있다. 여기서 에지 구간은 도 6b와 같이, ① 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상승 에지 시점까지의 구간과 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간일 수 있다. 또는 도 6c와 같이 ②제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 하강 에지 시점까지의 구간일 수 있다. 또한, 도 7a와 같이, ③제1 신호의 상승 에지 시점의 기설정된 시간 전부터 제1 신호의 상승 에지 시점까지의 구간 및 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 제1 신호의 하강 에지 시점까지의 구간일 수 있다. 또한, 도 7b와 같이, ④제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간일 수도 있다.
그리고 제3 신호, 즉, 제2 신호가 합성된 제1 신호를 출력한다(S1140).
따라서, 본 실시 예에 따른 신호 출력 방법은, 저주파수 신호의 에지 구간에 고주파수의 펄스 신호를 부가하여 EMI 특성을 향상할 수 있다. 그리고 고용량의 커패시터 및 고용량의 저항을 이용하지 않더라도 저주파수의 상승률을 조절할 수 있는바, 비용을 절감할 수 있으며, PCB 면적을 줄일 수 있게 된다. 또한, 하드웨어 수정 없이 고주파수의 펄스 신호가 부가되는 구간, 고주파수의 펄스폭등만을 변경하여 상승률을 조절할 수 있는바, EMI 테스트 진행시에 디버깅 시간 및 노력을 줄일 수 있게 된다. 도 11과 같은 신호 출력 방법은, 도 1의 구성을 가지는 화상형성장치 또는 도 2의 구성을 가지는 신호 출력 장치상에서 실행될 수 있으며, 그 밖의 다른 구성을 가지는 화상형성장치 또는 신호 출력 장치상에서도 실행될 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대해서 도시하고, 설명하였으나, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시할 수 있는 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
100: 화상형성장치 110: 통신 인터페이스부
120: 메모리 130: 사용자 인터페이스부
140: 기능부 150: 제어부
200: 신호 출력 장치 210: 제1 신호 생성부
220: 제2 신호 생성부 230: 합성부
240: 프로세스 코어

Claims (20)

  1. 화상형성장치에 있어서,
    화상형성장치의 기능을 수행하는 기능부; 및
    화상형성장치의 기능이 수행되도록 상기 기능부를 제어하는 제어부;를 포함하고,
    상기 제어부는,
    상기 기능부를 제어하기 위한 제1 신호를 생성하는 제1 신호 생성부;
    기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 제2 신호 생성부;
    상기 제1 신호에 상기 제2 신호를 합성하여 제3 신호를 생성하는 합성부; 및
    상기 제3 신호를 출력하는 출력부;를 포함하고,
    상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 큰 화상형성장치.
  2. 제1항에 있어서,
    상기 제1 신호는,
    PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호인 것을 특징으로 하는 화상형성장치.
  3. 제1 항에 있어서,
    상기 출력부는,
    RC 필터 및 CR 필터 중 적어도 하나에 연결된 것을 특징으로 하는 화상형성장치.
  4. 제1항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함하는 것을 특징으로 하는 화상형성장치.
  5. 제1항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함하는 것을 특징으로 하는 화상형성장치.
  6. 신호 출력 장치에 있어서,
    제1 신호를 생성하는 제1 신호 생성부;
    기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 제2 신호 생성부;
    상기 제1 신호의 에지 구간에 상기 제2 신호를 합성하여 제3 신호를 생성하는 합성부; 및
    상기 제3 신호를 출력하는 출력부;를 포함하고,
    상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 큰 신호 출력 장치.
  7. 제6항에 있어서,
    상기 제1 신호는,
    PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호인 것을 특징으로 하는 신호 출력 장치.
  8. 제6항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점부터 기설정된 시간 동안의 구간인 것을 특징으로 하는 신호 출력 장치.
  9. 제6항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점의 기설정된 시간 전부터 상기 적어도 하나의 에지 시점까지의 구간인 것을 특징으로 하는 신호 출력 장치.
  10. 제6항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함하는 것을 특징으로 하는 신호 출력 장치.
  11. 제6항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함하는 것을 특징으로 하는 신호 출력 장치.
  12. 제6항에 있어서,
    상기 제2 신호 생성부는,
    복수의 듀티 비를 갖는 펄스 신호를 생성하는 것을 특징으로 하는 신호 출력 장치.
  13. 제12항에 있어서,
    상기 제2 신호 생성부는,
    상기 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호를 생성하는 것을 특징으로 하는 신호 출력 장치.
  14. 신호 출력 장치에서의 신호 출력 방법에 있어서,
    제1 신호를 생성하는 단계;
    기설정된 고주파수를 갖는 펄스 신호인 제2 신호를 생성하는 단계;
    상기 제1 신호에 상기 제2 신호를 합성하여, 제3 신호를 생성하는 단계; 및
    상기 제3 신호를 출력하는 단계;를 포함하고,
    상기 제3 신호의 상승률(slew rate)은 상기 제1 신호의 상승률보다 큰 신호 출력 방법.
  15. 제14항에 있어서,
    상기 제1 신호는,
    PWM(Pulse Width Modulation) 신호 및 클락(clock) 신호 중 적어도 하나의 신호인 것을 특징으로 하는 신호 출력 방법.
  16. 제14항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점부터 기설정된 시간 동안의 구간인 것을 특징으로 하는 신호 출력 방법.
  17. 제14항에 있어서,
    상기 에지 구간은,
    상기 제1 신호의 상승 에지 및 하강 에지 시점 중 적어도 하나의 에지 시점의 기설정된 시간 전부터 상기 적어도 하나의 에지 시점까지의 구간인 것을 특징으로 하는 신호 출력 방법.
  18. 제14항에 있어서,
    상기 에지 구간은 ,
    상기 제1 신호의 상승 에지 시점의 기설정된 시간 전부터 상기 상승 에지 시점까지의 구간 및 상기 제1 신호의 하강 에지 시점부터 기설정된 시간 동안의 구간을 포함하는 것을 특징으로 하는 신호 출력 방법.
  19. 제14항에 있어서,
    상기 에지 구간은
    상기 제1 신호의 상승 에지 시점부터 기설정된 시간 동안의 구간 및 상기 제1 신호의 하강 에지 시점의 기설정된 시간 전부터 상기 하강 에지 시점까지의 구간을 포함하는 것을 특징으로 하는 신호 출력 방법.
  20. 제14항에 있어서,
    상기 제2 신호를 생성하는 단계는,
    상기 제1 신호의 에지 시점에 가까울수록 점차 듀티 비가 증가하는 펄스 신호를 생성하는 것을 특징으로 하는 신호 출력 방법.
KR1020110127064A 2011-11-30 2011-11-30 화상형성장치, 신호 출력 장치 및 신호 출력 방법 KR20130060805A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110127064A KR20130060805A (ko) 2011-11-30 2011-11-30 화상형성장치, 신호 출력 장치 및 신호 출력 방법
EP12162391.2A EP2600526A3 (en) 2011-11-30 2012-03-30 Image forming apparatus, signal outputting apparatus and signal outputting method
US13/688,760 US20130135655A1 (en) 2011-11-30 2012-11-29 Image forming apparatus, signal outputting apparatus, and signal outputting method
JP2012260916A JP2013132049A (ja) 2011-11-30 2012-11-29 信号出力装置及び方法並びにこれを用いた画像形成装置
CN2012105059036A CN103135949A (zh) 2011-11-30 2012-11-30 图像形成装置、信号输出装置以及信号输出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127064A KR20130060805A (ko) 2011-11-30 2011-11-30 화상형성장치, 신호 출력 장치 및 신호 출력 방법

Publications (1)

Publication Number Publication Date
KR20130060805A true KR20130060805A (ko) 2013-06-10

Family

ID=46318823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127064A KR20130060805A (ko) 2011-11-30 2011-11-30 화상형성장치, 신호 출력 장치 및 신호 출력 방법

Country Status (5)

Country Link
US (1) US20130135655A1 (ko)
EP (1) EP2600526A3 (ko)
JP (1) JP2013132049A (ko)
KR (1) KR20130060805A (ko)
CN (1) CN103135949A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135538B2 (en) * 2016-08-02 2018-11-20 Finisar Corporation Signaling on a high-speed data connector
US10769553B2 (en) * 2018-12-06 2020-09-08 Nanya Technology Corporation Integrated circuit device and circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528906Y2 (ko) * 1985-05-31 1993-07-26
US5757218A (en) * 1996-03-12 1998-05-26 International Business Machines Corporation Clock signal duty cycle correction circuit and method
KR100555673B1 (ko) * 2004-01-20 2006-03-03 삼성전자주식회사 클럭 주파수를 이용한 옵션 모듈 및 옵션 모듈 인식 장치
US7735037B2 (en) * 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
KR20080071448A (ko) * 2007-01-30 2008-08-04 삼성전자주식회사 전자 기기 및 이의 구동 제어 방법
JP4811417B2 (ja) * 2008-02-14 2011-11-09 パナソニック株式会社 受信装置及び電子機器

Also Published As

Publication number Publication date
EP2600526A3 (en) 2014-08-13
EP2600526A2 (en) 2013-06-05
JP2013132049A (ja) 2013-07-04
CN103135949A (zh) 2013-06-05
US20130135655A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP3567905B2 (ja) ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
CN106356021B (zh) 降低led显示屏电磁干扰的方法和led显示控制卡
CN102205708A (zh) 成像设备、电气设备和记录控制方法
KR20130060805A (ko) 화상형성장치, 신호 출력 장치 및 신호 출력 방법
TWI267815B (en) Display apparatus with reduced noise emission and driving method for the display apparatus
CN113972902B (zh) 时钟信号产生电路、时钟信号产生方法及电子设备
JP5903861B2 (ja) 画像形成装置
JP4490837B2 (ja) 携帯端末
CN112235073A (zh) 干扰信号的抵消方法、驱动集成电路和电子设备
JP2005223770A (ja) 電子機器及びその電磁波障害防止方法
CN108306640B (zh) 一种宽带射频信号生成系统
US11422955B2 (en) Electronic device
CN106656126A (zh) 负电压产生电路、射频开关系统和射频开关电路控制方法
EP1376531B1 (en) Electronic apparatus with reduced electromagnetic interference noise
CN103997335A (zh) 时序控制器的信号频率的设定装置、方法以及显示设备
JP4618954B2 (ja) 表示装置、表示装置の駆動回路および表示装置の信号伝送方法
JP6551360B2 (ja) データ通信装置及びこれを備えた画像形成装置
CN101729044B (zh) 调制电源扩展频谱
KR101150989B1 (ko) 화상처리장치 및 그 제어방법
JP2006167983A (ja) プリンタコントローラ
JP7293673B2 (ja) 画像形成装置、制御方法、およびプログラム
CN105793717B (zh) 时钟杂散降低技术
JP2001111745A (ja) ファクシミリ装置
CN113963651A (zh) 数据接收电路、显示驱动芯片及电子设备
JP2000124739A (ja) 周波数合成器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid