KR20130047692A - 표면 장착 디바이스 씬 패키지 - Google Patents

표면 장착 디바이스 씬 패키지 Download PDF

Info

Publication number
KR20130047692A
KR20130047692A KR1020127029585A KR20127029585A KR20130047692A KR 20130047692 A KR20130047692 A KR 20130047692A KR 1020127029585 A KR1020127029585 A KR 1020127029585A KR 20127029585 A KR20127029585 A KR 20127029585A KR 20130047692 A KR20130047692 A KR 20130047692A
Authority
KR
South Korea
Prior art keywords
casing
lead frame
portions
cavity
leds
Prior art date
Application number
KR1020127029585A
Other languages
English (en)
Inventor
치쿵 알렉스 찬
차카우 팡
루안 페이 페이
Original Assignee
크리 후이저우 옵토 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 후이저우 옵토 리미티드 filed Critical 크리 후이저우 옵토 리미티드
Publication of KR20130047692A publication Critical patent/KR20130047692A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

얇고/낮은 프로파일 LED 패키지를 가진 LED 패키지들 및 LED 디스플레이들에 향상된 구조적 무결성, 방출(emission) 특성들 및 맞춤화된 속성들이 제공된다. 몇몇 실시예들에서, 더 강한 패키지를 위해 케이싱과 협력하는 리드 프레임내의 다양한 특징들에 의해 향상된 구조적 무결성이 제공된다. 게다가, 몇몇 실시예들에서, 복수의 LED 칩들 및 시야각을 위한 표면 본딩 영역을 증가시키는, 형태 및 깊이와 같은 캐비티 특징들에 의해 향상된 방출 특성들이 제공된다. 몇몇 실시예들에서, 더 작은 패키지들을 사용하는 애플리케이션들을 위해 맞춤화가능한 최상부 부분들 및 통상적인 기계적/전기적 지지대들(supports)과 호환가능한 디멘젼들을 포함하는 저부들을 갖는 단계화된 패키지들(gradated packages)이 제공된다.

Description

표면 장착 디바이스 씬 패키지{SURFACE MOUNT DEVICE THIN PACKAGE}
본 발명은 일반적으로 전자 패키징에 관란 것이며, 특히 애플리케이션 융통성(versatility)을 위한 복수의 정렬된 이미터(emitter)들을 갖는 얇고/낮은 프로파일 표면 장착 패키징에 관한 것이다.
전기 에너지를 광을 변환시키는 LED(Light emitting diode)들은 고상(solid state) 디바이스들이며, 일반적으로 반대로 도핑된 층들 사이에 끼워진 반도체 물질의 하나 이상의 활성 층들을 포함한다. 바이어스가 도핑된 층에 인가될 때, 홀(hole)들 및 전자들이 그들이 광을 생성하도록 결합되는 활성층에 주입된다. 광은 LED의 활성층과 모든 표면들로부터 방출된다.
최근 몇년 동안, LED 기술에서 급격한 향상이 있어왔으며 증가된 휘도(brightness) 및 색상 정확도(fidelity), 더 작은 풋프린트(footprint)들, 및 전반적으로 향상된 방출 효율을 갖는 LED들이 도입되었다. LED들은 또한 다른 이미터들에 비해 증가된 동작 수명을 갖는다. 예컨대, LED 의 동작 수명은 50,000 시간이 넘을 수 있는 반면에, 백열등의 동작 수명은 대략적으로 2,000 시간이다. LED들은 또한 다른 광원들보다 더 견고하면서도 더 적은 전력을 소비한다. 이런 이유들 및 다른 이유들로 인해, LED들은 더 대중적이고, 전통적으로 백열, 형광, 할로겐, 및 다른 이미터들의 영역이었던 더욱더 많은 애플리케이션들에 현재 사용되고 있다.
적어도 부분적으로 이러한 향상된 LED들 및 향상된 이미지 프로세싱 기술 덕분에, LED들이 다양한 디스플레이 유형들을 위한 광원으로서 사용될 수 있다. 이러한 유형들의 애플리케이션들에 LED 칩들을 사용하기 위해, 환경적 및/또는 기계적 보호, 색상 선택, 광 초점 등을 제공하기 위해 패키지 내에 하나 이상의 LED 칩을 포함시키는 것이 본 기술분야에서 공지되어 있다. LED 패키지는 또한 외부 회로에 LED 패키지를 전기적으로 연결하기 위한 리드(lead)들, 콘택트(contact)들 또는 트레이스(trace)들을 포함한다. LED 패키지들은 통상적으로 인쇄 회로 기판(PCB) 상에 공통적으로 장착되어 있다.
상이한 LED 패키지들이 큰거나 작은 디스플레이들 모두를 위한 광원으로서 사용될 수 있다. 대향 스크린 LED 기반 디스플레이들이 많은 옥내 및 옥외 위치들에 더 일반적이 되어가고 있지만, 텔레비젼들, 게임 장치들, 및 컴퓨터 모니터들과 같은 보다 소형 스크린 LED 기반 디스플레이들이 가정 및 기업과 같은 많은 옥내 위치들에 더 일반적이 되어 가고 있다. 이러한 LED 기반 디스플레이들은 수천의 "픽셀들" 또는 "픽셀 모듈들"을 포함할 수 있으며, 그 각각은 복수의 LED들을 포함할 수 있다. 픽셀 모듈들은 디스플레이들이 다양한 거리들로부터 그리고 다양한 주위 조명 조건들에서 볼 수 있도록 하는 고효율 및 고휘도 LED들을 사용할 수 있다. 픽셀 모듈들은 픽셀이 적색, 녹색, 청색, 및/또는 종종 노란색 광의 조합들로부터 많은 상이한 색상들의 광을 방출하도록 하는 세 개 또는 네 개와 같은 적은 LED들을 가질 수 있다.
대부분의 통상적인 LED 기반 디스플레이들은 인입 신호(예컨대, TV 신호)를 수용하는 컴퓨터 시스템에 의해 제어되며, 전반적인 디스플레이 이미지를 형성하기 위해 픽셀 모듈에서 필요로 하는 특정 색상에 기반하고, 그 컴퓨터 시스템은 각각의 픽셀 모듈에서 어떤 LED(들)이 광을 방출해야 하고 얼마다 휘도를 나타내어야 하는지 를 결정한다. 픽셀 모듈들 각각에 전력을 제공하는 전력 시스템이 또한 포함될 수 있으며, LED들 각각에 대한 전력은 원하는 휘도로 광이 방출되도록 변조될 수 있다. 픽셀 모듈들 내의 LED들 각각에 적절한 전력 신호를 인가하기 위해 컨덕터들이 제공된다.
시청자들은 LED 기반 디스플레이를 볼 때 종종 그 LED 기반 디스플레이의 바로 앞에 있지는 않다. 옥내 및 옥외 디스플레이들 모두 145°이상에 이르는 것과 같이, 축외(off-angles) 각들의 실질적인 범위에 걸쳐서 시청가능하다. 시청자가 위치된 곳에 따라, 수평 및/또는 수직 시야각(viewing angle)이 상이할 수 있다. 게다가, 사람이 LED 디스플레이에 의해 이동할 때, 많은 상이한 각들에서 보여질 수 있다. 중심 부근의 피크 방출들을 갖는 전형적인 LED 디스플레이들은 상이한 각들에서 방출 강도의 급감소(drop-off)를 겪을 수 있다. 픽셀 모듈들 각각에서의 상이한 LED 패키지들을 위한 FFP(Far field pattern)는 또한, LED 디스플레이가 상이한 각들에서 볼 때 이미지 품질 변화들을 겪을 수 있도록 상이할 수 있다.
얇은 평판 디스플레이들이 옥내 및 옥외 애플리케이션들에서 더욱더 일반적이 되어 가고 있다. 평판 디스플레이들의 인기가 오를수록, 그러한 디스플레이들에 결합된 LED 패키지들은 필수적으로 더 얇고/더 낮은 프로파일이 되어간다. 얇고/낮은 프로파일 패키지들은, 제조 및 사용 동안 그들의 구조적 무결성을 유지하도록 견고할 것이 기대되지만, 그러한 패키지들의 무결성은 타협가능하게 될 수 있다. 예컨대, 본 기술분야에서 현재의 얇고/낮은 프로파일 패키지들에 있어서, 패키지 구조들은 리플로우(reflow) 프로세스 동안 변형될 수 있다. 게다가, 현재의 얇고/낮은 프로파일 패키지들은 제조 및 사용 동안에 패키지 케이싱과 리드들/리드 프레임 사이에 분리를 겪게 될 수도 있다.
부가적으로, 이미터 패키지들이 더 작고 더 낮은 프로파일이 될 수도록, 패키지들의 전기 전도 부분들 상에 (LED 들과 같은) 방출 컴포넌트들에 이용가능한 공간의 양이 귀해진다. 더 작은 패키지들은 또한 그 패키지들이 통상적인 PCB들의 장착 부분들 또는 다른 적절한 기계적/화학적 지지대들에 대응하지 못하도록 막는 디멘젼들을 포함할 수도 있다.
본 발명은 상이한 시야각들에서 향상된 색상 방출 균일성을 제공하는 이미터 패키지들 및 LED 디스플레이들을 제공하며, 그 이미터 패키지들은 더 평탄한 애플리케이션(flatter application)들을 위해 얇고/낮은 프로파일이 된다. 본 발명은 또한 향상된 구조적 무결성을 갖는 이미터 패키지들을 제공하며, 그 패키지들은 원하는 수의 LED 칩들 및 대응하는 컴포넌트들을 장착하기 위한 적절한 표면 영역을 갖는다. 게다가, 본 발명은 표준화된 기계적/전기적 지지대들에 부착할 수 있도록 하는 맞춤화가능한 이미터 패키지들을 제공한다.
한 실시예는, 케이싱의 최상부 표면으로부터 그 케이싱의 내부로 연장되는 캐비티(cavity)를 갖는 케이싱, 그 케이싱에 내장된 전기 전도성 리드 프레임, 및 그 리드 프레임의 전도성 부분들 상에 배열된 복수의 광 방출 디바이스들을 포함하는, 이미터 패키지를 제공한다. 리드 프레임은 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 케이싱과 협력하는 특징들을 포함한다. 광 방출 디바이스들 및 리드 프레임의 부분들은 캐비티를 통해 노출된다. 캐비티의 저부는 캐비티의 최상부와 상이한 형태를 포함하며, 캐비티 저부의 형태는 노출된 리드 프레임 부분들의 표면 영역을 증가시킨다.
다른 실시예에 따르면, 케이싱의 최상부 표면으로부터 케이싱의 내부로 연장되는 캐비티를 갖는 케이싱, 케이싱에 내장된 리드 프레임, 및 캐비티를 통해 노출된 리드 프레임의 부분들 상에 배열된 복수의 광 방출 디바이스들을 포함하는 이미터 패키지가 제공된다. 리드 프레임은 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 케이싱과 협력하는 특징들을 포함한다. 케이싱은 케이싱의 저부의 디멘젼들이 케이싱의 최상부의 디멘젼들보다 크게 되도록 계단식 그라데이션(gradation)을 포함한다.
또다른 실시예에 따르면, 케이싱의 최상부 표면으로부터 케이싱의 내부로 연장되는 캐비티, 케이싱에 내장된 리드 프레임, 리드 프레임 상에 선형 정렬로 배열된 복수의 LED들을 포함하는 낮은 프로파일 이미터 패키지가 제공되며, LED들 및 리드 프레임의 부분들은 캐비티를 통해 노출된다. 리드 프레임은 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 케이싱과 협력하는 특징들을 포함한다. 패키지의 높이는 0.9 내지 1.35 이다.
본 발명에 따른 또다른 실시예에서, 이미터 패키지들의 어레이를 수용하는 기판, 및 디스플레이 상에 시각적 이미지들(visual images)을 생성하기 위해 어레이에 선택적으로 전력을 공급하는 전기적으로 연결된 구동 회로를 포함하는, 광 방출 디바이스 디스플레이가 제공된다. 이미터 패키지들 각각은 케이싱의 최상부 표면으로부터 케이싱의 내부로 연장되는 캐비티, 케이싱에 내장되는 리드 프레임, 및 리드 프레임 상에 선형 정렬로 배열된 복수의 LED들을 포함하고, LED 들 및 리드 프레임의 부분들은 캐비티를 통해 노출된다. 캐비티는 0.5 mm 보다 이하의 깊이를 가진다. 리드 프레임은 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 케이싱과 협력하는 특징들을 포함한다.
본 발명의 이들 및 다른 추가의 특징들 및 이점들은, 첨부된 도면들과 함께 이하의 상세한 설명으로부터 본 기술분야의 당업자에게 명백할 것이다.
도 1은 본 발명에 따른 이미터 패키지의 투시도이다.
도 2는 도 1에 도시된 상면 배치도(top plan view)이다.
도 3은 도 2에서 선 3 - 3을 따라 보이는 도 1의 실시예의 단면도이다.
도 4는 도 1에서 도시된 실시예의 저면도(bottom view)이다.
도 5는 도 1에서 도시된 실시예의 단부 정면도이며, 그 반대 단부는 실직적으로 유사하다.
도 6은 도 1에서 도시된 실시예의 측면 정면도이며, 그 반대 측면은 실질적으로 유사하다.
도 7은 도 1의 디바이스에 사용될 수 있는 한 실시예에 따른 리드 프레임의 상면도이다.
도 7a는 도 7에서 선 7a - 7a 를 따라 보이는 도 7의 실시예의 단면도이다.
도 8은 도 7에서 도시된 리드 프레임의 측면 정면도이다.
도 9는 도 1에서 도시된 실시예의 상면 디멘젼 도면(top dimensional view)이다.
도 10은 도 1에서 도시된 실시예의 측면 디멘젼 도면(side dimemnsional view)이다.
도 11은 본 발명에 따른 이미터 패키지의 다른 실시예의 투시도이다.
도 12는 도 11에서 도시된 실시예의 상면 배치도이다.
도 13은 도 11에서 도시된 실시예의 저면도이다.
도 14는 도 11에서 도시된 실시예의 단부 정면도이며, 그 반대쪽 단부는 실질적으로 유사하다.
도 15는 도 11에서 도시된 실시예의 측면 정면도이고, 그 반대쪽 측면은 실질적으로 유사하다.
도 16은 도 11의 디바이스에서 사용될 수 있는 한 실시예에 따른 리드 프레임의 상면도이다.
도 16a는 도 16에서 선 16a - 16a 를 따라 보이는 도 16의 실시예의 단면도이다.
도 17은 도 11에서 도시된 실시예의 상면 디멘젼 도면이다.
도 18은 도 11에서 도시된 실시예의 측면 디멘젼 도면이다.
도 19a는 도 20a, 20b에서 도시된 방출 경로들에 관한 것인 H - H 정렬을 나타내는 키(key)이다.
도 19b는 도 21a, 21b에서 도시된 방출 경로들에 관한 것인 V - V 정렬을 나타내는 키(key)이다.
도 20a는 도 1에 도시된 표면 장착 디바이스의 H - H 방출 경로들을 나타내는 그래프이다.
도 20b는 도 11에서 도시된 표면 장착 디바이스 실시예의 H - H 방출 경로들을 나타내는 그래프이다.
도 21a는 도 1에서 도시된 표면 장착 디바이스 실시예의 V - V 방출 경로들을 나타내는 그래프이다.
도 21b는 도 11에서 도시된 표면 장착 디바이스 실시예의 V - V 방출 경로들을 나타내는 그래프이다.
본 발명은 특정 실시예들을 참조하여 본 명세서에서 설명되지만, 다수의 상이한 형태들로 구현될 수 있으며, 본 명세서에서 제시된 실시예들로 제한되도록 구성되지 않아야 한다.
본 발명에 따른 몇몇 실시예들에서, 그 패키지 내에 이미터들을 선형으로 정렬하고 패키지 캐비티의 깊이를 최소화함으로서 그 패키지들이 더 큰 시야각들에서 향상된 색상 균일성을 갖는 광을 방출할 수 있도록 하는 구조들이 얇고/낮은 프로파일의 복수의 이미터 패키지를 위해 제공된다. 게다가, 본 발명의 몇몇 실시예들은, 제조 동안 구조적 무결성을 유지하고 패키지들 내의 특징들에 부분적으로 기인하여 패키지 케이싱과 리드 프레임이 서로 강하게 접착할 수 있도록 하는 리드 프레임을 사용하는, 얇고/낮은 프로파일 이미터 패키지들을 제공하며, 따라서 패키지 케이싱과 리드 프레임 사이에 견고한 연결을 제공한다. 그러한 특징들은 리드 프레임의 인접 부분들 사이의 다양한 사이즈의 금속 갭(metal gap)들, 리드 프레임 내의 컷(cut)들, 리드 프레임 내의 쓰루홀(through-hole)들, 리드 프레임 내의 압입 자국(indentations)들, 굽은 리드(bend lead)들 등을 포함한다.
또다른 실시예들에서, 패키지 캐비티의 형태는, 캐비티의 저부(bottom)가 원하는 수의 다이오드들의 결합(bonding)을 위해 더 큰 이용가능한 표면 영역을 제공하는 고유 형태를 갖도록 맞춤화될 수 있지만, 캐비티의 최상부는 광 방출 및 시야 각을 최대화시킬 수 있도록 (원형과 같이) 통상적으로 형태가 이루어 진다. 이러한 특별한 캐비티는, 그렇지 않으면 너무 작아서 (그로 인해 더 작은 표면 영역을 가짐)원하는 수의 다이오드들을 수용하지 못할 패키지 내에 더 많은 다이오드들이 포함될 수 있도록 허용한다. 본 발명에 따른 다른 실시예들에서, 패키지의 케이싱은 패키지의 하부가 표준화된 PCB들과 같은 통상적인 전기적/기계적 지지대들 상에 장착될 수 있도록 하는 계단식 그라데이션(step-wise gradation)들을 포함할 수 있지만, 패키지의 상부는 더 작은 애플리케이션들을 위해 크기를 줄일 수 있다.
본 발명은 LED 컬러 스크린들 또는 장식용 조명과 같은 다수의 상이한 조명 애플리케이션들에 사용될 수 있는 표면 장착 디바이스(SMD)들과 같은 상이한 유형들의 이미터 패키지들에 적용가능하다. 그들의 이미터들로서 광 이미터 다이오드(lighting emitter diode)들을 사용하는 이미터 패키지들의 상이한 실시예들이 이하에서 설명되어 있지만, 다른 이미터 패키지 실시예들이 상이한 유형들의 이미터들을 사용할 수 있다고 이해된다.
요소가 다른 요소 "상에", "그에 연결되어", "그에 결합되어", 또는 "그와 접촉하여" 있는 것으로 지칭될 때, 그 요소는 직접적으로 다른 요소 상에, 그에 연결되거나 결합되어, 또는 그에 접촉하여 있거나, 중개(intervening) 요소들이 존재할 수도 있다. 반대로, 요소가 다른 요소 "상에 직접적으로", "그에 직접적으로 연결되어", "그에 직접적으로 결합되어", 또는 "그와 직접적으로 접촉하여" 있는 것으로 지칭될 때, 중개 요소는 존재하지 않는다. 마찬가지로, 제1 요소가 제2 요소 "와 전기적으로 접촉하여" 또는 "그에 전기적으로 결합되어" 있는 것으로 지칭될 때, 제1 요소와 제2 요소 사이의 전류 흐름을 허용하는 전기적 경로가 존재한다. 전기적 경로는 심지어 전도성 요소들 사이의 직접 접촉 없이 전류 흐름을 허용하는 커패시터들, 결합된 인덕터들, 및/또는 다른 요소들을 포함할 수 있다.
제1의, 제2의 등과 같은 용어들이 본 명세서에서 다양한 요소들, 컴포넌트들, 영역들, 및/또는 섹션들을 설명하는 데 사용될 수 있지만, 이러한 요소들, 컴포넌트들, 영역들, 및/또는 섹션들은 이러한 용어들에 의해 제한되지 않아야 한다. 이러한 용어들은 단지 하나의 요소, 컴포넌트, 영역, 또는 섹션과 다른 요소, 컴포넌트, 영역, 또는 섹션을 구분하기 위해 사용된다. 따라서, 이하에서 논의되는 제1 요소, 컴포넌트, 영역, 또는 섹션은 본 발명의 설명들로부터 벗어나지 않고 제2 요소, 컴포넌트, 영역, 또는 섹션으로 지칭될 수 있다.
본 발명의 실시예들은 본 명세서에서 본 발명의 실시예들의 개략적인 예시들인 단면도 예시들을 참조하여 설명된다. 따라서, 컴포넌트들의 실제 두께는 상이할 수 있으며, 예컨대 제조 기술들 및/또는 허용오차(tolerance)들의 결과로서 그 예시들의 형태들로부터의 변형들이 예상된다. 본 발명의 실시예들은 본 명세서에서 예시된 영역들의 특정 형태들로 제한되도록 구성되어서는 않되지만, 예컨대 제조로부터 야기되는 형태들에 있어서의 편차들을 포함해야 한다. 정사각형 또는 직사각형으로 예시되거나 설명되는 영역은 통상적으로 정규 제조 허용오차(normal manufacturing tolerance)들로 인해 둥글거나 곡선의 특징들을 가질 것이다. 따라서, 도면들에 예시된 영역들은 사실상 개략적이며, 그 형태들은 디바이스의 영역의 정확한 형태를 예시하도록 의도된 것이 아니고, 본 발명의 범위를 제한하도록 의도된 것이 아니다.
도 1 내지 도 10 은, SMD를 포함하는, 본 발명에 따른 얇고/낮은 프로파일의 복수의 이미터 패키지(thin/low profile multiple emitter package)(10)를 도시한다. 이상에서 논의된 바와 같이, 본 발명은 SMD 들 이외에 다른 유형들의 이미터 패키지들로 사용될 수도 있다고 이해되어 진다. 패키지(10)는 내장 리드 프레임(integral lead frame)(14)을 수용하는 케이싱(12)을 포함한다. 리드 프레임(14)은 패키지의 광 이미터들에 전기 신호들을 전도하는 데 사용되는 복수의 전기 전도성 연결부들을 포함한다. 리드 프레임은 또한, 상당한 양의 열이 패키지의 이미터들에 의해 생성되는 경우, 애플리케이션들 내의 이미터들에 의해 생성된 열을 방산시키는 것을 도울 수도 있다.
리드 프레임(14)은 다수의 상이한 방식들로 배열될 수 있으며, 상이한 수의 부분들이 상이한 패키지 실시예들에서 사용될 수 있다. 패키지(10)는 세 개의 이미터들을 사용하여 설명되어 있으며, 도시된 실시예들에서, 리드 프레임은 이미터들 각각이 각각의 전기 신호에 의해 구동되도록 배열된다. 따라서, 도시된 실시예에서 6개의 전도성 부분들이 존재하며, 그 전도성 부분들의 쌍을 통해 이미터들 각각에 인가되는 전기 신호를 갖는 각 이미터를 위한 전도성 부분들의 쌍을 포함한다. 패키지(10)에 있어서, 전도성 부분들은 제1, 제2 및 제3의 애노드(anode) 부분들(16, 18, 20) 및 제1, 제2 및 제3의 캐소드(cathode) 부분들 (22, 24, 26)(도 7에서 가장 잘 도시됨)을 포함하며, 그 각각은 이미터 부착 패드를 갖는다. 그러나, 몇몇 실시예들이 세 개보다 적은 LED들을 포함할 수 있지만, 다른 실시예들은 6개보다 적은 LED 들을 포함하고, 또다른 실시예들은 세 개 보다 많은 LED들을 포함할 수 있다. 이러한 다양한 실시예들에서 LED들 각각은 그들 자신의 각각의 전도성 부분 쌍을 가질 수 있거나, 다른 LED 들과 전도성 부분들을 공유할 수 있다. 패키지들의 비용 및 복잡도는 일반적으로 더 적은 LED 칩들로 낮춰질 수 있다.
케이싱(12)은 상이한 형태들 및 사이즈들을 가질 수 있으며, 도시된 실시예에서 일반적으로 정사각형 또는 직사각형이고, 상부 표면 및 하부 표면(28, 30), 측면 표면들(32, 34), 및 단부 표면들(36, 38)을 가진다. 케이싱의 상부는 상부 표면(28)로부터 케이싱(12)의 몸체로 연장된, 리드 프레임(14)으로의 리세스(recess) 또는 캐비티(cavity)(40)를 더 포함한다. 이미터들은, 이미터들로부터의 광이 캐비티(40)을 통해 패키지(10)로부터 방출하도록 리드 프레임 상에 배열된다. 몇몇 실시예들에서, 반사성 인서트(insert) 또는 링(ring)(42) 과 같은 반사기 컴포넌트가 캐비티(40)의 측면 또는 벽(44)의 적어도 부분을 따라 위치되고 고정될 수 있다.
링(42)의 반사도 및 패키지의 방출 각의 효과는 케이싱의 내부를 향하여 안쪽으로 그 내부에 수용된 캐비티(40) 및 링(42)을 테이퍼링(taper)함으로서 강화될 수 있다. 제한이 아니라 예로서, 도 10에 가장 잘 도시되는 바와 같이, ~ 50.0 도의 캐비티 각(46)은, 반사기 컴포넌트가 포함된 경우, 원하는 반사도 뿐 아니라 적절하고 원하는 시야 각을 제공할 수도 있다. 다른 가능한 실시예에서, ~ 90.0 도의 캐비티 각은 적절하고 원하는 시야 각을 제공할 수 있다. 또다른 가능한 실시예들에서, 50.0 도보다 작은 캐비티 각, 50.0 도 보다 큰 캐비티 각, 50.0 ~ 90.0 도 사이의 캐비티 각, 및/또는 90.0 도 보다 큰 캐비티 각이 적절하고 바람직한 시야 각들을 제공할 수 있다.
게다가, 캐비티(40)의 깊이는 패키지의 시야각을 증가시키기 위해 맞춤화될 수도 있다. 제한이 아니라 예로서, 이 실시예의 얇고/낮은 프로파일 패키지에서, (도 10에서 도시된 바와 같이) 0.45 mm +/- 0.05 mm 의 작은 캐비티(40) 깊이가 바람직하고 증가된 시야각을 제공할 수도 있다. 다른 가능한 실시예에서, 0.45 mm 보다 작은 캐비티 깊이가 원하는 시야갹을 제공할 수도 있다. 또다른 가능한 실시예에서, 0.45 mm 보다 크지만 이미터 패키지의 전반적인 높이 보다 작은 캐비티 깊이가 원하는 시야각을 제공할 수도 있다.
몇몇 실시예들에서, 리드 프레임(14)의 노출 부분들에 인접한 캐비티(40)의 저부(41)는 캐비티(40)의 최상부(43)와 상이한 형태를 포함할 수 있다. 도 1 및 도 2 에서 잘 도시된 실시예에서, 캐비티(40)의 저부(41)는 곡선의 측면들을 갖는 사각형과 유사한 형태를 갖는 네 개의 호(arc)들을 포함하는 형태에 의해 정의된다. 최상부(43)는 원형으로 정의된다. 저부 및 최상부(41, 43)가 본 발명에 따른 임의의 다양하고 적절한 형태들을 포함할 수 있다고 이해되어진다. 저부(41)의 상이한 형태는, 최상부로부터 저부로 원형 형태를 유지하는 통상의 캐비티들에 비교하여 더 많은 리드 프레임(14)이 캐비티(40)를 통해 노출될 수 있도록 허용하며, 이는 (이하에서 더 자세히 논의되는 바와 같이) 다양한 형태들의 LED 들 또는 다른 다이오드들이 장착될 수 있는 리드 프레임(14)의 이용가능한 표면 영역을 증가시킨다. 캐비티(40)에서 노출된 이용가능한 리드 프레임(14) 표면 영역을 증가시키는 것은 특히 작은 이미터 패키지들에 필수적일 수 있으며, 저부(41)를 위한 적절한 형태가 존재하지 않는 경우, 원하는 수의 장착 다이오드들 또는 다른 디바이스 컴포넌트들에 맞을 수 없을 수도 있다.
몇몇 실시예들에서, 캐비티(40)는, 리드 프레임(14) 및 그에 의해 수용된 이미터들을 보호하고 위치적으로 안정화시킬 수 있는 충진 물질/봉합재(fill material/encapsulant)(48)로 적어도 부분적으로 충진(fill)될 수도 있다. 몇몇의 경우에, 충진 물질/봉합재(48)는 캐비티(40)를 통해 노출된 리드 프레임(14)의 부분들 및 이미터들을 덮을 수도 있다. 충진 물질/봉합재(48)는 LED들로부터의 광 투영을 강화하기 위해 미리정해진 광학 특성들을 가지도록 선택될 수도 있으며, 몇몇 실시예들에서 패키지의 이미터들에 의해 방출된 광에 실질적으로 투명하다. 충진 물질/봉합재(48)가 그것의 최상부 표면을 따라 실질적으로 평탄할 수 있거나, 또한 반구 또는 총알 형태와 같은 형태가 될 수 있거나, 캐비티(40)에서 완전히 또는 부분적으로 오목할 수도 있다. 충진 물질/봉합재(48)가 실리콘, 수지(resin), 에폭시(epoxy), 열가소성 폴리콘덴세이트(thermalplastic polycondensates), 유리, 및/또는 다른 적절한 물질들 또는 물질들의 조합들로부터 형성될 수도 있다. 몇몇 실시예들에서, LED 들로의 및/또는 LED들로부터의 광의 방출, 흡수 및/또는 분산을 강화시키기 위해 충진 물질/봉합재(48)에 물질들이 부가될 수도 있다.
케이싱(12)은 전기적으로 절연하고 있는 물질로 제조될 수도 있으며, 이것은 또한 열 전도성일 수도 있다. 그러한 물질들은 본 기술분야에서 주지되어 있으며, 제한없이 열가소성 폴리콘덴세이트들 (예컨대, 폴리프탈라미드 (polyphthalamide(PPA)), 특정 세라믹들, 수지들, 에폭시들, 및 유리를 포함할 수 있다. 케이싱(12)은 비디오 디스플레이들에 채용된 SMD를 갖는 것과 같이 이미지 생성 SMD 패키지들에서의 콘트라스트를 향상시키기 위해 어둡거나 검은 물질(들)로 형성될 수도 있다.
패키지(10) 및 그 케이싱(12)이 본 기술분야에서 공지된 바와 같은 다양한 공지 방법들 중 임의의 한 방법을 통해 형성되거나 및/또는 조립될 수도 있다. 예컨대, 케이싱(12)은, 주입 몰딩(injection modling)에 의해서와 같이, 애노드 부분들(16, 18, 20) 및 캐소드 부분들(22, 24, 26) 주변에 형성되거나 몰딩(mold)될 수 있다. 상기 리드 프레임(14)에 걸쳐 케이싱 물질이 주입 몰딩될 엔트리 지점을 나타내기 때문에, 도 4에 도시된 홀(47)이 공지된 주입 몰딩 기술들에 의해 형성된 패키지들에 존재할 수도 있다. 대안적으로, 케이싱이 섹션들, 예컨대 최상부 및 저부 섹션들에 형성될 수도 있으며, 저부 섹션 상에 형성된 애노드 부분들(16, 18, 20) 및 캐소드 부분들(22, 24, 26)를 가질 수 있다. 최상부 및 저부 섹션들은 그 후 에폭시, 접착제 또는 다른 적절한 접합 물질과 같은, 공지 방법 및 물질을 사용하여 함께 결합될 수 있다.
도시된 예시적인 실시예에서, 패키지(10)는 제1, 제2, 및 제3의 LED들(50, 52, 54)를 이용하고, 그들 각각은 다른 것들과 동일한 색상의 광 또는 상이한 색상의 광을 방출할 수 있다. 도시된 실시예에서, LED들(50, 52, 54)은 청색, 적색, 및 녹색 색상들을 각각 방출하여, 적절히 전력이 공급될 때 LED들이 조합하여 실질적으로 전 범위의 색상들을 생성할 수 있도록 한다. 게다가, 적절히 전력이 공급될 때, LED들(50, 52, 54) 은 상이한 색상 온도들의 백색광 조합을 방출할 수 있다. 본 발명에 따른 패키지에 셋 보다 많거나 적은 LED들이 사용될 수 있으며 LED들은 임의의 원하는 색상을 방출할 수 있다고 이해된다.
패키지(10)는 또한 ESD(Electrostatic discharge)로부터의 손상을 막도록 보호하기 위한 요소들을 포함할 수 있다. 상이한 요소들이 다양한 수직 제너 다이오드(Zener diode)(도시되지 않음), 병렬로 배열되고 LED 칩들(50, 52, 54)에 역 바이어싱(reverse biased)된 상이한 LED들, 표면 장착 배리스터(surface mount varistor)들(도시되지 않음), 및 측면 실리콘 다이오드(lateral Si diodes)(도시되지 않음)와 같이 사용될 수 있다. 제너 다이오드를 사용하는 실시예들에서, 이것은 공지된 장착 기술들을 사용하는 개별 접착 패드(separate attach pad)에 장착될 수 있다. 다이오드는, 캐비티(40)에 의해 노출된 리드 프레임(14)의 표면 상의 과다 영역(excessive area)을 덮을 수 없을 만큼 상대적으로 작을 수도 있다. 직렬로 연결된 LED들의 그룹들을 사용할 때, 단지 한 개의 ESD 요소가 각각의 직렬 그룹에 필요하다.
LED 구조들, 특징들, 및 그들의 제조 및 동작은 일반적으로 그 기술분야에서 공지되어 있으며, 본 명세서에서 단지 간략하게 논의된다. LED 들은 상이한 방식들로 배열된 다수의 상이한 반도체 층들을 가지며 상이한 색상들을 방출할 수 있다. LED들의 층들은 공지된 프로세스들을 사용하여 제조될 수 있으며, 적절한 프로세스는 MOCVD(Metal organic chemical vapor deposition)을 사용하는 제조이다. LED 칩들의 층들은 일반적으로 제1 및 제2의 반대로 도핑된 에피택셜 층들 사이에 끼워진 활성 층/영역을 포함하며, 그 층들 모두 성장 기판 또는 웨이퍼 상에 연속적으로 형성된다. 웨이퍼 상에 형성된 LED 칩들은 분류(singulate)되고, 패키지 내의 장착과 같은 상이한 애플리케이션에서 사용될 수 있다. 성장 기판/웨이퍼가 최종 분류된 LED의 부분 또는 성장 기판은 최종 분류된 LED의 부분으로서 유지될 수 있거나, 성장 기판이 완전히 또는 부분적으로 제거될 수 있다고 이해되어 진다.
광 추출 층들 및 요소들 뿐 아니라 버퍼, 핵생성(nucleation), 접촉 및 현재 분산(current spreading) 층들을 포함하여(그러나 그에 제한되지는 않음), 부가적인 층들 및 요소들이 또한 LED 들에서 포함될 수 있다고 이해되어 진다. 활성 영역은 SQW(Single quantum well), MQW(Multiple quantum well), 이중 헤테로구조(double heterostructure), 또는 슈퍼 격자 구조들(super lattice structures)를 포함할 수 있다.
활성 영역 및 도핑된 층들은 상이한 물질 시스템들로부터 제조될 수 있으며 한 그러한 시스템은 III 족 질화물 기반 물질 시스템들일 수 있다. III 족 질화물은 질소와 주기율 표의 III족 원소들(통상적으로 Al(aluminum), Ga(gallium) 및 In(indium)) 사이에 형성된 반도체 화합물을 지칭한다. 그 용어는 또한 AlGaN (aluminum gallium nitride) 및 AlInGaN (alumimum indium gallium nitride)와 같은 3성분 화합물 및 4성분 화합물을 지칭한다. 대안적인 실시예에서, 도핑된 층들은 GaN 이고, 활성 영역은 InGaN 이다. 대안적인 실시예들에서, 도핑된 층들은 AlGaN 이고, AlGaAs (aluminum gallium arsenide) 또는 AlGaInAsP (aluminum gallium indium arsenide phosphide) 또는 AlInGaP (aluminum indium gallium phosphide) 또는 ZnO (zinc oxide) 일수 있다.
성장 기판/웨이퍼는 실리콘, 유리, 사파이어, 탄화 규소, 질화 알루미늄(AlN), 질화 갈륨(GaN)과 같은 다수의 물질들로 이루어질 수 있으며, 비록 다른 탄화 규소 폴리타입(polytype)들이 또한 3C, 6H, 및 15R 폴리타입들을 포함하여 사용될 수 있지만, 적절한 기판은 탄화 규소의 4H 폴리타입(polytype)일 수 있다. 탄화 규소는, 사파이어보다 3족 질화물에 대한 더 인접한 결정 격자 매치와 같은 특정 이점들을 가지며, 더 높은 품질의 3족 질화물 막들을 야기한다. 탄화 규소는 또한, (사파이어 상에 형성된 몇몇 디바이스들을 갖는 경우와 같이) 탄화 규소 상에서의 3족 질화물 디바이스들의 총 출력 전력이 기판의 열 방산에 의해 제한되지 않도록 매우 높은 열 전도성을 갖는다. SiC 기판들은 노스 캘리포니아, 도람(Durham)의 크리 리서치 주식회사(Cree Research, Inc.)로부터 이용가능하며, 그들을 생성하는 방법들은 미국 특허 제34,861호; 제4,946,547호; 및 제5,200,022호에서 뿐 아니라 과학 서적에 제시되어 있다.
LED들은 또한 전도성 전류 분산 구조(conductive current spreading structure)들, 전류 분산 층(current spreading layer)들, 및 와이어 본드 패드(wire bond pad)들과 같은 부가적인 특징을 포함할 수 있으며, 이들 모두는 공지된 방법들을 사용하여 증착된 공지 물질들로 이루어질 수 있다. LED 들의 일부 또는 전부는 하나 이상의 인광체(phosphor)로 코팅될 수 있으며, 인광체들은 LED 광의 적어도 일부를 흡수하며, LED가 LED와 인광체로부터 광의 결합을 방출하도록 인광체들은 광의 상이한 파장을 방출한다. LED 칩들은 다수의 상이한 방법들로 코팅될 수 있으며, 한가지 적절한 방법은 미국 특허 출원 제11/656,759호 및 제11/899,790호에서 설명되며, 둘 모두 "Wafer Level Phosphor Coating Method and Devices Fabricated Utilizing Method" 로 제목이 되어 있고, 둘 모두 참조로 본 명세서에서 결합되어 있다. 대안적으로, LED 들이 EPD(electrophoretic deposition)과 같은 다른 방법을 사용하여 코팅될 수 있으며, 적절한 EPD 방법이 미국 특허 출원 제11/473,089호의 "Close Loop Electrophoretic Deposition of Semiconductor Devices"에 기술되어 있고, 이것은 또한 참조로 본 명세서에 결합되어 있다.
게다가, LED들은 본 기술분야에서 공지된 바와 같이 수직 또는 측면 기하형태를 가질 수도 있다. 수직 기하형태를 갖는 LED들은 기판 상에 제1 콘택트 및 P 형 층 상에 제2 콘택트를 가질 수 있다. 제1 콘택트에 인가된 전기 신호는 n 형 층으로 분산되고 제2 콘택트에 인가된 신호는 p 형 층으로 분산된다. 3족 질화물 디바이스의 경우, 얇은 반투명(thin semitransparent)이 통상적으로 p 형 층의 일부 또는 전체를 덮는다는 것이 주지되어 있다. 제2 콘택트는 그러한 층을 포함할 수 있고, 이것은 통상적으로 Pt(platinum)과 같은 금속이거나 ITO(Indium tin oxide)와 같은 투명 전도성 산화물이다.
LED 들은 또한 측면 기하형태를 포함할 수 있으며, 여기에서 두 콘택트들 모두 LED 들의 최상부 상에 있다. p 형 층 및 활성 영역의 부분이, 예컨대 에칭과 같이, 제거되어 n 형 층 상의 콘택트 메사(contact mesa)를 노출시킨다. n 형 층의 메사 상에 제2 측면 n 형 콘택트가 제공된다. 콘택트들은 공지된 증착 기술들을 사용하여 증착된 공지된 물질을 포함할 수 있다.
도시되어 있는 예시 실시예에서, 리드 프레임의 애노드 부분들 및 캐소드 부분들(16, 18, 20, 22, 24, 26)은 케이싱(12)의 대향하는 표면들(36, 38)을 통해 바깥쪽으로 투영한다. 애노드 부분들(16, 18, 20)이 표면(36)으로부터 연장되고, 캐소드 부분들(22, 24, 26)은 표면(38)로부터 연장된다. 애노드 부분들 및 캐소드 부분들은, 패키지(10)가 동작을 위해 표면 장착될 때 그들의 각각의 광 이미터에 전기 신호를 전도하기 위해 쌍들로 동작하도록 배열된다. 도시된 실시예에서, 애노드 부분들 및 캐소드 부분들(16, 18, 20, 22, 24, 26)은 케이싱의 단부 표면들(26, 28)의 외부로 및 그 단부 표면들을 따라 아래로 연장되도록 직각으로 구부러 지며, 그 후 케이싱(12)의 하부 표면(30)을 따라 연장되는 단부들(82, 84, 86, 88, 90, 92)를 형성하기 위해 다시 직각으로 구부러 진다. 리드들의 단부들(82, 84, 86, 88, 90, 92)의 외부로 대양하는 표면들은, PCB 와 같은 기저의 기계적/전자적 지지 구조(94)로의 연결을 용이하게 하기 위해 케이싱(12)의 저부와 실질적으로 동일 평면에 있다.
도 3에서 잘 도시된 바와 같이, 리드들의 단부들(82, 84, 86, 88, 90, 92)(오직 단부들(86, 88)만이 보여짐)은, 납땜(soldering)을 포함하는 복수의 주지된 연결 기술들 중 임의의 기술을 사용하여 지지 구조체(94) 상의 트레이스들 또는 패드들에 전기적으로 연결 또는 결합될 수 있다. 다른 실시예들에서 단부들(82, 84, 86, 88, 90, 92)의 전부 또는 일부는 반대 방향으로 구부러질 수 있지만 여전히 표면 장착을 허용한다.
캐소드 부분들(22, 24, 26)은 측면 표면들(32, 34)에 수직인 방향(74)으로 연장된 선형 어레이로 LED 칩들(50, 52, 54)을 수용하기 위한 중심 표면들 또는 장착 패드들(68,70, 72)을 포함하며, LED들(50, 52, 54)은 일반적으로 케이싱(12)의 중심축을 따라 정렬된다. 이러한 정렬은 클러스터와 같은 다른 방식들로 LED들이 배열되도록 하는 패키지들에 비교하여 상이한 수평 시야각들에서 향상된 색상 균일성을 허용한다. 측면 표면들(36, 38)에 수직인 방향으로 연장된 선형 어레이는 상이한 수직 시야각들에서 향상된 색상 균일성을 허용할 것이라고 이해된다.
장착 패드들(68, 78)은 케이싱(12)의 중심을 향해 연장될 수 있으며, 이것은 LED들(50, 54)이 캐비티(40)로부터 방출될 수 있도록 케이싱(12)의 중심에 더 근접하게 장착되는 것을 허용한다. 애노드 부분들(16, 18, 20)은 전기 연결 패드들(76, 78, 80)을 각각 포함하며, 전기 연결 패드들(76, 78, 80)은 갭(96)을 통해서 장착 패드들(68, 70, 72)에 인접하게 위치되지만 그 패드들과 이격되어 있다. 연결 패드들(76, 80)은, 장착 패드들(68, 70)의 연장에 의해 케이싱(12)의 중심에 더 인접하게 장착된 LED(50, 54)에 대한 전기 연결을 허용하기 위해 케이싱(12)의 중심을 향하여 연장된다.
애노드 부분들(16, 18, 20)은 일반적으로 서로 평행하도록 연장되고 캐소드 부분들(22, 24, 26)은 일반적으로 서로 평행하도록 연장되며, 모두 선형 LED 어레이의 방향(74)에 직각인 방향으로 연장된다. 리드들은 상이한 폭들을 가질 수 있으며, 패키지(10)를 최상부에서 볼 때 리드들을 최소한으로 볼 수 있거나 볼 수 없을 만큼 충분히 작을 수 있다. 부가적으로 및/또는 대안적으로, 리드들은 케이싱(12)에 의해 최상부로부터의 보는 것이 방해될 수도 있다.
도 1 및 2에서 잘 볼 수 있는 것과 같이, 캐비티(40)는 부착 및 연결 패드들(68, 70, 72, 76, 78, 80)을 노출하기에 충분한 깊이 내부에 케이싱으로 연장한다. 가능한 실시예에서, LED들(50, 52, 54) 각각은, 전기 신호가 콘택트들에 걸쳐 인가될 때 LED 가 광을 방출하도록 배열된 LED들 각각의 콘택트들 또는 전극들의 쌍을 갖는다. LED 들의 콘택트들은 애노드 부분 및 캐소드 부분 쌍에 전기적으로 연결된다. LED들(50, 52, 54)의 각각이 그 자신의 캐소드 및 애노드 쌍을 갖도록 보장하는 것은, 각 LED 의 보다 용이한 전기 제어를 제공하는 것과 같이, 많은 이유들로 인해 이점이 있을 수 있다.
도시된 실시예의 통상적인 실행에 따라서, LED들(50, 52, 54)의 콘택트들 중 하나는 칩 캐리어 패드들(68, 70, 72)에 결합되지만, LED들(50, 52, 54)의 콘택트들 중 다른 것은 패드들(76, 78, 80)에 결합된다. 그러나, 패드들(76, 78, 80)은 대신에 칩들을 수용할 수 있으며, 패드들(68, 70, 72)은 패드들(76, 78, 80)에 전기적으로 연결된다. 상이한 공지 구조들 및 방법들이 이 연결을 이루는 데 사용될 수 있으며, 한 가지 그러한 구조는 공지 방법들을 사용하여 적용된 와이어 몬드들(95, 97, 99)이다. 비록 한 가지 가능한 와이어 본드 구성이 도시되었지만, 다양한 다른 적절한 와이어 본드 구성들이 각 칩의 구조에 따라 가능하다고 이해되어 진다. 예컨대, 한 개의 칩 상에 하나 이상의 와이어 본드들이 존재할 수 있으며, 하나의 와이어 본드가 연결 패드에 부착되고 다른 와이어 본드가 칩 캐리어 패드에 부착될 수 있다.
애노드 부분들(16, 18, 20) 및 캐소드 부분들(22, 24, 26)은, 구리, 구리 합금, 및/또는 다른 적절한 전기 전도성, 저저항, 내식성(corrosion resistant) 물질들 또는 물질들의 조합들과 같은, 전기 전도성 금속 또는 금속 합금으로 이루어 질 수 있다. 언급한 바와 같이, 리드들의 열 전도성은, 화살표(98)에 의해 도시된 SMD에 의해 수용되는 LED들(50, 52, 54)로부터 열을 전도시키는 데 있어서 어느 정도 도움이 될 수 있다. 그러나, 본 실시예의 저 전력 패키지들에서, 열 관리는 주된 관심사가 아닐 수도 있다.
LED들(50, 52, 54) 각각은 땜납(solder), 접착제, 코팅, 필름, 봉합재(encapsulant), 페이스트(paste), 그리스(grease) 및/또는 다른 적절한 물질과 같은 전기적 및 열적 전도 결합 물질(100)에 의해 그 LED의 패드들(68. 70, 72) 중 하나와 전기적으로 결합될 수 있다. 한 실시예에서, LED들은 LED들의 저부 상에 납땜 패드를 사용하여 LED 각각의 패드들에 전기적으로 결합되고 고정될 수 있다. 커넥터 부분들(16, 18, 20) 및 캐리어 부분들(22, 24, 26)의 제작은 스탬핑(stamping), 주입 몰딩(injection molding), 절단(cutting), 에칭(etching), 구부림(bending) 또는 원하는 구성들을 달성하는 다른 공지 방법들 및/또는 그 방법들의 조합들을 통해 성취될 수 있다. 예컨대, 커넥터 부분들 및/또는 캐리어 부분들은 부분적으로 금속 스탬핑될 수 있으며(예컨대, 관련 물질의 단일 시트(single sheet)으로부터 동시에 스탬핑 됨), 적절하게 구부러지고, 마지막으로 완전히 분리되어, 케이싱의 일부 또는 전부의 형성을 이룰 수 있다.
몇가지 제조 방법들에서, LED들은 연결 패드들 주변에 케이싱(12)을 몰딩 및/또는 조립하기 전에 패드들(68, 70, 72)에 결합될 수 있다. 대안적으로, LED들은 애노드 부분들 및 캐소드 부분들이 케이싱 내에 부분적으로 둘러싸인 후에 패드들(68, 70, 72)에 결합될 수 있다. 케이싱으로 연장된 캐비티(40)는, 패드들(68, 70, 72) 및 패드들(76, 78, 80)의 충분한 부분들이 LED들 및 그 관련 와이어 본드들을 수신하고 LED 들이 캐비티(40)를 통해 광을 방출할 수 있도록 노출되기 위해, 상이한 형태를 갖는 저부(41)에 의해서와 같이, 구성될 수도 있다.
통상적인 패키지들에서, 리드 프레임의 애노드 부분 및 캐소드 부분와 케이싱의 상부 및 하부 사이의 활면(smooth surface)들 및 좁은 경로들은 신뢰성있는 접착을 어렵게 만든다. 금속 갭들 사이의 이러한 짝을 짓는 활면들 및 좁은 경로들은 이미터 패키지의 견고성(rigidity)을 제거하고, 리플로우와 같은 사용 및 제조 프로세스들 동안에 리드 프레임으로부터 케이싱이 분리되는 것에 의해 컴포넌트 오류의 확률을 증가시킬 수 있다. 패키지를 더 견고하게 만들기 위해, 케이싱과 리드 프레임 사이의 접착 신뢰도를 증가시킴으로서 패키지의 구조적 무결성이 향상된다. 이것은, SMD 패키지의 안정성, 무결성, 및/또는 견고성에 기여하는, 하나 이상의 압입 자국(indentations)들, 쓰루홀(through-hole)들, 애퍼처(aperture)들, 연장(extension)들, 및/또는 다른 특징들을 포함하여, 애노드 부분들(16, 18, 20) 및 캐소드 부분들(22, 24, 26) 중 하나 이상을 가지고 성취될 수 있다. 게다가, 금속 갭들(102, 104, 106 및 108)이 인접한 애노드 부분들과 인접한 캐소드 부분들 사이의 다양한 위치들에 제공될 수 있으며, 이러한 갭들은 통상적인 이미터 패키지들에서 볼 수 있는 좁은 경로들보다 더 크고 다양한 폭들을 갖는다. 그 갭들은 더 큰 금속 갭들을 포함하지 않는 패키지들에 비교하여 이러한 리드 프레임 부분들 사이에 더 두터운 경로들 및/또는 경로 세그먼트들을 형성하기 위해 후에 케이싱 물질로 충진된다.
도 7에셔 잘 도시된 바와 같이, 애노드 부분들(16, 18 및 18, 20)이 그들 사이에 더 큰 금속 갭들(102, 104)를 가지고, 캐소드 부분들(22, 24 및 24, 26)은 그들 사이에 더 큰 금속 갭들(106, 108)을 가질 수도 있다. 케이싱 물질이 리드 프레임(14) 위에 몰딩될 때, 그것은 케이싱(12)과 리드 프레임(14) 사이의 접착을 향상시키고 패키지(10)의 전반적인 구조적 무결성/견고성을 향상시킬 수 있는 넓은 경로들 및/또는 경로 세그먼트들을 생성하기 위해 더 큰 금속 갭들(102, 104, 106, 108)에 충진한다. 애노드 부분들 및 캐소드 부분들은 또한 압입 자국들(도시되지 않음), 쓰루홀들(도시되지 않음), 또는 V형 컷들(110)과 같은 컷(cut)들과 같은 특징들을 포함할 수 있으며, 이들은 애노드 부분들(16, 18, 20) 및 캐소드 부분들(22, 24, 26)의 상부 및 하부 표면들 상에 있을 수 있다. 금속 갭들(102, 104, 106, 108), 쓰루홀들, 압입 자국들, 컷들, 굽은 리드들, 및/또는 리드 프레임의 다른 그러한 특징들은, 적어도 부분적으로 패키지(10)의 구조적 안정성 및 무결성을 강화시키기 위해 케이싱과 협력하고 및/또는 물질을 충진시킨다. 케이싱 물질 및/또는 충진 물질은 견고성을 부가하기 위해 리드 프레임의 그러한 특징들로 부분적으로 또는 그러한 특징들을 통해 연장된다. 패키지의 구조적 무결성을 향상시키기 위한 이러한 유형들을 특징들이 없으면, 패키지들은 제작 동안 손상될 수 있으며 리드 프레임과 케이싱은 패키지 동작 동안 분리될 수 있다.
이제 도 9 내지 도 10을 참조하면, 이미터 패키지(10)의 다양한 컴포넌트들의 디멘젼 특성들의 몇몇의 예시들이 도시된다. 제한이 아니라 예로서, 패키지(10)는 3.20 +/- 0.1 mm의 전체 길이(112), ~2.80 mm의 전체 폭(114), 및 0.95 +/- 0.05 m의 높이(116)를 가질 수 있다. 다른 실시예들에서, 길이는 3.20 mm 보다 작거나, 5.0 mm 보다 작거나, 또는 3.20 mm 보다 클 수 있다. 전체폭은 2.80 mm보다 작거나, 4.0 mm 보다 작거나, 2.80 mm 보다 클 수 있다. 얇고/낮은 프로파일 이미터 패키지를 위한 가능한 실시예들에 따르면, 패키지의 높이/두께는 0.9 - 1.3 mm 로부터의 범위이거나, 0.95 mm 보다 작거나, 1.5 mm 보다 작을 수 있다.
도 11 내지 도 18은 SMD 를 포함할 수 있는 본 발명에 따른 얇고/낮은 프로파일의 복수의 이미터 패키지(200)의 또다른 가능한 실시예를 도시한다. 패키지(200)는 내장된 리드 프레임(214)를 갖는 케이싱(212)을 포함한다. 리드 프레임(214)은 패키지(10)를 위해 이상에서 설명된 복수의 전기 전도성 연결부들을 포함한다.
패키지(200)는 세 개의 이미터들을 사용하여 이하에서 설며오디며, 도시된 실시예에서, 리드 프레임은 각 이미터가 각각의 전기 신호에 의해 구동되도록 배열된다. 그러나, 다른 패키지 및 리드 프레임 배열들이 본 발명에 의해 고려된다고 이해되어 진다. 따라서, 패키지(200) 내에 6개의 전도성 부분들이 존재하며, 이는 제1, 제2, 및 제3 애노드 부분(216, 218, 220) 및 제1, 제2, 제3 캐소드 부분들(222, 224, 226)을 포함한다.
케이싱(212)은 일반적으로 정사각형이거나 직사각형이고, 상부 및 하부 표면들(228, 230), 측면 표면들(232, 234) 및 단부 표면들(236, 238)을 갖는다. 케이싱의 상부는 상부 표면(228)으로부터 리드 프레임(214)로의 케이싱(212)의 몸체로 연장되는 캐비티(240)을 더 포함한다. 이미터들은, 이미터들로부터의 광이 캐비티(240)를 통해 패키지(200)로부터 방출하도록 리드 프레임 상에 배열된다. 몇몇 실시예들에서, 반사기 컴포넌트(도시되지 않음)는 캐비티(240)의 측면 또는 벽(244)의 적어도 부분을 따라 위치되고 고정될 수 있다.
반사기 컴포넌트(만약 포함된다면) 및 패키지의 방출각의 효과는, 패키지 내에 수용된 캐비티(240) 및 반사기 컴포넌트를 케이싱의 내부를 향해 안쪽으로 태이퍼링(taper)하여 강화될 수 있다. 제한이 아니라 예로서, 도 18에 잘 도시된 바와 같이, ~ 90.0 도의 캐비티 각(246)은 반사기 컴포넌트가 포함되는 경우 원하는 반사도 뿐 아니라 적절하고 요구되는 시야각을 제공할 수 있다. 다른 가능한 실시예에서, ~ 50.0 도의 캐비티 각은 적절하고 요구되는 시야각을 제공할 수 있다. 또다른 가능한 실시예들에서, 90.0 도 보다 작은 캐비티 각, 90.0 도 보다 큰 캐비티 각, 50.0 - 90.0 도 사이의 캐비티 각, 및/또는 50.0 도보다 작은 캐비티 각은 적절하고 바람직한 시야각들을 제공할 수 있다.
게다가, 캐비티(240)의 깊이는 패키지의 시야각을 증가시키도록 맞춤화될 수 있다. 제한이 아니라 예로서, 본 실시예의 얇고/낮은 프로파일 패키지에서, 0.45 +/- 0.05 mm (도 18에서 도시된 바와 같음)의 작은 캐비티(240) 깊이는 바람직하고 증가된 시야각을 제공할 수 있다. 다른 가능한 실시예에서, 0.45 mm 보다 작은 캐비티 깊이는 요구되는 시야각을 제공할 수 있다. 또다른 가능한 실시예들에서, 0.45 mm 보다 크고 이미터 패키지의 전체 높이 보다 작은 캐비티 깊이는 요구되는 시야각을 제공할 수 있다.
몇몇 실시예들에서, 케이싱(212)은 계단식 그라데이션들을 포함할 수 있으며, 케이싱(212)의 저부(213)는 케이싱(212)의 최상부(215)보다 디멘젼 상에서 더 크다. 이러한 계단식 케이싱(212)을 위한 적어도 하나의 목적은, 그 자신의 포괄적인(inclusive) 리드 프레임 컴포넌트들을 갖는, 패키지의 저부가 PCB들과 같은 전형적인 크기의 기계/전기 지지대들 상에 장착될 수 있다는 것이지만, 패키지의 최상부의 디멘젼들은 다양한 필요 애플리케이션들을 위하여 맞춤화될 수 있다. 따라서, 새로운 패키지들(200)은 이미 사용중에 있는 PCB들 과 같이 지지대들 상에 쉽게 장착되거나 전기적으로 연결될 수 있다. 본 발명에 따른 패키지는 케이싱(212)의 최상부의 디멘젼들이 케이싱(212)의 저부의 디멘젼들과 상이할 수 있도록 그라데이션의 임의의 수 및 유형을 포함할 수 있다고 이해되어 진다. 예컨대, 두 개보다 많은 계단식 그라데이션들이 본 발명에 따른 패키지에 포함될 수 있거나, 점진적이고 경사진 그라데이션(gradual, sloping gradation) 또한 고려될 수 있다.
몇몇 실시예들에서, 캐비티(240)는 충진 물질로 적어도 부분적으로 충진되거나 및/또는 이상에서 설명된 바와 같이 봉합재(도시되지 않음)에 의해 덮혀질 수 있다. 게다가, 케이싱(212)은 이상에서 설명된 바와 같이 물질들을 포함하고 형성될 수 있다.
도시된 예시적인 실시예에서, 패키지(200)는 제1, 제2, 제3 LED들(250, 252, 254)를 이용하고, 그 각각은 다른 것들 보다 동일한 색상의 광, 상이한 색상의 광을 방출할 수 있다. 도시된 실시예에서, LED들(250, 252, 254)은, 적절히 전력이 공급되었을 때에 LED들이 조합하여 실질적으로 전 범위의 색상을 생성하도록, 청색, 적색, 및 녹색을 각각 방출한다. 또한, 적절히 전력이 공급될 때, LED들(250, 252, 254)은 다양한 색상 온도들의 백색광 조합을 방출할 수 있다. 셋 보다 많거나 적은 LED들이 본 발명에 따른 패키지에 사용될 수 있으며, 그 LED들은 임의의 필요한 색상 또는 색상 조합을 방출한다.
이상에서 설명된 패키지(10)와 같이, 패키지(200)는 ESD로부터 손상을 방지하도록 보호하는 요소들(도시되지 않음)을 포함할 수 있다. 그러한 요소들은 제어 다이오드들, LED 칩들(250, 252, 254)에 평행하고 역바이어스되도록 배열된 상이한 LED들, 표면 장착 배리스터들, 및 측면 Si 다이오드들을 포함할 수 있다. 직렬로 결합된 LED들의 그룹을 이용할 때, 오직 하나의 ESD 요소가 각 직렬 그룹에 필요하다.
도시된 예시적인 실시예에서, 리드 프레임의 애노드 부분들 및 캐소드 부분들(216, 218, 220, 222, 224, 226)은 케이싱(212)의 대향하는 표면(236, 238)을 통해 바깥쪽으로 투영한다. 애노드 부분들(216, 218, 220)은 표면(236)으로부터 연장되고, 캐소드 부분들(222, 224, 226)은 표면(238)으로부터 연장된다. 애노드 부분들 및 캐소드 부분들은 패키지(200)가 동작을 위해 표면 장착될 때 그들 각각의 광 방출기에 전기 신호를 전도하기 위해 쌍들로 동작되도록 배열된다. 도시된 실시예에서, 애노드 부분들 및 캐소드 부분들(216, 218, 220, 222, 224, 226)은 그들의 단부 표면들(236, 238) 및 케이싱의 저부(213)의 외부에 또는 그들을 따라 아래로 연장되도록 직각으로 구부러지며, 그 후 케이싱(212)의 저부(213)의 하부 표면(230)을 따라 연장되는 단부들(282, 284, 286, 288, 290, 292)을 형성하기 위해 다시 직각으로 구부러진다. 리드들의 단부들(282, 284, 286, 288, 290, 292)의 외부를 향해 대향하는 표면들은, PCB(도시되지 않음)와 같은 기저의 기계적/전기적 지지 구조체로의 연결을 용이하게하기 위해 케이싱(212)의 저부와 실질적으로 동일한 평면에 있으며, PCB는 단부들(282, 284, 286, 288, 290, 292)와 동시에 발생하는 전기 연결 부분들을 포함한다.
캐소드 부분들(222, 224, 226)은 측면 표면들(232, 234)에 수직인 방향(274)으로 연장되는 선형 어레이로 LED 칩들(250, 252, 254)을 수용하기 위한 중심 표면들 또는 장착 패드들(268, 270, 272)을 포함하며, LED들(250, 252, 254)은 일반적으로 케이싱(212)의 중심축을 따라 정렬된다. 이러한 정렬은, 클러스터와 같은 다른 방식들로 LED들이 배열되도록 하는 패키지들에 비교하여, 상이한 수평적 시야각들에서 향상된 색상 균일성을 허용한다. 측면 표면들(236, 238)에 수직인 방향으로 연장되는 선형 어레이가 상이한 수직 시야각들에서 향상된 색상 균일성을 허용할 것이라고 이해되어 진다.
장착 패드들(268, 278)은 케이싱(212)의 중심을 향해 연장되고, 이것은 LED들이 캐비티(240) 외부로 방출할 수 있기 위해 LED들(250, 252, 254)이 케이싱(212)의 중심에 더 인접하게 장착될 수 있도록 한다. 애노드 부분들(216, 218, 220)은 전기 연결 패드들(276, 278, 280)을 각각 포함하고, 이들은 갭(296)을 통해 장착 패드들(268, 270, 272)에 인접하게 위치하지만 그로부터 이격되어 있다. 연결 패드들(276, 280)은, 장착 패드들(268, 270)의 연장들에 의해 케이싱(212)의 중심에 더 인접하게 장착되는 LED(250, 254)로의 전기적 연결을 허용하기 위해 케이싱(212)의 중심을 향해 연장된다.
애노드 부분들(216, 218, 220)은 일반적으로 서로 평행 연장되고, 캐소드 부분들(222, 224, 226)은 일반적으로 서로 평행하게 연장되며, 모두 선형 LED 어레이의 방향(274)에 수직인 방향으로 연장된다.
LED 들의 콘택트들은 애노드 및 캐소드 쌍에 전기적으로 연결된다. 도시된 실시예들의 전형적인 실시에 따라서, LED들(250, 252, 254)의 콘택트들 중 하나가 칩 캐리어 패드들(268, 270, 272)에 연결되지만, LED들(250, 252, 254)의 콘택트들 중 다른 것은 패드들(276, 278, 280)에 결합된다. 그러나, 패드들(276, 278, 280)은 대신에 칩들을 수용할 수 있으며, 패드들(268, 270, 272)은 패드들(276, 278, 280)에 전기적으로 연결된다. 와이어 본드들(295, 297, 299)은 이러한 연결을 이루기 위해 사용될 수 있다. 한가지 가능한 와이어 본드 구성이 도시되지만, 다양하고 다른 적절한 와이어 본드 구성들이 패키지(10)에 관하여 이상에서 설명된 바와 같이 가능하다.
도시된 실시예들의 전형적인 실시에 따라, LED들(50, 52, 54)의 콘택트들 중 하나가 칩 캐리어 패드들(68, 70, 72)에 결합되며, LED들(50, 52, 54)의 콘택트들 중 다른 것은 패드들(76, 78, 80)에 결합된다. 상이한 공지 구조들 및 방법들이 이러한 연결을 이루는 데 사용될 수 있으며, 한 가지 그러한 구조는 공지 방법들을 사용하여 적용된 와이어 본드들(95, 97, 99)이다.
이상에서 더 상세히 설명된 바와 같이, 패키지(200)의 접착 신뢰성 및 구조적 무결성을 증가시키기 위해, 애노드 부분(216, 218, 220) 및 캐소드 부분들(222, 224, 226) 중 하나 이상은 패키지의 안정성, 무결성 및/또는 견고성에 기여하는 압입 자국들, 쓰루홀들, 애퍼처들, 연장들, 및/또는 다른 특징들을 더 포함할 수 있다. 게다가, 금속 갭들(302, 304, 306. 308)은 인접한 애노드 부분들과 인접한 캐소드 부분들 사이의 다양한 위치들에서 제공될 수 있으며, 이러한 갭들은 더 큰 금속 갭들을 포함하지 않는 패키지들에 비교하여 이러한 리드 프레임 부분들 사이에 더 두꺼운 경로들 및/또는 세그먼트들을 형성하기 위해 나중에 케이싱 물질로 충진된다.
도 16에 잘 도시된 바와 같이, 애노드 부분들(216, 218 및 218, 220)이 그들 사이에 금속 갭들(302. 304)를 가질 수 있으며, 캐소드 부분들(222, 224 및 224, 226)은 그들 사이에 금속 갭들(306, 308)을 가질 수 있다. 케이싱 물질이 금속 갭들(302, 304, 306, 308)을 충진할 때, 케이싱(212)과 리드 프레임(214) 사이의 접착을 향상시키고 패키지(200)의 전체 구조적 무결성/강도를 향상시킬 수 있는, 넓은 경로들 및/또는 경로 세그먼트들이 생성된다. 애노드 부분들 및 캐소드 부분들은 또한 압입 자국들(314), 컷들(310), 굽은 리드들, 및/또는 리드 프레임의 다른 그러한 특징들이, 적어도 부분적으로, 패키지(200)의 구조적 안정성 및 무결성을 강화하기 위해, 케이싱과 협력하거나 및/또는 물질/봉합재를 채운다. 케이싱 물질 및/또는 충진 물질/봉합재는 견고성을 부가하기 위해 적어도 부분적으로 리드 프레임의 그러한 특징들로 및/또는 그러한 특징들을 통해 연장된다. 패키지의 구조적 무결성을 향상시키기 위한 이러한 유형의 특징들이 없으면, 패키지들은 제작 동안 손상되거나 변형될 수 있으며, 및/또는 리드 프레임과 케이싱은 패키지 동작 동안 분리될 수 있다.
이제 도 17 내지 도 18을 참조하여, 이미터 패키지(200)의 다양한 컴포넌트들의 디멘젼 특성들의 몇몇 실시예들이 도시된다. 제한이 아니라 예로서, 패키지(200)는 6.0 +/- 0.1 mm의 전체 길이(316), ~ 5.2 mm의 전체 폭(318), 1.30 +/- .05 mm의 높이(320)를 가질 수도 있다. 다른 실시예들에서, 6.0 mm보다 작거나, 7.0 mm보다 작거나, 또는 6.0 mm보다 클 수 있다. 전체 폭은 5.20 mm 보다 작거나, 6.0 mm보다 작거나, 또는 5.20 mm 보다 클 수 있다. 케이싱(212)의 최상부(215)는 ~ 5.20 mm, 6.0 mm 미만, 5.20 mm 미만, 또는 5.20 mm 보다 큰 전체 길이(322)를 가질 수 있다. 케이싱(212)의 저부(213)는 5.20 mm 보다 크고 6.0 mm 이하인 전체 길이를 가질 수 있거나 그렇지 않으면 최상부(215)보다 디멘젼 상으로 더 클 수 있다. 최상부(215)의 폭은 저부(213)의 폭보다 작거나, 그와 동일하거나, 그보다 클 수 있다. 얇고/낮은 프로파일 이미터 패키지(200)를 위한 가능한 실시예들에 따라 패키지의 높이/얇음은 1.0 - 1.35 mm의 범위이거나, 1.35 mm보다 작거나, 1.30 mm 보다 크거나, 1.8 m 보다 작거나, 또는 2.0 mm 보다 작을 수도 있다.
도 19a 내지 도 21b를 참조하면, 그래프들은 본 발명에 따른 이미터 패키지들에서 수직의 선형 정렬로 장착된 다양한 색상의 LED 칩들의 상대적 광도(luminosity)를 예시하며 도시된다. 도 20a 및 도 20b는 수평 시야각들에 따라 청색, 적색, 및 녹색 LED 칩들의 상대적 광도를 도시한다. 도 21a 및 도 21b는 수직 시야각들에 따라 청색, 적색, 및 녹색 LED 칩들의 상대적 광도를 도시한다. 이러한 수치들은 본 발명에 따른 패키지들을 위한 가능한 시야각 결과들을 나타내지만, LED 칩들이 수평적 구성으로 선형으로 정렬되는 경우와 같이, 다른 결과들이 성취될 수 있음이 이해되어 진다.
본 발명에 따른 LED 디스플레이에서, 본 발명에 따른 다수의 SMD 들이 장착될 수 있는 구동기 PCB 가 제공될 수 있다. SMD들은 열 및 행으로 배열될 수 있으며, 각 SMD는 픽셀을 정의한다. SMD들은 패키지들(10, 200)에 의해 구현되는 것들과 같은 이미터 패키지들을 포함할 수 있다. SMD들은 PCB 상에 트레이스들 또는 패드들에 전기적으로 연결될 수 있으며, 적절한 전기 신호 프로세싱 및 구동기 회로에 응답하도록 연결된 PCB를 가진다. 이상에서 설명된 바와 같이, SMD들 각각은 청색, 적색, 및 녹색 LED 들의 수직으로 배향된, 선형 어레이를 수용한다. 그러한 LED들의 선형 배향은 넓은 범위의 시야각들에 걸쳐 색상 충실도를 향상시킨다는 것이 발견되었다. 그러나, 각 SMD는 청색, 적색, 및 녹색 LED 들의 수평 배향, 선형 어레이를 대안적으로 수용할 수도 있다. LED들은 임의의 선형 순서로 배열될 수 있으며, 임의의 필요한 색상 조합으로 셋 보다 적거나 많은 LED들이 본 발명에 따라 제공될 수 이Te
본 발명의 몇가지 예시적인 실시예들이 도시되고 설명되었지만, 본 발명을 LED 장식용 조명 등에 사용하는 것과 같이, 수많은 변형예 및 대체적인 실시예들이 본 기술분야의 당업자에게 떠오를 것이다. 첨부된 청구범위에서 정의되는 본 발명의 취지 및 범위로부터 이탈하지 않고 그러한 변형예들 및 대안적인 실시예들이 고려되고 이루어질 수 있다.

Claims (42)

  1. 케이싱의 최상부 표면으로부터 상기 케이싱의 내부로 연장되는 캐비티를 포함하는 상기 케이싱;
    상기 케이싱에 내장된 전기 전도성 리드 프레임으로서, 상기 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 상기 케이싱과 협력하는 특징들을 포함하는, 상기 전기 전도성 리드 프레임; 및
    상기 리드 프레임의 전도성 부분들 상에 배열된 복수의 광 방출 디바이스(light emitting device)들로서, 상기 광 방출 디바이스들과 상기 리드 프레임의 부분들이 상기 캐비티를 통해 노출되는, 상기 복수의 광 방출 디바이스를 포함하고,
    상기 캐비티의 저부는 상기 캐비티의 최상부와 상이한 형태를 포함하고, 상기 캐비티 저부의 형태는 상기 노출된 리드 프레임 부분들의 표면 영역을 증가시키는, 이미터 패키지.
  2. 제1항에 있어서,
    상기 리드 프레임은:
    복수의 전기 전도성 캐소드 부분들; 및
    상기 캐소드 부분들로부터 분리되어 있는 대응하는 복수의 전기 전도성 애노드 부분들을 포함하고,
    상기 캐소드 부분들 또는 애노드 부분들은 상기 광 방출 디바이스들 중 적어도 하나를 수용하고, 상기 애노드 부분들 및 캐소드 부분들 각각이 상기 광 방출 디바이스들 중 하나에 전기적으로 연결되어 있는, 이미터 패키지.
  3. 제1항에 있어서,
    상기 광 방출 디바이스들은 선형 정렬로 배열된 LED 들을 포함하는, 이미터 패키지.
  4. 제1항에 있어서,
    상기 광 방출 디바이스들은 조합하여 실질적으로 전 범위의 색상들을 생성하도록 전력이 공급되도록 적응되는, 이미터 패키지.
  5. 제2항에 있어서,
    상기 광 방출 디바이스들 각각은 적어도 두 개의 콘택트들을 포함하고, 그 콘택트들 중 하나는 상기 캐소드 부분들 중 적어도 하나에 전기적으로 결합되며, 그 콘택트들 중 다른 것은 상기 애노드 부분들 중 적어도 하나에 전기적으로 결합되는, 이미터 패키지.
  6. 제2항에 있어서,
    상기 광 방출 디바이스들은 제1 방향으로 연장된 선형 어레이로 배열되어 있고;
    상기 애노드 부분들은 서로 평행항 관계로 배치되어 있으며,
    상기 캐소드 부분들은 서로 평행한 관계로 배치되어 있고,
    상기 애노드 및 캐소드 부분들은 상기 제1 방향에 직각인 제2 방향으로 연장되는, 이미터 패키지.
  7. 제1항에 있어서,
    상기 리드 프레임은 전기 전도성 금속 또는 금속 합금으로 구성되어 있는, 이미터 패키지.
  8. 제3항에 있어서,
    상기 LED들은 복수의 색상들을 포함하는, 이미터 패키지.
  9. 제2항에 있어서,
    상기 광 방출 디바이스들 각각은 와이어 본드(wire bond)를 통해 캐소드 부분 또는 애노드 부분에 부착되고 땜납(solder)을 통해 각각의 캐소드 부분 또는 애노드 부분에 부착되는, 이미터 패키지.
  10. 제1항에 있어서,
    상기 케이싱은 플라스틱 또는 수지(resin)로 구성되는, 이미터 패키지.
  11. 제1항에 있어서,
    상기 특징들은: 쓰루홀(through-hole)들, 컷(cut)들, 굽은 리드(bent lead)들, 측면 압입자국(side indentation)들, 측면 탭(side tab)들, 또는 상기 리드 프레임의 인접 부분들 사이의 금속 갭들 중 하나 이상을 포함하며, 상기 금속 갭들은 상기 금속 갭들을 포함하지 않는 리드 프레임들에서의 거리보다 리드 프레임 부분들 사이에 더 큰 거리를 생성하고, 상기 케이싱은 상기 특징들을 포함하지 않는 패키지들에 비교하여 상기 케이싱과 리드 프레임 사이의 접착을 강화시키기 위하여 상기 특징들을 둘러싸는, 이미터 패키지.
  12. 제8항에 있어서,
    상기 LED 들은 수직 정렬로 되어 있는, 이미터 패키지.
  13. 제1항에 있어서,
    상기 캐비티는 0.5 mm 이하의 깊이를 더 포함하고, 상기 깊이는 시야각을 증가시키는, 이미터 패키지.
  14. 제1항에 있어서,
    상기 패키지 위에 UV에 저항력있는 봉합재를 더 포함하는, 이미터 패키지.
  15. 제14항에 있어서,
    상기 봉합재는 실리콘을 포함하는, 이미터 패키지.
  16. 제14항에 있어서,
    상기 봉합재의 최상부는 실질적으로 평탄한, 이미터 패키지.
  17. 제1항에 있어서,
    상기 캐비티는 적어도 부분적으로 충진 물질(fill material)로 충진되는, 이미터 패키지.
  18. 제1항에 있어서,
    상기 캐비티 저부의 형태는 네 개의 호(arc)들에 의해 정의되며, 상기 캐비티의 최상부의 형태는 원형인, 이미터 패키지.
  19. 제1항에 있어서,
    상기 캐비티는 반사기를 포함하는, 이미터 패키지.
  20. 제1항에 있어서,
    상기 패키지의 높이는 0.9 - 1.0 mm 사이인, 이미터 패키지.
  21. 제1항에 있어서,
    상기 패키지의 높이는 1.35 mm 보다 작은, 이미터 패키지.
  22. 제1항에 있어서,
    상기 노출된 리드 프레임 부분들에 전기적으로 연결된 하나 이상의 제너 다이오드를 더 포함하는, 이미터 패키지.
  23. 케이싱의 최상부 표면으로부터 상기 케이싱의 내부로 연장되는 캐비티를 포함하는 상기 케이싱;
    상기 케이싱에 내장된 리드 프레임으로서, 상기 리드 프레임과 케이싱 사이의 견고한 연결을 제공하기 위해 상기 케이싱과 협력하는 특징들을 포함하는, 상기 리드 프레임; 및
    상기 캐비티를 통해 노출된 상기 리드 프레임의 부분들 상에 배열된 복수의 광 방출 디바이스들을 포함하고,
    상기 케이싱은, 상기 케이싱의 저부의 디멘젼들이 상기 케이싱의 최상부의 디멘젼들보다 크게 되도록 계단식 그라데이션(step-wise gradation)을 포함하는, 이미터 패키지.
  24. 제23항에 있어서,
    상기 노출된 리드 프레임 부분들에 전기적으로 연결된 하나 이상의 제너 다이오드를 더 포함하는, 이미터 패키지.
  25. 제23항에 있어서,
    상기 리드 프레임은:
    각각이 상기 광 방출 디바이스들 중 적어도 한개를 수용하는, 복수의 전기 전도성 캐소드 부분들; 및
    상기 캐소드 부분들로부터 분리된 대응하는 복수의 전기 전도성 애노드 부분들로서, 상기 애노드 부분들 각각이 상기 광 방출 디바이스들 중 하나에 전기적으로 연결되는, 상기 복수의 전기 전도성 애노드 부분들을 포함하고,
    상기 광 방출 디바이스들 각각은 와이어 본드를 통해 각각의 캐소드 부분에 부착되고, 상기 광 방출 디바이스들 각각은 땜납을 통해 각 애노트 부분에 부착되는, 이미터 패키지.
  26. 제23항에 있어서,
    상기 광 방출 디바이스들은 선형 정렬로 배열되는 복수의 색상 LED들을 포함하고, 상기 LED들은, 조합하여, 실질적으로 전 범위의 색상들을 생성하도록 전력이 공급되도록 적응되는, 이미터 패키지.
  27. 제23항에 있어서,
    상기 특징들은: 쓰루홀들, 컷들, 굽은 리드들, 측면 압입 자국들, 측면 탭들, 또는 상기 리드 프레임의 인접 부분들 간의 금속 갭들 중 하나 이상을 포함하고, 상기 금속 갭들은 상기 금속 갭을 포함하지 않는 리드 프레임들에서의 거리보다 리드 프레임 부분들 사이에 더 큰 거리들을 생성하며, 상기 케이싱은 상기 특징들을 포함하지 않는 패키지들에 비교하여 상기 케이싱과 리드 프레임 사이의 접착을 강화시키도록 상기 특징들을 둘러싸는, 이미터 패키지.
  28. 제23항에 있어서,
    상기 캐비티의 깊이는 0.5 mm 이하이고, 상기 깊이는 시야각을 증가시키는, 이미터 패키지.
  29. 제23항에 있어서,
    상기 패키지 위에 실리콘 봉합재를 포함하고, 상기 봉합재의 최상부는 실질적으로 평탄한, 이미터 패키지.
  30. 제23항에 있어서,
    상기 캐비티는 적어도 부분적으로 충진 물질로 충진되는, 이미터 패키지.
  31. 제23항에 있어서,
    상기 캐비티는 반사기를 포함하는, 이미터 패키지.
  32. 제23항에 있어서,
    상기 패키지의 높이는 1.25 - 1.35 mm 사이인, 이미터 패키지.
  33. 제23항에 있어서,
    상기 패키지의 높이는 2.0 mm 보다 작은, 이미터 패키지.
  34. 제23항에 있어서,
    상기 케이싱의 저부의 크기는 인쇄 회로 기판에 부착을 위해 표준화되지만, 상기 케이싱의 최상부의 사이즈는 다양한 필요 애플리케이션들을 위해 맞춤화될 수 있는, 이미터 패키지.
  35. 상기 케이싱의 최상부 표면으로부터 상기 케이싱의 내부로 연장되는 캐비티를 포함하는 케이싱;
    상기 케이싱에 내장된 리드 프레임으로서, 상기 리드 프레임과 케이싱 사이에 견고한 연결을 제공하기 위해 상기 케이싱과 협력하는 특징들을 포함하는, 상기 리드 프레임; 및
    상기 리드 프레임 상에 선형 정렬로 배열된 복수의 LED 들로서, 상기 LED들과 상기 리드 프레임의 부분들은 상기 캐비티를 통해 노출되는, 상기 복수의 LED들을 포함하고,
    상기 패키지의 높이는 2.0 mm 보다 작은, 이미터 패키지.
  36. 제35항에 있어서,
    상기 캐비티의 저부는 상기 캐비티의 최상부와 상이한 형태를 포함하고, 상기 캐비티 저부의 형태는 상기 노출된 리드 프레임의 표면 영역을 증가시키는, 이미터 패키지.
  37. 제35항에 있어서,
    상기 케이싱은, 상기 케이싱의 제1 부분의 디멘젼들이 상기 케이싱의 제2 부분이 디멘젼들보다 더 크도록 계단식 그라데이션을 포함하는, 이미터 패키지.
  38. 제35항에 있어서,
    상기 특징들은: 쓰루홀들, 컷들, 굽은 리드들, 측면 압입 자국들, 측면 탭들, 또는 상기 리드 프레임의 인접한 부분들 사이의 금속 갭들 중 하나 이상을 포함하고, 상기 금속 갭들은 상기 금속 갭들을 포함하지 않는 리드 프레임에서의 거리 보다 리드 프레임 부분들 사이에 더 큰 거리들을 생성하며, 상기 케이싱은 상기 특징들을 포함하지 않는 패키지들에 비교하여 상기 케이싱과 리드 프레임 사이에 접착을 강화시키기 위해 상기 특징들을 둘러싸는, 이미터 패키지.
  39. 광 방출 디바이스 디스플레이에 있어서,
    이미터 패키지들의 어레이를 수용하는 기판으로서, 상기 이미터 패키지들 각각이:
    케이싱의 최상부 표면으로부터 상기 케이싱의 내부로 연장되는 캐비티를
    포함하는 상기 케이싱;
    상기 케이싱에 내장되는 리드 프레임으로서, 상기 리드 프레임과 케이싱
    사이에 견고한 연결을 제공하기 위해 상기 케이싱과 협력하는 특징들을 포함
    하는, 상기 리드 프레임; 및
    상기 리드 프레임 상에 선형 정렬로 배열된 복수의 LED들로서, 상기 LED
    들 및 상기 리드 프레임의 부분들은 상기 캐비티를 통해 노출되는, 상기 복수
    의 LED들을 포함하고,
    각각의 상기 패키지의 높이는 2.0 mm 보다 작은, 상기 기판과,
    상기 광 방출 디바이스 디스플레이 상에 시각적 이미지들을 생성하기 위해 상기 어레이에 선택적으로 전력을 공급하는 전기적으로 연결된 구동 회로(drive circuitry)를 포함하는, 광 방출 디바이스 디스플레이.
  40. 제39항에 있어서,
    상기 이미터 패키지들 내의 상기 LED들 각각은 각각의 전기 신호에 의해 구동되며, 상기 LED들 각각은 상기 디스플레이의 한 픽셀을 더 정의하는, 광 방출 디바이스 디스플레이.
  41. 제39항에 있어서,
    상기 이미터 패키지들 중 적어도 일부 내의 상기 LED들은 수직으로 정렬되는, 광 방출 디바이스 디스플레이.
  42. 제39항에 있어서,
    상기 이미터 패키지들 각각은 0.9 내지 1.35 mm 범위의 높이를 갖는, 광 방출 디바이스 디스플레이.
KR1020127029585A 2010-04-12 2010-11-22 표면 장착 디바이스 씬 패키지 KR20130047692A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/758,702 2010-04-12
US12/758,702 US8901583B2 (en) 2010-04-12 2010-04-12 Surface mount device thin package
PCT/CN2010/001864 WO2011127636A1 (en) 2010-04-12 2010-11-22 Surface mount device thin package

Publications (1)

Publication Number Publication Date
KR20130047692A true KR20130047692A (ko) 2013-05-08

Family

ID=44745889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127029585A KR20130047692A (ko) 2010-04-12 2010-11-22 표면 장착 디바이스 씬 패키지

Country Status (6)

Country Link
US (1) US8901583B2 (ko)
EP (1) EP2559065A4 (ko)
JP (1) JP2013524542A (ko)
KR (1) KR20130047692A (ko)
CN (1) CN102214647B (ko)
WO (1) WO2011127636A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005884A (ko) * 2014-07-08 2016-01-18 엘지이노텍 주식회사 발광 소자 패키지

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685592B2 (en) * 2009-01-14 2017-06-20 Cree Huizhou Solid State Lighting Company Limited Miniature surface mount device with large pin pads
US10431567B2 (en) 2010-11-03 2019-10-01 Cree, Inc. White ceramic LED package
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
TWI509838B (zh) * 2010-04-14 2015-11-21 Pang Ming Huang 具氟化聚合物之表面塗層的發光二極體外殼及其發光二極體結構
KR101705700B1 (ko) * 2010-07-01 2017-02-10 엘지이노텍 주식회사 발광 소자
US9831393B2 (en) 2010-07-30 2017-11-28 Cree Hong Kong Limited Water resistant surface mount device package
US9240395B2 (en) 2010-11-30 2016-01-19 Cree Huizhou Opto Limited Waterproof surface mount device package and method
CN102934228B (zh) 2011-03-02 2017-09-01 惠州科锐半导体照明有限公司 发光二极管封装件及发光二极管
KR101237566B1 (ko) 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN103456725A (zh) * 2012-05-31 2013-12-18 惠州科锐半导体照明有限公司 发射体封装及发光装置显示器
CN102748652A (zh) * 2012-06-06 2012-10-24 深圳市华星光电技术有限公司 背光模组及液晶显示器
CN102903708B (zh) * 2012-09-14 2016-06-01 深圳市中庆微科技开发有限公司 一种led器件、led灯及led模组
CN103094459A (zh) * 2012-11-06 2013-05-08 罗维鸿 绿色发光二极管以及用于绿色发光二极管的荧光粉
CN103152974B (zh) * 2013-02-21 2016-03-16 金兴精密工业股份有限公司 一种使用金属线路片的电子线路板及其电子封装模块
AT513747B1 (de) * 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
US9711489B2 (en) 2013-05-29 2017-07-18 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
CN103560131B (zh) * 2013-11-14 2016-06-01 深圳市丽晶光电科技股份有限公司 一种led显示装置及其制造方法
US9537062B2 (en) * 2013-12-17 2017-01-03 Philips Lighting Holding B.V. Solid state light emitter package, a light emission device, a flexible LED strip and a luminaire
JP6413412B2 (ja) * 2014-07-11 2018-10-31 日亜化学工業株式会社 半導体発光装置及びその製造方法
KR102316037B1 (ko) * 2015-02-11 2021-10-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
CN105023864A (zh) * 2015-07-07 2015-11-04 长治市华光半导体科技有限公司 贴片式全彩led灯珠固晶设备
CN105514255B (zh) * 2015-12-31 2018-04-17 东莞市翔光光电科技有限公司 沉板式散热led支架
WO2019151826A1 (ko) * 2018-02-05 2019-08-08 엘지이노텍 주식회사 반도체 소자 패키지 및 이를 포함하는 발광장치
CN208385406U (zh) * 2018-05-25 2019-01-15 深圳市瑞丰光电子股份有限公司 一种led模组
TWI713237B (zh) * 2018-08-01 2020-12-11 大陸商光寶光電（常州）有限公司 發光二極體封裝結構
CN113545171A (zh) * 2018-12-05 2021-10-22 亮锐有限责任公司 照明模块的载体基座模块
US11961872B2 (en) * 2020-04-29 2024-04-16 Seoul Viosys Co., Ltd. Unit pixel having light emitting devices and display apparatus having the same
JP7256417B2 (ja) * 2020-08-25 2023-04-12 日亜化学工業株式会社 発光装置およびその製造方法
JP7256418B2 (ja) * 2020-08-25 2023-04-12 日亜化学工業株式会社 発光装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH058950A (ja) 1991-06-28 1993-01-19 Mitsubishi Electric Corp エレベーターの乗場行先呼び登録装置
JPH058960U (ja) * 1991-07-15 1993-02-05 スタンレー電気株式会社 表面実装型ｌｅｄ
US5266817A (en) * 1992-05-18 1993-11-30 Lin Paul Y S Package structure of multi-chip light emitting diode
US7535719B2 (en) 1999-08-04 2009-05-19 Super Talent Electronics, Inc. Single chip USB packages with contact-pins cover
US7244965B2 (en) 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
JP4261177B2 (ja) 2002-12-25 2009-04-30 アイチエレック株式会社 電動機の固定子絶縁と固定子
JP4633333B2 (ja) * 2003-01-23 2011-02-16 株式会社光波 発光装置
US20070295975A1 (en) * 2004-06-25 2007-12-27 Sanyo Electric Co., Ltd. Light-Emitting Device
TWI245437B (en) * 2004-11-16 2005-12-11 Lighthouse Technology Co Ltd Package structure of a surface mount device light emitting diode
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
CN2840330Y (zh) * 2005-05-30 2006-11-22 亿光电子工业股份有限公司 发光二极管封装结构
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
US8367945B2 (en) * 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
JP2008218764A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100801621B1 (ko) * 2007-06-05 2008-02-11 서울반도체 주식회사 Ｌｅｄ 패키지
US7737546B2 (en) 2007-09-05 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Surface mountable semiconductor package with solder bonding features
CN101388161A (zh) * 2007-09-14 2009-03-18 科锐香港有限公司 Led表面安装装置和并入有此装置的led显示器
US9135837B2 (en) * 2007-11-16 2015-09-15 Intellectual Discovery Co., Ltd. Illumination assembly having multiple reflective cavities each with a single emitter
US7524087B1 (en) 2007-11-16 2009-04-28 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optical device
JP5358104B2 (ja) * 2008-02-25 2013-12-04 豊田合成株式会社 発光装置
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
US8049230B2 (en) * 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
TWM351985U (en) 2008-07-25 2009-03-01 Bi Chi Corp LED base structure capable of enhancing effect of mixture of light
US7871842B2 (en) 2008-10-03 2011-01-18 E. I. Du Pont De Nemours And Company Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package
TWI528508B (zh) 2008-10-13 2016-04-01 榮創能源科技股份有限公司 高功率發光二極體陶瓷封裝之製造方法
CN201294227Y (zh) 2008-10-30 2009-08-19 一诠精密工业股份有限公司 发光二极管的导线架结构
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
TWI393275B (zh) * 2009-02-04 2013-04-11 Everlight Electronics Co Ltd 發光二極體封裝體及其製造方法
US20100237378A1 (en) 2009-03-19 2010-09-23 Tzu-Han Lin Light emitting diode package structure and fabrication thereof
CN102054920A (zh) * 2009-10-27 2011-05-11 展晶科技(深圳)有限公司 发光二极管封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005884A (ko) * 2014-07-08 2016-01-18 엘지이노텍 주식회사 발광 소자 패키지

Also Published As

Publication number Publication date
JP2013524542A (ja) 2013-06-17
CN102214647A (zh) 2011-10-12
EP2559065A4 (en) 2015-04-22
EP2559065A1 (en) 2013-02-20
CN102214647B (zh) 2016-03-23
US20110248293A1 (en) 2011-10-13
US8901583B2 (en) 2014-12-02
WO2011127636A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
US8901583B2 (en) Surface mount device thin package
US9831393B2 (en) Water resistant surface mount device package
US10431567B2 (en) White ceramic LED package
US10679973B2 (en) Multiple pixel surface mount device package
US9722158B2 (en) Aligned multiple emitter package
US9240395B2 (en) Waterproof surface mount device package and method
US10833054B2 (en) Smart pixel surface mount device package
US20140217434A1 (en) Light emitting devices and methods
US20110037083A1 (en) Led package with contrasting face
KR20110095301A (ko) 멀티칩 발광 다이오드 모듈
US10038122B2 (en) Light emitting diode device
CN104218135A (zh) 固态发射器封装、多像素发射封装和led显示器
CN202142527U (zh) 发射器封装
CN103456725A (zh) 发射体封装及发光装置显示器
CN202134534U (zh) 导电性引线框和发光器件封装体
CN203707120U (zh) 固态发射器封装及多像素发射封装
CN202585525U (zh) 发光器封装体和发光器件显示器
CN202758884U (zh) 发射体封装
CN202259287U (zh) 发光器件显示器
CN202142528U (zh) 光发射器件显示器
JPH09283805A (ja) Ｌｅｄ表示器
CN203406282U (zh) 发射体封装结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid