KR20130046335A - 발광다이오드 패키지 및 이를 포함하는 발광모듈 - Google Patents

발광다이오드 패키지 및 이를 포함하는 발광모듈 Download PDF

Info

Publication number
KR20130046335A
KR20130046335A KR1020120026663A KR20120026663A KR20130046335A KR 20130046335 A KR20130046335 A KR 20130046335A KR 1020120026663 A KR1020120026663 A KR 1020120026663A KR 20120026663 A KR20120026663 A KR 20120026663A KR 20130046335 A KR20130046335 A KR 20130046335A
Authority
KR
South Korea
Prior art keywords
terminal
width
light emitting
terminals
package body
Prior art date
Application number
KR1020120026663A
Other languages
English (en)
Other versions
KR101899464B1 (ko
Inventor
김병성
임상은
이재진
손연철
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48171483&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20130046335(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to US13/567,776 priority Critical patent/US8823041B2/en
Priority to EP12844425.4A priority patent/EP2771916A4/en
Priority to CN201610809359.2A priority patent/CN106169532B/zh
Priority to PCT/KR2012/008726 priority patent/WO2013062289A1/en
Priority to CN201280053160.1A priority patent/CN104025320B/zh
Publication of KR20130046335A publication Critical patent/KR20130046335A/ko
Priority to US14/310,782 priority patent/US9172020B2/en
Application granted granted Critical
Publication of KR101899464B1 publication Critical patent/KR101899464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)
  • Liquid Crystal (AREA)

Abstract

발광다이오드 패키지가 개시된다. 이 발광다이오드 패키지는, 발광다이오드 칩과; 상기 발광다이오드 칩이 실장되는 칩 영역을 갖는 리드프레임과; 상기 리드프레임을 지지하는 패키지 몸체를 포함하며, 상기 리드프레임은, 상기 칩 영역의 일측으로부터 연장된 제1 단자 및 제2 단자와, 상기 칩 영역의 타측으로부터 연장된 제3 단자 및 제4 단자와, 상기 칩 영역으로부터 분리되고 제1 단자와 상기 제2 단자 사이에 위치하는 제5 단자와, 상기 칩 영역으로부터 분리되고 상기 제3 단자와 상기 제4 단자 사이에 위치하는 제6 단자를 포함한다.

Description

발광다이오드 패키지 및 이를 포함하는 발광모듈{LIGHT EMITTING DIODE PACKAGE AND LIGHT EMITTING MODULE COMPRISING THE SAME}
본 발명은 발광다이오드 패키지 및 이를 포함하는 발광 모듈에 관한 것이다.
일반적으로, 발광다이오드 패키지는 발광다이오드 칩, 리드프레임 및 패키지 몸체를 포함한다. 리드프레임은 서로 다른 극성을 갖는 단자들을 포함한다. 패키지 몸체는 리드프레임을 지지하는 역할을 한다. 단자들은 패키지 몸체의 내부로부터 패키지 몸체의 외부로 연장된다. 발광다이오드 칩은 패키지 몸체 내부에서 단자들과 전기적으로 연결된다. 패키지 몸체는 플라스틱 수지 또는 세라믹 재료에 의해 만들어지는 것이 일반적이다. 플라스틱 재질의 패키지 몸체는 발광다이오드 칩을 수용함과 동시에 광학적으로 노출시키는 캐비티를 갖거나, 발광다이오드 칩에서 발생한 광을 외부로 방출시키도록 적어도 부분적으로 투광성을 갖는다.
복수개의 단자들이 패키지 몸체의 외부로 노출된 구조를 갖는 발광다이오드 패키지가 알려져 있다. 이 발광다이오드 패키지는 패키지 몸체의 일측으로 단자들이 외부로 연장되어 있고 그와 반대되는 패키지 몸체의 타측으로도 다른 단자들이 노출되어 있다. 패키지 몸체 일측의 단자(들)과 패키지 몸체 타측의 단자(들)이 교차되는 패키지 몸체 내부의 일 영역에서 일체로 연결되며, 그 영역에 발광다이오드 칩이 실장된다.
한 예로 패키지 몸체 일측의 두개의 단자 사이에는 그 단자들로부터 분리된 별도의 단자가 위치하고 패키지 몸체 타측의 두 단자 사이에도 그 단자들로부터 분리된 또 다른 별도의 단자가 위치하는 타입의 발광다이오드 패키지가 있다.
위와 같은 종래의 발광다이오드 패키지는, 패키지 몸체의 제한된 크기 하에서, 제한된 단자 폭과 제한된 단자 간격을 가질 수 밖에 없다. 이는 발광다이오드 패키지의 전기 테스트시 오류를 야기하는 원인이 된다.
본 발명이 해결하고자 하는 과제는, 전기적 테스트에 대한 신뢰성 및/또는 인쇄회로기판에 대한 접합 신뢰성을 향상시키는 단자들의 형상, 크기 및/또는 배치를 포함하는 발광다이오드 패키지를 제공하는 것이다.
본 발명의 일 측면에 따른 발광다이오드 패키지는, 발광다이오드 칩과, 상기 발광다이오드 칩이 실장되는 칩 영역을 갖는 리드프레임과, 상기 리드프레임을 지지하는 패키지 몸체를 포함한다. 상기 리드프레임은 상기 칩 영역 일측에 위치한 제1 그룹의 단자들과 상기 칩 영역 타측에 위치한 제2 그룹의 단자들을 포함하고, 상기 제1 그룹과 상기 제2 그룹 중 적어도 한 그룹의 단자들은, 적어도 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭과 상기 칩 영역과 분리된 단자의 폭이 서로 다르다.
일 실시예에 따라, 상기 제1 그룹의 단자들은, 상기 패키지 몸체의 내부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 최대 폭보다 작을 수 있다.
일 실시예에 따라, 상기 제1 그룹의 단자들은, 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 폭보다 클 수 있다.
일 실시예에 따라, 상기 제2 그룹의 단자들은, 상기 패키지 몸체의 내부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 폭보다 클 수 있다.
일 실시예에 따라, 상기 패키지 몸체의 내부에서, 상기 제1 그룹의 상기 칩 영역과 분리된 단자의 폭은 상기 제2 그룹의 상기 칩 영역과 분리된 단자의 폭보다 클 수 있다.
일 실시예에 따라, 상기 패키지 몸체의 외부에서, 상기 제1 그룹의 상기 칩 영역과 분리된 단자의 폭은 상기 제2 그룹의 상기 칩 영역과 분리된 단자의 폭과 같을 수 있다.
일 실시예에 따라, 상기 제1 그룹의 단자들 및 상기 제2 그룹의 단자들 각각은, 상기 패키지 몸체 내에 있는 상부 평탄부와, 상기 패키지 몸체의 저면을 통해 노출되는 하부 평탄부와, 상기 패키지 몸체 내에서 상기 상부 평탄부와 상기 하부 평탄부 사이를 잇는 연결부를 포함할 수 있다.
일 실시예에 따라, 상기 리드프레임을 기준으로 상기 패키지 몸체의 상하가 연결되도록 상기 리드프레임에는 하나 이상의 연결 구멍이 형성될 수 있다.
일 실시예에 따라, 상기 연결 구멍은 상기 단자들 중 적어도 한 단자의 상부 평탄부에 형성될 수 있다.
일 실시예에 따라, 상기 제1 그룹의 단자들은 상기 칩 영역의 일측으로부터 연장된 제1 단자 및 제2 단자와, 상기 칩 영역으로부터 분리되고 상기 제1 단자와 상기 제2 단자 사이에 위치하는 제5 단자를 포함하고, 상기 제2 그룹의 단자들은 상기 칩 영역의 타측으로부터 연장된 제3 단자 및 제4 단자와, 상기 칩 영역으로부터 분리되고 상기 제3 단자와 상기 제4 단자 사이에 위치하는 제6 단자를 포함하며, 상기 제5 단자는 상기 패키지 몸체의 내부에 상기 제1 단자 및 상기 제2 단자의 폭보다 큰 폭을 가질 수 있다.
일 실시예에 따라, 상기 패키지 몸체의 내부에서 상기 제5 단자의 폭이 상기 제6 단자의 폭보다 클 수 있다.
일 실시예에 따라, 상기 패키지 몸체의 외부에서, 상기 제1 단자의 폭 및 상기 제2 단자의 폭은 상기 제3 단자의 폭 및 상기 제4 단자의 폭과 같을 수 있다.
일 실시예에 따라, 상기 패키지 몸체의 내부에서, 상기 제1 단자의 폭 및 상기 제2 단자의 폭은 상기 제3 단자의 폭 및 상기 제4 단자의 폭과 같을 수 있다.
일 실시예에 따라, 상기 제1 단자, 상기 제2 단자 및 상기 제5 단자와, 상기 제3단자, 상기 제4 단자 및 상기 제6 단자는 상기 패키지 몸체의 서로 반대되는 측면을 지나 외부로 연장될 수 있다.
일 실시예에 따라, 상기 제1, 제2, 제3 및 제4 단자에 전기 접속되는 상기 발광다이오드 칩의 일 전극 극성과 상기 제5 단자에 전기 접속되는 상기 발광다이오드 칩의 타 전극 극성은 서로 반대되며, 상기 제6 단자는 더미 단자일 수 있다.
일 실시예에 따라, 상기 리드프레임은 상기 발광다이오드 칩의 얼라인먼트를 위한 컷아웃부를 더 포함하되, 상기 컷아웃부는 상기 칩 영역에 형성될 수 있다.
본 발명의 다른 측면에 따라 발광모듈이 제공되며, 이 발광모듈은, 인쇄회로기판과, 상기 인쇄회로기판 상에 실장되는 발광다이오드 패키지를 포함한다. 상기 발광다이오드 패키지는, 발광다이오드 칩과, 상기 발광다이오드 칩이 실장되는 칩 영역을 갖는 리드프레임과, 상기 리드프레임을 지지하는 패키지 몸체를 포함한다. 상기 리드프레임은 상기 칩 영역 일측에 위치한 제1 그룹의 단자들과 상기 칩 영역 타측에 위치한 제2 그룹의 단자들을 포함하고, 상기 제1 그룹과 상기 제2 그룹 중 적어도 한 그룹의 단자들은, 적어도 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭과 상기 칩 영역과 분리된 단자의 폭이 서로 다르고, 상기 인쇄회로기판 상에는 상기 단자들이 본딩되는 랜드 패턴들이 상기 단자들의 폭들에 대응되는 폭들로 형성된다.
일 실시예에 따라, 상기 제1 그룹의 단자들은 상기 칩 영역의 일측으로부터 연장된 제1 단자 및 제2 단자와, 상기 칩 영역으로부터 분리되고 상기 제1 단자와 상기 제2 단자 사이에 위치하는 제5 단자를 포함하고, 상기 제2 그룹의 단자들은 상기 칩 영역의 타측으로부터 연장된 제3 단자 및 제4 단자와, 상기 칩 영역으로부터 분리되고 상기 제3 단자와 상기 제4 단자 사이에 위치하는 제6 단자를 포함하며, 적어도 상기 패키지 몸체의 내부에서, 상기 제5 단자의 폭은 상기 제6 단자의 폭보다 클 수 있다.
일 실시예에 따라, 상기 인쇄회로기판이 부착되는 히트싱크를 더 포함하며, 상기 히트싱크는 상기 단자들의 발열량에 따라 방열핀 밀도가 다른 복수의 영역을 포함할 수 있다.
일 실시예에 따라, 상기 인쇄회로기판이 부착되는 히트싱크를 더 포함하며, 상기 히트싱크는 상기 제1, 제2, 제3 및 제4 단자 직하의 영역들의 방열핀 밀도가 상기 제5 단자 또는 상기 제6 단자 직하 영역의 방열핀 밀도보다 클 수 있다.
본 발명에 따르면, 전기적 테스트에 대한 신뢰성 및/또는 인쇄회로기판에 대한 접합 신뢰성을 향상시키는 단자들의 형상, 크기 및/또는 배치를 포함하는 발광다이오드 패키지가 구현된다. 이에 따르면, 발광다이오드 패키지 제조 공정 중의 솔더링 공정 및/또는 전기 테스트 공정의 신뢰성을 높일 수 있다. 또한, 리드프레임이 패키지 몸체 내에서 절곡된 구조에 의해, 패키지 몸체 내의 상부 평탄부와 패키지 몸체 외부의 하부 평탄부가 패키지 몸체 내 경사진 연결부에 의해 연결된 구조의 리드프레임을 포함하는 발광다이오드 패키지가 구현되며, 이 발광다이오드 패키지는 패키지 몸체 내의 리드프레임의 수분 침투 경로가 증가되므로, 수분에 의한 계면 불량이 저감될 수 있다. 또한, 리드프레임에 패키지 몸체의 상하를 연결하는 연결 구멍을 마련한 것에 의해 보다 더 내구성과 신뢰성 있는 발광다이오드 패키지가 얻어진다. 인쇄회로기판 하부에 부착되는 히트싱크의 방열핀 밀도를 발광다이오드 패키지의 열 방출 특성을 고려하여 영역별로 다르게 할 수 있으며, 이에 의해, 발광다이오드 패키지를 포함하는 발광모듈의 방열 성능을 더 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드 패키지를 도시한 평면도이고,
도 2는 도 1의 I-I를 따라 취해진 발광다이오드 패키지의 횡단면도이고,
도 3은 도 1 및 도 2에 도시된 발광다이오드 패키지의 리드프레임을 도시한 평면도이고,
도 4는 도 1 내지 도 3에 도시된 발광다이오드 패키지가 인쇄회로기판 상에 장착되어 형성된 발광 모듈을 도시한 평면도이고,
도 5a 및 도 5b는 도 4에 도시된 인쇄회로기판에 적합한 랜드 패턴의 예들을 설명하기 위한 도면.
도 6a 및 도 6b는 도 4에 도시된 발광모듈의 대향하는 측면들을 도시한 발광모듈의 측면도들이다.
도 7은 본 발명의 일 실시예에 따른 발광다이오드 패키지를 도시한 평면도이고,
도 8은 도 7의 II-II를 따라 취해진 발광다이오드 패키지의 횡단면도이고,
도 9는 도 7 및 도 8에 도시된 발광다이오드 패키지의 리드프레임을 도시한 평면도이고,
도 10 도 7 내지 도 9에 도시된 발광다이오드 패키지가 인쇄회로기판 상에 장착되어 형성된 발광 모듈을 도시한 평면도이고,
도 11a 및 도 11b는 도 10에 도시된 인쇄회로기판에 적합한 랜드 패턴의 예들을 설명하기 위한 도면이며,
도 12
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광다이오드 패키지를 설명하기 위한 도면들이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광다이오드 패키지(1)는 발광다이오드 칩(10)과 리드프레임(20)과 패키지 몸체(30)를 포함한다.
상기 패키지 몸체(30)는 상기 리드프레임(20)을 지지한다. 상기 패키지 몸체(30)는 플라스틱 수지를 사출 성형하여 만들어질 수 있다. 상기 패키지 몸체(30)는 상면에 캐비티를 구비한다. 캐비티를 통해 리드프레임(20)의 일부와 리드프레임(20)의 일 영역에 실장된 발광다이오드 칩(10)이 노출된다. 상기 캐비티에는 투광성을 갖는 봉지재가 형성될 수 있다. 상기 봉지재는 형광체를 포함할 수 있다. 상기 패키지 몸체(30)는 서로 대향하는 제1 측면(31)과 제2 측면(32)을 갖는다. 또한, 상기 패키지 몸체(30)는 상기 제1 측면(31) 및 상기 제2 측면(32)에 대해 직교하는 제3 측면(33) 및 제4 측면(34)을 갖는다.
상기 리드프레임(20)은 발광다이오드 칩(10)이 실장되는 칩 영역(27)을 갖는다. 또한, 상기 리드프레임(20)은 제1, 제2, 제3, 제4, 제5 및 제6 단자(21, 22, 23, 24, 25, 26)를 갖는다.
상기 제1 단자(21)와 제2 단자(22)는 상기 칩 영역(27)의 일측으로부터 외측 방향으로 연장되고, 상기 제3 단자(23)와 상기 제4 단자(24)는 상기 칩 영역(27)의 타측으로부터 외측 방향으로 연장된다. 상기 제1 단자(21)와 상기 제2 단자(22)가 서로 평행하고 상기 제3 단자(23)와 상기 제4 단자(24)가 서로 평행하다. 상기 제1 단자(21)와 상기 제2 단자(22) 각각은 상기 제3 단자(23)와 상기 제4 단자(24) 각각과 대향되게 배치된다. 상기 제1 단자(21)와 상기 제2 단자(22)는 상기 패키지 몸체(30)의 제1 측면(31)을 지나 외부로 연장되어 있으며, 상기 제3 단자(23)와 상기 제4 단자(24)는 상기 패키지 몸체(30)의 제2 측면(32)을 지나 외부로 연장되어 있다.
상기 제5 단자(25)는 상기 제1 단자(21)와 상기 제2 단자(22) 사이에 위치하고, 상기 제6 단자(26)는 상기 제3 단자(23)와 상기 제4 단자(24) 사이에 위치한다. 상기 제5 단자(25)와 상기 제6 단자(26)는 발광다이오드 칩(10)이 실장되는 칩 영역(27)으로부터 분리되어 있다. 상기 제5 단자(25)와 상기 제6 단자(26)가 다른 단자들, 즉, 제1, 제2, 제3 및 제4 단자(21, 22, 23, 24)로부터도 분리되어 있음은 물론이다.
도 1에 가장 잘 도시된 바와 같이, 칩 영역(27) 상에 실장된 발광다이오드 칩(10)의 일 전극과 연결된 제1 배선(W1)이 칩 영역(27)에 본딩되어 있다. 따라서, 칩 영역(27)과 일체로 연결되어 있는 제1, 제2, 제3 및 제4 단자(21, 22, 23 및 24)가 동일한 극성으로 발광다이오드 칩(10)의 일 전극과 전기적으로 접속된다. 또한, 발광다이오드 칩(10)의 타 전극과 연결된 제2 배선(W2)이 제5 단자(25)에 본딩되어 있다. 따라서, 제5 단자(25)는 제1, 제2, 제3 및 제4 단자(21, 22, 23 및 24)와 다른 극성으로 발광다이오드 칩(10)의 타 전극에 전기적으로 접속된다. 상기 제6 단자(26)는, 발광다이오드 칩(10)과 전기적으로 연결되지 않는 더미 단자로서, 인쇄회로기판에 대한 발광다이오드 패키지(1)의 신뢰성 있고 안정적인 본딩을 돕는다.
상기 제5 단자(25)는, 제2 배선(W2)이 신뢰성 있게 본딩될 수 있도록, 상기 제6 단자(26)보다 큰 폭을 갖는다. 제6 단자(26)는 배선이 본딩되지 않아도 되므로 큰 폭이 요구되지 않는다. 적어도 패키지 몸체(30)의 외부에서, 상기 제6 단자(26)의 폭이 제 3 단자(23)의 폭 및 제4 단자(24)의 폭과 다른데, 본 실시예에서는, 패키지 몸체(30)의 내부 및 외부 모두에서, 제6 단자(26)의 폭이 제3 단자(23) 및 제4 단자(24)보다 작다.
이때, 발광다이오드 칩이 예를 들면 하부에 전극을 갖는 타입인 경우, 발광다이오드 칩이 칩 영역에 실장되는 것만으로도 전기적 연결이 이루어지므로 전술한 것과 같은 제1 배선은 생략이 가능하다.
패키지 몸체(30)의 내부 및 외부 모두에서, 상기 제1 단자(21)의 폭과 상기 제2 단자(22)의 폭은 상기 제3 단자(24)의 폭 및 상기 제4 단자(24)의 폭보다 작다. 또한, 상기 패키지 몸체(30)의 내부 및 외부 모두에서 제5 단자(25)는 제1 단자(21)의 폭 및 제2 단자의 폭(22)보다 큰 폭을 갖는다. 상기 제1 단자(21)의 내측면과 상기 제2 단자(22)의 내측면 사이의 거리가 충분히 확보되므로, 상기 제5 단자(25)의 큰 폭에도 불구하고, 상기 제5 단자(25)와 상기 제1 단자(21) 및/또는 상기 제2 단자(22) 사이의 쇼트를 방지할 수 있다. 본 실시예에서는, 상기 제5 단자(25)가 패키지 몸체(30) 내부와 외부에서 동일한 폭을 가지지만, 배선의 신뢰성 있는 본딩을 위해 상기 제5 단자(25)의 패키지 몸체(30) 내부에서의 폭을 상기 패키지 몸체(30) 외부에서의 폭보다 더 크게 하는 것도 고려될 수 있다.
본 실시예에서는, 상기 제1 단자(21)의 내측면과 상기 제2 단자(22)의 내측면 사이의 거리(d1)가 상기 제3 단자(23)의 내측면과 상기 제4 단자(24)의 내측면 사이의 거리(d2)보다 크므로 쇼트의 위험이 감쇠되되, 상기 제1 단자(21)의 외측면과 상기 제2 단자(22)의 외측면 사이의 거리(D1)는 상기 제3 단자(23)의 외측면과 상기 제4 단자(24)의 외측면 사이의 거리(D2)와 같으므로, 발광다이오드 패키지(1)가 인쇄회로기판 상에 안정적으로 장착될 수 있다.
도 2에 잘 도시된 바와 같이, 상기 리드프레임(20)의 단자들 각각은 상기 칩 영역(27)과 동일 높이에 있는 상부 평탄부(202)와, 상기 패키지 몸체(30)의 저면을 통해 노출되는 하부 평탄부(204)와, 상기 패키지 몸체(30) 내에서 상기 상부 평탄부(202)와 상기 하부 평탄부(204) 사이를 잇도록 경사진 연결부(203)를 포함한다. 이러한 구조는 단자들(21, 22, 23, 24, 25, 26; 도 1 참조) 각각이 패키지 몸체(30) 내에서 절곡된 상태로 패키지 몸체(30)의 저면을 통해 외부로 노출되어 이루어진다. 패키지 몸체(30)를 플라스틱으로 성형할 때, 미리 절곡이 이루어진 단자의 부분이 플라스틱 수지에 의해 봉지되도록 함으로써, 전술한 구조가 만들어질 수 있다.
도 1 내지 도 3을 다시 참조하면, 상기 리드프레임(20)은 상기 리드프레임(20)을 기준으로 상기 패키지 몸체(30)의 상하를 연결시키도록 형성된 연결 구멍(202a)들을 포함한다. 상기 연결 구멍(202a)들은 상기 제1, 제2, 제3, 제4, 제5 단자(21, 22, 23, 24, 25)의 상부 평탄부(202)에 형성되는 것이 좋다. 본 실시예에 있어서는 폭이 상대적으로 좁은 제6 단자(26)에는 연결 구멍이 없지만, 이에 의해 본 발명이 제한되어서는 아니될 것이다. 또한, 상기 리드프레임(20)은 모서리, 특히, 칩 영역(27)의 양 측면 모서리에 오목하게 형성된 연결 홈(274)들을 포함한다. 이 연결 홈(274)들은, 전술한 연결 구멍과 함께, 패키지 몸체(30)의 상부와 하부를 연결하여, 리드프레임(20)이 보다 더 견고하게 패키지 몸체(30)에 지지될 수 있도록 해준다.
한편, 상기 리드프레임(20)은 상기 발광다이오드 칩(10)의 얼라인먼트를 위해 형성된 컷아웃부(272)를 더 포함한다. 상기 컷아웃부(272)는 발광다이오드 패키지의 제조공정 중에 캐비티에 의해 외부로 노출되어 있는 상기 칩 영역(27)의 모서리에 형성된다. 비전장치 또는 컷아웃부(272)를 감지할 수 있는 센서에 의해, 상기 컷아웃부(272)가 인식되어짐으로써, 발광다이오드 칩(10)의 정확한 실장 위치를 찾아 그 위치에 발광다이오드 칩(10)을 정확하게 실장하는 것이 가능해진다. 상기 컷아웃부(272) 또는 그에 대응하는 표식이 중앙역역(27)으로부터 멀리 떨어져 있을수록 발광다이오드 칩(10) 실장 위치의 오차가 커질 수 있다.
도 4는 도 1 내지 도 3에 도시된 발광다이오드 패키지가 인쇄회로기판 상에 장착되어 형성된 발광 모듈을 도시한 평면도이고, 도 5a 및 도 5b는 도 4에 도시된 인쇄회로기판에 적합한 랜드 패턴의 예들을 설명하기 위한 도면이며, 도 6a 및 도 6b는 도 4의 발광모듈을 서로 반대되는 측면에서 도시한 발광모듈의 측면도들이다.
도 4에 도시된 발광 모듈은 발광다이오드 패키지(1)가 장착되는 인쇄회로기판(2)을 포함한다.
상기 인쇄회로기판(2)는 발광다이오드 패키지(1)가 장착되는 상면에 형성된 제1 랜드패턴(2-1), 제2 랜드 패턴(2-2) 및 제3 랜드 패턴(2-3)을 포함한다. 상기 제1 랜드패턴(2-1), 제2 랜드패턴(2-2) 및 제3 랜드패턴(2-3)이 나란하게 형성된다. 상기 제2 랜드패턴(2-2)은 상기 제1 랜드패턴(2-1)과 상기 제3 랜드패턴(2-3) 사이에 위치한다.
본 실시예에 있어서, 상기 제1 랜드패턴(2-1)에는 발광다이오드 패키지(1)의 서로 대향하는 두 단자인 제1 단자(21)와 상기 제3 단자(23)가 본딩되고, 상기 제3 랜드패턴(2-3)에는 서로 대향하는 다른 두 상기 제2 단자(22)와 상기 제4 단자(24)가 본딩된다. 상기 제1 랜드패턴(2-1)과 상기 제3 랜드패턴(2-3)은 동일 극성을 가지며, 상기 제1, 제2, 제3, 제4 단자(21, 22, 23, 24)는 동일 극성으로 상기 제1 랜드패턴(2-1)과 상기 제3 랜드패턴(2-3)에 전기적으로 연결된다.
상기 2 랜드패턴(2-2)에는 상기 제1, 제2, 제3, 제4 단자(21, 22, 23, 24)와 분리되어 있는 중간의 제5 단자(25)와 제6 단자(26)가 본딩된다. 앞에서 설명한 바와 같이, 상기 제5 단자(25)와 상기 제6 단자(26)는 분리되어 있고, 상기 제5 단자(25)는 발광다이오드 칩(10)과 직접 전기적으로 연결되지 않는 더미 단자이다. 상기 2 랜드패턴(2-2)은 상기 제1 및 제3 랜드패턴(2-1 및 2-3)과는 다른 극성으로 상기 제5 단자(25)와 전기적으로 연결된다. 이때, 상기 제2 랜드패턴(2-2)은 앞부분(2-2a)의 폭이 뒷부분(2-2b)의 폭보다 크게 되어 있는데, 이는 제6 단자(206)에 비해 큰 폭을 갖는 제5 단자(25)의 신뢰성 있는 본딩을 돕는다.
또한, 상기 제1 랜드패턴(2-1)은 제1 단자(21)가 본딩되는 앞부분(2-1a)의 폭이 제3 단자(23)가 본딩되는 뒷부분(2-1b)의 폭보다 작고, 상기 제3 랜드패턴(2-3)도 상기 제2 단자(22)가 본딩되는 앞부분(2-3a)의 폭이 상기 제4 단자(24)가 본딩되는 뒷부분(2-3b)의 폭보다 작다.
상기 제2 랜드패턴(2-2)은, 도 5a와 같이 앞부분(2-2a)과 뒷부분(2-2b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 5b와 같이 앞부분(2-2a)과 뒷부분(2-2b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제2 랜드패턴(2-2)의 뒷부분(2-2b)이 더미 단자인 제6 단자(26)에 본딩되므로, 앞부분(2-2a)과 뒷부분(2-2b)이 서로 연결되어 있다 하더라도 쇼트는 발생하지 않는다.
상기 제1 랜드패턴(2-1)은, 도 5a와 같이 앞부분(2-1a)과 뒷부분(2-1b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 5b와 같이 앞부분(2-1a)과 뒷부분(2-1b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제1 랜드패턴(2-1)의 앞부분(2-1a)과 뒷부분(2-1b)에 본딩되는 제1 단자(21)와 제3 단자(23)가 동일 극성을 가지므로, 상기 앞부분(2-1a)과 뒷부분(2-1b)의 연결 여하에 상관 없이 쇼트는 발생하지 않는다.
상기 제3 랜드패턴(2-3)은, 도 5a와 같이 앞부분(2-3a)과 뒷부분(2-3b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 5b와 같이 앞부분(2-3a)과 뒷부분(2-3b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제3 랜드패턴(2-3)의 앞부분(2-3a)과 뒷부분(2-3b)에 본딩되는 제2 단자(22)와 제4 단자(24)가 동일 극성을 가지므로, 상기 앞부분(2-3a)과 뒷부분(2-3b)의 연결 여하에 상관 없이 쇼트는 발생하지 않는다.
본 실시예에 있어어는, 상기 리드프레임(20)의 칩 영역(27)이 패키지 몸체(30)의 저면으로 노출되지 않는 구조이다. 하지만, 리드프레임(20)의 칩 영역(27)의 높이를 낮추어 패키지 몸체(30)의 저면으로 노출시키는 구조도 고려될 수 있으며, 이 경우, 제2 랜드패턴(2-2)의 앞부분(2-2a)과 뒷부분(2-2b)이 분리된 상태로, 상기 앞부분(2-2a)과 상기 뒷부분(2-2b) 사이를 통해, 상기 제1 랜드패턴(2-1)과 상기 제2 랜드패턴(2-3)을 연결하는 중앙 랜드패턴을 더 두고, 상기 중앙 랜드패턴이 리드프레임의 칩 영역(27)에 접촉, 더 나아가 본딩되도록 하는 것이 고려될 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 발광 모듈은, 발광다이오드 패키지(1)가 장착된 인쇄회로기판(2)의 저면에 부착되어 있는 히트싱크(3)를 포함한다. 상기 히트싱크(3)는 다수의 방열핀(301)을 하부에 포함하고 있다. 이때, 상기 히트싱크(30)는 방열핀(301)의 밀도가 다른 영역들을 포함하고 있다. 이때, 각 단자들에 대한 방열핀(301) 밀도는 발광다이오드 칩 동작시 단자들에서의 발열량에 따라 정해질 수 있다.
도 6a를 먼저 참조하면, 제1 단자(21)와 제2 단자(22)의 직하에 존재하는 히트싱크(3)의 제1 영역(3a) 및 제2 영역(3b)의 방열핀(301) 밀도가 제5 단자(25)의 직하에 존재하는 히트싱크(3)의 제5 영역(3e)의 방열핀(301) 밀도보다 크다는 것을 알 수 있다. 제1 단자(21)와 제2 단자(22)가 발광다이오드 패키지(1)가 연결된 리드프레임(20)의 칩 영역과 일체로 연결되어 있으므로, 제1 단자(21)와 제2 단자(22) 직하의 제1 영역(3a) 및 제2 영역(3b)은, 방열핀(301)들간 간격을 줄임으로써, 방열핀(301) 밀도를 증가시키는 것이 좋다.
다음 도 6b를 참조하면, 제3 단자(23)와 제4 단자(24)의 직하에 존재하는 히트싱크(3)의 제3 영역(3c) 및 제4 영역(3d)의 방열핀(301) 밀도가 제6 단자(25)의 직하에 존재하는 히트싱크(3)의 제6 영역(3f)의 방열핀(301) 밀도보다 크다는 것을 알 수 있다. 제3 단자(23)와 제4 단자(24)가 발광다이오드 패키지(1)가 연결된 리드프레임(20)의 칩 영역과 일체로 연결되어 있으므로, 제3 단자(23)와 제4 단자(24) 직하의 제1 영역(3c) 및 제2 영역(3d)은, 방열핀(301)들간 간격을 줄임으로써, 방열핀(301) 밀도를 증가시키는 것이 좋다.
도 6a 및 도 6b를 함께 참조하면, 제5단자(25)의 직하에 존재하는 히트싱크(3)의 제5영역(3e)의 방열핀(301) 밀도가 제6 단자(26)의 직하에 존재하는 히트싱크(3)의 제6 영역(3f)의 방열핀(301) 밀도보다 크다는 것을 알 수 있다. 제6 단자(26)는 더미 단자로서 발광다이오드 칩 구동시 발생하는 열을 가장 덜 받으므로 제6 단자(26) 직하의 제6 영역(3f)의 방열핀 밀도를 줄이는 것이 좋다.
앞에서 설명한 바와 같이 다른 폭을 갖는 단자들을 구비한 리드프레임을 포함하는 발광다이오드 패키지(1)를 인쇄회로기판(2)에 대하여 리플로우 솔더링 장비를 이용하여 장착할 때, 리플로우 장비 내 영역별로 세팅 온도를 다르게 함으로써, 열 팽창 및 수축의 차이로 인한 불량을 없앨 수 있을 것이다. 예컨대, 가장 높은 온도 구간을 여러개의 영역(zone)들 중 가운데로 하여 수축율을 최소화하는 방식이 이용될 수 있다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 설명하기 위한 도면들이다.
도 7 내지 도 9에 도시된 바와 같이, 본 실시예에 따른 발광다이오드 패키지(11)는 발광다이오드 칩(110)과 리드프레임(120)과 패키지 몸체(130)를 포함한다.
상기 패키지 몸체(130)는 상기 리드프레임(120)을 지지한다. 상기 패키지 몸체(130)는 플라스틱 수지를 사출 성형하여 만들어질 수 있다. 상기 패키지 몸체(130)는 상면에 캐비티를 구비한다. 캐비티를 통해 리드프레임(120)의 일부와 리드프레임(120)의 일 영역에 실장된 발광다이오드 칩(110)이 광학적으로 노출된다. 상기 캐비티에는 투광성을 갖는 봉지재가 형성될 수 있다. 상기 봉지재는 형광체를 포함할 수 있다. 상기 패키지 몸체(130)는 서로 대향하는 제1 측면(131)과 제2 측면(132)을 갖는다. 또한, 상기 패키지 몸체(130)는 상기 제1 측면(131) 및 상기 제2 측면(132)에 대해 직교하는 제3 측면(133) 및 제4 측면(134)을 갖는다.
상기 리드프레임(120)은 발광다이오드 칩(110)이 실장되는 칩 영역(127)을 갖는다. 또한, 상기 리드프레임(120)은 제1, 제2, 제3, 제4, 제5 및 제6 단자(121, 122, 123, 124, 125, 126)를 갖는다.
상기 제1 단자(121)와 제2 단자(122)는 상기 칩 영역(127)의 일측으로부터 외측 방향으로 연장되고, 상기 제3 단자(123)와 상기 제4 단자(124)는 상기 칩 영역(127)의 타측으로부터 외측 방향으로 연장된다. 상기 제1 단자(121)와 상기 제2 단자(122)가 서로 평행하고 상기 제3 단자(123)와 상기 제4 단자(124)가 서로 평행하다. 상기 제1 단자(121)와 상기 제2 단자(122) 각각은 상기 제3 단자(123)와 상기 제4 단자(124) 각각과 대향되게 배치된다. 상기 제1 단자(121)와 상기 제2 단자(122)는 상기 패키지 몸체(130)의 제1 측면(131)을 지나 외부로 연장되어 있으며, 상기 제3 단자(123)와 상기 제4 단자(124)는 상기 패키지 몸체(130)의 제2 측면(132)을 지나 외부로 연장되어 있다.
상기 제5 단자(125)는 상기 제1 단자(121)와 상기 제2 단자(122) 사이에 위치하여 상기 제1 단자(121) 및 상기 제2 단자(122)와 함께 하나의 그룹을 이루고, 상기 제6 단자(126)는 상기 제3 단자(123)와 상기 제4 단자(124) 사이에 위치하여 상기 제3 단자(123) 및 상기 제4 단자(124)와 함께 하나의 다른 그룹을 이룬다.
상기 제5 단자(125)와 상기 제6 단자(126)는 발광다이오드 칩(110)이 실장되는 칩 영역(127)으로부터 분리되어 있다. 상기 제5 단자(125)와 상기 제6 단자(126)가 다른 단자들, 즉, 제1, 제2, 제3 및 제4 단자(121, 122, 123, 124)로부터도 분리되어 있음은 물론이다.
도 7에 가장 잘 도시된 바와 같이, 칩 영역(127) 상에 실장된 발광다이오드 칩(110)의 일 전극과 연결된 제1 배선(w1)이 칩 영역(127)에 본딩되어 있다. 따라서, 칩 영역(127)과 일체로 연결되어 있는 제1, 제2, 제3 및 제4 단자(121, 122, 123 및 124)가 동일한 극성으로 발광다이오드 칩(110)의 일 전극과 전기적으로 접속된다. 또한, 발광다이오드 칩(110)의 타 전극과 연결된 제2 배선(w2)이 제5 단자(125)에 본딩되어 있다. 따라서, 제5 단자(125)는 제1, 제2, 제3 및 제4 단자(121, 122, 123 및 124)와 다른 극성으로 발광다이오드 칩(110)의 타 전극에 전기적으로 접속된다. 상기 제6 단자(126)는, 발광다이오드 칩(110)과 전기적으로 연결되지 않는 더미 단자로서, 인쇄회로기판에 대한 발광다이오드 패키지(11)의 신뢰성 있고 안정적인 본딩을 돕는다.
한편, 상기 제5 단자(125)는 상기 패키지 몸체(130)의 내부에 매립되어 위치하는 매립부(1252)와 상기 패키지 몸체(130)의 외부로 노출되어 있는 노출부(1254)를 포함하는데, 상기 제5 단자(125)의 상기 매립부(1252)는, 전술한 제2 배선(w2)이 신뢰성 있게 본딩될 수 있도록, 상기 제5 단자(125)의 노출부(1254) 폭보다 큰 폭을 갖는다. 또한, 상기 제5 단자(125)의 상기 매립부(1252)는 상기 패키지 몸체(130)에서 상기 제1 단자(121) 및 상기 제2 단자(122)보다 큰 폭을 갖는다.
상기 제6 단자(126)는, 배선이 본딩되지 않아도 되므로, 상대적으로 큰 폭을 갖는 부분을 필요로 하지 않는다. 상기 패키지 몸체(130)의 외부에서는, 상기 제5 단자(125)의 폭과 상기 제6 단자(126)의 폭이 같은 것이 바람직하다. 또한, 상기 제6 단자(126)은 배선과의 연결 및 발광다이오드 칩과의 실장이 요구되지 않으므로 패키지 몸체(30)의 캐비티 안에는 존재하지 않는다. 상기 패키지 몸체(130)의 내부 및 외부 모두에서, 상기 제6 단자(126)는 같은 그룹 내의 제3 단자(123)의 폭 및 제4 단자(124)의 폭보다 큰 폭을 갖는다.
상기 패키지 몸체(130)의 외부에서는, 상기 제1 단자(121)의 폭과 상기 제2 단자(122)의 폭이 상기 제3 단자(124)의 폭 및 상기 제4 단자(124)의 폭과 같을 수 있다. 더 나아가, 상기 패키지 몸체(130)의 외부에서는, 상기 제1 단자(121), 상기 제2 단자(122), 상기 제3 단자(123) 및 상기 제4 단자(124)의 폭이 모두 같을 수 있다.
상기 패키지 몸체(130) 일측에 있는 일 그룹의 단자들, 즉, 제1, 제2 및 제5 단자(121, 122, 125) 중에, 칩 실장 영역(127)과 연결되어 있지 않은 제5 단자(125)는 상기 패키지 몸체(130)의 외부에서 제1 단자(121) 및 제2 단자(122)의 폭보다 작은 폭을 갖는 것이 바람직하다. 또한 상기 패키지 몸체(130) 타측에 있는 다른 그룹의 단자들, 즉, 제3, 제4 및 제6 단자(123, 124, 126) 중에 칩 실장 영역(127)과 연결되어 있지 않은 더미 단자인 제6 단자(126)는 상기 패키지 몸체(130)의 외부에서 제3 단자(123) 및 제4 단자(124)의 폭보다 작은 폭을 갖는 것이 바람직하다.
도 8에 잘 도시된 바와 같이, 상기 리드프레임(120)의 단자들 각각은 상기 칩 영역(127)과 동일 높이에 있는 상부 평탄부(1202)와, 상기 패키지 몸체(130)의 저면을 통해 노출되는 하부 평탄부(1204)와, 상기 패키지 몸체(130) 내에서 상기 상부 평탄부(1202)와 상기 하부 평탄부(1204) 사이를 잇도록 경사진 연결부(1203)를 포함한다. 이러한 구조는 단자들(121, 122, 123, 124, 125, 126; 도 7 참조) 각각이 패키지 몸체(130) 내에서 절곡된 상태로 패키지 몸체(130)의 저면을 통해 외부로 노출되어 이루어진다. 패키지 몸체(130)를 플라스틱으로 성형할 때, 미리 절곡이 이루어진 단자의 부분이 플라스틱 수지에 의해 봉지되도록 함으로써, 전술한 구조가 만들어질 수 있다.
도 7 내지 도 9를 다시 참조하면, 상기 리드프레임(120)은 상기 리드프레임(120)을 기준으로 상기 패키지 몸체(130)의 상하를 연결시키도록 형성된 연결 구멍(1202a)들을 포함한다. 상기 연결 구멍(1202a)들은 상기 제1, 제2, 제3, 제4, 제5 단자(121, 122, 123, 124, 125)의 상부 평탄부(1202)에 형성되는 것이 좋다.
또한, 상기 리드프레임(120)은 모서리, 특히, 칩 영역(127)의 양 측면 모서리에 오목하게 형성된 연결 홈(1274)들을 포함한다. 이 연결 홈(1274)들은, 전술한 연결 구멍과 함께, 패키지 몸체(130)의 상부와 하부를 연결하여, 리드프레임(120)이 보다 더 견고하게 패키지 몸체(130)에 지지될 수 있도록 해준다.
도 10은 도 7 내지 도 9에 도시된 발광다이오드 패키지가 인쇄회로기판 상에 장착되어 형성된 발광 모듈을 도시한 평면도이고, 도 11a 및 도 11b는 도 4에 도시된 인쇄회로기판에 적합한 랜드 패턴의 예들을 설명하기 위한 도면이다
도 10에 도시된 발광 모듈은 발광다이오드 패키지(11)가 장착되는 인쇄회로기판(12)를 포함한다.
상기 인쇄회로기판(12)은 발광다이오드 패키지(11)가 장착되는 상면에 형성된 제1 랜드패턴(12-1), 제2 랜드 패턴(12-2) 및 제3 랜드 패턴(12-3)을 포함한다. 상기 제1 랜드패턴(12-1), 제2 랜드패턴(12-2) 및 제3 랜드패턴(12-3)이 나란하게 형성된다. 상기 제2 랜드패턴(12-2)은 상기 제1 랜드패턴(12-1)과 상기 제3 랜드패턴(12-3) 사이에 위치한다.
본 실시예에 있어서, 상기 제1 랜드패턴(12-1)에는 발광다이오드 패키지(11)의 서로 대향하는 두 단자인 제1 단자(121)와 상기 제3 단자(123)가 본딩되고, 상기 제3 랜드패턴(12-3)에는 서로 대향하는 다른 두 상기 제2 단자(122)와 상기 제4 단자(124)가 본딩된다. 상기 제1 랜드패턴(12-1)과 상기 제3 랜드패턴(12-3)은 동일 극성을 가지며, 상기 제1, 제2, 제3, 제4 단자(121, 122, 123, 124)는 동일 극성으로 상기 제1 랜드패턴(12-1)과 상기 제3 랜드패턴(12-3)에 전기적으로 연결된다.
상기 2 랜드패턴(12-2)에는 상기 제1, 제2, 제3, 제4 단자(121, 122, 123, 124)와 분리되어 있는 중간의 제5 단자(125)와 제6 단자(126)가 본딩된다. 앞에서 설명한 바와 같이, 상기 제5 단자(125)와 상기 제6 단자(126)는 분리되어 있고, 상기 제5 단자(125)는 발광다이오드 칩(110)과 직접 전기적으로 연결되지 않는 더미 단자이다.
상기 제1 랜드패턴(12-1)은 제1 단자(121)의 노출부가 본딩되는 앞부분(12-1a)의 폭이 제3 단자(123)의 노출부가 본딩되는 뒷부분(12-1b)의 폭과 같고, 상기 제3 랜드패턴(2-3)도 상기 제2 단자(22)의 노출부가 본딩되는 앞부분(2-3a)의 폭이 상기 제4 단자(24)의 노출부가 본딩되는 뒷부분(2-3b)의 폭과 같다.
상기 제2 랜드패턴(2-2)은, 도 11a와 같이 앞부분(12-2a)과 뒷부분(12-2b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 11b와 같이 앞부분(12-2a)과 뒷부분(12-2b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제2 랜드패턴(12-2)의 뒷부분(12-2b)이 더미 단자인 제6 단자(26)에 본딩되므로, 앞부분(12-2a)과 뒷부분(12-2b)이 서로 연결되어 있다 하더라도 쇼트는 발생하지 않는다.
상기 제1 랜드패턴(12-1)은, 도 11a와 같이 앞부분(12-1a)과 뒷부분(12-1b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 11b와 같이 앞부분(12-1a)과 뒷부분(12-1b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제1 랜드패턴(12-1)의 앞부분(12-1a)과 뒷부분(12-1b)에 본딩되는 제1 단자(121)와 제3 단자(123)가 동일 극성을 가지므로, 상기 앞부분(12-1a)과 뒷부분(12-1b)의 연결 여하에 상관 없이 쇼트는 발생하지 않는다.
상기 제3 랜드패턴(12-3)은, 도 11a와 같이 앞부분(12-3a)과 뒷부분(12-3b)이 서로 분리되어 있는 분리형 패턴일 수 있고, 반대로, 도 11b와 같이 앞부분(12-3a)과 뒷부분(12-3b)이 서로 연결되어 있는 일체형 패턴일 수 있다. 상기 제3 랜드패턴(12-3)의 앞부분(12-3a)과 뒷부분(12-3b)에 본딩되는 제2 단자(122)와 제4 단자(124)가 동일 극성을 가지므로, 상기 앞부분(12-3a)과 뒷부분(12-3b)의 연결 여하에 상관 없이 쇼트는 발생하지 않는다.
앞에서 설명한 바와 같이 다른 폭을 갖는 단자들을 구비한 리드프레임을 포함하는 발광다이오드 패키지를 인쇄회로기판에 대하여 리플로우 솔더링 장비를 이용하여 장착할 때, 리플로우 장비 내 영역별로 세팅 온도를 다르게 함으로써, 열 팽창 및 수축의 차이로 인한 불량을 없앨 수 있을 것이다. 예컨대, 가장 높은 온도 구간을 여러개의 영역(zone)들 중 가운데로 하여 수축율을 최소화하는 방식이 이용될 수 있다.

Claims (20)

  1. 발광다이오드 칩;
    상기 발광다이오드 칩이 실장되는 칩 영역을 갖는 리드프레임; 및
    상기 리드프레임을 지지하는 패키지 몸체를 포함하며,
    상기 리드프레임은 상기 칩 영역 일측에 위치한 제1 그룹의 단자들과 상기 칩 영역 타측에 위치한 제2 그룹의 단자들을 포함하고,
    상기 제1 그룹과 상기 제2 그룹 중 적어도 한 그룹의 단자들은, 적어도 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭과 상기 칩 영역과 분리된 단자의 폭이 서로 다른 것을 특징으로 하는 발광다이오드 패키지.
  2. 청구항 1에 있어서,
    상기 제1 그룹의 단자들은, 상기 패키지 몸체의 내부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 최대 폭보다 작은 것을 특징으로 하는 발광 다이오드 패키지.
  3. 청구항 2에 있어서,
    상기 제1 그룹의 단자들은, 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 폭보다 큰 것을 특징으로 하는 발광 다이오드 패키지.
  4. 청구항 2에 있어서,
    상기 제2 그룹의 단자들은, 상기 패키지 몸체의 내부에서, 상기 칩 영역과 연결된 단자의 폭이 상기 칩 영역과 분리된 단자의 폭보다 큰 것을 특징으로 하는 발광다이오드 패키지.
  5. 청구항 1에 있어서,
    상기 패키지 몸체의 내부에서, 상기 제1 그룹의 상기 칩 영역과 분리된 단자의 폭은 상기 제2 그룹의 상기 칩 영역과 분리된 단자의 폭보다 큰 것을 특징으로 하는 발광다이오드 패키지.
  6. 청구항 5에 있어서,
    상기 패키지 몸체의 외부에서, 상기 제1 그룹의 상기 칩 영역과 분리된 단자의 폭은 상기 제2 그룹의 상기 칩 영역과 분리된 단자의 폭과 같은 것을 특징으로 하는 발광다이오드 패키지.
  7. 청구항 1에 있어서, 상기 제1 그룹의 단자들 및 상기 제2 그룹의 단자들 각각은,
    상기 패키지 몸체 내에 있는 상부 평탄부와,
    상기 패키지 몸체의 저면을 통해 노출되는 하부 평탄부와,
    상기 패키지 몸체 내에서 상기 상부 평탄부와 상기 하부 평탄부 사이를 잇는 연결부를 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  8. 청구항 7에 있어서, 상기 리드프레임을 기준으로 상기 패키지 몸체의 상하가 연결되도록 상기 리드프레임에는 하나 이상의 연결 구멍이 형성된 것을 특징으로 하는 발광다이오드 패키지.
  9. 청구항 8에 있어서, 상기 연결 구멍은 상기 단자들 중 적어도 한 단자의 상부 평탄부에 형성된 것을 특징으로 하는 발광다이오드 패키지.
  10. 청구항 1에 있어서,
    상기 제1 그룹의 단자들은 상기 칩 영역의 일측으로부터 연장된 제1 단자 및 제2 단자와, 상기 칩 영역으로부터 분리되고 상기 제1 단자와 상기 제2 단자 사이에 위치하는 제5 단자를 포함하고,
    상기 제2 그룹의 단자들은 상기 칩 영역의 타측으로부터 연장된 제3 단자 및 제4 단자와, 상기 칩 영역으로부터 분리되고 상기 제3 단자와 상기 제4 단자 사이에 위치하는 제6 단자를 포함하며,
    상기 제5 단자는 상기 패키지 몸체의 내부에 상기 제1 단자 및 상기 제2 단자의 폭보다 큰 폭을 갖는 것을 특징으로 하는 발광다이오드 패키지.
  11. 청구항 10에 있어서, 상기 패키지 몸체의 내부에서 상기 제5 단자의 폭이 상기 제6 단자의 폭보다 큰 것을 특징으로 하는 발광다이오드 패키지.
  12. 청구항 10에 있어서, 상기 패키지 몸체의 외부에서, 상기 제1 단자의 폭 및 상기 제2 단자의 폭은 상기 제3 단자의 폭 및 상기 제4 단자의 폭과 같은 것을 특징으로 하는 발광다이오드 패키지.
  13. 청구항 10에 있어서, 상기 패키지 몸체의 내부에서, 상기 제1 단자의 폭 및 상기 제2 단자의 폭은 상기 제3 단자의 폭 및 상기 제4 단자의 폭과 같은 것을 특징으로 하는 발광다이오드 패키지.
  14. 청구항 10에 있어서, 상기 제1 단자, 상기 제2 단자 및 상기 제5 단자와, 상기 제3단자, 상기 제4 단자 및 상기 제6 단자는 상기 패키지 몸체의 서로 반대되는 측면을 지나 외부로 연장된 것을 특징으로 하는 발광다이오드 패키지.
  15. 청구항 10에 있어서, 상기 제1, 제2, 제3 및 제4 단자에 전기 접속되는 상기 발광다이오드 칩의 일 전극 극성과 상기 제5 단자에 전기 접속되는 상기 발광다이오드 칩의 타 전극 극성은 서로 반대되며, 상기 제6 단자는 더미 단자인 것을 특징으로 하는 발광다이오드 패키지.
  16. 청구항 10에 있어서, 상기 리드프레임은 상기 발광다이오드 칩의 얼라인먼트를 위한 컷아웃부를 더 포함하되, 상기 컷아웃부는 상기 칩 영역에 형성된 것을 특징으로 하는 발광다이오드 패키지.
  17. 인쇄회로기판; 및
    상기 인쇄회로기판 상에 실장되는 발광다이오드 패키지를 포함하고,
    상기 발광다이오드 패키지는,
    발광다이오드 칩;
    상기 발광다이오드 칩이 실장되는 칩 영역을 갖는 리드프레임; 및
    상기 리드프레임을 지지하는 패키지 몸체를 포함하며,
    상기 리드프레임은 상기 칩 영역 일측에 위치한 제1 그룹의 단자들과 상기 칩 영역 타측에 위치한 제2 그룹의 단자들을 포함하고,
    상기 제1 그룹과 상기 제2 그룹 중 적어도 한 그룹의 단자들은, 적어도 상기 패키지 몸체의 외부에서, 상기 칩 영역과 연결된 단자의 폭과 상기 칩 영역과 분리된 단자의 폭이 서로 다르고,
    상기 인쇄회로기판 상에는 상기 단자들이 본딩되는 랜드 패턴들이 상기 단자들의 폭들에 대응되는 폭들로 형성된 것을 특징으로 하는 발광모듈.
  18. 청구항 17에 있어서, 상기 제1 그룹의 단자들은 상기 칩 영역의 일측으로부터 연장된 제1 단자 및 제2 단자와, 상기 칩 영역으로부터 분리되고 상기 제1 단자와 상기 제2 단자 사이에 위치하는 제5 단자를 포함하고, 상기 제2 그룹의 단자들은 상기 칩 영역의 타측으로부터 연장된 제3 단자 및 제4 단자와, 상기 칩 영역으로부터 분리되고 상기 제3 단자와 상기 제4 단자 사이에 위치하는 제6 단자를 포함하며, 적어도 상기 패키지 몸체의 내부에서, 상기 제5 단자의 폭은 상기 제6 단자의 폭보다 큰 것을 특징으로 하는 발광모듈.
  19. 청구항 17에 있어서, 상기 인쇄회로기판이 부착되는 히트싱크를 더 포함하며, 상기 히트싱크는 상기 단자들의 발열량에 따라 방열핀 밀도가 다른 복수의 영역을 포함하는 것을 특징으로 하는 발광모듈.
  20. 청구항 17에 있어서, 상기 인쇄회로기판이 부착되는 히트싱크를 더 포함하며, 상기 히트싱크는 상기 제1, 제2, 제3 및 제4 단자 직하의 영역들의 방열핀 밀도가 상기 제5 단자 또는 상기 제6 단자 직하 영역의 방열핀 밀도보다 큰 것을 특징으로 하는 발광모듈.
KR1020120026663A 2011-10-27 2012-03-15 발광다이오드 패키지 및 이를 포함하는 발광모듈 KR101899464B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US13/567,776 US8823041B2 (en) 2011-10-27 2012-08-06 Light emitting diode package and light emitting module comprising the same
EP12844425.4A EP2771916A4 (en) 2011-10-27 2012-10-23 LIGHT EMITTING DIODE ASSEMBLY AND LIGHT EMITTING MODULE COMPRISING SAME
CN201610809359.2A CN106169532B (zh) 2011-10-27 2012-10-23 发光二极管封装件
PCT/KR2012/008726 WO2013062289A1 (en) 2011-10-27 2012-10-23 Light emitting diode package and light emitting module comprising the same
CN201280053160.1A CN104025320B (zh) 2011-10-27 2012-10-23 发光二极管封装件和包括该发光二极管封装件的发光模块
US14/310,782 US9172020B2 (en) 2011-10-27 2014-06-20 Light emitting diode package and light emitting module comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110110651 2011-10-27
KR20110110651 2011-10-27

Publications (2)

Publication Number Publication Date
KR20130046335A true KR20130046335A (ko) 2013-05-07
KR101899464B1 KR101899464B1 (ko) 2018-09-17

Family

ID=48171483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026663A KR101899464B1 (ko) 2011-10-27 2012-03-15 발광다이오드 패키지 및 이를 포함하는 발광모듈

Country Status (5)

Country Link
US (1) US8692282B2 (ko)
EP (1) EP2771916A4 (ko)
KR (1) KR101899464B1 (ko)
CN (2) CN104025320B (ko)
WO (1) WO2013062289A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200471491Y1 (ko) * 2013-06-19 2014-02-28 주식회사 케이비텍 조명효율과 방열성을 향상시키는 led모듈용 회로기판

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102033928B1 (ko) * 2012-09-13 2019-10-18 엘지이노텍 주식회사 발광 소자 및 조명 시스템
JP6603982B2 (ja) 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
KR101545926B1 (ko) 2013-11-27 2015-08-20 엘지디스플레이 주식회사 광원모듈 및 이를 포함하는 백라이트 유닛
DE102013224581A1 (de) 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112015006115T5 (de) * 2015-02-06 2017-12-14 Osram Opto Semiconductors Gmbh Leadframe und Chipgehäuse mit Leadframe
CN104795484A (zh) * 2015-04-09 2015-07-22 苏州君耀光电有限公司 一种改进型led支架
US9589871B2 (en) * 2015-04-13 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP6809442B2 (ja) * 2017-11-27 2021-01-06 Tdk株式会社 センサシステム、センサモジュールおよびセンサシステムの実装方法
KR102551746B1 (ko) * 2018-06-05 2023-07-07 삼성전자주식회사 광원모듈
TWI713237B (zh) * 2018-08-01 2020-12-11 大陸商光寶光電（常州）有限公司 發光二極體封裝結構
JP6975916B2 (ja) * 2018-08-09 2021-12-01 日亜化学工業株式会社 発光装置
KR20230162441A (ko) * 2022-05-20 2023-11-28 삼성전자주식회사 구동 회로 기판, 구동 회로 기판을 포함하는 전자 장치 및 전자 장치 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518692A (ja) 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
DE10255932A1 (de) 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US7692206B2 (en) 2002-12-06 2010-04-06 Cree, Inc. Composite leadframe LED package and method of making the same
JP2005116937A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
CN2715351Y (zh) * 2004-06-17 2005-08-03 光宝科技股份有限公司 功率型发光二极管封装模块及其支架
US7119422B2 (en) 2004-11-15 2006-10-10 Unity Opto Technology Co., Ltd. Solid-state semiconductor light emitting device
KR100616684B1 (ko) 2005-06-03 2006-08-28 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
JP2007158208A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法
US7365407B2 (en) 2006-05-01 2008-04-29 Avago Technologies General Ip Pte Ltd Light emitting diode package with direct leadframe heat dissipation
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
JP5431688B2 (ja) * 2007-06-29 2014-03-05 ソウル セミコンダクター カンパニー リミテッド マルチｌｅｄパッケージ
TWM329244U (en) * 2007-10-01 2008-03-21 Everlight Electronics Co Ltd Light emitting diode device
JP2009188187A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 電子部品及びその製造方法
JP2009246343A (ja) * 2008-03-11 2009-10-22 Rohm Co Ltd 半導体発光装置およびその製造方法
JP5464825B2 (ja) 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
KR100936223B1 (ko) * 2008-11-17 2010-01-11 송민훈 발광 다이오드 램프
KR20100063877A (ko) 2008-12-04 2010-06-14 서울반도체 주식회사 발광 소자
US8598602B2 (en) * 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
KR20100093950A (ko) 2009-02-17 2010-08-26 주식회사 루멘스 발광 소자 패키지
JP5471244B2 (ja) * 2009-09-29 2014-04-16 豊田合成株式会社 照明装置
US8269244B2 (en) * 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200471491Y1 (ko) * 2013-06-19 2014-02-28 주식회사 케이비텍 조명효율과 방열성을 향상시키는 led모듈용 회로기판

Also Published As

Publication number Publication date
CN106169532B (zh) 2018-07-06
EP2771916A1 (en) 2014-09-03
CN104025320A (zh) 2014-09-03
US20130105851A1 (en) 2013-05-02
KR101899464B1 (ko) 2018-09-17
CN104025320B (zh) 2016-10-12
EP2771916A4 (en) 2015-07-15
CN106169532A (zh) 2016-11-30
US8692282B2 (en) 2014-04-08
WO2013062289A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
KR20130046335A (ko) 발광다이오드 패키지 및 이를 포함하는 발광모듈
TWI382559B (zh) 發光二極體封裝總成
JP5933959B2 (ja) 半導体光学装置
WO2009131213A1 (ja) Ｌｅｄモジュールおよびそれを用いた照明器具
US9172020B2 (en) Light emitting diode package and light emitting module comprising the same
TWI514635B (zh) 發光二極體燈條及其製造方法
US9537019B2 (en) Semiconductor device
US9551479B2 (en) Method for producing an illuminant
US6940102B2 (en) Light-emitting diode and a method for its manufacture
US9041022B2 (en) Light emitting diode package and method for manufacturing the same
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
JP5389034B2 (ja) オプトエレクトロニクス部品を備えている配置構造
US9142528B2 (en) Semiconductor device with an interlocking structure
CN105990304A (zh) 芯片封装结构及其制造方法
KR20190065065A (ko) 자동차 전장용 이미지센서 패키지
US8003413B2 (en) Penetrating hole type LED chip package structure using a ceramic material as a substrate and method for manufacturing the same
JP2006156643A (ja) 表面実装型発光ダイオード
KR101146097B1 (ko) 발광소자 패키지 및 이를 구비하는 백라이트 모듈
JP2012004412A (ja) 発光装置及び照明装置
JP2007096035A (ja) 回路装置および回路実装体
US11575244B2 (en) Semiconductor laser device
KR101217949B1 (ko) 반사형 발광 다이오드
CN110959199B (zh) 光电子半导体器件和用于形成光电子半导体器件的方法
KR101733924B1 (ko) 칩 온 보드형 백라이트 유닛
KR101433249B1 (ko) 칩온보드형 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant