KR20130041924A - 태양전지의 제조 방법 및 제막 장치 - Google Patents

태양전지의 제조 방법 및 제막 장치 Download PDF

Info

Publication number
KR20130041924A
KR20130041924A KR1020137002657A KR20137002657A KR20130041924A KR 20130041924 A KR20130041924 A KR 20130041924A KR 1020137002657 A KR1020137002657 A KR 1020137002657A KR 20137002657 A KR20137002657 A KR 20137002657A KR 20130041924 A KR20130041924 A KR 20130041924A
Authority
KR
South Korea
Prior art keywords
solar cell
film
manufacturing
passivation film
annealing
Prior art date
Application number
KR1020137002657A
Other languages
English (en)
Other versions
KR101600588B1 (ko
Inventor
료 미타
미츠히토 타카하시
히로시 하시가미
타카시 무라카미
신타로 쓰키가타
타케노리 와타베
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130041924A publication Critical patent/KR20130041924A/ko
Application granted granted Critical
Publication of KR101600588B1 publication Critical patent/KR101600588B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

반도체 기판에 대하여, 전극 형성 공정 전에 어닐링 공정을 행하는 것을 특징으로 하는 태양전지의 제조 방법에 관한 것으로, 본 발명에 의하면, 이상과 같이 어닐링을 행함으로써 신뢰성 및 외관을 손상시키지 않고 태양전지의 전기 특성을 개선할 수 있다. 이 때문에, 높은 전기 특성과 신뢰성을 갖는 태양전지의 제조 방법에 널리 이용할 수 있다.

Description

태양전지의 제조 방법 및 제막 장치{METHOD FOR PRODUCING SOLAR CELL AND FILM-PRODUCING DEVICE}
본 발명은 태양전지의 제조 방법 및 제막 장치에 관한 것이다.
일반적으로 태양전지는 도 1에 도시하는 구조를 갖는다. 도 1에서, 1은 크기가 가로세로 100~150mm, 두께가 0.1~0.3mm의 판 형상이고, 또한, 다결정이나 단결정 실리콘 등으로 이루어지고, 보론 등의 p형 불순물이 도핑된 p형의 반도체 기판이다. 이 기판에, 인 등의 n형 불순물을 도핑하여 n형 확산층(2)을 형성하여, SiN(질화실리콘) 등의 반사방지막(3)을 붙이고, 스크린인쇄법을 사용하여, 이면에 도전성 알루미늄 페이스트를 인쇄한 후, 건조·소성함으로써 이면 전극(6)과 BSF(Back Surface Field)층(4)을 동시에 형성하고, 표면에 도전성 은 페이스트를 인쇄 후, 건조하고 소성하여, 집전극(5)을 형성함으로써 제조된다. 또한, 이하, 태양전지의 수광면측이 되는 기판의 면을 앞면(표면), 수광면측과 반대측이 되는 기판의 면을 뒷면(이면)으로 한다.
상기한 바와 같이, 태양전지는 앞면에서의 광의 입사손실을 저감시키기 위하여, 표면반사를 억제하는 반사방지막으로서 SiN 등의 박막이 형성되어 있다. 이 박막 형성 공정에서는 광반사 방지를 위한 박막 형성과 동시에 실리콘 기판의 패시베이션 효과가 확인되었다. 이 패시베이션에 의하면, 실리콘 기판의 계면준위 밀도를 줄일 수 있으므로, 태양전지의 전기 특성을 높이는 효과가 있는 것으로 알려져 있다. 이하, 이러한 태양전지 표면에 형성되는 박막을 패시베이션막이라 한다.
상기한 바와 같은 반사방지막에 의한 태양전지의 패시베이션 효과를 촉진시키기 위하여, 다결정 실리콘 태양전지의 SiN 반사 방지막을 형성하는 CVD 장치에 있어서, 다결정 실리콘 기판 위에 SiN 반사 방지막을 형성한 후에, CVD의 프로세스 온도로 유지, 또는 CVD 온도의 프로세스 온도 이상으로 가열하는 가열실을 구비하는 것과 같은 장치가 검토되고 있다(예를 들면, 특허문헌 1: 일본 특개 2008-306141호 공보 참조). 그러나, 이러한 방법으로 가열함으로써 촉진되는 패시베이션의 효과는 다결정 실리콘 태양전지 내부의 댕글링 본드나 입계의 불순물에 대한 것이라고 생각되어 왔다.
그래서, 패시베이션의 효과를 더욱 높이는 것이 요망되었다.
일본 특개 2008-306141호 공보
(발명의 개요)
(발명이 해결하고자 하는 과제)
따라서, 본 발명은 신뢰성 및 외관을 손상시키지 않고, 높은 전기 특성을 갖는 태양전지의 제조 방법 및 제막 장치를 제공하는 것을 목적으로 한다.
본 발명자들은 상기 목적을 달성하기 위하여 예의 검토를 행한 결과, 패시베이션막을 형성한 후, 어닐링을 행함으로써, 패시베이션막에 의한 패시베이션의 효과를, 표면의 계면준위 밀도의 저감이나 단결정 실리콘 태양전지 내부의 재결합 사이트의 저감으로 확대하여, 더욱 태양전지의 직렬저항도 저감시킬 수 있어, 태양전지의 전기 특성을 높일 수 있는 것을 발견하고 본 발명을 이루게 되었다.
따라서, 본 발명은 하기의 태양전지의 제조 방법 및 제막 장치를 제공한다.
[1] 반도체 기판에 대하여, 반사방지막겸 패시베이션막을 형성한 후, 전극 형성 공정 전에 어닐링 공정을 행하는 것을 특징으로 하는 태양전지의 제조 방법.
[2] 반도체 기판에 대한 확산층 형성 공정과 전극 소성 공정의 어느 하나 혹은 양쪽 공정을 포함하는 것을 특징으로 하는 [1] 기재의 태양전지의 제조 방법.
[3] 반도체 기판에 대하여 확산층을 형성하고, 이어서 확산층 위에 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하고, 그 후 전극 소성 공정을 포함하는 전극 형성 공정을 행하는 [1] 또는 [2] 기재의 태양전지의 제조 방법.
[4] 반도체 기판이 p형이며, 수광면측에 n형 확산층을 형성하고, 그 위에 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하도록 한 [3] 기재의 태양전지의 제조 방법.
[5] 반도체 기판이 n형이며, 수광면측에 p형 확산층을 형성함과 아울러, 수광면과 반대면측에 n형 확산층을 형성하고, 상기 양쪽 확산층 위에 각각 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하도록 한 [3] 기재의 태양전지의 제조 방법.
[6] 상기 패시베이션막이 MgF2, SiO2, Al2O3, SiO, SiN, TiO2, Ta2O5, ZnS 중 어느 하는 혹은 그것들의 적층인 것을 특징으로 하는 [3]~[5] 중 어느 하난에 기재된 태양전지의 제조 방법.
[7] 상기 어닐링 공정을 200℃ 이상 1000℃ 이하에서 행하는 것을 특징으로 하는 [1]~[6] 중 어느 하나에 기재된 태양전지의 제조 방법.
[8] 상기 어닐링 공정의 처리시간이 10초 이상 90분 이하인 것을 특징으로 하는 [1]~[7] 중 어느 하나에 기재된 태양전지의 제조 방법.
[9] 상기 어닐링 공정을 공기, H2, N2, O2, Ar 중 어느 하나 혹은 그것들의 혼합 분위기 중에서 행하는 것을 특징으로 하는 [1]~[8] 중 어느 하나에 기재된 태양전지의 제조 방법.
[10] 패시베이션막을 형성하는 제막 장치에 있어서, 상기 패시베이션막 형성 후에, 더욱 계속해서 어닐링 공정을 행할 수 있는 가열실을 구비하는 것을 특징으로 하는 제막 장치.
본 발명에 의하면, 이상과 같이 어닐링을 행함으로써 신뢰성 및 외관을 손상시키지 않고 태양전지의 전기 특성을 개선할 수 있다. 이 때문에, 높은 전기 특성과 신뢰성을 갖는 태양전지의 제조 방법에 널리 이용할 수 있다.
도 1은 이면이 전체면 전극으로 덮여 있는 태양전지의 1 예를 도시하는 단면도.
도 2는 이면 패시베이션형 태양전지의 1 예를 도시하는 단면도.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시형태를 상세하게 설명한다. 그러나, 본 발명은 하기 설명과 아울러 광범위한 다른 실시형태에서 실시하는 것이 가능하고, 본 발명의 범위는 하기에 제한되는 것은 아니며, 특허청구범위에 기재된 것이다. 또한 도면은 원치수에 비례하여 도시되어 있지 않다. 본 발명의 설명이나 이해를 보다 명료하게 하기 위하여, 관련 부재에 따라서는 치수가 확대되어 있고, 또한 중요하지 않은 부분에 대해서는 도시되어 있지 않다.
전술한 바와 같이 도 1은 태양전지의 일반적인 구조를 도시하는 단면도이다. 도 1에서, 1은 반도체 기판, 2는 확산영역, 3은 반사방지막겸 패시베이션막, 4는 BSF층, 5는 표면 전극, 6은 이면 전극을 나타낸다.
여기에서, 도 1에 도시하는 태양전지의 제조 공정을 설명한다. 우선, 반도체 기판(1)을 준비한다. 이 반도체 기판(1)은 단결정 또는 다결정 실리콘 등으로 이루어지고, p형, n형 어느 것이어도 된다. 반도체 기판(1)은 보론 등의 p형의 반도체 불순물을 포함하고, 비저항은 0.1~4.0Ω·cm의 p형 실리콘 기판을 사용할 수 있는 경우가 많다.
이하, p형 실리콘 기판을 사용한 태양전지의 제조 방법을 예로 들어 설명한다. 반도체 기판의 크기는 가로세로 100~150mm, 두께는 0.05~0.30mm의 판 형상의 것을 적합하게 사용할 수 있다. 그리고, 태양전지의 수광면이 되는 p형 실리콘 기판의 표면에, 예를 들면, 산성 용액 중에 침지하여 슬라이스 등에 의한 표면의 데미지를 제거하고나서, 또한 알칼리 용액으로 화학 에칭하고 세정, 건조함으로써 텍스처라고 불리는 요철구조를 형성한다. 요철구조는 태양전지 수광면에서 광의 다중반사를 생기게 한다. 그 때문에 요철구조를 형성함으로써, 실효적으로 반사율이 저감되어, 변환효율이 향상된다.
그 후, 예를 들면, POCl3 등을 포함하는, 약 850℃ 이상의 고온 가스 중에 p형 실리콘 기판을 설치하고, p형 실리콘 기판의 전체면에 인 등의 n형 불순물 원소를 확산시키는 열확산법에 의해, 시트저항이 30~300Ω/□ 정도의 n형 확산층(2)을 앞면에 형성한다. 또한, n형 확산층을 열확산법에 의해 형성하는 경우에는, p형 실리콘 기판의 양면 및 단면에도 n형 확산층이 형성되는 경우가 있지만, 이 경우에는, 필요한 n형 확산층의 앞면을 내산성 수지로 피복한 p형 실리콘 기판을 불질산 용액 중에 침지함으로써, 불필요한 n형 확산층을 제거할 수 있다. 그 후, 예를 들면, 희석한 불산 용액 등의 약품에 침지시킴으로써, 확산시에 반도체 기판의 표면에 형성된 유리층을 제거하고, 순수로 세정한다.
또한 상기 p형 실리콘 기판의 앞면측에 반사방지막겸 패시베이션막(3)을 형성한다. 이 반사방지막겸 패시베이션막(3)은, 예를 들면, SiN 등으로 이루어지고, 예를 들면, SiH4와 NH3의 혼합 가스를 N2로 희석하고, 글로우 방전 분해하여 플라즈마화시켜 퇴적시키는 플라즈마 CVD법 등으로 형성된다. 이 반사방지막겸 패시베이션막은 p형 실리콘 기판과의 굴절률차 등을 고려하여, 굴절률이 1.8~2.3 정도가 되도록 형성되고, 두께 500~1000Å 정도의 두께로 형성되고, p형 실리콘 기판의 표면에서 광이 반사하는 것을 방지하여, p형 실리콘 기판 내에 광을 유효하게 받아들이기 위하여 설치한다. 또한 이 SiN은 형성시에 n형 확산층에 대하여 패시베이션 효과가 있는 패시베이션막으로서도 기능하여, 반사방지의 기능과 아울러 태양전지의 전기 특성을 향상시키는 효과가 있다.
다음에 뒷면에, 예를 들면, 알루미늄과 유리 프리트와 바니시 등을 포함하는 도전성 페이스트를 스크린 인쇄하고, 건조시킨다. 그런 뒤, 앞면에, 예를 들면, 은과 유리 프리트와 바니시 등을 포함하는 도전성 페이스트를 스크린 인쇄하고, 건조시킨다. 이 다음, 각 전극용 페이스트를 500~950℃ 정도의 온도로 소성함으로써 BSF층(4)과 표면 전극(5)과 이면 전극(6)을 형성한다. 여기에서는 전극 형성의 방법으로서 스크린 인쇄법을 예로 들어 설명했지만, 증착, 스퍼터링 등에서도 전극을 형성할 수 있다.
상기한 바와 같은 전형적인 결정 실리콘 태양전지의 제조 방법에서는, 앞면의 계면준위 밀도나 반도체 기판 내부의 재결합 사이트가 충분히 저감되지 않은 채이기 때문에, 높은 전기 특성을 갖는 태양전지가 얻어지지 않는다. 본 발명에 따른 태양전지의 제조 방법은, 예를 들면, 상기 플라즈마 CVD법에 의한 SiN막 형성 공정 후에, 공기, H2, N2, O2, Ar 중 어느 하나 혹은 그것들의 혼합 분위기 중에서, 200℃ 이상 1000℃ 이하의 온도에서, 30초 이상 60분 이하의 어닐링 처리를 행하는 공정을 설치함으로써, 상기 태양전지의 전기 특성을 높이는 것을 특징으로 한다. 이러한 어닐링 공정에 의한 전기 특성의 향상은 이하의 이유에 의한 것이다.
전형적인 결정 실리콘 태양전지의 경우, 반도체 기판의 벌크나 표면에는, 중금속 불순물(Cu, Fe 등)이나 산소, 탄소 등의 미량의 불순물이 원인인 결정 결함이나, 댕글링 본드 등의 재결합 사이트가 많이 존재한다. 이 때문에, 광이 입사하여 발생한 캐리어가 재결합해 버려, 결정 실리콘 태양전지의 라이프 타임이 짧아진다. 그 결과, 태양전지의 전기 특성을 높게 할 수 없다. 여기에서, 전술한 바와 같이 태양전지를 어닐링 하면, 예를 들면, SiN막에 포함되는 수소가 표면의 댕글링 본드를 종단하여 계면준위 밀도가 작아지는 패시베이션 효과와, n형 확산층을 형성할 때에 도입된 인 등에 중금속을 포획시키는 게터링 효과가 촉진되어, 결정 실리콘 태양전지의 라이프 타임이 길어지고, 그 결과, 태양전지의 전기 특성을 높게 할 수 있다. 또한 한번 어닐링 하여 SiN막 중의 수소가 감소함으로써 SiN막의 조성이 변화되어, 결과적으로 SiN막에 포함되는 정전하의 양이 증대하거나, SiN막의 변질에 의해 은 전극이 Si와 컨택트를 형성하기 쉬워지기 때문에, 태양전지의 직렬저항의 저감도 가능하게 된다. 이것들은 다결정 실리콘 태양전지뿐만 아니라 단결정 실리콘 태양전지에도 유효한 현상이다. 이것에 의해, 신뢰성 및 외관을 손상시키지 않고, 높은 전기 특성을 갖는 태양전지를 제조할 수 있다.
본 발명에 따른 태양전지의 제조 방법에서는, 어닐링 온도가 지나치게 높으면 게터링 사이트로부터 불순물의 재방출이 발생해 버린다. 또한 어닐링 온도가 지나치게 낮으면 H2에 의한 패시베이션 효과가 충분히 얻어지지 않는다. 보다 높은 패시베이션 효과와 게터링 효과를 얻을 수 있는 관점에서, 어닐링 온도는 200℃ 이상 1000℃ 이하가 바람직하고, 400℃ 이상 900℃ 이하가 보다 바람직하고, 500℃ 이상 850℃ 이하가 더욱 바람직하다.
본 발명에 따른 태양전지의 제조 방법에서는, 어닐링 시간이 지나치게 길면 게터링 사이트로부터 불순물의 재방출이나, 일단 종단된 댕글링 본드로부터의 수소의 탈리에 의한 패시베이션 효과의 악화가 발생해 버린다. 또한 어닐링 시간이 지나치게 짧으면, 게터링이나 패시베이션 효과가 충분하게 얻어지지 않는다. 보다 높은 패시베이션 효과와 게터링 효과를 얻을 수 있는 관점에서, 어닐링 시간은 10초 이상 90분 이하가 바람직하고, 20초 이상 50분 이하가 보다 바람직하고, 30초 이상 30분 이하가 더욱 바람직하다.
본 발명에 따른 태양전지의 제조 방법에서는, 어닐링 분위기에는 특별히 제한은 없지만, 환원 분위기 중에서 행하는 것이 바람직하다. 실리콘 기판 내부의 산소 석출을 막거나, H2에 의한 패시베이션 효과를 촉진하거나 할 수 있기 때문이다. 따라서, 구체적으로는, 보다 높은 패시베이션 효과와 게터링 효과가 얻어지는 관점에서, 어닐링 분위기는 공기, H2, N2, O2, Ar 중 어느 하나 혹은 그것들의 혼합 분위기 중이 바람직하고, H2, N2, Ar 중 어느 하나 혹은 그것들의 혼합 분위기 중이 보다 바람직하고, H2, N2의 어느 하나 혹은 그것들의 혼합 분위기 중이 더욱 바람직하다.
본 발명에 따른 태양전지의 제조 방법에서는, 반사방지막 내지 패시베이션막에는 특별히 제한은 없다. 예를 들면, MgF2, SiO2, Al2O3, SiO, SiN, TiO2, Ta2O5, ZnS 중 어느 하나 혹은 그것들의 적층 등, 여러 패시베이션막을 사용하는 것이 가능하다. 또한 상기와 같은 패시베이션막의 조성은 화학량론적으로 한정되는 것이 아니고, 원자의 비율은 어떠한 값을 취해도 된다.
본 발명에 따른 태양전지의 제조 방법에서는, 어닐링의 프로필에 특별히 제한은 없다. 예를 들면, 제 1 단계로서 600~900℃, 예를 들면, 850℃의 온도에서 10초~5분, 예를 들면, 30초의 어닐링을 행하고, 또한 제 2 단계로서 200~600℃, 예를 들면, 500℃의 온도에서 30초~10분, 예를 들면, 5분의 어닐링을 행해도 된다. 이 경우, 제 1 단계에서 댕글링 본드의 종단에 의해 패시베이션 효과가 촉진되고, 또한 제 2 단계에서 불순물의 재방출을 억제하면서 게터링 효과가 촉진된다. 추가로 제 3 단계 이후의 어닐링을 부가해도 된다. 이것에 의해, 높은 전기 특성을 갖는 태양전지를 제조할 수 있다.
본 발명에 따른 태양전지의 제조 방법에 있어서의 어닐링 공정의 어닐링 방법에 특별히 제한은 없다. 예를 들면, 램프 히터를 사용한 연속식 어닐링로 또는 뱃치식 횡형로 등, 어느 방식을 사용해도 된다. 또한 상기와 같은 복수 단계의 어닐링의 경우에는, 하나의 공정에서 행해질 필요는 없다. 제 1 단계 어닐링과 제 2 단계 이후의 어닐링을 나누어서 행해도 된다. 그 경우, 장치는 동일해도 별개이어도 된다.
본 발명에 따른 태양전지의 제조 방법에 있어서의 어닐링 공정에서는, 어닐링 공정을 행하는 단계에 특별히 제한은 없지만, 확산층 형성 후가 바람직하고, 반사방지막 내지 패시베이션막 형성 후가 보다 바람직하다. 확산층 형성 후는 게터링 사이트가 증가하기 때문에 어닐링에 의한 게터링 효과가 보다 촉진되기 때문이며, 패시베이션막 형성 후는 댕글링 본드의 종단에 의한 어닐링에 의한 패시베이션 효과가 보다 촉진되어, 패시베이션막으로의 전하의 양이 더 증대하거나, 은 전극이 Si 기판과 컨택을 형성하기 쉬워지거나 하기 때문에, 태양전지의 직렬저항의 저감도 가능하게 되기 때문이다.
본 발명에 따른 태양전지의 제조 방법에 있어서의 어닐링 공정은, 패시베이션막 제막 장치에서의 패시베이션막 형성 후에, 계속해서 동 장치 내에서 행해도 된다. 이 경우, 어닐링용에 추가로 다른 장치를 설치할 필요가 없는데다, 상기한 바와 같이 어닐링 공정의 효과가 최대한 발휘된다고 하는 이점이 있다. 이 경우의 어닐링 공정은 제막 장치의 제막실의 뒤에 가열실을 설치하고 그곳에서 행해도 되고, 제막실 내에서 제막 후에 이어서 행해도 된다. 또한 이 경우의 제막 장치는 CVD나 PVD의 어느 것이어도 된다.
본 발명에 따른 태양전지의 제조 방법에서는, 반도체 기판의 도전형은 p형, n형의 어느 쪽이어도 좋다. 이면이 전체면 전극으로 덮여 있는 태양전지를 제조하는 방법은, 예를 들면, 상기한 바와 같지만, 이면을 패시베이트 한 태양전지에도 본 발명은 적용할 수 있다. 일례로서 n형 실리콘 기판을 사용하여 태양전지를 제조하는 방법을 이하에 나타낸다. 그러나, 본 발명은 하기 설명에 더하여 광범위한 다른 실시형태에서 실시하는 것이 가능하고, 본 발명의 범위는 하기에 제한되는 것은 아니며, 특허청구범위에 기재되는 것이다.
도 2는 이면 패시베이션형의 태양전지의 일반적인 구조를 도시하는 단면도이다. 도 2에 있어서, 7은 반도체 기판, 8, 9는 확산영역, 10, 11은 반사방지막겸 패시베이션막, 12는 표면 전극, 13은 이면 전극을 나타낸다.
여기에서, 도 2에 도시하는 태양전지의 제조 공정을 설명한다. 반도체 기판(7)으로서는 인 등의 n형의 반도체 불순물을 포함하고, 비저항은 0.1~4.0Ω·cm의 n형 실리콘 기판이 사용되는 경우가 많고, 이 n형 실리콘 기판은 단결정 또는 다결정 실리콘 등 어느 것이어도 좋다. 크기는 가로세로 100~150mm, 두께는 0.05~0.30mm의 판 형상의 것이 적합하게 사용된다. 그리고, 태양전지의 수광면이 되는 n형 실리콘 기판의 표면에, 예를 들면, 산성 용액 중에 침지하여 슬라이스 등에 의한 표면의 데미지를 제거하고나서, 또한 알칼리 용액으로 화학 에칭하고 세정, 건조함으로써 텍스처라고 불리는 요철구조를 형성한다.
그 후, 예를 들면, n형 실리콘 기판의 뒷면에만 상기 플라즈마 CVD법에 의해 SiN 등으로 마스크를 형성하고, BBr3 등을 포함하는, 약 800℃ 이상의 고온 가스 중에 n형 실리콘 기판을 설치하고, n형 실리콘 기판의 앞면에만 보론 등의 p형 불순물원소를 확산시키는 열확산법에 의해, 시트저항이 30~300Ω/□ 정도의 p형 확산층(8)을 앞면에 형성한다. 다음에 n형 실리콘 기판을, 예를 들면, 불산 용액 중에 침지시켜, SiN과 확산시에 n형 실리콘 기판의 표면에 형성된 유리층을 에칭 제거한다. 그런 뒤, 앞면의 p형 확산층 위에만 상기 플라즈마 CVD법에 의해 SiN 등으로 마스크를 형성하고, POCl3 등을 포함하는, 약 800℃ 이상의 고온 가스 중에 n형 실리콘 기판을 설치하고, n형 실리콘 기판의 뒷면에만 인 등의 n형 불순물 원소를 확산시키는 열확산법에 의해, 시트저항이 30~300Ω/□ 정도의 n형 확산층(9)을 뒷면에 형성한다. 계속하고, n형 실리콘 기판을 다시 불산 용액 중에 침지시켜, SiN과 확산시에 n형 실리콘 기판의 표면에 형성된 유리층을 에칭 제거한다.
또한 상기 n형 실리콘 기판의 앞면에 반사방지막겸 패시베이션막(10)을 형성한다. 이 반사방지막겸 패시베이션막은, 예를 들면, SiN 등으로 이루어지고, 예를 들면, SiH4와 NH3와의 혼합 가스를 N2로 희석하고, 글로우 방전 분해로 플라즈마화시켜 퇴적시키는 플라즈마 CVD법 등으로 형성된다. 이 반사방지막겸 패시베이션막은, n형 실리콘 기판과의 굴절률차 등을 고려하여, 굴절률이 1.8~2.3 정도가 되도록 형성되고, 500~1000Å 정도의 두께로 형성되고, n형 실리콘 기판의 표면에서 광이 반사되는 것을 방지하여, n형 실리콘 기판 내에 광을 유효하게 받아들이기 위해서 설치한다. 또한 이 SiN은 형성시에 p형 확산층에 대하여 패시베이션 효과가 있는 패시베이션막으로서도 기능하여, 반사방지의 기능과 아울러 태양전지의 전기 특성을 향상시키는 효과가 있다. 여기에서는 반사방지막겸 패시베이션막으로서 SiN을 예로 들어 설명했지만, 전술한 바와 같이, MgF2, SiO2, Al2O3, SiO, SiN, TiO2, Ta2O5, ZnS 중 어느 하나 혹은 그것들의 적층이어도 상관없다.
계속해서, 상기 n형 실리콘 기판의 뒷면에 반사방지막겸 패시베이션막(11)을 형성한다. 이 반사방지막겸 패시베이션막은, 예를 들면, SiN 등으로 이루어지고, 예를 들면, SiH4와 NH3의 혼합 가스를 N2로 희석하고, 글로우 방전 분해로 플라즈마화시켜 퇴적시키는 플라즈마 CVD법 등으로 형성된다. 이 반사방지막겸 패시베이션막은, n형 확산층에 주는 패시베이션 효과 등을 주로 고려하여, 굴절률이 1.7~2.4 정도가 되도록 형성되고, 500~3000Å 정도의 두께로 형성되고, n형 확산층에 대하여 패시베이션 효과가 있는 패시베이션막으로서 주로 기능하고, 반사방지의 기능과 아울러 태양전지의 전기 특성을 향상시키는 효과가 있다. 여기에서는 반사방지막겸 패시베이션막으로서 SiN을 예로 들어 설명했지만, 전술한 바와 같이, MgF2, SiO2, Al2O3, SiO, SiN, TiO2, Ta2O5, ZnS 중 어느 하나 혹은 그것들의 적층이어도 상관없다. 또한 여기에서는 앞면의 반사방지막겸 패시베이션막을 먼저 형성하고, 그 후에 계속해서 뒷면의 반사방지막겸 패시베이션막을 형성하는 방법을 예로 들어 설명했지만, 반사방지막겸 패시베이션막의 형성 순서는 뒷면이 먼저, 앞면이 나중이어도 상관없다.
이와 같이, 상기 앞면과 뒷면의 반사방지막겸 패시베이션막을 형성한 후, 상기한 방법으로 어닐링 처리를 행한다.
다음에 뒷면에, 예를 들면, 은과 유리 프리트와 바니시 등을 포함하는 도전성 페이스트를 스크린인쇄 하고, 건조시킨다. 그런 뒤, 앞면에, 예를 들면, 은과 유리 프리트와 바니시 등을 포함하는 도전성 페이스트를 스크린인쇄 하고, 건조시킨다. 이 후, 각 전극용 페이스트를 500~950℃ 정도의 온도로 소성함으로써 표면 전극(12)과 이면 전극(13)을 형성한다. 여기에서는 전극 형성의 방법으로서 스크린 인쇄법을 예로 들어 설명했지만, 증착, 스퍼터링 등이어도 전극을 형성할 수 있다.
상기한 바와 같은 n형 실리콘 기판을 사용한 결정 실리콘 태양전지의 제조 방법에서는, 패시베이션막이 패시베이트 하려고 하는 계면준위 밀도가 높은 확산층이 앞면/뒷면 양면에 있기 때문에, 예를 들면, 반사방지막겸 패시베이션막 형성 후에 본 발명과 같은 어닐링 공정을 부가하는 것에 의한 전기 특성 향상 효과는 p형 실리콘 기판을 사용한 경우보다도 높다.
(실시예)
이하, 실시예와 비교예를 제시하여, 본 발명을 구체적으로 설명하는데 본 발명은 하기의 실시예에 제한되는 것은 아니다.
[실시예, 비교예]
보론이 도핑되고, 두께 0.2mm로 슬라이스 하여 제작된 비저항이 약 1Ω·cm의 p형의 단결정 실리콘으로 이루어지는 p형 실리콘 기판에 외경 가공을 행함으로써 1변 15cm의 정방형의 판 형상으로 했다. 그리고, 이 p형 실리콘 기판을 불질산 용액 중에 15초간 침지시켜 데미지 에칭하고, 또한 2질량%의 KOH와 2질량%의 IPA를 포함하는 70℃의 용액으로 5분간 화학 에칭한 후에 순수로 세정하고, 건조시킴으로써 p형 실리콘 기판 표면에 텍스처 구조를 형성했다. 다음에 이 p형 실리콘 기판에 대하여, POCl3 가스 분위기 중에서, 870℃의 온도에서 30분간의 조건으로 열확산법에 의해, p형 실리콘 기판에 n층을 형성했다. 여기에서, n층의 시트저항은 약 40Ω/□, 깊이는 0.4㎛이었다. 그리고, n층 위에 내산성 수지를 형성한 후에, p형 실리콘 기판을 불질산 용액 중에 10초간 침지함으로써, 내산성 수지가 형성되어 있지 않은 부분의 n층을 제거했다. 그 후, 내산성 수지를 제거함으로써, p형 실리콘 기판의 표면에만 n층을 형성했다. 계속해서, SiH4와 NH3, N2를 사용한 플라즈마 CVD법에 의해, p형 실리콘 기판의 n층이 형성되어 있는 표면 위에, 반사방지막겸 패시베이션막이 되는 SiN막을 두께 1000Å으로 형성했다.
그 후, 이 p형 실리콘 기판에 대하여, 뱃치식 횡형로에서 N2 분위기 중에서, 600℃의 온도에서 10분간의 조건으로 어닐링 처리를 행한 수준(실시예)과, 동 어닐링 처리를 행하지 않은 수준(비교예)으로 나누었다. 다음에 양쪽 수준의 p형 실리콘 기판의 뒷면에, 도전성 알루미늄 페이스트를 인쇄하고, 150℃로 건조시켰다. 그 후, 양쪽 수준의 p형 실리콘 기판에 대하여, 뱃치식 횡형로에서 앞면에 스크린인쇄법을 사용하고, 도전성 은 페이스트를 사용하여 집전극을 형성하고, 150℃로 건조시켰다. 그 후, 소성로에 지금까지의 처리가 끝난 기판을 투입함으로서, 최고 온도 800℃로 도전성 페이스트를 소성하여 전극을 형성하는 것으로 태양전지를 제작했다. 이들 태양전지의 전기 특성을 측정했다.
표 1에 상기 방법으로 실시예와 비교예 각각 10매씩의 태양전지를 제작했을 때의 태양전지의 전기 특성의 평균을 나타낸다.
Figure pct00001
표 1에 나타내는 바와 같이, 본 발명에 의한 어닐링을 사용함으로써 비교예와 비교하면 태양전지의 전기 특성의 상승을 예상할 수 있다(변환효율의 절대값으로서 0.5%).
1 반도체 기판
2 확산영역
3 반사방지막겸 패시베이션막
4 BSF층
5 표면 전극
6 이면 전극
7 반도체 기판
8 확산영역
9 확산영역
10 반사방지막겸 패시베이션막
11 반사방지막겸 패시베이션막
12 표면 전극
13 이면 전극

Claims (10)

  1. 반도체 기판에 대하여, 반사방지막겸 패시베이션막을 형성한 후, 전극 형성 공정 전에 어닐링 공정을 행하는 것을 특징으로 하는 태양전지의 제조 방법.
  2. 제 1 항에 있어서, 반도체 기판에 대한 확산층 형성 공정과 전극 소성 공정의 어느 하나 혹은 양쪽 공정을 포함하는 것을 특징으로 하는 태양전지의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 반도체 기판에 대하여 확산층을 형성하고, 이어서 확산층 위에 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하고, 그 후 전극 소성 공정을 포함하는 전극 형성 공정을 행하는 것을 특징으로 하는 태양전지의 제조 방법.
  4. 제 3 항에 있어서, 반도체 기판이 p형이며, 수광면측에 n형 확산층을 형성하고, 그 위에 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하도록 한 것을 특징으로 하는 태양전지의 제조 방법.
  5. 제 3 항에 있어서, 반도체 기판이 n형이며, 수광면측에 p형 확산층을 형성함과 아울러, 수광면과 반대면측에 n형 확산층을 형성하고, 상기 양쪽 확산층 위에 각각 반사방지막겸 패시베이션막을 형성한 후, 어닐링 공정을 행하도록 한 것을 특징으로 하는 태양전지의 제조 방법.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 패시베이션막이 MgF2, SiO2, Al2O3, SiO, SiN, TiO2, Ta2O5, ZnS 중 어느 하나 혹은 그것들의 적층인 것을 특징으로 하는 태양전지의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 어닐링 공정을 200℃ 이상 1000℃ 이하에서 행하는 것을 특징으로 하는 태양전지의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 어닐링 공정의 처리시간이 10초 이상 90분 이하인 것을 특징으로 하는 태양전지의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 어닐링 공정을 공기, H2, N2, O2, Ar 중 어느 하나 혹은 그것들의 혼합 분위기 중에서 행하는 것을 특징으로 하는 태양전지의 제조 방법.
  10. 패시베이션막을 형성하는 제막 장치에 있어서, 상기 패시베이션막 형성 후에, 더욱 계속해서 어닐링 공정을 행할 수 있는 가열실을 구비하는 것을 특징으로 하는 제막 장치.
KR1020137002657A 2010-07-15 2011-07-12 태양전지의 제조 방법 및 제막 장치 KR101600588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010160394A JP5440433B2 (ja) 2010-07-15 2010-07-15 太陽電池の製造方法及び製膜装置
JPJP-P-2010-160394 2010-07-15
PCT/JP2011/065861 WO2012008436A1 (ja) 2010-07-15 2011-07-12 太陽電池の製造方法及び製膜装置

Publications (2)

Publication Number Publication Date
KR20130041924A true KR20130041924A (ko) 2013-04-25
KR101600588B1 KR101600588B1 (ko) 2016-03-07

Family

ID=45469434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002657A KR101600588B1 (ko) 2010-07-15 2011-07-12 태양전지의 제조 방법 및 제막 장치

Country Status (12)

Country Link
US (1) US8859320B2 (ko)
EP (1) EP2595197B1 (ko)
JP (1) JP5440433B2 (ko)
KR (1) KR101600588B1 (ko)
CN (1) CN103155163B (ko)
AU (1) AU2011277505B2 (ko)
ES (1) ES2732356T3 (ko)
IN (1) IN2013CN00291A (ko)
MY (1) MY158973A (ko)
SG (1) SG187069A1 (ko)
TW (1) TWI641155B (ko)
WO (1) WO2012008436A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262229A (ja) * 1985-09-13 1987-03-18 Minolta Camera Co Ltd 多分割測光装置を有するカメラ
EP2642524A3 (en) * 2012-03-22 2014-07-16 Samsung Electronics Co., Ltd Solar cell
CN102945894A (zh) * 2012-12-03 2013-02-27 天威新能源控股有限公司 一种晶体硅太阳能电池氧化铝钝化膜和背电极的制备方法
JP2014154656A (ja) * 2013-02-07 2014-08-25 Dainippon Screen Mfg Co Ltd 結晶シリコン型太陽電池、およびその製造方法
CN103367544A (zh) * 2013-07-08 2013-10-23 浙江晶科能源有限公司 一种具有吸杂作用的多晶硅电池发射极的扩散方法
CN103456838A (zh) * 2013-08-29 2013-12-18 东莞南玻光伏科技有限公司 太阳能电池钝化膜的制作方法及太阳能电池的制作方法
CN103489934B (zh) * 2013-09-25 2016-03-02 晶澳(扬州)太阳能科技有限公司 一种双面透光的局部铝背场太阳能电池及其制备方法
KR101614190B1 (ko) * 2013-12-24 2016-04-20 엘지전자 주식회사 태양전지 및 이의 제조 방법
CN104051572A (zh) * 2014-06-09 2014-09-17 山东力诺太阳能电力股份有限公司 一种氮化硅薄膜的高温退火方法
CN104051570A (zh) * 2014-06-09 2014-09-17 山东力诺太阳能电力股份有限公司 一种太阳能电池的制作方法
CN104103714A (zh) * 2014-06-27 2014-10-15 浙江晶科能源有限公司 一种新型电池片的制备方法
TWI513012B (zh) * 2014-12-02 2015-12-11 Neo Solar Power Corp 異質接面太陽能電池及其製造方法
CN106486567A (zh) * 2016-11-14 2017-03-08 苏州阿特斯阳光电力科技有限公司 一种晶体硅太阳能电池的减反射膜及其制备方法
JP2019050329A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 太陽電池セルの製造方法
CN107623050A (zh) * 2017-09-22 2018-01-23 常州天合光能有限公司 太阳能电池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065918A1 (fr) * 2006-12-01 2008-06-05 Sharp Kabushiki Kaisha Cellule solaire et son procédé de fabrication
JP2008306141A (ja) 2007-06-11 2008-12-18 Shimadzu Corp Cvd装置
KR20090078958A (ko) * 2008-01-16 2009-07-21 서울대학교산학협력단 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
JP2009533864A (ja) * 2006-04-12 2009-09-17 リニューアブル・エナジー・コーポレーション・エーエスエー 太陽電池およびそれを製造するための方法
KR20090110211A (ko) * 2008-04-17 2009-10-21 한국세라믹기술원 태양전지 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011595A1 (ja) * 2004-07-29 2006-02-02 Kyocera Corporation 太陽電池素子とその製造方法
KR101631711B1 (ko) * 2008-03-21 2016-06-17 신에쓰 가가꾸 고교 가부시끼가이샤 확산용 인 페이스트 및 그것을 이용한 태양 전지의 제조 방법
US8168462B2 (en) * 2009-06-05 2012-05-01 Applied Materials, Inc. Passivation process for solar cell fabrication
US8617641B2 (en) * 2009-11-12 2013-12-31 Guardian Industries Corp. Coated article comprising colloidal silica inclusive anti-reflective coating, and method of making the same
KR101381305B1 (ko) 2010-04-23 2014-04-07 솔렉셀, 인크. 고효율 태양 전지 극 저 표면 재결합 속도를 달성하기 위한 패시베이션 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533864A (ja) * 2006-04-12 2009-09-17 リニューアブル・エナジー・コーポレーション・エーエスエー 太陽電池およびそれを製造するための方法
WO2008065918A1 (fr) * 2006-12-01 2008-06-05 Sharp Kabushiki Kaisha Cellule solaire et son procédé de fabrication
JP2008306141A (ja) 2007-06-11 2008-12-18 Shimadzu Corp Cvd装置
KR20090078958A (ko) * 2008-01-16 2009-07-21 서울대학교산학협력단 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
KR20090110211A (ko) * 2008-04-17 2009-10-21 한국세라믹기술원 태양전지 제조방법

Also Published As

Publication number Publication date
IN2013CN00291A (ko) 2015-10-02
JP5440433B2 (ja) 2014-03-12
TW201225317A (en) 2012-06-16
SG187069A1 (en) 2013-02-28
EP2595197B1 (en) 2019-05-08
JP2012023228A (ja) 2012-02-02
WO2012008436A1 (ja) 2012-01-19
EP2595197A1 (en) 2013-05-22
US8859320B2 (en) 2014-10-14
AU2011277505B2 (en) 2014-08-21
EP2595197A4 (en) 2014-01-22
CN103155163A (zh) 2013-06-12
US20130171763A1 (en) 2013-07-04
ES2732356T3 (es) 2019-11-22
TWI641155B (zh) 2018-11-11
CN103155163B (zh) 2016-08-03
MY158973A (en) 2016-11-30
AU2011277505A1 (en) 2013-02-21
KR101600588B1 (ko) 2016-03-07

Similar Documents

Publication Publication Date Title
JP5440433B2 (ja) 太陽電池の製造方法及び製膜装置
JP5019397B2 (ja) 太陽電池およびその製造方法
KR101389546B1 (ko) 표면 패시베이션이 향상된 결정성 실리콘 태양 전지의 제조 방법
KR102017558B1 (ko) 태양전지, 그 제조방법 및 태양전지 모듈
US10084100B2 (en) Solar cell element and method for manufacturing same
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
JP5737204B2 (ja) 太陽電池及びその製造方法
JP4373774B2 (ja) 太陽電池素子の製造方法
EP3101696B1 (en) Solar cell and solar cell manufacturing method
JP5991945B2 (ja) 太陽電池および太陽電池モジュール
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
WO2012086701A1 (ja) 太陽電池素子の製造方法及び太陽電池素子
JP2012256713A (ja) 太陽電池の製造方法
JP2006024757A (ja) 太陽電池および太陽電池の製造方法
EP3217437A1 (en) Solar cell and method for manufacturing same
JP2008112808A (ja) 太陽電池素子
JP2006140282A (ja) 結晶シリコン太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5