KR20130040120A - Semiconductor substrate breaking method - Google Patents

Semiconductor substrate breaking method Download PDF

Info

Publication number
KR20130040120A
KR20130040120A KR1020120076492A KR20120076492A KR20130040120A KR 20130040120 A KR20130040120 A KR 20130040120A KR 1020120076492 A KR1020120076492 A KR 1020120076492A KR 20120076492 A KR20120076492 A KR 20120076492A KR 20130040120 A KR20130040120 A KR 20130040120A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
scribe line
silicon substrate
scribe
groove
Prior art date
Application number
KR1020120076492A
Other languages
Korean (ko)
Inventor
겐지 무라까미
Original Assignee
미쓰보시 다이야몬도 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰보시 다이야몬도 고교 가부시키가이샤 filed Critical 미쓰보시 다이야몬도 고교 가부시키가이샤
Publication of KR20130040120A publication Critical patent/KR20130040120A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

PURPOSE: A method for breaking a semiconductor substrate is provided to form a groove in advance in a virtual scribe line on the rear surface of a semiconductor substrate and to prevent irregular breakage generated in the opposite direction of a scribe surface. CONSTITUTION: A groove(12) is formed in a virtual scribe line on the rear surface of a semiconductor substrate(10). A scribe line(14) is formed in the virtual scribe line on the rear surface of the semiconductor substrate. An adhesive sheet(15) is adhered to the rear surface of the semiconductor substrate. A support part(16a,16b) for supporting the right and the left of the scribe line is formed. The semiconductor substrate is broken along the scribe line.

Description

반도체 기판의 브레이크 방법{SEMICONDUCTOR SUBSTRATE BREAKING METHOD}How to break semiconductor substrates {SEMICONDUCTOR SUBSTRATE BREAKING METHOD}

본 발명은, 반도체 기판을 브레이크하는 브레이크 방법에 관한 것이다.The present invention relates to a brake method for breaking a semiconductor substrate.

종래 반도체 기판, 예를 들어 실리콘 기판이나 SiC 기판 등을 소정 사이즈의 칩으로 격자 형상으로 브레이크하는 경우에는, 통상은 격자 형상으로 다이서를 사용하여 분단하는 것이 고려된다. 그러나 칩 사이즈가 작은 경우 등, 용도에 따라서는 다이서를 사용하는 것이 바람직하지 않은 경우도 있다. 이 경우, 실리콘 기판에 미리 특허문헌 1 등에 개시되는 스크라이브 장치에 의해 스크라이브 라인을 형성한다. 그 후, 스크라이브 라인을 따라 브레이크 장치에 의해 브레이크하여 분리할 수 있다. 실리콘 기판은 할단면(割斷面)의 결정 방위를 (110)면으로 함으로써, 스크라이브 및 브레이크에 의해 단시간에 용이하게 할단할 수 있다.When conventionally breaking a semiconductor substrate, for example, a silicon substrate, a SiC substrate, or the like into a lattice shape with a chip having a predetermined size, it is usually considered to divide by using a dicer in a lattice shape. However, it is not preferable to use a dicer depending on the application, such as when the chip size is small. In this case, a scribe line is formed in a silicon substrate by the scribing apparatus disclosed by patent document 1 etc. previously. Thereafter, it can be braked and separated by the brake device along the scribe line. The silicon substrate can be easily cut in a short time by a scribe and a brake by making the crystal orientation of the cut surface as the (110) plane.

일본 특허 출원 공개 제2011-148098호 공보Japanese Patent Application Laid-Open No. 2011-148098

도 1의 (a), (b)는 이 방법으로 실리콘 기판(101)에 대해 스크라이브 장치에 의해 스크라이빙 휠(102)을 압접하여 구름 이동시켜 스크라이브 라인(103)을 형성하고, 그 후 스크라이브 라인(103)을 따라 브레이크하는 순서를 나타내고 있다. 그러나 이 방법으로 브레이크하는 경우에는, 도 1의 (c)에 도시하는 바와 같이 벽개면(104)의 하단부, 즉 실리콘 기판(101)의 이면부에, 벽개 방향에 대해 불규칙한 경사 방향의 돌기(105)나 깨짐(106) 등이 발생하기 쉬워, 칩 사이즈가 변동되는 일이 많다고 하는 문제점이 있었다. 특히 칩 사이즈가 작은 경우에는, 불규칙한 돌기나 깨짐의 영향이 커, 브레이크 후의 반송 공정 등 반도체 제조 공정에 장해가 되는 경우가 있다고 하는 문제점도 있었다.Figures 1 (a) and (b) in this way press the scribing wheel 102 against the silicon substrate 101 by means of a scribing device and roll it to form a scribe line 103, and then scribe The order of breaking along the line 103 is shown. However, when braking in this way, as shown in Fig. 1C, the lower end of the cleaved surface 104, i.e., the back surface of the silicon substrate 101, has a projection 105 irregularly inclined with respect to the cleaved direction. There is a problem that cracks 106 and the like are easily generated, and the chip size is often changed. In particular, when the chip size is small, there is a problem that the influence of irregular protrusions and cracks is large, which may interfere with the semiconductor manufacturing process such as the transfer process after the brake.

본 발명은 이러한 종래의 문제점에 착안하여 이루어진 것이며, 반도체 기판을 스크라이브하여 브레이크하는 경우에, 기판의 이면에 불규칙한 돌기나 깨짐이 발생하는 일이 없어, 브레이크 후의 제조 공정에 장해를 주지 않고 분단할 수 있도록 하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional problem, and when scribing and breaking a semiconductor substrate, irregular projections and cracks do not occur on the back surface of the substrate, so that it can be segmented without disturbing the manufacturing process after the brake. It is a technical task to make it possible.

이 과제를 해결하기 위해, 본 발명의 반도체 기판의 브레이크 방법은, 반도체 기판의 표면에 스크라이브 라인을 형성하고, 상기 스크라이브 라인을 따라 상기 반도체 기판을 브레이크하는 반도체 기판의 브레이크 방법이며, 상기 반도체 기판의 이면에 스크라이브 예정 라인을 따라 홈을 형성하고, 상기 반도체 기판의 표면에 스크라이브 예정 라인을 따라 스크라이브 라인을 형성하고, 상기 반도체 기판을 상기 스크라이브 라인을 따라 브레이크하는 것이다.In order to solve this problem, the break method of the semiconductor substrate of this invention is a break method of the semiconductor substrate which forms a scribe line on the surface of a semiconductor substrate, and breaks the said semiconductor substrate along the said scribe line, Grooves are formed along the scribe line on the back surface, scribe lines are formed along the scribe line on the surface of the semiconductor substrate, and the semiconductor substrate is braked along the scribe line.

여기서 상기 반도체 기판에 형성하는 홈은, 단면이 V자형인 홈으로 해도 좋다.The grooves formed in the semiconductor substrate may be V-shaped grooves.

여기서 상기 반도체 기판에 형성하는 홈은, 단면이 U자형인 홈으로 해도 좋다.The grooves formed in the semiconductor substrate may be U-shaped grooves in cross section.

여기서 상기 반도체 기판은 실리콘 기판이며, 상기 할단면의 결정 방위가 (110)면인 것으로 해도 좋다.The semiconductor substrate may be a silicon substrate, and the crystal orientation of the cut section may be a (110) plane.

이러한 특징을 갖는 본 발명에 따르면, 반도체 기판의 이면에 스크라이브 예정 라인을 따라 미리 홈을 형성하도록 하고 있으므로, 브레이크한 후에 스크라이브면의 반대 방향으로 불규칙한 비스듬한 깨짐이 발생하기 어려워, 분리성이나 수직 단면의 직선성이 향상된다. 또한 돌기나 깨짐이 작아져 칩 사이즈의 치수의 편차도 작아지므로, 반송 등의 후공정에서의 작업성을 향상시킨다고 하는 우수한 효과가 얻어진다.According to the present invention having such a feature, since the grooves are formed in advance on the back surface of the semiconductor substrate along the scribing predetermined line, it is difficult to generate irregular slanted cracks in the opposite direction of the scribe surface after the break, so that the separation or the vertical cross section Linearity is improved. Moreover, since projections and cracks become small and the deviation of the dimension of a chip size also becomes small, the outstanding effect of improving workability in a post process, such as conveyance, is acquired.

도 1은 종래의 실리콘 기판을 스크라이브하여 분단하는 경우의 처리를 도시하는 도면.
도 2는 본 발명의 실시 형태에 의한 분단 전의 실리콘 기판을 도시하는 도면.
도 3은 본 발명의 실시 형태에 의한 실리콘 기판의 분단의 공정을 도시하는 도면.
도 4는 실시예의 분단 후의 반도체 칩과 그 측면의 돌기나 깨짐을 도시하는 도면.
도 5는 본 발명의 실시예 및 비교예의 돌기의 최대값, 최소값 및 평균값의 일례를 나타내는 그래프.
도 6은 본 발명의 실시예 및 비교예에 의한 돌기의 편차의 변화를 나타내는 그래프.BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows the process at the time of scribing and dividing a conventional silicon substrate.
Fig. 2 is a diagram showing a silicon substrate before division according to the embodiment of the present invention.
3 is a diagram showing a step of dividing a silicon substrate according to an embodiment of the present invention.
Fig. 4 is a diagram showing protrusions and cracks on the semiconductor chip and its side faces after dividing the embodiment.
5 is a graph showing an example of a maximum value, a minimum value and an average value of the projections of the examples of the present invention and the comparative examples.
6 is a graph showing a change in the deviation of the projections according to the Examples and Comparative Examples of the present invention.

도 2는 본 발명의 실시 형태에 의한 브레이크 방법으로 브레이크하기 전의 실리콘 기판의 상면을 도시하는 도면이다. 도 3의 (a)는 실리콘 기판(10)의 측면도이다. 이 실리콘 기판(10)에는 중앙의 정사각형의 부분(11)에 격자 형상으로 소정의 반도체 회로 패턴이 형성된 다수의 기능 영역을 갖고, 도시한 바와 같이 스크라이브 예정 라인을 따라 각 기능 영역을 칩 형상으로 분단하는 것으로 한다. 도 3의 (a)에 있어서, 실리콘 기판(10)의 결정 방위는 표면이 (100)면이고, 할단면(xz면 및 yz면)의 결정 방위를 (110)면으로 한다. 그리고 도 3의 (b)에 단면도를 도시하는 바와 같이, 이 단면의 상면 중앙의 y축에 평행한 라인을 스크라이브 예정의 라인으로 하고, 이 라인을 따라 기판(10)의 이면에 다이서를 사용하여 V자형의 홈(12)을 형성한다. 이때, 도 2에 도시하는 바와 같이, y축 방향뿐만 아니라 x축 방향에도 평행한 다수의 홈(12)을 순차 형성한다.It is a figure which shows the upper surface of the silicon substrate before brake by the brake method by embodiment of this invention. 3A is a side view of the silicon substrate 10. The silicon substrate 10 has a plurality of functional regions in which a predetermined semiconductor circuit pattern is formed in a lattice shape in a central square portion 11, and divides each functional region into a chip shape along a predetermined scribe line as shown. I shall do it. In FIG. 3A, the crystal orientation of the silicon substrate 10 is the (100) plane, and the crystal orientation of the split sections (xz plane and yz plane) is the (110) plane. And as shown in sectional drawing in FIG.3 (b), the line parallel to the y-axis of the center of the upper surface of this cross section is used as a scribe plan line, and a dicer is used on the back surface of the board | substrate 10 along this line. The V-shaped groove 12 is formed. At this time, as shown in FIG. 2, many grooves 12 parallel to not only the y-axis direction but also the x-axis direction are formed sequentially.

다음에, 도 3의 (c)에 도시하는 바와 같이, 실리콘 기판(10)의 표면으로부터 스크라이브 장치에 의해 스크라이빙 휠(13)을 압접하여 구름 이동시켜 스크라이브 라인(14)을 형성한다. 이 경우도 도 2에 도시하는 x축 방향, y축 방향에 평행한 다수의 스크라이브 라인(14)을 순차 형성한다. 기판이나 스크라이빙 휠의 종류 등에도 따르지만, 스크라이브시에는 스크라이브 하중은 예를 들어 1 내지 5N으로 하는 것이 바람직하고, 또한 스크라이브 속도는 50 내지 300㎜/초 정도로 하는 것이 바람직하다. 스크라이빙 휠의 날끝의 각도가 작은 경우나 실리콘 기판(10)의 두께가 얇은 경우에는 스크라이브 하중도 작게 할 필요가 있고, 예를 들어 날끝 각도 100 내지 120°에서는 스크라이브 하중은 1 내지 2N으로 하는 것이 고려된다. 예를 들어, 날끝 각도 130 내지 150°에서는 스크라이브 하중은 2 내지 4N으로 하는 것이 고려된다.Next, as shown in FIG.3 (c), the scribing wheel 13 is press-contacted by the scribing apparatus from the surface of the silicon substrate 10, and the scribe line 14 is formed by rolling. Also in this case, many scribe lines 14 parallel to the x-axis direction and the y-axis direction shown in FIG. 2 are formed sequentially. Although it depends also on the kind of board | substrate, a scribing wheel, etc., at the time of scribing, it is preferable to set scribing load to 1-5N, for example, and it is preferable to set scribing speed about 50-300 mm / sec. When the angle of the blade tip of the scribing wheel is small or the thickness of the silicon substrate 10 is thin, the scribe load also needs to be reduced. For example, at the blade tip angle of 100 to 120 °, the scribe load is set to 1 to 2N. Is considered. For example, the scribe load is considered to be 2 to 4N at the blade tip angle of 130 to 150 °.

다음에 도 3의 (d)에 도시하는 바와 같이 브레이크 장치에 의해 이 스크라이브 라인(14)을 따라 브레이크한다. 브레이크시에는 실리콘 기판(10)의 이면에 점착 시트(15)를 부착하고, 실리콘 기판(10)을 반전시켜 스크라이브 라인(14)의 좌우를 지지부(16a, 16b)로 보유 지지하면서 상부로부터 블레이드(17)를 압박하여 브레이크한다. 이 브레이크에는 예를 들어 일본 특허 출원 공개 제2010-173251호에 기재된 브레이크 장치를 사용할 수 있다. 이렇게 하면 분리성이나 분리 품질이 향상되어, 칩 사이즈의 직선성이 개선된다.Next, as shown in Fig. 3 (d), the brake device brakes along this scribe line 14. At the time of break, the adhesive sheet 15 is attached to the back surface of the silicon substrate 10, and the silicon substrate 10 is inverted so that the left and right sides of the scribe line 14 are held by the supporting portions 16a and 16b, and the blade (from the top) 17) Press and brake. For example, the brake device described in Japanese Patent Application Laid-open No. 2010-173251 can be used for this brake. This improves the separability and the separation quality, thereby improving the linearity of the chip size.

또한 본 실시 형태에서는 실리콘 기판의 이면에 홈을 형성하고, 그 후 표면으로부터 스크라이브 라인을 형성하고 있지만, 먼저 표면에 스크라이브 라인을 형성하고, 이어서 그 이면에 홈을 형성하여 브레이크하도록 해도 된다.In addition, in this embodiment, a groove is formed in the back surface of a silicon substrate, and a scribe line is formed from the surface after that, but a scribe line may be formed in the surface first, and a groove may be formed in the back surface, and it may make it break.

또한, 본 실시 형태에서는 미리 실리콘 기판의 이면에 형성하는 홈은 V자형으로 하고 있지만, U자형의 홈을 형성해도 좋고, 홈의 바닥만이 V자형인 홈이라도 좋다.In addition, in this embodiment, although the groove | channel formed in the back surface of a silicon substrate is V-shaped previously, you may form a U-shaped groove | channel, and only the bottom of a groove | channel may be a V-shaped groove | channel.

또한, 본 실시 형태는 실리콘 기판을 대상으로 하고 있지만, 본 발명은 SiC 기판 등 다른 반도체 기판에도 적용할 수 있다. 본 발명은 칩 사이즈가 작은 반도체 기판, 예를 들어 5㎜ 이하의 칩 사이즈인 것에 특히 유효하다.In addition, although this embodiment is aimed at a silicon substrate, this invention is applicable also to other semiconductor substrates, such as a SiC substrate. The present invention is particularly effective for a semiconductor substrate having a small chip size, for example, a chip size of 5 mm or less.

(제1 실시예)(First embodiment)

제1 실시예에서는 분단하는 기판으로서 0.4㎜의 두께의 실리콘 기판을 사용하였다. 이 실리콘 기판의 표면은 결정 방위가 (100)면인 것으로 하고, 스크라이브 예정 라인의 이면에 깊이 50㎛의 V자형의 홈을 형성하였다. 그 후, 외경이 2㎜Φ, 날끝 각도 145°인 노멀 날끝의 스크라이빙 휠을 사용하여 스크라이브를 행하였다. 스크라이브 하중은 2 내지 3N, 스크라이브 속도는 100㎜/s였다. 다음에, 브레이크를 행하여, 1.5㎜×1.5㎜의 정사각형의 다수의 칩으로 분단하였다.In the first embodiment, a silicon substrate having a thickness of 0.4 mm was used as the substrate to be divided. The surface of this silicon substrate was assumed to have a (100) plane with a crystal orientation, and a V-shaped groove having a depth of 50 µm was formed on the back surface of the scribe plan line. Thereafter, scribing was performed using a scribing wheel with a normal blade tip having an outer diameter of 2 mm Φ and a blade tip angle of 145 °. The scribe load was 2-3 N, and the scribe speed was 100 mm / s. Next, a break was performed and divided into many chips of a square of 1.5 mm x 1.5 mm.

이와 같이 하여 브레이크하여 얻어진 20 샘플 칩에 대한 돌기나 깨짐을 측정하였다. 이 측정에서는 도 4의 (a)에 도시하는 바와 같이 분단한 후의 실리콘 기판 칩(20)에 대해 사방으로부터 그 양단부의 분단에 수반되는 돌기나 깨짐을 측정하였다. 제1 실시예에서는 이면에 미리 V자형의 홈이 형성되어 있으므로, 하방의 홈부분을 고려하지 않고, 도 4의 (b)에 도시하는 바와 같이 할단면으로부터 돌출되는 부분 a나 할단면으로부터 내측으로 깨짐이 발생한 부분 b에 대해 측정하고, 그 절대값을 평가 대상으로 하였다. 이와 같이 하여 도 4의 (b) 내지 (d)에 도시하는 바와 같이 1개의 반도체 칩에 대해 4방향으로부터 보아 각각 좌우 2개의 할단면의 하단부, 즉 a, b와 c, d와 e, f와 g, h의 8개의 할단면에 있어서의 돌기나 깨짐의 절대값을 단면 직선성으로 하여 측정하였다. 그리고 20 샘플 칩의 측정 결과의 평균값, 최고값, 최저값을 산출하였다. 이때 단면 수직성은 최저값은 3㎛, 최고값은 29㎛이고, 평균값은 16.4㎛였다. 또한, 편차 3σ는, 17.9㎛였다.The protrusions and cracks of the 20 sample chips obtained in this manner were measured. In this measurement, as shown to Fig.4 (a), the processus | protrusion and the crack accompanying the division | segmentation of the both ends from the four sides were measured about the silicon substrate chip 20 after segmentation. In the first embodiment, since a V-shaped groove is formed on the rear surface in advance, the groove portion underneath is not considered, and as shown in FIG. It measured about the part b which a crack generate | occur | produced, and made the absolute value the evaluation object. Thus, as shown in Figs. 4B to 4D, the lower ends of the left and right splitting sections, namely a, b and c, d and e, f and Absolute values of protrusions and cracks at eight split sections of g and h were measured as the cross-sectional linearity. And the average value, the highest value, and the minimum value of the measurement result of 20 sample chips were computed. At this time, the cross-sectional perpendicularity was 3 micrometers in the minimum value, 29 micrometers in the maximum value, and the average value was 16.4 micrometers. In addition, the deviation 3σ was 17.9 µm.

(제2 실시예)(Second Embodiment)

제2 실시예는 전술한 제1 실시예와 동일한 조건에서 홈 형상만을 U자형으로 변경한 것이다. 그 밖에는 제1 실시예와 마찬가지이며, 이 경우도 20 샘플 칩에 대해 측정하였다. 이와 같이 하여 측정한 20 샘플 칩의 단면 수직성은, 최저값은 6㎛, 최고값은 36㎛이고, 평균값은 21.5㎛였다. 또한, 편차 3σ는 17.5㎛였다.In the second embodiment, only the groove shape is changed to the U shape under the same conditions as in the first embodiment. Other than that was the same as that of the first embodiment, and this case was also measured for 20 sample chips. The cross-sectional perpendicularity of the 20 sample chips measured in this manner was 6 µm, the maximum was 36 µm, and the average value was 21.5 µm. In addition, the deviation 3σ was 17.5 µm.

(제3 실시예)(Third Embodiment)

제3 실시예는 칩 사이즈를 2.0㎜로 한 것이고, 홈 형상을 V자형으로 하였다. 그 밖에는 제1 실시예와 마찬가지이며, 이 경우도 20 샘플 칩에 대해 측정하였다. 측정한 20 샘플 칩의 단면 수직성은, 최저값은 4㎛, 최고값은 28㎛이고, 평균값은 11.1㎛였다. 또한, 편차 3σ는 14.7㎛였다.In the third embodiment, the chip size was 2.0 mm, and the groove shape was V-shaped. Other than that was the same as that of the first embodiment, and this case was also measured for 20 sample chips. The cross-sectional perpendicularity of the measured 20 sample chips was 4 m, the lowest was 28 m, and the average value was 11.1 m. In addition, the deviation 3σ was 14.7 µm.

(제1 비교예)(Comparative Example 1)

제1 비교예는 제1 실시예와 동일한 실리콘 기판에 대해, 홈을 형성하지 않고 제1 실시예와 마찬가지의 스크라이브 및 브레이크를 행하였다. 이 경우도 20 샘플 칩에 대해 측정하였다. 이때 20 샘플 칩의 단면 수직성의 최저값은 15㎛, 최고값은 60㎛, 평균값은 30.9㎛였다. 또한, 이 편차 3σ는 28.4㎛였다.In the first comparative example, the same silicon substrate as in the first embodiment was scribed and braked in the same manner as in the first embodiment without forming a groove. This case was also measured for 20 sample chips. At this time, the minimum value of the cross-sectional perpendicularity of 20 sample chips was 15 micrometers, the maximum value was 60 micrometers, and the average value was 30.9 micrometers. This deviation 3σ was 28.4 µm.

(제2 비교예)(Comparative Example 2)

제2 비교예는 제3 실시예와 동일한 실리콘 기판에 대해, 홈을 형성하지 않고 제3 실시예와 마찬가지의 스크라이브 및 브레이크를 행하였다. 이 경우도 20 샘플 칩에 대해 측정하였다. 측정한 20 샘플 칩의 단면 수직성은, 최저값은 10㎛, 최고값은 42㎛, 평균값은 24.8㎛였다. 또한, 이 편차 3σ는 22.5㎛였다.In the second comparative example, the same silicon substrate as in the third example was scribed and braked in the same manner as in the third example without forming a groove. This case was also measured for 20 sample chips. The cross-sectional perpendicularity of the measured 20 sample chips was 10 µm, the highest value was 42 µm, and the average value was 24.8 µm. In addition, this deviation 3σ was 22.5 micrometers.

이 제1 내지 제3 실시예, 제1, 제2 비교예의 결과를 정리하여 도 5 및 도 6에 나타낸다. 또한, 도 5의 작은 원은 평균값을 나타내고 있다. 이들 실시예 및 비교예로부터 나타내어지는 바와 같이, V자형 혹은 U자형의 홈을 이면에 형성한 경우에는, 단면 수직성을 향상시킬 수 있다. 또한, 편차 3σ를 작게 할 수 있다고 하는 효과가 얻어진다.The results of the first to third examples and the first and second comparative examples are collectively shown in FIGS. 5 and 6. In addition, the small circle of FIG. 5 has shown the average value. As shown in these examples and comparative examples, when the V-shaped or U-shaped grooves are formed on the rear surface, the cross-sectional verticality can be improved. Moreover, the effect that a deviation 3σ can be made small is acquired.

본 발명은 반도체 기판을 스크라이브 및 브레이크하여 격자 형상으로 분단하는 경우에 미리 홈 가공을 실시해 둠으로써 단면 수직성을 향상시킬 수 있어, 반도체 기판의 제조 공정에 유용하다.In the present invention, when the semiconductor substrate is scribed and braked to be divided into a lattice shape, the groove perpendicularity can be improved in advance so that the cross-sectional verticality can be improved, which is useful for the manufacturing process of the semiconductor substrate.

10 : 실리콘 기판
12 : V자형 홈
13 : 스크라이빙 휠
14 : 스크라이브 라인
15 : 점착 시트
16a, 16b : 지지부
17 : 블레이드10: silicon substrate
12: V-shaped groove
13: scribing wheel
14: scribe line
15: adhesive sheet
16a, 16b: support portion
17: blade

Claims (4)

반도체 기판의 표면에 스크라이브 라인을 형성하고, 상기 스크라이브 라인을 따라 상기 반도체 기판을 브레이크하는 반도체 기판의 브레이크 방법이며,
상기 반도체 기판의 이면에 스크라이브 예정 라인을 따라 홈을 형성하고,
상기 반도체 기판의 표면에 스크라이브 예정 라인을 따라 스크라이브 라인을 형성하고,
상기 반도체 기판을 상기 스크라이브 라인을 따라 브레이크하는, 반도체 기판의 브레이크 방법.Forming a scribe line on the surface of the semiconductor substrate, and breaking the semiconductor substrate along the scribe line;
Grooves are formed along the scribe line on the back surface of the semiconductor substrate,
Forming a scribe line along the scribe line on the surface of the semiconductor substrate,
And break the semiconductor substrate along the scribe line. 제1항에 있어서, 상기 반도체 기판에 형성하는 홈은, 단면이 V자형의 홈인, 반도체 기판의 브레이크 방법.2. The method of claim 1, wherein the groove formed in the semiconductor substrate is a V-shaped groove in cross section. 제1항에 있어서, 상기 반도체 기판에 형성하는 홈은, 단면이 U자형의 홈인, 반도체 기판의 브레이크 방법.The method of claim 1, wherein the groove formed in the semiconductor substrate is a U-shaped groove in cross section. 제1항에 있어서, 상기 반도체 기판은 실리콘 기판이며, 상기 할단면의 결정 방위가 (110)면인, 반도체 기판의 브레이크 방법.The method of claim 1, wherein the semiconductor substrate is a silicon substrate, and the crystal orientation of the cut surface is a (110) plane.
KR1020120076492A 2011-10-13 2012-07-13 Semiconductor substrate breaking method KR20130040120A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-225684 2011-10-13
JP2011225684A JP2013089622A (en) 2011-10-13 2011-10-13 Breaking method of semiconductor substrate

Publications (1)

Publication Number Publication Date
KR20130040120A true KR20130040120A (en) 2013-04-23

Family

ID=48062992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076492A KR20130040120A (en) 2011-10-13 2012-07-13 Semiconductor substrate breaking method

Country Status (4)

Country Link
JP (1) JP2013089622A (en)
KR (1) KR20130040120A (en)
CN (1) CN103050391B (en)
TW (1) TW201316392A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021878A (en) * 2013-08-21 2015-03-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of cutting wafer laminated body for image sensor
KR20150044367A (en) * 2013-10-16 2015-04-24 미쓰보시 다이야몬도 고교 가부시키가이샤 Breaking apparatus and dividing method
KR20160011566A (en) * 2014-07-22 2016-02-01 미쓰보시 다이야몬도 고교 가부시키가이샤 Method for dividing bonded substrate and breake blade

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185792B2 (en) * 2013-08-29 2017-08-23 三星ダイヤモンド工業株式会社 Semiconductor wafer cutting method
JP6268917B2 (en) * 2013-10-25 2018-01-31 三星ダイヤモンド工業株式会社 Break device
JP2015191999A (en) * 2014-03-28 2015-11-02 三星ダイヤモンド工業株式会社 Cutting method of silicon substrate
EP3127673B1 (en) * 2014-03-31 2018-12-12 Mitsuboshi Diamond Industrial Co., Ltd. Method for cutting brittle-material substrate
JP6323173B2 (en) * 2014-05-29 2018-05-16 Tdk株式会社 Electronic device separation method
JP5913489B2 (en) * 2014-09-03 2016-04-27 三星ダイヤモンド工業株式会社 Scribing line forming and cutting method and scribing line forming and cutting apparatus for wafer stack for image sensor
JP6005708B2 (en) * 2014-10-23 2016-10-12 三星ダイヤモンド工業株式会社 Method and apparatus for dividing wafer laminate for image sensor
JP6561565B2 (en) * 2015-04-30 2019-08-21 三星ダイヤモンド工業株式会社 Method and apparatus for dividing bonded substrate
JP6589358B2 (en) * 2015-04-30 2019-10-16 三星ダイヤモンド工業株式会社 Method for dividing brittle material substrate
JP2017204549A (en) * 2016-05-11 2017-11-16 サムコ株式会社 Semiconductor substrate and manufacturing method of the same
KR20200058486A (en) * 2017-10-27 2020-05-27 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing a substrate with a metal film
WO2023058509A1 (en) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 Sic semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861991B2 (en) * 1997-10-20 1999-02-24 日亜化学工業株式会社 Method of manufacturing gallium nitride based compound semiconductor chip
JP3723347B2 (en) * 1998-06-04 2005-12-07 ローム株式会社 Manufacturing method of semiconductor light emitting device
JP2001284290A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Chip division method for semiconductor wafer
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method
JP2006179790A (en) * 2004-12-24 2006-07-06 Canon Inc Laser cutting method and member that can be cut by it
JP5237370B2 (en) * 2008-06-05 2013-07-17 三星ダイヤモンド工業株式会社 Scribing wheel and scribing method for brittle material substrate
JP5330845B2 (en) * 2009-01-30 2013-10-30 三星ダイヤモンド工業株式会社 Substrate break device
JP5281542B2 (en) * 2009-10-29 2013-09-04 三星ダイヤモンド工業株式会社 Chip holder unit
JP5281544B2 (en) * 2009-10-30 2013-09-04 三星ダイヤモンド工業株式会社 Break device
JP2011222623A (en) * 2010-04-06 2011-11-04 Disco Abrasive Syst Ltd Method for processing optical device wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021878A (en) * 2013-08-21 2015-03-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of cutting wafer laminated body for image sensor
KR20150044367A (en) * 2013-10-16 2015-04-24 미쓰보시 다이야몬도 고교 가부시키가이샤 Breaking apparatus and dividing method
KR20160011566A (en) * 2014-07-22 2016-02-01 미쓰보시 다이야몬도 고교 가부시키가이샤 Method for dividing bonded substrate and breake blade

Also Published As

Publication number Publication date
TW201316392A (en) 2013-04-16
JP2013089622A (en) 2013-05-13
CN103050391A (en) 2013-04-17
CN103050391B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
KR20130040120A (en) Semiconductor substrate breaking method
KR101299793B1 (en) Method for breaking brittle material substrate
KR101998653B1 (en) Method of cutting layered ceramic substrate
KR101779053B1 (en) Method for dividing multi-layered ceramic substrate
CN102729346B (en) Breaking device
TWI620634B (en) Expander, breaking device and breaking method
KR20150044367A (en) Breaking apparatus and dividing method
KR20150044369A (en) Elastic support plate, breaking apparatus and dividing method
US20080227234A1 (en) Method of manufacturing a semiconductor device
TWI545636B (en) Fracture with a brittle material substrate and its cutting method
KR20170002273A (en) Break apparatus
TWI696228B (en) Substrate breaking method and breaking device
KR20150044374A (en) Spring supportplate, fracture device and dividing method
JP5545648B2 (en) Cleaving method of semiconductor wafer
JP6191108B2 (en) Method for dividing laminated ceramic substrate
CN110176396B (en) Cutting device, cutting method and cutting plate
CN107108322B (en) Method for dividing brittle substrate
JP6005571B2 (en) Metal film laminated ceramic substrate groove processing tool
KR20200112655A (en) BREAKING APPARATUS and BREAKING METHOD for BRITTLE MATERIAL SUBSTRATE
JP7385908B2 (en) Method for dividing bonded substrates and method for dividing stressed substrates
JP7211003B2 (en) Glass plate manufacturing method
KR20160011566A (en) Method for dividing bonded substrate and breake blade
KR102511164B1 (en) Apparatus and method for breaking substrate, and substrate support member
JP2015191999A (en) Cutting method of silicon substrate
KR20140070337A (en) Scribing jig for brittle material substrate, scribing method and dividing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141023

Effective date: 20150115