KR20130037238A - 유기 전자 디바이스에서 전극들을 개질하는 방법 - Google Patents

유기 전자 디바이스에서 전극들을 개질하는 방법 Download PDF

Info

Publication number
KR20130037238A
KR20130037238A KR1020137001852A KR20137001852A KR20130037238A KR 20130037238 A KR20130037238 A KR 20130037238A KR 1020137001852 A KR1020137001852 A KR 1020137001852A KR 20137001852 A KR20137001852 A KR 20137001852A KR 20130037238 A KR20130037238 A KR 20130037238A
Authority
KR
South Korea
Prior art keywords
metal
layer
electrode
organic
electrodes
Prior art date
Application number
KR1020137001852A
Other languages
English (en)
Inventor
마크 제임스
탄 리 웨이
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20130037238A publication Critical patent/KR20130037238A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/865Intermediate layers comprising a mixture of materials of the adjoining active layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 OE (organic electronic) 디바이스, 특히 OFET (organic field effect transistor) 에서 전극들을 수정하는 방법에 관한 것이고, 그러한 방법을 사용하여 제조되는 OE 디바이스에 관한 것이다.

Description

유기 전자 디바이스에서 전극들을 개질하는 방법 {PROCESS FOR MODIFYING ELECTRODES IN AN ORGANIC ELECTRONIC DEVICE}
본 발명은 OE (organic electronic) 디바이스, 특히 OFET (organic field effect transistor) 에서 전극들을 개질하는 방법에 관한 것이고, 그러한 방법을 사용하여 제조되는 OE 디바이스에 관한 것이다.
OFET (Organic field effect transistor) 들은 디스플레이 디바이스들 및 로직 가능 회로들에서 사용되어 왔다. 상이한 금속들이 OFET들에서 소스/드레인 전극들로서 사용된다. 폭넓게 사용되는 전극 재료는 금 (Au) 이지만, 그의 높은 비용 및 불리한 프로세싱 특성들은 초점을 예를 들면, Ag, Al, Cr, Ni, Cu, Pd, Pt, Ni 또는 Ti와 같은 가능한 대안들로 시프트시켰다. 구리 (Cu) 는 Au에 대한 가능한 대안의 전극 재료들 중 하나인데, 구리는 높은 전도성, 상대적으로 낮은 가격을 갖고 보통의 제조 방법들에 대해 더 용이하기 때문이다. 또한, Cu는 반도체 산업에서 이미 사용되고 있으므로, 전극들에 대해 이미 확립된 Cu 기술과 결합될 때, 새로운 기술로서 OSC (organic semiconductor) 재료들로 전자 디바이스들의 대량 생산 방법을 시프트하는 것이 더 용이하다.
하지만, 전극으로서, 즉 OSC 층을 위한 전하 운반체 주입 금속으로서 Cu를 사용할 때, 대부분의 현대 OSC 재료들의 레벨보다 낮은, Cu의 낮은 일함수에 기인한 단점이 존재한다.
DE 10 2005 005 089 A1은 Cu 소스 및 드레인 전극들을 포함하는 OFET를 기술하고, 이들은 그 위에 Cu 산화물 층을 제공하는 것에 의해 표면 개질된다. 하지만, 주위 분위기에서 Cu는 Cu2O로 그리고 다음으로 CuO로 그리고 또한 Cu 수산화물로 산화하는 경향이 있으므로, 이것은, OSC 층으로 제한된 전하 운반체 주입을 야기하는 Cu 전극 상에 비금속 전도 층을 형성할 수 있다.
종래 기술에서, 예를 들면, 티올 화합물들에 기초하여, 전하 운반체 주입을 향상시키기 위하여 금속 또는 금속 산화물 전극 개질의 알려진 방법들이 존재한다.
예를 들면, US 2008/0315191 A1은 금속 산화물로 형성된 소스 및 드레인 전극들을 포함하는 유기 TFT (OTFT) 를 개시하고, 전극 표면들은 두께가 0.3 내지 1 분자층인 티올 화합물, 예를 들면 펜타플루오로벤젠티올, 퍼플루오로알킬티올, 트리플루오로메탄티올, 펜타플루오로에탄티올, 헵타플루오로프로판티올, 노나플루오로부탄티올, 나트륨 부탄티올, 나트륨 부타노에이트 티올, 나트륨 부탄올 티올 또는 아미노티오페놀 박막을 도포하여 표면 처리된다. 하지만 이 접근법은 주로 Au 또는 Ag 전극들에 대해 효과적이지만, Cu 전극들에 대해서는 매우 효과적이지 못한데 왜냐하면 Au 표면에 비해, Cu 표면 상에서 티올 기들이 더 약한 화학 결합을 형성하기 때문이다.
그러므로, 본 발명의 목적은 금속 전극 또는 금속 전하 주입 층 및 그 위에 제공된 OSC 층을 포함하는 OE 디바이스를 제조하는 향상된 방법을 제공하는 것이고, 이는 전극 또는 전하 주입 층의 일함수와 OSC 층으로의 전하 운반체 주입의 효율을 증가시키고 따라서 전반적인 디바이스 성능을 향상시키는 것을 허용한다. 그 방법은 낮은 일함수 및 낮은 산화적 안정성과 같은, 종래 기술로부터 알려져 있는 금속 전극들의 단점들을 극복해야 한다. 다른 목적은, OE 디바이스들, 특히 OFET들 및 OLED들에서 사용을 위한 금속들에 기초한 향상된 전극들 및 전하 주입 층들과 그의 제조 방법을 제공하는 것이다. 다른 목적은, 더 높은 일함수를 갖는 향상된 전극들을 포함하는, 향상된 OE 디바이스, 특히 OFET 및 OLED 를 제공하는 것이다. 그 방법들 및 디바이스들은 종래 기술의 방법들의 단점들을 갖지 않아야 하고, 대규모의 시간-, 비용- 및 재료- 효율적인 제조를 허용해야 한다. 본 발명의 다른 목적들은 다음의 설명으로부터 당업자에게 즉각 명백하다.
이들 목적들은 본 발명에 기재된 대로의 방법을 제공하는 것에 의해 달성될 수 있다는 것을 알아냈다. 특히, 본 발명은 일함수 및 상부에 코팅된 OSC 층으로의 전하 운반체 주입 특성을 향상시키는 금속 전극들을 위한 화학 기반 처리 방법에 관한 것이다. 이것은 제 1 금속, 예를 들면 Cu 를 포함하는 전극 상에 제 1 금속보다 더 높은 정상 포텐셜 또는 리독스 포텐셜을 갖는, 예를 들면 Ag와 같은 제 2 금속 (즉, 제 1 금속보다 더 귀한 금속) 의 층을 성막하는 것에 의해 달성된다. 제 2 금속은 바람직하게는 이온 교환법을 사용한 무전해 도금에 의해, 예를 들면, 제 2 금속의 이온들을 함유하는 욕에 전극을 액침하는 것에 의해 성막된다.
전극 일함수를 향상시키기 위하여, 제 2 금속은 제 1 금속보다 더 높은 일함수를 갖도록 선택되거나 및/또는 제 2 금속 층은, 예를 들면 전극 일함수를 증가시키는 유기 관능성 분자, 예를 들면 제 1 금속보다 제 2 금속과 더 나은 상호작용을 나타내는 유기 분자의 SAM 층을 도포 (apply) 하는 것에 의한 표면 처리 방법을 받는다. 제 2 금속의 박층만이 필요하므로, 제 1 금속보다 더 높은 일함수를 갖거나 또는 더 귀한 더 비싼 금속들이 디바이스 제조 비용을 현저히 증가시키지 않고서 사용될 수 있다. 또한, 이 방법은 예를 들면 구리의 표면 상에 티올과 같은 통상의 SAM 처리 재료들이 예를 들면 Au 또는 Ag의 표면 상에서보다 더 약한 화학 결합을 형성할 수도 있다는 단점을 극복하는 것을 가능하게 한다.
종래 기술에서, 예를 들면 Cu 금속 상에 Ag를 도금하는 방법, 및 Cu 또는 Ag 금속 층들 상에 SAM을 도포하는 방법이 금속 표면의 마무리 및 불활성을 향상시키거나 또는 예를 들면, PWB (printed wire board) 으로도 알려져 있는 PCB (printed circuit board) 들에서, 납땜성 (solderability) 및 내식성을 향상시키기 위한 가능한 방법들로서 제안된 바 있다. 하지만, 전극 일함수를 향상시키기 위한 OFET, OPV 디바이스, 또는 OLED와 같은 OE 디바이스들의 제조 방법에서도 이들 방법들을 사용하는 것이 이제까지 제안된 바 없다.
US 2009/0121192 A1은 납땜 가능한 Cu 기판 상에 성막된 Ag 코팅을 포함하는 물품의 내식성을 향상시키는 방법을 개시한다. 이것은, 상부에 액침 도금된 Ag 코팅을 갖는 Cu 기판을, Cu 표면들과 상호작용하고 Cu 표면들을 보호하는 적어도 하나의 유기 관능기, 및 Ag 표면들과 상호작용하고 Ag 표면들을 보호하는 적어도 하나의 유기 관능기를 갖는 다관능 분자를 함유하는 내식성 조성물에 노출시키는 것에 의해 달성된다. 하지만, 이 문헌에는, OSC 층으로의 전하 운반체 주입을 증대시키기 위하여, OSC 층이 전극 상에 성막되는, OE 디바이스에서 전극 일함수를 향상시키는 방법에 대한 어떠한 힌트나 시사도 들어있지 않다.
WO 02/29132 A1은 전하 교환 반응에 의해 Ag의 무전해 도금을 위한 욕에 Cu 표면을 노출시키는 것에 의해, 인쇄 회로 기판들 상의 Cu 표면들의 납땜성을 향상시키는 방법을 개시하고, 그 욕들은 적어도 하나의 할로겐화은 착물을 함유하고 Ag+ 이온들을 위한 어떠한 환원제도 함유하지 않는다. 또, OSC 층으로의 전하 운반체 주입을 증대시키기 위하여, OSC 층이 전극 상에 성막되는, OE 디바이스에서 전극 일함수를 향상시키는 문제를 극복하는 방법에 대한 힌트가 없다.
본 발명의 요약
본 발명은 하기 단계들을 포함하는 유기 전자 (OE) 디바이스에서의 전극들의 개질 방법에 관한 것이다:
a) 정상 전극 포텐셜을 갖는 제 1 금속을 포함하는 하나의 전극 또는 2개 이상의 전극들을 제공하는 단계,
b) 제 1 금속의 정상 전극 포텐셜보다 더 높은 정상 전극 포텐셜을 갖는 제 2 금속의 층을 상기 전극(들) 상에 성막하는 단계,
c) 선택적으로, 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물을 포함하는 조성물에 상기 제 2 금속의 층을 노출시키는 단계, 및
d) 상기 전극(들) 상에 및/또는 상기 전극들 사이의 영역에, 유기 반도체 층을 성막하는 단계.
본 발명은 또한 위의 단계들 a), b), d) 및 선택적으로 c) 를 포함하는 OE 디바이스의 제조 방법에 관한 것이다.
본 발명은 또한 위와 아래에서 설명되는 바와 같은 방법에 의해 획득가능하거나 또는 획득되는 OE 디바이스에 관한 것이다.
바람직하게는 상기 전극은 소스 또는 드레인 전극, 또는 전하 주입 층이다.
바람직하게는 OE 디바이스는 OFET (organic field effect transistor), OTFT (organic thin film transistor), 유기 CTFT (complementary thin film transistor), IC (integrated circuitry) 의 컴포넌트, RFID (radio frequency identification) 태그, OLED (organic light emitting diode), 전계발광 디스플레이, 평판 디스플레이, 백라이트, 광검출기, 센서, 로직 회로, 메모리 소자, 커패시터, 유기 광기전 (OPV) 전지, 전하 주입 층, 쇼트키 다이오드, 평탄화 층 (planarising layer), 정전기 방지 필름, 전도 (conducting) 기판 또는 패턴, 광전도체 (photoconductor), 광수용체, 전자사진 디바이스 (electrophotographic device) 및 제로그래픽 디바이스 (xerographic device), 매우 바람직하게는 탑 게이트 또는 바텀 게이트 OFET로 이루어지는 군으로부터 선택된다.
도 1은 금 (Au) 및 칼슘 (Ca)의 페르미 준위와 일함수의 정의 (definition) 를 예시적으로 그리고 개략적으로 예시한다.
도 2는 Au 전극과 p-타입 OSC의 HOMO 사이의 정공 주입 배리어; Ca 전극과 n-타입 OSC의 LUMO 레벨 사이의 전자 주입 배리어를 예시적으로 그리고 개략적으로 예시한다.
도 3은 본 발명에 따른 통상적인 탑 게이트 OFET를 개략적으로 도시한다.
도 4는 본 발명에 따른 통상적인 바텀 게이트 OFET를 개략적으로 도시한다.
도 5a - 도 5d는 실시예 1에 기재된 방법에 따라 제조된 OFET의 전달 특성을 나타낸다.
도 6은 실시예 1에 기재된 방법에 따라 제조된 OFET의 시간에 걸친 전달 특성 측정을 나타낸다.
도 7은 실시예 1에 기재된 방법에 따라 제조된 OFET의 연속 바이어스 스트레스의 24시간에 걸쳐 측정된 포화 이동도 대 VG를 나타낸다.
이하에서 용어 "전극 (층)" 및 "전하 주입 층"은 상호 교환가능하게 사용된다. 따라서 전극 (층) 에 대한 언급은 전하 주입 층에 대한 언급을 포함하고 그 역도 또한 같다.
"표준 전극 포텐셜" 또는 "리독스 포텐셜" 로도 알려져 있는, 용어 "정상 전극 포텐셜" 은, 좌측 전극이 정상 수소 전극 (NHE) 으로도 알려져 있는 표준 수소 전극 (SHE) 이고 우측 전극이 관심 전극인 전지의 기전력을 의미한다 (IUPAC Green Book, 2nd ed., p. 61 ; PAC, 1996, 68, 957 참조). 수소의 표준 (또는 정상) 전극 포텐셜 E° 는 모든 온도에서 0으로 정의된다. 기타 전극들의 포텐셜들이 같은 온도에서 표준 수소 전극의 포텐셜과 비교된다. 높은 정상 전극 포텐셜을 갖는 금속들은 또한 귀금속으로 지칭된다.
"일함수" 의 다음의 정의들이 적용된다. 일함수는 고체로부터 고체 표면의 외부 지점으로 전자를 내보내는데 필요한 (보통 전자 볼트, eV로 측정되는) 최소 에너지 (또는 페르미 준위로부터 진공 레벨속으로 전자를 내보내는데 필요한 에너지) 이다. 진공 레벨은 항상 0 eV의 에너지 레벨로 지칭되므로, 페르미 준위는 항상 도 1에 도시된 바처럼 네가티브 값으로 정의된다. 페르미 준위가 네가티브 값이라 해도, 일함수 (Φ) 는 각각의 재료에 대해 Φ=Evac- EFermi로 정의되어, 그것은 보통 포지티브 값이 되게 된다. 예를 들면, 금 (Au) 에 대한 일함수는 5.1eV이고 Au의 페르미 준위는 -5.1eV이다. 그러므로, Au는 높은 일함수 금속인 반면에, ΦCa=2.9eV를 갖는 칼슘 (Ca) 은 낮은 일함수 금속이다.
주기율표에서, 높은 일함수 금속들은 백금 (ΦPt=5.65eV), 팔라듐 (ΦPd=5.12eV), 니켈 (ΦNi=5.15eV), 및 이리듐 (ΦIr=5.27eV) 을 포함한다. 낮은 일함수 금속들은 기본적으로 알칼리성 금속들, 이를테면 리튬 (ΦLi=2.9eV), 나트륨 (ΦNa=2.75eV), 칼륨 (ΦK=2.30eV), 세슘 (ΦCs=2.14eV) 및 알칼리토 금속들 이를테면 칼슘 (ΦCa=2.9eV) 및 바륨 (ΦBa=2.7eV) 이다.
여기에 언급된 금속들의 모든 일함수 값들은 다음 문헌에 기초한다: Herbert B. Michaelson "The work function of the elements and its periodicity", Journal of Applied Physics, 48(11), Nov 1977.
OSC 분자들의 경우에, 일함수는 반도체를 기술하는데 알맞지 않다. 무기 재료에서 가전자대에 대응하는 OSC 의 가장 높은 점유 분자 궤도 (HOMO) 레벨, 및 무기재료에서 전도대에 대응하는 OSC의 가장 낮은 비점유 분자 궤도 (LUMO) 레벨은, 전하 수송과 연관된 OSC 분자들에서의 궤도의 에너지 레벨들이다. p-타입 OSC에 대해서는, 전공 수송은 HOMO 에너지 레벨에서 일어나는 반면에, n-타입 OSC에 대해서는, 수송이 LUMO 레벨에서 일어난다.
OFET 및 OLED에서 더 나은 디바이스 성능을 위한 더 나은 전하 주입을 얻기 위하여, 전극들의 일함수는 OSC의 HOMO (p-타입) 또는 LUMO (n-타입) 에너지 레벨에 매치 (match) 되야 한다. 예를 들면, Pd (ΦPd=5.15eV) 및 Pt (ΦPt=5.65eV) 는 p-타입 디바이스들을 위한 알맞은 전극인데 OSC의 HOMO 레벨이 약 -5.3eV이기 때문이다 (도 2 참조). 하지만, Pd 및 Pt는 전극으로서 사용되기에는 비싼 금속들이다. n-타입 OSC 디바이스에 대해서는, Ca이 양호한 전극 재료인데 그 일함수가 OSC의 LUMO 레벨과 매치되는 대략 2.9eV이기 때문이다 (OSC의 통상적인 LUMO는 -2.8 내지 -3.3eV이다). 하지만, Ca는 산소와 습기에 매우 민감하다.
Au 및 Ag는 종종 전극 재료로서 사용되지만, 제조 비용을 낮추기 위하여 이들 금속들을 Cu로 대체하는 것이 바람직하다. 하지만, Cu는 4.6eV의 통상적인 일함수를 갖는 낮은 일함수 재료인 반면, 대부분의 OSC 재료들에 대해서, 통상적인 HOMO 레벨은 대략 -5.3 내지 -5.8eV이다. 그러므로, 전극의 전극 일함수를 증가시켜 OSC 재료의 HOMO 레벨에 더 가까워지고, 전극으로부터 OSC 층으로의 전하 운반체 주입을 향상시키는 것이 바람직하다.
많은 전극 재료들이, 일함수, 안정성 및 높은 원료 비용에서의 제한 때문에 OE 디바이스들에서 사용될 수 없다. 예를 들면, Ag는 4.3 eV의 일함수를 갖고, 이는 p-타입 OE 디바이스에서의 전극으로서 사용되기에는 너무 낮다. Ag 전극들의 일함수를 향상 및 증가시키기 위해, SAM (self-assembled monolayer) 재료들, 예를 들면 펜타플루오로벤젠티올과 같은 티올들이 전극 상에 도포될 수 있다.
Cu (ΦCu= 4.65eV) 와 같은 저비용 재료들에 대해서는, 일함수가 상대적으로 낮으므로, 이들 금속들은 또한 바람직하게는 일함수를 향상시키기 위하여 SAM 처리를 받는다. 이들 금속들 상의 SAM들에 의한 개질이 없으면, OE 디바이스는 통상적으로 디바이스 성능을 낮추는 높은 주입 배리어를 나타낸다.
Pt 및 Pd는 다른 한편, 전극 재료로서 사용될 수 있는 높은 일함수와 안정한 금속들에 속한다. 하지만, 그들의 원료 비용은 대규모로 산업적으로 응용하기에는 너무 높다.
본 발명은 저비용의 방법을 제공하는 것에 의해 전술한 문제들에 대한 해결책을 제공하고, 저렴하지만 낮은 일함수만을 갖는 전극 재료들의 일함수는 증가되어 OSC 재료의 HOMO 레벨에 더 가까워질 수 있다. 방법은 전극 표면 상의 금속 교환 공정 다음에, 선택적으로 SAM 처리 공정을 포함한다. 결과적으로, 높은 일함수를 갖는 전극들이 획득될 수 있으며, 이들은 높은 일함수 (및 높은 비용) 재료들로 전체적으로 이루어지는 전극들과 유사한 높은 일함수를 갖는 한편, 훨씬 더 낮은 레벨로 프로세싱 비용을 유지할 수 있다.
본 발명에 따른 방법은 다음의 단계들을 포함한다
a) 바람직하게는 기판 상에, 예를 들면 OFET 또는 OTFT에서 소스 및 드레인 전극과 같은 하나의 전극 또는 2개 이상의 전극들을 제공하는 단계로서, 상기 전극(들) 은 정상 전극 포텐셜을 갖는 제 1 금속을 포함하는, 상기 전극들을 제공하는 단계,
b) 제 1 금속의 정상 전극 포텐셜보다 더 높은 정상 전극 포텐셜을 갖는, 즉 상기 제 1 금속보다 더 귀한 제 2 금속의 층을 상기 전극(들) 상에 성막하는 단계,
c) 선택적으로, 유기 화합물이 상기 제 2 금속 상에, 층, 바람직하게는 자기조립 단분자층 (self assembled monolayer, SAM) 을 형성하도록, 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 상기 유기 화합물을 포함하는 조성물에 상기 제 2 금속의 층을 노출시키는 단계, 및
d) 상기 전극(들) 상에 및/또는 상기 전극들 사이의 영역에, 유기 반도체 층을 성막하는 단계.
2개 전극들, 예를 들면, 소스 및 드레인 전극들이 OFET 또는 OTFT에서 제공되면, OSC 층은 바람직하게는 (채널 영역으로도 알려져 있는) 소스와 드레인 전극들 사이의 영역에 그리고 선택적으로 그 전극들의 상부에도 성막된다.
본 발명의 바람직한 실시형태들은 이들 실시형태들 중 2개 이상의 임의의 조합을 포함하여, 아래에 열거된 것들을 비한정적으로 포함한다:
-제 2 금속은 제 1 금속보다 더 높은 일함수를 갖는다,
-제 1 금속은 Cu, Al, Zn 및 Sn으로 이루어지는 군으로부터 선택된다,
-제 2 금속은 Ag, Au, Co, Cu, Ir, Ni, Pd, Pt, Rh, Re 및 Se으로 이루어지는 군으로부터 선택된다,
- 제 2 금속의 층은 무전해 도금에 의해 성막된다,
- 제 2 금속의 층은 이온 교환법에 의해 성막된다,
- 제 2 금속의 층은 제 2 금속의 이온들을 함유하는 욕에 전극을 액침하는 것에 의해 성막된다,
- 욕은 제 2 금속의 이온들에 대한 어떠한 환원제도 함유하지 않는다,
- 욕은 이온 착화제, 완충제, 안정화제, 염, 산 및 염기들로 이루어지는 군으로부터 선택된 하나 이상의 첨가제들을 함유한다,
- 욕은 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물을 함유한다,
- 제 2 금속은 제 1 금속과 유사하거나 또는 제 1 금속보다 더 낮은 일함수를 갖고, 제 2 금속의 층 상에 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물의 자기조립 단분자층 (SAM) 이 도포된다,
- 유기 화합물은 제 1 금속보다 제 2 금속과 더 나은 상호작용을 나타내는 관능기를 함유한다,
- 유기 화합물은 유기 반도체와 상호작용하는 관능기를 함유한다,
- 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물은 다음으로 이루어지는 군으로부터 선택된다 : 지방족 또는 방향족 티올, 지방족 또는 방향족 디티올, 올리고티오펜, 올리고페닐렌, 예를 들면 시아노퀴노알칸디설파이드와 같은 지방족 또는 방향족 디설파이드, 실란, 클로로실란, 예를 들면 헥사메틸디실리잔 (HMDS) 과 같은 실라잔, 트리아졸, 테트라졸, 이미다졸 및 피라졸, 카르복실 산 이를테면 에이코사노산 (eicosanoic acid), 포스폰 산, 포스포네이트 이를테면 9-안트라센 포스포네이트 (이들 전부는 선택적으로 치환된다) 및 예를 들면 은 산화물 또는 몰리브덴 산화물과 같은 금속 산화물,
- 그 방법은, 전술 및 후술하는 바처럼 단계 a) - 단계d) 후에, 다음의 단계들을 더 포함한다: 상기 OSC 층 상에 게이트 절연체 층을 성막하는 단계, 상기 게이트 절연체 층 상에 게이트 전극을 성막하는 단계, 및 선택적으로 게이트 전극 상에 패시베이션 층을 성막하는 단계,
- 그 방법은, 전술 및 후술하는 바처럼 단계 a) - 단계 d) 전에, 다음의 단계들을 더 포함한다: 기판 상에 게이트 전극을 성막하는 단계, 게이트 전극 상에 게이트 절연체 층을 성막하는 단계, 단계 a)에서의 상기 전극(들) 은 게이트 절연체 층으로서 제공되고, 선택적으로 그 방법은, 전술 및 후술하는 바처럼 단계 d) 후에, OSC 층 상에 패시베이션 층을 성막하는 단계를 더 포함한다.
또한, 본 발명에 따른 방법에서 사용될 수 있는, 덜 귀한 금속 상에 더 귀한 금속을 도금하는 알맞고 바람직한 방법들은 또한, 전체 개시가 본원에 참조에 의해 원용되는, WO 02/29132 A1에 개시되어 있다.
바람직하게는, 제 1 금속, 예를 들면 Cu의 전극은, 예를 들면, 알맞고 알려진 약제로 세척하는 것에 의해 세정되고, 그 다음에 예를 들면 Ag+ 이온들 또는 또 다른 더 귀한 금속의 이온들을 함유하는 액침 도금 욕에 액침된다. 이것은 이온 교환 반응을 통하여 표면 상의 제 2 금속으로의 제 1 금속 (Cu) 의 교체를 초래한다. 액침 욕은 바람직하게는 예를 들면, AgNO3와 같은 제 2 금속의 알맞은 염을 함유하고 바람직하게는 제 2 금속의 이온들 (Ag+ 이온들) 을 위한 어떠한 환원제도 함유하지 않는다. 소정 시간 동안, 예를 들면 1-5 분 동안 액침한 후에, 전극은 욕으로부터 꺼내어지고 선택적으로 예를 들면 탈이온수를 이용한 린싱에 의해 세정된다.
본 발명의 바람직한 실시형태에서, 유기 분자들의 SAM (self assembled monolayer) 은 전극에 제 2 금속 층의 도포 후에 도포되고, 이는 전극의 일함수 및/또는 안정성을 더 향상시키기 위하여, 그리고 OSC 층과의 상호작용을 향상시키기 위하여, 제 2 금속과 상호작용하는 관능기를 함유한다. SAM 분자들은 예를 들면 티올로부터 선택된다. SAM 층은 바람직하게는 주어진 시간 기간 동안, 예를 들면 1분 동안 전극을, SAM 분자들을 함유하는 용액속에 액침하는 것에 의해 도포된다. 그 다음에 과도한 SAM 용액은 바람직하게는, 예를 들면 이소프로판올과 같은 고 휘발성 유기 용매로, 세척되거나 또는 스피닝 오프된다.
알맞고 바람직한 SAM 분자들은 예를 들면, 전체 개시가 본원에 참조에 의해 원용된, US 2009/0121192 A1에 개시되어 있다.
후속하여, OSC 층이 전극 상에 성막되고, 다음으로 예를 들면 증발법에 의해 게이트 전극 성막된다.
본 발명에 따른 방법은 Cu 상의 Ag의 도포에 한정되는 것이 아니라, 작업 디바이스들의 비용을 낮추기 위한 다른 금속계 전극들에도 도포될 수 있다. 예를 들면, Pt, Pd, Se 또는 Au는 Cu 상에 또는 Cu가 아닌 금속 상에 도포될 수 있다.
제 2 금속이 이온 교환의 결과로서 제 1 금속의 박층을 형성할, 이온 착물 또는 제 2 금속의 이온들을 함유하는 욕에 전극을 액침하는 것에 의해 제 2 (높은 일함수) 금속이 도포될 수 있다.
금속 이온 교환법을 위한 욕은 바람직하게는 용액, 예를 들면 유기 또는 수용액, 바람직하게는 수용액이다. 금속 이온들의 농도는 바람직하게는 수용액에서 < 1mM 이다. 액침 시간은 수초에서 수시간까지 달라질 수 있다. 그 욕은 금속 교환을 위한 화합물에 한정되는 것이 아니라, SAM 분자들 이를테면 방향족 또는 지방족 티올 (R-SH), 디티올 (HS-R-SH), 티오아세틸 (R-S-Ac), 디설파이드 (R-S-S-R), 올리고티오펜, 올리고페닐렌, 또는 클로로실란을 더 함유할 수 있고, 여기서 R은 지방족 또는 방향족 잔기 (aromatic moiety) 이고 Ac는 아세틸이다.
금속 교환 후 전극의 표면은 (Ag와 같은) 순수 제 2 금속으로 이루어질 수도 있거나 또는 산화를 통하여 (AgO 또는 Ag2O와 같은) 제 2 금속의 하나 이상의 산화물들로 이루어지거나 또는 그 산화물들을 함유할 수도 있다.
액침 욕은 바람직하게는 금속 염을 함유한다. 알맞고 바람직한 염들을, Au 염 이를테면 AuCN 또는 [KAu(CN)2], Pd 염 이를테면 PdCl2, Pt 염 이를테면 K2PtCl4, Ag 염 이를테면 AgNO3 또는 AgCN, 또는 Ir (ΦIr=5.27eV), Re (ΦRe=4.96eV), Rh (ΦRh=4.98eV), Co (ΦCo=5.0eV), 또는 Ni (ΦNi=5.15eV) 과 같은 다른 높은 일함수 금속들의 알맞은 염을 비한정적으로 포함한다.
완충 용액 및 안정화제와 같은, 다른 성분 또는 첨가제가 또한 액침 욕에 첨가될 수 있다. 예를 들면, KOH 또는 KBH4가 Au 이온들을 함유하는 액침 욕에 첨가될 수 있고 하이드라진 하이드레이트가 Pt 염들을 함유하는 액침 욕에 첨가될 수 있다.
액침 욕은 또한 SAM 분자들, 암모늄 아세테이트 또는 NH4Cl와 같은 완충제, 디소듐 EDTA, KCN 또는 티오우레아와 같은 안정화제, 아세트산, 황산, 시트르산 또는 HCl와 같은 유기 또는 무기 산, 또는 NH4OH 또는 NaOH와 같은 염기들로 이루어지는 군으로부터 선택된 하나 이상의 화합물들을 함유할 수 있다.
금속 교환의 정도는 금속 이온들의 농도를 달리하는 것에 의해 조정될 수 있다. 금속 교환은, 컬러 변화가 심지어 육안에 가시적이지 않을 수도 있는, 낮은 농도 (0.001mM 내지 0.1M) 에서 벌써 일어날 수 있다. 예를 들면, Ag에 의한 Cu의 금속 교환은 0.1 mM AgN03욕에서 액침에 의해 달성될 수 있고, 그 농도에서는 Cu 전극에서의 컬러 변화가 관찰되지 않는다.
특히 바람직하게는 Ag 또는 Pd를 제 2 금속으로 사용할 때, 액침 욕 또는 액침 용액에서 제 2 금속의 이온 또는 염의 농도는 바람직하게는 0.0001 내지 10mM, 가장 바람직하게는 0.01 내지 1mM이다.
이온 교환 및 SAM 공정을 최적화하기 위하여 및/또는 프로세싱 시간을 단축시키기 위하여 상이한 온도들이 적용 (apply) 될 수 있다. 액침 욕의 온도는, 최적 조건들에 따라, 예를 들면, -30℃ 내지 100℃의 넓은 범위내에서 선택될 수 있다.
전극 상의 제 2 금속의 층의 두께는 바람직하게는 0.3 분자층 내지 10 nm이다.
용매들의 제거 후에, 제 2 금속의 층 상에 제공된 SAM 층의 두께는 바람직하게는 1 내지 10 분자층이다.
전극의 제 1 금속으로서 바람직하게는 Cu가 사용된다. 예를 들면, Al, Zn 또는 Sn와 같은, Cu가 아닌 금속들을 사용하는 것이 또한 가능하다.
고체 필름의 형상의 금속 전극 대신에, 다른 물리적 형태 또는 형상의 전극들이 또한 본 발명의 방법에서 사용될 수 있다. 예를 들면, 제 1 금속의 나노입자들, 나노와이어들 또는 나노로드들을 함유하는 층으로 이루어지거나 또는 그 층을 포함하는 전극을 사용하는 것이 가능하다. 금속 교환 공정에서 제 2 금속의 층은 다음으로 이들 나노입자들, 나노와이어들 또는 나노로드들에 도포되고, 그 후에 OSC 층이 전극 층 상에 또는 2개 이상의 상기 전극들 사이의 영역에 도포된다.
본 발명에 따른 방법은 또한, OLED ( organic light-emitting diode), OPV (organic photovoltaic) 디바이스 또는 유기 광검출기의 제조에 사용될 수 있다.
증가된 일함수에 더하여, 본 발명에 따른 방법은 또한 추가의 유익한 효과들 이를테면 향상된 내식성, 감소된 전기화학적 마이그레이션, 감소된 접촉 저항, 환경적 혜택 (예를 들면 휘발성 용매가 욕에 사용되지 않는 경우), 낮은 디바이스 제조 비용 및 향상된 신뢰성의 디바이스 제조 방법을 제공할 수 있다.
제 1 금속을 함유하는 전극들은 바람직하게는 기판 상에 제공되고, 그 기판에 전극들이 용매기반 또는 액체 코팅 방법들, 이를테면 스프레이-, 딥-, 웹- 또는 스핀-코팅에 의하여 또는 진공 또는 기상 증착 방법들 이를테면 물리기상증착 (PVD) 또는 화학 기상 증착 (CVD) 또는 승화에 의하여 도포될 수 있다. 알맞은 기판들 및 성막 방법들은 문헌으로부터 당업자에게 알려져 있다.
바람직하게는, 전극들은 제 2 금속을 이용한 금속 도금 전에 예비 세척 단계를 거친다. 세척 단계는 바람직하게는, 예를 들면 아세트산, 시트르산 또는 HCl와 같은 유기 또는 무기 산을 이용한 산 세척 단계, 예를 들면, 아르곤 플라즈마, 산소 플라즈마 또는 CFX 플라즈마와 같은 플라즈마에의 노출 단계, UV 및/또는 오존 처리 단계, 또는 예를 들면 과산화 수소를 이용한 염기 또는 산화제 세척 단계 중 하나 이상을 포함한다.
탑 게이트 (TG) 트랜지스터를 제조할 때, 소스 및 드레인 전극들은 보통 먼저 기판 상에 도포되고 금속 교환 그리고 선택적인 SAM 처리를 받고, 다음으로 OSC 성막된다. 그 다음에, 게이트 절연 층이 OSC 층 상에 도포되고, 게이트 전극이 게이트 절연체 층 상에 도포된다.
바텀 게이트 (BG) 트랜지스터를 제조할 때, 보통 먼저 게이트 전극이 기판 상에 도포되고 게이트 절연체 층이 게이트 전극 상에 도포된다. 그 다음에, 소스 및 드레인 전극들은 게이트 절연체 상에 도포되고 금속 교환 그리고 선택적인 SAM 처리 공정를 받고, 다음으로 OSC 성막된다.
정확한 공정 조건들은 대응하는 절연체 그리고 사용되는 OSC 재료들에 대해 용이하게 채택되고 최적화될 수 있다.
도 3은, 기판 (1), 제 1 금속을 함유하는 소스 (S) 및 드레인 (D) 전극들 (2), S/D 전극들 (2) 상에 제공된 제 2 금속의 층 (3) 및 선택적으로 SAM 층 (미도시), OSC 재료의 층 (4), 게이트 절연체 층으로서 유전체 재료의 층 (5), 게이트 전극 (6), 및 나중에 제공될 수도 있는 추가 층들 또는 디바이스들로부터 게이트 전극 (6) 을 차폐 (shield) 하거나 또는 그것을 환경 영향으로부터 보호하는 선택적인 패시베이션 또는 보호 층 (7) 을 포함하는, 본 발명에 따른 통상적인 TG OFET의 개략도이다. 소스와 드레인 전극들 (2) 사이의 영역은, 이중 화살표로 표시된 바처럼, 채널 영역이다.
도 4는, 기판 (1), 게이트 전극 (6), 게이트 절연체 층으로서 유전체 재료의 층 (5), 제 1 금속을 함유하는 소스 (S) 및 드레인 (D) 전극들 (2), S/D 전극들 (2) 상에 제공된 제 2 금속의 층 (3) 및 선택적으로 SAM 층, OSC 재료의 층 (4), 및 나중에 제공될 수도 있는 추가 층들 또는 디바이스들로부터 OSC 층 (4) 을 차폐하거나 또는 그것을 환경 영향으로부터 보호하는 선택적인 보호 또는 패시베이션 층 (7) 을 포함하는, 본 발명에 따른 통상적인 BG, 바텀 콘택트 OFET의 개략도이다.
OSC 층을 도포하기 위한 OSC 재료들 및 방법들은 표준 재료들 및 당업자에게 알려진 방법들로부터 선택될 수 있고 문헌에 기재되어 있다.
OSC 재료는 n- 또는 p- 타입 OSC일 수 있고, 이는 진공 또는 기상 증착에 의해 성막되거나 또는 바람직하게는 용액으로부터 성막될 수 있다. 바람직하게는, FET 이동도가 1x10-5 cm2V-1s-1보다 큰 OSC 재료들이 사용된다.
OSC는 예를 들면 유기 정류 다이오드의 층 소자 또는 OFET에서 능동 채널 재료 (active channel material) 로서 사용된다. 주위 프로세싱 (ambient processing) 을 허용하는 액체 코팅에 의해 성막된 OSC가 바람직하다. OSC는 바람직하게는 스프레이-, 딥-, 웹- 또는 스핀 코팅되거나 또는 임의의 액체 코팅 기법에 의해 성막된다. 잉크젯 성막이 또한 알맞다. OSC는 선택적으로 진공 또는 기상 증착될 수도 있다.
반도체 채널은 또한 2개 이상의 동일한 타입 (즉, p-타입 또는 n-타입) 의 OSC들의 복합재일 수도 있다. 또한, p-타입 OSC는 층을 도핑하는 효과를 위해 n-타입 OSC와 혼합될 수도 있다. 다중층 OSC가 또한 사용될 수 있다. 예를 들면, OSC는 절연체 계면 근처에서 진성 (intrinsic) 일 수도 있고 고도로 도핑된 영역이 또한 진성 층 (intrinsic layer) 다음에 코팅될 수 있다.
OSC는 (폴리머 또는 거대분자와 비교하여 "소분자"로도 지칭되는) 모노머 화합물, 폴리머 화합물, 또는 혼합물, 모노머 및 폴리머 화합물들 중 어느 일방 또는 쌍방으로부터 선택된 하나 이상의 화합물들을 함유하는 분산물 (dispersion) 또는 블렌드 (blend) 일 수도 있다.
모노머 재료의 경우에, OSC는 바람직하게는 공액 방향족 분자이고, 바람직하게는 적어도 3개의 방향족 고리를 함유한다. 바람직한 모노머 OSC는 5-, 6- 또는 7-원 방향족 고리들, 더 바람직하게는 5- 또는 6-원 방향족 고리를 함유하는 공액 방향족 분자들로 이루어지는 군으로부터 선택된다.
이들 공액 방향족 분자들에서, 선택적으로, 방향족 고리들의 각각은 Se, Te, P, Si, B, As, N, O 또는 S로부터, 바람직하게는 N, O 또는 S로부터 선택된 하나 이상의 헤테로 원자들을 함유한다. 추가적으로 또는 대안으로, 이들 공액 방향족 분자들에서, 방향족 고리들의 각각은 선택적으로 알킬, 알콕시, 폴리알콕시, 티오알킬, 아실, 아릴 또는 치환된 아릴 기들, 할로겐, 특히 플루오르, 시아노, 니트로 또는 선택적으로 치환된 2차 또는 3차 알킬아민 또는 아릴아민 (-N(R3)(R4)로 표시되고, 여기서 R3 및 R4 각각은 독립적으로 H 이다), 선택적으로 치환된 알킬 기, 또는 선택적으로 치환된 아릴, 알콕시 또는 폴리알콕시 기로 치환된다. R3 및 R4가 알킬 또는 아릴 기인 경우, 이들은 선택적으로 플루오르화 (fluorinated) 된다.
이들 공액 방향족 분자들에서, 방향족 고리들은 선택적으로 융합 (fuse) 되거나 선택적으로 서로, 공액 연결 기 (conjugated linking group) 이를테면 -C(T1)=C(T2)-, -C≡C-, -N(R')-, -N=N-, (R')=N-, -N=C(R')- 에 의해 연결되고, T1 및 T2는 각각 독립적으로 H, Cl, F, -C≡N 또는 C1-C10 알킬 기, 바람직하게는 C1-4 알킬 기를 나타내고; R' 는 H, 선택적으로 치환된 C1-C20 알킬 기 또는 선택적으로 치환된 C4-C30 아릴 기를 나타낸다. R'가 알킬 또는 아릴 기인 경우, 이들은 선택적으로 플루오르화된다.
또한 본 발명에 사용될 수 있는 바람직한 OSC 재료들은 공액 탄화수소 폴리머 이를테면 폴리아센, 폴리페닐렌, 폴리(페닐렌 비닐렌), 그러한 공액 탄화수소 폴리머들의 올리고머들을 포함하는 폴리플루오렌; 농축 방향족 탄화수소 이를테면 테트라센, 크리센, 펜타센, 피렌, 페릴렌, 코로넨, 또는 이들의 가용성, 치환된 유도체; 올리고머 파라 치환된 페닐렌 이를테면 p-쿼터페닐 (p-4P), p-퀸크페닐 (p-5P), p-섹시페닐 (p-6P), 또는 이들의 가용성 치환된 유도체; 공액 헤테로시클릭 폴리머 이를테면 폴리(3-치환된 티오펜), 폴리(3,4-이치환된 티오펜), 선택적으로 치환된 폴리티에노[2,3-b]티오펜, 선택적으로 치환된 폴리티에노[3,2-b]티오펜, 폴리(3-치환된 셀레노펜), 폴리벤조티오펜, 폴리이소티아나펜, 폴리(N-치환된 피롤), 폴리(3-치환된 피롤), 폴리(3,4-이치환된 피롤), 폴리푸란, 폴리피리딘, 폴리-1,3,4-옥사디아졸, 폴리이소티아나프텐, 폴리(N-치환된 아닐린), 폴리(2-치환된 아닐린), 폴리(3-치환된 아닐린), 폴리(2,3-이치환된 아닐린), 폴리아줄렌, 폴리피렌; 피라졸린 화합물; 폴리셀레노펜; 폴리벤조푸란; 폴리인돌; 폴리피리다진; 벤지딘 화합물; 스틸펜 화합물; 트리아진; 치환된 메탈로- 또는 금속- 무함유 포르핀, 프탈로시아닌, 플루오로프탈로시아닌, 나프탈로시아닌 또는 플루오로나프탈로시아닌; C60 및 C70 풀러렌; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실 디이미드 및 플루오로 유도체; N,N' -디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실디이미드; 바소페난트롤린; 디페노퀴논; 1,3,4-옥사디아졸; 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄; α,α'-bis(디티에노[3,2-b2',3'-d]티오펜); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 디알키닐 안트라디티오펜; 2,2'-바이벤조[1,2-b:4,5-b']디티오펜으로 이루어지는 군으로부터 선택된 화합물, 올리고머 및 화합물들의 유도체를 포함한다. 바람직한 화합물들은 위의 리스트로부터의 것들과 그들의, 유기 용매에서 가용성인 유도체들이다.
특히 바람직한 OSC 재료들은 티오펜-2,5-디일, 3-치환된 티오펜-2,5-디일, 셀레노펜-2,5-디일, 3-치환된 셀레노펜-2,5-디일, 선택적으로 치환된 티에노[2,3-b]티오펜-2,5-디일, 선택적으로 치환된 티에노[3,2-b]티오펜-2,5-디일, 선택적으로 치환된 2,2'-바이티오펜-5,5'-디일, 선택적으로 치환된 2,2'-바이셀레노펜-5,5'-디일로부터 선택된 하나 이상의 반복 단위들을 포함하는 폴리머 및 코폴리머로 이루어지는 군으로부터 선택된다.
또한 바람직한 OSC 재료들은, 치환된 올리고아센 이를테면 펜타센, 테트라센 또는 안트라센, 또는 이들의 헤테로시클릭 유도체들 이를테면 6,13-bis(트리알킬실릴에티닐) 펜타센 또는 5,11-bis(트리알킬실릴에티닐) 안트라디티오펜으로 이루어지는 군으로부터 선택되고, 이들은 예를 들면 US 6,690,029, WO 2005/055248 A1 또는 US 7,385,221에 개시되어 있다.
본 발명에 따른 또 다른 바람직한 실시형태에서 OSC 층은, 예를 들면 WO 2005/055248 A1에 기재되어 있는 바처럼 레올로지 특성을 조정하기 위한 하나 이상의 유기 바인더, 특히 1,000 Hz에서 3.3 이하의 낮은 유전율, ε을 갖는 유기 바인더를 포함한다.
바인더는 예를 들면 폴리(알파-메틸스티렌), 폴리비닐신나메이트, 폴리(4-비닐바이페닐) 또는 폴리(4-메틸스티렌, 또는 이들의 블렌드로부터 선택된다. 바인더는 또한 예를 들면 폴리아릴아민, 폴리플루오렌, 폴리티오펜, 폴리스피로바이플루오렌, 치환된 폴리비닐렌페닐렌, 폴리카르바졸 또는 폴리스틸벤, 또는 이들의 코폴리머로부터 선택된 반도체 바인더일 수도 있다. 본 발명에서 사용을 위한 바람직한 유전체 재료는 바람직하게는 예를 들면, Asahi Glass로부터 상업적으로 이용가능한 Cytop™809M과 같은, 1000Hz에서 1.5와 3.3 사이의 낮은 유전율을 갖는 재료를 포함한다.
본 발명에 따른 트랜지스터 디바이스는 또한 p-타입 반도체 채널 (semiconducting channel) 및 n-타입 반도체 채널 양자 모두를 포함하는 상보형 유기 TFT (CTFT) 일 수도 있다.
본 발명에 따른 방법은 OFET 또는 OTFT에 한정되는 것이 아니라, 예를 들면 OLED 또는 OPV 디바이스들과 같은 전하 주입 층을 포함하는 임의의 OE 디바이스의 제조에도 사용될 수 있다. 당업자는 다른 타입들의 OE 디바이스들의 제조에 사용하기 위하여, 전술하고 후술되는 방법을 용이하게 수정 또는 변경할 수 있다.
예를 들면, 본 발명에 따른 방법은 또한, 예를 들면 BHJ (bulk heterojunction) 태양 전지에서와 같은 OPV 디바이스에서 전극에 적용될 수 있다. OPV 디바이스는 문헌에서 알려져 있는 임의의 타입일 수 있다 [예를 들면 Waldauf 등의, Appl. Phys. Lett. 89, 233517 (2006) 참조].
본 발명에 따른 바람직한 OPV 디바이스는 다음을 포함한다:
-낮은 일함수 전극 (예를 들면, 알루미늄과 같은 금속), 및 높은 일함수 전극 (예를 들면, ITO), 이들 중 하나는 투명하다,
-낮은 일함수 전극과 높은 일함수 전극 사이에 배치되는, 바람직하게는 OSC 재료들로부터 선택되는, 정공 수송 재료 및 전자 수송 재료를 포함하는 ("활성층"으로도 지칭되는) 층; 상기 활성층은 예를 들면 BHJ (bulk heterojunction) 을 형성하는, p-타입 및 n-타입 반도체의 이중층, 또는 2개의 별개 층들 또는 블렌드 또는 혼합물로서 존재할 수 있다 (예를 들면, Coakley, K. M. 및 McGehee, M. D. Chem. Mater. 2004, 16, 4533 참조),
-예를 들면 정공들을 위한 옴 접촉을 제공하기 위하여 높은 일함수 전극의 일함수를 수정하기 위한, 활성층과 높은 일함수 전극 사이에 배치된, PEDOT:PSS (폴리(3,4-에틸렌디옥시티오펜):폴리(스티렌술포네이트)) 의 블렌드를 포함하는 선택적인 전도성 폴리머 층,
- 전자들을 위한 옴 접촉을 제공하기 위하여, 활성 층을 향하는 낮은 일함수 전극의 측 상의 (예를 들면 LiF의) 선택적인 코팅,
그 전극들 중 적어도 하나, 바람직하게는 높은 일함수 전극은 전술하고 후술되는 바처럼 본 발명에 따른 방법을 받는다.
본 발명에 따른 다른 바람직한 OPV 디바이스는 다음을 포함하는 인버트형 OPV 디바이스이다:
-낮은 일함수 전극 (예를 들면, 금과 같은 금속), 및 높은 일함수 전극 (예를 들면, ITO), 이들 중 하나는 투명하다,
-낮은 일함수 전극과 높은 일함수 전극 사이에 배치되는, 바람직하게는 OSC 재료들로부터 선택되는, 정공 수송 재료 및 전자 수송 재료를 포함하는 ("활성층"으로도 지칭되는) 층; 상기 활성층은 예를 들면 BHJ를 형성하는, p-타입 및 n-타입 반도체의 이중층 또는 2개의 별개 층들 또는 블렌드 또는 혼합물로서 존재할 수 있다,
-예를 들면 전자들을 위한 옴 접촉을 제공하기 위하여, 활성층과 낮은 일함수 전극 사이에 배치된, PEDOT:PSS의 블렌드를 포함하는 선택적인 전도성 폴리머 층,
- 정공들을 위한 옴 접촉을 제공하기 위하여, 활성 층을 향하는 높은 일함수 전극의 측 상의 (예를 들면 TiOx의) 선택적인 코팅,
그 전극들 중 적어도 하나, 바람직하게는 높은 일함수 전극은 전술하고 후술되는 바처럼 본 발명에 따른 금속 교환 그리고 선택적인 SAM 처리를 받는다.
따라서, 본 발명의 OPV 디바이스들에서 바람직하게는 전극들 중 적어도 하나, 바람직하게는 높은 일함수 전극이, 활성층을 향하는 그의 표면 상에, 제 2 금속을 포함하는 층 및 선택적으로 SAM 층에 의해 커버되고, 이들은 전술하고 후술되는 바처럼 본 발명에 따른 방법에 의해 도포된다.
본 발명의 OPV 디바이스들은 통상적으로 p-타입 (전자 도너) 반도체 및 n-타입 (전자 어셉터) 반도체를 포함한다. p-타입 반도체는 예를 들면, 폴리(3-알킬-티오펜) (P3AT), 바람직하게는 폴리(3-헥실티오펜) (P3HT) 과 같은 폴리머이거나, 또는 다르게는 위에서 열거된 바처럼 바람직한 폴리머 및 모노머 OSC 재료의 군으로부터 선택된 다른 하나이다. n-타입 반도체는 무기 재료 이를테면 아연 산화물 또는 카드뮴 셀레나이드, 또는 유기 재료 이를테면 풀러렌 유도체, 예를 들면 G. Yu, J. Gao, J.C. Hummelen, F. Wudl, A.J. Heeger, Science 1995, Vol. 270, p. 1789 ff에 개시되어 있고 아래에 나타낸 구조를 갖거나 또는 예를 들면, C70 풀러렌 그룹과 구조적 유사한 화합물 (C60PCBM) 을 갖는, "PCBM" 또는 "C60PCBM" 로도 알려져 있는, 예를 들면 (6,6)-페닐-부티르 산 메틸 에스테르 유도화 (derivatized) 메타노 C60 풀러렌, 또는 폴리머일 수 있다 (예를 들면, Coakley, K. M. 및 McGehee, M. D. Chem. Mater. 2004, 16, 4533 참조).
Figure pct00001
이런 타입의 바람직한 재료는 P3HT와 같은 폴리머 또는 위에서 열거된 군들로부터 선택된 또 다른 폴리머와, C60 또는 C70 풀러렌 또는 개질된 풀러렌 이를테면 PCBM의 블렌드 또는 혼합물이다. 바람직하게는 비 폴리머 : 풀러렌은 중량기준으로 2:1 내지 1:2, 더 바람직하게는 중량기준으로 1.2:1 내지 1:1.2, 가장 바람직하게는 중량 기준으로 1:1 이다. 블렌드된 혼합물에 대해, 선택적인 어닐링 단계가 블렌드 모르폴로지 및 결과적으로 OPV 디바이스 성능을 최적화하기 위하여 필요할 수도 있다.
바람직하게는 전술되고 후술되는 방법에서, OSC 층 및 절연체 층과 같은 개별 기능 층들의 성막은 용액 프로세싱 기법들을 이용하여 수행된다. 이것은 예를 들면 OSC 또는 유전체 재료를 각각 포함하고 하나 이상의 유기 용매들을 더 포함하는 제제 바람직하게는 용액을 이전 성막된 층 상에 도포한 다음 용매(들) 을 증발시키는 것에 의해 행해질 수 있다. 바람직한 성막 기법들은 딥 코팅, 스핀 코팅, 잉크젯 인쇄, 레터 프레스 인쇄, 스크린 인쇄, 닥터 블레이드 코팅, 롤러 인쇄, 리버스 롤러 인쇄, 오프셋 리소그래피 인쇄, 플렉소그래피 인쇄, 웹 인쇄, 스프레이 코팅, 브러시 코팅 또는 패드 인쇄를 비한정적으로 포함한다. 매우 바람직한 용액 성막 기법들은 스핀 코팅, 플렉소그래피 인쇄 및 잉크젯 인쇄이다.
본 발명에 따른 OFET 디바이스에서, 게이트 절연체 층을 위한 유전체 재료는 바람직하게는 유기 재료이다. 바람직하게는 유전체 층은 주위 프로세싱을 허용하는 용액 코팅되지만, 또한 다양한 진공 성막 기법들에 의해 성막될 수 있다. 유전체가 패턴화될 때, 그것은 층간 절연의 기능을 수행할 수도 있거나 또는 OFET를 위한 게이트 절연체로서 작용할 수도 있다. 바람직한 성막 기법들은 딥 코팅, 스핀 코팅, 잉크젯 인쇄, 레터 프레스 인쇄, 스크린 인쇄, 닥터 블레이드 코팅, 롤러 인쇄, 리버스 롤러 인쇄, 오프셋 리소그래피 인쇄, 플렉소그래피 인쇄, 웹 인쇄, 스프레이 코팅, 브러시 코팅 또는 패드 인쇄를 비한정적으로 포함한다. 잉크젯 인쇄가, 고해상도 층들 및 디바이스들이 제조되는 것을 허용하므로, 특히 바람직하다. 선택적으로, 유전체 재료는, 용매들에 대한 더 나은 저항률 (resitivity) 및/또는 구조적 무결성을 달성하기 위하여 및/또는 패턴성 (포토리소그래피) 을 가능하게 하기 위하여 가교 또는 경화될 수 있다. 바람직한 게이트 절연체들은 유기 반도체에 낮은 유전율 계면을 제공하는 것들이다.
알맞은 용매들은 탄화수소 용매, 방향족 용매, 지환족 시클릭 에테르, 시클릭 에테르, 아세테이트, 에스테르, 락톤, 케톤, 아미드, 시클릭 카보네이트 또는 전술한 것의 다성분 혼합물을 비한정적으로 포함하는 용매들로부터 선택된다. 바람직한 용매들의 예들은 시클로헥사논, 메시틸렌, 크실렌, 2-헵타논, 톨루엔, 테트라하이드로푸란, MEK, MAK (2-헵타논), 시클로헥사논, 4-메틸아니솔, 부틸-페닐 에테르 및 시클로헥실벤젠, 매우 바람직하게는 MAK, 부틸 페닐 에테르 또는 시클로헥실벤젠을 포함한다.
제제에서 각각의 기능 재료 (OSC 또는 게이트 절연체) 의 전체 농도는 바람직하게는 0.1 내지 30 wt.%, 바람직하게는 0.1 내지 5 wt.%이다. 특히, 높은 끓는점을 갖는 유기 케톤 용매가 잉크젯 및 플렉소그래피 인쇄를 위한 용액에서의 사용에 유리하다.
스핀 코팅이 성막 방법에 사용될 때, OSC 또는 유전체 재료가 0.5와 1.5 μm 사이의 통상적인 층 두께를 갖는 층을 제공하기 위하여 예를 들면 30초의 기간 동안 1000과 2000rpm 사이에서 스피닝된다. 스핀 코팅 후에 필름은 모든 잔류 휘발성 용매들을 제거하기 위하여 상승된 온도에서 가열될 수 있다.
가교를 위해, 성막 후에 가교성 유전체 재료는 바람직하게 예를 들면 X-선, UV 또는 가시 방사선와 같은 전자 빔 또는 전자기 (화학) 방사선에 노출된다. 예를 들면, 50 nm 내지 700 nm, 바람직하게는 200 내지 450 nm, 가장 바람직하게는 300 내지 400 nm의 파장을 갖는 화학 방사선이 사용될 수 있다. 알맞은 방사선 사용량 (dosage) 은 통상적으로 25 내지 3,000 mJ/cm2이다. 알맞은 방사선 소스는 수은, 수은/크세논, 수은/할로겐 및 크세논 램프들, 아르곤 또는 크세논 레이저 소스, X-선, 또는 e-빔을 포함한다. 화학 방사선에의 노출은 노출된 영역에서 유전체 재료의 가교성 기들에서의 가교 반응을 유도할 것이다. 또한, 예를 들면, 가교성 기들의 흡수 대역 밖의 파장을 갖는 광원을 사용하고 가교성 재료에 감광성 감광제 (photosensitizer) 를 첨가하는 것이 가능하다.
선택적으로 유전체 재료 층은 예를 들면, 1 내지 30분 동안, 바람직하게는 1 내지 10분 동안 70℃ 내지 130℃의 온도에서, 방사선에의 노출 후에 어닐링된다. 상승된 온도에서의 어닐링 단계는 광방사선에 유전체 재료의 가교성 기들의 노출에 의해 유도된 가교 반응을 완성하기 위하여 사용될 수 있다.
전술되고 후술되는 모든 방법 단계들은 종래 기술에 설명되어 있고 당업자에게 잘 알려진 알려진 기법들 및 표준 장비를 사용하여 수행될 수 있다. 예를 들면, 광조사 단계에서 상업적으로 이용가능한 UV 램프 및 포토마스크가 사용될 수 있고, 어닐링 단계가 오븐에서 또는 핫플레이트 상에서 수행될 수 있다.
본 발명에 따른 전자 디바이스에서 기능성 층 (OSC 층 또는 유전체 층) 의 두께는 바람직하게는 1 nm (단분자층의 경우) 에서 10 μm까지, 매우 바람직하게는 1 nm 내지 1μm, 가장 바람직하게는 5nm 내지 500nm이다.
다양한 기판들이 유기 전자 디바이스들, 예를 들면 실리콘 웨이퍼, 유리 또는 플라스틱의 제조에 사용될 수도 있고, 플라스틱 재료가 바람직하며, 예를 들면 알키드 수지, 알릴 에스테르, 벤조시클로부텐, 부타디엔-스티렌, 셀룰로스, 셀룰로스 아세테이트, 에폭시드, 에폭시 폴리머, 에틸렌-클로로트리플루오로 에틸렌, 에틸렌-테트라-플루오로에틸렌, 섬유 유리 강화 플라스틱, 플루오로카본 폴리머, 헥사플루오로프로필렌비닐리덴-플루오라이드 코폴리머, 고밀도 폴리에틸렌, 패릴렌, 폴리아미드, 폴리이미드, 폴리아라미드, 폴리디메틸실록산, 폴리에테르술폰, 폴리-에틸렌, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트, 폴리케톤, 폴리메틸메트아크릴레이트, 폴리프로필렌, 폴리스티렌, 폴리술폰, 폴리테트라플루오로에틸렌, 폴리우레탄, 폴리비닐클로라이드, 실리콘 고무, 및 실리콘을 포함한다.
바람직한 기판 재료들은 폴리에틸렌테레프탈레이트, 폴리이미드, 및 폴리에틸렌나프탈레이트이다. 기판은 위의 재료들로 코팅된 임의의 플라스틱 재료, 금속 또는 유리일 수도 있다. 기판은 바람직하게는 양호한 패턴 선명도 (pattern definition) 를 확보하기 위하여 균질해야 한다. 캐리어 이동도를 증대시키기 위하여 기판은 또한 압출, 스트레칭, 러빙 또는 광화학 기법들에 균일하게 사전 정렬되어 유기 반도체의 배향 (orientation) 을 유도할 수도 있다.
문맥에서 명확하게 달리 나타내지 않으면, 본원에 사용된 바처럼 본원의 용어들의 복수 형태는 단수 형태를 포함하는 것으로 해석되야 하고 그 역 또한 마찬가지다.
본 발명의 이전의 실시형태들에 대한 변경이 여전히 본 발명의 범위 내에서 이루어질 수 있다는 것이 인식될 것이다. 본 명세서에서 개시된 각 피쳐 (feature) 은, 달리 언급되지 않으면, 동일한, 동등한 또는 유사한 목적을 제공하는 다른 피쳐들에 의해 대체될 수도 있다. 따라서, 달리 언급되지 않으면, 개시된 각 피쳐는 동등한 또는 유사한 피쳐들의 일반 시리즈 중 하나의 예일 뿐이다.
본 명세서에서 개시된 모든 피쳐들은, 그러한 피쳐들 및/또는 단계들 중 적어도 일부가 상호 배타적인 조합들을 제외하고는, 임의의 조합으로 조합될 수도 있다. 특히, 바람직한 본 발명의 바람직한 피쳐들은 본 발명의 모든 양태들에 적용가능하고 임의의 조합으로 사용될 수도 있다. 마찬가지로, 비본질적인 조합들에서 기재된 피쳐들은 (조합이 아닌) 따로 사용될 수도 있다.
전술된 피쳐들, 특히 바람직한 실시형태들의 다수는, 단지 본 발명의 실시형태의 부분으로서가 아니라, 그 자체로서 발명에 해당한다는 것이 인식될 것이다. 본 발명에서 청구된 임의의 발명에 더하여 또는 대안으로 이들 피쳐들에 대하여 독립적인 보호가 구해질 수도 있다.
본 발명은 이제 다음의 실시예들을 참조하여 더 상세히 설명될 것이고, 이들은 본 발명의 범위를 단지 예시할 뿐 제한하는 것이 아니다.
다음의 파라미터들이 사용된다:
μLIN 은 선형 전하 운반체 이동도이다
μSΑΤ 는 포화 전하 운반체 이동도이다
W 는 ("채널 폭"으로도 알려진) 드레인 및 소스 전극의 길이이다
L 은 ("채널 길이"로도 알려진) 드레인 및 소스 전극 사이의 거리이다
ID 는 소스 드레인 전류이다.
Cox 는 게이트 유전체의 면적당 커패시턴스이다
VG 는 게이트 전압이다
VDS 는 소스-드레인 전압이다
Sqrt(ID) 는 선형 전하 운반체 이동도이다
달리 언급되지 않으면, 위와 아래에서 주어진 바처럼 유전율 (ε), 전하 캐리어 이동도 (μ), 용해도 파라미터 (δ) 및 점도 (η) 와 같은 물리적 파라미터들의 모든 특정 값들은 20℃ (+/-1 ℃)의 온도에 관한 것이고 퍼센트는 중량%으로 주어진다.
실시예 1
탑 게이트 OFET 디바이스들은 다음과 같이 제조된다.
구리 전극들은 기판 상부에 금속 쉐도우 마스크로 열증발법을 통해 유리 기판들 상에 성막된다. 그 후에, 기판들은 5분간 1% 아세트산 속으로 딥핑한 다음 수회 탈이온수로 린싱하여 세정된다. 다음으로, 이 사전 세정된 구리 기판들은 상이한 시간 기간들 (이 경우에는 t=2, 3 및 4 분) 동안 0.0001 M AgNO3 욕 속에 액침되고 후속하여 적어도 5회 탈이온수로 린싱된다. 그 후에, 기판들은 스핀 건조된 다음에, 1 분간 (Merck KGaA, Darmstadt, Germany으로부터 상업적으로 이용가능한) Lisicon? M001에서 Ag 개질 Cu 기판들이 액침된다. 다음으로 기판들은 1분간 100℃ 핫플레이트 위에 그들을 놓기 전에 IPA로 린싱되고 스핀 건조된다.
Lisicon? M001 처리 후에, 탑 게이트 OFET 용 OSC 제제, (Merck KGaA, Darmstadt, Germany로부터 이용가능한) Lisicon? S1200 가 2000rpm 스핀 레이트로 개질된 전극들 상에서 코팅된 다음 1분간 100℃ 핫플레이트 어닐링된다. 다음으로, 30초간 1600rpm으로 유전체를 스핀 코팅하고 1분간 100℃에서 어닐링하여 OSC 층의 상부에 (Merck KGaA, Darmstadt, Germany으로부터 상업적으로 이용가능한) Lisicon? D139의 유전체 층을 성막하기 위하여 전달된다. 마지막으로, Cu 게이트 전극들이 쉐도우 마스크를 사용하는 열증발법에 의해 유전체 층의 상부에 성막된다.
다음으로 OFET 디바이스 성능의 분석이 착수된다. 획득된 결과들은 아래에 나타나 있다.
트랜지스터 특성화:
트랜지스터들은 Karl Suss PH100 프로브-헤드들이 구비된 프로브 스테이션에 접속된 Agilent 4155C 반도체 분석기를 사용하여 특성화된다.
트랜지스터 특성들은 다음과 같이 측정된다:
VD = -5V 이고 VG는 +20V 으로부터 -60V으로 그리고 뒤로 1V 스텝들로 스캔되었다 (선형 모드)
VD = -60V 이고 VG는 +20V 으로부터 -60V으로 그리고 뒤로 1V 스텝들로 스캔되었다 (포화 모드)
이동도 값들은 다음 식들을 이용하여 계산되었다:
선형 모드:
Figure pct00002
포화 모드:
Figure pct00003
켈빈 프로브를 이용한 일함수 측정:
Figure pct00004
OFET 디바이스 성능
각 개별 기판들로부터 6 OFET 디바이스들을 위한 평균 성능이 측정 및 요약되었다. OFET들의 대응하는 전달 특성들은 도 5a-도 5d에 나타나 있다.
a) 0.1 mM AgNO3 상의 2분 액침
μlinear: 2.18 cm2/Vs
μsat : 2.08 cm2/Vs
Ioff : 3.8x10-9 A
Ion/off: 1.9 x 104
b) 0.1 mM AgNO3 상의 3분 액침
μlinear: 2.68 cm2/Vs
μsat : 2.27 cm2/Vs
Ioff : 4.48x10-9 A
Ion/off: 1.8 x 104
c) 0.1 mM AgNO3 상의 4분 액침
μlinear: 2.32 cm2/Vs
μsat : 2.19 cm2/Vs
Ioff : 8x10-9 A
Ion/off: 9 x 104
d) (어떠한 금속 교환 공정도 없는) Lisicon? M001에 의한 Cu
μlinear: 0.5 cm/Vs
μsat : 0.16 cm/Vs
Ioff : 10-10 A
Ion/off: 2 x 104
이들 결과들은 금속 교환 공정 및 표면 처리 공정을 받은 Cu S/D 전극들을 갖는 OFET 디바이스들 (a-c) 은 표면 처리를 받고 금속 교환 공정을 받지 않은 Cu S/D 전극들을 갖는 OFET 디바이스 (d) (μ < 0.5 cm2/Vs) 에 비해 3 내지 4배 더 큰 이동도 (μ>2 cm2A/s) 를 갖는다는 것을 보여준다. 또한, 전체 성능 변화 없이, 금속 교환 처리 시간은 2 내지 4분, 또는 심지어 더 오래 변화할 수 있다는 것을 알 수 있다. 이것은 공정이 또한 더 큰 프로세싱 윈도우 (window) 내에서 사용될 수 있다는 것을 의미한다.
3분 OFET 디바이스들 중 하나에 대한 바이어스 스트레스 측정이 24시간 동안 -60V 게이트 전압 스트레스에서 수행되었다. 결과들은 도 6 및 도 7에 나타나 있다. 도 6에서, VGate= -60V에서의 ID ~ 8 x 10-4A는 바이어스 스트레스 하에서 24시간 이내에서 경시적으로 변화하지 않는 한편, Ioff는 바이어스 스트레스 공정에 걸쳐 낮아졌다는 것을 알 수 있다. 이것은 OFET 디바이스 성능이 바이어스 스트레스 공정 전체에 걸쳐 매우 일관되고, 24시간의 스트레스 시간 이내에 열화가 관찰되지 않는다는 것을 나타낸다. 도 7은 초기 바이어스 스트레스 공정에서의 포화 이동도와 후속 12시간 마다의 바이어스 스트레스에 대한 이동도 변화를 예시한다. 샘플의 이동도는 초기 값과 비교하여 12시간 후에 약간 낮아졌다. 이동도에 관한 추가 감소는 12시간과 24시간 사이의 측정들에서는 관찰되지 않았다. 이것은 초기 스트레스 후에 추가 열화가 관찰되지 않았다는 것을 나타낸다.
실시예 2
바텀 게이트 (BG) OFET가 Cu-Ag 금속 교환 처리 및 Lisicon? M001 SAM 층에 의한 표면 처리된 Cu S/D 전극들을 사용하여 실시예 1에서 설명된 바처럼 제작되었다. 기본 디바이스 구조 (기능 층 시퀀스) 는 다음과 같다:
기판/Cu (게이트) /Lisicon? D206 (게이트 유전체) / Ag 금속 교환 & Lisicon? M001 처리된 Cu (S/D) / OSC 스핀 코팅
도 8은 3분의 금속 교환 공정 후에 이 디바이스에 대한 전달 특성을 나타낸다. 디바이스는 대략 0.3 cm2/Vs의 평균 이동도를 갖는 Vgate~0V에서 급격한 턴온 (turn on) 을 나타냈다. 기판 및 선형 체제 (regime) 에 대한 온-오프 비는 2 x 104보다 더 높다.
실시예 3
탑 게이트 (TG) OFET 디바이스는, Cu S/D 전극들이 Pd(NH3)4(N03)2를 함유하는 액침 욕을 사용하여 Cu-Pd 금속 교환 공정을 받은 다음에 Lisicon? M001표면 처리된 것을 제외하고는, 실시예 1에 기재된 바처럼 제작되었다. 디바이스 성능은 도 9에 나타나 있다.
디바이스는 2.5 cm2/Vs의 최대 μlin 및 μsat=1.8 cm2/Vs를 갖는 대략 -3V에서 Vturn-on을 나타냈다. 선형 및 포화 체제에 대한 온-오프 비는 104보다 더 높다. Lisicon? M001 처리만된 Cu S/D 전극들을 갖는 디바이스와 비교하여, Lisicon? M001처리에 더하여 Pd 금속 교환된 Cu S/D 전극들을 갖는 디바이스는 이동도에 관하여 3 내지 4배 더 나은 성능을 보여줬다.

Claims (17)

  1. 유기 전자디바이스에서 전극들의 개질 방법으로서,
    a) 제 1 금속을 포함하는 하나의 전극 또는 2개 이상의 전극들을 제공하는 단계,
    b) 상기 제 1 금속보다 더 높은 정상 전극 포텐셜을 갖는 제 2 금속의 층을 상기 전극(들) 상에 성막하는 단계,
    c) 선택적으로, 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물을 포함하는 조성물에 상기 제 2 금속의 층을 노출시키는 단계, 및
    d) 상기 전극(들) 상에 및/또는 상기 전극들 사이의 영역에, 유기 반도체 층을 성막하는 단계를 포함하는, 전극들의 개질 방법.
  2. 제 1 항에 있어서,
    상기 제 2 금속은 상기 제 1 금속보다 더 높은 일함수를 갖는 것을 특징으로 하는 전극들의 개질 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금속은 Cu, Al, Zn 및 Sn으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 전극들의 개질 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 금속은 Ag, Au, Co, Cu, Ir, Ni, Pd, Pt, Rh 및 Re로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 전극들의 개질 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 금속의 층은 무전해 도금에 의해 성막되는 것을 특징으로 하는 전극들의 개질 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 금속의 층은 이온 교환법에 의해 성막되는 것을 특징으로 하는 전극들의 개질 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 금속의 층은 상기 제 2 금속의 이온들을 함유하는 욕에 상기 전극을 액침하는 것에 의해 성막되는 것을 특징으로 하는 전극들의 개질 방법.
  8. 제 7 항에 있어서,
    상기 욕은 상기 제 2 금속의 이온들에 대한 어떠한 환원제도 함유하지 않는 것을 특징으로 하는 전극들의 개질 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 욕은 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물을 함유하는 것을 특징으로 하는 전극들의 개질 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 욕은 이온 착화제, 완충제, 안정화제, 염, 산 및 염기들로 이루어지는 군으로부터 선택된 하나 이상의 첨가제들을 함유하는 것을 특징으로 하는 전극들의 개질 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 금속은 상기 제 1 금속과 유사하거나 또는 상기 제 1 금속보다 더 낮은 일함수를 갖고, 상기 제 2 금속의 층 상에 상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물의 자기조립 단분자층이 도포되는 것을 특징으로 하는 전극들의 개질 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 2 금속의 표면과 상호작용하는 관능기를 함유하는 유기 화합물은 지방족 또는 방향족 티올, 지방족 또는 방향족 디티올, 올리고티오펜, 올리고페닐렌, 지방족 또는 방향족 디설파이드, 시아노퀴노알칸디설파이드, 실란, 클로로실란, 실라잔, 헥사메틸디실리잔 (HMDS), 트리아졸, 테트라졸, 이미다졸 및 피라졸, 카르복실산 이를테면 에이코사노산, 포스폰 산, 포스포네이트, 9-안트라센 포스포네이트 (이들 모두는 선택적으로 치환된다), 금속 산화물, 은 산화물 및 몰리브덴 산화물로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 전극들의 개질 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    OSC 층 상에 게이트 절연체 층을 성막하는 단계,
    상기 게이트 절연체 층 상에 게이트 전극을 성막하는 단계, 및
    선택적으로 상기 게이트 전극 상에 패시베이션 층을 성막하는 단계를 더 포함하는, 전극들의 개질 방법.
  14. 유기 전자 디바이스의 제조 방법으로서,
    제 1 항 내지 제 13 항 중 어느 한 항에 기재된 전극들의 개질 방법을 포함하는, 유기 전자 디바이스의 제조 방법.
  15. 제 14 항에 기재된 유기 전자 디바이스의 제조 방법에 의해 획득가능하거나 획득된, 유기 전자 디바이스.
  16. 제 15 항에 있어서,
    상기 유기 전자 디바이스는 OFET (organic field effect transistor), OTFT (organic thin film transistor), IC (integrated circuitry) 의 컴포넌트, RFID (radio frequency identification) 태그, OLED (organic light emitting diode), 전계발광 디스플레이, 평판 디스플레이, 백라이트, 광검출기, 센서, 로직 회로, 메모리 소자, 커패시터, 유기 광기전 (OPV) 전지, 전하 주입 층, 쇼트키 다이오드, 평탄화 층, 정전기 방지 필름, 전도 기판 또는 패턴, 광전도체, 광수용체, 전자사진 디바이스 또는 제로그래픽 디바이스인 것을 특징으로 하는 유기 전자 디바이스.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 유기 전자 디바이스는 탑 게이트 또는 바텀 게이트 OFET인 것을 특징으로 하는 유기 전자 디바이스.
KR1020137001852A 2010-06-24 2011-05-27 유기 전자 디바이스에서 전극들을 개질하는 방법 KR20130037238A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10006575.4 2010-06-24
EP10006575 2010-06-24
PCT/EP2011/002621 WO2011160754A1 (en) 2010-06-24 2011-05-27 Process for modifying electrodes in an organic electronic device

Publications (1)

Publication Number Publication Date
KR20130037238A true KR20130037238A (ko) 2013-04-15

Family

ID=44118832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001852A KR20130037238A (ko) 2010-06-24 2011-05-27 유기 전자 디바이스에서 전극들을 개질하는 방법

Country Status (8)

Country Link
US (1) US20130161602A1 (ko)
EP (1) EP2586075A1 (ko)
JP (1) JP2013534726A (ko)
KR (1) KR20130037238A (ko)
CN (1) CN102959756A (ko)
RU (1) RU2013102912A (ko)
TW (1) TW201203654A (ko)
WO (1) WO2011160754A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9517438B2 (en) 2011-06-13 2016-12-13 Empire Technology Development Llc Programmable membrane system
US9409131B2 (en) * 2011-06-13 2016-08-09 Empire Technology Development Llc Functional and reusable electrodeposited coatings on porous membranes
WO2012173590A1 (en) 2011-06-13 2012-12-20 Empire Technology Development Llc Reliable point of use membrane modification
CN103249263A (zh) * 2012-02-07 2013-08-14 景硕科技股份有限公司 线路积层板的线路结构的制作方法
CN103327754A (zh) * 2012-03-20 2013-09-25 景硕科技股份有限公司 线路积层板的多层线路结构的制作方法
CN103379726A (zh) * 2012-04-17 2013-10-30 景硕科技股份有限公司 线路积层板的复层线路结构
GB2516607A (en) * 2013-03-06 2015-02-04 Cambridge Display Tech Ltd Organic electronic device
KR102111021B1 (ko) * 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
CN106062981B (zh) * 2014-02-19 2019-08-16 默克专利股份有限公司 甲氧基芳基表面改性剂和包含这样的甲氧基芳基表面改性剂的有机电子器件
CN104224167B (zh) * 2014-09-21 2016-06-01 北京师范大学 一次性脑状态监测柔性贴片电极
US9853230B2 (en) * 2015-02-17 2017-12-26 Xerox Corporation Printable nanoparticle conductor ink with improved charge injection
CN105098076B (zh) 2015-06-16 2018-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6241573B2 (ja) * 2015-09-07 2017-12-06 Dic株式会社 電子デバイスの製造方法
US20170179201A1 (en) * 2015-12-16 2017-06-22 General Electric Company Processes for fabricating organic photodetectors and related photodetectors and systems
CN108475702B (zh) * 2015-12-25 2021-11-23 出光兴产株式会社 层叠体
EP3555624A4 (en) * 2016-12-13 2020-08-26 Eccrine Systems, Inc. THIOLATED AROMATIC BLOCKING STRUCTURES FOR EAB BIOSENSORS
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
RU2654296C1 (ru) * 2017-04-14 2018-05-17 Альфред Габдуллович Габсалямов Пленочный полевой транзистор с металлическим каналом
US11552266B2 (en) * 2017-09-13 2023-01-10 Flexenable Limited Electrodes for electronic devices comprising an organic semiconducting layer
JP7116962B2 (ja) * 2018-04-24 2022-08-12 株式会社Screenホールディングス 有機薄膜トランジスタ用の電極形成方法および電極形成装置ならびに有機薄膜トランジスタの製造方法
JP7127685B2 (ja) * 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法
JP2020031100A (ja) * 2018-08-21 2020-02-27 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および電子装置
RU2723982C1 (ru) * 2019-08-06 2020-06-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3257215A (en) * 1963-06-18 1966-06-21 Day Company Electroless copper plating
US3637473A (en) * 1969-07-03 1972-01-25 Engelhard Min & Chem Method for electroplating gold
US5338343A (en) * 1993-07-23 1994-08-16 Technic Incorporated Catalytic electroless gold plating baths
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
DE10050862C2 (de) * 2000-10-06 2002-08-01 Atotech Deutschland Gmbh Bad und Verfahren zum stromlosen Abscheiden von Silber auf Metalloberflächen
US6690029B1 (en) 2001-08-24 2004-02-10 University Of Kentucky Research Foundation Substituted pentacenes and electronic devices made with substituted pentacenes
ATE475971T1 (de) 2003-11-28 2010-08-15 Merck Patent Gmbh Organische halbleiterschicht-formulierungen mit polyacenen und organischen binderpolymeren
JP2006111960A (ja) * 2004-09-17 2006-04-27 Shinko Electric Ind Co Ltd 非シアン無電解金めっき液及び無電解金めっき方法
DE202005001741U1 (de) 2005-02-03 2005-03-31 Gloeckl Josef Tragelement für ein Sitzmöbel
US7385221B1 (en) 2005-03-08 2008-06-10 University Of Kentucky Research Foundation Silylethynylated heteroacenes and electronic devices made therewith
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2008227419A (ja) * 2007-03-15 2008-09-25 Seiko Epson Corp 半導体装置、半導体回路、電気光学装置および電子機器
JP5135904B2 (ja) * 2007-06-19 2013-02-06 株式会社日立製作所 有機薄膜トランジスタアレイおよびその製造方法
TWI453301B (zh) 2007-11-08 2014-09-21 Enthone 浸鍍銀塗層上的自組分子
JP5261744B2 (ja) * 2007-11-20 2013-08-14 コニカミノルタ株式会社 有機tftの製造方法、及び有機tft
WO2009147746A1 (ja) * 2008-06-06 2009-12-10 パイオニア株式会社 有機トランジスタ及びその製造方法
GB0814534D0 (en) * 2008-08-08 2008-09-17 Cambridge Display Tech Ltd Transistors
WO2010135539A1 (en) * 2009-05-20 2010-11-25 The Trustees Of The University Of Pennsylvania Self-adaptive bio-signal and modulation device
GB2479793A (en) * 2010-04-23 2011-10-26 Cambridge Display Tech Ltd Organic semiconductor compounds and devices

Also Published As

Publication number Publication date
US20130161602A1 (en) 2013-06-27
CN102959756A (zh) 2013-03-06
WO2011160754A1 (en) 2011-12-29
RU2013102912A (ru) 2014-07-27
EP2586075A1 (en) 2013-05-01
TW201203654A (en) 2012-01-16
JP2013534726A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
KR20130037238A (ko) 유기 전자 디바이스에서 전극들을 개질하는 방법
US9203030B2 (en) Recyclable organic solar cells on substrates comprising cellulose nanocrystals (CNC)
US9076768B2 (en) Systems and methods for producing low work function electrodes
EP2539949B1 (en) Electrode treatment process for organic electronic devices
US20140353647A1 (en) Organic Thin Film Transistors And Method of Making Them
EP2606518A1 (en) Low contact resistance organic thin film transistors
JP2009260340A (ja) 薄膜トランジスタ
US20170186776A1 (en) Active layer, thin-film transistor array substrate comprising the same, and display device comprising the same
KR20130112882A (ko) 유기 전자 디바이스의 제조 방법
EP2117059B1 (en) Organic Thin Film Transistors
TW201843230A (zh) 有機半導體組成物、有機薄膜及有機薄膜電晶體
Foong et al. ZnO layers for opto-electronic applications from solution-based and low-temperature processing of an organometallic precursor
Liu et al. Experimental study and statistical analysis of solution-shearing processed organic transistors based on an asymmetric small-molecule semiconductor
KR102365446B1 (ko) 메톡시아릴 표면 개질제 및 상기 메톡시아릴 표면 개질제를 포함하는 유기 전자 소자
US20200225186A1 (en) Ofet-based ethylene gas sensor
Xing et al. Realization of performance enhancement in ternary polymer solar cells by broad absorption, efficient energy transfer, and balanced charge carrier mobility
WO2018029160A1 (en) Method to achieve efficient charge injection for electron and/or hole transport in semiconducting layers
Rong et al. Nitrogenous Interlayers for ITO S/D Electrodes in N‐Type Organic Thin Film Transistors
Su et al. Towards low-voltage organic thin film transistors (OTFTs) with solution-processed high-k dielectric and interface engineering
US9793504B2 (en) Electrode surface modification layer for electronic devices
Paulus N-heteroacenes in Organic Field-effect Transistors
Hou Fully-additive printed electronics: synthesis and characterization of selenophene-based p-type organic semiconductor, and formulation of P (VDF-TrFE)-based nanocomposite dielectric
Yu Growth and characterization of organic/inorganic thin films for photonic device applications

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid