KR20130031776A - 전력 반도체 소자 및 그 제조 방법 - Google Patents
전력 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130031776A KR20130031776A KR1020120077726A KR20120077726A KR20130031776A KR 20130031776 A KR20130031776 A KR 20130031776A KR 1020120077726 A KR1020120077726 A KR 1020120077726A KR 20120077726 A KR20120077726 A KR 20120077726A KR 20130031776 A KR20130031776 A KR 20130031776A
- Authority
- KR
- South Korea
- Prior art keywords
- field plate
- electrode
- gate electrode
- dielectric layer
- source electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 11
- 230000005684 electric field Effects 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 13
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
게이트 전극과 드레인 전극 사이에 형성되는 필드 플레이트를 통해 소자의 항복전압을 높이는 동시에 제조 공정을 더욱 용이하게 할 수 있는 전력 반도체 소자 및 그 제조 방법을 제공한다. 본 발명의 일 실시예에 의한 전력 반도체 소자는, 기판 상에 형성되는 소스 전극과 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 상기 두 전극보다 낮은 높이로 형성되며, 상기 기판이 노출되는 식각부를 포함하는 유전층, 상기 식각부 상에 형성되는 게이트 전극, 상기 게이트 전극과 상기 드레인 전극 사이의 유전층 상에 형성되는 필드 플레이트 및 상기 필드 플레이트와 상기 소스 전극을 연결하는 메탈을 포함한다.
Description
본 발명은 필드 플레이트(Field Plate)를 이용하여 항복전압(Breakdown voltage)을 높일 수 있는 전력 반도체 소자 및 그 제조 방법에 관한 것이다.
현재 차량의 전장장치 및 고전압, 고전력을 필요로 하는 각종 전자 기기에서 사용되는 전력 반도체 소자들은 보다 높은 항복전압과 낮은 온-저항 특성을 가질 것을 요구받고 있다. 최근 개발되고 있는 GaN 기술을 이용한 전력 반도체 소자의 경우 종래의 실리콘 기술보다 높은 항복전압과 낮은 온-저항을 특성을 구현할 수 있어, 이에 대한 수요가 크게 증가하고 있다.
항복전압의 측정은 게이트 단자에 문턱전압보다 충분히 낮은 전압을 인가하여 공핍영역(depletion region)에 의해 드레인과 소스 간의 채널이 완전히 닫혀 전류가 흐르지 않도록 한 후, 드레인 단자에 점차적으로 높은 전압을 인가하는 방법으로 수행된다. 드레인 단자에 인가되는 전압을 점차적으로 증가시키면 채널의 공핍영역이 점차 좁아지면서 채널에 흐르는 전류가 증가하게 되는데, 이 때의 드레인 전압을 측정하여 외부 구동 한계 바이어스를 평가하는 것이다.
이 때, 드레인 단자에 인가되는 높은 전압과 드레인과 가까이 위치해 있는 게이트 단자의 전압 차로 인해 드레인과 게이트 사이에 높은 전계가 형성되는데, 보다 높은 항복전압을 얻기 위해서는 이와 같은 높은 전계 형성을 막아야 한다. 이를 위해 필드 플레이트(Field Plate)라는 구조를 이용하여 전계 강도를 줄이는 방안이 연구되었으며, 소스 연결형 필드 플레이트 구조, 게이트 연결형 필드 플레이트 구조, 드레인 연결형 필드 플레이트 구조 등이 개발되었다.
도 1a 및 도 1b는 종래 기술에 의한 GaN 전력 반도체 소자의 일 예를 도시한 도면이다. 도 1a는 소자의 단면도이고, 도 1b는 평면도이다.
도 1a 및 도 1b를 참조하면, 종래의 GaN 전력 반도체 소자(100)는 AlGaN/GaN 에피층을 포함하는 기판(101) 상에 형성되는 소스 전극(103), 드레인 전극(105), 게이트 전극(107), 절연층(109) 상에 형성되는 필드 플레이트(111) 및 절연층(113) 상에 형성되는 필드 플레이트(115)를 포함한다. 필드 플레이트(111)와 소스 전극(103)은 메탈(117)로 연결되고, 특히 필드 플레이트(111)와 소스 전극(103)의 양 종단부는 다른 메탈(121)로 연결된다. 또한, 필드 플레이트(115)와 소스 전극(103)은 메탈(119)로 연결된다.
이와 같은 구조를 이용하면 드레인 전극(105)과 게이트 전극(107) 사이의 전계 강도를 줄이는 효과를 얻을 수 있으나, 필드 플레이트(111, 113)의 형성을 위한 공정 단계가 추가되어 포토마스크가 추가로 필요하며, 복잡한 구조로 인해 소자의 전체 수율 및 신뢰성을 떨어뜨리는 문제가 발생할 수 있다. 또한, 전계 강도를 줄이기 위해 게이트 전극(107)을 감마(Gamma) 형태 또는 T 형태로 제작할 경우 구조가 더욱 복잡해지게 된다.
도 2는 종래 기술에 의한 전력 반도체 소자의 다른 예를 도시한 도면이다.
도 2를 참조하면, 종래의 GaN 전력 반도체 소자(200)는 AlGaN/GaN 에피층을 포함하는 Si 기판(201) 상에 형성되는 소스 전극(203), 드레인 전극(205), 감마 형태로 제작된 게이트 연결형 필드 플레이트가 포함된 게이트 전극(209), SiN와 같은 유전층(207), 소스 연결형 필드 플레이트(213) 및 소스 연결형 필드 플레이트(213)를 소스 전극(203)과 연결하기 위한 메탈(211)을 포함한다.
Si 기판(201)은 AlGaN/GaN 에피층을 포함하고 있으며, AlGaN, GaN의 조성비와 두께 등은 별도 설계에 의해 결정된다. 전극들(203, 205, 209)은 메탈로 구성되며 소스 전극(203)와 드레인 전극(205)은 오믹(Ohmic) 접촉이 되도록, 게이트 전극(209)은 쇼트키(Schottky) 접촉이 되도록 공정하여 구성한다. 이들 전극의 공정에 의한 접촉구성들은 통상적으로 알려진 형태이다. 일반적인 공정 순서를 살펴보면, 먼저 활성 영역(active area)를 정의(define)하고, 오믹 접촉이 되도록 소스 전극(203)와 드레인 전극(205)을 형성하고, SiN와 같은 유전층(207)을 형성하고, 게이트 전극(209)이 형성될 부분의 유전층만 식각시키고 게이트 전극(209)을 형성한다. 이어서, 소스 전극(203)에 메탈(211)을 형성하고, 소스 연결형 필드 플레이트(213)를 형성한다.
도 2에서, 화살표로 표시된 곡선들은 드레인 전극(205)과 게이트 전극(209), 필드 플레이트(213) 사이에 형성되는 전계 강도를 나타낸다. 이와 같이, 종래의 필드 플레이트 구조를 통해 게이트 전극(209)에 형성될 전계의 일부가 필드 플레이트(213)에 형성되도록 함으로써 드레인 전극(205)과 게이트 전극(209) 사이의 전계 강도를 어느 정도 줄이는 효과를 얻을 수 있다. 그러나, 이를 통한 전력 반도체 소자의 항복전압 향상 효과는 그리 크지 않다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 게이트 전극과 드레인 전극 사이에 형성되는 필드 플레이트를 통해 소자의 항복전압을 높이는 동시에 제조 공정을 더욱 용이하게 할 수 있는 전력 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명의 제 1 실시예에 의한 전력 반도체 소자는, 기판 상에 형성되는 소스 전극과 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 상기 두 전극보다 낮은 높이로 형성되며, 상기 기판이 노출되는 식각부를 포함하는 유전층, 상기 식각부 상에 형성되는 게이트 전극, 상기 게이트 전극과 상기 드레인 전극 사이의 유전층 상에 형성되는 필드 플레이트 및 상기 필드 플레이트와 상기 소스 전극을 연결하는 메탈을 포함한다.
본 발명의 제 1 실시예에 의한 전력 반도체 소자의 제조 방법은, 기판 상에 소스 전극과 드레인 전극을 형성하는 단계, 상기 소스 전극과 상기 드레인 전극 사이에 유전층을 형성하는 단계, 상기 유전층의 일부를 식각하여 식각부를 형성하는 단계, 상기 식각부 상에 게이트 전극을, 그리고 상기 식각부와 상기 드레인 전극 사이의 유전층 상에 필드 플레이트를 동시에 형성하는 단계 및 상기 필드 플레이트와 동일한 평면 상에 상기 필드 플레이트와 상기 소스 전극을 연결하는 메탈을 형성하는 단계를 포함한다.
본 발명의 제 2 실시예에 의한 전력 반도체 소자는, 기판 상에 형성되는 소스 전극과 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 상기 두 전극보다 낮은 높이로 형성되며, 상기 기판이 노출되는 식각부를 포함하는 유전층, 상기 식각부 상에 형성되는 게이트 전극, 상기 게이트 전극과 상기 드레인 전극 사이의 유전층 상에 형성되는 제 1 필드 플레이트, 상기 게이트 전극과 이격되어 상기 소스 전극부터 상기 제 1 필드 플레이트까지의 영역 상부에 형성되는 제 2 필드 플레이트 및 상기 소스 전극과 상기 제 2 필드 플레이트, 그리고 상기 제 1 필드 플레이트와 상기 제 2 필드 플레이트를 각각 연결하는 메탈을 포함한다.
본 발명의 제 2 실시예에 의한 전력 반도체 소자의 제조 방법은, 기판 상에 소스 전극과 드레인 전극을 형성하는 단계, 상기 소스 전극과 상기 드레인 전극 사이에 유전층을 형성하는 단계, 상기 유전층의 일부를 식각하여 식각부를 형성하는 단계, 상기 식각부 상에 게이트 전극을, 그리고 상기 식각부와 상기 드레인 전극 사이의 유전층 상에 제 1 필드 플레이트를 동시에 형성하는 단계, 상기 소스 전극과 상기 제 1 필드 플레이트 상에 메탈을 형성하는 단계 및 상기 메탈 상에 상기 게이트 전극과 이격되도록 제 2 필드 플레이트를 형성하는 단계를 포함한다.
본 발명에 의하면, 게이트 전극과 드레인 전극 사이에 필드 플레이트를 형성함으로써 전력 반도체 소자의 항복전압을 높일 수 있고, 제조 과정에서 게이트 전극과 필드 플레이트를 동시에 형성함으로써 제조 공정을 보다 용이하게 할 수 있다.
도 1a 및 도 1b는 종래 기술에 의한 GaN 전력 반도체 소자의 일 예를 도시한 도면.
도 2는 종래 기술에 의한 GaN 전력 반도체 소자의 다른 예를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 의한 전력 반도체 소자의 구성도.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 의한 전력 반도체 소자의 구성도.
도 5 및 도 6은 본 발명에 의한 전계 집중 현상의 감소 효과를 설명하기 위한 도면.
도 2는 종래 기술에 의한 GaN 전력 반도체 소자의 다른 예를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 의한 전력 반도체 소자의 구성도.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 의한 전력 반도체 소자의 구성도.
도 5 및 도 6은 본 발명에 의한 전계 집중 현상의 감소 효과를 설명하기 위한 도면.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 의한 전력 반도체 소자의 구성도이다. 도 3a 및 도 3c는 소자의 단면도이고, 도 3b는 평면도이다.
도 3a 및 도 3b를 참조하면, 본 발명의 제 1 실시예에 의한 전력 반도체 소자(300)는, 기판(301) 상에 형성되는 소스 전극(303)과 드레인 전극(305), 소스 전극(303)과 드레인 전극(305) 사이에 두 전극보다 낮은 높이로 형성되며, 기판(301)이 노출되는 식각부(E)를 포함하는 유전층(307), 식각부(E) 상에 형성되는 게이트 전극(309), 게이트 전극(309)과 드레인 전극(305) 사이의 유전층(307) 상에 형성되는 필드 플레이트(311) 및 필드 플레이트(311)와 소스 전극(303)을 연결하는 메탈(313)을 포함한다.
기판(301)은 버퍼층과 AlGaN/GaN 에피층 등을 포함하고, AlGaN, GaN의 조성비와 두께 등은 별도의 설계에 의해 결정되며 본 발명에서는 이들에 대해 특별히 국한하거나 한정하지 않는다.
전극들(303, 305, 309)은 메탈로 구성되며, 소스 전극(303)와 드레인 전극(305)은 오믹 접촉이 되도록, 게이트 전극(309)은 쇼트키 접촉이 되도록 구성한다. 이들 전극의 공정에 의한 접촉 구성들은 통상적으로 알려진 형태이다.
메탈(313)은 필드 플레이트(311)와 소스 전극(303)의 양 종단부에 연결되며, 필드 플레이트(313)와 동일한 평면 상에 형성되는 것이 바람직하다. 메탈(313)은 도 3b에 도시된 바와 같이 곡선 형태를 가질 수 있으나, 이러한 형태에 한정되지 않는다. 메탈(313)을 곡선 형태로 구현할 경우 게이트 전극(309)으로의 전계 집중 현상을 보다 줄여주는 효과가 있다.
게이트 전극(309)은 감마형 또는 T형으로 형성될 수 있다. 또한, 전극들(303, 305, 309)과 필드 플레이트(311)의 모서리 부분을 곡면 형태로 형성함으로써 전계 집중 현상을 줄일 수 있다.
전력 반도체 소자(300)의 제조 과정을 살펴보면, 먼저 활성 영역를 정의하고 기판(301) 상에 소스 전극(303)과 드레인 전극(305)을 오믹 접촉이 되도록 형성한다. 이어서, SiN과 같은 유전층(307)을 형성하고, 포토마스크 등을 이용하여 게이트 전극(309)이 형성될 부분(E)을 식각한다. 이어서, 게이트 전극(309)과 필드 플레이트(311)를 동시에 형성하고, 소스 전극(303)과 필드 플레이트(311)의 양 종단부를 연결하는 메탈(313)을 형성한다.
이와 같이, 본 발명에서는 게이트 전극(309)의 형성 단계에서 필드 플레이트(311)도 함께 형성할 수 있으므로, 종래의 필드 플레이트(311) 형성을 위한 추가적인 포토마스크와 공정 단계가 필요 없는 간단한 공정으로 제조가 가능해진다.
한편, 본 실시예에서 도 3c와 같이 유전층(307)에 미세 식각 공정 및 도금 공정(metal plating)을 통해 미세 필드 플레이트(312)를 더 형성할 수도 있다. 이 경우, 미세 필드 플레이트(312)로 인해 필드 플레이트(311) 하부에 피뢰침과 같은 구조가 형성되어 게이트 전극(309)으로의 전계 집중 현상을 더욱 완화하고 항복전압을 향상시킬 수 있는 효과가 있다.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 의한 전력 반도체 소자의 구성도이다. 도 4a 및 도 4c는 소자의 단면도이고, 도 4b는 평면도이다.
도 4a 및 도 4b를 참조하면, 본 발명의 제 2 실시예에 의한 전력 반도체 소자(400)는, 기판(401) 상에 형성되는 소스 전극(403)과 드레인 전극(405), 소스 전극(403)과 드레인 전극(405) 사이에 두 전극보다 낮은 높이로 형성되며, 기판이 노출되는 식각부(E)를 포함하는 유전층(407), 식각부(E) 상에 형성되는 게이트 전극(409), 게이트 전극(409)과 드레인 전극(405) 사이의 유전층(407) 상에 형성되는 제 1 필드 플레이트(411), 게이트 전극(409)과 이격되어 소스 전극(403)부터 제 1 필드 플레이트(411)까지의 영역 상부에 형성되는 제 2 필드 플레이트(417) 및 소스 전극(403)과 제 2 필드 플레이트(417), 그리고 제 1 필드 플레이트(411)와 제 2 필드 플레이트(417)를 각각 연결하는 메탈(413, 415)을 포함한다.
기판(401)은 버퍼층과 AlGaN/GaN 에피층 등을 포함하고, AlGaN, GaN의 조성비와 두께 등은 별도의 설계에 의해 결정되며 본 발명에서는 이들에 대해 특별히 국한하거나 한정하지 않는다.
전극들(403, 405, 409)은 메탈로 구성되며, 소스 전극(403)와 드레인 전극(405)은 오믹 접촉이 되도록, 게이트 전극(409)은 쇼트키 접촉이 되도록 구성한다. 이들 전극의 공정에 의한 접촉 구성들은 통상적으로 알려진 형태이다.
본 실시예에서는 2중 구조의 필드 플레이트(411, 417)를 형성함으로써 전계 강도를 더욱 줄이고 항복전압을 높일 수 있다. 다만, 이러한 구조가 구현되기 위해서는 제 1 필드 플레이트(411)와 제 2 필드 플레이트(417)를 연결하는 메탈(415)의 형성 공정이 가능하도록 제 1 필드 플레이트(411)가 충분한 크기를 가져야 한다.
게이트 전극(409)은 감마형 또는 T형으로 형성될 수 있으며, 전극들(403, 405, 409)과 필드 플레이트(411, 417)의 모서리 부분을 곡면 형태로 형성함으로써 전계 집중 현상을 보다 줄일 수 있다.
전력 반도체 소자(400)의 제조 과정을 살펴보면, 먼저 활성 영역를 정의하고 기판(401) 상에 소스 전극(403)과 드레인 전극(405)을 오믹 접촉이 되도록 형성한다. 이어서, SiN과 같은 유전층(407)을 형성하고, 포토마스크 등을 이용하여 게이트 전극(409)이 형성될 부분(E)을 식각한다. 이어서, 게이트 전극(409)과 필드 플레이트(411)를 동시에 형성한다. 이어서, 소스 전극(403)과 제 1 필드 플레이트(411) 상에 메탈(413, 415)을 형성하고, 제 2 필드 플레이트(417)를 형성한다.
한편, 본 실시예에서 도 4c와 같이 유전층(407)에 미세 식각 공정 및 도금 공정을 통해 미세 필드 플레이트(412)를 더 형성할 수도 있다. 이 경우, 미세 필드 플레이트(412)로 인해 필드 플레이트(411) 하부에 피뢰침과 같은 구조가 형성되어 게이트 전극(409)으로의 전계 집중 현상을 더욱 완화하고 항복전압을 향상시킬 수 있는 효과가 있다.
도 5 및 도 6은 본 발명에 의한 전계 집중 현상의 감소 효과를 설명하기 위한 도면이다.
도 5는 본 발명의 제 1 실시예에 의한 전력 반도체 소자(300)에서 드레인 전극(305)과 게이트 전극(309) 사이에 형성되는 전계 강도를 보여준다. 도시된 바와 같이, 게이트 전극(309)에 형성될 전계의 일부가 필드 플레이트(311)에 형성됨으로써 드레인 전극(305)과 게이트 전극(309) 사이의 전계 강도가 줄어들게 되고, 이에 따라 전력 반도체 소자(300)의 항복전압이 향상되는 효과를 얻을 수 있다. 또한, 게이트 전극(309) 상에 소스 연결형 필드 플레이트가 있는 종래의 구조(도 2 참조)에 비해 게이트-소스 커패시턴스를 줄일 수 있는 구조이기 때문에 사용 가능한 동작 주파수를 향상시킬 수 있는 효과를 얻을 수 있다.
도 6은 본 발명의 제 2 실시예에 의한 전력 반도체 소자(400)에서 드레인 전극(405)과 게이트 전극(409) 사이에 형성되는 전계 강도를 보여준다. 게이트 전극(409) 위에 제 2 필드 플레이트(417)가 형성되어 있기 때문에 사용 가능한 동작 주파수는 종래의 구조(도 2 참조)와 거의 유사하지만, 도 6에 도시된 바와 같이 게이트 전극(409)에 형성될 전계의 많은 부분이 제 1, 2 필드 플레이트(411, 417)에 형성됨으로써 드레인 전극(405)과 게이트 전극(409) 사이의 전계 강도가 더욱 줄어드는 효과를 얻을 수 있다. 이에 따라 전력 반도체 소자(400)의 항복전압 향상 효과가 더욱 커지게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
201, 301, 401 : 기판 203, 303, 403 : 소스 전극
205, 305, 405 : 드레인 전극 209, 309, 409 : 게이트 전극
207, 307, 407 : 유전층 213, 311, 411, 417 : 필드 플레이트
211, 313, 413, 415 : 메탈
205, 305, 405 : 드레인 전극 209, 309, 409 : 게이트 전극
207, 307, 407 : 유전층 213, 311, 411, 417 : 필드 플레이트
211, 313, 413, 415 : 메탈
Claims (12)
- 기판 상에 형성되는 소스 전극과 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 상기 두 전극보다 낮은 높이로 형성되며, 상기 기판이 노출되는 식각부를 포함하는 유전층;
상기 식각부 상에 형성되는 게이트 전극;
상기 게이트 전극과 상기 드레인 전극 사이의 유전층 상에 형성되는 필드 플레이트; 및
상기 필드 플레이트와 상기 소스 전극을 연결하는 메탈
을 포함하는 전력 반도체 소자.
- 제 1항에 있어서,
상기 메탈은 상기 필드 플레이트와 동일한 평면 상에 형성되는 것을 특징으로 하는
전력 반도체 소자.
- 제 2항에 있어서,
상기 메탈은 곡선 형태로 형성되는 것을 특징으로 하는
전력 반도체 소자.
- 제 1항에 있어서,
상기 게이트 전극은 감마(Gamma)형 또는 T형 게이트 전극인 것을 특징으로 하는
전력 반도체 소자.
- 제 1항에 있어서,
상기 소스, 드레인, 게이트 전극 및 상기 필드 플레이트는 모서리 부분이 곡면 형태로 형성되는 것을 특징으로 하는
전력 반도체 소자.
- 제 1항에 있어서,
상기 유전층의 미세 식각 공정을 통해 상기 필드 플레이트 하부에 형성되는 미세 필드 플레이트
를 더 포함하는 전력 반도체 소자.
- 기판 상에 형성되는 소스 전극과 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 상기 두 전극보다 낮은 높이로 형성되며, 상기 기판이 노출되는 식각부를 포함하는 유전층;
상기 식각부 상에 형성되는 게이트 전극;
상기 게이트 전극과 상기 드레인 전극 사이의 유전층 상에 형성되는 제 1 필드 플레이트;
상기 게이트 전극과 이격되어 상기 소스 전극부터 상기 제 1 필드 플레이트까지의 영역 상부에 형성되는 제 2 필드 플레이트; 및
상기 소스 전극과 상기 제 2 필드 플레이트, 그리고 상기 제 1 필드 플레이트와 상기 제 2 필드 플레이트를 각각 연결하는 메탈
을 포함하는 전력 반도체 소자.
- 제 7항에 있어서,
상기 게이트 전극은 감마(Gamma)형 또는 T형 게이트 전극인 것을 특징으로 하는
전력 반도체 소자.
- 제 7항에 있어서,
상기 소스, 드레인, 게이트 전극 및 상기 제 1, 2 필드 플레이트는 모서리 부분이 곡면 형태로 형성되는 것을 특징으로 하는
전력 반도체 소자.
- 제 7항에 있어서,
상기 유전층의 미세 식각 공정을 통해 상기 제 1 필드 플레이트 하부에 형성되는 미세 필드 플레이트
를 더 포함하는 전력 반도체 소자.
- 기판 상에 소스 전극과 드레인 전극을 형성하는 단계;
상기 소스 전극과 상기 드레인 전극 사이에 유전층을 형성하는 단계;
상기 유전층의 일부를 식각하여 식각부를 형성하는 단계;
상기 식각부 상에 게이트 전극을, 그리고 상기 식각부와 상기 드레인 전극 사이의 유전층 상에 필드 플레이트를 동시에 형성하는 단계; 및
상기 필드 플레이트와 동일한 평면 상에 상기 필드 플레이트와 상기 소스 전극을 연결하는 메탈을 형성하는 단계
를 포함하는 전력 반도체 소자의 제조 방법.
- 기판 상에 소스 전극과 드레인 전극을 형성하는 단계;
상기 소스 전극과 상기 드레인 전극 사이에 유전층을 형성하는 단계;
상기 유전층의 일부를 식각하여 식각부를 형성하는 단계;
상기 식각부 상에 게이트 전극을, 그리고 상기 식각부와 상기 드레인 전극 사이의 유전층 상에 제 1 필드 플레이트를 동시에 형성하는 단계;
상기 소스 전극과 상기 제 1 필드 플레이트 상에 메탈을 형성하는 단계; 및
상기 메탈 상에 상기 게이트 전극과 이격되도록 제 2 필드 플레이트를 형성하는 단계
를 포함하는 전력 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/592,560 US8772833B2 (en) | 2011-09-21 | 2012-08-23 | Power semiconductor device and fabrication method thereof |
| US14/308,000 US20140363937A1 (en) | 2011-09-21 | 2014-06-18 | Power semiconductor device and fabrication method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110095274 | 2011-09-21 | ||
| KR20110095274 | 2011-09-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130031776A true KR20130031776A (ko) | 2013-03-29 |
| KR101616157B1 KR101616157B1 (ko) | 2016-04-27 |
Family
ID=48180852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120077726A KR101616157B1 (ko) | 2011-09-21 | 2012-07-17 | 전력 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101616157B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220006402A (ko) | 2020-07-08 | 2022-01-17 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050098846A1 (en) * | 2003-03-10 | 2005-05-12 | Tatsuji Nagaoka | MIS-type semiconductor device |
| US20060043415A1 (en) * | 2003-01-07 | 2006-03-02 | Nec Corporation | Field-effect transistor |
| US7550783B2 (en) * | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
| US20100259321A1 (en) * | 2009-04-14 | 2010-10-14 | Triquint Semiconductor, Inc. | Field effect transistor having a plurality of field plates |
-
2012
- 2012-07-17 KR KR1020120077726A patent/KR101616157B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043415A1 (en) * | 2003-01-07 | 2006-03-02 | Nec Corporation | Field-effect transistor |
| US20050098846A1 (en) * | 2003-03-10 | 2005-05-12 | Tatsuji Nagaoka | MIS-type semiconductor device |
| US7550783B2 (en) * | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
| US20100259321A1 (en) * | 2009-04-14 | 2010-10-14 | Triquint Semiconductor, Inc. | Field effect transistor having a plurality of field plates |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101616157B1 (ko) | 2016-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8772833B2 (en) | Power semiconductor device and fabrication method thereof | |
| JP4002918B2 (ja) | 窒化物含有半導体装置 | |
| US11056584B2 (en) | Semiconductor device | |
| CN104157691B (zh) | 一种半导体器件及其制造方法 | |
| CN103367403B (zh) | 半导体器件及其制造方法 | |
| KR100841472B1 (ko) | Ⅲ-질화물 양방향 스위치 | |
| JP5845638B2 (ja) | 半導体装置 | |
| TWI496285B (zh) | 高電子遷移率電晶體及其製造方法 | |
| JP2017502519A (ja) | エンハンスメント型デバイスの製造方法およびエンハンスメント型デバイス | |
| JP5656608B2 (ja) | 半導体装置 | |
| JPWO2007108055A1 (ja) | 化合物半導体装置及びその製造方法 | |
| US20160086939A1 (en) | Semiconductor device | |
| CN108463889B (zh) | 场效应管及其制造方法 | |
| JP2015056457A (ja) | 半導体装置 | |
| US9356137B2 (en) | Power MOS device structure | |
| CN104064562A (zh) | 半导体装置 | |
| US10283598B2 (en) | III-V heterojunction field effect transistor | |
| KR20150094681A (ko) | 절연 게이트 전계 효과 트랜지스터 디바이스 및 이의 제조 방법 | |
| KR101616157B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| TWI521641B (zh) | 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法 | |
| US9362356B2 (en) | Transistor | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN103715254A (zh) | 半导体器件 | |
| CN112397582B (zh) | 高电子迁移率晶体管及其制作方法 | |
| US20220231155A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |