KR20130009802A - 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법 - Google Patents

칩용 수지막 형성용 시트 및 반도체칩의 제조 방법 Download PDF

Info

Publication number
KR20130009802A
KR20130009802A KR20127025765A KR20127025765A KR20130009802A KR 20130009802 A KR20130009802 A KR 20130009802A KR 20127025765 A KR20127025765 A KR 20127025765A KR 20127025765 A KR20127025765 A KR 20127025765A KR 20130009802 A KR20130009802 A KR 20130009802A
Authority
KR
South Korea
Prior art keywords
resin film
film forming
forming layer
copper ion
sheet
Prior art date
Application number
KR20127025765A
Other languages
English (en)
Other versions
KR101311661B1 (ko
Inventor
토모노리 시노다
요지 와카야마
Original Assignee
린텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 코포레이션 filed Critical 린텍 코포레이션
Publication of KR20130009802A publication Critical patent/KR20130009802A/ko
Application granted granted Critical
Publication of KR101311661B1 publication Critical patent/KR101311661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법에 관한 것으로서,
본 발명에 따른 칩용 수지막 형성용 시트는 박리 시트와, 상기 박리 시트의 박리면상에 형성된 수지막 형성층을 갖고, 상기 수지막 형성층은 바인더 폴리머 성분(A), 경화성 성분(B) 및 게터링제(C)를 포함하며, 반도체 웨이퍼, 칩에 특별한 처리를 실시하지 않고, 수득되는 반도체 장치에 게터링 기능을 부여하는 것을 특징으로 한다.

Description

칩용 수지막 형성용 시트 및 반도체칩의 제조 방법{SHEET FOR FORMING RESIN FILM FOR CHIP, AND METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP}
본 발명은 반도체칩 이면(裏面)에 효율적으로 게터링 효과를 가진 수지막을 형성할 수 있고, 또한 칩의 제조 효율의 향상이 가능한 칩용 수지막 형성용 시트에 관한 것이다. 특히, 이른바 페이스다운(face down) 방식으로 실장되는 반도체칩의 제조에 이용되는 칩용 수지막 형성용 시트에 관한 것이다. 또한, 본 발명은 상기 칩용 수지막 형성용 시트를 이용한 반도체칩의 제조 방법에 관한 것이다.
최근, 소자의 소형화의 요청에 따라, 반도체칩의 두께를 얇게 하는 것이 요구되고 있다. 반도체 웨이퍼는 표면에 회로가 형성된 후, 이면 연삭에 의해 소정의 두께까지 연삭된다. 따라서, 소자의 소형화를 위해서는 이면 연삭에 의해 웨이퍼를 더 얇게 연삭하게 된다. 그러나, 웨이퍼의 두께가 얇아짐에 따라 웨이퍼의 강도가 저하되고, 약간의 충격에 의해서도 웨이퍼가 파손될 수 있다. 웨이퍼의 파손 요인으로서는 이면 연삭시에 사용한 그라인더의 절삭 흔적이나 산화 피막 등이 복합된 「파쇄층」이 주요 원인이라고 생각되어지고 있다.
파쇄층은, 연삭된 웨이퍼 표면의 미세한 요철이며, 실리콘의 다결정 또는 실리콘이 소량의 산소에 의해 산화된 상태에 있고, 격자 결함도 포함되어 있다고 생각되어지고 있다. 표면의 요철이나 조성 변화 등에 의한 스트레스 때문에, 약간의 충격에 의해서도 균열을 일으켜 웨이퍼의 파손을 초래할 수 있다. 이 때문에 이면 연삭 종료 후에는 파쇄층을 제거하기 위해, 이면에 케미컬 에칭이나 플라즈마 에칭 등을 실시하는 것이 일반화되어 있다. 파쇄층을 제거함으로써 웨이퍼의 강도가 향상되고, 매우 얇게 연삭된 웨이퍼라도 양호한 핸들링성이 유지된다.
그러나, 파쇄층을 제거함으로써 수득되는 웨이퍼, 칩의 금속에 대한 내오염성이 저하되는 것이 염려되고 있다.
반도체 웨이퍼는, 회로의 형성시, 이면 연삭시 및 실장시에는 여러 가지 부재와 접촉한다. 이 때, 이들 다른 부재로부터 구리 등의 금속이 방출되어, 웨이퍼가 금속 오염을 받을 수 있다. 불순물 금속은 웨이퍼 내에 축적되고, 리플로우 등의 가열 조건하에서는 이온화되어, 웨이퍼 내를 이동할 수 있다. 그리고, 회로 표면에 도달한 금속 이온은 제품의 전기적 동작을 저해하여 오작동의 원인이 된다. 또한, 회로 표면에 도달한 금속 이온은, 회로면에서 금속을 생성할 수 있다(이것들은 마이그레이션이라고 부를 수 있음). 특히, 배선이 미세화되어 있는 반도체 웨이퍼 표면에서 금속이 생성되면, 회로를 단락하여 제품의 수율이 저하된다.
한편, 파쇄층은 상기와 같이 미세한 요철이고, 실리콘의 다결정 또는 실리콘이 소량의 산소에 의해 산화된 상태에 있고, 격자 결함도 포함되어 있다고 생각되며, 이것들의 조성, 구조의 불균일성에 기인하여 전술한 불순물 금속을 포착하기 쉽고, 금속 오염의 영향을 저감하는 작용이 있다고 생각되어지고 있다. 이와 같은 파쇄층의 기능은 게터링 기능이라고도 불리우고 있다.
이와 같이, 웨이퍼의 이면 연삭 종료 후, 파쇄층을 제거함으로써 웨이퍼의 강도는 향상되지만, 게터링 기능이 손상되어, 제품 수율이 저하한다. 이 때문에 파쇄층을 제거 후의 반도체 웨이퍼, 칩에 여러 가지 처리를 실시하여, 게터링 기능을 부여하는 기술이 제안되어 있다(특허문헌 1, 2).
일본 공개특허공보 제2005-277116호 일본 공개특허공보 제2007-242713호
그러나, 상기 특허문헌 1, 2와 같이 반도체 웨이퍼, 칩에 게터링 기능을 부여하기 위한 처리를 실시하는 것은 공정 수가 증가하고, 프로세스의 번잡화, 비용의 상승을 초래한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 반도체 웨이퍼, 칩에 공정 수가 증가하고, 프로세스가 번잡해지는 특별한 처리를 실시하지 않고, 수득되는 반도체 장치에 게터링 기능을 부여하는 것을 목적으로 하고 있다.
본 발명자들은, 상기 과제의 해결을 목적으로 하여 예의 연구한 결과, 반도체 칩의 이면에 형성되는 수지막에 게터링 기능을 부여함으로써, 반도체 장치 내에 게터링 사이트를 도입할 수 있는 것을 착안하여, 본 발명을 완성시키기에 이르렀다.
본 발명은 이하의 요지를 포함한다.
(1) 박리 시트와, 상기 박리 시트의 박리면상에 형성된 수지막 형성층을 갖고,
상기 수지막 형성층은 바인더 폴리머 성분(A), 경화성 성분(B) 및 게터링제(C)를 포함하는, 칩용 수지막 형성용 시트.
(2) 게터링제(C)가 중금속 불활성화제(C1), 유기 킬레이트제(C2) 및 구리 이온 포착 금속 화합물(C3)로 이루어진 군으로부터 선택되는 (1)에 기재된 칩용 수지막 형성용 시트.
(3) 하기에 의해 정의되는 게터링제(C)의 구리 이온 흡착능이 30% 이상인 (1) 또는 (2)에 기재된 칩용 수지막 형성용 시트:
게터링제 1g을, 구리 이온 농도가 3ppm인 염화구리 수용액 50g에 투입하고, 121℃, 2 기압 하, 24 시간 방치한 후의 상기 구리 이온 수용액의 구리 이온 농도를 측정하고,
구리 이온 흡착능=(3ppm-잔류 구리 이온 농도(ppm))×100/3ppm에 의해 구리 이온 흡착능을 구한다.
(4) 상기 수지막 형성층은, 착색제(D)를 더 함유하는 (1) 내지 (3) 중 어느 하나에 기재된 칩용 수지막 형성용 시트.
(5) 상기 수지막 형성층을 구성하는 전체 고형분 100 중량부당 게터링제(C)를 1~35 중량부 함유하는 (1) 내지 (4) 중 어느 하나에 기재된 칩용 수지막 형성용 시트.
(6) 상기 수지막 형성층이, 반도체 웨이퍼 또는 칩의 보호막인 (1) 내지 (5) 중 어느 하나에 기재된 칩용 수지막 형성용 시트.
(7) 표면에 회로가 형성된 반도체 웨이퍼의 이면에, (1) 내지 (6) 중 어느 하나에 기재된 칩용 보호막 형성용 시트의 수지막 형성층을 부착하고, 이면에 수지막을 가진 반도체칩을 수득하는 것을 특징으로 하는 반도체칩의 제조 방법.
(8) 이하의 공정 (1)~(3)을 더 포함하고, 공정 (1)~(3)을 임의의 순서로 실시하는 것을 특징으로 하는 (7)에 기재된 반도체칩의 제조 방법:
공정 (1): 수지막 형성층과 박리 시트를 박리,
공정 (2): 수지막 형성층을 경화,
공정 (3): 반도체 웨이퍼 및 수지막 형성층을 다이싱.
(9) 상기 반도체 웨이퍼는, 이면 연삭 후, 이면 연삭에 의해 생긴 파쇄층을 두께 50nm 이하까지 저감시킨 것인 (7) 또는 (8)에 기재된 반도체칩의 제조 방법.
(10) 상기 수지층은, 반도체칩의 보호막인 (7) 내지 (9) 중 어느 하나에 기재된 반도체칩의 제조 방법.
반도체칩 이면에 수지막을 형성할 때, 본 발명에 따른 칩용 수지막 형성용 시트를 이용하여 반도체 웨이퍼, 칩에 특별한 처리를 실시하지 않고, 수득되는 반도체 장치에 게터링 사이트를 도입하는 것이 가능해진다.
이하, 본 발명에 대해, 가장 좋은 형태를 포함하여 더 구체적으로 설명한다. 본 발명에 따른 칩용 수지막 형성용 시트는 박리 시트와, 상기 박리 시트의 박리면상에 형성된 수지막 형성층을 가진다.
(수지막 형성층)
수지막 형성층은, 바인더 폴리머 성분(A), 경화성 성분(B) 및 게터링제(C)를 포함한다.
(A) 바인더 폴리머 성분
수지막 형성층에 충분한 접착성 및 조막성(시트 가공성)을 부여하기 위해, 바인더 폴리머 성분(A)이 이용된다. 바인더 폴리머 성분(A)으로서는 종래 공지된 아크릴폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 실리콘 수지, 고무계 폴리머 등을 이용할 수 있다.
바인더 폴리머 성분(A)의 중량 평균 분자량(Mw)은, 1만~200만인 것이 바람직하고, 10만~150만인 것이 더 바람직하다. 바인더 폴리머 성분(A)의 중량 평균 분자량이 너무 낮으면 수지막 형성층과 박리 시트의 점착력이 높아져, 수지막 형성층의 전사 불량이 발생할 수 있고, 너무 높으면 수지막 형성층의 접착성이 저하하여, 칩 등에 전사할 수 없어지거나, 또는 전사 후에 칩 등으로부터 수지막이 박리될 수 있다.
바인더 폴리머 성분(A)으로서, 아크릴 폴리머가 바람직하게 사용된다. 아크릴 폴리머의 유리 전이 온도(Tg)는 바람직하게는 -60℃～50℃, 더 바람직하게는 -50℃~40℃, 특히 바람직하게는 -40℃~30℃의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 너무 낮으면 수지막 형성층과 박리 시트의 박리력이 커져 수지막 형성층의 전사 불량이 발생할 수 있고, 너무 높으면 수지막 형성층의 접착성이 저하하여, 칩 등에 전사할 수 없어지거나, 또는 전사 후에 칩 등으로부터 수지막이 박리될 수 있다.
상기 아크릴 폴리머를 구성하는 모노머로서는, (메타)아크릴산에스테르모노머 또는 그 유도체를 예로 들 수 있다. 예를 들면, 알킬기의 탄소 수가 1~18인 알킬(메타)아크릴레이트, 예를 들면 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있고; 환형상 골격을 가진 (메타)아크릴레이트, 예를 들면 시클로알킬(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등을 들 수 있고; 수산기를 가진 히드록시메틸(메타)아크릴레이트, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트 등을 들 수 있으며; 그 외 에폭시기를 가진 글리시딜(메타)아크릴레이트 등을 들 수 있다. 이들 중에서는 수산기를 갖고 있는 모노머를 중합하여 수득되는 아크릴폴리머가, 후술하는 경화성 성분(B)과의 상용성이 좋기 때문에 바람직하다. 또한, 상기 아크릴폴리머는, 아크릴산, 메타크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 좋다.
(B) 경화성 성분
경화성 성분(B)은, 열경화성 성분 및 열경화제가 사용된다. 열경화성 성분으로서는, 예를 들면 에폭시 수지가 바람직하다.
에폭시 수지로서는, 종래 공지된 에폭시 수지를 사용할 수 있다. 에폭시 수지로서는 구체적으로는 다관능계 에폭시 수지나 비페닐 화합물, 비스페놀A디글리시딜에테르나 그 수첨물, 올소크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2 관능 이상 가진 에폭시 화합물을 예로 들 수 있다. 이것들은 1 종 단독으로, 또는 2 종 이상을 조합하여 이용할 수 있다.
수지막 형성층에는, 바인더 폴리머 성분 (A) 100 중량부에 대해, 열경화성 성분이 바람직하게는 1~1500 중량부 포함되고, 더 바람직하게는 3~1200 중량부 포함된다. 열경화성 성분의 함유량이 1 중량부 미만이면 충분한 접착성이 수득되지 않을 수 있고, 1500 중량부를 초과하면 수지막 형성층과 박리 시트의 박리력이 높아져, 수지막 형성층의 전사 불량이 발생할 수 있다.
열경화제는 열경화성 성분, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로서는, 1 분자중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 가진 화합물을 예로 들 수 있다. 그 관능기로서는 페놀성 수산기, 알콜성 수산기, 아미노기, 카르복실기 및 산무수물 등을 예로 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 예로 들 수 있고, 더 바람직하게는 페놀성 수산기, 아미노기를 예로 들 수 있다. 또한, 더 바람직하게는 페놀성 수산기, 아미노기를 예로 들 수 있다.
페놀계 경화제의 구체적인 예로서는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 아라킬페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로서는, DICY(디시안디아미드)를 들 수 있다. 이것들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열경화제의 함유량은, 열경화성 성분 100 중량부에 대해, 0.1~500 중량부인 것이 바람직하고, 1~200 중량부인 것이 더 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 접착성이 수득되지 않을 수 있고, 과잉이면 수지막 형성층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시킬 수 있다.
(C) 게터링제
게터링제(C)는, 구리 이온 등의 금속 이온을 포착하는 작용을 갖는 한 특별히 한정되지 않지만, 바람직하게는 중금속 불활성화제(C1), 유기 킬레이트제(C2) 및 구리 이온 포착 금속 화합물(C3)로 이루어진 군으로부터 선택되는 1 종 이상이 이용된다. 수지막 형성층에 게터링제(C)를 배합하여 수지막 형성층에는 게터링 기능이 부여되고, 반도체 장치 내에 게터링 사이트가 도입된다.
(C1) 중금속 불활성화제
중금속 불활성화제는, 촉매 잔사 등의 금속에 의해 플라스틱이 열화되는 것을 방지하기 위해, 각종 플라스틱에 소량 배합되는 첨가제이다. 중금속 불활성화제는 금속 성분을 포착하는 것에 의해, 그 작용을 경감하여 플라스틱의 열화를 방지하고 있다고 생각되고 있다. 이와 같은 중금속 불활성화제로서는 무기계 또는 유기계의 각종 불활성화제가 알려져 있지만, 본 발명에서는 유기계 중금속 불활성화제를 사용하는 것이 바람직하다. 유기계 금속 불활성화제는, 수지막 형성층 중의 분산성이 우수하다.
이와 같은 중금속 불활성화제로서는, 특히 분자의 일부에 하기 구조를 가진 화합물이 바람직하게 사용된다.
Figure pct00001
상기 화학식 1에서, R은 수소 또는 헤테로 원자를 함유하고 있어도 좋은 탄화수소 골격이고, 특히 질소 원자 및/또는 산소 원자를 함유하는 탄화수소 골격인 것이 바람직하다.
이와 같은 중금속 불활성화제의 특히 바람직한 예로서는, 하기 화합물을 들 수 있다.
3-(N-살리실로일)아미노-1,2,4-트리아졸(ADEKA사제, CDA-1, CAS No. 36411-52-6)
Figure pct00002
데카메틸렌디카르복시디살리실로일히드라지드(ADEKA사제, CDA-6, CAS No.63245-38-5)
Figure pct00003
(C2) 유기 킬레이트제
유기 킬레이트제(C2)는 특별히 한정되지 않지만, 다가 카르본산을 관능기로서 갖고, 그 산가가 100~600mg/g인 것이 바람직하며, 260~330mg/g인 것이 더 바람직하다. 유기 킬레이트제(C2)의 산가가 100mg/g 보다 작으면, 목적으로 하는 게터링 기능이 불충분하고, 600mg/g 보다 크면 염기계 열경화제와 상호 작용을 일으키는 경우가 있다.
또한, 유기 킬레이트제(C2)의 시차 주사 열분석(TG/DTA)에 의한 질량 감소 개시 온도는, 190℃ 이상인 것이 바람직하고, 196℃ 이상이 더 바람직하다. 유기 킬레이트제(C2)의 시차 주사 열분석(TG/DTA)에 의한 질량 감소 개시 온도가 190℃ 보다 낮으면, 반도체 장치의 내(耐) IR리플로우성이 저하될 수 있다.
(C3) 구리 이온 포착 금속 화합물
구리 이온 포착 금속 화합물(C3)은, 구리 이온을 포착하는 효과가 있다. 예를 들면, 안티몬, 비스무스, 마그네슘, 알루미늄 등의 산화물, 수산화물, 초산염 및 탄산염을 들 수 있다. 이것들은 소량으로 효과가 수득되는 점에서 바람직하다. 그 예로서 바람직하게는 안티몬 산화물, 비스무스 산화물 및 이들의 혼합물, 및 마그네슘·알루미늄계 산화물인 하이드로탈사이트 및 그 소성물을 들 수 있다. 또한, 하이드로탈사이트 중의 Al은, Cr 또는 Fe로 치환되어 있어도 좋다.
게터링제(C)는, 상기 1 종 단독 또는 2 종 이상 혼합하여 사용할 수 있다. 또한, 게터링제(C)의 배합량은, 수지막 형성층을 구성하는 전체 고형분 100 중량부에 대해, 바람직하게는 1~35 중량부, 더 바람직하게는 10~35 중량부, 특히 바람직하게는 20~30 중량부이다. 게터링제(C)의 배합량이 너무 적은 경우에는, 목적으로 하는 게터링 기능이 불충분해지고, 배합량이 너무 많은 경우에는 접착 성능이 손상될 수 있다.
이와 같은 게터링제(C)를 반도체칩의 수지막에 배합하여, 반도체 장치 내에 게터링 사이트를 도입할 수 있다. 이 때문에, 웨이퍼 내에 축적된 불순물 금속이 리플로우 등의 가열 조건하에서는, 이동한 경우에도 수지막 중의 게터링제(C)에 의해 포착되므로, 회로 표면에서 마이그레이션이 발생하지 않는다.
게터링제(C)의 게터링 기능은, 예를 들면 하기 구리 이온 흡착능에 의해 평가할 수 있다.
즉, 게터링제 1g을, 초순수 1L에 간토우가가쿠사제 염화구리(II) 이수화물 0.805g을 용해하고, 또 100 배로 희석하여 작성한 구리 이온 농도가 3ppm인 염화구리 수용액 50g에 투입하고, 이 수용액을 121℃, 2 기압하에서 24 시간 방치한 후에 상기 구리 이온 수용액의 구리 이온 농도(잔류 구리 이온 농도)를 측정하고, 초기 구리 이온 농도(3ppm)와 잔류 구리 이온 농도(ppm)로부터, 하기 식에 의해 구리 이온 흡착능을 평가한다.
구리 이온 흡착능(%)=(3ppm-잔류 구리 이온 농도(ppm))×100/3ppm
구리 이온 흡착능은 게터링제에 포착(흡착 또는 흡수)된 구리 이온량의 비율을 나타내고, 구리 이온 흡착능이 높을수록 게터링 기능이 높다고 생각된다. 본 발명에서 사용하는 게터링제(C)의 구리 이온 흡착능은, 바람직하게는 30% 이상이고, 더 바람직하게는 50% 이상, 특히 바람직하게는 95% 이상이다.
또한, 게터링 기능은 게터링제 단위 중량당 흡착되는 구리 이온의 흡착량(이하, 「구리 이온 흡착률」이라고 함)에 의해서도 평가할 수 있다. 구체적으로는 상기와 마찬가지로 게터링제를 구리 이온 수용액에 투입하고, 하기 식에 의해 구리 이온 흡착률을 구한다.
구리 이온 흡착률(%)=(3ppm-잔류 구리 이온 농도(ppm))×용액량(g)×10-6×100/시료 중량(g)
본 발명에서 사용하는 게터링제(C)의 구리 이온 흡착률은, 바람직하게는 0.003% 이상이고, 더 바람직하게는 0.01% 이상, 특히 바람직하게는 0.013% 이상이다.
게터링제(C)는 일반적으로 입자직경이 작을수록, 중량당 표면적이 넓어지므로, 불순물 금속을 포착하기 쉬워지고, 게터링 기능이 높아진다. 또한, 일반적으로 입자직경이 작을수록 얇은 두께의 점착 가공이 용이해진다. 따라서, 본 발명에서 사용하는 게터링제(C)의 평균 입자직경은, 바람직하게는 1nm~30㎛, 더 바람직하게는 5nm~10㎛, 특히 바람직하게는 10nm~1㎛의 범위이다.
원재료의 상태로 입자직경이 큰 경우에는 적당한 방법(볼밀, 3 개의 롤 등)에 의해, 사전에 또는 다른 성분과의 혼합시에 분쇄한다.
또한, 게터링제(C)의 평균 입자직경은, 주사형 전자현미경(SEM) 관찰에 의해, 100 개의 입자로 산술 평균을 구했다. 입자 형상이 구형상이 아닌 경우에는 최대 길이 직경을 입자직경으로 했다.
(D) 착색제
수지막 형성층에는 착색제(D)를 배합할 수 있다. 착색제를 배합하여, 반도체 장치를 기기에 조립했을 때, 주위의 장치로부터 발생하는 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 착색제로서는 유기 또는 무기 안료 및 염료가 이용된다. 이들 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로서는 카본블랙, 산화철, 이산화망간, 아닐린블랙, 활성탄 등이 이용되지만, 이것들에 한정되지 않는다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본블랙이 특히 바람직하다. 착색제(D)의 배합량은, 수지막 형성층을 구성하는 전체 고형분 100 중량부에 대해, 바람직하게는 0.1~35 중량부, 더 바람직하게는 0.5~25 중량부, 특히 바람직하게는 1~15 중량부이다.
(그외의 성분)
수지막 형성층은 상기 바인더 폴리머 성분(A), 경화성 성분(B), 게터링제(C), 착색제(D) 뿐만 아니라 하기 성분을 포함할 수 있다.
(E) 경화촉진제
경화촉진제(E)는 수지막 형성층의 경화 속도를 조정하기 위해 사용된다. 경화촉진제(E)는, 특히 경화성 성분(B)에 있어서, 에폭시 수지와 열경화제를 병용하는 경우에 바람직하게 이용된다.
바람직한 경화촉진제로서는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다. 이것들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화촉진제(E)는 경화성 성분(B) 100 중량부에 대해, 바람직하게는 0.01~10 중량부, 더 바람직하게는 0.1~1 중량부의 양으로 포함된다. 경화촉진제(E)를 상기 범위의 양으로 함유함으로써, 고온도 고습도하에 노출되어도 우수한 접착 특성을 갖고, 엄격한 리플로우 조건에 노출된 경우에도 높은 신뢰성을 달성할 수 있다. 경화촉진제(E)의 함유량이 적으면 경화 부족으로 충분한 접착 특성이 수득되지 않고, 과잉이면 높은 극성을 가진 경화촉진제는 고온도 고습도 하에서 수지막 형성층 중(中)을 통하여 접착 계면측으로 이동하고, 편석(偏析)하는 것에 의해 반도체 장치의 신뢰성을 저하시킨다.
(F) 커플링제
커플링제(F)는 수지막 형성층의 칩에 대한 접착성, 밀착성을 향상시키기 위해 이용해도 좋다. 또한, 커플링제(F)를 사용하는 것에 의해, 수지막 형성층을 경화하여 수득되는 수지막의 내열성을 손상시키지 않고, 그 내수성을 향상시킬 수 있다.
커플링제(F)로서는, 바인더폴리머 성분(A), 경화성 성분(B) 등이 가진 관능기와 반응하는 기를 가진 화합물이 바람직하게 사용된다. 커플링제(F)로서는 실란커플링제가 바람직하다. 이와 같은 커플링제로서는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크리록시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이드프로필트리에톡시실란, γ-멜캅토프로필트리메톡시실란, γ-멜캅토프로필메틸디메톡시실란, 비스(3-트리에톡시시릴프로필)테트라설판, 메틸트리메톡시실란, 메틸트리에톡실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 예로 들 수 있다. 이것들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
커플링제(F)는, 바인더폴리머 성분(A) 및 경화성 성분(B)의 합계 100 중량부에 대해, 통상 0.1~20 중량부, 바람직하게는 0.2~10 중량부, 더 바람직하게는 0.3~5 중량부의 비율로 포함된다. 커플링제(F)의 함유량이 0.1 중량부 미만이면 상기 효과가 수득되지 않을 가능성이 있고, 20 중량부를 초과하면 아웃가스의 원인이 될 가능성이 있다.
(G) 무기 충전재
무기 충전재(G)를 수지막 형성층에 배합함으로써, 경화 후의 수지막의 열팽창 계수를 조정하는 것이 가능해지고, 반도체칩에 대해 경화 후의 수지막의 열팽창 계수를 최적화하여 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 경화 후의 수지막의 흡습률을 저감시키는 것도 가능해진다.
바람직한 무기 충전재로서는 실리카, 탈크, 탄산칼슘, 티탄화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말, 이것들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 예로 들 수 있다. 이들 중에서도 실리카 필러가 바람직하다. 상기 무기 충전재(G)는 단독으로 또는 2 종 이상을 혼합하여 사용할 수 있다. 무기 충전재(G)의 함유량은 수지막 형성층을 구성하는 전체 고형분 100 중량부에 대해, 통상 1~80 중량부의 범위로 조정이 가능하다.
(H) 에너지선 중합성 화합물
수지막 형성층에 있어서, 에너지선 중합성 화합물이 배합되어 있어도 좋다. 에너지선 중합성 화합물(H)은, 에너지선 중합성 기를 포함하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화된다. 이와 같은 에너지선 중합성 화합물(H)로서, 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트 또는 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산올리고머 등의 아크릴레이트계 화합물을 예로 들 수 있다. 이와 같은 화합물은, 분자 내에 1 개 이상의 중합성 이중 결합을 갖고, 통상은 중량 평균 분자량이 100~30000, 바람직하게는 300~10000 정도이다. 에너지선 중합성 화합물(H)의 배합량은 특별히 한정되지 않지만, 수지막 형성층을 구성하는 전체 고형분 100 중량부에 대해, 1~50 중량부 정도의 비율로 이용하는 것이 바람직하다.
(I) 광중합 개시제
수지막 형성층이, 전술한 에너지선 중합성 화합물(H)을 함유하는 경우에는 그 사용시에 자외선 등의 에너지선을 조사하여, 에너지선 중합성 화합물을 경화시킨다. 이 때, 상기 조성물 중에 광중합 개시제(I)를 함유시켜, 중합 경화 시간 및 광선 조사량을 적게 할 수 있다.
이와 같은 광중합 개시제(I)로서, 구체적으로는 벤조페논, 아세트페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인 안식향산, 벤조인 안식향산 메틸, 벤조인디메틸케타르, 2,4-디에틸티옥산손, α-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티라늄모노설파이드, 아조비스이소부틸로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-크롤안트라퀴논 등을 예로 들 수 있다. 광중합 개시제(I)는 1 종류 단독으로, 또는 2 종류 이상을 조합하여 이용할 수 있다.
광중합 개시제(I)의 배합 비율은, 에너지선 중합성 화합물(H) 100 중량부에 대해 0.1~10 중량부 포함되는 것이 바람직하고, 1~5 중량부 포함되는 것이 더 바람직하다. 0.1 중량부 미만이면 광중합의 부족으로 만족스러운 전사성이 수득되지 않을 수 있고, 10 중량부를 초과하면 광중합에 기여하지 않는 잔류물이 생성되어, 수지막 형성층의 경화성이 불충분해질 수 있다.
(J) 열가소성 수지
수지막 형성층에는 열가소성 수지(J)를 배합해도 좋다. 열가소성 수지(J)는 경화 후의 수지막의 가요성을 유지하기 위해 배합된다. 열가소성 수지(J)로서는 중량 평균 분자량이 1000~10만인 것이 바람직하고, 3000~8만인 것이 더 바람직하다. 상기 범위의 열가소성 수지(J)를 함유함으로써, 반도체 웨이퍼 또는 칩으로의 수지막 형성층의 전사시의 박리 시트와 수지막 형성층의 층간 박리를 용이하게 실시할 수 있고, 또한 전사면에 수지막 형성층이 추종(追從)하여 보이드 등의 발생을 억제할 수 있다.
열가소성 수지(J)의 유리 전이 온도는, 바람직하게는 -30℃～150℃, 더 바람직하게는 -20℃~120℃의 범위에 있다. 열가소성 수지(J)의 유리 전이 온도가 너무 낮으면 수지막 형성층과 박리 시트의 박리력이 커져 수지막 형성층의 전사 불량이 발생할 수 있고, 너무 높으면 수지막 형성층과 칩의 접착력이 불충분해질 우려가 있다.
열가소성 수지(J)로서는 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 예로 들 수 있다. 이것들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열가소성 수지(J)는, 바인더 폴리머 성분(A) 및 경화성 성분(B)의 합계 100 중량부에 대해, 통상 1~300 중량부, 바람직하게는 1~100 중량부의 비율로 포함된다. 열가소성 수지(J)의 함유량이 이 범위에 있는 것에 의해, 상기 효과를 수득할 수 있다.
(K) 가교제
수지막 형성층의 초기 접착력 및 응집력을 조절하기 위해, 가교제를 첨가할 수도 있다. 가교제(K)로서는 유기 다가 이소시아네이트 화합물, 유기 다가 이만 화합물 등을 예로 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로서는 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이것들의 유기 다가 이소시아네이트 화합물의 삼량체, 및 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 수득되는 말단 이소시아네이트우레탄프리폴리머 등을 예로 들 수 있다.
유기 다가 이소시아네이트 화합물로서는, 예를 들면 2,4-트리렌디이소시아네이트, 2,6-트리렌디이소시아네이트, 1,3-크실리렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판첨가물트리렌디이소시아네이트 및 리딘이소시아네이트를 들 수 있다.
상기 유기 다가 이민 화합물로서는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 예로 들 수 있다.
가교제(K)는 바인더 폴리머 성분(A) 100 중량부에 대해 통상 0.01~20 중량부, 바람직하게는 0.1~10 중량부, 더 바람직하게는 0.5~5 중량부의 비율로 이용된다.
(L) 범용 첨가제
수지막 형성층에는 상기 외에 필요에 따라서 각종 첨가제가 배합되어도 좋다. 각종 첨가제로서는 가소제, 대전방지제, 산화방지제 등을 예로 들 수 있다.
상기와 같은 각 성분으로 이루어진 수지막 형성층은, 접착성과 가열 경화성을 갖고, 미경화 상태에서는 반도체 웨이퍼, 칩 등에 눌러 용이하게 접착한다. 그리고, 열경화를 거쳐 최종적으로는 내충격성이 높은 수지막을 부여할 수 있고, 접착 강도도 우수하며, 엄격한 고온도 고습도 조건하에서도 충분한 보호 기능을 유지할 수 있다.
또한, 수지막 형성층은 단층 구조라도 좋고, 또한 상기 성분을 포함하는 층을 1 층 이상 포함하는 한 다층 구조라도 좋다. 또한, 수지막 형성층이 두께 방향에 대해 게터링제(C)의 농도 기울기를 갖고 있어도 좋다.
(칩용 수지막 형성용 시트)
수지막 형성층은, 상기 각 성분을 적절한 비율로 적당한 용매 중에서 혼합하여 이루어진 수지막 형성층용 조성물을, 박리 시트상에 도포 건조하여 수득된다. 또한, 박리 시트와는 별도의 공정 필름상에 수지막 형성층용 조성물을 도포, 건조하여 성막하고, 이것을 박리 시트상에 전사해도 좋다.
본 발명에 따른 칩용 수지막 형성용 시트는, 상기 수지막 형성층을 박리 시트상에 박리 가능하게 형성하여 이루어진다. 본 발명에 따른 칩용 수지막 형성용 시트의 형상은 테이프 형상, 라벨 형상 등 모든 형상을 취할 수 있다.
박리 시트로서는, 예를 들면 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화 비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌 아세트산 비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, 폴리스틸렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등의 투명 필름이 이용된다. 또한, 이것들의 가교 필름도 이용된다. 또한 이것들의 적층 필름이라도 좋다. 또한, 이것들을 착색한 필름, 불투명 필름 등을 이용할 수 있다.
본 발명의 칩용 수지막 형성용 시트에 있어서는, 그 사용시에 박리 시트를 박리하고, 수지막 형성층을 반도체 웨이퍼 또는 칩에 전사한다. 특히 수지막 형성층의 열경화 후에 박리 시트를 박리할 경우에, 박리 시트는 수지막 형성층의 열경화시의 가열에 견딜 필요가 있으므로, 내열성이 우수한 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리메틸펜텐필름, 폴리이미드 필름이 바람직하게 이용된다. 수지막 형성층과 박리 시트 사이의 박리를 용이하게 하기 위해, 박리 시트의 표면 장력은, 바람직하게는 40mN/m 이하, 더 바람직하게는 37mN/m 이하, 특히 바람직하게는 35mN/m 이하이다. 하한값은 통상 25mN/m 정도이다. 이와 같은 표면 장력이 낮은 기재는, 재질을 적절히 선택하여 수득하는 것이 가능하고, 또한 기재의 표면에 박리제를 도포하여 박리 처리를 실시하여 수득할 수도 있다.
박리 처리에 이용되는 박리제로서는 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 이용되지만, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 가지므로 바람직하다.
상기 박리제를 이용하여 시트의 표면을 박리 처리하기 위해서는, 박리제를 그대로 무용제로, 또는 용제 희석이나 에멀젼화하여 그라비아 코터, 메이어바 코터, 에어나이프 코터, 롤 코터 등에 의해 도포하여, 상온 또는 가열 또는 전자선 경화시키거나, 웨트 라미네이션이나 드라이 라미네이션, 열용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등으로 적층체를 형성하면 좋다.
박리 시트의 두께는, 통상은 10㎛～500㎛, 바람직하게는 15㎛~300㎛, 특히 바람직하게는 20㎛~250㎛ 정도이다. 또한, 수지막 형성층의 두께는 통상은 1㎛~500㎛, 바람직하게는 5㎛~300㎛, 특히 바람직하게는 10㎛~150㎛ 정도이다.
또한, 칩용 수지막 형성용 시트의 사용 전에 수지막 형성층을 보호하기 위해, 수지막 형성층의 상면에 상기 박리 시트와는 별도로 경박리성의 박리 필름을 적층해두어도 좋다.
(반도체칩의 제조 방법)
계속해서 본 발명에 따른 칩용 수지막 형성용 시트의 이용 방법에 대해, 상기 시트를 반도체 칩의 제조에 적용한 경우를 예로 들어 설명한다.
본 발명에 따른 반도체 칩의 제조 방법은, 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 부착하고, 이면에 수지막을 가진 반도체 칩을 수득하는 것을 특징으로 한다. 상기 수지막은 반도체칩의 보호막인 것이 바람직하다. 또한, 본 발명에 따른 반도체칩의 제조 방법은, 바람직하게는 이하의 공정 (1)~(3)을 더 포함하고, 공정 (1)~(3)을 임의의 순서로 실시하는 것을 특징으로 하고 있다.
공정 (1): 수지막 형성층과 박리 시트를 박리,
공정 (2): 수지막 형성층을 경화,
공정 (3): 반도체 웨이퍼 및 수지막 형성층을 다이싱.
반도체 웨이퍼는 실리콘 웨이퍼라도 좋고, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼라도 좋다. 웨이퍼 표면으로의 회로의 형성은 에칭 방법, 리프트오프법 등 종래부터 범용되고 있는 방법을 포함한 여러 가지 방법에 의해 실시할 수 있다. 계속해서 반도체 웨이퍼의 회로면의 반대면(이면)을 연삭한다. 연삭법은 특별히 한정되지 않고, 그라인더 등을 이용한 공지된 수단으로 연삭해도 좋다. 이면 연삭시에는 표면의 회로를 보호하기 위해 회로면에 표면 보호 시트라고 불리우는 점착 시트를 부착한다. 이면 연삭은 웨이퍼의 회로면측(즉, 표면 보호 시트측)을 척 테이블 등에 의해 고정하고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 한정되지 않지만, 통상은 20～500㎛정도이다.
그 후, 필요에 따라서 이면 연삭시에 생긴 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나 플라즈마 에칭 등에 의해 실시된다. 파쇄층의 제거에 의해 웨이퍼가 갖고 있는 게터링 기능은 저하되지만, 본 발명의 수지막 형성층을 사용하여 수득되는 반도체 장치에는 게터링 기능이 부여된다. 따라서, 본 발명의 반도체칩의 제조 방법은, 특히 파쇄층을 제거한 반도체 웨이퍼에 대해 적합하게 적용할 수 있다. 즉, 본 발명의 반도체 칩의 제조 방법은 파쇄층의 두께를 50nm 이하, 또는 30nm 이하, 특히 10nm 이하까지 저하한 반도체 웨이퍼에 대해 적합하게 적용할 수 있다.
계속해서, 반도체 웨이퍼의 이면에 상기 칩용 수지막 형성용 시트의 수지막 형성층을 부착한다. 그 후, 공정 (1)~(3)을 임의의 순서로 실시한다. 이 프로세스에 대해 상세하게는 일본 공개특허공보 제2002-280329호에 상술되어 있다. 일례로서 공정 (1), (2), (3)의 순서로 실시하는 경우에 대해 설명한다.
우선, 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 부착한다. 계속해서 수지막 형성층으로부터 박리 시트를 박리하고, 반도체 웨이퍼와 수지막 형성층의 적층체를 수득한다. 계속해서 수지막 형성층을 경화하여, 웨이퍼의 전체면에 수지막을 형성한다. 수지막 형성층에는 경화성 성분(B)이 포함되어 있으므로, 일반적으로 열경화에 의해 수지막 형성층을 경화한다. 또한, 수지막 형성층에 에너지선 중합성 화합물(H)이 배합되어 있는 경우에는 수지막 형성층의 경화를 가열과 에너지선 조사의 양자로 실시할 수 있고, 가열 및 에너지선 조사에 의한 경화를 동시에 실시해도 좋으며, 순차적으로 실시해도 좋다. 그 결과, 웨이퍼의 이면에 경화수지로 이루어진 수지막이 형성되고, 웨이퍼 단독의 경우와 비교하여 강도가 향상되므로, 취급시의 얇아진 웨이퍼의 파손을 저감할 수 있고, 추가로 수지막에 포함되는 게터링제(C)에 의해 게터링 기능이 부여된다. 또한, 웨이퍼나 칩의 이면에 직접 수지막용 도포액을 도포·피막화하는 코팅법과 비교하여, 수지막의 두께의 균일성이 우수하다.
계속해서, 반도체 웨이퍼와 수지막의 적층체를, 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 수지막을 모두 절단하도록 실시된다. 웨이퍼의 다이싱은 다이싱 시트를 이용한 통상의 방법에 의해 실시된다. 그 결과, 이면에 수지막을 가진 반도체칩이 수득된다.
마지막으로, 다이싱된 칩을 콜릿 등의 범용 수단에 의해 픽업하여, 이면에 수지막을 가진 반도체 칩이 수득된다. 이와 같은 본 발명에 의하면, 균일성이 높은 수지막을 칩 이면에 간편하게 형성할 수 있고, 다이싱 공정이나 패키징 후의 크랙이 발생하기 어려워진다. 또한, 수득되는 반도체 장치에는 게터링 기능이 부여되므로, 리플로우 환경에서도 마이그레이션의 발생이 저감된다. 그리고, 반도체칩을 페이스다운 방식으로 소정의 기대상에 실장하여 반도체 장치를 제조할 수 있다. 또한, 이면에 수지막을 가진 반도체칩을, 다이패드부 또는 별도의 반도체칩 등의 다른 부재(칩 탑재부)상에 접착하여, 반도체 장치를 제조할 수도 있다.
(실시예)
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다. 또한, 이하의 실시예 및 비교예에 있어서, 〈구리 이온 흡착능 및 구리 이온 흡착률〉, 〈게터링 성능 평가〉 및 〈질량 감소 개시 온도 측정〉은 다음과 같이 실시했다.
〈구리 이온 흡착능 및 구리 이온 흡착률〉
실시예 및 비교예에서 준비한 게터링제 1g을, 초순수 1L에 간토우가가쿠사제 염화구리(Ⅱ)이수화물 0.805g을 용해하고, 또 100배로 희석하여 작성한 구리 이온 농도가 3ppm인 염화구리 수용액 50g에 투입하여, 121℃, 2 기압, 24 시간의 조건으로 유지했다. 그 후, 홀 직경 0.10㎛ 멤브레인 필터를 이용하여 여과했다. 여과중의 상기 구리 이온 수용액의 잔류 구리 이온 농도를 원자 흡광 분석법(측정 장치: 히타치세이사쿠쇼사제, 원자 흡광 광도계 Z5310, 프레임법)에 의해 측정하여, 초기 구리 이온 농도(3ppm)와 잔류 구리 이온 농도(ppm)로부터, 하기 식에 의해 구리 이온 흡착능 및 구리 이온 흡착률을 평가한다.
구리 이온 흡착능(%)=(3ppm-잔류 구리 이온 농도(ppm))×100/3ppm
구리 이온 흡착률(%)=(3ppm-잔류 구리 이온 농도(ppm))×용액량(g)×10-6×100/시료 중량(g)
〈게터링 성능 평가〉
디스코사제 DGP8760을 이용하여, 실리콘 웨이퍼의 이면을 드라이폴리시 처리했다(200mm 직경, 두께 75㎛, 파쇄층의 두께 10nm). 실리콘 웨이퍼의 드라이폴리시 처리한 면(웨이퍼 이면)에 염화구리(Ⅱ) 분말(간토우가가쿠사제, 품명:염화구리(Ⅱ)이수화물) 1g을 균일하게 산포하고, 의사(擬似) 리플로우 조건(300℃, 30분)으로 투입하여, 실리콘 웨이퍼 내에 구리 이온을 확산시켰다. 그 후, 웨이퍼 이면에 약점착 테이프(자외선 경화 후의 린테크사제 Adwill D-675)를 부착·박리를 반복하여, 웨이퍼 이면으로부터 염화구리(Ⅱ) 분말을 제거했다.
이 구리 이온으로 오염된 실리콘 웨이퍼의 이면에 실시예 및 비교예에서 준비한 칩용 수지막 형성용 시트를 40℃에서 부착했다. 30 분후, 자외선 조사 장치(린테크사제, Adwill RAD-2000 m/12)를 이용하여 박리 시트 면으로부터 자외선 조사(230mW/㎠, 120mJ/㎠)를 실시하여, 박리 시트를 박리했다. 그 후, 열 경화(140℃, 1 시간)하고, 계속해서 의사 리플로우 조건(300℃, 30분)으로 투입했다.
웨이퍼 표면(미러면, 칩용 수지막 형성용 시트 비부착면)을 불산으로 사전에 세정하고, 표면에 부착된 오염(contamination)과 자연 산화막(약 10nm)을 제거했다. 그 후, 웨이퍼의 외부둘레 10mm를 테프론(등록 상표)제 지그에 의해 끼워넣는 형으로 마스킹하고, 웨이퍼 표면으로부터 5㎛를 초산/불산 혼합액(비율 3:1)으로 에칭했다. 수득된 에칭액의 전량을 증발 접시에 채취했다. 채취한 에칭액을 가열·증발 건고(乾固)한 후, 잔사물을 일정량의 초산/불산 혼합액으로 용해하여, 구리 이온 농도 측정용 시료로 했다. 또한, 시료 조제는 클린룸(클래스 100) 내에 설치한 클린 드래프트(클래스 10) 내에서 실시했다.
ICP-MS 측정에 의해 실리콘 웨이퍼 중의 구리 이온의 농도를 정량 측정했다.
장치: 퍼킨엘머사제 ELAN6100DRC Plus
조건 등: 플라즈마 파워 1500W. 구리 이온 정량 하한은 3.0×1012atoms/㎤(단위 체적당 원자 수).
에칭액 중에 용출된 구리 이온 농도를 측정하여, 칩용 수지막 형성용 시트의 게터링 성능을 평가했다. 에칭액 중에 용출된 구리 이온량이 적을수록 수지막에 의해 포착된 구리 이온량이 많고, 게터링 성능이 높은 것을 나타낸다. 구리 이온 검출량이 50×1012atoms/㎤ 이하를 양호로 하고, 구리 이온 검출량이 50×1012atoms/㎤를 초과하는 것을 불량으로 했다.
또한, 구리 이온 농도의 정량 분석 방법은, 원자 흡광 분석법, ICP-OES, TOF-SIMS 등의 방법으로 실시해도 좋다.
〈질량 감소 개시 온도 측정〉
질량 감소 개시 온도의 측정은, 시차 열분석 장치(시마즈세이사쿠쇼제, TG/DTA 분석기 DTG-60)를 이용하여 실시했다. 실시예 및 비교예에서 준비한 유기 킬레이트제를 측정 시료로 하고, 약 10mg의 측정 시료를 정밀하게 칭량했다. 측정 시료를 승온 온도 10℃/분으로 40~500℃까지 승온하여, 질량 감소 개시 온도를 측정했다.
〈수지막 형성층용 조성물〉
수지막 형성층을 구성하는 각 성분을 하기에 나타낸다.
(A) 바인더 폴리머 성분: n-부틸아크릴레이트 55 중량부, 메틸아크릴레이트 15 중량부, 글리시딜메타크릴레이트 20 중량부, 및 2-히드록시에틸아크릴레이트 15 중량부로 이루어진 아크릴폴리머(중량 평균 분자량: 90만, 유리 전이 온도: -28℃)
(B) 경화성 성분:
(B1) 비스페놀A형 에폭시 수지(에폭시 당량 180-200g/eq)
(B2) 디시클로펜타디엔형 에폭시 수지(DIC사제, 에피크론HP-7200HH)
(B3) 열경화제: 디시안디아미드(아사히덴카사제, 아데카하드너3636AS)
(C) 게터링제;
(C1-1) 3-(N-살리실로일)아미노-1,2,4-트리아졸(ADEKA사제, CDA-1, CAS No. 36411-52-6) (구리 이온 흡착능 99.7%, 구리 이온 흡착률 0.015%, 입자직경 1㎛)
Figure pct00004
(C1-2) 데카메틸렌디카르복시디살리실로일히드라지드(ADEKA사제, CDA-6, CAS No.63245-38-5) (구리 이온 흡착능 95%, 구리 이온 흡착률 0.014%, 입자직경 0.5㎛)
Figure pct00005
(C2) 유기 킬레이트제: 다가 카르본산을 관능기로서 가진 유기 킬레이트제(나가세켐텍스사제: 테크란 DO, 산가 260~330mg/g, 질량 감소 개시 온도 200℃) (구리 이온 흡착능 95.7%, 구리 이온 흡착률 0.014%, 입자직경 1㎛)
(C3) 교와가가쿠고교사제 KW-2200(마그네슘과 알루미늄의 산화물로 이루어진 하이드로탈사이트) (구리 이온 흡착능 99.8%, 구리 이온 흡착률 0.015%, 입자직경 1㎛)
(D) 착색제: 흑색 안료(카본블랙, 미츠비시가가쿠사제, #MA650, 평균 입자직경 28nm)
(E) 경화촉진제: 이미다졸(시코쿠카세이고교사제, 큐어졸 2PHZ)
(F) 커플링제: A-1110(닛폰유니카사제)
(G) 무기 충전제: 실리카 필러(용융 석영 필러, 평균 입자직경 8㎛)
(실시예 및 비교예)
상기 각 성분을 하기 표 1에 기재된 양으로 배합하여, 수지막 형성층용 조성물을 수득했다. 수득된 조성물의 메틸에틸케톤 용액(고형 농도 61 중량%)을, 실리콘으로 박리 처리된 박리 시트(린테크가부시키가이샤제, SP-PET3811, 두께 38㎛, 표면 장력 33mN/m, 융점 200℃ 이상)의 박리 처리면상에 건조 후 40㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 100℃, 3분간)하여 박리 시트상에 수지막 형성층을 형성하고, 칩용 수지막 형성용 시트를 수득했다.
실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 실시예7 비교예1
A 100 100 100 100 100 100 100 100
B1 50 50 50 50 50 50 50 50
B2 50 50 50 50 50 50 50 50
B3 2.8 2.8 2.8 2.8 2.8 2.8 2.8 2.8
C C1-1:57.1 C1-2:57.1 C2:57.1 C3:57.1 C3:5.2 C3:129.0 C3:157.1
D 10 10 10 10 10 10 10 10
E 2.8 2.8 2.8 2.8 2.8 2.8 2.8 2.8
F 1 1 1 1 1 1 1 1
G 300 300 300 300 300 300 150 300
단위:중량부(고형분 환산값)
수득된 칩용 수지막 형성용 시트를 이용하여 〈구리 이온 흡착능 및 구리 이온 흡착률〉및 〈게터링 성능 평가〉를 실시했다. 상기 접착제 조성물 100 중량부에 대한 게터링제의 함유량 및 결과를 하기 표 2에 나타낸다.
게터링제
(접착제 조성물 100 중량부에 대한 배합량)
(중량부)		 구리이온
흡착능

(%)		 구리이온
흡착율

(%)		 게터링 성능


(×1012atoms/㎤)
실시예1 10 99.7 0.015 9.5
2 10 95 0.014 15.3
3 10 95.7 0.014 14.2
4 10 99.8 0.015 8.4
5 1 99.8 0.015 40.5
6 20 99.8 0.015 4.5
7 30 99.8 0.015 N.D.
비교예1 없음 - - 80
참고예1 - - - N.D.
2 - - - 80
또한, 구리 이온 오염을 실시하지 않은 웨이퍼(참고예 1)와 구리 이온 오염을 실시한 웨이퍼의 접착 시트를 부착하지 않은 것(참고예 2)의 게터링 성능을 측정했다.
실시예의 칩용 수지막 형성용 시트는 우수한 구리 이온 흡착능, 구리 이온 흡착률, 게터링 성능을 나타냈다. 이 결과로부터 게터링제(C)를 수지막 형성층에 이용하여, 고신뢰성의 반도체칩이 수득되는 것이 확인되었다.

Claims (10)

  1. 박리 시트와, 상기 박리 시트의 박리면상에 형성된 수지막 형성층을 갖고,
    상기 수지막 형성층은 바인더 폴리머 성분(A), 경화성 성분(B) 및 게터링제(C)를 포함하는 것을 특징으로 하는 칩용 수지막 형성용 시트.
  2. 제 1 항에 있어서,
    게터링제(C)가, 중금속 불활성화제(C1), 유기 킬레이트제(C2) 및 구리 이온 포착 금속 화합물(C3)로 이루어진 군으로부터 선택되는 것을 특징으로 하는 칩용 수지막 형성용 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    하기에 의해 정의되는 게터링제(C)의 구리 이온 흡착능이 30% 이상인 것을 특징으로 하는 칩용 수지막 형성용 시트:
    게터링제 1g을, 구리 이온 농도가 3ppm인 염화구리 수용액 50g에 투입하고, 121℃, 2 기압 하, 24 시간 방치한 후의 상기 구리 이온 수용액의 구리 이온 농도를 측정하고,
    구리 이온 흡착능=(3ppm-잔류 구리 이온 농도(ppm))×100/3ppm에 의해 구리 이온 흡착능을 구함.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수지막 형성층은 착색제(D)를 더 함유하는 것을 특징으로 하는 칩용 수지막 형성용 시트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지막 형성층을 구성하는 전체 고형분 100 중량부당 게터링제(C)를 1~35 중량부 함유하는 것을 특징으로 하는 칩용 수지막 형성용 시트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수지막 형성층은 반도체 웨이퍼 또는 칩의 보호막인 것을 특징으로 하는 칩용 수지막 형성용 시트.
  7. 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 칩용 보호막 형성용 시트의 수지막 형성층을 부착하고, 이면에 수지막을 가진 반도체칩을 수득하는 것을 특징으로 하는 반도체칩의 제조 방법.
  8. 제 7 항에 있어서,
    이하의 공정(1)~(3)을 더 포함하고, 공정 (1)~(3)을 임의의 순서로 실시하는 것을 특징으로 하는 반도체칩의 제조 방법:
    공정 (1): 수지막 형성층과 박리 시트를 박리,
    공정 (2): 수지막 형성층을 경화,
    공정 (3): 반도체 웨이퍼 및 수지막 형성층을 다이싱.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 반도체 웨이퍼는 이면 연삭 후, 이면 연삭에 의해 생긴 파쇄층을 두께 50nm 이하까지 저감시킨 것을 특징으로 하는 반도체칩의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 수지막은 반도체칩의 보호막인 것을 특징으로 하는 반도체칩의 제조 방법.
KR1020127025765A 2010-03-31 2011-03-30 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법 KR101311661B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-083690 2010-03-31
JP2010083690A JP5023179B2 (ja) 2010-03-31 2010-03-31 チップ用樹脂膜形成用シートおよび半導体チップの製造方法
PCT/JP2011/057969 WO2011125711A1 (ja) 2010-03-31 2011-03-30 チップ用樹脂膜形成用シートおよび半導体チップの製造方法

Publications (2)

Publication Number Publication Date
KR20130009802A true KR20130009802A (ko) 2013-01-23
KR101311661B1 KR101311661B1 (ko) 2013-09-25

Family

ID=44762654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025765A KR101311661B1 (ko) 2010-03-31 2011-03-30 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법

Country Status (6)

Country Link
US (2) US8674349B2 (ko)
JP (1) JP5023179B2 (ko)
KR (1) KR101311661B1 (ko)
CN (2) CN102834903B (ko)
TW (1) TWI413588B (ko)
WO (1) WO2011125711A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140118796A (ko) * 2013-03-28 2014-10-08 린텍 가부시키가이샤 점착 시트

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023179B2 (ja) * 2010-03-31 2012-09-12 リンテック株式会社 チップ用樹脂膜形成用シートおよび半導体チップの製造方法
JP2012241063A (ja) * 2011-05-17 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着シート
JP2012241157A (ja) * 2011-05-23 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着剤組成物、及び、半導体装置製造用の接着シート
JP5804820B2 (ja) * 2011-07-25 2015-11-04 日東電工株式会社 半導体装置製造用の接着シート、半導体装置製造用の接着シートを有する半導体装置、及び、半導体装置の製造方法
JP5975621B2 (ja) 2011-11-02 2016-08-23 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法
JP6239498B2 (ja) * 2012-03-07 2017-11-29 リンテック株式会社 チップ用樹脂膜形成用シート
WO2014083872A1 (ja) * 2012-11-30 2014-06-05 リンテック株式会社 チップ用樹脂膜形成用シート及び半導体装置の製造方法
CN106030763B (zh) 2014-03-28 2019-06-28 琳得科株式会社 保护膜形成用膜及带保护膜的半导体芯片的制造方法
WO2015150848A1 (fr) * 2014-03-31 2015-10-08 Arcelormittal Investigación Y Desarrollo Sl Procede de fabrication a haute productivite de pieces d'acier revêtues et durcies a la presse
CN107076657B (zh) 2015-01-29 2020-03-31 株式会社Lg化学 用于测量聚合物膜的金属离子渗透率的方法和装置
CN107076701B (zh) 2015-01-29 2019-05-14 株式会社Lg化学 用于测量聚合物膜的金属离子渗透率的方法和用于测量聚合物膜的金属离子渗透率的装置
EP3422399A1 (en) * 2017-06-29 2019-01-02 Infineon Technologies AG Device for protecting a semiconductor module, a method for producing the same and a semiconductor module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4943636B2 (ja) 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2005322728A (ja) * 2004-05-07 2005-11-17 Canon Inc 露光装置
JP2005322738A (ja) 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
JP4961761B2 (ja) * 2005-02-09 2012-06-27 東レ株式会社 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
JP5670005B2 (ja) 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP5089560B2 (ja) * 2008-11-28 2012-12-05 リンテック株式会社 半導体チップ積層体および半導体チップ積層用接着剤組成物
JP5023179B2 (ja) * 2010-03-31 2012-09-12 リンテック株式会社 チップ用樹脂膜形成用シートおよび半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140118796A (ko) * 2013-03-28 2014-10-08 린텍 가부시키가이샤 점착 시트

Also Published As

Publication number Publication date
US8735881B1 (en) 2014-05-27
WO2011125711A1 (ja) 2011-10-13
CN102834903A (zh) 2012-12-19
TW201144063A (en) 2011-12-16
US20140141570A1 (en) 2014-05-22
KR101311661B1 (ko) 2013-09-25
TWI413588B (zh) 2013-11-01
US8674349B2 (en) 2014-03-18
CN103903980B (zh) 2017-01-18
JP5023179B2 (ja) 2012-09-12
US20130011998A1 (en) 2013-01-10
JP2011216677A (ja) 2011-10-27
CN102834903B (zh) 2014-10-22
CN103903980A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
KR101311661B1 (ko) 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법
KR101584473B1 (ko) 칩용 수지막 형성용 시트
KR20130105434A (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
JP2011213879A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
WO2013157567A1 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5743638B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
WO2014142151A1 (ja) 保護膜形成用複合シート、保護膜形成用複合シートの製造方法および保護膜付チップの製造方法
JP5551490B2 (ja) 接着シートおよび半導体装置の製造方法
JP5751651B2 (ja) 接着シートおよび半導体装置の製造方法
JP5738456B2 (ja) 接着シートおよび半導体装置の製造方法
KR20130041776A (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
EP2927952B1 (en) Sheet for forming resin film for chips and method for manufacturing semiconductor device
JP2011213878A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5973027B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
WO2020218519A1 (ja) 第三積層体の製造方法、第四積層体の製造方法及び裏面保護膜付き半導体装置の製造方法、並びに、第三積層体
JP5972551B2 (ja) チップ用樹脂膜形成用シートおよび半導体チップの製造方法
JP6085288B2 (ja) 保護膜形成用フィルムおよび半導体チップの製造方法
JP5918926B2 (ja) 保護膜形成用フィルムおよび半導体チップの製造方法
JP5550966B2 (ja) 接着シートおよび半導体装置の製造方法
JP5551491B2 (ja) 接着シートおよび半導体装置の製造方法
JP5972550B2 (ja) チップ用樹脂膜形成用組成物、チップ用樹脂膜形成用シートおよび半導体装置の製造方法
JP2013075951A (ja) チップ用樹脂膜形成用シートおよび半導体装置の製造方法
JP2009203337A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20220136089A (ko) 지지 시트, 수지막 형성용 복합 시트, 키트, 및 수지막이 형성된 칩의 제조 방법
JP2013131694A (ja) チップ用樹脂膜形成用シートおよび半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6