KR20130007437A - 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법 - Google Patents

에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법 Download PDF

Info

Publication number
KR20130007437A
KR20130007437A KR1020120065450A KR20120065450A KR20130007437A KR 20130007437 A KR20130007437 A KR 20130007437A KR 1020120065450 A KR1020120065450 A KR 1020120065450A KR 20120065450 A KR20120065450 A KR 20120065450A KR 20130007437 A KR20130007437 A KR 20130007437A
Authority
KR
South Korea
Prior art keywords
etching
layer
semiconductor substrate
acid
etching solution
Prior art date
Application number
KR1020120065450A
Other languages
English (en)
Inventor
테츠야 카미무라
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20130007437A publication Critical patent/KR20130007437A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

본 발명은 Ti를 포함하는 층을 우선적으로 용해하는 선택적인 웨트 에칭을 가능하게 하고, 또한 에칭·에싱 등에 의해 발생되는 잔사도 효과적으로 세정 제거할 수 있는 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법을 제공한다.
Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판에 특정 에칭액을 적용하고 상기 제 1 층을 선택적으로 에칭하는 방법으로서, 상기 특정 에칭액은 유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 에칭 방법.

Description

에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법{ETCHING METHOD, ETCHING SOLUTION FOR USE THEREIN, AND METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE PRODUCT USING THE SAME}
본 발명은 특정 금속 재료를 선택적으로 에칭하는 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법에 관한 것이다.
반도체 소자의 미세화·다양화가 더욱 진행되어 그 가공 방법도 소자 구조나 제조 공정마다 다방면으로 걸쳐 있다. 기판의 에칭에 대해서 보아도, 드라이 에칭 및 웨트 에칭 모두에 있어서, 기판 재료의 종류나 구조에 따라서 각종 화학종 및 가공 조건 등이 제안되고, 또한 정력적으로 연구 개발이 진행되고 있다
그 중에서도, CMOS나 DRAM 등의 소자 구조를 정밀하게 에칭하여 형성하는 기술이 중요하고, 그 하나로서 약액을 이용한 웨트 에칭이 열거된다. 예를 들면, 미세 트랜지스터 회로에 있어서의 회로 배선이나 메탈 전극 재료를 갖는 기판의 제작에 있어서, 정밀한 에칭 가공이 요구된다. 또한, 상술한 DRAM의 커패시터 구조에 있어서의 전극 구조의 제작에 있어서도 동일하다. 그렇지만, 메탈 전극 등을 갖는 기판에 적용되는 각 층을 선택적으로 에칭하는 조건이나 약액에 대해서는 아직 충분한 연구가 진행되고 있지 않다.
소자 기판을 구성하는 실리콘 산화물을 에칭하는 약액에 대해서는 검토된 예가 있다. 예를 들면, 특허문헌 1에는 불산 및 불화 암모늄을 사용하여 실리콘 웨이퍼의 열산화막을 효율적으로 에칭하는 방법이 제안되고 있다.
특허문헌 1: 일본 특허 공개 평10-177998호 공보
본 발명자들은 Ti를 포함하는 층의 선택적인 에칭을 가능하게 하는 약액 및 이것을 사용한 에칭 방법을 탐색했다. 게다가, 그뿐만 아니라, 그 웨트 에칭 공정으로 반도체 제조에 있어서 행해지는 플라즈마 에칭이나 에싱 등에 의해 발생되는 잔사도 동시에 세정 제거하여 제조 효율을 대폭으로 개선시킬 수 있는 에칭 방법 및 이것에 사용되는 약액의 개발을 기술 과제로 했다.
즉, 본 발명은 Ti를 포함하는 층을 우선적으로 용해하는 선택적인 웨트 에칭을 가능하게 하고, 또한 에칭·에싱 등에 의해 발생되는 잔사도 효과적으로 세정 제거할 수 있는 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법의 제공을 목적으로 한다.
상기 과제는 이하의 수단에 의해 해결되었다.
(1) Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판에 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 방법으로서:
상기 특정 에칭액은 유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 것을 특징으로 하는 에칭 방법.
(2) 상기 (1)에 있어서, 상기 염기성 화합물은 이하의 식(I)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭 방법.
N(R)4·OH ···식(I)
[R은 치환기를 나타낸다. 복수의 R은 서로 달라도 좋다]
(3) 상기 (1) 또는 (2)에 있어서, 상기 염기성 화합물은 테트라메틸암모늄 히드록시드, 테트라에틸암모늄 히드록시드 또는 테트라프로필암모늄 히드록시드인 것을 특징으로 하는 에칭 방법.
(4) 상기 (1)에 있어서, 상기 산화제는 과산화 수소, 과황산 암모늄, 과붕산, 과아세트산, 과요오드산, 과염소산 또는 그 조합인 것을 특징으로 하는 에칭 방법.
(5) 상기 (1)에 있어서, 상기 제 1 층의 에칭 레이트(R1)와 상기 제 2 층의 에칭 레이트(R2)의 속도비(R1/R2)를 30 이상으로 하는 것을 특징으로 하는 에칭 방법.
(6) 상기 (1)에 있어서, 상기 반도체 기판은 W를 포함하는 제 3 층을 갖고, 상기 제 3 층이 노출되어 있는 상태에서 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고, 상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 에칭 방법.
(7) 상기 (1)에 있어서, 상기 에칭을 20～80℃의 범위에서 행하는 것을 특징으로 하는 에칭 방법.
(8) Ti를 포함하는 제 1 층을 Cu, SiO, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층에 대하여 선택적으로 에칭하는 에칭액으로서:
유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 것을 특징으로 하는 에칭액.
(9) 상기 (8)에 있어서, 상기 제 1 층의 에칭 레이트(R1)와 상기 제 2 층의 에칭 레이트(R2)의 속도비(R1/R2)는 30 이상인 것을 특징으로 하는 에칭액.
(10) 상기 (8)에 있어서, 상기 염기성 화합물의 농도는 0.05질량%～50질량%인 것을 특징으로 하는 에칭액.
(11) 상기 (8)에 있어서, 상기 산화제의 농도는 0.5질량%～20질량%인 것을 특징으로 하는 에칭액.
(12) 상기 (8)에 있어서, 수용성 유기 용매를 더 포함하는 것을 특징으로 하는 에칭액.
(13) 상기 (12)에 있어서, 상기 수용성 유기 용매는 글리콜 화합물인 것을 특징으로 하는 에칭액.
(14) 상기 (8)에 기재된 에칭액과 질산을 함유하는 에칭액을 조합시킨 키트로서:
반도체 기판은 W를 포함하는 제 3 층을 갖고 상기 제 3 층이 노출되어 있는 상태에서 상기 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고, 상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 에칭액의 키트.
(15) Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판을 준비하는 공정; 및
상기 반도체 기판에 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 공정을 포함하는 반도체 기판 제품의 제조 방법으로서:
상기 특정 에칭액으로서 유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 에칭액을 사용하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
(16) 상기 (15)에 있어서, 상기 반도체 기판으로서 W를 더 포함하는 제 3 층을 갖는 것을 준비하고,
상기 제 3 층이 노출되어 있는 상태에서 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고,
상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
(발명의 효과)
본 발명의 에칭 방법 및 에칭액에 의하면, Ti를 포함하는 층을 우선적으로 용해하는 선택적인 웨트 에칭를 가능하게 하고, 또한 에칭·에싱 등에 의해 발생되는 잔사도 효과적으로 세정 제거할 수 있다.
본 발명의 반도체 기판 제품의 제조 방법에 의하면, 상기 우수한 에칭 선택성을 이용하여 그것에 기초하는 특정 구조를 갖는 반도체 기판 제품을 제조할 수 있다. 또한, 잔사의 제거성도 우수하기 때문에 그 제거 공정을 생략할 수 있고, 매우 효율적인 반도체 기판 제품의 제조를 가능하게 한다.
또한, 필요에 의해 Cu에 대하여 보호성이 있는 상기 에칭액에 의한 처리 공정과 W를 포함하는 층에 대하여 보호성이 있는 질산을 함유하는 에칭액에 의한 처리 공정을 조합시켜 Cu와 W를 회로 배선에 갖는 반도체 기판의 가공 및 그 소자의 효율적인 제조를 행할 수 있다.
도 1은 본 발명의 제 1 실시형태에 있어서의 반도체 기판의 제작 공정예(에칭 전)를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시형태에 있어서의 반도체 기판의 제작 공정예(에칭 후)를 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 제 1 실시형태에 있어서의 반도체 기판의 다른 제작 공정예(에칭 전)를 모식적으로 나타내는 단면도이다.
도 4는 본 발명의 제 1 실시형태에 있어서의 반도체 기판의 다른 제작 공정예(에칭 후)를 모식적으로 나타내는 단면도이다.
본 발명의 에칭 방법에 있어서는 특정 에칭액을 사용하고 Ti를 포함하는 제 1 층과 규소 화합물 또는 구리를 포함하는 특정 제 2 층을 갖는 반도체 기판에 에칭액을 적용하여 상기 제 1 층을 우선적으로 용해할 수 있다. 이 때, 상기 선택적인 에칭과 동시에 기판 상의 잔사도 세정 제거할 수 있다. 즉, 반도체 기판에 있어서의 선택적 에칭과 기판 표면의 세정을 동시에 달성할 수 있고, 소자의 제품 품질의 향상과 아울러 제조 효율의 개선도 크게 이바지한다. 이와 같이 우수한 효과를 나타내는 이유는 미해명의 점을 포함하지만 이하와 같이 생각된다.
본 발명에 필수적인 것으로서 적용되는 과산화 수소 등의 산화제는 Ti를 포함하는 특정 제 1 층에 대하여 높은 용해성을 발휘한다. 또한, 산화제가 가지는 높은 반응성이 잔사 등에도 작용하여 높은 세정성을 발휘한다. 한편, 동일하게 필수적인 것으로서 채용된 특정 유기 아민 화합물로 이루어진 염기성 화합물이 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층의 표면을 보호하고, 산화제에 의한 에칭을 억제·방지한다고 생각된다. 그리고, 상기 산화제와 염기성 화합물이 소정의 pH 환경으로 조정되어 기능함으로써 양자의 상호작용에 의해 선택적 에칭 효과와 잔사 세정 효과가 높은 레벨로 발휘된다고 생각된다. 이하에, 본 발명에 대해서 그 바람직한 실시형태에 기초하여 상세하게 설명한다. 또한, 본 명세서에 있어서, SiOC 등과 금속 화합물에 대하여 구성 원소를 병기할 때에는 SiOxCy(x, y는 임의의 조성)의 의미이다. 단, SiOx 등으로 조성의 항을 기재하여 표시하는 경우도 있다.
[에칭 공정]
우선, 본 발명에 의한 에칭 공정의 바람직한 실시형태에 대해서 도 1, 도 2에 기초하여 설명한다.
도 1은 에칭 전의 반도체 기판을 나타내는 도이다. 본 실시형태의 제조예에 있어서는 실리콘 웨이퍼(도시 생략) 상에 특정 제 2 층으로서 SiOC층 3개, SiON층 2개를 배치하고 그 상측에 TiN층 1개를 형성한 것을 사용하고 있다. 이 때, 상기 복합층에는 이미 바이어(5)가 형성되어 있고, 상기 바이어(5)의 저부에는 Cu층 4개가 형성되어 있다. 이 상태의 기판(10)에 본 실시형태에 있어서의 에칭액(도시 생략)을 적용하여 TiN층을 제거한다. 이 에칭액은 플라즈마 에칭·에싱 등에 의해 발생되는 잔사 G의 제거 세정성도 갖고 있어 이 잔사 G도 효과적으로 제거할 수 있다. 결과로서 도 2에 나타낸 바와 같이, TiN막과 잔사 G가 제거된 상태의 기판(20)을 얻을 수 있다. 말할 필요도 없지만, 본 발명에 있어서는 도시한 바와 같이 에칭·세정 상태가 이상적이지만, TiN층이나 잔사, 또는 제 2 층의 다소 부식은 제조되는 반도체 소자의 요구 품질 등에 따라서 적당히 허용되고, 본 발명이 이 설명에 의해 한정되어 해석되는 것이 아니다.
또한, 실리콘 기판 또는 반도체 기판이란 실리콘 웨이퍼뿐만 아니라 거기에 회로 구조가 설치된 기판 구조체 전체를 포함하는 의미로 사용한다. 기판의 부재란 상기에서 정의된 실리콘 기판을 구성하는 부재를 가리키고 1개의 재료로 이루어져도 복수의 재료로 이루어져도 좋다. 가공제의 반도체 기판을 반도체 기판 제품으로서 구별하여 부르는 것이 있고, 이것에 필요에 의해 가공을 더 첨가해 다이싱하여 취출한 칩 및 그 가공 제품을 반도체 소자라고 한다. 기판의 방향에 대해서는 특별히 언급되지 않는 한, 도 1로 말하면 실리콘 웨이퍼와 반대측(TiN측)을 「상」 또는 「고」이라 하고, 실리콘 웨이퍼측(SiOC측)을 「하」 혹은 「저」라고 한다.
[실리콘 에칭액]
이어서, 본 발명의 실리콘 에칭액의 바람직한 실시형태에 대해서 설명한다. 본 실시형태의 에칭액은 특정 산화제 및 염기성 화합물을 함유한다. 이하, 임의의 것을 포함하고 각 성분에 대해서 설명한다. 또한, 본 명세서에 있어서, 특정 성분을 포함하는 액이란 상기 성분을 함유하는 액 조성물을 의미하는 것 이외에, 사용 전에 각각의 성분 또는 그것을 함유하는 액·분말 등을 혼합하여 사용하는 키트로서의 의미를 포함하는 것이다.
(산화제)
산화제로서 과산화 수소, 과황산 암모늄, 과붕산, 과아세트산, 과요오드산, 과염소산 또는 그 조합 등이 열거되고, 그 중에서도, 과산화 수소가 특히 바람직하다.
산화제는 본 실시형태의 에칭액의 전체 질량에 대하여 0.5～20질량% 범위내로 함유시키는 것이 바람직하고, 1～15질량% 함유시키는 것이 보다 바람직하고, 2～10질량% 함유시키는 것이 더욱 바람직하다. 상기 상한치 이하로 함으로써 제 2 층의 과잉한 에칭을 보다 억제할 수 있으므로 바람직하다. 상기 하한치 이상으로 하는 것이 충분한 속도로 제 1 층을 에칭하는 관점에서 바람직하다.
(염기성 화합물)
염기성 화합물은 유기 아민 화합물로 이루어진 것이면 특별히 한정되지 않지만, 제 1 급～제 4 급 아민(암모늄)을 구조 중에 갖는 화합물인 것이 바람직하다. 예를 들면, 탄소수 1～6개의 제 1 급 알킬아민, 탄소수 6～12개의 제 1 급 방향족 아민, 탄소수 2～6개의 제 2 급 아민, 탄소수 3～6개의 제 3 급 아민, 탄소수 4～16개의 제 4 급 암모늄 또는 그 염, 2-아미노에탄올, 구아니디엔 카보네이트 등이 열거된다.
그 중에서도, 하기 식(I)으로 나타내어지는 것이 바람직하다.
N(R)4·OH ···식(I)
R은 치환기를 나타낸다. 복수의 R은 서로 달라도 좋다. R로서 바람직하게는 알킬기, 알케닐기, 알키닐기, 아릴기, 아랄킬기가 열거되고, 그 바람직한 범위는 하기 치환기 T와 동일하다. 그 중에서도, 특히 바람직한 화합물로서 테트라메틸암모늄 히드록시드(TMAH), 테트라에틸암모늄 히드록시드(TEAH), 테트라프로필암모늄 히드록시드(TPAH) 또는 테트라부틸암모늄 히드록시드(TPAH)가 바람직하다. 또한, 이들 화합물을 조합하여 사용해도 물론 문제는 없다.
염기성 화합물은 본 실시형태의 에칭액의 전체 질량에 대하여 0.05～50질량% 범위내로 함유하는 것이 바람직하고, 0.5～20질량% 범위내로 함유하는 것이 보다 바람직하고, 0.5～15질량% 함유하는 것이 더욱 바람직하고, 0.5～10질량% 함유하는 것이 특히 바람직하다. 상기 상한치 이하로 하는 것이 염기성 화합물 자체가 금속층의 에칭을 저해시키는 문제를 피하는 관점에서 바람직하다. 상기 하한치 이상으로 하는 것이 충분히 제 2 층의 에칭을 억제할 수 있는 관점에서 바람직하다.
산화제와의 관계로 말하면, 산화제 100질량부에 대하여 염기성 화합물을 0.5～50질량부로 사용하는 것이 바람직하고, 10～40질량부로 사용하는 것이 보다 바람직하다. 이 양쪽의 양을 적정한 관계로 사용함으로써 양호한 에칭성 및 잔사 제거성을 실현하고, 또는 높은 에칭 선택성도 아울러 달성할 수 있다.
또한, 본 명세서에 있어서 「화합물」이라는 단어를 말미에 첨부하여 말할 때, 또는 특정 명칭 또는 화학식으로 나타낼 때에는 상기 화합물 바로 그것에 첨가하여 그 염, 착체, 그 이온을 포함하는 의미로 사용한다. 또한, 소망의 효과를 나타내는 범위에서 소정의 형태로 수식된 유도체를 포함하는 의미이다. 또한, 본 명세서에 있어서 치환기에 관하여 「기」라고 하는 단어를 말미에 첨부하여 특정 원자군을 말할 때에는 그 기초로 임의인 치환기를 가져도 좋은 의미이다. 이것은 치환·무치환을 명기하지 않는 화합물에 대해서도 동일하다. 바람직한 치환기로서는 하기 치환기 T가 열거된다.
(치환기 T)
알킬기(바람직하게는 탄소 원자수 1～20개의 알킬기, 예를 들면 메틸, 에틸, 이소프로필, t-부틸, 펜틸, 헵틸, 1-에틸펜틸, 벤질, 2-에톡시에틸, 1-카르복시메틸 등), 알케닐기(바람직하게는 탄소 원자수 2～20개의 알케닐기, 예를 들면 비닐, 알릴, 올레일 등), 알키닐기(바람직하게는 탄소 원자수 2～20개의 알키닐기, 예를 들면 에티닐, 부타디이닐, 페닐에티닐 등), 시클로알킬기(바람직하게는 탄소 원자수 3～20개의 시클로알킬기, 예를 들면 시클로프로필, 시클로펜틸, 시클로헥실, 4-메틸시클로헥실 등), 아릴기(바람직하게는 탄소 원자수 6～26개의 아릴기, 예를 들면 페닐, 1-나프틸, 4-메톡시페닐, 2-클로로페닐, 3-메틸페닐 등), 헤테로환기(바람직하게는 탄소 원자수 2～20개의 헤테로환기, 예를 들면 2-피리딜, 4-피리딜, 2-이미다졸릴, 2-벤조이미다졸릴, 2-티아졸릴, 2-옥사졸릴 등), 알콕시기(바람직하게는 탄소 원자수 1～20개의 알콕시기, 예를 들면 메톡시, 에톡시, 이소프로필옥시, 벤질옥시 등), 아릴옥시기(바람직하게는 탄소 원자수 6～26개의 아릴옥시 기, 예를 들면 페녹시, 1-나프틸옥시, 3-메틸페녹시, 4-메톡시페녹시 등), 알콕시카르보닐기(바람직하게는 탄소 원자수 2～20개의 알콕시카르보닐기, 예를 들면 에톡시카르보닐, 2-에틸헥실옥시카르보닐기 등), 아미노기(바람직하게는 탄소 원자수 0～20개의 아미노기, 예를 들면 아미노, N,N-디메틸아미노, N,N-디에틸아미노, N-에틸아미노, 아닐리노 등), 술폰아미드기(바람직하게는 탄소 원자수 0～20개의 술폰아미드기, 예를 들면 N,N-디메틸술폰아미드, N-페닐술폰아미드 등), 아실기(바람직하게는 탄소 원자수 1～20개의 아실기, 예를 들면 아세틸, 프로피오닐, 부티릴, 벤조일 등), 아실옥시기(바람직하게는 탄소 원자수 1～20개의 아실옥시기, 예를 들면 아세틸옥시, 벤조일옥시 등), 카르바모일기(바람직하게는 탄소 원자수 1～20개의 카르바모일기, 예를 들면 N,N-디메틸카르바모일, N-페닐카르바모일 등), 아실아미노기(바람직하게는 탄소 원자수 1～20개의 아실아미노기, 예를 들면 아세틸아미노, 벤조일아미노 등), 시아노기 또는 할로겐 원자(예를 들면, 불소 원자, 염소 원자, 브롬 원자, 요오드 원자 등)이고, 보다 바람직하게는 알킬기, 알케닐기, 아릴기, 헤테로환기, 알콕시기, 아릴옥시기, 알콕시카르보닐기, 아미노기, 아실아미노기, 시아노기 또는 할로겐 원자이고, 더욱 바람직하게는 알킬기, 알케닐기, 헤테로환기, 알콕시기, 알콕시카르보닐기, 아미노기, 아실아미노기 또는 시아노기가 열거된다.
[수성 매체]
본 발명의 에칭액은 수성 매체를 매체로 하는 수계의 액 조성물이다. 수성 매체란 물 및 물에 가용한 용질을 용해한 수용액을 말한다. 용질로서는 상기 필수 함유 성분을 제외한 의미이고, 필요에 따라서 임의의 성분도 별도로 규정해도 좋다. 여기서 말하는 용질로서, 예를 들면 알콜이나 염화나트륨 등의 무기 화합물의 염이 열거된다. 단, 용질을 적용하는 경우에도 그 양은 본 발명의 소망의 효과가 우수한 범위로 억제되는 것이 바람직하다. 또한, 상기 수계의 조성물이란 수성 매체가 주된 매체로 되는 것을 말하고, 고형분 이외의 매체의 과반이 수성 매체인 것이 바람직하고, 70질량% 이상이 보다 바람직하고, 90질량% 이상인 것이 더욱 바람직하다.
[pH]
본 발명에 있어서는 에칭액의 pH를 7～14로 조정하고 9～14로 하는 것이 바람직하고, 10～13으로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 충분한 속도로 Ti를 포함하는 화합물을 고속으로 에칭할 수 있고, 상기 상한치 이하로 함으로써 Cu, SiO, SiN, SiOC 및 SiON에의 에칭을 과잉으로 진행시키지 않기 때문에 바람직하다. 또한, 본 발명에 있어서 pH는 특별히 언급되지 않는 한, 실시예에서 측정한 장치 및 조건에 의한 것으로 한다.
(기타 성분)
·pH 조정제
본 실시형태에 있어서는 에칭액의 pH를 상기의 범위로 조절하지만, 이 조정에 pH 조정제를 사용하는 것이 바람직하다. pH 조정제로서는 pH를 높이기 위해서 상기 [염기성 화합물]의 항에서 기재한 염기성 화합물, pH를 낮추기 위해서 염산, 질산, 황산, 인산 등의 무기산, 또는 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산 등의 유기산이 열거된다.
pH 조정제의 사용량은 특별히 한정되지 않고, pH를 상기의 범위로 조정하기 위해서 필요한 양을 사용하면 좋다.
본 발명의 실리콘 에칭액에 있어서는 수용성 유기 용매를 더 첨가해도 좋다. 수용성 유기 용매란 물과 임의의 비율로 혼합할 수 있는 유기 용매이다. 이것에 의해, 웨이퍼의 면내에 있어서의 균일한 에칭성을 더욱 향상시킬 수 있다는 점에서 유효하다.
수용성 유기 용매는, 예를 들면 메틸알콜, 에틸알콜, 1-프로필알콜, 2-프로필알콜, 2-부탄올, 에틸렌글리콜, 프로필렌글리콜, 글리세린, 1,6-헥산디올, 시클로헥산디올, 소르비톨, 크실리톨, 2-메틸-2,4-펜탄디올, 1,3-부탄디올, 1,4-부탄디올 등의 알콜 화합물 용매, 알킬렌글리콜알킬에테르(에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜, 디프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 디에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜, 폴리에틸렌글리콜, 프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노메틸에테르, 트리프로필렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르 등)를 포함하는 에테르 화합물 용매가 열거된다.
이들 중에서 바람직한 것은 탄소수 2～15개의 알콜 화합물 용매, 탄소수 2～15개의 알콜·에테르 화합물 용매이고, 보다 바람직하게는 탄소수 2～10개의 수산기를 2개 이상 갖는 알콜 화합물 용매, 탄소수 2～10개의 수산기를 2개 이상 갖는 알콜·에테르 화합물 용매이다. 특히 바람직하게는 탄소수 3～8개의 알킬렌글리콜알킬에테르이다. 수용성 유기 용매는 단독으로도 2종류 이상을 적당히 조합시켜 사용해도 좋다. 또한 본 명세서에 있어서, 수산기(-OH)와 에테르기(-O-)를 분자내에 가지는 화합물은 원칙적으로 에테르 화합물에 포함되는 것이라 하고(알콜 화합물이라고 하지 않음), 수산기와 에테르기 모두를 갖는 것을 특히 가리킬 때에는 알콜·에테르 화합물이라 하는 경우가 있다.
그 중에서도 특히, 프로필렌글리콜, 디프로필렌글리콜이 바람직하다. 첨가량은 에칭액 전체량에 대하여 0.1～70질량%인 것이 바람직하고, 10～50질량%인 것이 보다 바람직하다. 이 양이 상기 하한치 이상임으로써 상기 에칭의 균일성 향상을 효과적으로 실현할 수 있다.
본 발명에 있어서는 상기 수용성 유기 용매의 첨가가 매우 유효하다. 이 첨가에 의해, 그 우수한 선택적 에칭의 효과가 우수하고, 각종 구성 형태로 높은 에칭 효과를 얻을 수 있다.
[에칭 조건]
본 실시형태에 있어서 에칭을 행하는 조건은 특별히 한정되지 않지만, 스프레이식(매엽식) 에칭이어도 배치식(침지식) 에칭이어도 좋다. 스프레이식 에칭에 있어서는 반도체 기판을 소정의 방향으로 반송 또는 회전시키고 그 공간에 에칭액을 분사하여 상기 반도체 기판에 상기 에칭액을 접촉시킨다. 한편, 배치식 에칭에 있어서는 에칭액으로 이루어진 액욕(液浴)에 반도체 기판을 침지시켜 상기 액욕내에서 반도체 기판과 에칭액을 접촉시킨다. 이들 에칭 방식은 소자의 구조나 재료 등에 의해 적당히 구분하여 사용하면 좋다.
에칭을 행하는 환경 온도는 스프레이식의 경우, 분사 공간을 15～100℃로 하는 것이 바람직하고, 20～80℃로 하는 것이 보다 바람직하다. 에칭액쪽은 20～80℃로 하는 것이 바람직하고, 30～70℃로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 금속층에 대한 충분한 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 에칭액의 공급 속도는 특별히 한정되지 않지만 0.05～1L/분으로 하는 것이 바람직하고, 0.1～0.5L/분으로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭의 면내 균일성을 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 연속 처리시에 안정한 선택성을 확보할 수 있어 바람직하다. 반도체 기판을 회전시킬 때에는 그 크기 등에도 의하지만, 상기와 동일한 관점에서 50～400rpm으로 회전시키는 것이 바람직하다.
배치식의 경우, 액욕을 20～80℃로 하는 것이 바람직하고, 30～70℃로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 반도체 기판의 침지 시간은 특별히 한정되지 않지만, 0.5～30분으로 하는 것이 바람직하고, 1～10분으로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭의 면내 균일성을 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 연속 처리시에 안정한 선택성을 확보할 수 있어 바람직하다.
[잔사]
반도체 소자의 제조 프로세스에 있어서는 레지스트 패턴 등을 마스크로서 사용한 플라즈마 에칭에 의해 반도체 기판 상의 금속층 등을 에칭하는 공정이 있다. 구체적으로는 금속층, 반도체층, 절연층 등을 에칭하고, 금속층이나 반도체층을 패터닝하거나, 절연층에 바이어 홀이나 배선 홈 등의 개구부를 형성하게 하는 것을 행한다. 상기 플라즈마 에칭에 있어서는 마스크로서 사용한 레지스트나 에칭되는 금속층, 반도체층, 절연층에 유래하는 잔사가 반도체 기판 상에 생긴다. 본 발명에 있어서는 이와 같이 플라즈마 에칭에 의해 발생된 잔사를 「플라즈마 에칭 잔사」라고 한다.
또한, 마스크로서 사용한 레지스트 패턴은 에칭 후에 제거된다. 레지스트 패턴의 제거에는 상술한 바와 같이, 스트리퍼 용액을 사용하는 습식 방법 또는 예를 들면, 플라즈마, 오존 등을 사용한 에싱에 의한 건식 방법을 사용할 수 있다. 상기 에싱에 있어서는 플라즈마 에칭에 의해 발생된 플라즈마 에칭 잔사가 변질된 잔사나 제거되는 레지스트에 유래하는 잔사가 반도체 기판 상에 생긴다. 본 발명에 있어서는 이와 같이 에싱에 의해 발생된 잔사를 「에싱 잔사」라고 한다. 또한, 플라즈마 에칭 잔사 및 에싱 잔사 등의 반도체 기판 상에 생겨 세정 제거되어야 하지만 총칭으로서, 단지 「잔사」라고 하는 것이 있다.
이러한 에칭 후의 잔사(Post Etch Residue)인 플라즈마 에칭 잔사나 에싱 잔사는 세정 조성물을 사용하여 세정 제거되는 것이 바람직하다. 본 실시형태의 에칭액은 플라즈마 에칭 잔사 및/또는 에싱 잔사를 제거하기 위한 세정액으로서도 적용할 수 있다. 그 중에서도, 플라즈마 에칭에 지속적으로 행해지는 플라즈마 에싱 후에 있어서, 플라즈마 에칭 잔사 및 에싱 잔사를 제거하기 위해서 사용하는 것이 바람직하다.
[피가공물]
본 실시형태의 에칭액을 적용함으로써 에칭되는 재료는 어떠한 것이라도 좋지만, Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판에 적용되는 것을 요건으로 한다. 여기서, SiO란 실리콘의 열산화막, SiO2를 포함하는 의미이고, SiOx를 포함하는 것이다.
·제 1 층
제 1 층은 높은 에칭 레이트로 에칭되는 것이 바람직하고, 그 중에서도 TiN인 것이 특히 바람직하다. 제 1 층의 두께는 특별히 한정되지 않지만, 통상의 소자의 구성을 고려했을 때에 0.005～0.3㎛ 정도인 것이 실제적이다. 제 1 층의 에칭 레이트[R1]는 특별히 한정되지 않지만, 생산 효율을 고려하여 50～500Å/분인 것이 바람직하다.
·제 2 층
제 2 층은 낮은 에칭 레이트로 억제되는 것이 바람직하다. 제 2 층의 두께는 특별히 한정되지 않지만, 통상의 소자의 구성을 고려했을 때에 0.005～0.5㎛ 정도인 것이 실제적이다. 제 2 층의 에칭 레이트[R2]는 특별히 한정되지 않지만, 생산 효율을 고려하여 0.001～10Å/분인 것이 바람직하다.
제 1 층의 선택적 에칭에 있어서, 그 에칭 레이트비([R1]/[R2])는 특별히 한정되지 않지만, 높은 선택성을 필요로 하는 소자를 전제로 말하면 50 이상인 것이 바람직하고, 10～5000인 것이 보다 바람직하고, 30～3000인 것이 더욱 바람직하고, 50～2500인 것이 특히 바람직하다.
본 실시형태에 있어서는 W를 포함하는 제 3 층의 에칭을 질산을 포함하는 에칭액으로 행하는 공정을 더 조합시키는 것이 바람직하다. 즉, 상기 반도체 기판(30)으로서 W를 포함하는 제 3 층을 갖는 것을 준비하고, 상기 제 3 층의 W가 노출하고 있는 상태에 있어서 질산을 포함하는 에칭액을 적용시킨다(도 3 참조). 이것을 A 공정이라고 하는 경우가 있다. 본 실시형태의 A 공정에서는 W는 부식되지 않고, 상기 Ti를 포함하는 제 1 층을 선택적으로 에칭하여 처리 후의 기판(40)으로 한다(도 4 참조). 이어지는 B 공정은 미리 구체적으로 설명한 산화제와 염기성 화합물을 포함하는 특정 에칭액으로 처리하는 공정이다. 여기서는 상기 제 2 층 중에서도, 특히 구리가 노출한 기판을 대상으로 한다(도 1). 본 실시형태에서는 거기에 상기 특정 에칭액을 적용시킴으로써 상기 제 1 층을 선택적으로 에칭한다(도 2).
상기 A 공정과 B 공정은 어느 공정을 먼저해도 좋고, 필요에 따라서 A 공정 및 B 공정을 반복하여 적용시키고 소망의 형태를 갖는 반도체 기판의 제작을 행해도 좋다.
[반도체 기판 제품의 제조]
본 실시형태에 있어서는 실리콘 웨이퍼 상에 상기 제 1 층과 제 2 층을 형성한 반도체 기판으로 하는 공정과 상기 반도체 기판에 에칭액을 적용하고, 상기 제 1 층을 선택적으로 용해하는 공정(B)을 통하여 소망의 구조를 갖는 반도체 기판 제품을 제조하는 것이 바람직하다. 이 때에, 상기 에칭액으로서 상기 특정 에칭액을 사용한다. 상기 에칭 공정 전에, 반도체 기판에 대하여 드라이 에칭 또는 드라이 에싱을 행하고, 상기 공정에 있어서 발생된 잔사를 제거하는 것이 바람직하다. 이것은 앞에서 설명한 바와 같다. 또한, 질산을 포함하는 에칭액을 사용하여 W를 보호하면서 에칭을 행해도 좋다(A 공정). 반도체 기판 제품의 제조에 있어서의 각 공정에는 통상, 이 종류의 제품에 적용되는 각 가공 방법을 적용할 수 있다.
여기서 말한 것 중에서도, 본 발명에서는 특히 염기성 화합물로서 TMAH, TEAH 또는 TPAH를 0.1～3%, 산화제로서 과산화 수소를 2～10%, 수용성 유기 용매로서 프로필렌글리콜, 디프로필렌글리콜을 10～50% 포함하는 액에서 30～70℃의 조건으로 처리하는 것이 특히 바람직하다. 처리 시간으로서는 1～10분 정도가 처리의 안정성과 스루풋의 향상을 양립시키는 목적으로 특히 바람직하다. 또한, 이 조건으로 Cu를 포함하는 기판을 처리하고, 50% 농도 이상의 질산을 30～70℃에서 사용함으로써 W를 포함하는 기판을 처리하는 방법의 조합이 반도체 기판 제품을 만드는 조건으로서는 특히 바람직하다.
(실시예)
<실시예 1, 비교예 1>
이하의 표 1에 나타낸 성분을 동 표에 나타낸 조성(질량%)으로 함유시켜 에칭액을 조액했다.
<에칭 시험>
시험 웨이퍼: 실리콘 웨이퍼 상에 TiN층과 SiOC층과 Cu층을 시험 평가용으로 나란히 놓은 상태로 배치한 반도체 기판(시험체)을 준비했다. 이것에 대하여, 매옆식 장치(SPS-Europe B. V. 제작, POLOS(상품명))에서 하기의 조건으로 에칭을 행하여 평가 시험을 실시했다.
·약액 온도: 80℃
·토출량: 1L/분
·웨이퍼 회전수: 500rpm
[배선의 세정성]
에칭 후의 웨이퍼 표면을 SEM으로 관찰하고, 잔사(플라즈마 에칭 잔사 및 에싱 잔사)의 제거성에 대해서 평가를 행했다.
AA: 잔사가 완전히 제거되었다.
A: 잔사가 거의 완전히 제거되었다.
B: 잔사의 용해 불량물이 잔존하고 있었다.
C: 잔사가 거의 제거되지 않고 있었다.
[pH의 측정]
표 중의 pH는 실온(25℃)에 있어서 HORIBA 제작의 F-51(상품명)로 측정한 값이다.
[표 1]
Figure pat00001
Figure pat00002
Figure pat00003
상기 표에 나타낸 바와 같이, 비교예의 것에서는 TiN의 선택적인 에칭과 세정성의 양립은 할 수 없다. 이것에 대하여, 본 발명의 실리콘 에칭액(시료 101～140)은 TiN에 대하여 높은 에칭 속도를 나타내고, 한편으로 SiOC 및 Cu에 대해서는 손상을 주지 않는 높은 에칭 선택성을 나타냈다. 또한, 드라이 에칭 잔사의 제거성이 우수하고 특정 구조의 반도체 기판의 제조 품질과 아울러, 제조 효율(생산성)도 대폭 개선할 수 있는 것을 알았다.
<실시예 2>
TiN 및 SiOC, Cu 이외에 표 2에 나타낸 금속층 및 실리콘 화합물층을 설치한 기판을 준비하고, 상기 시험 124과 동일하게 하여 에칭을 행했다(시험 201). 결과를 표 2의 상기 표에 나타낸 동시에, 상기 TiN, SiOC, Cu, SiOx의 결과와 아울러 에칭 선택비를 표 2의 하기 표에 정리하여 나타냈다.
[표 2]
Figure pat00004
<실시예 2A>
상기 평가액 124액에 대하여, 온도를 변경하여 평가했다. 선택비를 표 2A의 하기 표에 정리하여 나타냈다.
[표 2A]
Figure pat00005
상기 표에 나타낸 바와 같이, 본 발명에 의하면, TiN/SiOC, TiN/Cu 이외에 있어서도 소정의 편성에 있어서 양호한 에칭 속도와 그 선택성을 얻을 수 있는 것을 알았다. SiOx에 대해서는 그리 높은 선택성이 얻어지지 않는 것을 확인했다.
<실시예 3>
이하와 같이 하여, 질산 에칭액을 사용하는 공정과, 상기 과산화 수소와 염기성 화합물을 포함하는 특정 에칭액의 조합에 의한 에칭 시험을 행했다.
우선, 69질량%의 농질산을 준비했다. Cu를 대신하여 W의 층을 갖는 웨이퍼를 사용한 것 이외에는 실시예 1과 동일하게 하여 상기 농질산에 의한 에칭을 행했다. W, SiON, SiOC의 에칭 속도는 거의 0Å/분이었다. 한편, TiN은 100Å/분의 속도로 선택적으로 에칭되는 것을 확인했다. 또한, Cu층에 관해서도 동일하게 농질산에 의한 에칭성을 확인한 결과, 약 1,000～5,000Å/분의 매우 높은 에칭 레이트를 나타내는 것을 알았다.
또한, 실시예 1에서 사용한 약액(124)과 질산을 사용하여 제 1 층(Cu), 제 2 층(W), 제 3 층(Cu)의 3층 구조를 제조한 후에, 이 처리 후의 웨이퍼 전기 특성 평가를 행한 결과, 각 배선간의 전기 특성 평가는 저항치의 상승, 절연 등의 문제는 확인되지 않았다. 이것에 의해, 질산 에칭액과 상기 특정 에칭액을 조합시킨 키트에 의해 W 전극과 Cu 전극을 조합하여 가지는 소자를 바람직하게 제조할 수 있는 것을 알았다.
[표 3]
Figure pat00006
1: TiN층 2: SiON층
3: SiOC층 4: Cu층
5: 바이어 14: W층
G: 잔사

Claims (16)

  1. Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판에 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 방법으로서:
    상기 특정 에칭액은 유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 염기성 화합물은 이하의 식(I)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭 방법.
    N(R)4·OH ···식(I)
    [R은 치환기를 나타낸다. 복수의 R은 서로 달라도 좋다]
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 염기성 화합물은 테트라메틸암모늄 히드록시드, 테트라에틸암모늄 히드록시드 또는 테트라프로필암모늄 히드록시드인 것을 특징으로 하는 에칭 방법.
  4. 제 1 항에 있어서,
    상기 산화제는 과산화 수소, 과황산 암모늄, 과붕산, 과아세트산, 과요오드산, 과염소산 또는 그 조합인 것을 특징으로 하는 에칭 방법.
  5. 제 1 항에 있어서,
    상기 제 1 층의 에칭 레이트(R1)와 상기 제 2 층의 에칭 레이트(R2)의 속도비(R1/R2)를 30 이상으로 하는 것을 특징으로 하는 에칭 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판은 W를 포함하는 제 3 층을 갖고, 상기 제 3 층이 노출되어 있는 상태에서 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고, 상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 에칭 방법.
  7. 제 1 항에 있어서,
    상기 에칭을 20～80℃의 범위에서 행하는 것을 특징으로 하는 에칭 방법.
  8. Ti를 포함하는 제 1 층을 Cu, SiO, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층에 대하여 선택적으로 에칭하는 에칭액으로서:
    유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 것을 특징으로 하는 에칭액.
  9. 제 8 항에 있어서,
    상기 제 1 층의 에칭 레이트(R1)와 상기 제 2 층의 에칭 레이트(R2)의 속도비(R1/R2)는 30 이상인 것을 특징으로 하는 에칭액.
  10. 제 8 항에 있어서,
    상기 염기성 화합물의 농도는 0.05질량%～50질량%인 것을 특징으로 하는 에칭액.
  11. 제 8 항에 있어서,
    상기 산화제의 농도는 0.5질량%～20질량%인 것을 특징으로 하는 에칭액.
  12. 제 8 항에 있어서,
    수용성 유기 용매를 더 포함하는 것을 특징으로 하는 에칭액.
  13. 제 12 항에 있어서,
    상기 수용성 유기 용매는 글리콜 화합물인 것을 특징으로 하는 에칭액.
  14. 제 8 항에 기재된 에칭액과 질산을 함유하는 에칭액을 조합시킨 키트로서:
    반도체 기판은 W를 포함하는 제 3 층을 갖고, 상기 제 3 층이 노출되어 있는 상태에서 상기 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고, 상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 에칭액의 키트.
  15. Ti를 포함하는 제 1 층과 Cu, SiO, SiN, SiOC 및 SiON 중 적어도 1종을 포함하는 제 2 층을 갖는 반도체 기판을 준비하는 공정; 및
    상기 반도체 기판에 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 공정을 포함하는 반도체 기판 제품의 제조 방법으로서:
    상기 특정 에칭액으로서 유기 아민 화합물로 이루어진 염기성 화합물과 산화제를 수성 매체 중에 포함하고 그 pH가 7～14인 에칭액을 사용하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  16. 제 15 항에 있어서,
    상기 반도체 기판으로서 W를 더 포함하는 제 3 층을 갖는 것을 준비하고,
    상기 제 3 층이 노출되어 있는 상태에서 질산을 포함하는 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하고,
    상기 제 2 층의 구리가 노출된 상태에서 상기 특정 에칭액을 적용하여 상기 제 1 층을 선택적으로 에칭하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
KR1020120065450A 2011-06-30 2012-06-19 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법 KR20130007437A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011145330 2011-06-30
JPJP-P-2011-145330 2011-06-30
JPJP-P-2012-134918 2012-06-14
JP2012134918A JP5396514B2 (ja) 2011-06-30 2012-06-14 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法

Publications (1)

Publication Number Publication Date
KR20130007437A true KR20130007437A (ko) 2013-01-18

Family

ID=47789528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120065450A KR20130007437A (ko) 2011-06-30 2012-06-19 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법

Country Status (3)

Country Link
JP (1) JP5396514B2 (ko)
KR (1) KR20130007437A (ko)
TW (1) TWI536443B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160048087A (ko) * 2013-08-28 2016-05-03 닛산 가가쿠 고교 가부시키 가이샤 레지스트 하층막을 적용한 패턴형성방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022657A (ja) * 2012-07-20 2014-02-03 Fujifilm Corp エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
KR101630654B1 (ko) 2012-07-20 2016-06-15 후지필름 가부시키가이샤 에칭방법, 이것을 사용한 반도체 기판 제품 및 반도체 소자의 제조방법
WO2014178421A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
JP6761166B2 (ja) * 2015-07-23 2020-09-23 セントラル硝子株式会社 ウェットエッチング方法及びエッチング液
JP6769760B2 (ja) * 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
TWI808965B (zh) 2017-03-31 2023-07-21 日商關東化學股份有限公司 鈦層或含鈦層的蝕刻液組成物以及蝕刻方法
US10867815B2 (en) * 2018-09-04 2020-12-15 Tokyo Electron Limited Photonically tuned etchant reactivity for wet etching
KR102444014B1 (ko) 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
WO2022080288A1 (ja) 2020-10-16 2022-04-21 セントラル硝子株式会社 ウェットエッチング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
JP4696565B2 (ja) * 2005-01-19 2011-06-08 三菱化学株式会社 エッチング液及びエッチング方法
KR20080023214A (ko) * 2005-04-08 2008-03-12 사켐,인코포레이티드 금속 질화물의 선택적인 습식 에칭
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
MY152247A (en) * 2007-12-21 2014-09-15 Wako Pure Chem Ind Ltd Etching agent, etching method and liquid for preparing etching agent
JP5037442B2 (ja) * 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160048087A (ko) * 2013-08-28 2016-05-03 닛산 가가쿠 고교 가부시키 가이샤 레지스트 하층막을 적용한 패턴형성방법

Also Published As

Publication number Publication date
JP5396514B2 (ja) 2014-01-22
TW201306120A (zh) 2013-02-01
TWI536443B (zh) 2016-06-01
JP2013033942A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
KR20130007437A (ko) 에칭 방법 및 이것에 사용되는 에칭액, 이것을 사용한 반도체 기판 제품의 제조 방법
JP6503102B2 (ja) 窒化チタンハードマスク及びエッチ残留物除去
TWI722504B (zh) 用於TiN硬遮罩的移除及蝕刻殘留物的清潔的組合物
JP6063206B2 (ja) エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
WO2014077320A1 (ja) 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP5519728B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体素子の製造方法
JP6017273B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
WO2015053800A2 (en) Method and composition for selectively removing metal hardmask and other residues from semiconductor device substrates comprising low-k dielectric material and copper
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
KR20050085661A (ko) 구리 배선 및(또는) 막의 연마 및(또는) 세정 방법 및 이를위한 조성물
US9688912B2 (en) Etching method, and etching liquid to be used therein and method of producing a semiconductor substrate product using the same
US9558953B2 (en) Etching method, and method of producing semiconductor substrate product and semiconductor device using the same
JP6017275B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
TW201925445A (zh) 基於氟化物之清洗組合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application