KR20120140159A - 결함 제거 방법 - Google Patents

결함 제거 방법 Download PDF

Info

Publication number
KR20120140159A
KR20120140159A KR1020110059869A KR20110059869A KR20120140159A KR 20120140159 A KR20120140159 A KR 20120140159A KR 1020110059869 A KR1020110059869 A KR 1020110059869A KR 20110059869 A KR20110059869 A KR 20110059869A KR 20120140159 A KR20120140159 A KR 20120140159A
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
defect
defects
forming
Prior art date
Application number
KR1020110059869A
Other languages
English (en)
Inventor
김무성
황민영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110059869A priority Critical patent/KR20120140159A/ko
Priority to US14/128,372 priority patent/US9202764B2/en
Priority to PCT/KR2012/004664 priority patent/WO2012177013A2/en
Publication of KR20120140159A publication Critical patent/KR20120140159A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

실시예에 따른 결함 제거 방법은, 기판 표면에 산화막을 형성하는 단계; 및 상기 산화막을 제거하여 결함을 제거하는 단계를 포함한다.

Description

결함 제거 방법{METHOD FOR REMOVING DEFECT}
본 기재는 결함 제거 방법에 관한 것이다.
탄화규소 웨이퍼 및 에피택시얼 웨이퍼(epitaxial wafer)의 표면에는 다양한 형태의 결함이 존재하고 있다. 이러한 결함들은 상기 탄화규소 웨이퍼의 표면조도를 크게 하여 다음 공정 진행 시 많은 악영향을 준다. 상기 탄화규소 웨이퍼 상의 표면 결함은 단결정막 성장 시에 또 다른 결함의 원인이 되며, 거친 표면을 야기시킨다. 에피택시얼 웨이퍼 상의 표면 결함은 여러 개를 적층할 경우 부분적 단속을 유발할 수 있다. 또한, 이러한 웨이퍼를 이용한 소자를 제작함에 있어서 금속 전극 증착 및 패턴의 불균일화에 의한 누설 전류를 크게 할 수 있다.
이로 인해, 소자의 수명을 단축시킬 수 있고, 소자의 신뢰성이 떨어질 수 있다. 따라서, 이러한 결함 제거 및 결함 제어는 고품질의 소자 제조에 있어서 매우 중요한 문제이다.
실시예는 산화를 통한 결함 제거 방법을 제공하고자 한다.
실시예에 따른 결함 제거 방법은, 기판 표면에 산화막을 형성하는 단계; 및 상기 산화막을 제거하여 결함을 제거하는 단계를 포함한다.
실시예에 따른 결함 제거 방법은, 웨이퍼 표면에 산화막을 형성하여 결함을 제거할 수 있다. 이를 통해, 웨이퍼의 품질을 높일 수 있고, 웨이퍼의 표면 조도를 개선할 수 있다. 또한, 상기 웨이퍼로부터 고품질의 에피층을 성장시킬 수 있다. 따라서, 이러한 웨이퍼가 적용된 소자의 성능을 향상시킬 수 있다.
한편, 실시예에 따른 결함 제거 방법은, 웨이퍼 상에 에피층이 형성된 에피택셜 웨이퍼의 표면에 산화막을 형성할 수 있다. 따라서, 상기 에피층의 표면 결함을 제거할 수 있고, 표면 조도를 향상할 수 있다. 이를 통해, 고품질의 에피층을 얻을 수 있다.
도 1 내지 도 3은 웨이퍼의 결함 제거 방법을 설명하기 위한 도면들이다.
도 4 내지 도 6은 에피택셜 웨이퍼(epitaxial wafer)의 결함 제거 방법을 설명하기 위한 도면들이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1 내지 도 6을 참조하여, 실시예에 따른 결함 제거 방법을 설명한다. 도 1 내지 도 3은 웨이퍼의 결함 제거 방법을 설명하기 위한 도면들이다. 도 4 내지 도 6은 에피택셜 웨이퍼(epitaxial wafer)의 결함 제거 방법을 설명하기 위한 도면들이다.
도 1 내지 도 3을 참조하면, 실시예에 따른 결함 제거 방법은, 산화막(30)을 형성하는 단계 및 결함(20)을 제거하는 단계를 포함할 수 있다.
상기 산화막(30)을 형성하는 단계는 기판 표면에 산화막(30)을 형성할 수 있다. 상기 기판은 웨이퍼(10)일 수 있다. 즉, 에피층이 성장하기 전의 웨이퍼(10)일 수 있다.
상기 웨이퍼(10) 표면에는 결함(20)이 존재할 수 있다. 상기 결함(20)은 상기 웨이퍼(10) 표면으로부터 돌출되어 존재할 수 있다. 상기 결함(20)들은 상기 웨이퍼(10)의 표면조도를 크게 하여 다음 공정 진행 시 많은 악영향을 준다. 상기 웨이퍼(10) 상의 표면 결함(20)은 단결정막 성장 시에 또 다른 결함(20)의 원인이 되며, 거친 표면을 야기시킨다.
상기 산화막(30)을 형성하는 단계는 상기 웨이퍼(10)의 전면(全面)에 산화막(30)을 형성할 수 있다. 이를 통해, 상기 산화막(30)을 형성하는 단계에서는 상기 웨이퍼(10)의 표면에 존재하는 상기 결함(20)들을 산화할 수 있다.
상기 산화막(30)을 형성하는 단계는 플라즈마 산화하는 단계를 포함할 수 있다. 플라즈마 산화는, 전해액에 양극과 음극에 전압을 인가하면 플라즈마가 발생하는데, 상기 플라즈마가 금속과 반응하여 그 표면에 막이 형성되는 기술이다. 본 실시예에서는 산소 플라즈마를 발생시켜 상기 웨이퍼(10) 표면에 산화막(30)을 형성시킬 수 있다. 상기 플라즈마 산화는 균일한 산화막(30)을 형성할 수 있다는 장점이 있다.
상기 플라즈마 산화하는 단계는 5 분 내지 30 분 동안 이루어질 수 있다. 또한, 상기 플라즈마 산화하는 단계는 500 V 내지 1000 V 의 전압이 인가될 수 있다. 이를 통해, 상기 웨이퍼(10)의 표면을 효과적으로 산화시킬 수 있다.
상기 산화막(30)의 두께(T)는 0.05 um 내지 1 um일 수 있다. 상기 산화막(30)의 두께(T)가 0.05 um 미만일 경우, 상기 웨이퍼(10) 표면에 존재하는 상기 결함(20)들을 산화시키기에 충분하지 않을 수 있다. 상기 산화막(30) 두께(T)를 1 um 이상 형성해야 할 경우, 상기 웨이퍼(10) 표면에 존재하는 상기 결함(20)들이 너무 크거나 많아서 상기 웨이퍼(10)의 사용가치가 떨어질 수 있다.
상기 산화막(30)의 두께(T)는 산화하는 시간, 플라즈마 강도 및 인가 전압에 따라 달라질 수 있다.
상기 결함(20)을 제거하는 단계는 상기 산화막(30)을 에칭하는 단계를 포함할 수 있다. 즉, 상기 산화막(30)을 에칭함으로써, 상기 결함(20)을 제거할 수 있다. 상기 에칭하는 단계는 일반적인 습식 식각 또는 건식 식각의 방법을 통해 이루어질 수 있다.
상기 결함(20)을 제거함으로써, 웨이퍼(10)의 품질을 높일 수 있고, 웨이퍼(10)의 표면 조도를 개선할 수 있다. 또한, 상기 웨이퍼(10)로부터 고품질의 에피층을 성장시킬 수 있다. 따라서, 이러한 웨이퍼(10)가 적용된 소자의 성능을 향상시킬 수 있다.
도 4 내지 도 6을 참조하면, 웨이퍼(12) 상에 에피층(42)이 형성된 에피택셜 웨이퍼의 표면에 존재하는 결함(22)을 상술한 방법으로 제거할 수 있다.
에피택시얼 웨이퍼 상의 표면 결함(22)은 에피층(42)을 여러 개를 적층할 경우, 부분적 단속을 유발할 수 있다. 또한, 이러한 웨이퍼(12)를 이용한 소자를 제작함에 있어서 금속 전극 증착 및 패턴의 불균일화에 의해 누설 전류를 크게 할 수 있다. 이로 인해, 소자의 수명을 단축시킬 수 있고, 소자의 신뢰성이 떨어질 수 있다.
따라서, 본 실시예에 따른 결함 제거 방법을 통해, 상기 에피층(42)의 표면 결함(22)을 제거할 수 있고, 표면 조도를 향상할 수 있다. 이를 통해, 고품질의 에피층(42)을 얻을 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 기판 표면에 산화막을 형성하는 단계; 및
    상기 산화막을 제거하여 결함을 제거하는 단계를 포함하는 결함 제거 방법.
  2. 제1항에 있어서,
    상기 산화막을 형성하는 단계는 상기 기판의 전면(全面)에 산화막을 형성하는 결함 제거 방법.
  3. 제1항에 있어서,
    상기 산화막을 형성하는 단계는 플라즈마 산화하는 단계를 포함하는 결함 제거 방법.
  4. 제3항에 있어서,
    상기 플라즈마 산화하는 단계는 5 분 내지 30 분 동안 이루어지는 결함 제거 방법.
  5. 제3항에 있어서,
    상기 플라즈마 산화하는 단계는 500 V 내지 1000 V 의 전압이 인가되는 결함 제거 방법.
  6. 제1항에 있어서,
    상기 산화막의 두께는 0.05 um 내지 1 um 인 결함 제거 방법.
  7. 제1항에 있어서,
    상기 결함을 제거하는 단계는 상기 산화막을 에칭하는 단계를 포함하는 결함 제거 방법.
  8. 제1항에 있어서,
    상기 기판은 웨이퍼 및 에피택셜 웨이퍼(epitaxial wafer)로 이루어진 군에서 선택된 웨이퍼를 적어도 어느 하나 포함하는 결함 제거 방법.
KR1020110059869A 2011-06-20 2011-06-20 결함 제거 방법 KR20120140159A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110059869A KR20120140159A (ko) 2011-06-20 2011-06-20 결함 제거 방법
US14/128,372 US9202764B2 (en) 2011-06-20 2012-06-13 Apparatus and method for removing defect
PCT/KR2012/004664 WO2012177013A2 (en) 2011-06-20 2012-06-13 Apparatus and method for removing defect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110059869A KR20120140159A (ko) 2011-06-20 2011-06-20 결함 제거 방법

Publications (1)

Publication Number Publication Date
KR20120140159A true KR20120140159A (ko) 2012-12-28

Family

ID=47906301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110059869A KR20120140159A (ko) 2011-06-20 2011-06-20 결함 제거 방법

Country Status (1)

Country Link
KR (1) KR20120140159A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438284A (zh) * 2022-07-12 2024-01-23 江苏第三代半导体研究院有限公司 半导体外延结构的刻蚀方法、二次外延方法及应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438284A (zh) * 2022-07-12 2024-01-23 江苏第三代半导体研究院有限公司 半导体外延结构的刻蚀方法、二次外延方法及应用

Similar Documents

Publication Publication Date Title
JP6729757B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
CN109065449B (zh) 外延结构的减薄方法
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
JP2008028070A (ja) 貼り合わせウェーハの製造方法
TW200737349A (en) Methods for forming thin oxide layers on semiconductor wafers
CN107528215B (zh) 半导体元件的制造方法、半导体元件
JP6317139B2 (ja) プラズマ処理装置のクリーニング方法及びプラズマ処理装置
KR20120140159A (ko) 결함 제거 방법
JP2007088404A (ja) 発光ダイオードの製造方法
JP6014321B2 (ja) 炭化珪素半導体装置及びその製造方法
TWI509828B (zh) 製造氮化物半導體裝置的方法
KR20160023712A (ko) 접합 웨이퍼의 제조방법
CN105244420B (zh) GaN基发光二极管的制作方法
US9202764B2 (en) Apparatus and method for removing defect
CN105607411B (zh) 一种光刻版及应用光刻版制作发光二极管的方法
US20140290566A1 (en) Process of Surface Treatment for Wafer
JP2007088008A (ja) 窒化物半導体装置およびその製造方法
TW201308676A (zh) 製造複數個光電半導體晶片之方法
US9761453B2 (en) Method for manufacturing a silicon carbide semiconductor element
JP6179937B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
TWI709999B (zh) 貼合式soi晶圓的製造方法
JPWO2020049731A1 (ja) 半導体装置
KR20130043392A (ko) 결함 제거 장치 및 결함 제거 방법
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application