KR20120138573A - 기판 재생 방법 - Google Patents

기판 재생 방법 Download PDF

Info

Publication number
KR20120138573A
KR20120138573A KR1020110058145A KR20110058145A KR20120138573A KR 20120138573 A KR20120138573 A KR 20120138573A KR 1020110058145 A KR1020110058145 A KR 1020110058145A KR 20110058145 A KR20110058145 A KR 20110058145A KR 20120138573 A KR20120138573 A KR 20120138573A
Authority
KR
South Korea
Prior art keywords
substrate
deposition layer
pattern
etching
single crystal
Prior art date
Application number
KR1020110058145A
Other languages
English (en)
Other versions
KR101409952B1 (ko
Inventor
김기철
Original Assignee
(주) 세츠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 세츠 filed Critical (주) 세츠
Priority to KR1020110058145A priority Critical patent/KR101409952B1/ko
Publication of KR20120138573A publication Critical patent/KR20120138573A/ko
Application granted granted Critical
Publication of KR101409952B1 publication Critical patent/KR101409952B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명과 관련된 기판 재생 방법은, 표면에 패턴이 형성되거나 이물이 부착된 사파이어 단결정 기판에, 상기 기판과 다른 재질의 증착층을 형성하는 단계; 상기 증착층의 표면이 리플로우될 수 있게 상기 증착층에 열처리를 하는 단계; 및 상기 증착층과 상기 패턴이나 이물을 함께 식각하여 상기 증착층 및 상기 패턴이나 이물을 제거하는 단계를 포함한다.

Description

기판 재생 방법{METHOD FOR RECLAIMING SAPPIRE SUBSTRATE}
본 발명은 표면에 형성된 패턴 또는 이물을 제거하고 평탄화시킴으로써 사파이어 기판을 재사용할 수 있도록 하는 기판 재생 방법에 관한 것이다.
사파이어 단결정 기판은 발광 다이오드(LED)를 제조하는 데 사용하는 기초 웨이퍼로서 질화물이나 화합물 반도체의 증착 기판으로 사용한다. 사파이어 기판은 증착과 성장 공정을 거쳐 에피 웨이퍼로 제조한 후 칩으로 만들어 사용한다.
LED의 광효율을 높이기 위하여, 사파이어 기판 또는 질화갈륨(GaN) 등의 막이 형성된 사파이어 기판에는 깊이(요철)가 있는 패턴을 형성하기도 한다. 사파이어 기판 또는 GaN 막 형성 사파이어 기판에 일정한 크기의 패턴이 규칙적으로 배열하는 경우(PSS: Patterned Sapphire Substrate), LED의 발광효율이 크게 증가하는 것으로 알려져 있다.
PSS와 같이 인위적 패턴을 형성하는 과정에서 피치 또는 높이의 결함이 존재하거나, 스크래치 또는 이물 등에 의한 비인위적 결함이 존재하는 경우 불량이 발생하게 되는데, 이러한 기판은 재생되지 않는 한 버려지게 되어 자원의 낭비로 이어진다.
사파이어 단결정 기판을 재생하는 방법으로서, 기계적 연마(Grinding)를 한 뒤, 래핑(lapping) 또는 화학기계연마(CMP: Chemical-Mechanical Polishing) 처리를 하는 방법 등이 제시되고 있다. 그러나, 이러한 방법은 재생을 위하여 버려지는 두께가 지나치게 커서 재생가능한 횟수가 떨어지며, 기판의 손상, 제조에 따른 오염물질의 대량 발생 등의 단점이 있다.
본 발명은 상기한 점을 감안한 것으로, 인위적 또는 비인위적인 패턴이나 결함이 있는 사파이어 단결정 기판이나 막형성 사파이어 기판을 재생하는 방법을 제시하는데 그 목적이 있다.
본 발명의 다른 목적은, 기판으로부터 패턴이나 결함의 제거 깊이를 최소화함으로써 재생율을 높이는데 있다.
상기한 과제를 해결하기 위해, 본 발명과 관련된 기판 재생 방법은, 표면에 패턴이 형성되거나 이물이 부착된 사파이어 단결정 기판에, 상기 기판과 다른 재질의 증착층을 형성하는 단계; 상기 증착층의 표면이 리플로우될 수 있게 상기 증착층에 열처리를 하는 단계; 및 상기 증착층과 상기 패턴이나 이물을 함께 식각하여 상기 증착층 및 상기 패턴이나 이물을 제거하는 단계를 포함할 수 있다.
본 발명과 관련된 일 예로서, 상기 증착층은 알루미늄(Al)을 포함할 수 있다. 이 경우, 상기 열처리는, 450 ~ 600 ℃ 온도 하에서 행할 수 있다. 상기 열처리는, 비활성 가스 분위기에서 행하여 산화를 방지할 수 있다.
본 발명과 관련된 일 예로서, 상기 증착층은 포토레지스트(PR) 또는 금속산화물일 수 있다.
본 발명과 관련된 일 예로서, 상기 식각은 플라즈마에 의한 식각일 수 있다.
본 발명과 관련된 일 예로서, 상기 식각의 깊이는 상기 패턴의 가장 낮은 깊이 이상으로 식각을 행하는 것일 수 있다.
본 발명과 관련된 일 예로서, 상기 증착층은 갭충전(gap filling)용 절연막일 수 있다.
본 발명과 관련된 일 예로서, 상기 식각하는 단계 이후, 평탄도를 검사하는 단계를 더 포함할 수 있다. 이때, 상기 평탄도가 기준치 이하인 경우, 상기 기판의 표면에 추가증착증을 형성하는 단계; 상기 추가증착층의 표면에 열처리를 하는 단계; 및 상기 추가증착층 및 상기 기판의 패턴이나 이물을 재식각하는 단계를 더 포함할 수 있다.
본 발명과 관련된 기판 재생 방법은, 표면에 패턴이나 결함을 갖는 기판을 준비하는 단계; 상기 기판에 플라즈마로 인-시츄(in-situ) CF계 폴리머 층을 증착하는 단계; 상기 증착된 폴리머 층에 플라즈마 식각에 의하여 상기 폴리머 층과 상기 패턴이나 결함을 함께 제거하는 단계; 및 상기 플라즈마 식각을 일정 깊이까지 행하여 상기 기판을 평탄화시키는 단계를 포함하는 형태일 수 있다.
본 발명과 관련된 기판 재생 방법은, 표면에 이물 또는 결함을 갖는 기판을 준비하는 단계; 상기 기판에 습성 케미컬(wet chemicals)을 이용하여 처리하는 단계; 상기 기판에 폴리머 층을 증착하는 단계; 상기 폴리머 층을 플라즈마 식각에 의하여 상기 폴리머와 상기 이물 또는 결함을 함께 제거하는 단계; 및 상기 폴리머 층의 증착 또는 플라즈마 식각을 반복함으로써 적어도 상기 이물 또는 결함의 깊이까지 제거하고 상기 기판을 평탄화시키는 단계를 포함하는 형태일 수 있다.
본 발명과 관련된 기판 재생 방법은, 표면에 깊이가 있는 패턴이 형성되거나 이물이 부착된 기판을 마련하는 단계; 상기 기판에, 상기 기판과 다른 재질의 증착층을 형성하는 단계; 상기 증착층에 화학기계연마(CMP: Chemical Mechanical Polishing) 처리를 하여 평탄도를 높이는 단계; 및 상기 증착층과 상기 패턴이나 이물을 함께 식각하여 상기 증착층 및 상기 패턴이나 이물을 제거하는 단계를 포함하는 형태일 수 있다.
본 발명과 관련된 기판 재생 방법은, 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계; 및 소스 파워과 바이어스 파워를 동시에 인가하여 플라즈마 식각에 의하여, 상기 나이트라이드계 막을 제거하는 단계; 및 상기 바이어스 파워를 낮추거나 영(0)으로 하여 상기 사파이어 단결정 기판의 식각을 억제하는 단계를 포함하는 형태일 수 있다.
본 발명과 관련된 기판 재생 방법은, 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계; 및 플라즈마 식각에 의하여 상기 나이트라이드계 막을 제거하는 단계; 상기 사파이어 단결정 기판을 지지하는 척의 냉각을 차단함으로써 상기 나이트라이드계 막의 식각을 촉진하는 단계; 및 상기 사파이어 단결정 기판의 식각을 억제하는 단계를 포함하는 형태일 수 있다.
이 경우, 상기 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계는, 상기 사파이어 단결정 기판의 표면 또는 상기 나이트라이드계 막의 표면에 패턴 또는 결함이 있는 기판을 마련하는 것일 수 있다.
이 경우, 상기 나이트라이드계 막은, 질화갈륨(GaN) 또는 질화알루미늄(AlN)일 수 있다.
본 발명과 관련된 일 예로서, 상기 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계 이후에, 상기 나이트라이트계 막 위에 포토레지스트(PR)를 증착하는 단계; 및 상기 포토레지스트의 표면이 리플로우될 수 있게 상기 포토레지스트를 열처리하는 단계가 더 포함될 수 있다.
상기한 바와 같이, 본 발명과 관련된 기판 재생 방법에 의하면, 기판에 증착층을 형성하고 식각에 의해 제거하는 것이므로 재생을 위한 평탄도를 높일 수 있다.
또한, 패턴의 형성된 최저 깊이까지 증착층과 함께 패턴 중의 높은 선택비로 돌기 부분을 제거하는 것이므로, 버려지는 부분을 최소화시킬 수 있으며 재생횟수도 증대시킨다.
도 1은 본 발명과 관련된 일 실시예로서, 기판 재생 방법을 설명하기 위한 순서도
도 2 내지 도 5는 본 발명과 관련된 일 실시예로서,
도 2는 인위적 패턴 또는 비인위적 패턴이나 결함이 있는 사파이어 단결정 기판을 예시적으로 보인 개념적 단면도,
도 3은 도 2의 사파이어 단결정 기판에 증착층을 형성한 상태를 보인 단면도,
도 4는 도 3의 증착층에 열처리 또는 화학기계적연마(CMP)에 의해 평탄화시킨 상태를 보인 단면도,
도 5는 도 4의 기판에 플라즈마 식각을 행함으로써 패턴이나 결함을 함께 제거하고 사파이어 단결정 기판을 평탄화시킨 상태를 보인 단면도.
이하, 본 발명과 관련된 기판 재생 방법에 대하여 첨부한 도면을 참조로 하여 상세히 설명한다.
도 1은 본 발명과 관련된 기판 재생 방법을 설명하기 위한 순서도이다.
본 발명과 관련된 기판 재생 방법은 기판에 형성된 인위적 또는 비인위적 패턴이나 결함을 제거하고 평탄도가 높은 최대 두께의 사파이어 단결정 재생 기판을 얻는데 적합하다. 이를 위하여, 패턴이 포함된 기판에 증착층을 추가하는 단계(S20), 증착층을 일정 조건 하에서 평탄화시키는 단계(S30) 및 플라즈마에 의한 식각을 통하여 증착층과 함께 사파이어 단결정 기판이 포함하고 있는 패턴을 제거하는 단계(S50)를 포함한다.
우선, 사파이어 단결정 기판 또는 사파이어 기판에 나이트라이드계 막이 증착된 기판(웨이퍼)을 마련한다(S10). 사파이어 단결정 기판은 깊이가 있는(요철이 있는) 패턴을 포함하거나, 나이트라이드계 막이 포함된 것일 수 있다. 패턴이 있는 사파이어 단결정 기판은 LED의 광효율 향상을 위해 사용되는 PSS(Patterned Sappire Substrate)일 수 있다. 나이트라이드계 막은 1㎛ 이하 또는 1㎛ 전후의 두께를 갖는 질화갈륨(GaN) 또는 질화알루미늄(AlN) 등이 될 수 있다. 이외에도, 4 ~ 5 ㎛ 또는 그 이상의 두께를 갖는 GaN 막이 형성된 것도 사용될 수 있다.
패턴이 포함된 기판에 증착층을 추가하는 단계(S20)에서는, 돌기와 돌기 사이의 움푹 들어간 곳을 포함하여 패턴에 대하여 전체적으로 증착층에 의하여 메운다. 이물인 경우, 이물이 잠길 수 있을 정도로 증착층을 추가한다. 다만, 나이트라이드계 막을 포함하는 사파이어 단결정 기판인 경우, 증착층의 추가는 생략될 수 있다.
증착증은 막증착 방법에 의하여 이루어지며, 금속, 포토레지스트를 포함하는 유전물질, 폴리머, 또는 금속 산화물 등에 의하여 구성될 수 있다.
금속의 예로서, 알루미늄(Al) 등이 이에 해당할 수 있으며, 스퍼터링(sputtering), 이-빔(E-beam), 화학기상증착(CVD) 등의 방법에 의하여 증착시킨다.
증착층이 포토레지스트인 경우, 도포 등의 방법에 의하여 증착시킨다. 증착층이 금속산화물인 경우, 금속을 위와 같은 스퍼터링, 이-빔, 화학기상증착 등의 방법에 의하여 증착시킨 후 산화처리한다.
증착층이 폴리머인 경우, 인-시츄(in-situ) CF계 폴리머가 사용될 수 있다. in-situ CF계 폴리머의 증착 방법은 플라즈마에 의한 처리일 수 있다.
유전질 증착층의 다른 예로서, 갭충전(gap filling)용 절연막이 사용될 수 있다. 이러한 갭충전용 절연막은 High aspect ratio gap filling에 적합하며, 후술하는 평탄화 단계시 평탄도를 높이기 위해 사용된다. 그러한 예로서, SOG(Spin on Glass), HARP(High Aspect Ratio Process) oxide가 될 수 있다.
다음으로, 증착층을 일정 조건 하에서 평탄화시킨다(S30). 평탄화의 방법으로서, 베이킹(baking) 등을 포함하는 열처리에 의한 방법 또는 화학기계연마(CMP: Chemical Mechanical Polishing) 등의 방법이 사용될 수 있다.
알루미늄 증착층인 경우, 열처리의 온도는 융점보다 낮은 온도에서 이루어지며, 구체적으로, 450 ~ 600℃ 정도로 가열하여 알루미늄이 충분히 리플로우(reflow)될 수 있도록 한다. 보다 광범위하게, 열처리 온도는 금속의 녹는점 온도의 약 60 ~ 70 % 정도에서 이루어질 수 있다. 금속의 리플로우는 산소(O2) 분위기를 제외하고 아르곤(Ar) 등 비활성 가스 분위기에서 행함으로써 금속의 산화를 방지하는 것이 바람직하다.
증착층이 포토레지스트인 경우, 열처리의 온도는 120 ℃ 부근이 바람직하다.
증착층이 금속산화물인 경우, 금속산화물의 평탄화는 열처리보다는 화학기계연마에 의한 방법이 사용될 수 있다.
증착층이 폴리머인 경우, 폴리머 층의 증착전에 습성 케미컬(wet chemicals)을 이용하여 처리하는 단계가 추가될 수 있다.
증착층에 대한 평탄화가 완료되면, 플라즈마에 의한 식각을 통하여 증착층과 함께 사파이어 단결정 기판이 포함하고 있는 패턴을 제거한다(S40). 사파이어 단결정 기판에 포함된 돌출 부분은 그들 사이에 있는 증착층과 함께 식각이 이루어지며, 증착층은 돌출 부분과 돌출 부분 사이의 움푹 들어간 부위의 식각을 막게 된다. 이러한 플라즈마 에칭은 증착층과 기판의 패턴 또는 유기물/파티클 등과의 선택비가 1:1에 근접하게 공정을 진행한다.
플라즈마에 의한 식각은 적어도 패턴의 돌출 부분과 돌출 부분 사이의 가장 낮은 부위가 식각될 때까지 이루어진다(S50). 만약, 평탄도가 기준치 이하인 경우, 추가 증착층을 형성하고, 추가된 증착층의 표면에 열처리 등에 의한 평탄화를 실시하고, 식각을 통하여 추가증착층과 패턴/이물을 제거하는 단계를 재실시 또는 반복할 수 있다.
사파이어 기판에 질화갈륨(GaN) 또는 질화알루미늄(AlN)과 같은 나이트라이드계 막이 형성된 경우, 증착층의 추가는 생략될 수 있다. 이 경우, 먼저 나이트라이드계 막을 제거하고, 다음으로 사파이어 단결정과의 계면의 평탄하지 않은 부분을 제거한다. 이때, 소스 파워과 바이어스 파워를 동시에 인가하여 플라즈마 식각에 의한 나이트라이드계 막의 제거 속도를 높이고, 다음으로 사파이어 단결정 기판에 이르렀을 때에 바이어스 파워를 낮추거나 영(0)으로 하여 사파이어 단결정 기판의 식각을 억제함으로써 사파이어 단결정 기판의 제거를 최소화하면서도 평탄도를 보다 정밀하게 제어하는 것이 바람직하다.
구체적으로, 나이트라이드계 막의 플라즈마 식각의 일 예로서, ICP(Inductively Coupled Plasma)를 이용하여 선택적으로 GaN 혹은 AlN/GaN을 제거할 수 있다. 소스 파워의 경우, 5mT 압력에서 소스 파워는 1300W, 바이어스 파워는 800W, 80sccm Cl2/20sccm BCl3의 조건에서 행할 수 있다.
나이트라이드계 막의 식각을 촉진시키기 위하여, 사파이어 단결정 기판을 지지하는 척(chuck)의 냉각을 차단할 수 있다. 즉, 척의 온도는 일정하거나 변하여도 사파이어 기판과 만나는 척의 온도는 척과 기판 사이에 헬륨이나 냉각가스를 흐르지 않게 조절하여 고온에서 식각하여 선택적으로 GaN 혹은 GaN과 기타 층이 사파이어에 비해 식각률이 빠르게 하여 선택비를 높일 수 있다.
나이트라이드계 막을 갖는 기판의 나이트라이트계 막 위에 포토레지스트(PR)를 증착하는 단계가 추가될 수 있다. 이 경우, 포토레지스트의 표면이 리플로우될 수 있게 포토레지스트를 열처리하는 단계도 추가된다.
이와 같이 함으로써, 처음 사파이이어 기판 위에 덮여 있는 층을 식각할 때에는 소스 파워와와 바이어스 파워가 동시에 식각을 진행하는 데 도움을 주고 식각 마지막 단계에는 소스 파워만 온(ON)하여 하부 사파이어 기판의 식각이 최소화 되도록 한다.
도 2 내지 도 5는 본 발명과 관련된 일 실시예로서, 도 2는 인위적 패턴 또는 비인위적 패턴이나 결함이 있는 사파이어 단결정 기판을 예시적으로 보인 개념적 단면도이고, 도 3은 도 2의 사파이어 단결정 기판에 증착층을 형성한 상태를 보인 단면도이고, 도 4는 도 3의 증착층에 열처리 또는 화학기계적연마(CMP)에 의해 평탄화시킨 상태를 보인 단면도이며, 도 5는 도 4의 기판에 플라즈마 식각을 행함으로써 패턴이나 결함을 함께 제거하고 사파이어 단결정 기판을 평탄화시킨 상태를 보인 단면도이다.
도 2와 같이, 사파이어 단결정 기판(10)에는 (a)요철이 형성된 인위적인 패턴(11)이나, (b)비인위적으로 발생된 파티클 결함(13), (c)스크래치성 결함(15) 또는 (d)유기물이 포함된 이물(17)이 포함되어 있다. 사파이어 단결정 기판(10)의 재생을 위하여 이러한 패턴이나 이물은 제거되지만, 사파이어 단결정 기판(10)의 손실은 최소화될 필요가 있다.
도 3은 사파이어 단결정 기판의 표면에 증착층(20)을 형성시킨 것을 보인다. 증착층(20)은 적어도 패턴이나 이물(11,13,15,17)이 모두 잠길 수 있는 정도의 높이로 형성시킨다. 다만, 증착층(20)의 표면은 패턴이나 이물이 갖는 형상에 대응하는 프로파일을 부분적으로 보유한다.
도 4는 열처리에 의하여 증착층(20')의 표면이 리플로우가 되어 평탄화된 모습을 보인다. 이외에도, 화학기계연마 등의 방법에 의하여 증착층(20)의 표면을 평탄화시킨다.
충분한 평탄도에 이르면, 플라즈마 식각에 의하여 증착층(20) 및 패턴이나 이물(11,13,15,17)을 제거함으로써 완전한 평탄도를 갖는 재생 기판(10')을 얻는다. 식각 중 완전 평탄화가 되지 않았을 경우, 도 2 내지 도 5의 단계를 반복할 수 있다.
이상에서 설명한 기판 재생 방법은 위에서 설명된 실시예들의 구성과 방법에 한정되지 않는다. 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.
10: 사파이어 단결정 기판 11: 인위적 패턴
13: 파티클성 결함 15: 스크래치성 결함
17: 이물

Claims (18)

  1. 표면에 패턴이 형성되거나 이물이 부착된 사파이어 단결정 기판에, 상기 기판과 다른 재질의 증착층을 형성하는 단계;
    상기 증착층의 표면이 리플로우될 수 있게 상기 증착층을 열처리하는 단계; 및
    상기 증착층과 상기 패턴이나 이물을 함께 식각하여 상기 증착층 및 상기 패턴이나 이물을 제거하는 단계를 포함하는, 기판 재생 방법.
  2. 제1항에 있어서,
    상기 증착층은 알루미늄(Al)을 포함하는, 기판 재생 방법.
  3. 제2항에 있어서,
    상기 증착층의 표면이 리플로우될 수 있게 상기 증착층을 열처리하는 단계는,
    450 ~ 600 ℃ 온도 하에서 행하는, 기판 재생 방법.
  4. 제2항에 있어서,
    상기 증착층의 표면이 리플로우될 수 있게 상기 증착층을 열처리하는 단계는,
    비활성 가스 분위기에서 행하는, 기판 재생 방법.
  5. 제1항에 있어서,
    상기 증착층은, 포토레지스트(PR) 또는 금속산화물인, 기판 재생 방법.
  6. 제1항에 있어서,
    상기 식각은 플라즈마에 의한 식각인, 기판 재생 방법.
  7. 제1항에 있어서,
    상기 식각의 깊이는 상기 패턴의 가장 낮은 깊이 이상으로 식각을 행하는, 기판 재생 방법.
  8. 제1항에 있어서, 상기 증착층은 갭충전(gap filling)용 절연막인, 기판 재생 방법.
  9. 제1항에 있어서,
    상기 식각하는 단계 이후,
    평탄도를 검사하는 단계를 더 포함하는, 기판 재생 방법.
  10. 제9항에 있어서, 상기 평탄도가 기준치 이하인 경우,
    상기 기판의 표면에 추가증착증을 형성하는 단계;
    상기 추가증착층의 표면에 열처리를 하는 단계; 및
    상기 추가증착층 및 상기 기판의 패턴이나 이물을 재식각하는 단계를 더 포함하는, 기판 재생 방법.
  11. 표면에 인위적 또는 비인위적 패턴이나 결함을 갖는 기판을 준비하는 단계;
    상기 기판에 플라즈마로 인-시츄(in-situ) CF계 폴리머 층을 증착하는 단계;
    상기 증착된 폴리머 층에 플라즈마 식각에 의하여 상기 폴리머 층과 상기 패턴이나 결함을 함께 제거하는 단계; 및
    상기 플라즈마 식각을 일정한 깊이까지 행하여 상기 기판을 평탄화시키는 단계를 포함하는, 기판 재생 방법.
  12. 표면에 이물 또는 결함을 갖는 기판을 준비하는 단계;
    상기 기판에 습성 케미컬(wet chemicals)을 이용하여 처리하는 단계;
    상기 기판에 폴리머 층을 증착하는 단계;
    상기 폴리머 층을 플라즈마 식각에 의하여 상기 폴리머와 상기 이물 또는 결함을 함께 제거하는 단계; 및
    상기 폴리머 층의 증착 또는 플라즈마 식각을 반복함으로써 적어도 상기 이물 또는 결함의 깊이까지 제거하고 상기 기판을 평탄화시키는 단계를 포함하는, 기판 재생 방법.
  13. 표면에 깊이가 있는 패턴이 형성되거나 이물이 부착된 기판을 마련하는 단계;
    상기 기판에, 상기 기판과 다른 재질의 증착층을 형성하는 단계;
    상기 증착층에 화학기계연마(CMP: Chemical Mechanical Polishing) 처리를 하여 평탄도를 높이는 단계;
    상기 증착층과 상기 패턴이나 이물을 함께 식각하여 상기 증착층 및 상기 패턴이나 이물을 제거하는 단계를 포함하는, 기판 재생 방법.
  14. 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계;
    소스 파워과 바이어스 파워를 동시에 인가하여 플라즈마 식각에 의하여, 상기 나이트라이드계 막을 제거하는 단계; 및
    상기 바이어스 파워를 낮추거나 영(0)으로 하여 상기 사파이어 단결정 기판의 식각을 억제하는 단계를 포함하는, 기판 재생 방법.
  15. 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계;
    플라즈마 식각에 의하여 상기 나이트라이드계 막을 제거하는 단계;
    상기 사파이어 단결정 기판을 지지하는 척의 냉각을 차단함으로써 상기 나이트라이드계 막의 식각을 촉진하는 단계; 및
    상기 사파이어 단결정 기판의 식각을 억제하는 단계를 포함하는, 기판 재생 방법.
  16. 제14항 또는 제15항에 있어서,
    상기 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계는,
    상기 사파이어 단결정 기판의 표면 또는 상기 나이트라이드계 막의 표면에 패턴 또는 결함이 있는 기판을 마련하는 것인, 기판 재생 방법.
  17. 제14항 또는 제15항에 있어서,
    상기 사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계는,
    상기 나이트라이드계 막은, 질화갈륨(GaN) 또는 질화알루미늄(AlN)인, 기판 재생 방법.
  18. 제14항 또는 제15항에 있어서,
    사파이어 단결정 기판에 나이트라이드계 막이 형성된 기판을 마련하는 단계 이후에,
    상기 나이트라이트계 막 위에 포토레지스트(PR)를 증착하는 단계; 및
    상기 포토레지스트의 표면이 리플로우될 수 있게 상기 포토레지스트를 열처리하는 단계를 더 포함하는, 기판 재생 방법.

KR1020110058145A 2011-06-15 2011-06-15 기판 재생 방법 KR101409952B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110058145A KR101409952B1 (ko) 2011-06-15 2011-06-15 기판 재생 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110058145A KR101409952B1 (ko) 2011-06-15 2011-06-15 기판 재생 방법

Publications (2)

Publication Number Publication Date
KR20120138573A true KR20120138573A (ko) 2012-12-26
KR101409952B1 KR101409952B1 (ko) 2014-07-02

Family

ID=47905351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058145A KR101409952B1 (ko) 2011-06-15 2011-06-15 기판 재생 방법

Country Status (1)

Country Link
KR (1) KR101409952B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018184444A1 (zh) * 2017-04-06 2018-10-11 厦门三安光电有限公司 氮化物半导体元件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147104A (ja) * 2007-12-14 2009-07-02 K square micro solution 株式会社 使用済み半導体ウエハ又は基板の再生方法
JP5047100B2 (ja) * 2008-08-27 2012-10-10 株式会社三電舎 使用済み半導体ウエハの再生方法
JP2010109151A (ja) 2008-10-30 2010-05-13 Takashi Yunogami 使用済み半導体ウエハの再生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018184444A1 (zh) * 2017-04-06 2018-10-11 厦门三安光电有限公司 氮化物半导体元件及其制作方法

Also Published As

Publication number Publication date
KR101409952B1 (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
US10192741B2 (en) Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device
JP2001322899A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法
US9892911B2 (en) Epitaxial structure with air voids in shape of trapezoid
CN111599674A (zh) 复合衬底的刻蚀方法
JP6126833B2 (ja) SiC基板の製造方法
JP6500796B2 (ja) ウェーハの製造方法
KR101409952B1 (ko) 기판 재생 방법
US6394104B1 (en) Method of controlling and improving SOG etchback etcher
CN111509095B (zh) 复合式基板及其制造方法
WO2018079105A1 (ja) ウェーハの製造方法およびウェーハ
JP2006518943A (ja) 研磨パッド装置及び方法
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
KR101645574B1 (ko) 3족 질화물 반도체층을 성장하는 방법
TWI443741B (zh) 一種平整化氮化物基板的方法
KR20010025124A (ko) 유전체 분리 웨이퍼 및 그 제조 방법
KR20040014423A (ko) 엔드포인트 및 반도체 웨이퍼를 결정하는 방법
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
US20020110995A1 (en) Use of discrete chemical mechanical polishing processes to form a trench isolation region
TWI427699B (zh) Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
KR100801846B1 (ko) 액정표시소자 제조 방법
US6943114B2 (en) Integration scheme for metal gap fill, with fixed abrasive CMP
CN117594457A (zh) 一种氮化镓晶圆及其生产方法
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판
JP5212529B2 (ja) 半導体成膜用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 5