KR20120129918A - 세라믹 다층 커패시터 - Google Patents

세라믹 다층 커패시터 Download PDF

Info

Publication number
KR20120129918A
KR20120129918A KR1020127021900A KR20127021900A KR20120129918A KR 20120129918 A KR20120129918 A KR 20120129918A KR 1020127021900 A KR1020127021900 A KR 1020127021900A KR 20127021900 A KR20127021900 A KR 20127021900A KR 20120129918 A KR20120129918 A KR 20120129918A
Authority
KR
South Korea
Prior art keywords
capacitor
dielectric constant
temperature
multilayer capacitor
multilayer
Prior art date
Application number
KR1020127021900A
Other languages
English (en)
Inventor
안드레아 테스티노
쿤터 엔겔
크리스찬 호프만
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20120129918A publication Critical patent/KR20120129918A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

제1물질을 함유한 제1커패시터 유닛(2, 201, 202) 및 제2물질을 함유한 제2커패시터 유닛(3, 301, 302)을 포함한 세라믹 다층 커패시터(1)가 제공된다. 제1(2, 201, 202) 및 제2커패시터 유닛(3, 301, 302)은 전기적으로 병렬로 연결된다. 제1물질은 인가된 전압이 낮을 때 큰 유전상수(K)를 가지고, 제2물질은 인가된 전압이 높을 때 큰 유전상수(K)를 가진다.

Description

세라믹 다층 커패시터{CERAMIC MULTILAYER CAPACITOR}
고출력 응용물을 위해 적합한 세라믹 다층 커패시터가 제공된다. 다층 커패시터는 예컨대 필터 소자로서 AC/DC 또는 DC/DC 컨버터에 사용될 수 있다.
폴리머필름 커패시터 및 세라믹 커패시터는 예컨대 소위 X7R 커패시터로 공지되어 있다.
해결하려는 과제는 높은 출력 밀도를 가지는 커패시터를 제공하는 것이다.
전기적으로 병렬로 연결된 제1 및 제2커패시터 유닛을 포함하는 세라믹 다층 커패시터가 제공된다. 제1커패시터 유닛은 제1물질을 포함하고, 제2커패시터 유닛은 제2물질을 포함한다. 바람직하게는 제1물질은 제2물질과 상이하다.
예컨대 커패시터는 0 V 내지 2000 V의 전압 범위에서 구동한다. 바람직하게는, 커패시터는 0 V 내지 700 V의 전압 범위에서 구동한다.
제1물질은 인가된 전압이 낮을 때 큰 유전상수를 가지고, 제2물질은 인가된 전압이 높을 때 큰 유전 상수를 가진다. 바람직하게는, "낮은 전압"이란 개념은, 사용된 전압 범위의 하위 범위에 있는 전압, 예컨대 사용된 전압 범위의 하위 1/3에 있는 전압을 가리킨다. 예컨대 하부 전압 범위는 0 V/㎛ 내지 3 V/㎛의 장 세기(field strength) 범위에 상응한다. 바람직하게는, "높은 전압"이란 개념은, 사용된 전압 범위의 상위 범위에 있는 전압, 예컨대 사용된 전압 범위의 상위 1/3에 있는 전압을 가리킨다. 상위 전압 범위는 예컨대 5 V/㎛ 내지 제2물질의 파괴 장 세기(breakdown field strength)까지의 장(field) 세기 범위에 상응한다.
"큰 유전상수"라는 개념은, 바람직하게는 500이란 값을 초과하는 유전상수, 더욱 바람직하게는 1000이란 값을 초과하는 유전상수를 가리킨다.
예컨대, 제1물질은 사용된 전압 범위의 하위 범위에서 500보다 큰 유전상수, 예컨대 5000보다 크고, 바람직하게는 10000보다 큰 유전상수를 가진다. 예컨대 제2물질은 사용된 전압 범위의 상위 영역에서 2000보다 큰 유전상수, 바람직하게는 5000보다 큰 유전상수를 가진다.
예컨대 제1물질은 낮은 전압일 때 유전상수 최대값을 가지고, 제2물질은 높은 전압일 때 유전상수 최대값을 가진다.
바람직하게는, 다층 커패시터는 커패시터 유닛들의 병렬 회로로 인하여 높고 낮은 전압들에서 큰 유효 유전상수를 가진다. 유효 유전상수는 다층 커패시터의 용량으로부터 산정될 수 있다. 이하, 다층 커패시터의 유효 유전상수는 요약하여 다층 커패시터의 유전상수라고 한다.
바람직하게는, 이와 같은 세라믹 다층 커패시터는 병렬 회로로 인하여 전체의 사용된 전압 범위내에서 큰 유전 상수를 가진다. 예컨대, 유전상수는 전압 범위의 어느 포인트에서도 500보다 크고, 바람직하게는 5000보다 크다.
각각의 커패시터 유닛 그 자체는 예컨대 사용된 전압 범위의 일부 영역에서만 큰 유전 상수를 가질 수 있다. 예컨대, 각각의 커패시터 유닛에 있어서 유전 상수는 부분 영역에서의 전압에 의존하여 최대값을 채용한다.
예컨대, 제1커패시터 유닛의 유전상수는 낮은 전압일 때 최대값을 채용하고, 전압이 증가하면서 상당히 감소한다. 이에 상응하여, 바람직하게는 제1물질의 유전상수는 외부에서 생성된 장 세기가 낮을 때 최대값을 채용하고, 장 세기가 증가하면서 상당히 감소한다. 예컨대 제2커패시터 유닛의 유전상수는 인가된 전압이 높을 때 최대값을 채용하고, 전압이 감소하면서 상당히 감소한다. 이에 상응하여, 바람직하게는, 제2물질의 유전상수는 장세기가 높을 때 최대값을 채용하고, 장세기가 감소하면서 상당히 감소한다. 제2물질은 예컨대, 최대 구동 전압에 상응하는 장 세기를 위해 최대 유전 상수를 가지도록 선택될 수 있다.
커패시터 유닛들의 병렬 회로 및 이로 인하여 발생하는, 다층 커패시터의 유전 상수에 대한 개별 유전상수들의 중첩(superposition)으로 인하여, 전체 다층 커패시터의 유전 상수의 원하는 흐름을 얻기 위해, 유전상수의 장세기 종속성이 큰 물질이 사용될 수 있다. 여기서 특히 매우 비용 효과적이고 가공이 용이한 물질이 고려된다.
커패시터의 일 실시형태에서, 다층 커패시터의 유전상수의 전압 종속성은 커패시터 유닛들의 병렬 회로로 인하여, 개별 커패시터 유닛들의 유전상수의 전압 종속성보다 더 낮다. 바람직하게는, 이러한 점은 전체의 사용된 전압 범위, 예컨대 0V 내지 700 V에 해당한다.
예컨대, 다층 커패시터는 커패시터 유닛들 각각보다 현저히 더 평평한 유전상수 흐름을 가진다. 바람직하게는, 다층 커패시터는 장 세기에 걸쳐 유전상수의 거의 일정한 흐름을 포함한다. 커패시터는 이 경우 특히 균일한 거동을 가진다.
예컨대 제1물질은 강유전성(ferroelectric)이고, 제2물질은 반-강유전성(anti-ferroelectric)이다. "강유전성"이란 개념은, 강유전적 특성을 가지며 심지어 바람직하게는 사용된 전압 범위내에 있는 물질을 가리킨다. "반-강유전성"이란 개념은, 반-강유전적 특성을 가지며 심지어 바람직하게는 사용된 전압 범위내에 있는 물질을 가리킨다.
반-강유전성 물질은 바람직하게는 낮은 장 세기일 때 낮은 유전상수를 가진다. 전압이 더 높을 때 유전상수에서 피크(peak)가 얻어진다. 강유전성 물질은 바람직하게는 낮은 장세기 내지 평균 장세기 일 때 유전상수의 최대값을 가진다. 강유전성 물질의 유전상수는 바람직하게는 장세기가 증가할 때 감소한다.
예컨대 제1물질을 위해 바륨티타네이트계 또는 납티타네이트계 세라믹이 사용된다.
예컨대 제2물질을 위해 납-지르코네이트-티타네이트계 세라믹이 사용된다. 다른 실시형태에서, 제2물질은 위해 비스무트-나트륨계 세라믹이 사용된다.
일 실시형태에서, 다층 커패시터는 커패시터 유닛들 중 적어도 하나의 커패시터 유닛의 온도를 조정하기 위해 적어도 하나의 온도 조정기를 포함한다.
바람직하게는, 온도 조정기를 이용하여 하나의 커패시터 유닛 또는 두 커패시터 유닛들의 온도가 조절되되, 전체 커패시터의 출력능, 특히 출력 밀도가 가능한 한 크도록 조절된다.
이러한 점은, 하나의 물질 또는 두 물질들이 상당히 온도 종속적인 유전상수 흐름을 가질 때 유리하다. 예컨대, 유전상수는 하나의 물질 또는 두 물질들의 온도에 걸쳐 좁은 폭의 최대값을 가진다. 최대값의 폭은 예컨대 5 K 와 20 K 사이이다.
바람직하게는, 이 경우 온도 조정기는 물질의 온도를 조절하되, 상기 물질의 유전상수가 유전상수의 최대값에 근접하고 바람직하게는 최대값의 플랭크에 위치할 때의 값으로 조절한다. 이 경우, 유전상수는 제어된 값으로 유지될 수 있어서, 커패시터의 구동 안정성이 증대된다.
일 실시형태에서, 제2물질은, 다층 커패시터의 최대 구동 전압에 상응하는 장 세기일 때 최대 유전상수를 가진다.
바람직하게는, 온도 조정기는 서미스터(thermistor)로서 형성되어 있다.
특히, 이를 위해 PTC 세라믹(PTC는 양 온도 계수, positive temperature coefficient를 나타냄)이 사용될 수 있다.
세라믹 물질이 사용됨으로써, 온도 조정기는 공간 절약적으로 세라믹 커패시터내에 통합될 수 있어서, 커패시터의 최소화 및 출력 밀도의 증대가 달성될 수 있다. 바람직하게는, 온도 조정기를 위해 필요한 용적은 매우 작다.
예컨대, 제1물질을 위해 상당히 온도 종속적인 세라믹이 사용되고, 제2물질을 위해 상당히 장 세기 종속적인 세라믹이 사용되며, 온도 조정기를 위해 PTC 세라믹이 사용된다.
온도 조정기는, 바람직하게는 자가 조정형이어서, 구동 전압이 조절되면, 원하는 온도, 조정 온도가 조절된다. 바람직하게는, 이러한 온도는 온도 조정기에 의해 일정하게 유지된다.
일 실시형태에서, 온도 조정기는 물질들 중 적어도 하나의 물질의 온도를 조절하되, 상기 물질의 유전상수가 가능한 한 클 때의 값으로 조절하기 위해 제공된다. 예컨대, 온도가 조절될 때, 물질의 유전상수는 유전상수의 최대값에 근접한 값을 채용한다.
예컨대, 온도 조정기는 제1물질의 온도를 조절하되, 상기 제1물질의 유전상수가 가능한 한 클 때의 값으로 조절하기 위해 제공된다. 예컨대, 물질의 유전상수는 사용된 전압 범위내에서 최대값에 근접한다. 예컨대, 조절된 온도는 제1물질의 퀴리 온도(Curie-temperature)의 범위에 있다. 제2물질은 이러한 온도 범위에서 예컨대 유전상수의 최대값에 근접하는 유전상수를 가질 수 있다. 일 실시형태에서, 제2물질의 유전상수에서의 최대값은 온도가 조절되면 초과한다.
다른 실시형태에서 온도 조정기는 제2물질의 온도를 조절하되, 상기 제2물질의 유전상수가 가능한 한 클 때의 값으로 조절하기 위해 제공된다. 예컨대, 제2물질의 유전상수는 온도가 조절될 때 유전상수의 최대값에 근접하는 값을 채용한다.
온도는, 전체 다층 커패시터의 유전 상수의 최대값이 얻어지거나, 또는 유전상수 및 손실각으로부터의 최적값이 생성되도록 조절될 수 있다.
다른 실시형태에서, 제1온도 조정기는 제1물질의 온도를 조절하기 위해 사용되고, 제2온도 조정기는 제2물질의 온도를 조절하기 위해 사용된다.
특히, 제1 및 제2온도 조정기는 서로 분리될 수 있어서, 제1물질의 온도 및 제2물질의 온도는 서로 상이하다. 바람직하게는, 제1 및 제2물질의 온도는, 제1 및 제2 물질의 유전상수가 가능한 한 크도록 조절된다. 예컨대, 두 물질들의 유전 상수들은, 온도가 조절되면, 사용된 전압 범위내에서 유전상수의 각각의 최대값에 근접한다.
일 실시형태에서, 다층 커패시터는 과전압 보호장치를 포함하고, 이러한 장치는 커패시터 유닛들에 대해 전기적으로 병렬로 연결되어 있다.
전압이 변경되면, 제1 및 제2커패시터 유닛 사이의 병렬 회로로 인하여 커패시터 유닛들 사이의 역충전(charge reveral)이 이루어진다. 과전압 보호장치는 전압 피크를 파괴하기 위해 역할한다. 예컨대 과전압 보호장치는 배리스터(varistor)로서 형성되어 있다.
이에 대해 대안적 또는 부가적으로, 다층 커패시터는 일 실시 형태에서 전류 피크를 파괴하기 위해 과전류 보호장치를 포함한다. 예컨대 과전류 보호장치는 PTC 소자로서 형성되어 있다.
과전류 보호장치 또는 과전압 보호장치에 대해 대안적 또는 부가적으로, 다층 커패시터는 일 실시형태에서 인덕턴스를 포함하고, 인덕턴스는 제1 및 제2커패시터 유닛에 전기적으로 직렬로 연결되어 있다. 인덕턴스는 구동 전압이 변경되면 커패시터들 사이의 역충전을 시간에 따라 제어하기 위해 역할할 수 있다.
다른 실시형태에서 커패시터는 2개보다 많은 수의 커패시터 유닛들을 포함할 수 있다. 예컨대, 커패시터는 제1물질을 함유하는 복수 개의 제1커패시터 유닛들 및 제2물질을 함유하는 복수 개의 제2커패시터 유닛들을 포함한다. 커패시터는 제1 및 제2물질과 상이한 그 외 물질을 함유하며 병렬로 연결된 그 외의 커패시터 유닛들을 포함할 수 있다.
이하, 제1 및 제2물질을 위한 가능한 일부의 조성이 제공된다. 특히, 제공된 다층 커패시터에서, 커패시터 유닛들의 병렬 회로로 인하여, 그 외 일반적인 커패시터들에서는 유전상수의 강한 온도 종속성 또는 장세기 종속성으로 인하여 사용될 수 없는 물질이 사용될 수 있다.
예컨대, 제1물질은 이하의 조성들 중 하나를 포함한다:
a) 0 < x < 0.25 일 때의 (1-x) BaTiO3 + x BaZrO3,
b) 0 < x < 1, 0 <= y < 1 일 때의 Ba1 - xSrxTi1 - yZryO3,
c) 0 < x < 1, 0 <= y < 1 일 때의 Pb1 - xSrxTi1 - yZryO3,
d) 0 < x < 1, 0 <= y < 1 일 때의 Ba1 - xCaxTi1 - yZryO3
예컨대, 제2물질은 이하의 조성들 중 하나를 포함한다:
e) 0 < y < 0.15, 0.6 < z < 1 일 때의 Pbl -1.5 yLayTi1 - zZrzO3,
f) 0 < y < 0.15, 0.6 < z < 1 일 때의 Pbl -1.5 yNdyTi1 - zZrzO3,
g) 0 < x < 1 일 때의 (1-x) PLZT + x PNZT, 이 때 PLZT 는 조성 e)의 물질을 가리키고 PNZT 는 조성 f)의 물질을 가리킴,
h) Bi0 .5Na0 .5TiO3,
i) 0 < x < 0.35 일 때의 (1-x) BNT + x BT, 이 때 BNT 는 조성 h)의 물질을 가리키고 BT 는 BaTiO3 조성의 물질을 가리킴,
k) 0 < x < 0.35 일 때의 (1-x) BNT + x PT, 이 때 BNT는 조성 h)의 물질을 가리키고 PT는 PbTiO3 조성의 물질을 가리킴,
이하, 제공된 소자는 개략적이고 축척에 일치하는 개략적 도면들을 근거로 설명된 하기 발명을 실시하기 위한 구체적인 내용에 보다 상세히 설명되어 있다.
본 발명에 따르면, 제1커패시터 유닛은 제1세라믹 물질을 포함하고, 제1세라믹 물질은 인가된 전압이 낮을 때 큰 유전상수를 가진다. 제2커패시터 유닛은 제2세라믹 물질을 포함하고, 제2세라믹 물질은 인가된 전압이 높을 때 큰 유전상수를 가진다. 제1 및 제2 커패시터 유닛의 병렬 회로로 인하여, 전체 다층 커패시터를 위해, 높은 전압일 때뿐만 아니라 낮은 전압일 때도 큰 유전 상수가 얻어진다.
또한, 본 발명에 따르면, 높은 출력밀도를 가지는 캐패시터를 제공할 수 있다.
본 발명의 그 밖의 장점은, 상기 과제를 해결하기 위한 수단에서, 각 수단에 따른 개별적 작용효과의 기재 및 하기 발명을 실시하기 위한 구체적인 내용 부분에서 각 구성에 따라서 부분별로 기재한 작용효과를 통해 보다 구체적으로 알 수 있다.
도 1은 다층 커패시터의 제1실시예의 개략적 도면이다.
도 2a는 제1물질의 유전상수의 장세기 종속성을 도시한다.
도 2b는 제2물질의 유전상수의 장세기 종속성을 도시한다.
도 2c는 제1물질을 함유한 제1커패시터 유닛 및 제2물질을 함유한 제2커패시터 유닛을 포함하는 커패시터의 유효 유전상수의 장세기 종속성을 도시한다.
도 3a는 반-강유전성 물질의 분극 곡선을 도시한다.
도 3b는 도 3a의 강유전성 물질의 전기장에 따른 유전상수를 도시한다.
도 4는 또 다른 반-강유전성 물질의 분극 곡선을 도시한다.
도 5는 인덕턴스 및 과전압 보호장치를 포함한 커패시터 유닛들의 전기적 회로를 위한 일 실시예를 도시한다.
도 6a는 다층 커패시터를 위한 제1실시예를 제1측면도로 도시한다.
도 6b는 도 6a의 다층 커패시터를 제2측면도로 도시한다.
도 6c는 도 6a, 6b의 다층 커패시터의 일부분을 제1단면도로 도시한다.
도 7a는 다층 커패시터를 위한 제2실시예를 제1측면도로 도시한다.
도 7b는 도 7a의 다층 커패시터를 제2측면도로 도시한다.
도 1은 세라믹 다층 커패시터(1)의 개략적 구성을 도시한다. 다층 커패시터(1)는 제1커패시터 유닛(2) 및 제2커패시터 유닛(3)을 포함하고, 이러한 커패시터 유닛들은 전기적 연결부(14, 15)를 이용하여 병렬로 연결되어 있다.
제1커패시터 유닛(2)은 제1세라믹 물질을 포함하고, 제1세라믹 물질은 인가된 전압이 낮을 때 큰 유전상수를 가진다. 제2커패시터 유닛(3)은 제2세라믹 물질을 포함하고, 제2세라믹 물질은 인가된 전압이 높을 때 큰 유전상수를 가진다. 제1(2) 및 제2 커패시터 유닛(3)의 병렬 회로로 인하여, 전체 다층 커패시터를 위해, 높은 전압일 때뿐만 아니라 낮은 전압일 때도 큰 유전 상수가 얻어진다.
두 커패시터 유닛들(2, 3)은 세라믹 층들 및 그 사이에 위치한 전극층들(여기서 미도시)로 이루어진 다층 구조를 가진다. 제1 또는 제2물질로서는, 각각, 이에 상응하는 다층 유닛(2, 3)내에서 세라믹 층들의 물질을 가리킨다. 예컨대, 제1물질은 바륨 티타네이트계 또는 납 티타네이트계 강유전성 세라믹이다. 제2물질은 예컨대 납-지르코네이트 티타네이트계 반-강유전성 세라믹이다. 이에 대해 대안적으로, BiNaTi2O6계 리드프리 반-강유전체 또는 이것의, BaTi03 또는 PbTi03 을 함유한 고체상 용액이 가능하다. 세라믹들은 예컨대 붕소- 또는 리튬 유리와 같은 소결 첨가물을 포함할 수 있다. 전극층들은 예컨대 Ni, Cu, Ag, AgPd 또는 Pd 중 하나 이상의 금속을 포함한다. 특히 비금속(base metal)의 사용도 가능하다.
제1 (2) 및 제2커패시터 유닛(3)은 온도 조정기(4)와 함께 열 전도적으로 결합하고, 온도 조정기는 자가 조정형 PTC 소자로서 형성되어 있다. 온도 조정기에 의해, 커패시터 유닛들(2, 3)의 온도는, 전체 다층 커패시터(1)의 성능이 가능한 한 높도록 조절된다. 예컨대, 온도는, 이러한 온도일 때 강유전성 물질이 유전상수의 최대값에 근접한 값을 가지도록 조절된다. 이러한 점은, 특히, 물질의 유전상수가 상당히 온도종속적인 흐름을 가질 때 유리하다. Ba(Ti,Zr)03조성을 갖는 강유전성 물질일 때, 예컨대 온도는 80 °C로 조절된다.
단일의 온도 조정기(4) 대신, 서로 분리된 제1온도 조정기 및 제2온도 조정기가 사용될 수도 있다. 제1온도 조정기는 제1물질의 온도를 조절하되, 그리고 제2온도 조정기는 제2물질의 온도를 조절하되, 물질들의 유전상수가 가능한 한 클 때의 값으로 조절하기 위해 제공될 수 있다.
제1커패시터 유닛(2)은 제2커패시터 유닛(3)과 기계적으로, 전기적 연결부(14, 15)를 이용하여 결합되어 있다. 제1(2) 및 제2커패시터 유닛(3)은 공통의 섀시(chassis)에 고정될 수 있다.
도 2a는 예컨대 강유전성 물질과 같은 제1물질을 위한 장세기(E)에 따라 유전상수(K)의 장세기 종속성을 도시한다. 제1물질은 도 1의 제1커패시터 유닛(3)에 사용될 수 있다. 낮은 전압일 때, 유전상수는 크고, 바람직하게는 500이라는 값을 현저히 초과하고, 더욱 바람직하게는 1000이란 값을 현저히 초과한다. 높은 전압일 때 유전상수는 상당히 감소한다.
도 2b는 장세기(E)에 따라 제2물질의 유전상수(K)의 흐름을 도시한다. 예컨대 제2물질은 도 1의 제2커패시터 유닛(3)에 사용될 수 있는 반-강유전성 물질이다. 제2물질은 장 세기가 높게 인가될 때 유전상수에서 최대값을 가진다. 바람직하게는, 최대 유전상수는 500을 현저히 초과하고, 바람직하게는 1000을 현저히 초과한다. 낮은 장 세기일 때, 유전상수는 현저히 더 낮다. 따라서 제2물질의 유전상수는 상당히 장세기 종속적이다.
도 2c는 다층 커패시터의 유효 유전상수(Keff)의 장세기 종속성을 도시하며, 다층 커패시터는 도 2a의 제1물질을 함유한 커패시터 유닛 및 도 2b의 제2물질을 함유한 커패시터 유닛을 포함한다. 유전상수는 커패시터 유닛들(2, 3)의 병렬 회로로 인하여 도 2a, 2b의 유전상수의 중첩으로부터 이루어진다. 다층 커패시터의 유전상수는 높은 전압 범위에서 큰 값을 가지고, 바람직하게는 500을 현저히 초과한 값, 더욱 바람직하게는 1000을 현저히 초과한 값을 가진다. 또한, 유전상수는 높은 전압 범위에 걸쳐 평평한 흐름을 보이고, 따라서 낮은 장세기 종속성을 가진다.
도 3a는 다층 커패시터내에서 제2물질로서 사용될 수 있는 반-강유전성 물질의 분극 곡선을 도시한다. 분극(P)은 장세기(E)가 증가하는 경우에 대해 위쪽을 향한 화살표로 표시되고, 장세기(E)가 감소하는 경우에 대해 아래쪽을 향한 화살표로 표시되어 있다. 반-강유전성 물질은 예컨대 PbZrO3계이다.
도 3b는 장세기(E)에 의존하여 도 3a에서 유도된 유전상수(K)를 도시한다. 유전상수(K)는 약 0.12 MV/cm 의 장세기 범위에서 12000이다. 이는 예컨대 세라믹층들의 층 두께가 20 nm내지 80 nm이고 구동 전압이 240 V과 960 V 사이일 때에 해당한다. 바람직하게는, 전체 커패시터는 큰 장 세기 범위에서 유사하게 높은 유전상수를 가진다. 예컨대 커패시터는 500 V 까지 이르는 전압에서 구동한다.
도 4는 BiNaTi2O6계이며 다층 커패시터를 위한 제2물질로서 사용될 수 있는 또 다른 물질의 분극 곡선을 도시한다. 분극 곡선은 도 3a의 물질의 분극 곡선보다 더 평평한 흐름을 갖는다. 이 경우, 최대 유전상수는 도 3b에 도시된 최대 유전상수보다 더 작고, 더 낮은 장세기 종속성을 가진다.
유사한 분극 곡선은 BiMgTi2O6와 같은 동위원소치환으로부터, 그리고 Bi-결핍된 세라믹일 때 얻어진다. 전기음성도(electronegativity)의 안정화를 위해 세라믹은 예컨대 부가적으로 Nd 또는 La로 도핑될 수 있다. PbTiO3, BaTiO3, PbZrO3 또는 BaZrO3 또는 이들의 조합을 가진 이러한 물질들 사이에서 고체상 혼합에 의해, 그 사이에 진행하는 흐름도 가능하다.
도 5는 전기적으로 병렬로 연결된 제1커패시터 유닛(2) 및 제2커패시터 유닛(3)을 포함한 다층 커패시터(1)의 회로도(13)를 개략적으로 도시한다.
커패시터 유닛들(2, 3)의 병렬 회로로 인하여, 구동 전압이 변경될 때 역충전이 발생한다. 시간에 따른 제어를 위해, 제1(2)과 제2 커패시터 유닛(3) 사이에 인덕턴스(6)가 직렬로 연결되어 있다. 과전압 보호를 위해, 배리스터로서 형성된 과전압 보호장치(7)는 커패시터 유닛들(2, 3)에 전기적으로 병렬로 연결되어 있다. 배리스터 대신, 또한 발생하는 전압 피크를 신속하게 파괴할 수 있는 다른 소자도 사용될 수 있다.
과전압 보호장치(7) 및 인덕턴스(6)는 예컨대 적합한 결합 기술에 의해 외부에서 연결될 수 있거나, 다함께 하나의 모듈내에 내장될 수 있다.
도 6a는 다층 커패시터(1)의 제1실시예의 측면도를 도시한다. 다층 커패시터는 제1커패시터 유닛(2) 및 제2커패시터 유닛(3)을 포함하고, 이러한 커패시터 유닛들은 전기적 연결부(14, 15)를 이용하여 병렬로 연결되어 있다. 제1커패시터 유닛(2)과 제2커패시터 유닛(3) 사이에 온도 조정기(4)는 자가 조정형 PTC 열 소자의 형태로 배치되어 있다.
다층 커패시터(1)는 예컨대 응용전압이 400 V일 때 출력밀도가 적어도 5μF / ㎤이며, 바람직하게는 적어도 10 μF / ㎤이다.
도 6b는 도 6a의 다층 커패시터(1)를 수직축을 중심으로 90°만큼 회전한 것을 도시한다. 여기서 커패시터 유닛들(2, 3)의 층 구성이 암시되어 있다. 커패시터 유닛들(2, 3) 각각은 수 개의 세라믹층들(24, 34) 및 그 사이에 위치한 전극층들(23, 33)을 포함한다. 세라믹 층들(24, 34)은 각각 제1 또는 제2물질을 포함한다. 커패시터 유닛들(2, 3)은 평면의 외부 전극들(25, 35)을 포함하고, 이러한 전극들에 의해 전극층들(23, 33)은 전기적으로 연결부들(14, 15)과 연결되어 있다. 예컨대, 연결부들(14, 15)은 땜납 물질, 도전 접착제를 이용하여 또는 와이어본딩을 이용하여 외부 전극들(25, 35)에 고정된다. 외부 전극들(25, 35)은 예컨대 번인페이스트(burn-in paste)로서 형성될 수 있다. 다른 실시형태에서, 연결부들은 직접적으로 전극층들(23, 33)과 연결될 수 있어서, 이 경우 외부전극(25, 35)이 제공되지 않는다.
온도 조정기(4)는 제1(2) 및 제2커패시터 유닛(3)과 열에 의해 결합하여, 온도 조정기는 두 커패시터 유닛들(2, 3)의 온도를 원하는 값으로 조절할 수 있다. 온도 조정기(4)는 제1(2) 및 제2커패시터 유닛(3)에 각각 열 전도 부착제(47)를 이용하여 고정되어 있다. 커패시터 유닛들(2, 3)의 외측으로부터 온도 조정기(4)는 간극(48)에 의해 전기적으로 절연되어 있다.
도 6c는 다층 커패시터(1)의 일부분을 도시하며, 이러한 커패시터의 위치는 도 6a, 6b에서 원을 통해 표시되어 있다. 상기 부분은 도 6a의 평면도에 상응하여 측면도로 도시되어 있다. 여기서, 온도 조정기(4)의 전기적 연결부(45)를 확인할 수 있다. 온도 조정기(4)는 2개의 전극층들(461, 462)을 포함하고, 이 때 전극층(461)은 연결부들 중 하나(45)와, 다른 전극층은 이에 대향된 연결부(44)와 전기적으로 연결되어 있다. 전극층들(461) 중 하나는 연결부(45)까지 이어지고, 다른 전극층(462)은 상기 연결부(45)로부터 이격되어 연결부(44)까지 이어진다.
도 7a는 다층 커패시터(1)의 제2실시예를 도시하고, 이러한 실시예에서 복수 개의 제1커패시터 유닛들(201, 202) 및 복수 개의 제2커패시터 유닛들(301, 302)은 교번적 순서로 나란히 배치되어 있다. 커패시터 유닛들(201, 202, 301, 302)은 공통의 열 커버(8)를 포함한다.
도 7b는 도 7a의 다층 커패시터(1)를 수직축을 중심으로 90°만큼 회전한 도면으로 도시한다. 여기서는 도 6b에서와 같이 커패시터 유닛들(201, 202, 301, 302) 각각의 다층 구성이 암시되어 있다.
다층 커패시터는 2개의 온도 조정기(401, 402)를 포함하고, 이 때 온도 조정기(401)는 커패시터 유닛들(201, 202, 301, 302)의 상부에, 제2온도 조정기(402)는 커패시터 유닛들(201, 202, 301, 302)의 하부에 배치되어 있다. 온도 조정기(401, 402)는 동일한 조정 온도를 가진다. 이러한 방식으로 특히 신뢰할만한 온도 조절이 달성될 수 있다.
1 다층 커패시터
13 개략적 회로도
14, 15 전기적 연결부
2,201,202 제1커패시터 유닛
23 전극층
24 제1물질의 세라믹층
25 외부 전극
3,301,302 제2커패시터 유닛
33 전극층
34 제2물질의 세라믹층
35 외부전극
4,401,402 온도 조정기
43 서미스터 물질
44,45 전기적 연결부
461,462 전극층
47 열 전도 부착제
48 간극
6 인덕턴스
7 과전압 보호장치
8 커버
E 전기적 장 세기
K 유전상수
Keff 유효 유전상수

Claims (15)

  1. 제1물질을 함유한 제1커패시터 유닛(2, 201, 202) 및 제2물질을 함유한 제2커패시터 유닛(3, 301, 302)을 포함하는 세라믹 다층 커패시터에 있어서,
    상기 제1물질은 제2물질과 상이하고, 상기 제1(2, 201, 202) 및 제2커패시터 유닛(3, 301, 302)은 전기적으로 병렬로 연결되고, 상기 제1물질은 인가된 전압이 낮을 때 큰 유전상수(K)를 가지고, 상기 제2물질은 인가된 전압이 높을 때 큰 유전상수(K)를 가지는 것을 특징으로 하는 세라믹 다층 커패시터.
  2. 청구항 1에 있어서,
    상기 다층 커패시터(1)의 유전상수(K)는 사용된 전체 전압 범위내에서 500보다 큰 것을 특징으로 하는 다층 커패시터.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전체 전압 범위에서 상기 다층 커패시터(1)의 유전상수(K)의 전압 종속성은 상기 커패시터 유닛들(2, 201, 202, 3, 301, 302)의 병렬 회로로 인하여, 개별 커패시터 유닛들(2, 3)의 유전상수(K)의 전압 종속성보다 더 낮은 것을 특징으로 하는 다층 커패시터.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1물질은 강유전성 특성을 가지고, 상기 제2물질은 반-강유전성 특성을 가지는 것을 특징으로 하는 다층 커패시터.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 커패시터 유닛들(2, 201, 202, 3, 301, 302) 중 적어도 하나의 커패시터 유닛의 온도를 조정하기 위해 적어도 하나의 온도 조정기(4, 401, 402)를 포함하는 것을 특징으로 하는 다층 커패시터.
  6. 청구항 5에 있어서,
    상기 온도 조정기(4, 401, 402)는 서미스터로서 형성되는 것을 특징으로 하는 다층 커패시터.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 온도 조정기(4, 401, 402)는 상기 물질들 중 적어도 하나의 물질의 온도를, 물질의 유전상수(K)가 상기 사용된 전압 범위에서의 최대값에 근접할 때의 값으로 조절하기 위해 제공되는 것을 특징으로 하는 다층 커패시터.
  8. 청구항 5 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제1물질의 온도를 조절하기 위한 제1온도 조정기(4, 401, 402) 및 상기 제2물질의 온도를 조절하기 위한 제2온도 조정기(4, 401, 402)를 포함하는 것을 특징으로 하는 다층 커패시터.
  9. 청구항 8에 있어서,
    상기 제1온도 조정기(4, 401, 402)는 제1물질의 온도를, 상기 제1물질의 유전상수(K)가 상기 사용된 전압 범위에서의 최대값에 근접할 때의 값으로 조절하기 위해 제공되고, 상기 제2온도 조정기(4, 401, 402)는 상기 제2물질의 온도를, 상기 제2물질의 유전상수(K)가 상기 사용된 전압 범위에서의 최대값에 근접할 때의 값으로 조절하기 위해 제공되는 것을 특징으로 하는 다층 커패시터.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 제1물질은 바륨티타네이트계 또는 납-티타네이트계 세라믹인 것을 특징으로 하는 다층 커패시터.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제2물질은 납-지르코네이트-티타네이트계 또는 비스무트-나트륨계 세라믹인 것을 특징으로 하는 다층 커패시터.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 제1물질은
    a) 0 < x < 0.25 일 때의 (1-x) BaTiO3 + x BaZrO3,
    b) 0 < x < 1, 0 <= y < 1 일 때의 Ba1 - xSrxTi1 - yZryO3,
    c) 0 < x < 1, 0 <= y < 1 일 때의 Pb1 - xSrxTi1 - yZryO3,
    d) 0 < x < 1, 0 <= y < 1 일 때의 Ba1 - xCaxTi1 - yZryO3
    라는 조성들 중 하나의 조성을 포함하는 것을 특징으로 하는 다층 커패시터.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제2물질은
    e) 0 < y < 0.15, 0.6 < z < 1 일 때의 Pbl -1.5 yLayTi1 - zZrzO3,
    f) 0 < y < 0.15, 0.6 < z < 1 일 때의 Pbl -1.5 yNdyTi1 - zZrzO3,
    g) 0 < x < 1 일 때의 (1-x) PLZT + x PNZT, 이 때 PLZT 는 e) 조성의 물질을 가리키고 PNZT 는 f) 조성의 물질을 가리킴,
    h) Bi0 .5Na0 .5TiO3,
    i) 0 < x < 0.35 일 때의 (1-x) BNT + x BT, 이 때 BNT 는 조성 h)의 물질을 가리키고 BT 는 BaTiO3 조성의 물질을 가리킴,
    k) 0 < x < 0.35 일 때의 (1-x) BNT + x PT, 이 때 BNT는 조성 h)의 물질을 가리키고 PT는 PbTiO3 조성의 물질을 가리킴,
    라는 조성들 중 하나의 조성을 포함하는 것을 특징으로 하는 다층 커패시터.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 커패시터 유닛들(2, 201, 202, 3, 301, 302)에 전기적으로 병렬로 연결된 과전압 보호장치(7)를 포함하는 것을 특징으로 하는 다층 커패시터.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 제1(2, 201, 202) 및 제2커패시터 유닛(3, 301, 302) 사이에서 전기적으로 직렬로 연결된 인덕턴스를 포함하는 것을 특징으로 하는 다층 커패시터.
KR1020127021900A 2010-01-25 2011-01-25 세라믹 다층 커패시터 KR20120129918A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102010005793 2010-01-25
DE102010005793.2 2010-01-25
DE102010021455.8 2010-05-25
DE102010021455A DE102010021455B4 (de) 2010-01-25 2010-05-25 Keramischer Vielschichtkondensator
PCT/EP2011/050989 WO2011089269A1 (de) 2010-01-25 2011-01-25 Keramischer vielschichtkondensator

Publications (1)

Publication Number Publication Date
KR20120129918A true KR20120129918A (ko) 2012-11-28

Family

ID=44041533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021900A KR20120129918A (ko) 2010-01-25 2011-01-25 세라믹 다층 커패시터

Country Status (7)

Country Link
US (1) US9378892B2 (ko)
EP (1) EP2529381B1 (ko)
JP (1) JP2013518400A (ko)
KR (1) KR20120129918A (ko)
CN (1) CN102714096A (ko)
DE (1) DE102010021455B4 (ko)
WO (1) WO2011089269A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170046341A (ko) 2015-10-21 2017-05-02 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654336A (zh) * 2012-10-13 2017-05-10 征茂德 一种新能源动力电池的结构
DE102013102278A1 (de) 2013-03-07 2014-09-11 Epcos Ag Kondensatoranordnung
JP2015084399A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
WO2016103870A1 (ja) * 2014-12-22 2016-06-30 株式会社村田製作所 コンデンサ回路、コンデンサモジュールおよび電力変換システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463353A (en) * 1977-10-31 1979-05-22 Sony Corp Composite condenser
DE2941304A1 (de) 1978-10-13 1980-04-30 Suwa Seikosha Kk Dielektrikum, verfahren zu dessen herstellung, und dessen anwendung in kondensatoren fuer temperaturkompensationszwecke
US4219866A (en) * 1979-01-12 1980-08-26 Sprague Electric Company Ceramic capacitor having a dielectric of (Pb,La) (Zr,Ti)O3 and BaTiO3
JPS55124224A (en) 1979-03-17 1980-09-25 Nippon Telegraph & Telephone High frequency high voltage capacitor dielectric porcelain
JPS57155715A (en) * 1981-03-20 1982-09-25 Matsushita Electric Ind Co Ltd Composite function element
JPS6052611U (ja) * 1984-07-25 1985-04-13 日本特殊陶業株式会社 積層型コンデンサ
JPH03240213A (ja) * 1990-02-19 1991-10-25 Mitsubishi Materials Corp 磁器コンデンサ
JP2976625B2 (ja) * 1991-10-04 1999-11-10 松下電器産業株式会社 積層セラミックコンデンサ
JPH0653417A (ja) 1992-05-19 1994-02-25 Texas Instr Inc <Ti> 抵抗器回路およびそれを形成する方法
JPH0741398Y2 (ja) 1992-12-28 1995-09-27 愛知株式会社 はね上げ機構
JPH06251997A (ja) * 1993-03-01 1994-09-09 Murata Mfg Co Ltd 複合部品
SE520018C2 (sv) * 2001-05-09 2003-05-06 Ericsson Telefon Ab L M Ferroelektriska anordningar och förfarande relaterande därtill
US20060001068A1 (en) * 2004-06-30 2006-01-05 Mosley Larry E Multi-layer capacitor using dielectric layers having differing compositions
US7989530B2 (en) * 2005-11-23 2011-08-02 General Electric Company Nonlinear polymer composites and methods of making the same
US7763923B2 (en) 2005-12-29 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure having low voltage dependence
WO2008050271A2 (en) * 2006-10-25 2008-05-02 Nxp B.V. Ferroelectric varactor with improved tuning range
US8101495B2 (en) 2008-03-13 2012-01-24 Infineon Technologies Ag MIM capacitors in semiconductor components
US8158721B2 (en) 2008-06-13 2012-04-17 Exxonmobil Chemical Patents Inc. Process for preparing dynamically vulcanized alloys
JP5596622B2 (ja) 2011-05-26 2014-09-24 日本電信電話株式会社 ダイジェスト映像情報提供装置、ダイジェスト映像情報提供方法、およびダイジェスト映像情報提供用プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170046341A (ko) 2015-10-21 2017-05-02 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Also Published As

Publication number Publication date
EP2529381A1 (de) 2012-12-05
JP2013518400A (ja) 2013-05-20
DE102010021455B4 (de) 2011-10-06
US9378892B2 (en) 2016-06-28
WO2011089269A1 (de) 2011-07-28
DE102010021455A1 (de) 2011-07-28
CN102714096A (zh) 2012-10-03
EP2529381B1 (de) 2014-03-19
US20130026852A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5902627B2 (ja) 温度依存的なコンデンサ、およびコンデンサモジュール
CN108369866B (zh) 电压可调多层电容器
US9072178B2 (en) Stacked-type multilayer ceramic electronic component, stacked-type multilayer ceramic electronic component module, and method of manufacturing the same
KR20120129918A (ko) 세라믹 다층 커패시터
CN111433870B (zh) 高电容可调多层电容器和阵列
JP6750462B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
US10515760B1 (en) Multilayer ceramic capacitor with dielectric layers including dielectric grains having a core-shell structure
KR20150005602A (ko) 세라믹 물질 및 세라믹 물질을 포함하는 커패시터
US9123880B2 (en) Laminated piezoelectric actuator
KR20230088322A (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
JP2023139080A (ja) 電圧調整可能な積層キャパシタの制御システムおよび方法
JP2023110020A (ja) 高電圧同調可能積層コンデンサ
US10079102B2 (en) Metallized film capacitor
US20170008806A1 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
JP2017110838A (ja) 熱搬送デバイス
JP2006245124A (ja) 積層型圧電体素子
KR102222606B1 (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2021064682A (ja) 積層型圧電素子
Kawahara et al. Leakage current characteristics of new SrBi 4 Ti 4 O 15/CaBi 4 Ti 4 O 15 thin-film capacitor with excellent electric stability

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid