JP2023110020A - 高電圧同調可能積層コンデンサ - Google Patents

高電圧同調可能積層コンデンサ Download PDF

Info

Publication number
JP2023110020A
JP2023110020A JP2023090910A JP2023090910A JP2023110020A JP 2023110020 A JP2023110020 A JP 2023110020A JP 2023090910 A JP2023090910 A JP 2023090910A JP 2023090910 A JP2023090910 A JP 2023090910A JP 2023110020 A JP2023110020 A JP 2023110020A
Authority
JP
Japan
Prior art keywords
capacitor
bias
active
termination
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023090910A
Other languages
English (en)
Inventor
ニース,クレイグ・ダブリュー
W Nies Craig
リッター,アンドリュー・ピー
P Ritter Andrew
バナルスティン,リチャード・シー
C Vanalstine Richard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JP2023110020A publication Critical patent/JP2023110020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】同調可能積層コンデンサにおいて、高電圧で静電容量値が低いことを解決する方法を提供する。【解決手段】積層型コンデンサは、第1の能動終端16と電気接触している第1の活性電極14及び第2の能動終端18と電気接触している第2の活性電極20を備える。コンデンサは、第1のDCバイアス終端30と電気接触している第1のDCバイアス電極22及び第2のDCバイアス終端32と電気接触している第2のDCバイアス電極26を備える。第1の活性電極及び第2の活性電極間並びに第1のバイアス電極及び第2のバイアス電極間に、複数の誘電層12が設けられる。誘電層の少なくとも一部分が、第1のDCバイアス電極及び第2のDCバイアス電極に亘る印加DC電圧の印加を受けて可変誘電率を呈する同調可能誘電材料を含む。複数の誘電層の少なくとも1つの厚さが約15マイクロメートルより大きい。【選択図】図2A

Description

関連出願の相互参照
[001]本出願は、2017年9月8日の出願日を有する米国仮特許出願第62/555
,924号の出願利益を主張し、同出願の全体が引用により本明細書に援用される。
[002]同調可能コンデンサが、誘電体の可変誘電性に依存する様々な用途で提案されて
きた。そのようなコンデンサの場合、ゼロバイアスでの静電容量が典型的にその最大値に近く、静電容量は印加電圧とともに低下する。静電容量の変化は、これらのユニットがフィルタ、整合ネットワーク、共振回路ならびに可聴からRFおよびマイクロ波周波数までの他の用途で同調可能回路を構成するために使用されるようにする。そのようなコンデンサの利益にもかかわらず、コンデンサの使用は、高電力および電圧レベルで達成される静電容量値が比較的低いことに一部起因して、比較的制限されてきた。そのため、現在、より広範な可能な用途で利用され得る改善された性質を有する電圧同調可能コンデンサの必要性が存在する。
[003]本開示の1つの実施形態によれば、第1の能動終端と電気接触している第1の活
性電極および第2の能動終端と電気接触している第2の活性電極を備える同調可能積層コンデンサが開示される。コンデンサは、第1のDCバイアス終端と電気接触している第1のDCバイアス電極および第2のDCバイアス終端と電気接触している第2のDCバイアス電極も備える。コンデンサは、第1および第2の活性電極間に、ならびに第1および第2のバイアス電極間に設けられる複数の誘電層も備える。誘電層の少なくとも一部分が、第1および第2のDCバイアス電極にわたる印加DC電圧の印加を受けて可変誘電率を呈する同調可能誘電材料を含む。複数の誘電層の少なくとも1つの厚さが約15マイクロメートルより大きい。
[004]本開示の別の実施形態によれば、第1の能動終端と電気接触している第1の活性
電極および第2の能動終端と電気接触している第2の活性電極を備える同調可能積層コンデンサが開示される。コンデンサは、第1のDCバイアス終端と電気接触している第1のDCバイアス電極および第2のDCバイアス終端と電気接触している第2のDCバイアス電極も備える。コンデンサは、第1および第2の活性電極間に、ならびに第1および第2のバイアス電極間に設けられる複数の誘電層も備える。誘電層の少なくとも一部分が、第1および第2のDCバイアス電極にわたる印加DC電圧の印加を受けて可変誘電率を呈する同調可能誘電材料を含む。印加DC電圧は、同調可能誘電材料の破壊電圧の約50%を超えることなく約100Vより大きい。
[005]本発明の他の特徴および態様は以下にさらに詳細に記載される。
[006]当業者を対象とする本発明の完全かつ実施可能な開示が、本発明の最良の形態を
含め、添付の図を参照する明細書の残りの部分においてより詳細に記載される。
[007]正規化バイアス電圧変化の範囲にわたって、本開示の主題を使用して達成可能な静電容量の変化を示すグラフである。 [008]本開示の主題による4終端バイアス型積層コンデンサの例証的な実施形態の断面図である。 本開示の主題による4終端バイアス型積層コンデンサの例証的な実施形態の分解平面図である。 本開示の主題による4終端バイアス型積層コンデンサの例証的な実施形態の分解斜視図である。 [009]本図2A~2Cの例証的な実施形態による組み立てられたデバイスの全体的な側面、上面および端面斜視図である。 [0010]本図2A~2Dの例証的な実施形態の分路構成代表図である。 本図2A~2Dの例証的な実施形態の直列構成代表図である。 [0011]本開示の主題による4終端同調可能縦続構成積層コンデンサの例証的な実施形態の断面図である。 本開示の主題による4終端同調可能縦続構成積層コンデンサの例証的な実施形態の分解平面図である。 本開示の主題による4終端同調可能縦続構成積層コンデンサの例証的な実施形態の分解斜視図である。 [0012]本図3A~3Cの例証的な実施形態の分路構成代表図である。 本図3A~3Cの例証的な実施形態の直列構成代表図である。 [0013]本開示の主題による4終端同調可能部分バイアス構成積層コンデンサの例証的な実施形態の断面図である。 本開示の主題による4終端同調可能部分バイアス構成積層コンデンサの例証的な実施形態の分解平面図である。 [0014]本図4Aおよび4Bの例証的な実施形態の代表図である。 [0015]ともに開示される例証的な製造装置実施形態で使用可能な、本開示の主題による例証的なチップ製造自動工程(CMAP:chip manufacturing automated process)実施形態を表す図である。 [0016]本開示の主題によるバイアス型非対称積層コンデンサの例証的な実施形態の断面図である。 [0017]本開示の主題によるバイアス型積層コンデンサの1:1比率重複型対称設計の例証的な実施形態の断面図である。 本開示の主題によるバイアス型積層コンデンサの1:1比率重複型対称設計の例証的な実施形態の部分分解斜視図である。 [0018]本開示の主題によるバイアス型積層コンデンサの1:1比率重複型対称設計の別の例証的な実施形態の断面図である。 本開示の主題によるバイアス型積層コンデンサの1:1比率重複型対称設計の別の例証的な実施形態の部分分解斜視図である。 [0019]本開示の主題によるバイアス型積層コンデンサの11:1比率非シールド型非対称設計の例証的な実施形態の断面図である。 [0020]本開示の主題によるバイアス型積層コンデンサの11:1比率シールド型非対称設計の例証的な実施形態の断面図である。 [0021]本開示の主題による組成ブレンドバイアス型積層コンデンサの例証的な実施形態の断面図である。 [0022](a)~(c)は、本発明のある実施形態において能動およびバイアス終端のために利用され得る対称方向を示す図である。 [0023]本開示の主題の態様による単一リードおよびリードフレームアタッチメントを有する積層型コンデンサアレイの実施形態を示す図である。 [0024]0Vから200Vに及ぶ印加DCバイアス電圧レベルでの本開示の態様による積層型コンデンサアレイ例の測定静電容量を示す図である。
[0025]本明細書および添付の図面を通じた参照符号の反復使用は、本明細書および添付の図面の同じまたは類似の特徴、要素またはステップを表すものと意図される。
[0026]本考察が例証的な実施形態の記載であるだけであり、本発明のより広い態様を限定するとは意図されず、そのより広い態様が例証的な構造で具象化されるものと当業者によって理解されるはずである。
[0027]概して言えば、本発明は、交互活性電極層間に介在される複数の誘電層を含む積層コンデンサを対象とする。誘電層の少なくとも一部分が、印加電圧の印加を受けて可変誘電率を呈する同調可能材料を含む。より詳細には、そのような材料は典型的に、約10%から約90%まで、いくつかの実施形態において約20%から約80%まで、およびいくつかの実施形態において約30%から約70%までの範囲内の「電圧同調性係数」を有し、「電圧同調性係数」は以下の一般式:
T=100×(ε-εν)/ε
に従って求められ、
式中、
Tは、電圧同調性係数であり、
εは、印加電圧なしの材料の静的誘電率であり、
ενは、印加電圧(DC)の印加後の材料の可変誘電率である。
[0028]材料の静的誘電率は典型的に、約-55℃から約150℃に及ぶ動作温度(例えば、25℃)および約100Hzから約1GHzに及ぶ周波数(例えば、1kHz)でASTM D2149-13により求められるなど、約100から約25,000に、いくつかの実施形態において約200から約10,000に、およびいくつかの実施形態において約500から約9,000に及ぶ。もちろん、一般にコンデンサが利用される特定の用途に基づいて静的誘電率の具体的な値が選択されると理解されるべきである。増加したDCバイアスが適用されると、誘電率は一般に上記した範囲内で減少する。誘電率の所望の変化を誘発するために印加される同調電圧は一般に、25℃の温度でASTM D149-13により求められることができる、誘電体組成物が電界の印加を受けて導通するようになり始める電圧(「破壊電圧」)に対して変動してもよい。大抵の実施形態において、印加DCバイアス電圧は、誘電体組成物の破壊電圧の約50%以下、いくつかの実施形態において約30%以下、およびいくつかの実施形態において約0.5%から約10%までである。
[0029]種々の同調可能誘電材料のいずれも周知のように一般に利用されてもよい。特に適切な材料は、ペロブスカイト、タングステンブロンズ材料(例えば、ニオブ酸バリウムナトリウム)、層状構造材料(例えば、チタン酸ビスマス)など、塩基組成が1つまたは複数の強誘電塩基相を含む誘電体である。適切なペロブスカイトは、例えば、チタン酸バリウムおよび関連する固溶体(例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸バリウムストロンチウム、チタン酸ジルコン酸バリウムカルシウム、など)、チタン酸鉛および関連する固溶体(例えば、チタン酸ジルコン酸鉛、チタン酸ジルコン酸鉛ランタン)、チタン酸ナトリウムビスマス、などを含んでもよい。1つの特定の実施形態において、例えば、式BaSr1-xTiOのチタン酸バリウムストロンチウム(「BSTO」)が利用されてもよく、式中xは0から1まで、いくつかの実施形態において約0.15から約0.65まで、およびいくつかの実施形態において約0.25から約0.6までである。部分的または全体的にチタン酸バリウムストロンチウムの代わりに他の電子同調可能誘電材料が使用されてもよい。例えば、一例はBaCa1-xTiOであり、式中xは約0.2から約0.8まで、およびいくつかの実施形態において約0.4から約0.6までである。他の適切なペロブスカイトは、PbZr1-xTiO(「PZT」)式中xが約0.05から約0.4に及ぶ、チタン酸鉛ランタンジルコニウム(「PLZT」)、チタン酸鉛(PbTiO)、チタン酸バリウムカルシウムジルコニウム(BaCaZrTiO)、硝酸ナトリウム(NaNO)、KNbO、LiNbO、LiTaO、PbNb
、PbTa、KSr(NbO)およびNaBa(NbOKHbPOを含んでもよい。まださらなる複合ペロブスカイトはA[B11/3B22/3]O材料を含んでもよく、式中AはBaSr1-xであり(xは0から1までの値であることができる)、B1はMgZn1-yであり(yは0から1までの値であることができる)、B2はTaNb1-zである(zは0から1までの値であることができる)。図10の例証的な実施形態に図示されるように、2つの端成分組成物を交互層に組み合わせることによって、目的の潜在的な誘電材料が形成され得る。そのような端成分組成物は化学的に類似していてもよいが、上述したようにA部位ドーパントの比率において異なってもよい。例えば、組成物1(図10における132)は一般式(A1,A2(1-x))BOのペロブスカイト化合物でもよく、組成物2(134)は一般式(A1,A2(1-y))BOのペロブスカイトでもよく、式中A1およびA2はBa、Sr、MgおよびCaからであり、潜在的なB部位部材はZr、TiおよびSnであり、「x」および「y」は各成分のモル分率を示す。化合物1に対する具体例は(Ba0.8 Sr0.2)TiOであってもよく、化合物2は(Ba0.6 Sr0.4)TiOであってもよい。これらの2つの化合物は、各材料の誘電性が重畳されるように、図10に図示されるように、同調可能電極構造をもつ焼結積層コンデンサにおける交互層に組み合わされてもよい。所望により、ペロブスカイト材料はまた、5.0モルパーセント以下、およびより好ましくは0.1から1モルパーセントまでの量でなど、希土類酸化物(「REO」)がドープされてもよい。この目的に適切な希土類酸化物ドーパントは、例えば、スカンジウム、イットリウム、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムを含んでもよい。
[0030]利用される特定の材料に関係なく、同調可能誘電材料の使用は、バイアス終端を通してDCバイアス電圧を印加することによって、結果的なコンデンサの静電容量が同調されることを可能にすることができる。より詳細には、コンデンサは、第1の能動終端(例えば、入力終端)と電気接触している第1の活性電極の集合および第2の能動終端(例えば、出力終端)と電気接触している第2の活性電極の集合を含む。コンデンサは、第1のDCバイアス終端と電気接触している第1のDCバイアス電極の集合および第2のDCバイアス終端と電気接触している第2のDCバイアス電極の集合も含む。回路に設けられると、DC電源(例えば、バッテリ、定電圧電源、多出力電源、DC-DCコンバータ、など)は、異極性を有するという点で典型的に双極である第1および第2のバイアス終端を通してコンデンサにDCバイアスを提供することができる。電極および終端は、貴金属(例えば、銀、金、パラジウム、プラチナ、など)、卑金属(例えば、銅、スズ、ニッケル、など)などの他にそれらの様々な組合せなど、周知のように種々の異なる金属のいずれからも形成されてもよい。誘電層はそれぞれの活性電極とバイアス電極との間に介在される。
[0031]利用される特定の構成に関係なく、本発明者らは、同調可能誘電材料の性質、誘電層の数および誘電層の厚さの選択的制御を通じて、電圧および静電容量値の広い範囲にわたって優れた同調性を呈するコンデンサが達成され得ることを発見した。例えば、そのようなコンデンサは、従来可能であると思われてきたより小さい全体サイズを有する単一のコンデンサ(並列に接続された複合コンデンサと比較して)のより高い印加DCバイアス電圧値およびより高い静電容量を可能にしてもよい。ある実施形態において、例えば、印加DCバイアス電圧は、約10Vより大きく、いくつかの実施形態において約50Vより大きく、いくつかの実施形態において約100Vより大きく、いくつかの実施形態において約350Vより大きく、いくつかの実施形態において約500Vより大きく、いくつかの実施形態において約750Vより大きく、いくつかの実施形態において約1000Vより大きく、いくつかの実施形態において約1200Vより大きく、およびいくつかの実施形態において約1500Vより大きくてもよい。例えば、いくつかの実施形態において
、印加DCバイアス電圧は、約10Vから約1500Vに、いくつかの実施形態において約20Vから約1000Vに、およびいくつかの実施形態において約30Vから約750Vに、いくつかの実施形態において約40Vから約500Vに、いくつかの実施形態において約50Vから約350Vに及んでもよい。印加バイアス場は同様に、約0.2V/μmから約50V/μmに、いくつかの実施形態において約0.5V/μmから約40V/μmに、いくつかの実施形態において約0.5V/μmから約25V/μmに、およびいくつかの実施形態において約1V/μmから約7V/μmに及んでもよい。
[0032]静電容量値も、従来可能であると思われてきたより広い値の範囲内で制御されてもよい。例えば、コンデンサは、後述するように、0.5から50,000,000ピコファラド(「pF」)に及ぶ初期静電容量値を有する同調能力が構築されてもよい。したがって、コンデンサは、100pF以上、いくつかの実施形態において約10,000pF以上、いくつかの実施形態において約100,000から約10,000,000pFまで、いくつかの実施形態において約200,000から5,000,000pFまで、およびいくつかの実施形態において約400,000から約3,500,000pFまでの値でなど、高静電容量が必要とされる用途で使用され得る。同様に、他の実施形態において、コンデンサは、100pF未満、いくつかの実施形態において約50pF以上、いくつかの実施形態において約0.5から約30pFまで、およびいくつかの実施形態において約1から約10pFまでの値でなど、低静電容量が必要とされる用途で使用され得る。静電容量が同調され得る程度は、所望の通り異なってもよい。例えば、静電容量は、その初期値の約10%から約100%まで、いくつかの実施形態において約20%から約95%まで、およびいくつかの実施形態において約30%から約80%までの値だけ調節されてもよい。静電容量は、1kHzまたは1MHzの周波数、約25℃の温度で、および500mVの固定振幅でAgilent 4294Aインピーダンスアナライザを使用して求められてもよい。
[0033]いくつかの実施形態において、誘電層は、約5マイクロメートル(μm)から約150μmに、いくつかの実施形態において約15μmから約100μmに、およびいくつかの実施形態において約30μmから約70μmに及ぶ厚さ、例えば、約50μmを有してもよい。電極層は、約0.5μmから約3.0μmに、いくつかの実施形態において約1μmから約2.5μmに、およびいくつかの実施形態において約1μmから約2μmに及ぶ厚さ、例えば、約1.5μmを有してもよい。
[0034]活性およびバイアス電極層の総数は変動してもよい。例えば、いくつかの実施形態において、活性電極層の総数は、2から約10,000に、いくつかの実施形態において2から約1,000に、いくつかの実施形態において約10から約500に、およびいくつかの実施形態において約30から約120に、例えば、約50に及んでもよい。例えば、いくつかの実施形態において、バイアス電極の総数は、2から約10,000に、いくつかの実施形態において2から約1,000に、いくつかの実施形態において約10から約500に、およびいくつかの実施形態において約30から約120に、例えば、約50に及んでもよい。図に描かれかつ本明細書に記載される電極およびバイアス層の数が例示的であるだけであると理解されるべきである。
[0035]コンデンサの長さは、例えば、約1ミリメートル(mm)から約50mmに、いくつかの実施形態において約2mmから約35mmに、いくつかの実施形態において約5mmから約15mmに、いくつかの実施形態において約7mmから約14mmに及んでもよい。コンデンサの幅は、例えば、約1mmから約50mmに、いくつかの実施形態において約2mmから約35mmに、いくつかの実施形態において約5mmから約15mmに、いくつかの実施形態において約7mmから約14mmに及んでもよい。
[0036]コンデンサの高さは、例えば、約0.5mmから約14mmに、いくつかの実施形態において約0.75mmから約7mmに、いくつかの実施形態において約1mmから約5mmに、いくつかの実施形態において約2mmから約5mmに、例えば、約3mmに及んでもよい。コンデンサの高さに対するコンデンサの長さの比率は、例えば、約1から約15に、いくつかの実施形態において約2から約7に、いくつかの実施形態において約3から約5に、例えば、約4に及んでもよい。コンデンサの高さに対するコンデンサの幅の比率は、例えば、約1から約15に、いくつかの実施形態において約2から約7に、いくつかの実施形態において約3から約5に、例えば、約4に及んでもよい。
[0037]図1は、正規化バイアス電圧変化の範囲にわたって達成され得る静電容量の変化をグラフ形式で例示する。詳細には、横軸は、正規化バイアス電圧を、0%から150%までなど、デバイスの定格電圧の百分率としてグラフで示す。図示されるように、デバイス実効静電容量の対応する変化が、いかなるバイアスもなしの静電容量値からの百分率の変化として、縦軸にグラフで示される。そのような図1のグラフによって図示されるように、正規化バイアス電圧量の150%の増加が、例示されるように、比較的直線的曲線に沿って、バイアスなし静電容量値の80%の減少に近づく。そのように、本開示の主題による電圧同調可能コンデンサデバイスは、使用条件の範囲にわたって効率を最大化するのを促進する。
[0038]ここで図2A~2Dを参照すると、本発明により形成され得るコンデンサ10の1つの特定の実施形態がここでさらに詳細に記載される。図示されるように、コンデンサ10は、活性電極14および20の2つの別々の集合ならびにバイアス電極22および26の2つの別々の集合に対して交互に積み重ねられる複数の誘電層12を含む。コンデンサは、矩形形状体などの6面体でもよい。例示される実施形態において、第1の能動終端16が第1の活性電極14に電気的に接続され、第2の能動終端18が第2の活性電極20に電気的に接続される。第1のバイアス電極22は、コンデンサ10の側に延長する延長部材24(例えば、タブ)を介して第1のDCバイアス(+)終端30と電気的に接続される。同様に、第2のバイアス電極26は、延長部材28を介して第2のDCバイアス(-)終端32と電気的に接続される。したがって、結果的なコンデンサ10は4つの別々の終端を含む。いくつかの実施形態において、能動終端16、18は、コンデンサ10のそれぞれの端を囲んで巻き付いて、回路にコンデンサ10を電気的に接続するためのより大きい終端16、18を提供してもよい。DCバイアス終端30、32は、コンデンサ10の側全体を延長しないストリップとして構成されてもよい。他の実施形態において、しかしながら、DCバイアス終端30、32は代わりに、コンデンサ10の側を囲んで巻き付いてもよく、能動終端16、18は、コンデンサの端全体に沿って延長しないストリップとして構成されてもよい。
[0039]図2Eおよび2Fは、本図2A~2Dの例証的な実施形態の、それぞれ、分路構成および直列構成代表図を例示する。図示されるように、分路構成について、バイアス入力に対して接地34も設けられることが図示される。
[0040]上述した実施形態において、活性電極は、各交互電極が反対側の終端に接続するように積み重ねられる。ある実施形態において、交互層は、活性電極の各集合が積重ね方式でよりもむしろ横に離間される「縦続」構成の使用を通じて同じ終端に接続されてもよい。そのような縦続コンデンサ49の1つの実施形態が図3A~3Cに図示される。描かれるように、コンデンサ49は、活性電極36および40の2つの別々の集合ならびにバイアス電極46および50の2つの別々の集合に対して配置される複数の誘電層44を含む。例示される実施形態において、この例では、第1の能動終端38が第1の活性電極36と電気的に接続され、第2の能動終端42が第2の活性電極40に電気的に接続される。第1のバイアス電極46は、コンデンサ49の側に延長する延長部材48を介して第1
のDCバイアス(-)終端54と電気的に接続される。同様に、第2のバイアス電極50は、延長部材52を介して第2のDCバイアス(+)終端56と電気的に接続される。図3Dおよび3Eは、本図3A~3Cの例証的な実施形態の、それぞれ、分路構成および直列構成代表図を例示する。図示されるように、分路構成について、バイアス入力に対して接地58も設けられる。
[0041]図4A~4Cは、本発明による部分縦続構成で形成されてもよいコンデンサ59の別の実施形態を例示する。コンデンサ59は、全活性静電容量領域の部分領域60だけがバイアスされる(図4Aを参照のこと)ので、「部分縦続」と考えられる。例示されるようなバイアス浮遊電極の追加は、外部電圧の印加が、他の要因および特徴によって求められることになる全静電容量の誘電性を変化させるようにする。そのような図によって図示されるように、誘電層62が、活性電極64および66の第1および第2の集合、バイアス電極68および72の第1および第2の集合、ならびに複数の浮遊電極76に対して交互に積み重ねられてもよい。第1の活性電極64が第1の能動終端78と電気的に接続される一方、第2の活性電極66は第2の能動終端80と電気的に接続される。第1のバイアス電極68は、コンデンサ59の側に延長する延長部材70を介して第1のDCバイアス(+)終端82と電気的に接続される。同様に、第2のバイアス電極72は、延長部材74を介して第2のDCバイアス(-)終端84と電気的に接続される。図4Aに例示される電極層の数が例示的なだけであると理解されるべきである。上述したように、いくつかの実施形態において、活性電極の数は2から約10,000に及んでもよい。上述したように、いくつかの実施形態において、バイアス電極の数は2から約10,000に及んでもよい。
[0042]本開示の態様によるさらに別の実施形態が図7Aおよび7Bに図示される。この実施形態において、それぞれ、活性電極114、120の第1および第2の集合が、それぞれ、バイアス電極122、126の第1および第2の集合と交互の1:1比率パターンで積み重ねられる。図7Bを参照すると、いくつかの実施形態において、バイアス電極122、126の引出し線124、128が突出タブとして構成されてもよい。導線124、128は、図2Dに例示されるような完成した形態でDCバイアス終端30、32に接触してもよい。図7Aおよび7Bに例示される電極層の数が例示的なだけであると理解されるべきである。
[0043]本開示の態様による別の実施形態が図7Cおよび7Dに例示される。この実施形態において、活性電極114、120は、突出タブとして構成されてもよいそれぞれの引出し線125および127を含んでもよい。引出し線125、127は、図7Dに例示されるそれぞれの能動終端16、18と電気的に接続されてもよい。この形態は、コンデンサの層の縁間の改善された積層を、詳細には層の角で提供してもよく、結果としてよりロバストなコンデンサになってもよい。追加的に、この構成は製造中の層間剥離問題の発生を低減させてもよい。
[0044]追加的に、タブ124、125、126、127のそれぞれの幅は、それぞれの電極114、120、122、126へのより大きな電気接触(例えば、より少ない抵抗を有する)を有利に提供するように選択されてもよい。追加的に、タブ124、128の幅およびDCバイアス電極122、126と関連付けられる終端30、32の幅は、バイアス電極終端30、32と信号電極終端16、18との間の接触を回避するように選択されてもよい。例えば、いくつかの実施形態において、タブ124、125、126、127は、コンデンサの縁の10%以上、いくつかの実施形態において30%以上、およびいくつかの実施形態において60%以上に沿って延長してもよい。図7A~7Dに例示される電極層の数が例示的なだけであると理解されるべきである。上述したように、いくつかの実施形態において、活性電極の数は2から約10,000に及んでもよい。上述したよ
うに、いくつかの実施形態において、バイアス電極の数は2から約10,000に及んでもよい。
[0045]上述した実施形態において、電極は一般に、第1の活性電極と第2の活性電極との間の距離(または誘電体厚)が第1のバイアス電極と第2のバイアス電極との間の距離と同じであるという点で「対称」構成で利用される。ある実施形態において、しかしながら、この厚さを変化させて「非対称」構成を達成することが所望されてもよい。例えば、第1および第2の活性電極間の距離は第1および第2のバイアス電極間の距離より小さくてもよい。さらに他の実施形態において、第1および第2の活性電極間の距離は第1および第2のバイアス電極間の距離より大きくてもよい。とりわけ、これは、所与のレベルの印加DCバイアスについて印加されるDC場を増加させてもよく、このことが所与のDCバイアス電圧に対する同調性のレベルを上昇させるであろう。そのような配置は、比較的より控え目なDC電圧に対する比較的より大きい同調性ならびに控え目な同調性をもつ(潜在的により低い損失および温度/周波数変動性をもつ)材料の使用も可能にしてもよい。そのような非対称構成は種々の方法で達成され得るが、活性電極の各対間にさらなる「浮遊」バイアス電極を使用することが典型的に所望される。図6を参照すると、例えば、それぞれ、第1および第2のバイアス電極122および126と併せて、それぞれ、第1および第2の活性電極114および120を含むそのような非対称コンデンサの1つの実施形態が図示される。
[0046]図8は、11番目の電極ごとにバイアス電極でなくて活性電極である(11:1比率設計)の非対称コンデンサの別の実施形態を例示する。この場合には、各そのようなそれぞれの活性電極(例えばAC電極)は異極性を有する一対のDC電極バイアス電極によって囲まれてもよい。したがって、バイアス場が各AC電極にわたって生成されてもよい。そのような構造はAC信号とDCバイアス電圧の両極性との間の容量結合を提供してもよく、逆もまた同じである。各AC電極214、220は、異極性を有する一対のバイアス電極222、226間に設けられてもよい。バイアス電極222の第1の集合は全て同極性を有してもよく、バイアス電極226の第2の集合(破線で例示される)は全てバイアス電極222の第1の集合の反対のそれぞれの極性を有してもよい。この構成は、各AC電極214、220と両DCバイアス極性との間の容量結合を提供してもよい。
[0047]図9は、本開示の主題によるバイアス型積層コンデンサの11:1比率「シールド型」非対称設計の例証的な実施形態の断面図を例示する。この例は、各AC電極314、320が同極性を有する一対のDC電極(322または326)によって囲まれることを除いては、図8に図示される例と同様である。バイアス電極322の一方の集合は全て同極性を有してもよく、バイアス電極326の他方の集合(破線で例示される)は全て異極性を有してもよい。同極性を有する2つのDC電極(322または326)間の材料は同調を提供しなくてもよいが、その材料は潜在的にAC信号にシールドを提供して、関連するノイズを低減させてもよい。そのような構造は、AC電極314の第1の集合の各々と単一のDCバイアス極性のみとの間の結合も提供してもよい。同様にそのような構造は、AC電極320の第2の集合と反対のDCバイアス極性のみとの間の容量結合を提供してもよい。
[0048]図8および9に例示される電極層の数が例示的なだけであると理解されるべきである。上述したように、いくつかの実施形態において、活性電極の数は2から約10,000に及んでもよい。上述したように、いくつかの実施形態において、バイアス電極の数は2から約10,000に及んでもよい。
[0049]必ずしも必要とされるわけではないが、能動およびDCバイアス終端がコンデンサの軸について対称に設けられることが典型的に所望される。例えば、1つの実施形態に
おいて、コンデンサは、縦方向に離間される対向した第1および第2の端領域ならびに横方向に離間される対向した第1および側領域を含んでもよい。ある実施形態において、能動終端はコンデンサのそれぞれの端領域に設けられてもよい一方、DCバイアス終端はコンデンサのそれぞれの側領域に設けられてもよい。対称に配置されると、能動終端および/またはDCバイアス終端は、コンデンサの幾何中心を通って延在する縦および/または横軸から等距離で離間されてもよい。図11(a)を参照すると、例えば、互いに対して垂直であり、かつ幾何中心「C」を通って延在する縦軸「x」および横軸「y」を含むコンデンサ1000の1つの実施形態が図示される。この特定の実施形態において、コンデンサ1000は、それぞれ、コンデンサ1000の端領域に設けられ、かつ両軸「x」および「y」について中心付けられる第1および第2の能動終端1100および1120を含む。同様に、コンデンサ1000は、コンデンサ1000の側領域に設けられ、そのうえ両軸「x」および「y」について中心付けられる第1および第2のバイアス終端1140および1160を含む。
[0050]ある実施形態において、コンデンサの同じ側に2つ以上の終端を設けることも所望されてもよい。図11(b)において、例えば、同じ側領域に設けられる第1の能動終端2100および第2の能動終端2140を含むコンデンサ2000の1つの実施形態が図示される。コンデンサ2000は、能動終端の側領域の反対側の別の側領域に両方とも設けられる第1のバイアス終端2160および第2のバイアス終端2120も含む。側領域にだけ設けられるにもかかわらず、能動終端2100および2140は、両方とも軸「x」および「y」から等距離で位置付けられるという点でやはり対称に配置される。同様に、バイアス終端2160および2120も軸「x」および「y」から等距離で設けられる。上述した実施形態において、第1の能動終端および第1のバイアス終端はそれぞれの第2の能動終端および第2のバイアス終端の反対側に位置付けられる。もちろん、これは決して必須ではない。図11(c)において、例えば、それぞれ、斜め構成で反対の側領域に設けられる第1および第2の活性電極終端3100および3160を含むコンデンサ3000が図示される。それでも、第1の能動終端3100および第2の能動終端3160は、両方とも軸「x」および「y」から等距離で位置付けられるという点でやはり対称に配置される。同様に、コンデンサ3000は、軸「x」および「y」からやはり等距離の斜め構成で反対の側領域に設けられる第1および第2のバイアス終端3120および3140も含む。
[0051]本開示の主題は、改善された電圧同調可能デバイスのための、例えばそのようなデバイスの生産の他に、関連する回路網と組み合わせたデバイスの使用を含む、関連および/または対応する方法を等しく包含する。さらなる例として、図5は、ともに開示される例証的な製造装置実施形態と併せて使用可能な、チップ製造自動工程(CMAP)86を表す。図示されるように、工程86は、代表的に図示されるように、いくつかの例では、セラミックステーションまたは、スクリーンヘッドもしくはエレベータおよびコンベヤ機能の使用などの他のステップ/相が介在する3つのオーブンを伴う、いくつかの連続段階を含んでもよい。当業者は、連続ステップの正確な提供が、ともに開示される例証的なデバイス実施形態(またはその修正)のどれが生産されているかに依存するであろうと理解するであろう。また、示される個々のステップは、示された種類のステップを表すものとして意図されるだけであり、示されたステップの一般的性質を越えて他の態様の使用が必須であることを示すのではない。例えば、スクリーンヘッドステップは、電極層のスクリーン張合せのための電極ペーストとともにステンレス鋼スクリーンの使用を伴ってもよく、またはそのようなステップのための他の技術が実践されてもよい。例えば、交互の積重ねおよび積層(テープで)のより慣習的なステップが実施されてもよい。いずれの工程(またはその他)でも、当業者は、本開示の主題の所与の用途のために選択される特定の設計を生産するために、選択されるステップが実施されてもよいと認識するであろう。
[0052]図12を参照すると、例えば図2A~2Dに図示されるような個々のコンデンサ10を積み重ねることによって、積層型コンデンサアレイ4000が形成されてもよい。積層型コンデンサアレイ4000は、単一のコンデンサ10と比較して増加した静電容量を提供してもよく、かつより簡単な製造および組立を可能にしてもよい。コンデンサ10は並列に接続されてもよい。例えば、第1のリードフレーム4002が各第1の能動終端16を接続してもよく、第2のリードフレーム4004が各第2の能動終端19を接続してもよい。第1の単一リード4006が各第1のDCバイアス終端30を接続してもよく、第2の単一リード4008が各第2のDCバイアス終端32を接続してもよい。図2A~2Dに関して上記したように、いくつかの実施形態において、能動終端16、18およびDCバイアス終端30、32の構造は逆にされてもよい。例えば、DCバイアス終端30、32は、図12に例示されるようにコンデンサ10を囲んで巻き付く能動終端16、18の代わりにコンデンサ10を囲んで巻き付いてもよい。いくつかの実施形態において、積層型コンデンサアレイ4000は、2~24個のコンデンサ、いくつかの実施形態において3~12個のコンデンサ、およびいくつかの実施形態において4~6個のコンデンサを含んでもよい。他の実施形態において、積層型コンデンサアレイ4000は24個以上のコンデンサを含んでもよい。
[0053]本発明のコンデンサは、例えば、航空機に使用される回路を含む、多種多様な用途で利用され得る。例えば、1つの用途は、約200Hzから約1200Hzまでの、いくつかの実施形態において約300Hzから約1100Hzまでの、およびいくつかの実施形態において約400Hzからの約1000Hzまでの周波数範囲で動作する交流回路を含んでもよい。そのような用途において、コンデンサは、約5マイクロファラッド(μF)から約15μFに、およびいくつかの実施形態において約8μFから約12μF、例えば、約10μFに及ぶ静電容量を有してもよい。印加バイアス電圧は、約100Vから約300Vに、いくつかの実施形態において約150Vから約250Vに、例えば、200Vに及んでもよい。
[0054]さらなる用途は、スイッチモード電源の発振周波数を同調するために可能にされる回路網を含んでもよい。本発明のコンデンサの使用を通じて、比較的控え目な同調性をもつが、潜在的により低い損失およびより低い温度/周波数変動性をもつ材料の使用を可能にしつつ、高DC電圧(すなわち、バイアス電圧)でより良好な同調性が選択的に得られ得る。他の適切な用途は、例えば、導波管、RF用途(例えば、遅延線)、アンテナ構造、フィルタ(例えば、負荷点フィルタおよび回路)、整合ネットワーク、共振回路、可変負荷回路における平滑コンデンサ、および他の用途を含んでもよい。
実施例
[0055]本開示の態様に係る複数の同調可能積層コンデンサを含む積層型コンデンサアレイが例証された。積層型コンデンサアレイは、図12に例示されるように組み立てられて、3つの同調可能積層コンデンサを含んだ。コンデンサアレイは、約12.7mm(0.5インチ)の全長、約12.7mm(0.5インチ)の全幅および約3.1mm(0.12インチ)の全高を有した。
[0056]アレイの3つのコンデンサの各々は、チタン酸バリウムを含んだ誘電材料を含んだ。各誘電層は約50のμmの厚さを有した。54個の活性電極および55個のバイアス電極が交互にあった。個々のコンデンサは約1.8μFの静電容量を有した。
[0057]1Vの振幅および1KHzの周波数を有する交流正弦波信号が能動終端16、19にわたって印加された(第1および第2のリードフレーム4002、4004を介して)。種々のDCバイアス電圧レベルがDCバイアス終端30、32にわたって印加された(第1および第2の単一リード4006、4008を介して)。
[0058]図13は、0Vから200Vに及ぶDCバイアス電圧レベルでの第1および第2のリードフレーム4002、4004にわたる積層型コンデンサアレイの測定静電容量を図示する。図13に図示されるように、能動終端16、19間の測定静電容量は、0VのDCバイアス電圧での5.47μFから200VのDCバイアス電圧での約3.66μFに減少した。図13にプロットされる測定静電容量値および印加DCバイアス電圧が「同調性」パラメータに加えて以下の表に提示される。「同調性」パラメータは、0VのDCバイアス電圧での初期静電容量(5.47μF)で割った各DCバイアス電圧レベルでの測定静電容量として計算された。
Figure 2023110020000002
[0059]
本発明のこれらおよび他の修正および変形は、本発明の趣旨および範囲から逸脱することなく、当業者によって実施され得る。加えて、様々な実施形態の態様が全体的にも部分的にも交換され得ると理解されるべきである。さらには、当業者は、上記の記載が単に例としてであり、添付の請求の範囲にさらに記載される本発明を限定するとは意図されないことを認識するであろう。

Claims (23)

  1. 第1の能動終端と電気接触している第1の活性電極と、
    第2の能動終端と電気接触している第2の活性電極と、
    第1のDCバイアス終端と電気接触している第1のDCバイアス電極と、
    第2のDCバイアス終端と電気接触している第2のDCバイアス電極と、
    前記第1および第2の活性電極間に、ならびに前記第1および第2のバイアス電極間に設けられる複数の誘電層とを備え、前記誘電層の少なくとも一部分が、前記第1および第2のDCバイアス電極にわたる印加DC電圧の印加を受けて可変誘電率を呈する同調可能誘電材料を含み、前記複数の誘電層の少なくとも1つの厚さが約15マイクロメートルより大きい、同調可能積層コンデンサ。
  2. 前記複数の誘電層の厚さが、約15マイクロメートルから約150マイクロメートルに及ぶ、請求項1に記載のコンデンサ。
  3. 前記印加DCバイアス電圧が、約100Vから約1000Vまでである、請求項1に記載のコンデンサ。
  4. 前記コンデンサが、約7mmから約14mmまでの長さを有する、請求項1に記載のコンデンサ。
  5. 前記コンデンサが、約7mmから約14mmまでの幅を有する、請求項1に記載のコンデンサ。
  6. 前記コンデンサが、約2mmから約5mmまでの高さを有する、請求項1に記載のコンデンサ。
  7. 前記コンデンサの高さで割った前記コンデンサの長さの比率が、約3から約5に及ぶ、請求項1に記載のコンデンサ。
  8. 第1および第2の活性電極の総数が、約10から約100に及ぶ、請求項1に記載のコンデンサ。
  9. 前記誘電材料が、約10%から約95%までの電圧同調性係数を有し、前記電圧同調性係数が、以下の一般式:
    T=100×(ε-εν)/ε
    に従って求められ、
    式中、
    Tは、前記電圧同調性係数であり、
    εは、印加電圧なしの前記材料の静的誘電率であり、
    ενは、印加電圧(DC)の印加後の前記材料の前記可変誘電率である、
    請求項1に記載のコンデンサ。
  10. 前記誘電材料の前記静的誘電率が、25℃の動作温度および1kHzの周波数でASTM D2149-13により求められると、約100から約10,000までである、請求項9に記載のコンデンサ。
  11. 前記誘電材料が、1つまたは複数の強誘電塩基相を含む、請求項1に記載のコンデンサ。
  12. 前記誘電材料が、ペロブスカイト、タングステンブロンズ材料、層状構造材料、またはそれらの組合せである、請求項11に記載のコンデンサ。
  13. 前記第1および第2の能動終端ならびに前記第1および第2のバイアス終端が、前記コンデンサについて対称に設けられる、請求項1に記載のコンデンサ。
  14. 前記第1の活性電極と前記第2の活性電極との間の距離が、前記第1のバイアス電極と前記第2のバイアス電極との間の距離とおおよそ同じである、請求項1に記載のコンデンサ。
  15. 前記第1の活性電極と前記第2の活性電極との間の距離が、前記第1のバイアス電極と前記第2のバイアス電極との間の距離より大きい、請求項1に記載のコンデンサ。
  16. 前記コンデンサが、約200,000pFから約5,000,000pFに及ぶ静電容量値まで同調されることが可能である、請求項1に記載のコンデンサ。
  17. 前記コンデンサが、約200,000pF以下の静電容量値まで同調されることが可能である、請求項1に記載のコンデンサ。
  18. 前記第1のバイアス電極が、前記第1のDCバイアス終端に延長するタブを含むか、前記第2のバイアス電極が、前記第2のDCバイアス終端に延長するタブを含むか、またはその組合せである、請求項1に記載のコンデンサ。
  19. 前記第1の活性電極が、前記第1の能動終端に延長するタブを含むか、前記第2の活性電極が、前記第2の能動終端に延長するタブを含むか、またはその組合せである、請求項1に記載のコンデンサ。
  20. 請求項1に記載のコンデンサと、前記第1および第2のDCバイアス終端を通して前記コンデンサにDCバイアス電圧を供給する電源とを備える、回路。
  21. 請求項1のコンデンサ、および各第1の能動終端と接続される第1のリードフレーム、および各第2の能動終端と接続される第2のリードフレームを備える、積層型コンデンサアレイ。
  22. 各第1のDCバイアス終端と接続される第1の単一リード、および第2のDCバイアス終端と接続される第2の単一リードをさらに備える、請求項21に記載の積層型コンデンサアレイ。
  23. 第1の能動終端と電気接触している第1の活性電極と、
    第2の能動終端と電気接触している第2の活性電極と、
    第1のDCバイアス終端と電気接触している第1のDCバイアス電極と、
    第2のDCバイアス終端と電気接触している第2のDCバイアス電極と、
    前記第1および第2の活性電極間に、ならびに前記第1および第2のバイアス電極間に設けられる複数の誘電層とを備え、前記誘電層の少なくとも一部分が、前記第1および第2のDCバイアス電極にわたる印加DC電圧の印加を受けて可変誘電率を呈する同調可能誘電材料を含み、前記印加DC電圧が、前記同調可能誘電材料の破壊電圧の約50%を超えることなく約100Vより大きい、同調可能積層コンデンサ。
JP2023090910A 2017-09-08 2023-06-01 高電圧同調可能積層コンデンサ Pending JP2023110020A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762555924P 2017-09-08 2017-09-08
US62/555,924 2017-09-08
JP2020513855A JP2020533794A (ja) 2017-09-08 2018-09-07 高電圧同調可能積層コンデンサ
PCT/US2018/049900 WO2019051192A1 (en) 2017-09-08 2018-09-07 HIGH VOLTAGE TUNING MULTILAYER CAPACITOR

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020513855A Division JP2020533794A (ja) 2017-09-08 2018-09-07 高電圧同調可能積層コンデンサ

Publications (1)

Publication Number Publication Date
JP2023110020A true JP2023110020A (ja) 2023-08-08

Family

ID=65632253

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020513855A Pending JP2020533794A (ja) 2017-09-08 2018-09-07 高電圧同調可能積層コンデンサ
JP2023090910A Pending JP2023110020A (ja) 2017-09-08 2023-06-01 高電圧同調可能積層コンデンサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020513855A Pending JP2020533794A (ja) 2017-09-08 2018-09-07 高電圧同調可能積層コンデンサ

Country Status (5)

Country Link
US (1) US10840027B2 (ja)
EP (1) EP3679592A4 (ja)
JP (2) JP2020533794A (ja)
CN (2) CN111095451A (ja)
WO (1) WO2019051192A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
US10332687B2 (en) * 2017-10-23 2019-06-25 Blackberry Limited Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof
US10497774B2 (en) 2017-10-23 2019-12-03 Blackberry Limited Small-gap coplanar tunable capacitors and methods for manufacturing thereof
WO2020139681A1 (en) * 2018-12-26 2020-07-02 Avx Corporation System and method for controlling a voltage tunable multilayer capacitor

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809971A (en) 1972-03-17 1974-05-07 Norton Co Microfarad range varactor
JPS62259417A (ja) * 1986-05-02 1987-11-11 日本電気株式会社 可変コンデンサ
JPS62281319A (ja) * 1986-05-29 1987-12-07 日本電気株式会社 可変コンデンサ
US5472935A (en) 1992-12-01 1995-12-05 Yandrofski; Robert M. Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films
US5771148A (en) 1995-11-17 1998-06-23 Motorola, Inc. Intercalation-based voltage variable capacitor
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6181545B1 (en) 1998-09-24 2001-01-30 Telcordia Technologies, Inc. Supercapacitor structure
CN1326600A (zh) 1998-10-16 2001-12-12 帕拉泰克微波公司 用于微波用途的电压可调谐分层介电材料
US6727535B1 (en) * 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
EA200100654A1 (ru) 1998-12-11 2001-12-24 Паратек Майкровэйв, Инк. Электрически перестраиваемые фильтры с диэлектрическими варакторами
CN1251259C (zh) * 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
US6774077B2 (en) 2001-01-24 2004-08-10 Paratek Microwave, Inc. Electronically tunable, low-loss ceramic materials including a tunable dielectric phase and multiple metal oxide phases
US6514895B1 (en) 2000-06-15 2003-02-04 Paratek Microwave, Inc. Electronically tunable ceramic materials including tunable dielectric and metal silicate phases
US6737179B2 (en) 2000-06-16 2004-05-18 Paratek Microwave, Inc. Electronically tunable dielectric composite thick films and methods of making same
EP1561256A4 (en) * 2000-08-25 2006-06-21 Ngimat Co ELECTRONIC AND OPTICAL DEVICES AND METHOD FOR FORMING THESE DEVICES
WO2002098818A1 (en) 2001-06-01 2002-12-12 Paratek Microwave, Inc. Tunable dielectric compositions including low loss glass
US20080068801A1 (en) 2001-10-04 2008-03-20 Ise Corporation High-Power Ultracapacitor Energy Storage Cell Pack and Coupling Method
US6674321B1 (en) * 2001-10-31 2004-01-06 Agile Materials & Technologies, Inc. Circuit configuration for DC-biased capacitors
JP2003146764A (ja) * 2001-11-07 2003-05-21 Matsushita Electric Ind Co Ltd セラミックスラリーの製造方法
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
US20040178867A1 (en) 2003-02-05 2004-09-16 Rahman Mohammed Mahbubur LTCC based electronically tunable multilayer microstrip-stripline combline filter
US20040175585A1 (en) 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
US7893561B2 (en) 2003-07-31 2011-02-22 L-3 Communications Titan Corporation Modular electronically reconfigurable battery system
US7393604B2 (en) 2003-09-15 2008-07-01 Intel Corporation Hybrid power system and method
JP4095586B2 (ja) * 2004-06-29 2008-06-04 Tdk株式会社 積層型セラミックコンデンサおよびその製造方法
US7557055B2 (en) 2004-09-20 2009-07-07 Paratek Microwave, Inc. Tunable low loss material composition
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
DE102005044330A1 (de) 2005-09-16 2007-03-29 Epcos Ag Abstimmbarer Kondensator und Schaltung mit einem solchen Kondensator
JP4915130B2 (ja) * 2006-04-18 2012-04-11 ソニー株式会社 可変コンデンサ
KR100845642B1 (ko) * 2006-08-23 2008-07-10 한국정보통신대학교 산학협력단 가변형 인터디지털 캐패시터 및 그 제조방법
EP2127038A1 (en) 2007-02-16 2009-12-02 Universal Supercapacitors LLC Electrochemical supercapacitor/lead-acid battery hybrid electrical energy storage device
US7936553B2 (en) * 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US7869187B2 (en) 2007-09-04 2011-01-11 Paratek Microwave, Inc. Acoustic bandgap structures adapted to suppress parasitic resonances in tunable ferroelectric capacitors and method of operation and fabrication therefore
JP4743222B2 (ja) 2008-04-25 2011-08-10 ソニー株式会社 可変容量素子及び、電子機器
US8112852B2 (en) 2008-05-14 2012-02-14 Paratek Microwave, Inc. Radio frequency tunable capacitors and method of manufacturing using a sacrificial carrier substrate
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
CN104377035B (zh) 2009-07-28 2017-11-07 迪睿合电子材料有限公司 电容装置和谐振电路
US8699204B2 (en) 2010-02-23 2014-04-15 Avx Corporation Element array and footprint layout for element array
US8354166B2 (en) 2011-02-28 2013-01-15 General Electric Company Coated polymer dielectric film
EP2686197B1 (en) 2011-03-16 2019-12-25 CPS Technology Holdings LLC Energy source devices and systems having a battery and ultracapacitors
JP2013093362A (ja) 2011-10-24 2013-05-16 Sony Corp 静電容量素子、及び共振回路
GB2511233B (en) 2011-10-26 2015-06-24 Murata Manufacturing Co Variable capacitance element for wireless communication systems
KR101971912B1 (ko) * 2012-03-05 2019-04-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2013232536A (ja) 2012-04-27 2013-11-14 Toshiba Corp 可変容量デバイス及びその駆動方法
DE102012104033A1 (de) * 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP2013258224A (ja) 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
US9646766B2 (en) * 2012-06-14 2017-05-09 Uchicago Argonne, Llc Method of making dielectric capacitors with increased dielectric breakdown strength
CN102790599B (zh) 2012-07-30 2015-09-09 华为技术有限公司 滤波器
WO2015065974A1 (en) * 2013-10-29 2015-05-07 Kemet Electronics Corporation Ceramic capacitors with improved lead designs
JP6137047B2 (ja) * 2014-05-09 2017-05-31 株式会社村田製作所 積層コンデンサ及びその使用方法
JP2016171224A (ja) 2015-03-13 2016-09-23 株式会社東芝 可変容量バンク装置
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
WO2018126184A1 (en) * 2016-12-29 2018-07-05 The Charles Stark Draper Laboratory, Inc. Tunable electronic nanocomposites with phase change materials and controlled disorder
US10943741B2 (en) * 2017-10-02 2021-03-09 Avx Corporation High capacitance tunable multilayer capacitor and array

Also Published As

Publication number Publication date
WO2019051192A1 (en) 2019-03-14
US20190080851A1 (en) 2019-03-14
EP3679592A4 (en) 2021-05-19
EP3679592A1 (en) 2020-07-15
CN116313521A (zh) 2023-06-23
CN111095451A (zh) 2020-05-01
US10840027B2 (en) 2020-11-17
JP2020533794A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7239322B2 (ja) 電圧同調可能積層コンデンサ
JP2023110020A (ja) 高電圧同調可能積層コンデンサ
CN111433870B (zh) 高电容可调多层电容器和阵列
JP2023139080A (ja) 電圧調整可能な積層キャパシタの制御システムおよび方法
US20170008806A1 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
US20200194180A1 (en) Integrated Capacitor Filter and Integrated Capacitor Filter with Varistor Function
US11621129B2 (en) Low inductance component
KR20130012715A (ko) 적층형 세라믹 캐패시터
US12051548B2 (en) Low inductance component
JP2024500291A (ja) 無線周波数信号ミキシング・システムおよび方法
KR102057915B1 (ko) 적층 커패시터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230630