JP2023139080A - 電圧調整可能な積層キャパシタの制御システムおよび方法 - Google Patents

電圧調整可能な積層キャパシタの制御システムおよび方法 Download PDF

Info

Publication number
JP2023139080A
JP2023139080A JP2023115045A JP2023115045A JP2023139080A JP 2023139080 A JP2023139080 A JP 2023139080A JP 2023115045 A JP2023115045 A JP 2023115045A JP 2023115045 A JP2023115045 A JP 2023115045A JP 2023139080 A JP2023139080 A JP 2023139080A
Authority
JP
Japan
Prior art keywords
voltage
bias
capacitor
controller
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023115045A
Other languages
English (en)
Inventor
カイン，ジェフリー
Cain Jeffrey
ホック，ジョセフ・エム
M Hock Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JP2023139080A publication Critical patent/JP2023139080A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電圧調整可能なキャパシタを調整するコントローラおよびシステムを提供する。
【解決手段】電圧調整可能なキャパシタと、それを調整するコントローラを有するシステムにおいて、コントローラ２００は、少なくとも１つの入力信号を受け取り、少なくとも１つの入力信号２０４、２１０を少なくとも１つのディジタル信号に変換する少なくとも１つのアナログ／ディジタル変換器Ａ／Ｄ １～Ａ／Ｄ Ｎと、ロジックを使用して、少なくとも１つのディジタル信号を処理して、出力信号２１７を生成するプロセッサ２１６と、出力信号を昇圧して、昇圧出力信号２１９を生成するチャージ・ポンプ２１８と、を有し、電圧調整可能なキャパシタのバイアス電圧ＶＢＩＡＳを調節するために、昇圧出力信号を電圧調整可能なキャパシタに供給する。
【選択図】図２

Description

関連出願に対する相互引用
[0001] 本願は、２０１８年１２月２６日の出願日を有する米国仮特許出願第６２／７８４，８７９号の出願権利を主張する。この特許出願をここで引用したことにより、その内容全体が本願にも含まれるものとする。
従来技術
[0002] 誘電体の可変誘電体特性を基礎とする調整可能なキャパシタが、種々の用途において提案されている。このようなキャパシタでは、通例、ゼロ・バイアスにおける容量がその最大値付近となり、電圧印加によって容量が降下する。この容量変化のため、フィルタ、整合ネットワーク、共振回路、ならびに可聴周波数からＲＦおよびマイクロ波周波数までのその他の用途において、同調可能な回路を作成するために、これらのユニットを使用することが可能になる。これらの利点に拘わらず、高い電力および電圧レベルにおいても達成される容量値が比較的低いことが１つの理由となって、このようなキャパシタの使用は比較的限られている。更に、電圧調整可能な積層キャパシタの制御システムおよび方法があれば、電圧調整可能な積層キャパシタを採用する回路には有利になるであろう。
[0003] 本開示の一実施形態例は、電圧調整可能なキャパシタを調整するためのコントローラを対象とする。このコントローラは、少なくとも１つの入力信号を受け取り、この少なくとも１つの入力信号を少なくとも１つのディジタル信号に変換するように構成された少なくとも１つのディジタル／アナログ変換器を含むことができる。このコントローラは、ロジックを使用して、少なくとも１つのディジタル信号を処理し、出力信号を生成するように構成されたプロセッサを含むことができる。このコントローラは、出力信号を昇圧し、昇圧出力信号を生成するように構成されたチャージ・ポンプを含むことができる。このコントローラは、電圧調整可能なキャパシタのバイアス電圧を調節するために、昇圧出力信号を電圧調整可能なキャパシタに供給するように構成することができる。
[0004] 種々の実施形態のこれらおよびその他の特徴、態様、ならびに利点は、以下の説明および添付した特許請求の範囲を参照することにより、一層理解が深まるであろう。本明細書に組み込まれその一部を構成する添付図面は、本開示の実施形態を例示し、説明と共に、関連する原理を説明する役割を果たす。
[0005] 添付図面を参照する本明細書の残りの部分において、当業者を対象として、最良の態様を含む、本発明の余すところのないそして実施可能な開示について、更に具体的に明記する。
本開示の態様にしたがって、電圧調整可能なキャパシタを調整するシステムの実施形態を示す。 本開示の態様にしたがって、電圧調整可能なキャパシタを調整するコントローラの実施形態を示す。 本開示の態様にしたがって電圧調整可能なキャパシタを調整する方法のフローチャートを示す。 本開示の態様にしたがって、正規化されたバイアス電圧変化の範囲にわたって、本明細書において開示するコントローラおよび／またはシステムによって調整することができる、電圧調整可能なキャパシタの容量変化をグラフで示す。 本明細書において開示する主題にしたがって、本明細書において開示するコントローラおよび／またはシステムによって調整することができる、４端子バイアス積層キャパシタの例示的な実施形態の断面図を示す。 本明細書において開示する主題にしたがって、本明細書において開示するコントローラおよび／またはシステムによって調整することができる、４端子バイアス積層キャパシタの例示的な実施形態の分解平面図を示す。 本明細書において開示する主題にしたがって、本明細書において開示するコントローラおよび／またはシステムによって調整することができる、４端子バイアス積層キャパシタ(four-termination biased multilayer capacitor)の例示的な実施形態の分解斜視図を示す。 先の図５Ａから図５Ｃまでの例示的な実施形態にしたがって、本明細書において開示するコントローラおよび／またはシステムによって調整することができる組み立てデバイスの斜視図を示す。 図５Ａから図５Ｄまでのデバイスを含む回路の分路構成および直列構成を表す図を示す。 図５Ａから図５Ｄまでのデバイスを含む回路の分路構成および直列構成を表す図を示す。 本開示の態様にしたがって本明細書において開示するコントローラおよび／またはシステムによって調整することができる４端子調整可能カスケード構成積層キャパシタ(four-termination tunable cascade configuration multilayer capacitor)の断面図を示す。 本開示の態様にしたがって本明細書において開示するコントローラおよび／またはシステムによって調整することができる４端子調整可能カスケード構成積層キャパシタの分解平面図を示す。 本開示の態様にしたがって本明細書において開示するコントローラおよび／またはシステムによって調整することができる４端子調整可能カスケード構成積層キャパシタの分解斜視図を示す。 先の図７Ａから図７Ｃまでの例示的な実施形態を含む回路の分路構成を表す図を示す。 先の図７Ａから図７Ｃまでの例示的な実施形態を含む回路の直列構成を表す図を示す。 本明細書において開示する主題の態様にしたがって本明細書において開示するコントローラおよび／またはシステムによって調整することができる４端子調整可能部分的バイアス構成の積層キャパシタ(four-termination tunable partially biased configuration multilayer capacitor)の例示的な実施形態の断面図を示す。 本明細書において開示する主題の態様にしたがって本明細書において開示するコントローラおよび／またはシステムによって調整することができる４端子調整可能部分的バイアス構成の積層キャパシタの例示的な実施形態の分解平面図を示す。 図８Ａおよび図８Ｂのデバイスを含む回路を表す図を示す。 共に開示する実施形態例のデバイスを製造するときに使用可能な、本明細書において開示する主題による例示的な実施形態のチップ製造自動プロセス（ＣＭＡＰ）を表す。 本明細書において開示する主題によるバイアス非対称積層キャパシタの例示的な実施形態の断面図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１：１の重複対称設計(1:1 ratio overlapped symmetric design)の例示的な実施形態の断面図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１：１の重複対称設計の例示的な実施形態の部分的拡大斜視図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１：１の重複対称設計の他の例示的な実施形態の分解内部斜視図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１：１の重複対称設計の他の例示的な実施形態の斜視図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１１：１の非遮蔽非対称設計(11:1 ratio non-shielded asymmetric design)の例示的な実施形態の断面図を示す。 本明細書において開示する主題によるバイアス積層キャパシタの比率１１：１の遮蔽非対称設計の例示的な実施形態の断面図を示す。 本明細書において開示する主題による部分的に調整可能な積層キャパシタの例示的な実施形態の断面図を示す。 本明細書において開示する主題による部分的に調整可能な積層キャパシタの例示的な実施形態の模式図を示す。 本明細書において開示する主題による組成配合バイアス積層キャパシタ(compositionally blended biased multilayer capacitor)の例示的な実施形態の断面図を示す。 本発明の特定実施形態においてアクティブおよびバイアス端子に採用することができる種々の対称配向(symmetric orientation)を示す。 本発明の特定実施形態においてアクティブおよびバイアス端子に採用することができる種々の対称配向を示す。 本発明の特定実施形態においてアクティブおよびバイアス端子に採用することができる種々の対称配向を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の側面図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の正面図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の斜視図を示す。 本明細書において開示する主題の態様による部分的に調整可能な積層キャパシタ・アレイの実施形態の側面図を示す。 本明細書において開示する主題の態様による部分的に調整可能な積層キャパシタ・アレイの実施形態の正面図を示す。 本明細書において開示する主題の態様による部分的に調整可能な積層キャパシタ・アレイの実施形態の斜視図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の側面図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の正面図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の斜視図を示す。 本明細書において開示する主題の態様による調整可能な積層キャパシタ・アレイの実施形態の斜視図を示す。
[0030] 本明細書および添付図面全体にわたって参照符号を繰り返し使用する場合、同じまたは類似の構造、要素、またはステップを表すことを意図している。
[0031] この論述は、例示的な実施形態の説明に過ぎず、本発明のもっと広い態様を限定するものとして意図するのではなく、もっと広い態様は例示的な構造において具体化されることは、当業者には理解されてしかるべきである。
[0032] 一般的に言うと、本開示は、電圧調整可能なキャパシタの調整システムおよび方法を対象とする。電圧調整可能なキャパシタは、比較的高い動作電圧に合わせて構成することができる。ある実施態様では、コントローラは、比較的低い電圧を有する１つ以上の入力信号に基づいて、電圧調整可能なキャパシタを調整するように構成することができる。つまり、このコントローラは、高い電圧入力信号および／またはバイアス電圧を供給することが難しいまたは実用的でない回路に、電圧調整可能なキャパシタを実装することを可能にするとして差し支えない。このコントローラは、電圧調整可能なキャパシタを、比較的高い電圧を伴う用途を含む、更に広い多種多様な用途に採用することを可能にするとしてよい。
[0033] ある実施形態では、このコントローラは、少なくとも１つの入力信号を受け取り、この少なくとも１つの入力信号を少なくとも１つのディジタル信号に変換するように構成された少なくとも１つのアナログ／ディジタル変換器を含むことができる。このコントローラは、出力信号を生成するロジックを使用して、少なくとも１つのディジタル信号を処理するように構成されたプロセッサを含むことができる。このコントローラは、出力信号を昇圧して昇圧出力信号を生成するように構成されたチャージ・ポンプを含むことができる。このコントローラは、電圧調整可能なキャパシタのバイアス電圧を調節するために、昇圧出力信号を電圧調整可能なキャパシタに供給するように構成することができる。
[0034] ある実施形態では、昇圧出力信号は、電圧調整可能なキャパシタの容量を調節することができる。例えば、コントローラは、約０ボルトから少なくとも約５００ボルトまで、ある実施形態では少なくとも約３００ボルトまで、ある実施形態では少なくとも約２００ボルトまで、ある実施形態では少なくとも約１００ボルトまで、ある実施形態では少なくとも約７０ボルトまで、ある実施形態では少なくとも約５０ボルトまで、ある実施形態では少なくとも約３０ボルトまで、そしてある実施形態では少なくとも約２０ボルトまでの範囲に及ぶ昇圧出力信号を供給するように構成することもできる。
[0035] ある実施形態では、入力信号（１つまたは複数）は種々の適した信号を含むことができる。例として、入力信号（１つまたは複数）は、電圧調整可能なキャパシタに伴う電圧、電流、容量、温度、および／または他の適したパラメータを示すことができる。実例をあげると、入力信号（１つまたは複数）は、電圧調整可能なキャパシタの容量を示すのでもよい（たとえば、電圧調整可能なキャパシタの容量に対して閉ループ制御を行うため）。
[0036] ある実施形態では、入力信号（１つまたは複数）は、電圧調整可能なキャパシタを含む回路、それ以外では電圧調整可能なキャパシタに接続された回路または関連付けられた回路に伴う電圧、電流、容量、温度、および／または他の適したパラメータを示すこともできる。実例をあげると、入力信号（１つまたは複数）は、電圧調整可能なキャパシタに関連付けられた回路のコンポーネント（例えば、ヒート・シンクまたは温度に過敏な他のコンポーネント）の温度を示すこともできる。他の例として、入力信号（１つまたは複数）は、回路の所望の出力電圧または電流を示すこともできる。
[0037] 入力信号（１つまたは複数）は、約０ボルトから少なくとも約２０ボルトまで、ある実施形態では少なくとも約１５ボルトまで、ある実施形態では少なくとも約１０ボルトまで、ある実施形態では少なくとも約７ボルトまで、ある実施形態では少なくとも約５ボルトまで、そしてある実施形態では少なくとも約３ボルトまでの範囲に及ぶことができる。
[0038] 電圧調整可能なキャパシタの、バイアス電圧の上限の入力信号電圧の上限に対
する比率は、約１から約５００以上、ある実施形態では約１から約２５０まで、ある実施形態では約１から約１５０まで、ある実施形態では約１から約１００まで、ある実施形態では約１から約７５まで、ある実施形態では約１から約５０まで、ある実施形態では約１から約２０まで、ある実施形態では約１から約１０まで、そしてある実施形態では約１から約５までの範囲に及ぶことができる。
[0039] ある実施形態では、入力信号（１つまたは複数）は、電圧調整可能なキャパシタに伴う所望の容量、または電圧調整可能なキャパシタに伴う所望の電圧を示す手動制御信号を示すこともできる。手動制御信号は、約０ボルトから少なくとも約３ボルトまで、ある実施形態では約０ボルトから少なくとも約２ボルトまで、ある実施形態では約０ボルトから少なくとも約１ボルトまで、約０ボルトから少なくとも約０．５ボルトまで、そしてある実施形態では約０ボルトから少なくとも約０．１ボルトまでの範囲に及ぶことができる。
[0040] 電圧調整可能なキャパシタのバイアス電圧の上限の、手動制御信号の上限に対する比は、約１から約５００以上、ある実施形態では約１から約２５０まで、ある実施形態では約１から約１５０まで、ある実施形態では約１から約１００まで、ある実施形態では約１から約７５まで、ある実施形態では約１から約５０まで、ある実施形態では約１から約２０まで、ある実施形態では約１から約１６まで、そしてある実施形態では約１から約１０までの範囲に及ぶことができる。
[0041] ある実施形態では、電圧調整可能なキャパシタを制御するシステムの１つ以上のコンポーネントをモノリシック・デバイス内に組み込んでもよい。例えば、コントローラを成形材またはパッケージング材内に密封して、モノリシック・デバイスを形成することもできる。ある実施形態では、アナログ／ディジタル変換器（１つまたは複数）および／またはチャージ・ポンプをモノリシック・デバイス内に組み込んでもよい。モノリシック・デバイスは、コントローラおよび調整可能なキャパシタを入力と、電圧調整可能なキャパシタと、および／または他の電気コンポーネントと電気的に接続するための外部端子を含むこともできる。モノリシック・デバイスは、印刷回路ボードに表面実装するように構成することもできる。
[0042] チャージ・ポンプは、任意の適した形式の電圧昇圧デバイス（例えば、ＤＣ／ＤＣ変換器）でよい。例えば、チャージ・ポンプは、昇圧出力信号を生成するために、交流電流の高速切り替え(rapid switching)を採用してもよい。チャージ・ポンプは、イン
ダクタがなくてもよい。チャージ・ポンプの昇圧出力信号は、チャージ・ポンプが受け取るＤＣ電圧と正に(positively)相関付けられてもよい。言い換えると、チャージ・ポンプは、チャージ・ポンプが受け取ったＤＣ電圧を線形利得だけおよび／または非減少関数にしたがって昇圧するように構成されてもよい。例えば、チャージ・ポンプは、チャージ・ポンプが受け取ったＤＣ電圧を、２倍または２の利得以上（例えば、「二倍」チャージ・ポンプ）、ある実施形態では４倍以上、ある実施形態では８倍以上、そしてある実施形態では１６倍以上に昇圧するように構成することもできる。
[0043] 本開示の態様は、電圧調整可能なキャパシタを調整するシステムを対象とする。このシステムは、１つ以上の制御デバイス（たとえば、コントローラ（１つまたは複数））を含むことができる。制御デバイス（１つまたは複数）はチャージ・ポンプを含むことができる。このシステムは、複数のアクティブ電極と、複数のバイアス電極と、複数のアクティブ電極とバイアス電極との間に配置された複数の誘電体層とを含む電圧調整可能なキャパシタを含むことができる。誘電体層の少なくとも一部は、印加電圧の印加時に可変誘電定数を呈する調整可能な誘電体材料を含有することができる。制御デバイス（１つまたは複数）は、少なくとも１つの入力信号を受け取るように構成することができる。制
御デバイス（１つまたは複数）は、ロジックを使用して、入力信号（１つまたは複数）を処理して、出力信号を生成するように構成することができる。制御デバイス（１つまたは複数）は、チャージ・ポンプを使用して、出力信号を昇圧するように構成することができる。制御デバイス（１つまたは複数）は、複数のバイアス電極の両端間に印加されるバイアス電圧を調節するために、昇圧出力信号を電圧調整可能なキャパシタに供給するように構成することができる。
[0044] 電圧調整可能なキャパシタは、積層キャパシタであってもよく、またはこれを含んでもよい。積層電圧調整可能なキャパシタは、交互のアクティブ電極層の間に挟まれた複数の誘電体層を含む。誘電体層の少なくとも一部は、印加電圧の印加時に可変誘電定数を呈する調整可能な材料を含むことができる。更に具体的には、このような材料は、通例、約１０％から約９０％、ある実施形態では約２０％から約８０％、そしてある実施形態では約３０％から約７０％の範囲内の「電圧調整可能係数」(voltage tunability coefficient)を有し、「電圧調整可能係数」は以下の一般式にしたがって決定される。
T = 100 x (ε0-εV)/ε0
ここで、
Ｔは電圧調整可能係数であり、
ε０は電圧が印加されないときの材料の静的誘電定数であり、
εｖは、印加電圧（ＤＣ）を印加した後における材料の可変誘電定数である。
[0045] 材料の静的誘電定数は、約－５５°Ｃから約１５０°Ｃまでの範囲に及ぶ動作温度（例えば、２５°Ｃ）および約１００Ｈｚから約１ＧＨｚまでの範囲に及ぶ周波数（例えば、１ｋＨｚ）においてＡＳＴＭ Ｄ２１４９－１３にしたがって判定される場合の
ように、通例、約１００から約２５，０００まで、ある実施形態では約２００から約１０，０００、そしてある実施形態では約５００から約９，０００までの範囲に及ぶ。勿論、静的誘電定数の具体的な値は、一般に、キャパシタが採用される個々の用途に基づいて選択されることは理解されてしかるべきである。印加されるＤＣバイアスを高くする程、誘電定数は全体的に先に記した範囲内で減少する。誘電定数に所望の変化を誘発させるために印加される調整電圧は、一般に、誘電体組成が電界の印加時に導電性になり始める電圧（「ブレークダウン電圧」）と比較して、変化することができる。ブレークダウン電圧は、２５°Ｃの温度において、ＡＳＴＭ Ｄ１４９－１３にしたがって決定することができ
る。殆どの実施形態において、最大印加ＤＣバイアス電圧は、誘電体組成のブレークダウン電圧の約５０％以下、ある実施形態では約３０％以下、そしてある実施形態では、約０．５％から約１０％である。
[0046] 当該技術分野では周知のように、種々の調整可能な誘電体材料のいずれでも、一般に採用することができる。特に適した材料は、その基礎組成に、ペロブスカイト、タングステン銅材料（例えば、ニオブ酸ナトリウム・バリウム）、層状構造材料（例えば、チタン酸ビスマス）のような、１つ以上の強誘電基本相を含む誘電体である。実例をあげると、適したペロブスカイトには、チタン酸バリウムおよび関連する固溶体（例えば、チタン酸バリウム・ストロンチウム、チタン酸バリウム・カルシウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸バリウム・ストロンチウム、チタン酸ジルコン酸バリウム・カルシウム等）、チタン酸鉛および関連する固溶体（例えば、チタン酸ジルコン酸鉛、チタン酸ジルコン酸鉛ランタン）、チタン酸ナトリウム・ビスマス等を含んでもよい。１つの特定実施形態では、実例をあげると、化学式ＢａｘＳｒ１－ｘＴｉＯ３のチタン酸バリウム・ストロンチウム（「ＢＳＴＯ」）を採用することができ、ここで、ｘは０から１、ある実施形態では約０．１５から約０．６５、そしてある実施形態では約０．２５から約０．６である。チタン酸バリウム・ストロンチウムの代わりに部分的にまたは全体的に、他の電子的に調整可能な誘電体材料を使用してもよい。実例をあげると、１つの例にＢａｘＣａ１－ｘＴｉＯ３があり、ここで、ｘは約０．２から約０．８、そしてある実施形
態では約０．４から約０．６である。他の適したペロブスカイトには、ＰｂｘＺｒ１－ｘＴｉＯ３（「ＰＺＴ」）、ここで、ｘは約０．０５から約０．４までの範囲に及び、チタン酸鉛ランタン・ジルコニウム（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸バリウム・カルシウム・ジルコニウム（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ（ＮｂＯ３）、およびＮａＢａ２（ＮｂＯ３）５ＫＨｂ２ＰＯ４を含んでもよい。更に他の複合ペロブスカイトには、Ａ［Ｂ１１／３Ｂ２２／３］Ｏ３材料を含んでもよく、ここで、ＡはＢａｘＳｒ１－ｘ（ｘは０から１までの値とすることができる）であり、Ｂ１はＭｇｙＺｎ１－ｙ（ｙは０から１までの値とすることができる）、Ｂ２はＴａｚＮｂ１－ｚ（ｚは０から１までの値とすることができる）である。潜在的に可能な対象の誘電体材料は、図１４の例示的な実施形態に示すように、交互層内に２つの端成分組成を組み合わせることによって形成することができる。このような端成分組成は、化学的に同様であるが、先に論じたように、Ａ－部位ドーパントの比率が異なってもよい。例えば、化合物１（図１４における１３２）は、一般式（Ａ１ｘ，Ａ２（１－ｘ））ＢＯ３のペロブスカイト化合物でもよく、化合物２（１３４）は、一般式（Ａ１ｙ、Ａ２（１－ｙ））ＢＯ３のペロブスカイトでもよく、ここで、Ａ１およびＡ２はＢａ、Ｓｒ、Ｍｇ、およびＣａから選択される(are from)。潜在的に可能なＢ－部位成分は、Ｚｒ、Ｔｉ、およびＳｎであり、「ｘ」および「ｙ」は、各成分のモル分率である。化合物１の具体例は（Ｂａ０．８Ｓｒ０．２）ＴｉＯ３としてもよく、化合物２は（Ｂａ０．６Ｓｒ０．４）ＴｉＯ３としてもよい。これら２つの化合物は、各材料の誘電特性が重ね合わされるように、図１４に示すように、調整可能な電極構造と共に焼結された積層キャパシタにおいて、交互層内に組み合わせることができる。望ましければ、５．０モル・パーセント以下の量で、更に好ましくは０．１から１モル・パーセントでというように、ペロブスカイト材料にも希土類酸化物 （「ＲＥＯ」）をドーピングしてもよい。この目的に適した希土類酸化
物ドーパントには、実例をあげると、スカンジウム、イットリウム、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムを含むことができる。
[0047] 調整可能な誘電体材料は、バイアス端子を介してＤＣバイアス電圧を印加することによって、結果的に得られるキャパシタの容量調整を可能にすることができる。更に具体的には、キャパシタは、第１アクティブ端子（例えば、入力端子）と電気的に接触する１組の第１アクティブ電極と、第２アクティブ端子（例えば、出力端子）と電気的に接触する１組の第２アクティブ電極とを含む。 また、このキャパシタは、第１ＤＣバイア
ス端子と電気的に接触する１組の第１ＤＣバイアス電極と、第２ＤＣバイアス端子と電気的に接触する１組の第２ＤＣバイアス電極とを含む。回路内に設けられると、第１および第２バイアス端子を介して、ＤＣ電源（例えば、バッテリ、定電圧電源、多出力電源、ＤＣ／ＤＣ変換器等）がＤＣバイアスをキャパシタに供給することができる。これは、第１および第２バイアス端子は逆極性を有することから、通例、二極型である。電極および端子は、貴金属（例えば、銀、金、パラジウム、プラチナ等）、卑金属（例えば、銅、錫、ニッケル等）等、およびこれらの種々の組み合わせというような、当技術分野において周知である種々の異なる材料の内任意のもので形成することができる。誘電体層は、それぞれのアクティブ電極とバイアス電極との間に挟まれる。
[0048] 電圧調整可能なキャパシタは、中および高動作電圧において、高い容量値の範囲にわたって優れた調整可能性を呈しつつ、例外的に低い等価直列抵抗を付与することができる。ある実施形態では、続く章において更に詳細に説明するように、これらのキャパシタをアレイに組み込むこともできる。他の実施形態では、これらのキャパシタを個々のコンポーネントとして使用することもできる。個々の調整可能な積層キャパシタは、０．１マイクロファラッド（「μＦ」）以上の値、ある実施形態では約１μＦ以上、ある実施
形態では約１０μＦ以上、そしてある実施形態では２００μＦ以上というような、高容量が要求される用途において使用することができる。実例をあげると、このようなキャパシタは、０．１から１００μＦまで、ある実施形態では約０．５μＦから約５０μＦまで、ある実施形態では約1μＦから約４０μＦまで、そしてある実施形態では約２μＦから約
３０μＦまでの範囲に及ぶ、初期容量値を有する調整能力を提供することができる。代替実施形態では、調整可能な積層キャパシタの初期容量値は、約１００ピコファラッド（「ｐＦ」）以上、ある実施形態では約１０，０００ｐＦ以上、ある実施形態では約１００，０００ｐＦから約１０，０００，０００ｐＦまで、ある実施形態では約２００，０００ｐＦから５，０００，０００ｐＦまで、そしてある実施形態では約４００，０００ｐＦから約３，５００，０００ｐＦまでであってもよい。調整可能な積層キャパシタは、任意の適した初期容量値を有するように構成することができる。
[0049] 容量を調整できる度合いは、所望通りに変えることができる。例えば、キャパシタの初期容量、 即ち、ＤＣバイアス電圧を印加しないときの容量の約１０％から約１
００％まで、そしてある実施形態では初期容量の約２０％から約９５％まで、そしてある実施形態では約３０％から約８０％まで、容量を調節することができる。
[0050] 先に示したように、個々の調整可能なキャパシタは低いＥＳＲを呈することができる。ある実施形態では、ここの調整可能なキャパシタの等価直列抵抗（ＥＳＲ）は、約５０ミリオーム（ｍΩ）からそれ以下、ある実施形態では約２０ｍΩからそれ以下、ある実施形態では約１０ｍΩからそれ以下の範囲に及ぶことができる。例えば、ある実施形態では、調整可能なキャパシタのＥＳＲは、約１ｍΩから約５０ｍΩまで、ある実施形態では約５ｍΩから約４０ｍΩまで、そしてある実施形態では約５ｍΩから約２０ｍΩまでの範囲に及ぶことができる。
[0051] 先に示したように、個々の調整可能なキャパシタは、中から高動作電圧で動作することができる。動作電圧とは、ＤＣバイアス電圧（即ち、バイアス電極の両端間にかかる電圧）および／または信号電圧（即ち、アクティブ電極の両端間にかかる電圧）を指すとしてよい。動作電圧は、一般に、電界の印加時に誘電体組成が導電性になり始める電圧、即ち、「ブレークダウン電圧」に対して変化することができる。ブレークダウン電圧は、２５°Ｃの温度において、ＡＳＴＭ Ｄ１４９－１３にしたがって決定することがで
きる。 殆どの実施形態において、動作電圧は、誘電体組成のブレークダウン電圧の約５
０％以下、ある実施形態では約３０％以下、そしてある実施形態では、約０．５％から約１０％である。
[0052] 例えば、調整可能なキャパシタは、約１０Ｖよりも高いＡＣ電圧（例えば、ピーク－ピーク振幅）、ある実施形態では約５０Ｖよりも高いＡＣ電圧、ある実施形態では約１００Ｖよりも高いＡＣ電圧で動作することができる。例えば、ある実施形態では、調整可能なキャパシタは、約１０Ｖから約３００Ｖまで、ある実施形態では約１５Ｖから約１５０Ｖまで、そしてある実施形態では約２０Ｖから約１００Ｖまでの範囲に及ぶ電圧において動作することができる。ある実施形態では、調整可能なキャパシタは、約１０Ｖよりも高いＤＣ電圧、ある実施形態では約５０Ｖよりも高いＤＣ電圧、そしてある実施形態では約１００Ｖよりも高いＤＣ電圧で動作することができる。例えば、ある実施形態では、調整可能なキャパシタは、約１０Ｖから約３００Ｖまで、ある実施形態では約１５Ｖから約１５０Ｖまで、そしてある実施形態では約２０Ｖから約１００Ｖまでの範囲に及ぶ電圧において動作することができる。ある実施形態では、調整可能なキャパシタは、ＡＣ成分およびＤＣ成分の双方を有する電圧でも動作することができる。
[0053] ある実施形態では、誘電体層は、約０．５マイクロメートル（μｍ）から約５０μｍまで、ある実施形態では約１μｍから約４０μｍまで、そしてある実施形態では約
２μｍから約１５μｍまでの範囲に及ぶ厚さを有することができる。電極層は、約０．５μｍから約３．０μｍまで、ある実施形態では約１μｍから約２．５μｍまで、そしてある実施形態では約１μｍから約２μｍまでの範囲に及ぶ厚さ、例えば、約１．５μｍを有することができる。
[0054] アクティブおよびバイアス電極層の総数は、変化してよい。例えば、ある実施形態では、アクティブ電極層の総数は、２から約１，０００まで、ある実施形態では約１０から約７００まで、そしてある実施形態では約１００から約５００までの範囲に及ぶことができる。例えば、ある実施形態では、バイアス電極の総数は、２から約１，０００まで、そしてある実施形態では約１０から約５００までの範囲に及ぶことができる。尚、図面に示し本明細書において説明した電極およびバイアス層の数は一例に過ぎないことは理解されてしかるべきである。
[0055] ある実施形態では、このキャパシタは、高い容量を付与しつつも、それが実装される表面の小さな立体空間(volume)および／または表面積を占めるように、小型にすることができる。したがって、このキャパシタは、例えば、印刷回路ボード上の設置に非常に適しているといって差し支えない。個々のキャパシタの長さは、実例をあげると、約１ｍｍから約５０ｍｍまで、ある実施形態では約２ｍｍから約３５ｍｍまで、ある実施形態では約３ｍｍから約１０ｍｍ、ある実施形態では約３ｍｍから約７ｍｍまでの範囲に及ぶことができる。個々のキャパシタの幅は、実例をあげると、約１ｍｍから約５０ｍｍまで、ある実施形態では約２ｍｍから約３５ｍｍまで、ある実施形態では約３ｍｍから約１０ｍｍまで、ある実施形態では約３ｍｍから約７ｍｍまでの範囲に及ぶことができる。
[0056] 同様に、キャパシタは、例えば、印刷回路ボード上の設置に適した薄型にすることもできる。個々のキャパシタの厚さは、実例をあげると、約１ｍｍから約５００ｍｍまで、ある実施形態では約２ｍｍから約３５ｍｍまで、ある実施形態では約３ｍｍから約１０ｍｍまで、ある実施形態では約２ｍｍから約４ｍｍまでの範囲に及ぶことができる。
[0057] 加えて、ある実施態様では、本明細書において説明するシステムおよび方法は、部分的に調整可能な積層キャパシタを調整するために使用することもできる。部分的積層キャパシタは、少なくとも１つの調整不可能な領域と少なくとも１つの調整可能な領域とを含むことができる。部分的に調整可能な積層キャパシタは、等価な完全調整可能な積層キャパシタと比較すると、分解能または正確度が高い調整を可能にすることができる。ある実施形態では、部分的に調整可能な積層キャパシタは、印加電圧の単位変化毎の容量変化を小さくすることができ、一層正確な調整を行うことができる。
[0058] 部分的に調整可能な積層キャパシタは、等価な完全調整可能な積層キャパシタよりも、狭い範囲の容量値にわたって調整可能であるとしてよい。実例をあげると、完全調整可能なキャパシタは、例えば、初期容量値の約１０％から約９５％まで調整可能な場合がある。これは、最大ＤＣバイアス電圧の０％から１００％までの範囲に及ぶＤＣバイアス電圧を完全調整可能なキャパシタに印加することによって、達成することができる。対照的に、比肩し得る大きさに作られた部分的に調整可能な積層キャパシタは、同じ印加ＤＣバイアス電圧範囲に対して、初期容量値の、例えば、約５０％から約９５％までしか調整可能でない場合もある。このように、部分的に調整可能な積層キャパシタは、単位当たりの印加電圧変化に対する容量変化を少なくすることができる。ある実施形態では、部分的に調整可能な積層キャパシタは、初期容量値の約２０％から約９５％まで、ある実施形態では初期容量値の約３０％から約９５％まで、ある実施形態では初期容量値の４０％から９５％まで、ある実施形態では初期容量値の約５０％から約９５％まで、ある実施形態では初期容量値の約６０％から約９５％まで、ある実施形態では初期容量値の約７０％から約９５％まで、そしてある実施形態では初期容量値の約８０％から約９５％までの範
囲で調整可能にすることもできる。
[0059] ある実施態様では、本明細書において説明するシステムおよび方法は、調整可能な積層キャパシタのアレイを調整するために使用することもできる。調整可能な積層キャパシタのアレイは、複数の電圧調整可能なキャパシタおよび／または調整可能でないキャパシタを含むことができる。これらのキャパシタは、容量を増やすために並列に接続されてもよい。これらのキャパシタは、動作電圧を高くするために、直列に接続されてもよい。
I．本システムおよびコントローラの実施形態例
[0060] 図１は、本開示の態様にしたがって電圧調整可能なキャパシタ１０２を調整するシステム１００の実施形態を示す。システム１００は、コントローラ１０４と電圧調整可能なキャパシタ１０２とを含むことができる。コントローラは、少なくとも１つの入力信号を受け取るように構成することができる。一例として、コントローラ１０２は、手動制御信号１０６、ＶＣＯＮＴＲＯＬを受け取るように構成することができる。手動制御信号１０６は、電圧調整可能なキャパシタ１０２に伴う所望の容量および／または所望の電圧を示すことができる。ある実施形態では、手動制御信号は約０ボルトから少なくとも約３ボルトまでの範囲に及ぶことができる。しかしながら、ある実施形態では、コントローラ１０４は、手動制御信号（１つまたは複数）１０６を全く受け取らないように構成することもできる。
[0061] ある実施形態では、コントローラ１０２は、電圧調整可能なキャパシタ１０２に関連付けられたフィードバック信号１０８（例えば、電圧、容量、電流、温度等）を受け取るように構成することができる。このように、コントローラ１０２は、閉ループ動作に合わせて構成することができる。他の実施形態では、しかしながら、コントローラ１０２は開ループ動作に合わせて構成することもできる。言い換えると、コントローラ１０２は、電圧調整可能なキャパシタ１０２に関連付けられたフィードバック信号を受け取らなくてもよい。
[0062] コントローラ１０４は、他の入力信号１０９を受け取るように構成することもできる。入力信号の例には、電圧調整可能なキャパシタを含む回路、それ以外では電圧調整可能なキャパシタに結合された回路または関連付けられた回路に伴う電圧、容量、電流、または温度を示す信号が含まれる。
[0063] コントローラ１０４は、電圧共通コレクタ１１０、ＶＣＣと結合することができる。電圧共通コレクタ１１０は、コントローラ１０４に電力を供給するように構成することができる。コントローラ１０４は、入力信号（１つまたは複数）を処理するように構成することができる。例えば、入力信号は、ＶＣＯＮＴＲＯＬ１１０、フィードバック信号１０８、および／または、例えば、図２を参照して以下で説明するような、他の入力信号１０９の内１つ以上を含む。コントローラ１０４は、ロジックを使用して入力信号（１つまたは複数）を処理して昇圧出力信号１１２を生成し、電圧調整可能なキャパシタ１０２に昇圧出力信号１１２を供給して、電圧調整可能なキャパシタ１０２のバイアス電圧を調整するように構成することができる。電圧調整可能なキャパシタ１０２のバイアス電圧を調整することにより、例えば、図４から図１９を参照して以下で説明するように、電圧調整可能なキャパシタ１０２またはキャパシタ・アレイの容量を調節することができる。
[0064] ある実施形態では、コントローラ１０４またはシステム１００をモノリシック・デバイスに組み込むこともできる。例えば、コントローラ１０４を成形材料またはパッケージング材料に密封して、モノリシック・デバイスを形成することもできる。モノリシック・デバイスは、コントローラ１０４を調整可能なキャパシタ１０２、入力、および／
または他の電気コンポーネントと電気的に接続するために、外部端子を含むことができる。モノリシック・デバイスは、印刷回路ボードへの表面実装に合わせて構成することができる。
[0065] 図２は、本開示の態様にしたがって電圧調整可能なキャパシタを調整するコントローラ２００の実施形態を示す。コントローラ２００は、図１を参照して先に説明したシステム１００のコントローラ１０４と対応するとしてよい。コントローラ２００は、電圧共通コレクタ２０１、ＶＣＣと結合することができる。電圧共通コレクタ２０１は、コントローラ２００に電力を供給するように構成することができる。
[0066] コントローラ２００は、１つ以上の入力信号を受け取るように構成することができる。一例として、コントローラ２００は、例えば、図１を参照して先に説明したような、手動制御信号２０３，ＶＣＯＮＴＲＯＬを受け取ることができる。手動制御信号２１４は、電圧調整可能なキャパシタに伴う所望の容量または所望の電圧の内少なくとも１つを示すことができる。ある実施形態では、手動制御信号は約０ボルトから少なくとも約３ボルトまでの範囲に及ぶことができる。
[0067] コントローラ２００は、１つ以上の入力信号（例えば、手動制御信号２０２に加えて、またはその代わりに）を受け取るように構成することができる。コントローラ２０２は、入力信号２０４を受け取り、入力信号２０４をディジタル信号２０６に変換するように構成されたアナログ／ディジタル変換器２０３を含むことができる。コントローラ２００は、信号入力２０４（例えば、ＩＮＰＵＴ１）を受け取り、入力信号２０４をディジタル信号２０６に変換するように構成されたアナログ／ディジタル変換器２０３（例えば、Ａ／Ｄ１）を含むことができる。ある実施形態では、コントローラ２００は、追加のアナログ／ディジタル変換器２０８（例えば、「Ａ／Ｄ２」から「Ａ／ＤＮ」まで）を含むこともできる。追加のアナログ／ディジタル変換器２０８は、追加の入力信号２１０（例えば、「ＩＮＰＵＴ１」から「ＩＮＰＵＴＮ」まで）を受け取るように構成することができる。追加のアナログ／ディジタル変換器２０８は、追加の入力信号２１０をそれぞれのディジタル信号２１２を変換するように構成することができる。
[0068] コントローラ２００は、ロジックを使用してディジタル信号（１つまたは複数）２０６、２１２を処理して、出力信号２１７を生成するように構成されたプロセッサ２１６を含むことができる。プロセッサ２１６は、論理演算を実行することができる任意の適した種類の回路（例えば、集積回路）であってもよく、または含んでもよい。実例をあげると、ある実施形態では、プロセッサ２１６は、高度ＲＩＳＣマシン（ＡＲＭ：Advanced RISC Machines）プロセッサ・メモリ・デバイス（１つまたは複数）（例えば、「Ａｒｍｃｏｒｅ」プロセッサ）であってもよく、またはこれを含んでもよい。プロセッサ２１６は、任意の適した処理デバイスでよく（例えば、プロセッサ・コア、マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡ、コントローラ、マイクロコントローラ等）を含み、１つのプロセッサまたは動作可能に接続された複数のプロセッサとすることもできる。プロセッサ２１６は、メモリ・エレメント（１つまたは複数）を含んでも、または結合されてもよい。メモリ・エレメントには、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、フラッシュ・メモリ・デバイス、磁気ディスク等のような１つ以上の非一時的コンピュータ読み取り可能記憶媒体、およびこれらの組み合わせが含まれる。メモリは、データおよび命令を格納することができる。命令は、コンピューティング・デバイスに、図３を参照して以下で説明する方法３００の１つ以上の態様というような、種々の動作を実行させるために、プロセッサによって実行される。プロセッサ２１６は、開ループ制御または閉ループ制御のような、あらゆる適した形式のロジックを採用するように構成することができる。開ループ制御の例には、比例、比例－積分（ＰＩ）、または比例－積分－微分（ＰＩＤ）制御ループが含まれる。プロセッサ２１６は、ブール・ロジック、ファジ・ロジック、および／また
は機械学習技法もしくはモデルを実装することができる。
[0069] コントローラ２００は、出力信号２１７を昇圧して昇圧出力信号２１９を生成するように構成されたチャージ・ポンプ２１８を含むことができる。チャージ・ポンプ２１８は、任意の適した種類の昇圧デバイス（例えば、ＤＣ／ＤＣ変換器）でよい。例えば、チャージ・ポンプ２１８は、昇圧出力信号を生成するために、交流電流の高速切り替えを採用してもよい。ある実施形態では、チャージ・ポンプ２１８は、インダクタがなくてもよい。通常、昇圧出力信号２１９が、チャージ・ポンプが受け取ったＤＣ電圧（例えば、プロセッサ２１６の出力信号２１７）と正に相関付けられるように、チャージ・ポンプ２１８は規制を受けないとしてよい。言い換えると、チャージ・ポンプ２１８は、線形利得によってまたは非減少関数にしたがってプロセッサ２１６の出力信号２１７を昇圧するように構成することができる。例えば、チャージ・ポンプ２１８は、２倍以上、または２以上の利得で、プロセッサ２１６の出力信号２１７を昇圧するように構成することができる（例えば、「二倍」チャージ・ポンプとして）。
[0070] コントローラ２００は、昇圧出力信号２１９、例えば、図１を参照して説明したように、電圧調整可能なキャパシタのバイアス電圧を調節するために、ＶＢＩＡＳを電圧調整可能なキャパシタに供給するように構成することができる。
[0071] 入力信号（１つまたは複数）２０４、２１０は、種々の異なる入力またはパラメータを含むことができる。例として、入力信号（１つまたは複数）２０４、２１０は、例えば、図１のフィードバック信号１０８に関して先に説明したように、電圧調整可能なキャパシタに伴う電圧、電流、容量、温度、および／または他の適したパラメータを示すことができる。
[0072] 他の例として、入力信号（１つまたは複数）２０４、２１０は、電圧調整可能なキャパシタを含む回路、それ以外では電圧調整可能なキャパシタに接続された回路または関連付けられた回路に伴う電圧、電流、容量、温度、および／または他の適したパラメータを示すこともできる。入力信号（１つまたは複数）２０４、２１０は、電圧調整可能なキャパシタに関連付けられた回路のコンポーネント（例えば、電圧調整可能なキャパシタ以外のもの）の温度を示すこともできる。実例をあげると、入力信号（１つまたは複数）２０４、２１０は、ヒート・シンクまたは他の温度に敏感な回路のコンポーネントの温度を示すこともできる。他の例として、入力信号（１つまたは複数）２０４、２１０は、回路の所望の出力電圧または電流を示すこともできる。
[0073] 電圧調整可能なキャパシタまたは他のコンポーネントの温度は、熱電対のような温度センサによって検出することができる。コントローラ２００は、温度センサからの検出温度を示す信号を受け取るように構成することができる。
[0074] コントローラ２００は、比較的低い電圧を有する１つ以上の入力信号に基づいて、比較的高い動作電圧を有することができる、電圧調整可能なキャパシタの容量に対する制御を行うことができる。例えば、コントローラ２００は、電圧調整可能なキャパシタのバイアス電圧を約０ボルトから少なくとも約５０ボルトに調節するように構成することができる。入力信号（１つまたは複数）は、約０ボルトから少なくとも約５ボルトまでの範囲に及ぶことができる。したがって、電圧調整可能なキャパシタのバイアス電圧の入力信号電圧に対する比率は、約１から約１０以上までの範囲に及ぶことができる。同様に、手動制御信号は、約０ボルトから少なくとも約３ボルトまでの範囲に及ぶことができる。したがって、電圧調整可能なキャパシタのバイアス電圧の手動制御信号に対する比率は、約１から約１６以上までの範囲に及ぶことができる。
[0075] 図３は、本開示の態様にしたがって、電圧調整可能なキャパシタを調整する方法３００のフローチャートを示す。図３は、図示および論述の目的で、特定の順序で実行されるステップを示す。尚、本明細書において説明する方法はいずれも、本開示の範囲から逸脱することなく、種々の方法で、その種々のステップを省略する、広げる、同時に実行する、並び替える、および／または変更できることは、本明細書において提示する開示を使用すれば、当業者には理解されよう。加えて、本開示の範囲から逸脱することなく、種々のステップ（図示せず）を実行することができる。加えて、方法３００については、図１および図２を参照して先に説明したシステム１００およびコントローラ２００を参照しながら、全体的に説明する。しかしながら、この方法３００の態様は、電圧調整可能なキャパシタを調整するのに適した任意の制御システムおよび／またはコントローラにも適用できることは、理解されてしかるべきである。
[0076] 方法３００は、（３０２）において、例えば、手動制御信号１０６、２０２を参照して先に説明したような少なくとも１つの入力信号、および／または図１および図２を参照して先に説明した他の入力信号１０９、２０４、２１０を受け取るステップを含むことができる。
[0077] 方法３００は、（３０４）において、入力信号（１つまたは複数）を少なくとも１つのディジタル信号に変換するステップを含むことができる。入力信号（１つまたは複数）は、例えば、図２を参照して先に説明したような１つ以上のアナログ／ディジタル変換器２０６、２１２を使用して、ディジタル信号（１つまたは複数）に変換することができる。
[0078] 方法３００は、（３０６）において、例えば、図１および図２の出力信号１１２、２１７を参照して先に説明したように、ロジックを使用してディジタル信号（１つまたは複数）を処理して、出力信号を生成するステップを含むことができる。
[0079] 方法３００は、（３０８）において、例えば、図２のチャージ・ポンプ２１８を参照して先に説明したように、チャージ・ポンプを使用して出力信号（１つまたは複数）を昇圧して、昇圧出力信号を生成するステップを含むことができる。
[0080] 方法３００は、（３１０）において、例えば、図１および図２を参照して先に説明したように、昇圧出力信号を電圧調整可能なキャパシタに供給して、電圧調整可能なキャパシタのバイアス電圧を調節するステップを含むことができる。
ＩＩ．調整可能な積層キャパシタの実施形態例
[0081] 図４は、正規化したバイアス電圧変化の範囲にわたって達成することができる容量変化をグラフ形式で示す。具体的には、横軸は、０％から１５０％までというように、デバイスの定格電圧の百分率として、正規化したバイアス電圧を表す。図示のように、デバイスの有効容量の対応する変化を、バイアスが全くないときの容量値からの変化の百分率として、縦軸に表す。このような図４のグラフによって示すように、正規化したバイアス電圧量が１５０％増大すると、図示のように比較的直線状の曲線に沿って、バイアスがないときの容量値の８０％減少に向かって接近する。このように、本明細書において開示する主題による電圧調整可能なキャパシタ・デバイスは、使用条件の範囲にわたって効率を最大化するのに役立つ。
[0082] これより図５Ａから図５Ｄまでを参照しながら、本開示にしたがって形成することができるキャパシタ１０の一特定実施形態について、これより更に詳しく説明する。図示のように、キャパシタ１０は複数の誘電体層１２を内蔵する。誘電体層１２は、別々の２組のアクティブ電極１４および２０と、別々の２組のバイアス電極２２および２６と
に関係付けて、交互に積層されている。このキャパシタは、矩形状本体のような、六面体でもよい。図示する実施形態では、第１アクティブ端子１６が第１アクティブ電極１４に電気的に接続され、第２アクティブ端子１８が第２アクティブ電極２０に電気的に接続されている。第１バイアス電極２２は、キャパシタ１０の側面まで達する延長部材２４（例えば、タブ）を介して、第１ＤＣバイアス（＋）端子３０と電気的に接続されている。同様に、第２バイアス電極２６は、延長部材２８を介して、第２ＤＣバイアス（－）端子３２と電気的に接続されている。したがって、結果的に得られるキャパシタ１０は、４つの別々の端子を内蔵する。ある実施形態では、アクティブ端子１６、１８は、キャパシタ１０のそれぞれの端部を包み込み、回路におけるキャパシタ１０を電気的に接続するために、もっと大きな端子１６、１８を設けることもできる。ＤＣバイアス端子３０、３２は、キャパシタ１０の側面全体に延びないストリップとして構成されてもよい。他の実施形態では、しかしながら、ＤＣバイアス端子３０、３２は、代わりに、キャパシタ１０の側面を包み込んでもよく、アクティブ端子１６、１８は、キャパシタの端部全体に沿って延びないストリップとして構成されてもよい。
[0083] 図６Ａおよび図６Ｂは、それぞれ、先の図５Ａから図５Ｄまでの例示的な実施形態の分路構成および直列構成を表す図である。図示のように、接地３４もバイアス入力に関係付けて設けられ、分路構成について示す。
[0084] 先に論じた実施形態では、交互する各電極が反対側の端子に接続するように、アクティブ電極が積層されている。特定実施形態では、「カスケード」構成の使用によって、交互する層を同じ端子に接続することもできる。「カスケード」構成では、各組のアクティブ電極が、積層状ではなく、横方向に離間される。このようなカスケード状キャパシタ４９の一実施形態を図７Ａから図７Ｃに示す。図示のように、キャパシタ４９は、２組の別々のアクティブ電極３６および４０、ならびに２組の別々のバイアス電極４６および５０に関係付けて配列された、複数の誘電体層４４を含む。図示する実施形態では、この実例では、第１アクティブ端子３８が第１アクティブ電極３６と電気的に接続され、第２アクティブ端子４２が第２アクティブ電極４０に電気的に接続されている。第１バイアス電極４６は、キャパシタ４９の側面まで達する延長部材４８を介して、第１ＤＣバイアス（－）端子５４と電気的に接続されている。同様に、第２バイアス電極５０は、延長部材５２を介して、第２ＤＣバイアス（＋）端子５６と電気的に接続されている。図７Ｄおよび図７Ｅは、それぞれ、先の図７Ａから図７Ｃの例示的な実施形態の分路構成および直列構成を表す図である。図示のように、バイアス入力に関係付けて接地５８も設けられ、分路構成について示す。
[0085] 図８Ａから図８Ｃは、本開示にしたがって、部分的カスケード構成に形成することができるキャパシタ５９の他の実施形態を示す。キャパシタ５９を「部分的カスケード状」と見なすのは、アクティブ容量領域全体の内、部分的領域６０だけがバイアスされるからである（図８Ａ参照）。図示のように、バイアスされた浮遊電極を追加すると、外部電圧の印加によって、他の要因および構造(features)によって決定されるように、総容量の誘電体特性を変化させることが可能になる。このような図に示すように、誘電体層６２は、第１および第２組のアクティブ電極６４および６６、第１および第２組のバイアス電極６８および７２、ならびに複数の浮遊電極７６に対して交互に積層されればよい。第１アクティブ電極６４は第１アクティブ端子７８と電気的に接続され、一方第２アクティブ電極６６は第２アクティブ端子８０と電気的に接続されている。第１バイアス電極６８は、キャパシタ５９の側面まで達する延長部材７０を介して、第１ＤＣバイアス（＋）端子８２と電気的に接続されている。同様に、第２バイアス電極７２は、延長部材７４を介して、第２ＤＣバイアス（－）端子８４と電気的に接続されている。尚、図８Ａに示す電極層の数は、一例に過ぎないことは理解されてしかるべきである。
[0086] 本明細書において説明するコントローラおよび／またはシステムによって調整することができるキャパシタの更に他の実施形態を図１１Ａおよび図１１Ｂに示す。この実施形態では、第１および第２組のアクティブ電極１０１４、１０２０が、それぞれ、第１および第２組のバイアス電極１０２２、１０２６と、それぞれ、比率１：１のパターンで交互に積層される。図１１Ｂを参照すると、ある実施形態では、バイアス電極１０２２、１０２６のリード１０２４、１０２８を、突出するタブのように構成することができる。リード１０２４、１０２８は、図２Ｄに示したような完成した形態において、ＤＣバイアス端子３０、３２に接触することができる。尚、図１１Ａおよび図１１Ｂに示す電極層の数は一例に過ぎないことは理解されてしかるべきである。
[0087] 本明細書において開示するコントローラおよび／またはシステムによって調整することができるキャパシタの他の実施形態を、図１１Ｃおよび図１１Ｄに示す。この実施形態では、アクティブ電極１０１４、１０２０は、突出するタブのように構成することができるそれぞれのリード１０２５および１０２７を含むことができる。リード１０２５、１０２７は、図１１Ｄに示す、それぞれのアクティブ端子１６、１８と電気的に接続することができる。これは、キャパシタの層のエッジ間、特に層の角において、積層を改良することができ、その結果一層堅牢なキャパシタを得ることができる。加えて、この構成は、製造中における剥離問題の発生を減らすこともできる。
[0088] 加えて、タブ１０２４、１０２５、１０２６、１０２７のそれぞれの幅は、それぞれの電極１０１４、１０２０、１０２２、１０２６に対する電気的接触が増える（例えば、抵抗が減る）利点が得られるように選択することができる。加えて、タブ１０２４、１０２８の幅、およびＤＣバイアス電極１０２２、１０２６に関連付けられた端子３０、３２の幅は、バイアス電極端子３０、３２と信号電極端子１６、１８との間の接触を回避するように選択することもできる。例えば、ある実施形態では、タブ１０２４、１０２５、１０２６、１０２７は、キャパシタのエッジの１０％以上、ある実施形態では３０％以上、そしてある実施形態では６０％以上に沿って延びてもよい。尚、図１１Ａから図１１Ｄに示す電極層の数は一例に過ぎないことは理解されてしかるべきである。
[0089] 以上で論じた実施形態では、総じて、「対称」構成の電極を採用し、第１アクティブ電極と第２アクティブ電極との間の距離（または誘電体の厚さ）が、第１バイアス電極と第２バイアス電極との間の距離とほぼ同じである。特定実施形態では、しかしながら、「非対称」構成を得るために、この厚さを変化させることが望ましい場合もある。例えば、第１および第２アクティブ電極間の距離は、第１および第２バイアス電極間の距離よりも短くしてもよい。更に他の実施形態では、第１および第２アクティブ電極間の距離は、第１および第２バイアス電極間の距離よりも大きくてもよい。とりわけ、これは所与のレベルの印加ＤＣバイアスに対して形成されるＤＣ電界を増加させることができ、所与のＤＣバイアス電圧に対する調整可能性のレベルを上げることになる。また、このような配列は、相対的に控えめなＤＣ電圧に対して相対的に大きな調整可能性を可能にし、更に控えめな調整可能性（潜在的に損失が少なくおよび温度／周波数可変性が低い）を有する材料の使用を可能にする場合もある。このような非対称構成は種々の方法で達成することができるが、通例、アクティブ電極の各対間に追加の「浮遊」バイアス電極を使用することが望ましい。図１０を参照して実例をあげると、このような非対称キャパシタの一実施形態が示されており、それぞれ、第１および第２アクティブ電極１０１４および１０２０を、それぞれ、第１および第２バイアス電極１０２２および１０２６と共に内蔵する。
[0090] 図１２Ａは、各１１番目の電極が、バイアス電極ではなく、アクティブ電極である（比率１１：１の設計）非対称キャパシタの他の実施形態を示す。この場合、このようなそれぞれのアクティブ電極（例えば、ＡＣ電極）の各々は、逆極性を有する１対のＤＣバイアス電極によって挟む(bound)ことができる。つまり、各ＡＣ電極を横切るバイア
ス電界(biasing field)を生成することができる。このような構成は、ＡＣ信号とＤＣバ
イアス電圧の両極性との間に、そしてその逆に、容量性結合を形成することができる。各ＡＣ電極２１４、２２０は、逆極性を有する１対のバイアス電極２２２、２２６の間に配置されればよい。第１組のバイアス電極２２２は、全て同じ極性を有することができ、第２組のバイアス電極２２６（破線で示す）は、全て、第１組のバイアス電極２２２とは逆極性をそれぞれ有することができる。この構成は、各ＡＣ電極２１４、２２０と両ＤＣバイアス極性との間に容量性結合を形成することができる。
[0091] 図１２Ｂは、本明細書において開示する主題によるバイアス積層キャパシタの比率１１：１の「遮蔽」非対称設計の例示的な実施形態の断面図を示す。これは、各ＡＣ電極３１４、３２０が、同じ極性を有する１対のＤＣ電極（３２２または３２６）によって挟まれていることを除いて、図８に示す例と同様である。１組のバイアス電極３２２は全て同じ極性を有することができ、他の１組のバイアス電極３２６（破線で示す）は全て逆の極性を有することができる。２つのＤＣ電極（３２２または３２６）間にあり同じ極性を有する材料には、調整できないものもあるが、この材料は潜在的にＡＣ信号に対する遮蔽を設けることができ、付随するノイズを低減する。また、このような構成は、第１組のＡＣ電極３１４の各々と１つのＤＣバイアス極性との間にのみ結合を形成することもできる。同様に、このような構成は、第２組のＡＣ電極３２０と逆のＤＣバイアス極性との間にのみ容量性結合を形成することもできる。尚、図８および図９に示す電極層の数は一例に過ぎないことは理解されてしかるべきである。
[0092] 図１３Ａは、本明細書において開示する主題の態様による部分的に調整可能な積層キャパシタ４００の例示的な実施形態の断面図を示す。部分的に調整可能な積層キャパシタ４００は、第１アクティブ端子４０４と電気的に接続された第１組のＡＣ電極４０２と、第２アクティブ端子４０８と電気的に接続された第２組のＡＣ電極４０６とを含むことができる。また、部分的に調整可能な積層キャパシタ４００は、先に詳細に論じたように可変誘電体領域４１２の誘電定数を変化させるように、１つ以上の可変誘電体領域４１２の両端間にＤＣバイアス電圧を印加するように構成されたＤＣバイアス電極４１０も含むことができる。また、部分的に調整可能な積層キャパシタ４００は、ＤＣバイアス電圧の印加によって調整することができない調整不可能領域４１４も含むことができる。例えば、ある実施形態では、調整不可能領域４１４は、ＤＣバイアス電極４１０を全く含まなくてもよい。あるいは、他の実施形態では、調整不可能領域４１４は、調整不可能領域４１４内にはＤＣバイアス電圧が印加されないように、いずれの端子とも接続されていない電極を内蔵してもよい。このように、ある実施形態では、調整不可能セクション４０２における誘電体材料の容量は、ＤＣバイアス電極４１０の両端間に印加されるＤＣバイアス電圧による影響を受けないようにすることができる。
[0093] 図１３Ｂは、図１３Ａに示した部分的に調整可能な積層キャパシタの模式図である。この実施形態では、調整不可能領域４１４は、１つ以上の可変誘電体領域４１２と並列に接続されている。ＤＣバイアス端子の両端間にＤＣバイアス電圧を印加すると、調整可能領域（１つまたは複数）４１２の容量を変化させることができるが、調整不可能領域４１４の容量を変化させることはできない。この結果、部分的に調整可能な積層キャパシタは、等価な完全調整可能な積層キャパシタよりも狭い容量値の範囲にわたって調整可能になる。その結果、印加したＤＣバイアス電圧の単位当たりの変化に対する容量変化は、等価な完全調整可能な積層キャパシタよりも少なくすることができる。つまり、部分的に調整可能な積層キャパシタは、調整分解能または正確度を高めることができる。
[0094] ある実施形態では、アクティブおよびＤＣバイアス端子は、キャパシタの軸を中心として対称的に配置される。例えば、一実施形態では、キャパシタは、長手方向に離間された、対向する第１および第２終端領域と、横方向に離間された対向する第１および
側面領域とを含むことができる。特定実施形態では、アクティブ端子は、キャパシタのそれぞれの終端領域に配置することができ、一方ＤＣバイアス端子はキャパシタのそれぞれの側面領域に配置することができる。対称的に配置したとき、アクティブ端子および／またはＤＣバイアス端子は、キャパシタの幾何学的中心を貫通する長手方向および横方向軸から等距離に離間されるとして差し支えない。図１５Ａを参照すると、例えば、キャパシタ１０００の一実施形態が示されており、互いに垂直であり、幾何学的中心「Ｃ」を貫通する長手方向軸「ｘ」および横方向軸「ｙ」を含む。この特定実施形態では、キャパシタ１０００は、第１および第２アクティブ端子１１００および１１２０を含み、それぞれ、キャパシタ１０００の終端領域に配置され、軸「ｘ」および「ｙ」双方を中心として位置付けられている。同様に、キャパシタ１０００は、第１および第２バイアス端子１１４０および１１６０も含み、これらはキャパシタ１０００の側面領域に配置され、軸「ｘ」および「ｙ」双方を中心として位置付けられている。
[0095] 特定実施形態では、２つ以上の端子をキャパシタの同じ側に配置することが望ましい場合もある。図１５Ｂにおいて実例をあげると、キャパシタ２０００の一実施形態が示されおり、同じ側面領域に配置された第１アクティブ端子２１００および第２アクティブ端子２１４０を含む。また、キャパシタ２０００は、アクティブ端子とは対向する他方の側面領域に双方とも配置された、第１バイアス端子２１６０および第２バイアス端子２１２０も含む。側面領域のみに配置されているが、アクティブ端子２１００および２１４０は、双方とも軸「ｘ」および「ｙ」から等距離に位置付けられていることから、対称的に配列されていることに変わりはないと言うことができる。同様に、バイアス端子２１６０および２１２０も、軸「ｘ」および「ｙ」から等距離に配置されている。以上で引用した実施形態では、第１アクティブ端子および第１バイアス端子は、それぞれの第２アクティブ端子および第２バイアス端子と対向して位置付けられている。勿論、これは必須では全くない。図１５Ｃにおいて実例をあげると、キャパシタ３０００が示され、第１および第２アクティブ電極端子３１００および３１６０を含み、それぞれ、オフセット構成で、対向する側面領域に配置されている。しかしながら、第１アクティブ端子３１００および第２アクティブ端子３１６０は、双方共軸「ｘ」および「ｙ」から等距離に位置付けられていることから、対称的に配置されていることに変わりはない。同様に、キャパシタ３０００は、第１および第２バイアス端子３１２０および３１４０も含み、対向する側面領域に、オフセット構成で、軸「ｘ」および「ｙ」から等距離に配置されている。他の実施形態では、端子、例えば、バイアス端子および／またはアクティブ電極端子は、先に説明した「ｘ」および「ｙ」軸を中心として、対称的に構成することができる。
[0096] 本明細書において開示する主題は、同時に、電圧調整デバイスの改良に関連する方法および／または対応する方法も包含し、例えば、このようなデバイスの生産、および関連する回路と組み合わせたそれらの使用も含む。更に他の例として、図９は、チップ製造自動プロセス（ＣＭＡＰ：chip manufacturing automated process）８６を表す。このプロセス８６は、本明細書において共に開示される、デバイス製造の例示的な実施形態と併せて使用することができる。図示のように、プロセス８６は、複数の連続ステージを含むことができ、ある実例では、代表的に示すように、３つのオーブンと、その間に入るセラミック・ステーション、あるいはスクリーン・ヘッドまたはエレベータおよびコンベア構造の使用というような、他のステップ／ファセットとを伴う。尚、連続ステップの正確な設置(provision)は、本明細書で開示した例示的なデバイスの実施形態（またはその
変更）の内どれを生産するかによって異なることは、当業者には理解されよう。また、図示する個々のステップは、示されるステップの種類を表すことを意図するに過ぎず、示されるステップの一般的な性質を超えて必要とされる他の態様の使用を指定するのではない。例えば、スクリーン・ヘッド・ステップは、ステンレス鋼製のスクリーンを、電極層のスクリーン・ペースティング(screen pasting)のための電極ペーストと共に使用することを伴う場合もあり、またはこのようなステップのための他の技術を実施してもよい。例え
ば、従来と変わらない交互積層(stacking and laminating)のステップ（テープによる）
を実施しても良い。いずれのプロセス（または他のもの）でも、本明細書において開示する主題の所与の用途に選択された特定の構造(design)を生産するために、選択されたステップを実施できることは、当業者には認められよう。
[0097] 図１６Ａから図１６Ｃまでを参照すると、個々のキャパシタ１０を「水平スタック」構成に配列することによって、調整可能な積層キャパシタ・アレイ４０００を形成することができる。個々のキャパシタは、例えば、図２および図７を参照して説明したように構成することができる。積層された(stacked)キャパシタ・アレイ４０００は、１つ
のキャパシタ１０と比較して、容量の増大およびＥＳＲの低減をもたらすことができる。加えて、積層されたキャパシタ・アレイ４００は、容易な製造および、例えば、印刷回路ボード上への実装も可能にすることができる。加えて、積層されたキャパシタ・アレイ４００は、機械的安定性の向上および熱消散の改良ももたらすことができる。
[0098] ある実施形態では、キャパシタ・アレイ４０００のキャパシタ１０を並列に接続することができる。例えば、第１リード・フレーム４００２は各第１アクティブ端子１６に接続することができ、第２リード・フレーム４００４は、各第２アクティブ端子１８に接続することができる。第１単線リード４００６は各第１ＤＣバイアス端子３０に接続することができ、第２単線リード４００８は各第２ＤＣバイアス端子３２に接続することができる。ある実施形態では、ＤＣバイアス端子３０、３２は、図１６Ｂおよび図１６Ｃに示すように、キャパシタの側面を包み込んでもよい。この構成は、ＤＣバイアス端子３０、３２と、各バイアス端子３０、３２が接続されたそれぞれのバイアス電極との間における機械的および／または電気的接続を改良することができる。加えて、このような構成は、隣接するキャパシタ１０の種々の第１ＤＣバイアス端子３０および種々の第２ＤＣバイス端子３２との間における電気的接続も改良することができる。これによって一層弾力性のある(resilient)アレイ４０００を提供することができる。
[0099] 他の実施形態では、ＤＣバイアス端子３０、３２は、図１６Ａに示すように、キャパシタ１０の側面のみに設けられてもよい。このような構成では、キャパシタ１０をアレイ４０００において一層密接に配列することができ、例えば、更に小型化したアレイ４０００を得ることができる。
[0100] ＤＣバイアス電圧を第１および第２単線リード４００６、４００８の両端間に印加することによって、アレイ４０００内にあるキャパシタ１０の各々にＤＣバイアス電圧を印加することができる。明確化のために、単線リード４００６、４００８を図１６Ａおよび図１６Ｂから省略した。第１および第２リード・フレーム４００２、４００４の各々は、回路、例えば、印刷回路ボードへの接続のために、キャパシタ・アレイ４０００から延びる複数のリード４０１０を含むことができる。ある実施形態では、リード４０１０は、図１６Ａに示すように、直線状であってもよく、他の実施形態では、リード４０１０は、図１６Ｂに示すように、「Ｊ」字型に外側に湾曲してもよい。更に他の実施形態では、リード４０１０は、内側に湾曲してもよく、または実装に適した任意の他の構成を有してもよい。
[0101] 調整可能な積層キャパシタ・アレイ４０００は、長手方向４０１４の長さ４０１２、幅方向４０１８の幅４０１６、および高さ方向４０２２の高さ４０２０を有することができる。各キャパシタ１０は、複数の調整可能な積層キャパシタ１０の各々の厚さが、アレイ４０００の長さ方向４０１４に延びるように、「水平積層」構成に配列されるとよい。図１６Ａおよび図１６Ｂに示すように、アレイ４０００の高さ４０２０は、アレイ４０００と、アレイ４０００が実装される表面（点線で示す）との間にギャップ距離４０２１を含んでもよい。ギャップ距離４０２１は、アレイ４００の底面（端子３２を含む）
と、アレイ４０００が実装される表面との間で測定すればよい。リード・フレーム４００２、４００４は、この表面の上方でアレイ４０００を支持することができる。ギャップ距離４０２１は、アレイ４０００を表面から熱的に分離し、アレイ４０００を表面における歪みから機械的に断ち切るのを助けることができる。
[0102] 図１７Ａから図１７Ｃまでを参照すると、調整可能な積層キャパシタ１０および調整不可能なキャパシタ５００２、即ち、調整機能を有していないキャパシタの双方を「水平積層」構成に配列することによって、部分的に調整可能な積層キャパシタ・アレイ５０００を形成することができる。図１６Ａから図１６Ｃまでに示した実施形態と同様、部分的に調整可能な積層キャパシタ・アレイ５０００は、調整可能な積層キャパシタ１０の各第１アクティブ端子１６に接続する第１リード・フレーム４００２と、調整可能な積層キャパシタ１０の各第２アクティブ端子１９に接続する第２リード・フレーム４００４とを含むことができる。加えて、第１単線リード４００６が調整可能な積層キャパシタ１０の各第１ＤＣバイス端子３０に接続することができ、第２単線リード４００８が調整可能な積層キャパシタ１０の各第２ＤＣバイアス端子３２に接続することができる。明確化のため、単線リード４００６、４００８を図１７Ａおよび図１７Ｂから省略した。図１６Ａから図１６Ｃを参照して説明したアレイ４０００と同様、部分的に調整可能なアレイ５０００の調整可能なキャパシタ１０は、図１７Ｂおよび図１７Ｃに示すように、キャパシタ１０の側面を包み込むＤＣバイアス端子３０、３２を含むことができる。他の実施形態では、ＤＣバイアス端子３０、３２は、例えば、図１７Ａに示すように、調整可能なキャパシタの側面のみに配置することもできる。
[0103] 部分的に調整可能な積層キャパシタ・アレイ５０００は、図１３Ａおよび図１３Ｂを参照して先に説明した部分的に調整可能な積層キャパシタ４００と同様に、調整分解能または精度を高めることができる。調整不可能なキャパシタ５００２は、単線リード４００６、４００８を使用してアレイのＤＣバイアス電極３０、３２の両端間に最大ＤＣバイアス電圧が印加されるときに、アレイ５０００の最小容量を増加させることができる。
[0104] 図１８Ａから図１８Ｃを参照すると、ある実施形態では、底面終端アレイ(bottom-terminated array)６０００を形成することができる。これは、アレイ６０００の底
面に沿って配列された第１および第２ＤＣバイアス端子３０、３２を有する。例えば、各キャパシタ１０は、同じ側に沿って配列された、それぞれの第１および第２ＤＣバイアス端子３０、３２を有することができる。他の実施形態では、ＤＣバイアス端子３０、３２は、双方共、アレイ４０００の上面に沿って配置されてもよい。ＤＣバイアス端子３０、３２は、しかしながら、任意の適した構成を有することができる。
[0105] 図１８Ａから図１８Ｃまでに示す構成は、例えば、実装が一層容易になる、機械的耐久性が向上する等を含む、利点を提供することができる。実例をあげると、ＤＣバイアス端子３０、３２は、アレイ４００が実装されている表面、例えば、印刷回路ボード上にあるそれぞれの端子との接続を一層容易にすることができる。ある実施形態では、単線リード４００６、４００８は、それぞれのＤＣバイアス端子３０、３２を実装面上にあるそれぞれの端子と接続することができる。他の実施形態では、しかしながら、単線リード４００６、４００８を使用せずに、例えば、はんだ付けによって、ＤＣバイアス端子を実装面上にあるそれぞれの端子と直接接続することもできる。
[0106] 加えて、先に説明した底面終端構成は、図１７Ａから図１７Ｃを参照して説明した実施形態と同様に、部分調整キャパシタ・アレイを形成するために採用することもできる。例えば、ある実施形態では、図１７Ａから図１７Ｃまでを参照して先に説明した部分的に調整可能なアレイ５０００と同様に、底面終端調整可能なキャパシタ１０の組み合
わせを、調整不可能なキャパシタ５００２と並列に接続してもよい。
[0107] 他の実施形態では、例えば、図１６Ａから図１６Ｃまでに示すように、対向する両側面に配列されたＤＣバイアス端子３０、３２を有する第１組の調整可能なキャパシタ１０は、例えば、図１８Ａから図１８Ｃに示すように、同じ側面（例えば、底面）上に配列されたＤＣバイアス端子３０、３２を有する第２組の調整可能なキャパシタ１０と共に、アレイを形成するために使用することができる。このような構成は、第１ＤＣバイアス電圧を第１組の調整可能なキャパシタ１０に印加し、第１ＤＣバイアス電圧とは異なる第２バイアス電圧を第２組の調整可能なキャパシタ１０に印加することを可能にすることができる。これは、２つの異なるＤＣバイアス電圧に基づいて調整することができる調整可能なアレイ４０００を提供することができる。更に他の実施形態では、底面上に配列されたＤＣバイアス端子３０、３２を有する第１組の調整可能なキャパシタ１０を、例えば、上面上に配列されたＤＣバイアス端子３０、３２を有する第２組の調整可能なキャパシタ１０を有するアレイ内に接続することができる。また、この構成は、第１ＤＣバイス電圧を第１組の調整可能なキャパシタ１０に印加し、第１ＤＣバイアス電圧とは異なる第２ＤＣバイアス電圧を第２組の調整可能なキャパシタ１０に印加することを可能にすることができる。これは、２つの異なるＤＣバイアス電圧に基づいて調整することができる調整可能なアレイ４０００を提供することができる。
[0108] 尚、本明細書において説明および図示した種々の構成を有する調整可能なキャパシタの更に他の組み合わせも、具体的に本明細書において説明したものを超える追加のアレイを形成することができることは、当業者であれば理解されよう。同様に、本明細書において説明および図示したような構成を有する調整可能および調整不可能なキャパシタの更に他の組み合わせも可能である。
[0109] 図１９を参照すると、ある実施形態では、キャパシタ・アレイ４０００は垂直スタック構成を有することができる。垂直スタック・キャパシタ・アレイ４０００は、同様に、第１アクティブ端子１６の一部または全部と接続された第１リード・フレーム４００２を有することができ、第２リード・フレーム４００４は、第２アクティブ端子１８の一部または全部と接続することができる。第１単線リード４００６は、一部または全部の第１ＤＣバイアス端子３０に接続することができ、第２単線リード４００８は第２ＤＣバイアス端子３２の一部または全部に接続することができる。このように、垂直スタック・キャパシタ・アレイ４０００は、ある実施形態では完全に調整可能なキャパシタ・アレイとして、そして他の実施形態では部分的に調整可能なキャパシタ・アレイとして構成することができる。ある実施形態では、例えば、図１８Ａから図１８Ｃに示す底面終端調整可能アレイを参照して先に説明したキャパシタ１０のように構成された調整可能なキャパシタ１０を使用して、バイアス端子３０、３２双方を同じ側に有する垂直スタック・アレイを形成することができる。同様に、異なる調整可能および／または調整不可能なキャパシタの組み合わせを、水平スタック・アレイ４０００、５０００を参照して先に説明したように、垂直スタック・アレイ４０００に組み込むこともできる。
[0110] 図１２から図１４を参照して先に説明した水平スタック構成は、多数のキャパシタを含むキャパシタ・アレイの機械的安定性を改善することができる。例えば、５つよりも多いキャパシタを含むアレイでは、垂直スタック・アレイの高さが、例えば、印刷回路ボードの表面に実装するには非実用的になる場合がある。加えて、このようなアレイの高さが、アレイを機械的に不安定にするおそれもある。しかしながら、少数のキャパシタ、例えば、５つ以下のキャパシタを有するアレイでは、垂直スタック・アレイは、フットプリントを狭くし、低い外形(lower profile)にすることができる。
ＩＩＩ．用途
[0111] 本明細書において説明したように電圧調整可能なキャパシタを調整するコントローラおよび／またはシステムは、例えば、電力変換回路を含む、多種多様な用途に採用することができる。高容量および電圧において調整可能であることから、回路の性能の最適化に対処することができる。更に他の用途には、負荷点フィルタ回路(point-of-load filter circuit)および種々の負荷回路におけるスムージング・キャパシタを含むことができる。他の適した用途には、実例をあげると、導波路、ＲＦ用途（例えば、遅延線）、アンテナ構造、マッチング・ネットワーク、共振回路、およびその他の用途を含むことができる。
検査方法
容量
[0112] Ｋｅｉｔｈｌｅｙ３３３０ Ｐｒｅｃｉｓｉｏｎ ＬＣＺメータを使用し、ＤＣバイアスを０．０ボルト、１．１ボルト、または２．１ボルト（１ボルト二乗平均平方根正弦波信号）として、ＭＩＬ－ＳＴＤ－２０２法３０５にしたがって、容量を測定することができる。動作周波数は１ｋＨｚであり、温度は約２５°Ｃである。相対湿度は２５％または８５％でよい。
等価直列抵抗（ＥＳＲ）
[0113] Ｋｅｉｔｈｌｅｙ２４００、２６０２、または３３３０Ｐｒｅｃｉｓｉｏｎ ＬＣＺメータを使用し、ＤＣバイスを０．０ボルト、１．１ボルト、または２．１ボルト（０．５ボルト・ピーク・ピーク正弦波信号）、動作周波数を１０ＫＨｚ、５０ＫＨｚ、または１００ＫＨｚとして、等価直列抵抗を測定することができる。種々の温度および相対湿度レベルを検査することができる。例えば、温度は２３°Ｃ、８０°Ｃ、または１０５°Ｃでもよく、相対湿度は２５％または８５％でもよい。
キャパシタ・アレイの例
[0114] キャパシタ・アレイを調整するために、前述のコントローラおよび／またはシステムを使用することができる。本開示の態様による調整可能な積層キャパシタ・アレイの例を表１に示す。

[0115] 表１に列挙した初期容量は、ＤＣバイアス電圧を印加しないアレイの容量としてよい。アレイは、初期容量の約１０％から約９５％まで調整可能であるとしてよい。
[0116] 当業者であれば、本発明の主旨および範囲から逸脱することなく、本発明のこれらおよびその他の変更ならびに変形を実施することができよう。加えて、種々の実施形態の態様は、全体的または部分的のいずれでも、相互交換できることも理解されてしかるべきである。更に、以上の説明は一例に過ぎず、添付した特許請求の範囲における記載を超えて本発明を限定することは意図していないことは、当業者には認められよう。

Claims (29)

  1. 電圧調整可能なキャパシタを調整するコントローラであって、
    少なくとも１つの入力信号を受け取り、前記少なくとも１つの入力信号を少なくとも１つのディジタル信号に変換するように構成された少なくとも１つのアナログ／ディジタル変換器と、
    ロジックを使用して前記少なくとも１つのディジタル信号を処理し、出力信号を生成するように構成されたプロセッサと、
    前記出力信号を昇圧し、昇圧出力信号を生成するように構成されたチャージ・ポンプと、
    を備え、
    前記電圧調整可能なキャパシタのバイアス電圧を調節するために、前記昇圧出力信号を前記電圧調整可能なキャパシタに供給するように構成される、コントローラ。
  2. 請求項１記載のコントローラにおいて、約０ボルトから少なくとも約５０ボルトまで前記バイアス電圧を調節するように構成される、コントローラ。
  3. 請求項１記載のコントローラにおいて、前記昇圧出力信号が、前記電圧調整可能なキャパシタの容量を調節する、コントローラ。
  4. 請求項１記載のコントローラにおいて、前記少なくとも１つの入力信号が、電圧、電流、または容量の内少なくとも１つを示す、コントローラ。
  5. 請求項１記載のコントローラにおいて、前記少なくとも１つの入力信号が、前記電圧調整可能なキャパシタに伴う容量を示す、コントローラ。
  6. 請求項１記載のコントローラにおいて、前記少なくとも１つの入力信号が、温度を示す、コントローラ。
  7. 請求項１記載のコントローラにおいて、前記少なくとも１つの入力信号が、約０ボルトから少なくとも約５ボルトまでの範囲に及ぶ、コントローラ。
  8. 請求項１記載のコントローラにおいて、少なくとも１つの入力信号が、少なくとも２つの入力信号を含む、コントローラ。
  9. 請求項１記載のコントローラにおいて、少なくとも１つの入力信号が、前記電圧調整可能なキャパシタに伴う所望の容量または所望の電圧の内少なくとも１つを示す手動制御信号を含む、コントローラ。
  10. 請求項９記載のコントローラにおいて、前記手動制御信号が、約０ボルトから少なくとも約３ボルトまでの範囲に及ぶ、コントローラ。
  11. 電圧調整可能なキャパシタを調整するシステムであって、
    チャージ・ポンプを含む１つ以上の制御デバイスと、
    複数のアクティブ電極と、複数のバイアス電極と、前記複数のアクティブ電極とバイアス電極との間に配置された複数の誘電体層とを含む電圧調整可能なキャパシタであって、前記誘電体層の少なくとも一部が、印加電圧の印加時に可変誘電定数を呈する調整可能な誘電体材料を含有する、電圧調整可能なキャパシタと、
    を備え、
    前記１つ以上の制御デバイスが、
    少なくとも１つの入力信号を受け取り、
    ロジックを使用して前記少なくとも１つの入力信号を処理して、出力信号を生成し、
    前記チャージ・ポンプを使用して、前記出力信号を昇圧し、
    前記複数のバイアス電極の両端間に印加されるバイアス電圧を調節するために、前記昇圧出力信号を前記電圧調整可能なキャパシタに供給する
    ように構成される、システム。
  12. 請求項１１記載のシステムにおいて、前記１つ以上の制御デバイスが、前記バイアス電圧を約０ボルトから少なくとも約５０ボルトまで調節するように、前記出力信号を供給するように構成される、システム。
  13. 請求項１１記載のシステムにおいて、前記昇圧出力信号が、前記電圧調整可能なキャパシタの容量を調節する、システム。
  14. 請求項１１記載のシステムにおいて、前記少なくとも１つの入力信号が、電圧、電流、または容量の内少なくとも１つを示す、システム。
  15. 請求項１１記載のシステムにおいて、前記少なくとも１つの入力信号が、前記電圧調整可能なキャパシタに伴う容量を示す、システム。
  16. 請求項１１記載のシステムにおいて、前記少なくとも１つの入力信号が、温度を示す、システム。
  17. 請求項１１記載のシステムにおいて、前記少なくとも１つの入力信号が、少なくとも２つの入力信号を含む、システム。
  18. 請求項１１記載のシステムにおいて、前記少なくとも１つの入力信号が、前記電圧調整可能なキャパシタに伴う所望の容量または所望の電圧の内少なくとも１つを示す手動制御信号を含む、システム。
  19. 請求項１８記載のシステムにおいて、前記手動制御信号が、約０ボルトから少なくとも約３ボルトまでの範囲に及ぶ、システム。
  20. 請求項１１記載のシステムにおいて、前記１つ以上の制御デバイスが、更に、前記入力信号からディジタル信号を生成するように構成されたアナログ／ディジタル変換器を備え、前記入力信号の処理が、前記ディジタル信号の処理を含む、システム。
  21. 請求項１１記載のシステムにおいて、前記調整可能な誘電体材料が、約１０％から約９０％までの電圧調整可能性係数を有し、前記電圧調整可能性係数が、次の一般式
    T = 100 x (ε0-εV)/ε0
    にしたがって決定され、
    Ｔは電圧調整可能性係数であり、
    ε０は電圧が印加されないときの材料の静的誘電定数であり、
    εｖは、印加電圧（ＤＣ）を印加した後における前記材料の可変誘電定数である、システム。
  22. 請求項１１記載のシステムにおいて、前記誘電体材料の静的誘電定数が、動作温度が２５°Ｃおよび周波数が１ｋＨｚにおいて、ＡＳＴＭ Ｄ２１４９－１３にしたがって決定される場合に、約１００から約１０，０００までの範囲に及ぶ、システム。
  23. 請求項１１記載のシステムにおいて、前記電圧調整可能なキャパシタが、約１００ｐＦ以上の容量値に調整可能である、システム。
  24. 請求項１１記載のシステムにおいて、前記電圧調整可能なキャパシタが、約１００ｐＦよりも小さい容量値に調整可能である、システム。
  25. 請求項１１記載のシステムにおいて、前記１つ以上の制御デバイスがモノリシック・デバイスに組み込まれる、システム。
  26. 請求項１１記載のシステムにおいて、前記電圧調整可能なキャパシタが、更に、第１アクティブ端子、第２アクティブ端子、第１バイアス端子、および第２バイアス端子を含み、
    前記複数のアクティブ電極が、前記第１アクティブ端子と電気的に接続された複数の第１アクティブ電極を含み、
    前記複数のアクティブ電極が、前記第２アクティブ端子と電気的に接続された複数の第２アクティブ電極を含み、
    前記複数のバイアス電極が、前記第１バイアス端子と電気的に接続された複数の第１バイアス電極を含み、
    前記複数のバイアス電極が、前記第２バイアス端子と電気的に接続された複数の第２バイアス電極を含む、システム。
  27. 請求項１１記載のシステムにおいて、前記複数の誘電体層の厚さが、約０．５マイクロメートルから約１５マイクロメートルまでの範囲に及ぶ、システム。
  28. 請求項１１記載のシステムにおいて、前記複数の誘電体層の厚さが、約１５マイクロメートルから約１５０マイクロメートルまでの範囲に及ぶ、システム。
  29. 電圧調整可能なキャパシタを制御する方法であって、
    少なくとも１つの入力信号を受け取るステップと、
    前記少なくとも１つの入力信号を少なくとも１つのディジタル信号に変換するステップと、
    ロジックを使用して、前記少なくとも１つのディジタル信号を処理して、出力信号を生成するステップと、
    チャージ・ポンプを使用して、前記出力信号を昇圧し、昇圧出力信号を生成するステップと、
    前記電圧調整可能なキャパシタのバイアス電圧を調節するために、前記昇圧出力信号を前記電圧調整可能なキャパシタに供給するステップと、
    を含む、方法。
JP2023115045A 2018-12-26 2023-07-13 電圧調整可能な積層キャパシタの制御システムおよび方法 Pending JP2023139080A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862784879P 2018-12-26 2018-12-26
US62/784,879 2018-12-26
JP2021537783A JP2022518124A (ja) 2018-12-26 2019-12-19 電圧調整可能な積層キャパシタの制御システムおよび方法
PCT/US2019/067385 WO2020139681A1 (en) 2018-12-26 2019-12-19 System and method for controlling a voltage tunable multilayer capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021537783A Division JP2022518124A (ja) 2018-12-26 2019-12-19 電圧調整可能な積層キャパシタの制御システムおよび方法

Publications (1)

Publication Number Publication Date
JP2023139080A true JP2023139080A (ja) 2023-10-03

Family

ID=71123100

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021537783A Pending JP2022518124A (ja) 2018-12-26 2019-12-19 電圧調整可能な積層キャパシタの制御システムおよび方法
JP2023115045A Pending JP2023139080A (ja) 2018-12-26 2023-07-13 電圧調整可能な積層キャパシタの制御システムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021537783A Pending JP2022518124A (ja) 2018-12-26 2019-12-19 電圧調整可能な積層キャパシタの制御システムおよび方法

Country Status (6)

Country Link
US (1) US11295899B2 (ja)
JP (2) JP2022518124A (ja)
CN (1) CN113196428B (ja)
DE (1) DE112019006483T5 (ja)
TW (1) TW202042260A (ja)
WO (1) WO2020139681A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
CN113196428B (zh) * 2018-12-26 2022-12-13 京瓷Avx元器件公司 用于控制电压可调多层电容器的系统和方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809971A (en) 1972-03-17 1974-05-07 Norton Co Microfarad range varactor
US5472935A (en) 1992-12-01 1995-12-05 Yandrofski; Robert M. Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films
US5771148A (en) 1995-11-17 1998-06-23 Motorola, Inc. Intercalation-based voltage variable capacitor
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6181545B1 (en) 1998-09-24 2001-01-30 Telcordia Technologies, Inc. Supercapacitor structure
EA200100445A1 (ru) 1998-10-16 2001-10-22 Паратек Майкровэйв, Инк. Многослойные диэлектрические структуры с регулировкой напряжением для применения в свч-технике
US6727535B1 (en) 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
EA200100654A1 (ru) 1998-12-11 2001-12-24 Паратек Майкровэйв, Инк. Электрически перестраиваемые фильтры с диэлектрическими варакторами
KR100465140B1 (ko) 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
US6774077B2 (en) 2001-01-24 2004-08-10 Paratek Microwave, Inc. Electronically tunable, low-loss ceramic materials including a tunable dielectric phase and multiple metal oxide phases
US6514895B1 (en) 2000-06-15 2003-02-04 Paratek Microwave, Inc. Electronically tunable ceramic materials including tunable dielectric and metal silicate phases
US6737179B2 (en) 2000-06-16 2004-05-18 Paratek Microwave, Inc. Electronically tunable dielectric composite thick films and methods of making same
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
EP1286932A1 (en) 2001-06-01 2003-03-05 Paratek Microwave, Inc. Tunable dielectric compositions including low loss glass
US20080068801A1 (en) 2001-10-04 2008-03-20 Ise Corporation High-Power Ultracapacitor Energy Storage Cell Pack and Coupling Method
US6627509B2 (en) 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
AU2002307213C1 (en) * 2002-04-09 2010-02-18 Ngimat Co. Variable capacitors, composite materials
US20040178867A1 (en) 2003-02-05 2004-09-16 Rahman Mohammed Mahbubur LTCC based electronically tunable multilayer microstrip-stripline combline filter
US20040175585A1 (en) 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
US7893561B2 (en) 2003-07-31 2011-02-22 L-3 Communications Titan Corporation Modular electronically reconfigurable battery system
US7393604B2 (en) 2003-09-15 2008-07-01 Intel Corporation Hybrid power system and method
JP4095586B2 (ja) 2004-06-29 2008-06-04 Ｔｄｋ株式会社 積層型セラミックコンデンサおよびその製造方法
US7557055B2 (en) 2004-09-20 2009-07-07 Paratek Microwave, Inc. Tunable low loss material composition
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ，エルエルシー 共平面導体を有する調整器
US7329976B2 (en) 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
DE102005044330A1 (de) 2005-09-16 2007-03-29 Epcos Ag Abstimmbarer Kondensator und Schaltung mit einem solchen Kondensator
KR100845642B1 (ko) 2006-08-23 2008-07-10 한국정보통신대학교 산학협력단 가변형 인터디지털 캐패시터 및 그 제조방법
US7535312B2 (en) * 2006-11-08 2009-05-19 Paratek Microwave, Inc. Adaptive impedance matching apparatus, system and method with improved dynamic range
WO2008101190A1 (en) 2007-02-16 2008-08-21 Universal Supercapacitors Llc Electrochemical supercapacitor/lead-acid battery hybrid electrical energy storage device
US7936553B2 (en) 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US7869187B2 (en) 2007-09-04 2011-01-11 Paratek Microwave, Inc. Acoustic bandgap structures adapted to suppress parasitic resonances in tunable ferroelectric capacitors and method of operation and fabrication therefore
JP4743222B2 (ja) 2008-04-25 2011-08-10 ソニー株式会社 可変容量素子及び、電子機器
WO2009136320A1 (en) * 2008-05-08 2009-11-12 Nxp B.V. Tunable capacitor
US8112852B2 (en) 2008-05-14 2012-02-14 Paratek Microwave, Inc. Radio frequency tunable capacitors and method of manufacturing using a sacrificial carrier substrate
US9390857B2 (en) 2008-09-30 2016-07-12 General Electric Company Film capacitor
US20100188799A1 (en) 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
CN102473525B (zh) 2009-07-28 2016-08-17 迪睿合电子材料有限公司 电容装置和谐振电路
US8699204B2 (en) 2010-02-23 2014-04-15 Avx Corporation Element array and footprint layout for element array
US8354166B2 (en) 2011-02-28 2013-01-15 General Electric Company Coated polymer dielectric film
WO2012125963A2 (en) 2011-03-16 2012-09-20 Johnson Controls Technology Company Energy source devices and systems having a battery and an ultracapacitor
JP2013093362A (ja) 2011-10-24 2013-05-16 Sony Corp 静電容量素子、及び共振回路
CN103891047B (zh) 2011-10-26 2017-04-05 株式会社村田制作所 可变电容元件以及高频器件
KR101971912B1 (ko) 2012-03-05 2019-04-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2013232536A (ja) 2012-04-27 2013-11-14 Toshiba Corp 可変容量デバイス及びその駆動方法
DE102012104033A1 (de) 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP2013258224A (ja) 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
US9646766B2 (en) 2012-06-14 2017-05-09 Uchicago Argonne, Llc Method of making dielectric capacitors with increased dielectric breakdown strength
CN102790599B (zh) 2012-07-30 2015-09-09 华为技术有限公司 滤波器
US9088334B2 (en) * 2013-01-23 2015-07-21 Texas Instruments Incorporated Transceiver with asymmetric matching network
FR3013537A1 (fr) * 2013-11-21 2015-05-22 St Microelectronics Tours Sas Commande de condensateur bst
JP6137047B2 (ja) 2014-05-09 2017-05-31 株式会社村田製作所 積層コンデンサ及びその使用方法
US9991597B2 (en) 2015-03-11 2018-06-05 Nxp B.V. Impedance tuning circuit
JP2016171224A (ja) 2015-03-13 2016-09-23 株式会社東芝 可変容量バンク装置
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
JP2017127081A (ja) * 2016-01-12 2017-07-20 パナソニックＩｐマネジメント株式会社 可変コンデンサ
AU2017218337A1 (en) * 2016-02-08 2018-08-09 Witricity Corporation PWM capacitor control
FR3047602A1 (fr) * 2016-02-10 2017-08-11 St Microelectronics Tours Sas Dispositif de commande d'un condensateur de capacite reglable
JP6710621B2 (ja) * 2016-10-31 2020-06-17 日立オートモティブシステムズ株式会社 地絡検出回路逆電圧保護回路
WO2018126184A1 (en) 2016-12-29 2018-07-05 The Charles Stark Draper Laboratory, Inc. Tunable electronic nanocomposites with phase change materials and controlled disorder
JP2020533794A (ja) * 2017-09-08 2020-11-19 エイブイエックス コーポレイション 高電圧同調可能積層コンデンサ
CN111433870B (zh) * 2017-10-02 2023-03-21 京瓷Avx元器件公司 高电容可调多层电容器和阵列
CN113196428B (zh) * 2018-12-26 2022-12-13 京瓷Avx元器件公司 用于控制电压可调多层电容器的系统和方法

Also Published As

Publication number Publication date
US11295899B2 (en) 2022-04-05
WO2020139681A4 (en) 2020-08-06
JP2022518124A (ja) 2022-03-14
CN113196428A (zh) 2021-07-30
CN113196428B (zh) 2022-12-13
US20200211783A1 (en) 2020-07-02
TW202042260A (zh) 2020-11-16
DE112019006483T5 (de) 2021-11-04
WO2020139681A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US10903016B2 (en) Voltage tunable multilayer capacitor
CN111433870B (zh) 高电容可调多层电容器和阵列
JP2023139080A (ja) 電圧調整可能な積層キャパシタの制御システムおよび方法
CN102087918B (zh) 可变电容装置
US10840027B2 (en) High voltage tunable multilayer capacitor
US8385045B2 (en) Variable capacitor, control method thereof, electronic device and communication mobile device
JP4743222B2 (ja) 可変容量素子及び、電子機器
US9378892B2 (en) Ceramic multilayer capacitor
JP7377846B2 (ja) 多層電子デバイス
JP2021064682A (ja) 積層型圧電素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230714