KR20120127502A - 유기 반도체 재료, 유기 반도체 조성물, 유기 박막 및 전계 효과 트랜지스터 그리고 그의 제조 방법 - Google Patents

유기 반도체 재료, 유기 반도체 조성물, 유기 박막 및 전계 효과 트랜지스터 그리고 그의 제조 방법 Download PDF

Info

Publication number
KR20120127502A
KR20120127502A KR1020127024194A KR20127024194A KR20120127502A KR 20120127502 A KR20120127502 A KR 20120127502A KR 1020127024194 A KR1020127024194 A KR 1020127024194A KR 20127024194 A KR20127024194 A KR 20127024194A KR 20120127502 A KR20120127502 A KR 20120127502A
Authority
KR
South Korea
Prior art keywords
organic
group
formula
semiconductor material
semiconductor
Prior art date
Application number
KR1020127024194A
Other languages
English (en)
Inventor
유이치 사다미츠
Original Assignee
닛뽄 가야쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄 가야쿠 가부시키가이샤 filed Critical 닛뽄 가야쿠 가부시키가이샤
Publication of KR20120127502A publication Critical patent/KR20120127502A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D495/00—Heterocyclic compounds containing in the condensed system at least one hetero ring having sulfur atoms as the only ring hetero atoms
    • C07D495/02—Heterocyclic compounds containing in the condensed system at least one hetero ring having sulfur atoms as the only ring hetero atoms in which the condensed system contains two hetero rings
    • C07D495/04—Ortho-condensed systems
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/36—Sulfur-, selenium-, or tellurium-containing compounds
    • C08K5/45—Heterocyclic compounds having sulfur in the ring
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L65/00—Compositions of macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain; Compositions of derivatives of such polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2261/00—Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
    • C08G2261/30—Monomer units or repeat units incorporating structural elements in the main chain
    • C08G2261/31—Monomer units or repeat units incorporating structural elements in the main chain incorporating aromatic structural elements in the main chain
    • C08G2261/316—Monomer units or repeat units incorporating structural elements in the main chain incorporating aromatic structural elements in the main chain bridged by heteroatoms, e.g. N, P, Si or B
    • C08G2261/3162—Arylamines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

유기 반도체 재료로서 하기식 (1) 및 식 (2)로 나타나는 화합물을 함유하고, 특정의 톱 게이트-보텀 콘택트 구조를 갖는 것을 특징으로 하는 전계 효과 트랜지스터:
Figure pct00010

(식 (1) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1?C36 지방족 탄화 수소기를 나타냄);
Figure pct00011

(식 (2) 중 Ar1, Ar2 및 Ar3은, 각각 독립적으로 치환 또는 무치환의 방향족 탄화 수소기이고, n은 6 이상의 정수를 나타냄).

Description

유기 반도체 재료, 유기 반도체 조성물, 유기 박막 및 전계 효과 트랜지스터 그리고 그의 제조 방법 {ORGANIC SEMICONDUCTOR MATERIAL, ORGANIC SEMICONDUCTOR COMPOSITION, ORGANIC THIN FILM, FIELD-EFFECT TRANSISTOR, AND MANUFACTURING METHOD THEREFOR}
본 발명은, 유기 반도체 재료, 유기 반도체 조성물, 유기 박막, 유기 반도체 재료를 도포 또는 인쇄하여 이루어지는 트랜지스터 및 그의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 유기 복소환식 화합물과 특정의 고분자 재료와의 조성물을 반도체 재료로서 이용한 특정의 구조를 가진 전계 효과 트랜지스터 및 그의 제조 방법에 관한 것이다.
전계 효과 트랜지스터는, 일반적으로, 기판 상의 반도체 재료에 소스 전극, 드레인 전극 및, 이들 전극과 절연체층을 개재하여 게이트 전극 등을 형성한 구조로 이루어진다. 현재, 전계 효과 트랜지스터에는, 실리콘을 중심으로 하는 무기계의 반도체 재료가 사용되고 있고, 특히 어모퍼스 실리콘을 이용하여, 유리 등의 기판 상에 제작된 박막 트랜지스터는 디스플레이 등에 이용되고 있으며, 논리 회로 소자로서 집적 회로에 사용되는 것 외에, 스위칭 소자 등에도 폭넓게 이용되고 있다. 또한 최근에는 반도체 재료에 산화물 반도체를 이용한 검토가 왕성하게 행해지고 있다. 그러나, 이러한 무기계의 반도체 재료를 이용한 경우, 전계 효과 트랜지스터의 제조시에 고온이나 진공에서의 처리가 필요하여, 그 기판에는 내열성이 떨어지는 필름이나 플라스틱 등을 이용할 수가 없고, 또한 고액의 설비 투자나, 제조에 많은 에너지를 필요로 하기 때문에, 비용이 매우 비싸지게 되어, 그 응용 범위가 매우 제한되어 있다.
이에 대하여, 전계 효과 트랜지스터의 제조시에 고온 처리를 필요로 하지 않는 유기 반도체 재료를 이용한 전계 효과 트랜지스터의 개발이 행해지고 있다. 유기 반도체 재료를 이용할 수 있으면, 저온 프로세스에서의 제조가 가능해져, 사용 가능한 기판 재료의 범위가 확대된다. 그 결과, 보다 플렉시블하고, 그리고 경량이며, 망가지기 어려운 전계 효과 트랜지스터의 제작이 가능해진다. 또한, 전계 효과 트랜지스터의 제작 공정에 있어서, 유기 반도체 재료를 함유하는 용액을 도포하거나, 잉크젯 등에 의한 인쇄 방법에 의해, 대(大)면적의 전계 효과 트랜지스터를 저비용으로 제조할 수 있는 가능성이 있다.
그러나, 종래, 유기 반도체 재료에 이용된 많은 유기 화합물은 유기 용매에 난용이기 때문에, 도포 인쇄 등의 염가의 수법을 이용할 수 없어, 비교적 비용이 비싼 진공 증착법 등으로 반도체의 기판 상에 박막을 형성시키는 것이 일반적이었다. 최근, 유기 용매에 용해하고, 도포법으로 제막, 전계 효과 트랜지스터를 제작하여, 비교적 높은 캐리어 이동도를 갖는 디바이스가 얻어지게 되었다. 그러나, 현재 상태에서는, 도포ㆍ인쇄 프로세스를 이용하여, 이동도가 높고 그리고 내구성이 우수한 유기 반도체를 이용한 전계 효과 트랜지스터는 실용화되어 있지 않아, 각 적성이 향상된 트랜지스터를 얻기 위해 많은 검토가 현재도 왕성하게 행해지고 있다.
특허문헌 1에는 벤조셀레노[3,2-b][1]벤조셀레노펜(하기식 (1) 중 황 원자가 셀렌 원자이고, R1 및 R2가 수소 원자로 나타나는 화합물) 및 벤조티에노[3,2-b][1]벤조티오펜(하기식 (1)에 있어서, R1 및 R2가 수소 원자로 나타나는 화합물)의 아릴 유도체를 이용한 전계 효과 트랜지스터가 개시되어 있다.
특허문헌 2에는 벤조셀레노[3,2-b][1]벤조셀레노펜 및 벤조티에노[3,2-b][1]벤조티오펜의 알킬 유도체를 이용한 전계 효과 트랜지스터가 개시되어 있다.
특허문헌 3에는 벤조티에노[3,2-b][1]벤조티오펜의 알킬 유도체와 특정의 용해도 파라미터를 갖는 고분자 화합물의 혼합액을 이용한 전계 효과 트랜지스터가 개시되어 있다.
특허문헌 4에는 벤조티에노[3,2-b][1]벤조티오펜의 알킬 유도체와 고분자 재료를 포함하는 조성물을 이용한 전계 효과 트랜지스터가 개시되어 있다.
특허문헌 5에는 특정의 치환기를 도입하여 유기 용매에 가용화된 펜타센 유도체와 고분자 화합물을 혼합한 조성물 등을 이용한 전계 효과 트랜지스터가 개시되어 있다.
비특허문헌 1에는, 벤조티에노[3,2-b][1]벤조티오펜의 알킬 유도체를 이용한 전계 효과 트랜지스터가 개시되어 있다.
비특허문헌 2에는, 벤조티에노[3,2-b][1]벤조티오펜의 알킬 유도체를 이용하여, 표면 선택 석출법에 의해 제작한 전계 효과 트랜지스터가 개시되어 있다.
국제공개 제2006/077888호 팸플릿 국제공개 제2008/047896호 팸플릿 일본공개특허공보 2009-267372호 일본공개특허공보 2009-283786호 일본특허공표공보 2009-524226호 국제공개 제1999/32537호 팸플릿 국제공개 제1998/6773호 팸플릿
J.Am.Chem.Soc. 2007, 129, 15732. Applied Physics Letters, 94, 93307, 2009. J.Org.Chem.1986, 51, 2627
본 발명은 균일성이 높은 박막 형성이 가능한 우수한 인쇄 적성을 가질 뿐만 아니라, 캐리어 이동도(carrier mobility), 히스테리시스(hysteresis)나 문턱값 안정성(threshold stability) 등의 반도체 특성도 우수한 실용적인 전계 효과 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토한 결과, 반도체 재료로서 특정의 유기 복소환식 화합물 및 특정의 고분자 화합물을 유기 용매 중에 혼합한 조성물을 이용한 전계 효과 트랜지스터를 형성한 경우에, 균일성이 높은 박막 형성이 가능한 우수한 인쇄 적성을 갖고, 또한 캐리어 이동도, 히스테리시스나 문턱값 안정성 등의 반도체 특성이 우수한 실용적인 전계 효과 트랜지스터를 제공할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은,
(1) 하기식 (1) 및 식 (2)로 나타나는 화합물을 함유하여 이루어지는 유기 반도체 재료:
Figure pct00001
(식 (1) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1?C36 지방족 탄화 수소기를 나타냄);
Figure pct00002
(식 (2) 중, Ar1, Ar2 및 Ar3은, 각각 독립적으로 치환 또는 무치환의 방향족기이고, n은 6 이상의 정수를 나타냄)에 관한 것이다.
상기식 (1) 및 식 (2)의 화합물을 함유하여 이루어지는 유기 반도체 재료를 이용하여, 전계 효과 트랜지스터를 형성한 경우에, 균일성이 높은 박막 형성이 가능한 우수한 인쇄 적성을 갖고, 또한 캐리어 이동도, 히스테리시스나 문턱값 안정성 등의 반도체 특성이 우수한 실용적인 전계 효과 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 전계 효과 트랜지스터의 구조의 일례를 나타내는 개략도이다.
도 2는 본 발명의 전계 효과 트랜지스터의 특성을 나타내는 그래프이다.
도 3은 본 발명의 전계 효과 트랜지스터의 대기 안정성을 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
본 발명을 상세하게 설명한다. 본 발명은 특정의 유기 복소환식 화합물 및 특정의 고분자 화합물을 함유하여 이루어지는 유기 반도체 재료, 유기 박막 및 그들을 이용한 전계 효과 트랜지스터 그리고 그의 제조 방법에 관한 것이다.
우선, 상기식 (1)로 나타나는 화합물에 대해서 설명한다. 상기식 (1) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1?C36 지방족 탄화 수소기를 나타낸다. 지방족 탄화 수소기는, 포화 또는 불포화의 직쇄, 분기쇄 또는 환상의 지방족 탄화 수소기이고, 바람직하게는 직쇄 또는 분기쇄의 지방족 탄화 수소기이며, 더욱 바람직하게는 직쇄의 지방족 탄화 수소기이다. 탄소수는 통상 C1?C36이고, 바람직하게는 C2?C24, 보다 바람직하게는 C4?C20, 더욱 바람직하게는 C6?C12이다.
직쇄 또는 분기쇄의 포화 지방족 탄화 수소기의 구체예로서는, 메틸, 에틸, 프로필, iso-프로필, n-부틸, iso-부틸, t-부틸, n-펜틸, iso-펜틸, t-펜틸, sec-펜틸, n-헥실, iso-헥실, n-헵틸, sec-헵틸, n-옥틸, n-노닐, sec-노닐, n-데실, n-운데실, n-도데실, n-트리데실, n-테트라데실, n-펜타데실, n-헥사데실, n-헵타데실, n-옥타데실, n-노나데실, n-에이코실, 도코실, n-펜타코실, n-옥타코실, n-트리콘틸, 5-(n-펜틸)데실, 헤네이코실, 트리코실, 테트라코실, 헥사코실, 헵타코실, 노나코실, n-트리아콘틸, 스쿠아릴, 도트리아콘틸, 헥사트리아콘틸 등을 들 수 있다.
또한, 환상의 포화 지방족 탄화 수소기의 구체예로서는, 사이클로헥실, 사이클로펜틸, 아다만틸, 노르보르닐 등을 들 수 있다.
직쇄 또는 분기쇄의 불포화 지방족 탄화 수소기의 구체예로서는, 비닐, 아릴, 에이코사디에닐, 11,14-에이코사디에닐, 게라닐(트랜스-3,7-디메틸-2,6-옥타디엔-1-일), 파르네실(트랜스,트랜스-3,7,11-트리메틸-2,6,10-도데카트리엔-1-일), 4-펜테닐, 1-프로피닐, 1-헥시닐, 1-옥티닐, 1-데시닐, 1-운데시닐, 1-도데시닐, 1-테트라데시닐, 1-헥사데시닐, 1-노나데시닐 등을 들 수 있다.
직쇄, 분기쇄 및 환상의 지방족 탄화 수소기 중, 바람직한 것은 직쇄 또는 분기쇄의 지방족 탄화 수소기이고, 더욱 바람직하게는 직쇄의 지방족 탄화 수소기이다.
포화 또는 불포화의 지방족 탄화 수소기란, 포화의 알킬기, 탄소-탄소 2중 결합을 포함하는 알케닐기 및 탄소-탄소 3중 결합을 포함하는 알키닐기를 들 수 있고, 보다 바람직하게는 알킬기 또는 알키닐기이고, 더욱 바람직하게는 알킬기이다. 지방족 탄화 수소 잔기로서는, 이들 포화 또는 불포화의 지방족 탄화 수소기를 조합한 것으로, 즉 지방족 탄화 수소기 중의 부위에 탄소-탄소 2중 결합, 탄소-탄소 3중 결합을 동시에 포함하는 경우도 모두 포함된다.
할로게노 치환 지방족 탄화 수소기란, 임의의 종류의 할로겐 원자가 상기의 지방족 탄화 수소기의 임의의 위치에 임의의 수로 치환되어 있는 것을 의미한다. 할로겐 원자로서는, 불소 원자, 염소 원자, 브롬 원자, 요오드 원자를 들 수 있고, 바람직하게는 불소 원자, 염소 원자, 브롬 원자, 더욱 바람직하게는 불소 원자 및 브롬 원자를 들 수 있다. 할로게노 치환 지방족 탄화 수소기의 구체예로서는, 클로로메틸, 브로모메틸, 트리플루오로메틸, 펜타플루오로에틸, n-퍼플루오로프로필, n-퍼플루오로부틸, n-퍼플루오로펜틸, n-퍼플루오로옥틸, n-퍼플루오로데실, n-(도데카플루오로)-6-요오도헥실, 2,2,3,3,3-펜타플루오로프로필, 2,2,3,3-테트라플루오로프로필 등을 들 수 있다.
상기식 (1)로 나타나는 화합물은, 예를 들면 비특허문헌 1에 기재된 공지의 방법에 의해 합성할 수 있다. 또한, 특허문헌 2에 기재된 방법으로도 얻어진다.
상기식 (1)로 나타나는 화합물의 정제 방법은, 특별히 한정되지 않고, 재결정, 칼럼 크로마토그래피 및, 진공 승화 정제 등의 공지의 방법을 채용할 수 있다. 또한 필요에 따라서 이들 방법을 조합하여 이용해도 좋다.
하기표 1에 상기식 (1)로 나타나는 화합물의 구체예를 나타낸다.
Figure pct00003
다음으로 상기식 (2)의 화합물에 대해서 설명한다. 상기식 (2) 중의 Ar1, Ar2 및 Ar3은, 각각 독립적으로 치환 또는 무치환의 방향족기이고, ｎ은 6 이상의 정수를 나타낸다. Ar1, Ar2 및 Ar3은 예를 들면 페닐기, 나프틸기, 비페닐기 등을 그 예로서 들 수 있다. Ar1, Ar2 및 Ar3에 치환기가 있는 경우, 특별히 치환 위치는 한정되지 않는다. 치환기로서는, 수소 원자, 할로겐 원자, C1?C12 지방족 탄화 수소기나 환상의 포화 지방족 탄화 수소기, C1?C12 알콕실기, C1?C12 할로게노알킬기, C1?C12 할로게노알콕실기, 시아노기 등이 치환된 아릴기 등을 들 수 있다. C1?C12 지방족 탄화 수소기의 구체예로서는, 메틸, 에틸, 프로필, iso-프로필, n-부틸, iso-부틸, t-부틸, n-펜틸, iso-펜틸, t-펜틸, sec-펜틸, n-헥실, iso-헥실, n-헵틸, sec-헵틸, n-옥틸, n-노닐, sec-노닐, n-데실, n-운데실, n-도데실 등을 들 수 있다. 환상의 포화 지방족 탄화 수소기의 구체예로서는, 사이클로헥실, 사이클로펜틸, 아다만틸, 노르보르닐 등을 들 수 있다. 또한, C1?C12 알콕실기로서는, 메톡시, 에톡시, 프로폭시, 부톡시 등을 들 수 있다. C1?C12 할로게노알킬기의 구체예로서는 클로로메틸, 트리클로로메틸 등의 클로로 치환 알킬, 트리플루오로메틸, 트리플루오로에틸, 펜타플루오로에틸 등의 플루오로 치환 알킬 등을 들 수 있다. C1?C12 할로게노알콕실기로서는 트리플루오로메톡시, 펜타플루오로에톡시 등을 들 수 있다. 상기 치환기 중, 특히 할로겐 원자나 C1?C4 알킬기, C1?C4 할로게노알킬기, C1?C4 알콕실기, C1?C4 할로게노알콕실기, 시아노기가 치환된 아릴기인 것이 바람직하고, Ar1이 할로겐 원자, C1?C4 알킬기, C1?C4 할로게노알킬기, C1?C4 알콕실기, C1?C4 할로게노알콕실기, 시아노기 중 어느 것으로 치환된 페닐이고, Ar2, Ar3은 무치환의 페닐인 것이 더욱 바람직하다. 또한 Ar1의 2,4,6-위치가 치환된 하기식 (3)의 구조(식 (3) 중, R3, R4 및 R5 중, 적어도 1개가 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기이고, 그 이외가, 수소 원자, 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기인 것이 바람직하고, 특히 적어도 1개가 메틸기, 트리플루오로메틸기, 메톡시기, 트리플루오로메톡시기 또는 플루오로기인 것이 바람직하다. ｎ은 6 이상인 정수를 나타내지만, 적어도 15 이상인 것이 바람직하고, 분자량이 5000 이상인 것이 더욱 바람직하다. 또한, 상기식 (2)로 나타나는 화합물은, 예를 들면 특허문헌 6, 특허문헌 7 혹은 비특허문헌 3에 기재된 공지의 방법에 의해 합성할 수 있다.
Figure pct00004
본 발명의 유기 반도체 재료는, 적어도 상기식 (1) 및 식 (2)로 나타나는 화합물을 함유하는 것이지만, 상기식 (1)로 나타나는 화합물 및 식 (2)로 나타나는 화합물을 1종류씩 함유해도, 상기식 (1)로 나타나는 화합물 및 식 (2)로 나타나는 화합물의 한쪽 또는 양쪽의 수종류의 유도체를 혼합하여 이용해도 좋다. 본 발명의 유기 반도체 재료에 있어서의 식 (1)의 화합물의 함유율은 총량에 대하여 10?99질량％인 것이 바람직하고, 30?95질량％이면 보다 바람직하고, 50?85질량％인 것이 더욱 바람직하다. 한편, 본 발명의 유기 반도체 재료에 있어서의 식 (2)의 화합물의 함유율은 총량에 대하여 1?90질량％인 것이 바람직하고, 5?70질량％이면 보다 바람직하고, 15?50질량％인 것이 더욱 바람직하다.
본 발명의 유기 반도체 재료에는, 본 발명의 효과를 손상시키지 않는 한에 있어서, 전계 효과 트랜지스터 특성의 개선이나 다른 특성을 부여하기 위해 필요에 따라서 기타 유기 반도체 재료나 각종 첨가제를 혼합해도 좋다. 이들 첨가제로서는, 캐리어 발생제, 도전성 물질, 점도 조정제, 표면 장력 조정제, 레벨링제, 침투제, 레올로지 조정제, 배향제, 분산제 등을 들 수 있다.
이러한 첨가제는 본 발명의 유기 반도체 재료의 총량에 대하여 0?30질량％의 범위에서 포함되어도 좋지만, 0?20질량％인 것이 바람직하고, 10질량％ 이하인 것이 더욱 바람직하다.
다음으로, 유기 반도체 재료를 도포 인쇄 프로세스에 적응시키기 위해 본 발명의 유기 반도체 재료를 유기 용매에 용해 또는 분산시킨 유기 반도체 조성물을 이용하는 것이 바람직하다. 사용할 수 있는 용매로서는 화합물을 기판 상에 성막할 수 있으면 특별히 한정되는 것은 아니지만, 유기 용매가 바람직하며, 단일의 유기 용매를 사용 가능하고, 복수의 유기 용매를 혼합하여 사용할 수도 있다. 구체적으로는 톨루엔, 자일렌, 메시틸렌, 에틸벤젠, 디에틸벤젠, 트리에틸벤젠, 테트라하이드로나프탈렌, 데칼린, 사이클로헥실벤젠 등의 방향족 탄화 수소계 용매; 헥산, 헵탄, 사이클로헥산, 옥탄, 데칸 등 탄화 수소계 용매; 메탄올, 에탄올, 이소프로필알코올, 부탄올 등의 알코올계 용매; 옥타플루오로펜타놀, 펜타플루오로프로판올 등의 불화 알코올계 용매; 아세트산 에틸, 아세트산 부틸, 벤조산 에틸, 탄산 디에틸 등의 에스테르계 용매; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 사이클로펜탄온, 사이클로헥사논 등의 케톤계 용매; 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등의 아미드계 용매; 테트라하이드로푸란, 디이소부틸에테르 등의 에테르계 용매를 이용할 수 있지만, 실제의 도포 인쇄 프로세스를 상정한 경우에는, 용매의 안전성 및 보관, 제조 조건에서의 조성 안정성을 고려할 필요가 있으며, 적어도 1종류의 용매의 비점이 150℃ 이상이 바람직하고, 나아가서는 180℃ 이상의 비점을 갖는 용매를 적어도 1종류 사용하는 것이 바람직하다. 즉, 본 발명에 따른 유기 반도체 조성물은, 비점이 150℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 것이 바람직하고, 비점이 180℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 것이 보다 바람직하다. 또한, 상기 용액은, 용질이 용매에 균일하게 용해된 상태이다.
본 발명의 전계 효과 트랜지스터(Field effect transistor, 이하 FET라고 약기하는 경우가 있음)는, 반도체층에 접하여 소스 전극 및 드레인 전극의 2개의 전극이 있고, 그 2개의 전극 간에 흐르는 전류를, 게이트 절연체층을 개재하여 게이트 전극이라고 불리는 또 하나의 전극에 인가하는 전압으로 제어되는 것이다.
도 1에 본 발명의 전계 효과 트랜지스터의 몇 개의 태양예를 나타내지만, 각 층이나 전극의 배치는 소자의 용도에 따라 적절히 선택할 수 있다.
다음으로, 도 1에 나타나는 본 발명의 전계 효과 트랜지스터의 각 구성 요소에 대해서 설명하지만, 본 발명에 따른 전계 효과 트랜지스터는 당해 구성 요소로 한정되는 것은 아니다. 또한, 도 1에 있어서 동일한 명칭에는 동일한 번호를 붙이는 것으로 한다.
기판(1)은, 그 위에 형성되는 각 층이 박리되는 일 없이 보존유지할 수 있는 것이 필요하다. 예를 들면, 수지판이나 수지 필름, 종이, 유리, 석영, 세라믹 등의 절연성 재료; 금속이나 합금 등의 도전성 기판 상에 절연층을 코팅한 형성물; 수지와 무기 재료 등과의 각종 조합으로 이루어지는 재료 등을 사용할 수 있다. 그 중에서도 일반적으로 사용되는 수지 필름으로서는, 예를 들면 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르술폰, 폴리아미드, 폴리이미드, 폴리카보네이트, 셀룰로오스트리아세테이트, 폴리에테르이미드 등을 들 수 있다. 수지 필름 또는 종이를 이용하면, 반도체 소자에 가요성을 갖게할 수 있어, 플렉시블하고, 경량이 되어, 실용성이 향상된다. 기판의 두께는, 통상 1㎛?10㎜이고, 바람직하게는 5㎛?3㎜이다.
소스 전극(2), 드레인 전극(3), 게이트 전극(6)에는 도전성을 갖는 재료가 이용된다. 예를 들면, 백금, 금, 은, 알루미늄, 크롬, 텅스텐, 탄탈, 니켈, 코발트, 동, 철, 아연, 주석, 티탄, 인듐, 팔라듐, 몰리브덴, 마그네슘, 칼슘, 바륨, 리튬, 칼륨, 나트륨 등의 금속 및 그들을 포함하는 합금; InO2, ZnO2, SnO2, ITO 등의 도전성 산화물; 폴리아닐린, 폴리피롤, 폴리티오펜(PEDOTㆍPSS 등), 폴리아세틸렌, 폴리파라페닐렌비닐렌, 폴리디아세틸렌 등의 도전성 고분자 화합물; BED-TTF 등의 유기 전하 이동 착체; 실리콘, 게르마늄, 갈륨 비소 등의 반도체; 카본 블랙, 플러렌, 카본 나노 튜브, 그래파이트 등의 탄소 재료, 등을 사용할 수 있다. 또한, 도전성 고분자 화합물이나 반도체에는 도핑을 행해도 좋고, 도펀트로서는, 예를 들면, 염산, 황산, 술폰산 등의 산; PF5, AsF5, FeCl3 등의 루이스산; 요오드 등의 할로겐 원자; 리튬, 나트륨, 칼륨 등의 금속 원자, 등이 이용된다. 전극의 접촉 저항을 저하시키기 위해 산화 몰리브덴을 도핑하는 것, 또는 금속에 티올 등의 처리를 해도 좋다. 또한, 상기 재료에 카본 블랙이나 금, 백금, 은, 동 등의 금속 입자 등을 분산한 도전성의 복합 재료도 이용된다. 각 전극(2, 3, 6)에는 배선이 연결되지만, 배선도 전극과 거의 동일한 재료로 제작된다. 소스 전극(2), 드레인 전극(3) 및 게이트 전극(6)의 막두께는, 재료에 따라 상이하지만, 통상 0.1㎚?100㎛이고, 바람직하게는 0.5㎚?10㎛이며, 보다 바람직하게는 1㎚?5㎛이다.
게이트 절연체층(5)은 절연성을 갖는 재료이며, 예를 들면, 폴리파라자일릴렌, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리스티렌, 폴리비닐페놀, 폴리아미드, 폴리이미드, 폴리카보네이트, 폴리에스테르, 폴리비닐알코올, 폴리아세트산 비닐, 폴리우레탄, 폴리술폰, 에폭시 수지, 페놀 수지 등의 폴리머 및 이들을 조합한 공중합체; 이산화 규소, 산화 알류미늄, 산화 티탄, 산화 탄탈 등의 산화물; SrTiO3, BaTiO3 등의 강유전성 산화물; 질화 규소, 질화 알루미늄 등의 질화물; 황화물; 불화물 등의 유전체, 혹은 이들 유전체의 입자를 분산시킨 폴리머 등을 사용할 수 있다. 게이트 절연체층(5)의 막두께는, 재료에 따라 상이하지만, 통상 0.1㎚?100㎛, 바람직하게는 0.5㎚?50㎛, 보다 바람직하게는 5㎚?10㎛이다.
반도체층(4)에 포함되는 유기 반도체 재료는, 적어도 상기식 (1) 및 식 (2)로 이루어지지만, 상기식 (1) 또는 식 (2)로 나타나는 화합물의 수 종류의 유도체를 혼합하여 이용해도 좋다. 유기 반도체 재료는 반도체층(4)의 총량에 대하여 50질량％ 이상, 바람직하게는 80질량％ 이상, 더욱 바람직하게는 95질량％ 이상 포함된다. 이때, 전계 효과 트랜지스터 특성의 개선이나 다른 특성을 부여하기 위해, 필요에 따라서 기타 유기 반도체 재료나 각종 첨가제를 혼합해도 좋다. 또한, 반도체층(4)은 복수의 층으로 이루어져 있어도 좋다. 반도체층(4)의 막두께는, 필요한 기능을 잃지 않는 범위에서, 얇을수록 바람직하다. 전계 효과 트랜지스터에 있어서는, 소정 이상의 막두께가 있으면 반도체 소자의 특성은 막두께에 의존하지 않지만, 막두께가 두꺼워지면 누설 전류가 증가하는 경우가 많다. 반대로 지나치게 얇으면 전하가 지나가는 길(채널)을 형성할 수 없게 되기 때문에, 적당한 막두께는 필요하다. 반도체가 필요한 기능을 나타내기 위한 반도체층의 막두께는, 통상, 0.1㎚?10㎛, 바람직하게는 0.5㎚?5㎛, 보다 바람직하게는 1㎚?3㎛이다.
보호층(7)의 재료로서는 특별히 한정되지 않지만, 예를 들면, 에폭시 수지, 폴리메틸메타크릴레이트 등의 아크릴 수지, 폴리우레탄, 폴리이미드, 폴리비닐알코올, 불소 수지, 폴리올레핀 등의 각종 수지로 이루어지는 막이나, 산화 규소, 산화 알류미늄, 질화 규소 등, 무기 산화막이나 질화막 등의 유전체로 이루어지는 막이 바람직하게 이용되고, 특히, 산소 투과율이나 흡수율이 낮은 수지(폴리머)가 바람직하다. 또한, 유기 EL 디스플레이용으로 개발되어 있는 보호 재료도 사용이 가능하다. 보호층의 막두께는, 그 목적에 따라서 임의의 막두께를 채용할 수 있지만, 통상 100㎚?1㎜이다. 보호층을 형성하면, 습도 등의 외기의 영향을 작게 할 수 있고, 또한, 디바이스의 ON/OFF비를 올릴 수 있는 등, 전기적 특성을 안정화할 수 있는 이점도 있다.
본 발명의 전계 효과 트랜지스터는, 기판 표면의 세정 처리로서 염산이나 황산, 아세트산 등에 의한 산처리, 수산화 나트륨, 수산화 칼륨, 수산화 칼슘, 암모니아 등에 의한 알칼리 처리, 오존 처리, 불소화 처리, 산소나 아르곤 등의 플라즈마 처리, 랭뮤어ㆍ블로드젯막의 형성 처리, 그 외의 절연체나 반도체의 박막의 형성 처리, 기계적 처리, 코로나 방전 등의 전기적 처리 등을 행함으로써 우수한 인쇄 적정을 나타낼 수 있지만, 그 외에, 상기한 각 층의 사이나, 반도체 소자의 외면에 필요에 따라서 기타 층을 형성해도 좋다. 또한, 반도체층이 적층되는 기판 또는 절연체층 상 등에 미리 표면 처리를 행함으로써, 기판, 전극 등과 그 후에 성막되는 반도체층과의 계면 부분의 분자 배향이나 결정성의 제어, 전극 계면이나 절연체층 상의 트랩 부위의 저감에 의해 캐리어 이동도 등의 특성을 개량하거나, 기판 표면의 친수성/소수성의 밸런스를 조정함으로써, 그 위에 형성된 막의 막질이나 기판으로의 도포성의 개량에 의해 디바이스의 균일성을 더욱 향상시키는 것이 가능하다. 이러한 기판 처리로서는, 예를 들면, 페닐에틸트리클로로실란 등에 의한 실란 커플링 처리, 티올 처리나 섬유 등을 이용한 러빙 처리 등을 들 수 있다.
본 발명에 있어서 각 층을 형성하는 방법으로서는, 예를 들면 진공 증착법, 스퍼터법, 도포법, 인쇄법, 졸겔법 등을 적절히 사용할 수 있지만, 생산성을 고려하면, 도포법이나, 잉크젯 인쇄 등의 인쇄법이 바람직하다.
다음으로, 본 발명의 전계 효과 트랜지스터의 제조 방법에 대해서, 도 1의 태양예에 기초하여 이하에 설명한다.
(기판 및 기판 처리)
본 발명의 전계 효과 트랜지스터는, 상기에서도 설명한 기판(1) 상에 필요한 전극이나 각종의 층을 형성함으로써 제작된다(도 1 참조). 이 기판(1) 상에는 전술의 표면 처리 등을 행하는 것도 가능하다. 기판(1)의 두께는, 필요한 기능을 방해하지 않는 범위에서 얇은 쪽이 바람직하다. 재료에 따라 상이하지만, 통상 1㎛?10㎜이고, 바람직하게는 5㎛?3㎜이다.
(소스 전극 및 드레인 전극의 형성)
상기의 전극 재료 등을 이용하여 기판(1) 상에 소스 전극(2) 및 드레인 전극(3)을 형성한다. 소스 전극(2) 및 드레인 전극(3)의 재료는 동일해도, 상이해도 좋다. 전극을 형성하는 방법으로서는, 예를 들면 진공 증착법, 스퍼터법, 도포법, 열전사법, 인쇄법, 졸겔법 등을 들 수 있다. 성막시 또는 성막 후, 소망하는 형상이 되도록 필요에 따라서 패터닝을 행하는 것이 바람직하다. 패터닝의 방법으로서도 각종의 방법을 사용할 수 있지만, 예를 들면 포토 레지스트의 패터닝과 에칭을 조합한 포토리소그래피법 등을 들 수 있다. 또한, 잉크젯 인쇄, 스크린 인쇄, 오프셋 인쇄, 볼록판 인쇄 등의 인쇄법, 마이크로콘택트 프린팅법 등의 소프트리소그래피법 및, 이들 수법을 복수 조합한 수법을 이용하여, 패터닝하는 것도 가능하다. 소스 전극(2) 및 드레인 전극(3)의 막두께는, 재료에 따라 상이하지만, 통상 1㎚?100㎛이고, 바람직하게는 0.5㎚?10㎛이며, 보다 바람직하게는 1㎚?5㎛이다. 소스 전극(2) 및 드레인 전극(3)의 막두께는 동일해도, 상이해도 좋다.
(반도체층의 형성)
반도체층은 상기에서 설명한 유기 반도체 재료로 이루어지고, 이들을 용매 중에 용해 또는 분산한 유기 반도체 조성물을 이용하여 도포 인쇄 프로세스에 의해 성막된다.
도포 인쇄 프로세스란, 용제 가용성을 갖는 반도체 재료, 예를 들면 본 발명의 상기식 (1) 및 식 (2)로 나타나는 화합물을 미리 유기 용매에 용해하여, 얻어진 유기 반도체 조성물을 도포(예를 들면, 기판에 유기 반도체 조성물을 도포함)하고, 그 후, 건조시켜 우수한 반도체 특성을 갖는 반도체층을 용이하게 형성할 수 있는 반도체층의 제작 방법을 말한다. 도포에 의한 제조 방법, 즉 도포 인쇄 프로세스는 디바이스 제조시의 환경을 진공이나 고온 상태로 할 필요가 없어, 대면적의 전계 효과 트랜지스터를 저비용으로 제조할 수 있기 때문에 공업적으로도 유리하고, 각종 반도체층의 제작 방법 중에서도 특히 바람직하다.
구체적으로는, 상기식 (1) 및 식 (2)의 화합물을 용매에 용해, 또는 분산화함으로써 본 발명의 유기 반도체 조성물을 조제한다. 상기식 (1) 및 식 (2)의 화합물을 동시에 용해, 또는 분산화하거나, 개별로 용매에 용해 또는 분산한 후에 혼합하여 조제해도 좋다. 조성물 중에 있어서의 상기식 (1) 및 식 (2)의 화합물 또는 복수의 당해 화합물의 농도는, 용매의 종류나, 제작하는 반도체층의 막두께에 따라 상이하지만, 유기 반도체 조성물의 총량에 대하여 통상 0.001?50질량％이고, 0.01?20질량％인 것이 바람직하며, 0.5％ 이상 5％ 이하인 것이 특히 바람직하다. 반도체층의 성막성의 향상이나 전계 효과 트랜지스터의 특성의 개선, 다른 특성을 부여하기 위해 첨가제나 다른 종류의 반도체 재료를 혼합하는 것도 가능하다.
유기 반도체 조성물을 조제하려면, 상기의 유기 반도체 재료 등을 상기의 용매에 용해 또는 분산시킬 필요가 있지만, 경우에 따라 가열 용해 처리를 행해도 좋다. 또한 얻어진 유기 반도체 재료의 조성물을 필터를 이용해 여과하여, 불순물 등을 제거해도 좋다. 이것을 기판 상에 도포하면, 반도체층의 성막성의 향상을 볼 수 있어, 상기식 (1) 및 식 (2)의 화합물을 포함하는 유기 반도체 조성물은 적합하게 사용된다.
상기와 같이 조제한 유기 반도체 조성물을, 기판(소스 전극 및 드레인 전극의 노출부)에 도포한다. 도포법으로서는, 캐스팅, 스핀 코팅, 딥 코팅, 블레이드 코팅, 와이어바 코팅, 스프레이 코팅 등의 코팅법; 잉크젯 인쇄, 스크린 인쇄, 오프셋 인쇄, 볼록판 인쇄, 그라비어 인쇄 등의 인쇄법; 마이크로콘택트 프린팅법 등의 소프트리소그래피법 등, 나아가서는 이들 수법을 복수 조합한 방법을 채용할 수 있다. 또한, 도포법과 유사한 방법으로서 수면 상에 상기의 유기 반도체 재료를 포함하는 조성물을 적하함으로써 제작한 반도체층의 단분자막을 기판으로 옮겨 적층하는 랭뮤어ㆍ블로드젯법, 액정이나 융액 상태의 재료를 2매의 기판을 사이에 끼워 모관상으로 기판 간에 도입하는 방법 등도 채용할 수 있다. 이들 방법에 의해 제작되는 유기 반도체층의 막두께는, 기능을 손상시키지 않는 범위에서 얇은 쪽이 바람직하다. 막두께가 커지면 누설 전류가 증대되는 경우가 있다. 유기 반도체층의 막두께는, 상기의 반도체층(4)과 동일하다.
이와 같이 제작된 반도체층은, 후처리에 의해 반도체 특성을 개량할 수 있다. 예를 들면, 반도체층을 형성한 후에 기판을 열처리함으로써, 성막시에 발생한 막 중의 왜곡이 완화되어, 막 중의 배열ㆍ배향을 제어할 수 있는 등의 이유에 의해, 반도체 특성의 향상이나 안정화를 도모할 수 있어, 핀홀 등도 저감할 수 있다. 열처리는 반도체층이 형성되어 있으면 어느 단계에서 행해도 좋다. 열처리의 온도는 특별히 제한은 없지만, 통상 실온?150℃에서, 바람직하게는 40?120℃이다. 열처리의 시간은, 특별히 제한은 없지만, 통상 1초?24시간, 바람직하게는 1분?1시간이다. 최적의 조건으로 열처리를 행하면, 그 후의 내열성을 큰 폭으로 향상시킬 수도 있다. 열처리는 대기 중에서도 좋지만, 질소나 아르곤 등의 불활성 분위기하에서 행해도 좋다.
또한, 그 외의 반도체층의 후처리 방법으로서, 막 중의 캐리어 밀도의 증감을 목적으로, 산소나 수소 등의 산화성 혹은 환원성의 기체나, 산화성 혹은 환원성의 액체 등으로 처리하고, 산화, 또는 환원에 의해 특성의 변화를 야기하는 수법이 있다. 즉, 미량의 원소, 원자단, 분자, 고분자를 반도체층에 더함으로써, 반도체층 중의 캐리어 밀도가 증감하여, 반도체 특성인 전기 전도도, 캐리어 극성(p형-n형 변환), 페르미 준위, 등을 변화시키는 수법이며, 특히 실리콘 등의 무기계의 재료를 이용한 반도체 소자에서는 일반적으로 이용되고 있다. 예를 들면, 산소 및 수소 등의 가스를 접촉시키거나, 염산, 황산, 술폰산 등의 산, 또는 PF5, AsF5, FeCl3 등의 루이스산 등을 포함하는 용액에 담그거나, 요오드 등의 할로겐 원자, 또는 나트륨, 칼륨 등의 금속 원자 등을 전기 화학적으로 처리함으로써 달성할 수 있다. 이들 도핑은 반도체층의 제작 후가 아니라도, 진공 증착법에 의해 반도체층을 형성하는 재료에, 또는 도핑에 이용하는 재료를 첨가하여 공증착하거나, 반도체층 제작시의 분위기 중에 혼합하거나(도핑 재료를 존재시킨 환경하에서 반도체층을 제작하는 방법), 이온을 진공 중에서 가속하여 반도체층에 충돌시켜 도핑하는 것도 가능하다.
(절연체층의 형성)
상기의 절연체 재료 등을 이용하여 반도체층(4) 상에 게이트 절연체층(5)을 형성한다(도 1 참조). 게이트 절연체층(5)의 형성 방법으로서는, 예를 들면 스핀 코팅, 스프레이 코팅, 딥 코팅, 캐스트, 바 코트, 블레이드 코팅 등의 도포법; 스크린 인쇄, 오프셋 인쇄, 잉크젯 등의 인쇄법; 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터 빔법, 이온 플레이팅법, 스퍼터링법, 대기압 플라즈마법, CVD법 등의 드라이 프로세스법, 등을 들 수 있다. 또한, 졸겔법이나 알루미늄 상의 알마이트와 같이 금속 표면에 산화물막을 형성하는 방법도 사용할 수 있다.
게이트 절연체층(5)의 막두께는, 그 기능을 손상시키지 않는 범위에서 얇은 쪽이 바람직하고, 통상 0.1㎚?100㎛이고, 바람직하게는 0.5㎚?50㎛이며, 보다 바람직하게는 5㎚?10㎛이다.
(게이트 전극의 형성)
게이트 전극(6)은, 소스 전극(2) 및 드레인 전극(3)의 제작 방법과 동일한 방법으로 형성할 수 있다. 막두께는, 재료에 따라 상이하지만, 통상 1㎚?100㎛이고, 바람직하게는 0.5㎚?10㎛이며, 보다 바람직하게는 1㎚?5㎛이다.
(보호층)
상기의 보호층 재료를 사용하여 보호층(7)을 형성하면, 외기의 영향을 최소한으로 할 수 있어, 전계 효과 트랜지스터의 전기적 특성을 안정화할 수 있다는 이점이 있다(도 1 참조). 보호층(7)의 막두께는, 그 목적에 따라서 임의의 막두께를 채용할 수 있지만, 통상 100㎚?1㎜이다. 보호층을 성막하려면 각종의 방법을 채용할 수 있지만, 보호층이 수지로 이루어지는 경우는, 예를 들면, 수지를 함유하는 용액을 도포 후에 건조시켜 수지막으로 하는 방법, 수지 모노머를 도포 혹은 증착한 후에 중합하는 방법 등을 들 수 있고, 성막 후에 가교 처리를 행해도 좋다. 보호층이 무기물로 이루어지는 경우는, 예를 들면, 스퍼터링법, 증착법 등의 진공 프로세스에서의 형성 방법이나, 졸겔법 등의 도포 인쇄 프로세스에서의 형성 방법을 이용할 수 있다. 본 발명의 전계 효과 트랜지스터는, 보호층을 반도체층 표면 외에, 각 층의 사이에도 필요에 따라서 설치할 수 있다. 설치된 보호층은, 전계 효과 트랜지스터의 전기적 특성의 안정화에 도움이 되는 경우가 있다.
일반적으로 전계 효과 트랜지스터의 동작 특성은, 반도체층의 캐리어 이동도, 전도도, 절연층의 정전 용량, 소자의 구성(소스ㆍ드레인 전극 간 거리 및 폭, 절연층의 막두께 등) 등에 의해 결정된다. 전계 효과 트랜지스터의 반도체층에 이용되는 유기 재료에는, 높은 캐리어 이동도가 요구되지만, 저비용으로 제조할 수 있는 본 발명의 상기식 (1)의 화합물은 유기 반도체 재료로서 높은 캐리어 이동도를 발현한다. 또한, 본 발명의 전계 효과 트랜지스터는 비교적 저온 프로세스에서의 제조가 가능하여, 고온 조건하에서는 사용할 수 없는 플라스틱판, 플라스틱 필름 등의 플렉시블한 재질도 기판으로서 이용할 수 있다. 그 결과, 경량이고 유연성이 우수한 망가지기 어려운 소자의 제조가 가능하여, 디스플레이의 액티브 매트릭스의 스위칭 소자 등으로서 이용할 수 있다. 디스플레이로서는, 예를 들면 액정 디스플레이, 고분자 분산형 액정 디스플레이, 전기 영동형 디스플레이, EL 디스플레이, 일렉트로크로믹형 디스플레이, 입자 회전형 디스플레이 등을 들 수 있다. 또한, 본 발명의 전계 효과 트랜지스터는, 성막성이 양호한 점에서, 도포 등의 도포 인쇄 프로세스에서 제조할 수 있어, 종래의 진공 증착 프로세스와 비교하여 매우 저비용이고 대면적 디스플레이 용도의 전계 효과 트랜지스터의 제조에도 적용할 수 있다.
본 발명의 전계 효과 트랜지스터는, 메모리 회로 소자, 신호 드라이버 회로 소자, 신호 처리 회로 소자 등의 디지털 소자나 아날로그 소자로서도 이용할 수 있고, 이들을 조합함으로써 IC 카드나 IC 태그의 제작이 가능하다. 또한, 본 발명의 전계 효과 트랜지스터는 화학 물질 등의 외부 자극에 의해 그 특성에 변화를 일으킬 수 있기 때문에, FET 센서로서의 이용도 기대할 수 있다.
또한, 본 발명에는 이하의 (2)?(16)의 형태도 포함된다.
(2) 식 (2)에 있어서의 Ar1, Ar2 및 Ar3이 각각 독립적으로 수소 원자, 할로겐 원자, C1?C12 알킬기, C1?C12 알콕실기, C1?C12 할로게노알킬기, C1?C12 할로게노알콕실기 또는 시아노기로 치환된 페닐기이고, 분자량이 5000 이상인 (1)에 기재된 유기 반도체 재료,
(3) 식 (2)로 나타나는 화합물이 분자량 5000 이상의 하기식 (3)으로 나타나는 화합물인 (2)에 기재된 유기 반도체 재료,
Figure pct00005
(식 (3) 중, R3, R4 및 R5 중, 적어도 1개가 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기이고, 그 이외가, 각각 독립적으로 수소 원자, 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기이고, m은 10 이상의 정수를 나타냄),
(4) 식 (3)에 있어서의 R3, R4 및 R5 중 적어도 1개가 메틸기, 트리플루오로메틸기, 메톡시기, 트리플루오로메톡시기 또는 플루오로기이고, 그 이외가 수소 원자, 메틸기, 트리플루오로메틸기, 메톡시기, 트리플루오로메톡시기 또는 플루오로기인 (3)에 기재된 유기 반도체 재료,
(5) 식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 직쇄의 C6?C12 알킬기인 (1) 내지 (4) 중 어느 하나에 기재된 유기 반도체 재료,
(6) 식 (1)로 나타나는 화합물과 식 (2)로 나타나는 화합물의 비율이 5:1 내지 1:1인 (1) 내지 (5) 중 어느 하나에 기재된 유기 반도체 재료,
(7) (1) 내지 (6) 중 어느 하나에 기재된 유기 반도체 재료가 적어도 1종류의 유기 용매에 용해 및/또는 분산되어 이루어지는 유기 반도체 조성물,
(8) 비점이 150℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 (7)에 기재된 유기 반도체 조성물,
(9) 비점이 180℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 (8)에 기재된 유기 반도체 조성물,
(10) 상기 유기 반도체 재료의 고형분이 0.5％ 이상 5％ 이하인 (7) 내지 (9) 중 어느 하나에 기재된 유기 반도체 조성물,
(11) (1) 내지 (6) 중 어느 하나에 기재된 유기 반도체 재료로 이루어지는 유기 박막,
(12) (7) 내지 (10) 중 어느 하나에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 형성된 유기 박막,
(13) (1) 내지 (6) 중 어느 하나에 기재된 유기 반도체 재료를 갖는 것을 특징으로 하는 전계 효과 트랜지스터,
(14) 톱 게이트 구조인 (13)에 기재된 전계 효과 트랜지스터,
(15) 소스 전극과 드레인 전극을 갖는 기판 상에 상기 유기 반도체 재료를 포함하는 반도체층이 형성되고, 당해 유기 반도체 재료의 상부의 일부 또는 전부에 게이트 절연체층이 형성되고, 당해 게이트 절연체층의 상부에 접하도록 게이트 전극이 형성된 톱 게이트 구조를 갖는 톱 게이트-보텀 콘택트형 구조인, (14)에 기재된 전계 효과 트랜지스터,
(16) (7) 내지 (10) 중 어느 하나에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 반도체층을 형성하는 전계 효과 트랜지스터의 제조 방법,
(17) (7) 내지 (10) 중 어느 하나에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 반도체층을 형성하고, 도포 인쇄 프로세스에 의해 당해 반도체층의 상부에 게이트 절연체층을 형성하는 톱 게이트-보텀 콘택트형 구조의 전계 효과 트랜지스터의 제조 방법.
실시예
이하, 실시예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들로 한정되는 것은 아니다. 실시예 중, 부는 특별히 지정하지 않는 한 질량부를, 또한 ％는 질량％를 각각 나타낸다.
〔실시예 1〕
(용액 조제)
표 1에 기재된 화합물 (11) 및 폴리(비스(4-페닐)-2,4,6-트리메틸페닐아민)(시그마알드리치 제조)을 각각 4％가 되도록 테트라하이드로나프탈렌에 용해했다. 이 용액을 질량비로 1:1이 되도록 혼합하여 조성물을 제작했다.
(트랜지스터 소자의 제작)
포토리소그래피에 의해 소스 드레인 패턴(금 전극: 채널 길이 100㎛×채널폭 15㎜, 36개)을 형성한 유리 기판을 플라즈마 처리하고, 이 기판 상에 10㎜의 펜타플루오로벤젠티올(알드리치 제조)의 IPA 용액을 스핀 코팅법에 의해 도포하고, 전극 SAM 처리를 행했다. 이어서 10mM의 페닐에틸트리클로로실란(알드리치 제조)의 톨루엔 용액을 스핀 코팅법에 의해 도포하여 기판 표면을 SAM 처리한 후, 상기와 같이 조제한 화합물 (11) 및 폴리(비스(4-페닐)-2,4,6-트리메틸페닐아민)의 조성물을 스핀 코팅법에 의해 도포하여, 유기 박막을 형성했다. 또한, 이 유기 박막 상에 CYTOP(아사히글라스 가부시키가이샤 제조)를 스핀 코팅법에 의해 도포하여 유기 절연막을 형성했다. 그리고, 메탈 마스크를 이용한 진공 증착법에 의해 유기 절연막 상에, 게이트 전극으로서 금을 증착하여, 톱 게이트-보텀 콘택트 소자를 제작했다.
(특성 평가)
얻어진 유기 전계 효과 트랜지스터에 드레인 전압을 -2V, 게이트 전압(Vg)을 ＋20?-100V로 변화시킨 조건으로 1개의 기판 상의 36개의 반도체 특성을 평가했다. 그 결과 산출된 36개의 전극의 이동도의 평균값은 1.6㎠/Vs(최대 2.0㎠/Vs), 기판 내의 불균일을 나타내는 지표인 표준편차는 0.24㎠/Vs였다. 또한, 문턱값 전압(threshold voltage)은, 평균 -21V, 표준편차 1.9V로, 우수한 이동도와 기판 내의 균일성을 나타냈다. 이 결과는, 비특허문헌 2에서 나타나 있는 이동도 0.53㎠/Vs 및 그 표준편차 0.24와 비교하면 높은 이동도를 나타낼 뿐만 아니라, 균일한 인쇄 특성을 갖는 조성물인 것을 시사하고 있다.
또한, 도 2에 나타내는 반도체 특성으로부터, 히스테리시스도 없고, 반복 전압을 가한 경우의 반도체 특성의 변화도 볼 수 없었다. 또한, 도 3에 나타내는 바와 같이 대기 중에 139일 폭로한 경우에도 이동도, 문턱값 전압, ON 전류의 변화는 근소하여, 우수한 반도체 특성을 유지하고 있었다.
〔비교예 1〕
(트랜지스터 소자의 제작)
화합물 (11) 대신에 특허문헌 5에 기재된 하기 화합물 (101)을 사용하는 것 이외에는 실시예 1과 동일하게 하여 톱 게이트-보텀 콘택트 소자를 제작했다.
Figure pct00006
(특성 평가)
얻어진 유기 전계 효과 트랜지스터를 동일한 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 0.94㎠/V, 표준편차는 0.24㎠/Vs로, 실시예 1에 비하여 매우 떨어지는 결과였다.
〔비교예 2〕
실시예 1에서 제작한 조성물 대신에 화합물 (11)의 3％의 테트라하이드로나프탈렌 용액을 이용하는 것 이외는 실시예 1과 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 2.75㎠/Vs로 높은 수치를 나타내기는 했지만, 기판 내의 불균일을 나타내는 지표인 표준편차는 0.85㎠/Vs로, 실시예 1에 비하여 개개의 전극에서의 이동도의 불균일이 매우 컸다. 또한 이 소자에서는 형성한 박막에 크랙이 들어가, 트랜지스터 소자로서의 동작을 확인할 수 없는 전극도 다수 확인되었다.
〔실시예 2〕
실시예 1에서 제작한 조성물을 이용하고, 유기 절연막을 CYTOP로부터 Teflon(등록상표) AF1600(DuPont사 제조)으로 바꾸는 것 이외에는 실시예 1과 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 2.5㎠/Vs(최대 3.3㎠/Vs), 기판 내의 불균일을 나타내는 지표인 표준편차는 0.43㎠/Vs였다. 또한, 문턱값 전압은, 평균 -15V, 표준편차 2.8V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
〔실시예 3〕
실시예 2에서 사용한 폴리(비스(4-페닐)-2,4,6-트리메틸페닐아민)을 대신하여 폴리(비스(4-페닐)-2,4-디메틸페닐아민)(HFR사 제조)을 이용하는 것 이외에는 실시예 2와 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 1.65㎠/Vs(최대 2.07㎠/Vs), 기판 내의 불균일을 나타내는 지표인 표준편차는 0.40㎠/Vs였다. 또한, 문턱값 전압은, 평균 -17V, 표준편차 2.2V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
〔실시예 4〕
실시예 3에서 이용한 조성물을 유리 기판 상에 동일하게 스핀 코팅법에 의해 도포한 후, 120℃에서 30분간 열처리를 했다. 그 후, 이 유기 박막 상에 CYTOP(아사히글라스 가부시키가이샤 제조)를 스핀 코팅법에 의해 도포하여 유기 절연막을 형성했다. 그리고, 메탈 마스크를 이용한 진공 증착법에 의해 유기 절연막 상에, 게이트 전극으로서 금을 증착하여, 톱 게이트-보텀 콘택트 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 1.98㎠/Vs, 기판 내의 불균일을 나타내는 지표인 표준편차는 0.33㎠/Vs였다. 또한, 문턱값 전압은, 평균 -17V, 표준편차 2.2V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
(내열성 시험)
이 트랜지스터 소자를 130℃에서 30분간 재차 가열하여, 고온에 노출되었을 때의 내열성을 확인한 결과, 산출된 36개의 전극의 이동도의 평균값은 2.16㎠/Vs, 기판 내의 불균일을 나타내는 지표인 표준편차는 0.12㎠/Vs였다. 또한, 문턱값 전압은, 평균 -17V, 표준편차 1.4V로, 내열성 시험을 행하기 전의 특성과 비교하여 거의 변화는 확인되지 않았다.
〔실시예 5〕
실시예 1에서 사용한 폴리(비스(4-페닐)-2,4,6-트리메틸페닐아민)을 대신하여 폴리(비스(4-페닐)-4-플루오로페닐아민)(HFR사 제조)을 이용하는 것 이외에는 실시예 1과 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 1.82㎠/Vs(최대 2.21㎠/Vs), 기판 내의 불균일을 나타내는 지표인 표준편차는 0.39㎠/Vs였다. 또한, 문턱값 전압은, 평균 -1.6V, 표준편차 1.6V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
〔실시예 6〕
실시예 4에서 이용한 화합물 (11)과 폴리(비스(4-페닐)-4-플루오로페닐아민)의 질량비를 1:1에서 3:1로 변경한 조성물을 이용하는 것 이외에는 실시예 4와 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 2.79㎠/Vs, 기판 내의 불균일을 나타내는 지표인 표준편차는 0.59㎠/Vs였다. 또한, 문턱값 전압은, 평균 0.85V, 표준편차 0.7V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
〔실시예 7〕
실시예 4에서 이용한 화합물 (11)과 폴리(비스(4-페닐)-4-플루오로페닐아민)의 질량비를 1:1에서 5:1로 변경한 조성물을 이용하는 것 이외에는 실시예 4와 동일하게 하여 트랜지스터 소자를 제작했다.
(특성 평가)
얻어진 트랜지스터 소자를 실시예 1과 동일 조건으로 반도체 특성을 평가한 결과, 산출된 36개의 전극의 이동도의 평균값은 2.33㎠/Vs, 기판 내의 불균일을 나타내는 지표인 표준편차는 0.45㎠/Vs였다. 또한, 문턱값 전압은, 평균 2.9V, 표준편차 1.9V로, 우수한 이동도와 기판 내의 균일성을 나타냈다.
이상과 같이, 본 발명의 유기 반도체 재료로 이루어지는 전계 효과 트랜지스터는 대기 중에서 안정적으로 동작하고, 반도체층을 제작할 때에는 특별한 설비 등을 필요로 하는 진공 증착법을 이용하는 일 없이, 기판 표면 처리에 있어서의 패터닝 등의 번잡한 작업을 필요로 하지 않고, 도포법 등에 의해 간편하고 그리고 염가로 제작할 수 있는 것이 확인되었다. 또한, 종래부터 알려져 있는 펜타센 유도체로 이루어지는 전계 효과 트랜지스터나 알킬기를 갖는 벤조티에노[3,2-b][1]벤조티오펜만으로 이루어지는 전계 효과 트랜지스터보다도 높은 반도체 특성 및 균일성을 나타냈다.
또한 펜타센 유도체 등을 이용하는 종래의 유기 전계 효과 트랜지스터에 있어서는, 반도체층에 이용하는 화합물이 대기 중의 습기 등에 의해 분해되는 것이 알려져 있어, 대기 중에서의 안정성에 문제가 있는데 대해, 본 발명의 전계 효과 트랜지스터는, 139일 후에 반도체 특성을 재측정한 경우에 있어서도, 초기값과 동등한 값을 나타내며, 대기 중에서도 매우 안정적이고 장수명이고, 특히 톱 게이트-보텀 콘택트 구조로 이루어지는 전계 효과 트랜지스터로 함으로써 보다 우수한 트랜지스터 성능을 발휘할 뿐만 아니라, 높은 내구성을 갖는 것이 판명되었다.
1 : 기판
2 : 소스 전극
3 : 드레인 전극
4 : 반도체층
5 : 게이트 절연체층
6 : 게이트 전극
7 : 보호층

Claims (17)

  1. 하기식 (1) 및 식 (2)로 나타나는 화합물을 함유하여 이루어지는 유기 반도체 재료:
    Figure pct00007

    (식 (1) 중, R1 및 R2는 각각 독립적으로 무치환 또는 할로게노 치환 C1?C36 지방족 탄화 수소기를 나타냄);
    Figure pct00008

    (식 (2) 중, Ar1, Ar2 및 Ar3은, 각각 독립적으로 치환 또는 무치환의 방향족 탄화 수소기이고, ｎ은 6 이상의 정수를 나타냄).
  2. 제1항에 있어서,
    식 (2)에 있어서의 Ar1, Ar2 및 Ar3이 각각 독립적으로 수소 원자, 할로겐 원자, C1?C12 알킬기, C1?C12 알콕실기, C1?C12 할로게노알킬기, C1?C12 할로게노알콕실기 또는 시아노기로 치환된 페닐기이고, 분자량이 5000 이상인 유기 반도체 재료.
  3. 제2항에 있어서,
    식 (2)로 나타나는 화합물이 분자량 5000 이상의 하기식 (3)으로 나타나는 화합물인 유기 반도체 재료:
    Figure pct00009

    (식 (3) 중, R3, R4 및 R5 중, 적어도 1개가 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기이고, 그 이외가, 각각 독립적으로 수소 원자, 할로겐 원자, C1?C4 알킬기, C1?C4 알콕실기, C1?C4 할로게노알킬기, C1?C4 할로게노알콕실기 또는 시아노기이고, m은 10 이상의 정수를 나타냄).
  4. 제3항에 있어서,
    식 (3)에 있어서의 R3, R4 및 R5 중 적어도 1개가 메틸기, 트리플루오로메틸기, 메톡시기, 트리플루오로메톡시기 또는 플루오로기이고, 그 이외가 수소 원자, 메틸기, 트리플루오로메틸기, 메톡시기, 트리플루오로메톡시기 또는 플루오로기인 유기 반도체 재료.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    식 (1)에 있어서의 R1 및 R2가 각각 독립적으로 직쇄의 C6?C12 알킬기인 유기 반도체 재료.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    식 (1)로 나타나는 화합물과 식 (2)로 나타나는 화합물의 비율이 5:1 내지1:1인 유기 반도체 재료.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 유기 반도체 재료가 적어도 1종류의 유기 용매에 용해 및/또는 분산되어 이루어지는 유기 반도체 조성물.
  8. 제7항에 있어서,
    비점이 150℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 유기 반도체 조성물.
  9. 제8항에 있어서,
    비점이 180℃ 이상인 적어도 1종류의 유기 용매를 포함하는 용액으로 이루어지는 유기 반도체 조성물.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 유기 반도체 재료의 고형분이 0.5％ 이상 5％ 이하인 유기 반도체 조성물.
  11. 제1항 내지 제6항 중 어느 한 항에 기재된 유기 반도체 재료로 이루어지는 유기 박막.
  12. 제7항 내지 제10항 중 어느 한 항에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 형성된 유기 박막.
  13. 제1항 내지 제6항 중 어느 한 항에 기재된 유기 반도체 재료를 갖는 것을 특징으로 하는 전계 효과 트랜지스터.
  14. 제13항에 있어서,
    톱 게이트 구조인 전계 효과 트랜지스터.
  15. 제14항에 있어서,
    소스 전극과 드레인 전극을 갖는 기판 상에 상기 유기 반도체 재료를 포함하는 반도체층이 형성되고, 당해 유기 반도체 재료의 상부의 일부 또는 전부에 게이트 절연체층이 형성되고, 당해 게이트 절연체층의 상부에 접하도록 게이트 전극이 형성된 톱 게이트 구조를 가진 톱 게이트-보텀 콘택트형 구조인 전계 효과 트랜지스터.
  16. 제7항 내지 제10항 중 어느 한 항에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 반도체층을 형성하는 전계 효과 트랜지스터의 제조 방법.
  17. 제7항 내지 제10항 중 어느 한 항에 기재된 유기 반도체 조성물을 이용하여, 도포 인쇄 프로세스에 의해 반도체층을 형성하고, 도포 인쇄 프로세스에 의해 당해 반도체층의 상부에 게이트 절연체층을 형성하는 톱 게이트-보텀 콘택트형 구조의 전계 효과 트랜지스터의 제조 방법.
KR1020127024194A 2010-09-07 2011-09-06 유기 반도체 재료, 유기 반도체 조성물, 유기 박막 및 전계 효과 트랜지스터 그리고 그의 제조 방법 KR20120127502A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010199956 2010-09-07
JPJP-P-2010-199956 2010-09-07
PCT/JP2011/070214 WO2012033073A1 (ja) 2010-09-07 2011-09-06 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法

Publications (1)

Publication Number Publication Date
KR20120127502A true KR20120127502A (ko) 2012-11-21

Family

ID=45810671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024194A KR20120127502A (ko) 2010-09-07 2011-09-06 유기 반도체 재료, 유기 반도체 조성물, 유기 박막 및 전계 효과 트랜지스터 그리고 그의 제조 방법

Country Status (8)

Country Link
US (1) US20120313086A1 (ko)
EP (1) EP2615657B1 (ko)
JP (1) JP5913107B2 (ko)
KR (1) KR20120127502A (ko)
CN (1) CN102823011A (ko)
RU (1) RU2012134704A (ko)
TW (1) TWI462926B (ko)
WO (1) WO2012033073A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151461A (zh) * 2013-02-27 2013-06-12 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法和制备装置
CN105229813B (zh) * 2013-05-23 2017-08-25 富士胶片株式会社 有机半导体组合物、有机薄膜晶体管、以及电子纸及显示装置
JPWO2015076334A1 (ja) 2013-11-21 2017-03-16 株式会社ニコン トランジスタの製造方法およびトランジスタ
US20170025613A1 (en) * 2014-04-21 2017-01-26 Sumitomo Chemical Company, Limited Composition and polymer compound, and organic semiconductor device comprising the composition or the polymer compound
US9818946B2 (en) 2014-04-21 2017-11-14 Sumitomo Chemical Company, Limited Film and organic semiconductor device containing the film
WO2016024484A1 (ja) * 2014-08-13 2016-02-18 富士フイルム株式会社 有機半導体膜形成用の組成物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、非発光性有機半導体デバイス用塗布溶液、非発光性有機半導体デバイス用インク、非発光性有機半導体デバイス用有機半導体膜および有機トランジスタ
WO2017086320A1 (ja) * 2015-11-20 2017-05-26 富士フイルム株式会社 有機半導体組成物、有機半導体膜、有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP6699141B2 (ja) * 2015-11-27 2020-05-27 東ソー株式会社 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
JP6699142B2 (ja) * 2015-11-27 2020-05-27 東ソー株式会社 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
CN111653676A (zh) * 2016-01-08 2020-09-11 日立化成株式会社 有机电子材料、有机电子元件及有机电致发光元件
EP3608981A4 (en) * 2017-03-21 2020-12-23 Nippon Kayaku Kabushiki Kaisha ORGANIC SEMICONDUCTOR COMPOSITION, ORGANIC SEMICONDUCTOR THIN-FILM AND ORGANIC THIN-FILM TRANSISTOR
CN109535166B (zh) * 2018-11-09 2020-08-18 西安交通大学 一种发光有机半导体骨架材料及其应用
JPWO2021177417A1 (ko) * 2020-03-04 2021-09-10

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168625A (ja) * 1985-01-23 1986-07-30 Nissan Motor Co Ltd ポリトリフエニルアミンの製膜方法
US5728801A (en) 1996-08-13 1998-03-17 The Dow Chemical Company Poly (arylamines) and films thereof
GB9726810D0 (en) 1997-12-19 1998-02-18 Zeneca Ltd Compounds composition & use
EP2204861A1 (en) * 2001-12-19 2010-07-07 Merck Patent GmbH Organic field effect transistor with an organic dielectric
JP4945757B2 (ja) 2005-01-19 2012-06-06 国立大学法人広島大学 新規な縮合多環芳香族化合物およびその利用
JP4866041B2 (ja) * 2005-08-29 2012-02-01 株式会社リコー アリールアミン重合体
GB2449023B (en) 2006-01-21 2011-06-15 Merck Patent Gmbh Electronic short channel device comprising an organic semiconductor formulation
JP4581062B2 (ja) 2006-10-20 2010-11-17 日本化薬株式会社 電界効果トランジスタ、半導体デバイス作製用インク、電界効果トランジスタの製造方法、および有機複素環化合物
JP5546752B2 (ja) * 2007-09-28 2014-07-09 住友化学株式会社 高分子化合物及びその製造方法、並びに、この高分子化合物を含む組成物
JP5480510B2 (ja) * 2008-03-31 2014-04-23 住友化学株式会社 有機半導体組成物、並びに有機薄膜及びこれを備える有機薄膜素子
JP5428104B2 (ja) 2008-05-23 2014-02-26 日本化薬株式会社 有機半導体組成物

Also Published As

Publication number Publication date
EP2615657A4 (en) 2014-03-05
WO2012033073A1 (ja) 2012-03-15
RU2012134704A (ru) 2014-10-20
JP5913107B2 (ja) 2016-04-27
TW201223955A (en) 2012-06-16
EP2615657A1 (en) 2013-07-17
CN102823011A (zh) 2012-12-12
EP2615657B1 (en) 2016-12-21
TWI462926B (zh) 2014-12-01
JPWO2012033073A1 (ja) 2014-01-20
US20120313086A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP5913107B2 (ja) 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
JP5477978B2 (ja) 電界効果トランジスタ
JP5160078B2 (ja) 電界効果トランジスタ
KR101410150B1 (ko) 전계 효과 트랜지스터
JP5124520B2 (ja) 薄膜トランジスタ
JPWO2007125671A1 (ja) 電界効果トランジスタ
JP2007266285A (ja) 電界効果トランジスタ
KR101462526B1 (ko) 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법
KR20190130568A (ko) 유기 반도체 조성물, 유기 박막 및 유기 박막 트랜지스터
JP2012044109A (ja) 電界効果トランジスタ及びその製造方法
JP2007266411A (ja) 電界効果トランジスタ
JP2007273594A (ja) 電界効果トランジスタ
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
JP4868825B2 (ja) 有機系電界効果トランジスタ
WO2014136436A1 (ja) 有機薄膜トランジスタ及びその製造方法
JP5428113B2 (ja) 電界効果トランジスタ
JP2010138395A (ja) ポリチオフェンおよびポリチオフェンを含む電子デバイス
JPWO2017150474A1 (ja) 有機半導体組成物及びそれらからなる有機薄膜、並びにその用途
JP7083106B2 (ja) 有機半導体組成物及びその用途
JP6214938B2 (ja) 有機半導体及びその用途、並びに半導体層形成用インク
WO2019193953A1 (ja) 有機半導体素子、組成物、化合物を精製する方法およびそれらの応用
JP6526585B2 (ja) 縮合多環芳香族化合物及びその用途
JP2007266201A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141224

Effective date: 20160426

S901 Examination by remand of revocation
E902 Notification of reason for refusal
S601 Decision to reject again after remand of revocation