KR20120111811A

KR20120111811A - 데이터 기록 방법. 메모리, 및 메모리 기록 시스템

Info

Publication number: KR20120111811A
Application number: KR1020110030400A
Authority: KR
Inventors: 서명규; 황태선
Original assignee: (주)아토솔루션
Priority date: 2011-04-01
Filing date: 2011-04-01
Publication date: 2012-10-11
Also published as: WO2012134097A3; CN103650055B; KR101293224B1; WO2012134097A2; US9292430B2; EP2696348A2; CN103650055A; US20140040538A1; EP2696348A4

Abstract

데이터 출력 디바이스가 NAND 셀 어레이를 포함하는 메모리에게 데이터 기록 시작 주소 및 데이터를 전송함으로써 상기 메모리에 상기 데이터를 기록하는 것을 완료하는 단계를 포함하는 데이터 기록 방법이 공개된다.

Description

데이터 기록 방법. 메모리, 및 메모리 기록 시스템{Data writing method, memory, and memory writing system}

본 발명은 메모리, 메모리 기록 시스템, 및 메모리에 데이터를 기록하는 방법에 관한 것으로서, 특히 NAND 셀 어레이를 갖는 메모리에 적용되는 기술이다.

비휘발성 메모리 소자, 예컨대 플래시 메모리는 데이터의 보존성이 우수할 뿐만 아니라, 하드 디스크 등에 비해서 소비전력이 낮고 외부충격에 강한 장점이 있다. 특히, 노어(NOR) 구조의 플래시 메모리는 고속 랜덤 액세스가 가능하다는 점에서 코드 저장용으로 이용되고, 낸드(NAND) 구조의 플래시 메모리는 그 집적도가 높고 페이지 동작이 가능하다는 점에서 데이터 저장용으로 일반적으로 이용된다. 이러한 플래시 메모리는 제품 또는 인터페이스에 따라서 호스트와 순차적으로 데이터를 주고받을 것이 요구되기도 한다.

NAND 셀 어레이는 여러 개의 블록으로 구성될 수 있으며, 각 블록은 워드-라인(word-line)으로 지칭되는 열(row)과, 비트-라인(bit-line)이라고 지칭되는 행의 매트릭스(matrix) 구조로 되어 있을 수 있다.

NAND 셀에 대하여 일반적으로 삭제(erase), 프로그램(program), 읽기(read)의 세 가지 종류의 오퍼레이션을 수행할 수 있다. 삭제 오퍼레이션은 블록 단위로 수행되거나 워드-라인 단위로 수행될 수 있다. 프로그램 오퍼레이션을 수행할 때에는 하나의 워드-라인에 있는 모든 NAND 셀이 한 번에 프로그램되어야 한다.

NAND 셀 어레이의 하나의 워드-라인에 포함된 일부의 셀에 대하여만 프로그램할 때에도, 그 워드-라인에 포함된 다른 셀의 내용이 함께 변경되어야 한다. 따라서, 일부의 셀에 대하여만 프로그램하기 위해서는 그 워드-라인의 데이터를 모두 읽어 저장함으로써 데이터를 백업할 필요가 있다. 그 다음에 백업된 내용 중, 프로그램이 필요한 셀의 내용을 변경하여 새로운 데이터를 준비하고, 프로그램할 워드-라인 전체를 삭제한 다음, 마지막으로 새로 준비된 데이터를 이용하여 해당 워드-라인 전체를 다시 프로그램하는 과정을 거쳐야 한다. 이와 같은 일련의 과정을 수행하기 위하여, NAND 셀 어레이를 포함하는 메모리를 제어하는 호스트 디바이스(host device)는 적어도 해당 워드-라인을 삭제하는 명령 및 프로그램하는 명령을 수행하여야 한다.

본 발명에서는 호스트 디바이스가 한 번의 기록(write) 명령만으로 NAND 셀 어레이를 포함하는 메모리에 데이터를 기록할 수 있도록 하는 메모리 기록 방법, 이 방법을 위한 메모리, 및 이 방법을 위한 메모리 기록 시스템을 제공하고자 한다.

메모리를 제어하는 호스트 디바이스가 한 번의 기록 명령만으로도 메모리에 데이터를 기록할 수 있도록, NAND 셀 어레이를 포함하는 메모리에 적어도 두 개의 레지스터를 구비시킬 수 있다.

본 발명의 일 양상에 따른 데이터 기록 방법은, NAND 셀 어레이를 포함하는 메모리에 포함된 제1레지스터의 적어도 일부분에 위의 메모리의 외부로부터 입력된 입력 데이터를 저장(save)하고, 위의 제1레지스터의 나머지 부분에 위의 NAND 셀 어레이의 제1페이지에 저장된 데이터의 일부분을 저장하는 단계, 위의 메모리에 포함된 제2레지스터에 위의 NAND 셀 어레이의 제2페이지에 저장된 데이터를 저장하는 단계, 위의 제1페이지와 위의 제2페이지에 저장된 데이터를 삭제(erase)하는 단계, 및 위의 제1레지스터에 저장된 데이터를 위의 제1페이지에 프로그램(program)하고, 위의 제2레지스터에 저장된 데이터를 위의 제2페이지에 프로그램하는 단계를 포함한다.

본 발명의 다른 양상에 따른 메모리는 NAND 셀 어레이를 포함하는 메모리로서, 제어부, 및 위의 NAND 셀 어레이에 저장된 데이터를 입력받도록 되어 있는 제1레지스터와 제2레지스터를 포함한다. 이때 제어부는 위의 제1레지스터의 적어도 일부분에 위의 메모리의 외부로부터 입력된 입력 데이터를 저장하고, 위의 제1레지스터의 나머지 부분에 위의 NAND 셀 어레이의 제1페이지에 저장된 데이터의 일부분을 저장하며, 위의 제2레지스터에 위의 NAND 셀 어레이의 제2페이지에 저장된 데이터를 저장하도록 되어 있고, 그 다음에 위의 제1페이지와 위의 제2페이지에 저장된 데이터를 삭제하도록 되어 있으며, 그 다음에 위의 제1레지스터에 저장된 데이터를 위의 제1페이지에 프로그램하고, 위의 제2레지스터에 저장된 데이터를 위의 제2페이지에 프로그램하도록 되어 있다.

본 발명의 또 다른 양상에 따른 데이터 기록 방법은, 데이터 출력 디바이스가 NAND 셀 어레이를 포함하는 메모리에게 데이터 기록 시작 주소 및 데이터를 전송함으로써 위의 메모리에 위의 데이터를 기록하는 것을 완료하는 단계를 포함한다.

본 발명의 또 다른 양상에 따른 메모리 기록 시스템은 NAND 셀 어레이를 포함하는 메모리, 및 위의 메모리에 데이터를 기록하도록 되어 있는 데이터 출력 디바이스를 포함한다. 이때, 위의 메모리는, 위의 데이터 출력 디바이스로부터 위의 데이터 및 데이터 기록 시작 주소를 입력받으면 위의 데이터의 기록을 완료하도록 되어 있다.

본 발명에 따르면 호스트 디바이스가 한 번의 기록(write) 명령만을 수행하더라도 NAND 셀 어레이를 포함하는 메모리에 데이터를 저장할 수 있다.

도 1a는 본 발명의 일 실시예에 따른 메모리 기록 시스템을 나타낸다.
도 1b는 본 발명의 다른 실시예에 따른 메모리 기록 시스템을 나타낸다.
도 2a는 본 발명의 일 실시예에 따른 메모리 기록 시스템에서 호스트 디바이스가 NAND 셀 어레이를 갖는 메모리에 데이터를 기록하는 과정을 나타낸 순서도이다.
도 2b는 다른 실시예에 따른 메모리 기록 시스템에서 호스트 디바이스가 NAND 셀 어레이를 갖는 메모리에 데이터를 프로그램하는 과정을 나타낸 순서도이다.
도 3은 본 발명의 일 실시예에 따른 NAND 셀 어레이를 포함하는 메모리의 구조를 간략히 나타낸 것이다.
도 4는 도 3에 도시한 페이지 버퍼와 NAND 셀 어레이의 구조 및 연결관계를 나타낸 것이다.
도 5a 내지 도 5k는 본 발명의 일 실시예에 따른 메모리 기록 방법을 설명하기 위한 것이다.
도 6은 본 발명의 다른 실시예에 따른 메모리(1)의 내부 구조를 나타낸 것이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 이하에서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.

본 발명의 실시예들에 따른 메모리는 비휘발성 메모리 소자일 수 있다. 또한 비휘발성 메모리 소자는 전원이 제거되어도 데이터를 유지할 수 있는 메모리 소자를 지칭할 수 있다. 예를 들어, 이러한 비휘발성 메모리 소자는 플래시(flash) 메모리, 이이피롬(EEPROM), 상전이 메모리(PRAM), 자기 메모리(MRAM), 저항 메모리(RRAM) 등을 포함할 수 있다. 한편, 플래시 메모리는 플로팅 게이트 메모리, 전하 트랩형 메모리, 소노스(SONOS) 메모리 등으로 불릴 수도 있고, 그 명칭이 이러한 실시예들의 범위를 제한하지 않는다.

도 1a는 본 발명의 일 실시예에 따른 메모리 기록 시스템을 나타낸다.

호스트 디바이스(2)는 NAND 셀 어레이를 포함하는 메모리(1)와 주소 입력 라인(3) 및 데이터 입력 라인(4)를 통해 연결될 수 있다. 호스트 디바이스(2)가 데이터 입력 라인(4) 및 주소 입력 라인(3)을 통해 메모리(1)에 기록하고자 하는 데이터 및 이 데이터의 기록 위치를 송신하면, 메모리(1)에 대한 이 데이터의 기록이 완료될 수 있다. 이때, 주소 입력 라인(3)과 데이터 입력 라인(4)은 각각 한 개의 라인으로 구성되거나 또는 여러 개의 라인으로 구성될 수 있다.

도 1b는 본 발명의 다른 실시예에 따른 메모리 기록 시스템을 나타낸다.

호스트 디바이스(2)는 메모리(1)와 입력 라인(5)을 통해 연결될 수 있다. 호스트 디바이스(2)가 입력 라인(5)을 통해 메모리(1)에 기록하고자 하는 데이터 및 이 데이터의 기록 위치를 송신하면, 이 데이터가 메모리(1)에 기록될 수 있다. 이때, 입력 라인(5)은 한 개의 라인으로 구성되거나 또는 여러 개의 라인으로 구성될 수 있다.

도 2a는 본 발명의 일 실시예에 따른 메모리 기록 시스템에서 호스트 디바이스가 NAND 셀 어레이를 갖는 메모리에 데이터를 기록(write)하는 과정을 나타낸 순서도이다.

단계(S10)에서 호스트 디바이스는 메모리에 기록할 데이터를 준비한다. 이때, 데이터가 저장될 시작 주소(즉, 데이터의 기록 위치의 시작점)를 함께 준비할 수 있다. 단계(S11)에서 호스트 디바이스는 준비된 데이터와 시작 주소를 기록 명령과 함께 메모리에 전송함으로써, 메모리에 데이터를 기록할 수 있다. 구현 예에 따라 호스트 디바이스는 기록할 데이터의 길이를 함께 전송할 수도 있다.

도 2b는 다른 실시예에 따른 메모리 기록 시스템에서, 호스트 디바이스가 NAND 셀 어레이를 갖는 메모리에 데이터를 프로그램(program)하는 과정을 나타낸 순서도이다.

단계(S20)에서 호스트 디바이스는 메모리에 프로그램할 데이터를 준비한다. 그 다음, 단계(S21)에서 메모리의 해당 워드-라인 또는 해당 블록을 삭제(erase)한다. 이러한 삭제 오퍼레이션에 의해, 원하지 않는 셀의 데이터가 사라질 수 있기 때문에, 호스트 디바이스는 단계(S20)에서 미리 삭제될 워드-라인 또는 블록의 데이터를 읽어들여 백업한 다음, 프로그램될 데이터를 백업 데이터의 해당 부분에 교체함으로써 데이터의 준비를 완료할 수도 있다. 그 다음, 단계(S22)에서 호스트 디바이스는 단계(S20)에서 준비된 데이터와 시작 주소를 프로그램 명령과 함께 메모리에 전송함으로써 메모리에 데이터를 프로그램할 수 있다. 구현 예에 따라 호스트 디바이스는 기록할 데이터의 길이를 함께 전송할 수도 있다.

도 2a에 의한 데이터 기록 방법 및 도 2b에 의한 데이터 프로그램 방법을 사용하면, 메모리에는 동일한 데이터가 저장될 수 있다. 그러나 도 2a에 의한 방법에 따르면, 호스트 디바이스가 수행하는 오퍼레이션이 도 2b에 의한 방법에 비해 상대적으로 더 간단하다.

도 3은 본 발명의 일 실시예에 따른 NAND 셀 어레이를 포함하는 메모리의 구조를 간략히 나타낸 것이다. 이 메모리에는 다른 구성요소들이 포함될 수 있으나 설명의 편의를 위해 생략하였다.

도 3을 참조하면, 메모리(1)는 홀수 레지스터(100), 짝수 레지스터(200), 페이지 버퍼(300), NAND 셀 어레이(400)를 포함할 수 있다. 이하, 본 문서에서 홀수 레지스터(100)는 제2레지스터(100)로 지칭될 수 있고, 짝수 레지스터(200)는 제1레지스터(200)로 지칭될 수도 있다.

NAND 셀 어레이(400)는 여러 개의 워드-라인과 여러 개의 비트-라인을 포함하여 구성될 수 있다. NAND 셀 어레이(400)에 포함된 하나의 워드-라인은 하나의 페이지에 대응할 수 있다. 하나의 페이지는 짝수 서브페이지(61) 및 홀수 서브페이지(62)로 구분될 수 있다. 짝수 서브페이지(61)는 짝수 번째 비트-라인(61)들의 집합으로 정의되고, 홀수 서브페이지(62)는 홀수 번째 비트-라인(62)들의 집합으로 정의될 수 있다. 짝수 번째 비트-라인(61)들과 홀수 번째 비트-라인(62)들은 서로 인터리빙된(interleaved) 구조로 배치되어 있을 수 있다. 이하 본 문서에서 짝수 서브페이지(61)는 제1페이지(61)로 지칭되고, 홀수 서브페이지(62)는 제2페이지(62)로 지칭될 수도 있다.

홀수 레지스터(100)는 특정 워드-라인의 홀수 번째 비트-라인(62)에 저장되어 있는 데이터를 저장할 수 있도록 되어 있다. 짝수 레지스터(200)는 위의 특정 워드-라인의 짝수 번째 비트-라인(61)에 저장되어 있는 데이터를 저장할 수 있도록 되어 있다.

메모리(1)의 외부에서 입력되는 '입력 데이터'(Data-in)의 입력 시작 주소가 짝수 서브페이지(61)에 속하는 경우에는, 입력 데이터는 짝수 레지스터(200)의 일부분(201)에 저장될 수 있다. 이때, 짝수 레지스터(200) 중 위의 일부분(201)을 제외한 나머지 부분(202)에는 짝수 서브페이지(61)에 속한 데이터가 기록될 수 있다. 이때, 위의 짝수 서브페이지(61)에 속한 데이터는, 위의 입력 데이터에 의해 대체 기록되어야 하는 부분을 제외한 나머지 부분의 데이터일 수 있다. 마찬가지로, 메모리(1)의 외부에서 입력되는 입력 데이터의 입력 시작 주소가 홀수 서브페이지(62)에 속하는 경우에도 위와 유사한 방식으로 동작할 수 있다.

도 3을 참조하여 메모리(1)에 입력 데이터를 기록하는 프로세스를 설명한다. 도 3은 메모리(1)의 외부에서 입력되는 입력 데이터(Data-in)의 입력 시작 주소가 짝수 서브페이지(61)에 속하는 경우를 예시한 것이다. 단계(S101)에서, 메모리(1)의 외부로부터 입력된 입력 데이터가 짝수 레지스터(200)의 일부(201)에 저장될 수 있다. 단계(S102)에서, 짝수 서브페이지(61)에 저장된 데이터를 읽어 페이지 버퍼(300)에 저장할 수 있다. 단계(S103)에서, 페이지 버퍼(300)에 저장된 짝수 서브페이지(61)의 데이터 중 위의 입력 데이터에 의해 대체되는 부분을 제외한 나머지 부분의 데이터가 짝수 레지스터(200)의 나머지 부분(202)에 저장될 수 있다. 단계(S104)에서, 홀수 서브페이지(62)에 저장된 데이터를 읽어 페이지 버퍼(300)에 저장할 수 있다. 단계(S105)에서, 페이지 버퍼(300)에 저장된 홀수 서브페이지(62)의 데이터가 홀수 레지스터(100)에 저장될 수 있다. 단계(S106)에서, 짝수 서브페이지(61) 및 홀수 서브페이지(62)가 속한 워드-라인에 기록된 데이터를 모두 삭제할 수 있다. 단계(S107)에서, 짝수 레지스터(200)에 저장된 데이터를 페이지 버퍼(300)에 저장할 수 있다. 단계(S108)에서, 페이지 버퍼(300)에 저장된 짝수 레지스터(200)의 데이터를 짝수 서브페이지(61)에 프로그램할 수 있다. 단계(S109)에서, 홀수 레지스터(100)에 저장된 데이터를 페이지 버퍼(300)에 저장할 수 있다. 단계(S110)에서, 페이지 버퍼(300)에 저장된 홀수 레지스터(100)의 데이터를 홀수 서브페이지(62)에 프로그램할 수 있다.

상술한 단계(S102), 단계(S103), 단계(S104), 단계(S105)의 순서는 단계(S104), 단계(S105), 단계(S102), 단계(S103)의 순서로 바뀔 수 있다. 또한, 단계(S107), 단계(S108), 단계(S109), 단계(S110)의 순서는 단계(S109), 단계(S110), 단계(S107), 단계(S108)의 순서로 바뀔 수 있다.

도 4는 도 3에 도시한 페이지 버퍼(300)와 NAND 셀 어레이(400)의 구조 및 연결관계를 나타낸 것이다.

도 4를 참조하면, 페이지 버퍼(300)와 NAND 셀 어레이(400)의 신호 전달 경로에, 도 3에 도시하지 않은 비트 셀렉터(bit selecter)(500)가 더 개재될 수 있다. 페이지 버퍼(300), NAND 셀 어레이(400), 및 비트 셀렉터(500)로 구성되는 일부분(401)을 확대(zoom)한 부분을 참조하면, 비트 셀렉터(500)는 서로 인접한 짝수 번째 비트-라인(BLe(i))과 홀수 번째 비트-라인(BLo(i)) 중 하나를 선택하여 페이지 버퍼(300)에 연결하는 기능을 수행할 수 있다. 이때, 비트 셀렉터(500)를 구성하는 어느 하나의 모듈(501)이 짝수 번째 비트-라인(BLe(i))를 선택한 경우, 비트 셀렉터(500)를 구성하는 다른 모듈, 예컨데 모듈(502)도 짝수 번째 비트-라인(BLe(i+1))을 선택할 수 있다.

도 3 및 도 4에서는 단방향 인터리빙 아키텍쳐(single side interleaving architecture)의 예를 나타낸 것이지만, 실시예에 따라서는 양방향 인터리빙 아키텍쳐(double side interleaving architecture)가 사용될 수도 있다.

이하 본 발명의 일 실시예에 따른 데이터 기록 방법을 첨부된 도면을 참조하여 더 자세히 설명한다.

도 5a 내지 도 5k는 본 발명의 일 실시예에 따른 메모리 기록 방법을 설명하기 위한 것이다.

도 5a에는 NAND 메모리 셀에 포함되어 있는 여러 개의 블록들 중 인덱스 [i]의 블록(604), 짝수 레지스터(200), 홀수 레지스터(100), 및 페이지 버퍼(300)의 구조가 자세히 도시되어 있다.

홀수 레지스터(100), 짝수 레지스터(200), 및 페이지 퍼버(300)는 각각 C개의 데이터를 저장할 수 있도록 되어 있다. 여기서 C는 NAND 메모리 셀의 한 개의 서브페이지에 기록될 수 있는 비트의 개수일 수 있으며, 예를 들어 C=2048일 수 있다. 블록(604)은 R개의 워드-라인으로 구성될 수 있으며, 예를 들어 R=16일 수 있다.

도 5a 내지 도 5k에서는 인덱스 [j]의 워드-라인(605)에 포함된 짝수 서브페이지(61) 중 인덱스 {[s], [s+1], ...[s+n-1]}의 NAND 셀에, 메모리의 외부로부터 입력된 입력 데이터를 기록하는 과정을 나타낸다. 여기서, 도 5a 내지 도 5k에 나타낸 0, ..., s, ..., s+n-1, ..., C-1은 각각 데이터 비트의 인덱스 번호를 나타낸다. 또한, 메모리의 외부로부터 입력된 입력 데이터의 길이는 자연수 n으로 가정하며, 이 입력 데이터는 워드-라인(605)에 포함된 짝수 서브페이지(61) 중 인덱스 {[s], ..., [s+n-1]}의 NAND 셀에 기록하기 위한 것으로 가정한다. 이하 입력 데이터는 {DN[s], ..., DN[s+n-1]}로 표기할 수 있다. 메모리에는 입력 데이터와 함께 기록 시작 주소(s)가 함께 입력될 수도 있다.

도 5a를 참조하면, 워드-라인(605)의 짝수 서브페이지(61) 및 홀수 서브페이지(62)는 삭제(erase)된 상태일 수도 있고, 사전의 프로그램 오퍼레이션에 의해 특정 데이터가 저장되어 있을 수도 있다. 각 NAND 셀에 저장된 데이터는 '0' 또는 '1'이거나, 또는 멀티 레벨을 갖는 3개 이상의 값 중 어느 하나일 수도 있다.

도 5b를 참조하면, 단계(S101)에서, 입력 데이터 {DN[s], ..., DN[s+n-1]}가 짝수 레지스터(200)의 인덱스 {[s], ..., [s+n-1]}에 저장될 수 있다.

그 다음, 도 5c를 참조하면, 단계(S102)에서, 워드-라인(605)에 포함된 짝수 서브페이지(61) 중 인덱스 {[0]. [1], [2], ..., [C-1]}의 NAND 셀에 있는 모든 데이터 {DE[0], DE[1], DE[2], ..., DE[C-1]}가 페이지 버퍼(300)에 저장될 수 있다.

그 다음, 도 5d를 참조하면, 단계(S103)에서, 페이지 버퍼(300)에 저장된 데이터 중 인덱스 {[0], [1], ..., [s-1]}와 인덱스 {[s+n], ..., [C-1]}에 저장된 데이터 {DE[0], DE[1], ..., DE[s-1]}와 데이터 {DE[s+n], ..., DE[C-1]}가 짝수 레지스터(200)의 인덱스 {[0], [1], ..., [s-1]}의 셀과 인덱스 {[s+n], ..., [C-1]}의 셀에 각각 저장될 수 있다. 그 결과 짝수 레지스터(200)의 인덱스 {[0]. [1], ...., [s-1], [s], ..., [s+n-1], [s+n], ..., [C-1]}에 데이터 {DE[0], DE[1], ...., DE[s-1], DN[s], ..., DN[s+n-1], DE[s+n], ..., DE[C-1]}가 저장된다.

그 다음, 도 5e를 참조하면, 단계(S104)에서, 워드-라인(605)에 포함된 홀수 서브페이지(62) 중 인덱스 {[0]. [1], [2], ..., [C-1]}의 NAND 셀에 있는 모든 데이터 {DO[0], DO[1], DO[2], ..., DO[C-1]}가 페이지 버퍼(300)에 저장될 수 있다.

그 다음, 도 5f를 참조하면, 단계(S105)에서, 페이지 버퍼(300)에 저장된 데이터를 홀수 레지스터(100)에 인덱스를 맞추어 저장한다. 그 결과 홀수 레지스터(100)에는 데이터 {DO[0], DO[1], DO[2], ..., DO[C-1]}가 저장된다.

그 다음, 도 5g를 참조하면, 단계(S106)에서, 워드-라인(605)에 있는 데이터를 모두 삭제한다.

그 다음, 도 5h를 참조하면, 단계(S107)에서, 짝수 레지스터(200)에 저장되어 있던 데이터 {DE[0], DE[1], ...., DE[s-1], DN[s], ..., DN[s+n-1], DE[s+n], ..., DE[C-1]}를 페이지 버퍼(300)에 인덱스 순서를 맞추어 저장한다.

그 다음, 도 5i를 참조하면, 단계(S108)에서, 페이지 버퍼(300)에 저장된 데이터를 워드-라인(605)에 포함된 짝수 서브페이지(61)에 인덱스 순서를 맞추어 프로그램한다. 그 결과 짝수 서브페이지(61)의 인덱스 {[s], ..., [s+n-1]}에는 입력 데이터 {DN[s], ..., DN[s+n-1]}가 기록되고, 짝수 서브페이지(61)의 나머지 인덱스에는 도 5a에서 저장되어 있던 데이터가 그대로 유지될 수 있다.

그 다음, 도 5j를 참조하면, 단계(S109)에서, 홀수 레지스터(100)에 저장되어 있던 데이터 {DO[0], DO[1], DO[2], ..., DO[C-1]}를 페이지 버퍼(300)에 인덱스 순서를 맞추어 저장한다.

그 다음, 도 5k를 참조하면, 단계(S110)에서 페이지 버퍼(300)에 저장된 데이터를 워드-라인(605)에 포함된 홀수 서브페이지(62)에 인덱스 순서를 맞추어 프로그램한다. 그 결과, 홀수 서브페이지(62)에는 도 5a에서 저장되어 있던 데이터가 그대로 유지될 수 있다.

도 5a 내지 도 5k에 설명한 일련의 과정을 수행함으로써, 워드-라인(605)에 포함된 짝수 서브페이지(61) 중 인덱스 {[s], ..., [s+n-1]}의 NAND 셀의 데이터를 입력 데이터 {DN[s], ..., DN[s+n-1]}로 변경하여 기록할 수 있다. 그리고, 이를 위하여 호스트 디바이스에서는 1회의 명령만 전달할 수 있다.

도 3에서 설명한 바와 마찬가지로, 도 5a 내지 도 5k에서 설명한 단계(S102), 단계(S103), 단계(S104), 단계(S105)의 순서는 단계(S104), 단계(S105), 단계(S102), 단계(S103)의 순서로 바뀔 수 있다. 또한, 단계(S107), 단계(S108), 단계(S109), 단계(S110)의 순서는 단계(S109), 단계(S110), 단계(S107), 단계(S108)의 순서로 바뀔 수 있다.

도 6은 본 발명의 다른 실시예에 따른 메모리(1)의 내부 구조를 나타낸 것이다.

도 6에 나타낸 메모리(1)에는 도 3에 나타낸 메모리(1)의 구성요소에 오류정정 처리부(700)가 더 포함될 수 있다. 단계(S103)에 의해 페이지 버퍼(300)에서 짝수 레지스터(200)로 이동하는 데이터와, 단계(S105)에 의해 페이지 버퍼(300)에서 홀수 레지스터(100)로 이동하는 데이터와, 단계(S107)에 의해 짝수 레지스터(200)에서 페이지 버퍼(300)로 이동하는 데이터와, 단계(S109)에 의해 홀수 레지스터(100)에서 페이지 버퍼(300)로 이동하는 데이터는, 각각 오류정정 처리부(700)에 의해 오류가 정정될 수 있다.

또한, 메모리(1)에는 제어부(800)가 더 포함될 수 있다. 제어부(800)는 단계(S101) 내지 단계(S110)를 수행할 수 있도록, 홀수 레지스터(100), 짝수 레지스터(200), 페이지 버퍼(300), 및/또는 오류정정 처리부(700)를 제어할 수 있다.

이하 도 1 내지 도 6을 참조하여 본 발명의 실시예들을 설명한다.

본 발명의 일 실시예는 NAND 셀 어레이(400)를 포함하는 메모리(1)에 포함된 제1레지스터(200)의 일부분(201)에 메모리(1)의 외부로부터 입력된 입력 데이터(Data-in)를 저장하고, 제1레지스터(200)의 나머지 부분(202)에 NAND 셀 어레이(400)의 제1페이지(61)에 저장된 데이터의 일부분을 저장하는 단계를 포함한다. 이때, 위의 제1페이지(61)에 저장된 데이터의 일부분은, 제1페이지(61) 중 입력 데이터가 프로그램될 부분을 제외한 나머지 부분일 수 있다. 이 단계는 상술한 단계(S101), 단계(S102), 단계(S103)에 대응할 수 있다.

그 다음, 메모리(1)에 포함된 제2레지스터(100)에, NAND 셀 어레이(400)의 제2페이지(62)에 저장된 데이터를 저장하는 단계를 포함할 수 있다. 이 단계는 상술한 단계(S104), 단계(S105)에 대응할 수 있다.

그 다음, 제1페이지(61)와 제2페이지(62)에 저장된 데이터를 삭제하는 단계를 포함할 수 있다. 이 단계는 상술한 단계(S106)에 대응할 수 있다.

그 다음, 제1레지스터(200)에 저장된 데이터를 제1페이지(61)에 프로그램(program)하는 단계를 포함할 수 있다. 이 단계는 상술한 단계(S107) 및 단계(S108)에 대응할 수 있다.

그 다음, 제2레지스터(100)에 저장된 데이터를 제2페이지(62)에 프로그램하는 단계를 포함할 수 있다. 이 단계는 상술한 단계(S109) 및 단계(S110)에 대응할 수 있다.

이 실시예에서, 제1레지스터(200)와 제1페이지(61) 사이에서 이동하는 데이터 또는 제2레지스터(100)와 제2페이지(62) 사이에서 이동하는 데이터는, 각각 메모리(1)에 포함된 페이지 버퍼(300)를 경유할 수 있다.

이 실시예에서, 제1페이지(61)와 제1레지스터(200) 사이에서 이동하는 데이터 또는 제2페이지(62)와 제2레지스터(100) 사이에서 이동하는 데이터는, 오류정정(error correction) 프로세스를 거칠 수 있다.

이 실시예에서, 제1페이지(61)와 제2페이지(62)는 NAND 셀 어레이(400) 중 하나의 동일한 워드-라인(605)에 포함된 것일 수 있다.

이 실시예에서, 제1레지스터(200) 및 제2레지스터(100)는 SRAM(Static Random Access Memory)일 수 있다.

본 발명의 다른 실시예는 NAND 셀 어레이(400)를 포함하는 메모리(1)에 관한 것이다. 메모리(1)는 제어부(800) 및 NAND 셀 어레이(400)에 저장된 데이터를 입력받도록 되어 있는 제1레지스터(200)와 제2레지스터(100)를 포함한다.

제어부(800)는 제1레지스터(200)의 일부분(201)에 메모리(1)의 외부로부터 입력된 입력 데이터를 저장하고, 제1레지스터(200)의 나머지 부분(202)에 NAND 셀 어레이(400)의 제1페이지(61)에 저장된 데이터의 일부분을 저장하며, 제2레지스터(100)에 NAND 셀 어레이(400)의 제2페이지(62)에 저장된 데이터를 저장하도록 되어 있다. 또한, 그 다음에 제1페이지(61)와 제2페이지(62)에 저장된 데이터를 삭제하도록 되어 있으며, 제1레지스터(200)에 저장된 데이터를 제1페이지(61)에 프로그램하고, 제2레지스터(100)에 저장된 데이터를 제2페이지(62)에 프로그램하도록 되어 있다.

이 실시예에서, 메모리(1)는 페이지 버퍼(300)를 더 포함할 수 있다. 또한, 제1레지스터(200)와 제1페이지(61) 사이에서 이동하는 데이터 또는 제2레지스터(100)와 제2페이지(62) 사이에서 이동하는 데이터는, 각각 메모리(1)에 포함된 페이지 버퍼(300)를 경유하도록 되어 있을 수 있다.

이 실시예에서, 메모리(1)는 제1페이지(61)와 제1레지스터(200) 사이에서 이용하는 데이터 또는 제2페이지(62)와 제2레지스터(100) 사이에서 이동하는 데이터의 오류를 정정하도록 되어 있는 오류정정 처리부(700)를 더 포함할 수 있다.

본 발명의 다른 실시예는, 데이터 출력 디바이스(2)가 NAND 셀 어레이(400)를 포함하는 메모리(1)에게 데이터 기록 시작 주소, 데이터, 및 기록 명령 신호를 전송함으로써 메모리(1)에 데이터를 기록하는 것을 완료하도록 하는 단계를 포함할 수 있다.

이때, 위의 데이터의 크기는 NAND 셀 어레이(400)의 하나의 워드-라인(605)에 포함된 두 개 이상의 페이지(61, 62) 중 어느 하나의 페이지의 크기보다 작거나 같을 수 있다. 또한, 위의 주소는 NAND 셀 어레이(400)의 블록 주소, 워드-라인 주소, 및 비트-라인 주소를 포함할 수 있다.

본 발명의 다른 실시예는, NAND 셀 어레이(400)를 포함하는 메모리(1), 및 메모리(1)에 데이터를 기록하도록 되어 있는 데이터 출력 디바이스(2)를 포함하는 메모리 기록 시스템에 관한 것이다. 이때, 메모리(1)는, 데이터 출력 디바이스(2)로부터 데이터 및 데이터 기록 시작 주소를 입력받으면 데이터의 기록을 완료하도록 되어 있다.

이때, 메모리(1)는 제어부(800) 및 NAND 셀 어레이(400)에 저장된 데이터를 입력받도록 되어 있는 제1레지스터(200)와 제2레지스터(100)를 포함할 수 있다. 그리고, 제어부(800)는, 제1레지스터(200)의 일부분(201)에 메모리(1)의 외부로부터 입력된 입력 데이터를 저장하고, 제1레지스터(200)의 나머지 부분(202)에 NAND 셀 어레이(400)의 제1페이지(61)에 저장된 데이터의 일부분을 저장하며, 제2레지스터(100)에 NAND 셀 어레이(400)의 제2페이지(62)에 저장된 데이터를 저장하도록 되어 있다. 그리고, 제어부(800)는, 제1페이지(61)와 제2페이지(62)에 저장된 데이터를 삭제하도록 되어 있으며, 제1레지스터(200)에 저장된 데이터를 제1페이지(61)에 프로그램하고, 제2레지스터(100)에 저장된 데이터를 제2페이지(62)에 프로그램하도록 되어 있다.

본 발명의 실시예에 따른 메모리 및 메모리 기록 시스템은 컴퓨터, 휴대폰, 모바일 기기, 개인휴대기기(PDA) 내비게이션 장치, 가전 장치 등의 일 구성요소로서 사용될 수 있다.

이상 본 발명이 양호한 실시예와 관련하여 설명되었으나, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다.

그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 진정한 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims

NAND 셀 어레이를 포함하는 메모리에 포함된 제1레지스터의 적어도 일부분에 상기 메모리의 외부로부터 입력된 입력 데이터를 저장(save)하고, 상기 제1레지스터의 나머지 부분에 상기 NAND 셀 어레이의 제1페이지에 저장된 데이터의 일부분을 저장하는 단계;
상기 메모리에 포함된 제2레지스터에 상기 NAND 셀 어레이의 제2페이지에 저장된 데이터를 저장하는 단계;
상기 제1페이지와 상기 제2페이지에 저장된 데이터를 삭제(erase)하는 단계; 및
상기 제1레지스터에 저장된 데이터를 상기 제1페이지에 프로그램(program)하고, 상기 제2레지스터에 저장된 데이터를 상기 제2페이지에 프로그램하는 단계
를 포함하는,
데이터 기록(write) 방법.
제1항에 있어서,
상기 제1페이지에 저장된 데이터의 일부분은, 상기 제1페이지 중 상기 입력 데이터가 프로그램될 부분을 제외한 나머지 부분인, 데이터 기록 방법.
제1항에 있어서,
상기 제1레지스터와 상기 제1페이지 사이에서 이동하는 데이터 또는 상기 제2레지스터와 상기 제2페이지 사이에서 이동하는 데이터는, 각각 상기 메모리에 포함된 페이지 버퍼를 경유하는, 데이터 기록 방법.
제1항에 있어서,
상기 제1페이지와 상기 제1레지스터 사이에서 이동하는 데이터 또는 상기 제2페이지와 상기 제2레지스터 사이에서 이동하는 데이터는, 오류정정(error correction) 프로세스를 거치는, 데이터 기록 방법.
제1항에 있어서,
상기 제1페이지와 상기 제2페이지는 상기 NAND 셀 어레이 중 하나의 워드-라인에 포함된 것인, 데이터 기록 방법.
제1항에 있어서,
상기 제1레지스터 및 상기 제2레지스터는 SRAM(Static Random Access Memory)인, 데이터 기록 방법.
NAND 셀 어레이를 포함하는 메모리로서,
제어부; 및
상기 NAND 셀 어레이에 저장된 데이터를 입력받도록 되어 있는 제1레지스터와 제2레지스터
를 포함하고,
상기 제어부는,
상기 제1레지스터의 적어도 일부분에 상기 메모리의 외부로부터 입력된 입력 데이터를 저장하고, 상기 제1레지스터의 나머지 부분에 상기 NAND 셀 어레이의 제1페이지에 저장된 데이터의 일부분을 저장하며, 상기 제2레지스터에 상기 NAND 셀 어레이의 제2페이지에 저장된 데이터를 저장하도록 되어 있고,
그 다음에 상기 제1페이지와 상기 제2페이지에 저장된 데이터를 삭제하도록 되어 있으며,
그 다음에 상기 제1레지스터에 저장된 데이터를 상기 제1페이지에 프로그램하고, 상기 제2레지스터에 저장된 데이터를 상기 제2페이지에 프로그램하도록 되어 있는,
메모리.
제7항에 있어서,
페이지 버퍼를 더 포함하며,
상기 제1레지스터와 상기 제1페이지 사이에서 이동하는 데이터 또는 상기 제2레지스터와 상기 제2페이지 사이에서 이동하는 데이터는, 각각 상기 메모리에 포함된 페이지 버퍼를 경유하도록 되어 있는, 메모리.
제7항에 있어서,
상기 제1페이지와 상기 제1레지스터 사이에서 이용하는 데이터 또는 상기 제2페이지와 상기 제2레지스터 사이에서 이동하는 데이터의 오류를 정정하도록 되어 있는 오류정정 처리부를 더 포함하는, 메모리.
제7항에 있어서,
상기 제1페이지와 상기 제2페이지는 상기 NAND 셀 어레이 중 하나의 워드-라인에 포함된 것인, 메모리.
데이터 출력 디바이스가 NAND 셀 어레이를 포함하는 메모리에게 데이터 기록 시작 주소 및 데이터를 전송함으로써 상기 메모리에 상기 데이터를 기록하는 것을 완료하는 단계를 포함하는, 데이터 기록 방법.
제11항에 있어서,
상기 데이터의 크기는 상기 NAND 셀 어레이의 하나의 워드-라인에 포함된 두 개 이상의 페이지 중 어느 하나의 페이지의 크기보다 작거나 같은, 데이터 기록 방법.
제11항에 있어서,
상기 주소는 상기 NAND 셀 어레이의 블록 주소, 워드-라인 주소, 및 비트-라인 주소를 포함하는, 데이터 기록 방법.
NAND 셀 어레이를 포함하는 메모리; 및
상기 메모리에 데이터를 기록하도록 되어 있는 데이터 출력 디바이스;
를 포함하며,
상기 메모리는, 상기 데이터 출력 디바이스로부터 상기 데이터 및 데이터 기록 시작 주소를 입력받으면 상기 데이터의 기록을 완료하도록 되어 있는,
메모리 기록 시스템.
제14항에 있어서,
상기 메모리는 제어부, 및 상기 NAND 셀 어레이에 저장된 데이터를 입력받도록 되어 있는 제1레지스터와 제2레지스터를 포함하며,
상기 제어부는,
상기 제1레지스터의 적어도 일부분에 상기 메모리의 외부로부터 입력된 입력 데이터를 저장하고, 상기 제1레지스터의 나머지 부분에 상기 NAND 셀 어레이의 제1페이지에 저장된 데이터의 일부분을 저장하며, 상기 제2레지스터에 상기 NAND 셀 어레이의 제2페이지에 저장된 데이터를 저장하도록 되어 있고,
그 다음에 상기 제1페이지와 상기 제2페이지에 저장된 데이터를 삭제하도록 되어 있으며,
그 다음에 상기 제1레지스터에 저장된 데이터를 상기 제1페이지에 프로그램하고, 상기 제2레지스터에 저장된 데이터를 상기 제2페이지에 프로그램하도록 되어 있는,
메모리 기록 시스템.