KR20120096506A - 증착된 입자들에 관련된 방법 및 제품들 - Google Patents

증착된 입자들에 관련된 방법 및 제품들 Download PDF

Info

Publication number
KR20120096506A
KR20120096506A KR1020127015262A KR20127015262A KR20120096506A KR 20120096506 A KR20120096506 A KR 20120096506A KR 1020127015262 A KR1020127015262 A KR 1020127015262A KR 20127015262 A KR20127015262 A KR 20127015262A KR 20120096506 A KR20120096506 A KR 20120096506A
Authority
KR
South Korea
Prior art keywords
substrate
particles
encapsulated material
nanoparticles
remove
Prior art date
Application number
KR1020127015262A
Other languages
English (en)
Inventor
마크 알렌
자코 레파에니에미
토미 마틸라
Original Assignee
테크놀로지안 투트키무스케스쿠스 브이티티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테크놀로지안 투트키무스케스쿠스 브이티티 filed Critical 테크놀로지안 투트키무스케스쿠스 브이티티
Publication of KR20120096506A publication Critical patent/KR20120096506A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0284—Paper, e.g. as reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명은 기판 상에 증착된 캡슐화 입자들로부터 캡슐화 재료를 제거하는 방법에 관한 것이다. 상기 방법에 따르면, 상기 캡슐화 재료의 제거를 촉진할 수 있는 기판이 사용된다. 상기 입자들은 나노입자들일 수 있다. 특히, 제거-촉진 기판(substrate-facilitaed removal)은 입자들의 소결을 유발할 수 있다. 본 발명은 입자상 물질을 이용하여 전자 구조들을 기능화하고 예를 들면 인쇄 전자 디바이스들을 편리하게 생성하는 신규한 방법을 제공한다.

Description

증착된 입자들에 관련된 방법 및 제품들{METHOD AND PRODUCTS RELATED TO DEPOSITED PARTICLES}
본 발명은, 예를 들면, 인쇄 전자 기기를 목적으로 기판 상에 증착되는 캡슐화 입자들에 관한 것이다. 특히, 본 발명은 기능화된 구조들을 형성할 목적으로 기판 상에 증착되는 금속성, 산화 금속 및 반도체 입자들을 덮는 캡슐화 재료를 효율적으로 제거하는 방법에 관한 것이다. 또한, 본 발명은 캡슐화 재료를 제거함으로써 가능화되는(enalbed) 제품들 및 이러한 목적에 적합한 장치들에 관한 것이다. 본 발명은 기판 상에 캡슐화 금속성 입자들을 증착하고 이 캡슐화 재료를 제거하여 소결이 가능하도록 함으로써 전도체들을 생성하는 방법을 제공한다. 본 발명은 이산 컴포넌트들(discrete components)을 소결된 구조에 상호 연결하는 방법을 제공한다. 또한, 본 발명은 이산 컴포넌트들(discrete components)을 소결하고, 이를 소결된 구조에 상호 연결함으로써 생성되는 제품들에 관한 것이다.
인쇄 전자 컴포넌트들 및 디바이스들은 보통 미흡수 기판들 상에서 입증된다. 이러한 방식으로, 인쇄 (및 경화된(cured)) 층의 물리적 특성들은 원칙적으로 재료 자체에 의해 결정되며, 예를 들면 기판 표면 변경들은 인쇄 동안 원하는 습윤 거동만을 목적으로 한다. 예를 들면, 잉크젯 인화지들(photopapers) 또는 투명 시트들과 반대로, 이들 인쇄 기판들은 흡수에 의한 건조보다는 오히려 용매/분산제(dispersant)의 완전한 증발을 요구한다. 용매의 제거에 덧붙여, 대부분의 입자 기반 잉크들/페이스트들은 일반적으로 입자들 사이에서 물리적 접촉을 더 가능하도록 하기 위해 입자 캡슐화 재료를 제거하기 위한 경화 단계(curing step)를 요구한다. 캡슐화 재료는 종종 입자 코어들에 단단히 결합되어 입자 응집을 방지함으로써 안정한 분산(dispersion)을 제공한다. 따라서, 효율적인 캡슐화제(encapsulant)의 제거를 위해 요구되는 경화 온도는 종종 기판의 열적 허용 수치에 의해 도전받는다. 이는 캡슐화된 금속성 나노입자들의 분산을 인쇄한 이후 캡슐화제를 제거하여 소결을 가능하게 하는 열경화를 이용하여 가요성 기판 상에 금속성 전도체를 형성하려 시도할 경우 종종 부딪히는 문제이다. 그런 까닭에, 레이저 소결, 펄스 고에너지 광 소결, 마이크로파 소결 및 전기적 소결과 같은 다양한 대안적인 소결 방법들이 개발되고 있다. 예를 들면, 전기적 소결은 본 출원인의 이전 특허 출원 공보들 WO 2008/009779, EP 2001272, EP 2001053, EP 2001273 및 EP 2003678에서 논의된다.
잘 알려진 소결 방법들은 그들의 이점들을 갖지만, 또한 임의의 단점들을 갖는다.
디바이스들 및 회로 컴포넌트들의 인쇄는 여전히 기술 개발 단계에 있으며, 과학계 및 산업계의 노력에도 불구하고 재료 제한들(예를 들면, 유기 반도체들의 안정성 및 이동성) 만큼이나 프로세스 관련 제한들(예를 들면, 인쇄 전도체들 사이의 최소 갭 간격)이 지속되고 있다. 명백하게, 일부 선구적인 인쇄 전자 처리 라인들은 기능성 RFID 태그를 완전하게 모두 인쇄(all-printing)할 수 있지만, 이들은 일반적으로 비싼 장비 및 제어된 환경을 필요로 한다. 안테나 제조용 은 페이스트의 스크린 인쇄와 같은 더 발달한 기술들이 경쟁력이 있는 것으로 증명되는데, 하지만, 실리콘 기반 마이크로칩, 또는 다른 이산 컴포넌트(discrete components)와 인쇄 회로(안테나)의 통합은 비용이 많이 드는 프로세스 스테이지(process stage)이다. 유체 및 진동성 어셈블리와 같은 다른 방법들도 소개되고 있지만, 상호 연결을 형성하기 위해 사용되는 일반적인 방법은 플립-칩 본딩(pick-and-place)이다. 인쇄 회로에 컴포넌트들을 상호 연결하는 일반 문제는 높은 처리량 방식으로 (인쇄 접촉 패드들에 정렬되는) 정확한 위치로 이산 컴포넌트를 어떻게 배달하느냐이다. (나노입자 잉크) 잉크젯 인쇄 및 소결 배선(printed and sintered wiring)에 대한 플립-칩 본딩에 관련된 추가적인 과제는 소결 전도체의 상단 표면 상에 형성되는 경향이 있는 전기적 절연층이다.
따라서, 특히 전도체 형성, 컴포넌트 상호 연결, 센서 재료 형성 및 산화 금속 및 반도체 입자들의 소결 촉진을 목적으로 입자 코어들을 노출시키기 위해 증착 입자들로부터 캡슐화 재료를 제거하는 효율적인 방법에 대한 필요성이 있다. 대규모 회로라도 DOD(Drop-On-Demand) 방식 인쇄 (디지털적으로 규정된 인쇄 패턴) 및 칩-온-디맨드 방식 배치(chip-on-demand placing) (인쇄 전극들에 관련하여 디지털적으로 규정된 컴포넌트 위치들(locations)에서의 다양한 상이한 컴포넌트들의 배치(place))에 의해 저가 기판들 상에서 제조될 수 있는 프로세스 방법 및 장치는 더 많은 잠재성을 고취시킬 것이다.
본 발명의 목적은 특히 전자 회로들, 컴포넌트들 및/또는 디바이스들의 대량 생산에 적합한 증착 입자들로부터 캡슐화 재료를 제거하는 효율적인 방법을 제공하는 것이다. 또한, 본 발명의 목적은 캡슐화 재료를 제거함으로써 가능한 제품들 및 관련 장치들을 제공하는 것이다.
또한, 본 발명의 목적은 전기적 컴포넌트들을 연결하는 방법을 제공하는 것이다.
상기 목적들은 독립 청구항들에서 한정된 방법, 제품 및 장치에 의해 달성된다. 유리한 실시예들은 종속 청구항의 주제가 된다.
제 1 실시예에 따르면, 캡슐화 재료를 제거하기 위한 방법은 촉진된 기판이다.
따라서, 본 발명의 일양상에 따르면, 코어 및 입자 코어에 결합된 캡슐화 재료를 갖는 입자들로부터 기판 상에 미립자 구조를 생성하는 방법이 제공되고, 상기 방법은 상기 입자들을 기판 상에 증착하는 단계와 입자 코어들을 노출시키고 입자 코어들을 물리적 접촉되도록 상기 입자들의 코어들로부터 상기 캡슐화 재료를 제거하는 단계를 포함한다. 바람직한 실시예에 따르면, 입자 코어로부터 캡슐화 재료를 화학적으로 제거할 수 있는 기판이 사용된다.
본 발명의 특정 목적은 폭넓은 범위의 기판들에 적합한 방법들을 제공하는 것이다.
일실시예에 따르면, 일반적으로 베이스 기판에 걸쳐 하나 이상의 코팅층들을 제공함으로써 표면층 상의 타깃 영역들 외부로 입자들을 이송하는 것을 방지하면서 (표면층 아래의 액체 흡수층 내에서) 잉크/페이스트 용매/분산제를 급속하게 흡수할 수 있도록 기판이 배열된다.
바람직한 실시예에 따르면, 기판은 입자 코어들을 근접 접촉시키면서 입자들로부터 캡슐화 재료를 화학적으로 제거하기 위해 표면층 내에 대전 콜로이드 타입 다공성 산화물 재료(비다공성 입자들의 서스펜션)를 포함한다.
특히, 다공성 산화물 재료는 메조 다공성(mesoporous)일 수 있다.
일실시예에 따르면, 대전 콜로이드 타입 다공성 산화물 재료는 나노-알루미나 또는 나노-실리카이며, 평균 입자 크기는 특히 5 - 40㎚이다. 또한, 산화물 재료는 니오브(niobium), 탄탈(tantalum), 티탄(titanium), 지르코늄(zirconium), 세륨(cerium) 또는 주석 산화물(tin oxide)일 수 있다.
본 발명은 전자 구조들이 기판 상에서 인시츄로(in situ) 증착 및 소결되는 방법을 제공한다.
따라서, 본 발명의 일양상에 따르면, 코어 및 입자 코어에 결합된 캡슐화 재료를 갖는 입자들로부터 기판 상에 미립자 구조를 생성하는 방법이 제공되며, 상기 방법은 상기 입자들을 기판 상에 증착하는 단계와 입자들을 소결하기 위해 상기 입자들의 코어들로부터 상기 캡슐화 재료를 제거하는 단계를 포함한다. 본 발명에 따르면, 상기 소결된 구조를 형성하도록 입자들을 소결하기 위해 상기 입자 코어들로부터 캡슐화 재료를 화학적으로 제거할 수 있는 기판이 사용된다.
일양상에 따르면, 본 발명은 일반적으로 인쇄에 의해 형성되고, 기판(특히 시트 또는 웹 기판) 및 상기 기판 상의 소결된 구조를 포함하는 전자 모듈을 제공하며, 상기 소결된 구조는 적어도 부분 용융 입자 코어들로부터 형성된다. 본 발명에 따르면, 상기 기판은 상기 입자 코어들로부터 캡슐화 재료를 화학적으로 제거하여 상기 소결된 구조를 형성하도록 입자들을 소결할 수 있다.
또한, 본 발명은 대규모 회로들조차 DOD(Drop-On-Demand) 방식 인쇄 (디지털적으로 규정된 인쇄 패턴) 및 칩-온-디맨드 방식 배치(chip-on-demand placing) (인쇄 전극들에 대하여 디지털적으로 규정된 컴포넌트 위치들(locations)에서의 다양한 상이한 컴포넌트들의 배치(place))에 의해 저가 기판들 상에서 제조될 수 있는 관련 프로세싱 방법을 제공한다.
일실시예에 따르면, 잉크 용매가 흡수됨에 따라 캡슐화 재료를 제거할 수 있는 최상단 기판층이 상기 기판에 하나 이상의 이산 전기적 컴포넌트들을 연결하기 위해 사용된다. 용매 흡수 표면 상에 증착되는 경우 제거된 캡슐화 재료를 갖는 잉크/페이스트 입자들은 기판에 대한 컴포넌트의 양호한 전기적 및 기계적 접촉을 제공한다.
방법의 일실시예에서, 전도체 패터닝을 위해 사용된 것보다도 약간 더 높은 인쇄 해상도에서 접촉 패드 영역들을 먼저 인쇄하고, 이후 인쇄 헤드에 부착된 타워 내에 컴포넌트들을 지지하여 진공 흡입 흐름에서 일시적인 브레이크에 의해 한정된 위치에 컴포넌트를 떨어뜨림으로써 컴포넌트들이 배치된다. 컴포넌트가 젖은 잉크에 접촉됨에 따라, 컴포넌트는 전극들에 즉시 고정되어, 전기적으로 및 기계적으로 높은 품질의 접촉을 제공한다. 배치 정확도는 인쇄기의 모터 기동 스테이지들(motorized stages)의 정확도에 의해 제한된다.
따라서, 본 발명은 또한 상기 종류의 화학적 액티브 기판을 지지 또는 공급하는 수단과, 입자들의 소결에 의해 상기 기판 상에 전도체 구조들을 형성하기 위해 기판에 캡슐화 전도성 입자-함유 잉크를 증착하는 인쇄 헤드와, 상기 전도체 구조들과 컴포넌트들을 전기적으로 접촉시키고 상기 기판에 컴포넌트들을 기계적으로 부착하기 위해 여전히 젖은 잉크(still wet ink) 상에 이산 전기 컴포넌트들을 배치하는 수단을 포함하는 장치를 제공한다.
본 발명은 중요한 이점들을 제공한다.
본 발명은 광범위한 저가 기판들 상에 전자 회로들 및/또는 컴포넌트들을 형성하는 방법 및 비용-효율적인 방식으로 형성된 전도체들에 이산 컴포넌트들을 부착하는 방법을 제공한다. 이러한 코팅 기판들의 총 가격은 일반적으로 인쇄 전자 기기들에서 빈번하게 사용되는 기판들의 가격보다 더 적으며, 이들 기판은 일반적으로 열을 견디고 평활한 표면을 제공하도록 요구된다.
적어도 2개의 프로세싱 단계들(즉, 재료 도포 및 실제 소결)을 수반하는 종래의 소결 방법들과 비교하여, 본 발명은 사후-프로세싱 스테이지 없이도 코팅된 베이스 기판 상의 직접적인 소결을 제공한다. 본 발명에서 기술된 바와 같이 기판들을 코팅함으로써, 상기 방법은 이전에 가능했던 것보다도 더 폭넓은 범위의 저가 인쇄 기판들 상에 소결을 가능하게 한다. 상기 방법은 시간 및 생산량에서 절감을 암시하는 원스텝 인쇄 및 소결로서 인쇄 전자 기기의 프로세싱을 제공한다.
또한, 잉크젯-인쇄 및 열적 소결 배선에 대한 플립-칩 본딩에 관련된 절연 배리어 형성 문제는 본원에 개시된 기판 촉진화 소결 방법으로 극복된다. 따라서, 본 발명은 대단히 비용 효율적인 방식으로 인쇄하는 동안 인쇄 전도체들에 직접적으로 이산 컴포넌트들을 부착하는 방법을 제공한다.
"촉진화 기판(substrate facilitated)" 방법에 의해, 기판이 기판 상에 증착된 캡슐화 재료의 입자들의 제거 프로세스를 단독으로 개시할 수 있다. 특히, 상기 기판은 실온에서 캡슐화 재료의 적어도 25%를 제거할 수 있다. 또한, 캡슐화 재료가 전적으로 기판 촉진화 프로세스에 의해 제거되는 것이 가능하다. 캡슐화 재료의 부분적 또는 전체 제거 이후, 소결 프로세스가 자발적으로 또는 시스템에 외부 에너지를 집중시킴으로써 시작될 수 있다.
특히, 용어 "인시츄 소결(in situ sintering)"은 증착 이후 시스템에 제공되는 외부 에너지 없이도 적어도 부분적으로 소결이 발생함을 의미한다. 그러나, 본 발명은 외부 에너지가 시스템에 제공되지 않는 이러한 방법들에 제한되는 것이 아니지만, 본 발명은 기판 및 입자 잉크가 적어도 어느 정도까지는 인시츄로 기술된 소결 효과를 제공할 수 있는 모든 이러한 방법들을 넓게 커버함을 주목해야 한다. 달리 말하면, 예를 들면, 열, 광 또는 전기 전류를 이용하는 추가적인 소결(또는, "경화")이 배제되지 않으며, 사실 표면의 전도성을 더 증가시키는 것으로 밝혀졌다.
인쇄 전자 회로들을 위한 전도체들을 생산하는 경우, 기판 촉진화 소결 이후 원하는 전도성 레벨은 일반적으로 1e6 S/m 이상이며, 이는 나중에 도시되는 바와 같이 본 발명에 의해 잘 생성될 수 있다.
특히, 본 발명을 이용하여 입자들의 코어로서 사용되는 금속의 체적 전도성의 1%보다 높은, 적합하게는 10%보다 높은, 그리고 25%보다 훨씬 높은 전기 전도성을 갖는 구조들이 추가적인 경화없이도 생성될 수 있다.
또한, 최종 전도성은, 적용 가능한 캡슐화 재료를 선택하고 입자들을 덮는 캡슐화 재료의 두께를 조절함으로써 조정될 수 있다. 따라서, 다양한 상이한 잉크/페이스트 분산들이 동일 코팅 기판에 동시에 인쇄되어, 상이한 목표점이 된 전도도/저항을 갖는 전도체들 및 저항들을 가능하게 할 수 있다.
용어 "(캡슐화) 재료"는 (예를 들면, 공유, 이온 또는 수소 결합 또는 반데르발스 또는 이온-쌍극자 상호작용에 의해) 입자 코어 재료에 결합되고, 입자들의 응고(coagulation), 얽힘(entanglement) 또는 용융을 방지할 수 있는 분자들을 갖는 임의의 재료를 지칭한다. 캡슐화 재료는 바람직하게는 0.1 - 5㎚의 범위, 특히 0.1 - 1㎚의 범위내 두께를 갖는 캡핑(capping) 또는 코팅층을 형성할 수 있다.
바람직하게는, 캡슐화 재료는 유기체이다.
바람직하게는, 입자들은 나노입자들이며, 일반적으로는 구형 나노입자들이다. 따라서, 이들의 지름은 1000㎚ 미만, 바람직하게는 100㎚ 미만이다. 최상의 인시츄 소결(insitu sintering) 결과들은 5 내지 50㎚ 사이의 크기를 갖는 입자들로 관찰된다.
잉크/페이스트 수용 코팅층은 기판 상의 미리 결정된 위치들에서만 패터닝되어, 위치 종속 능력을 제공함으로써 캡슐화 재료를 화학적으로 제거할 수 있다.
다음으로, 본 발명의 실시예가 첨부된 도면들을 참조하여 더 면밀하게 설명된다.
도 1. (a) 시에나 인화지 (b) 엡손 최고급 광택 인화지(Premium Glossy photopaper) (c) 엡손 투명(transparency) 시트 상의 잉크젯 인쇄된 은 패터닝. (d) 용매가 기초층(underlying layer)까지 이동되고 있는 사이, 인쇄 직후 표면층에서 입자 고정화에 대한 증거를 제공하는 흡수 용매가 관찰된다.
도 2. 100℃에서 10분 동안 오븐 경화 전후 잉크젯 기판들 상에 인쇄된 배선의 측정된 시트 저항.
도 3. 25℃ 및 RH = 25...35%에서 저장된 기판들 상에 인쇄된 나노입자 잉크. (a) 엡손 투명 시트 (b) 엡손 듀라브라이트(DuraBrite) 인화지 (c) 시에나 인화지 (d) 3M 투명 시트 및 (d) 스타(Star) 투명 시트.
도 4. (a) RH:L = 1...5%, (b) RH:M = 25...35% 및 (c) RH:H = 85%에서 제어된 분위기에서 저장된 엡손 투명 시트(transparency sheet), 엡손 듀라브라이트 인화지 및 시에나 인화지 기판들 상에 인쇄된 5mm 길이의 라인들의 측정된 저항(4-와이어). 각각의 라인 폭/RH-값의 3개의 샘플들이 측정되었다. 예외적인 반복성이 입증된다.
도 5. 엡손 투명 시트 상에 인쇄된 은 나노잉크의 SEM 이미지들: 4 px 와이드 라인의 엣지.
도 6. (a) RH:L, (b) RH:M 및 (c) RH:H를 갖는 엡손 투명 시트 상에 인쇄된 은 나노잉크 라인들(4 px 라인 폭)의 중심으로부터의 SEM 이미지들. 습도가 증가함에 따라 입자 성장(grain-growth)이 관찰된다. (d) 엡손 투명 시트의 나노구조화 상단층 코팅은 명백하게 사실상 미립자이다.
도 7. (a) RH:L, (b) RH:M 및 (c) RH:H를 갖는 엡손 듀라브라이트 인화지 상에 인쇄된 은 나노잉크 라인들(4 px 라인 폭)의 중심으로부터의 SEM 이미지들. 습도가 증가함에 따라 입자 성장(grain-growth)이 관찰된다. (d) 엡손 듀라브라이트 인화지는 조밀한 나노입자 상단층 코팅을 가지며, 이는 모든 RH 레벨들에서 마이크론 눈금 길이의 크래킹을 보여준다.
도 8은 (a) RH:L, (b) RH:M 및 (c) RH:H를 갖는 시에나 인화지 상에 인쇄된 은 나노잉크 라인들(4 px 라인 폭)의 중심으로부터의 SEM 이미지들. 습도가 증가함에 따라 입자 성장(grain-growth)이 관찰된다. (c) 시에나 인화지는 나노규모의 다공성을 갖는 것으로 보이지만, 상단층은 나노입자들로 구성되지 않는다.
도 9. 발명된 상호 연결 절차를 표현한 개요도. (a) 나노입자 잉크 전극들이 고해상도로 기판 상에 인쇄된다. (b) 잉크가 컴포넌트의 접촉 전극들을 젖도록 잉크가 여전히 축축한 때 컴포넌트가 인쇄 전극들 상에 배치된다. (c) 칩이 접촉되고 고품질의 접촉이 형성되는 경우 잉크가 즉시 흡수된다. 용매는 기초 액체 흡수층으로 완전히 흡수된다.
도 10. 엡손 듀라브라이트 인화지 상에 인쇄된 전극들에 연결된 표면 실장 칩 저항들.
도 11. (엡손 듀라브라이트) 인쇄 전극들에 연결된 표면 실장 칩 저항들. (a) 타입 100Ω 0603, R = 102Ω으로 측정됨. (b) 타입 10㏀ 0805, R = 10㏀으로 측정됨.
도 12. 배선 또는 엡손 듀라브라이트 인화지에 상호 연결되는 표면 실장 LED. 배선 및 상호 연결은 기판에 걸쳐 피펫을 움직이고 LED를 여전히 부분적으로 젖은 나노잉크 전극들 위에 배치함으로써 형성되었다.
도 13. 회로 배선의 DOD 방식 인쇄 및 이산 컴포넌트들의 플레이스-온-디맨드(place-on-demand) 방식 상호 연결을 위한 셋업.
기술되는 발명은 표면 변경 기판들 상에 증착된 입자들로부터 캡슐화 재료의 제거를 촉진하는 기판에 관한 것이다. 실질적 예들뿐만 아니라 입자 캡슐화 재료의 상기 제거를 가능하도록 요구되는 중앙 잉크/페이스트 및 코팅층 특성들이 본 발명이 수행되도록 허용하도록 이하에서 기술된다.
종이, 플라스틱, 직물 등과 같은 많은 기초 재료들이 본 발명에서 기술된 타입의 억셉터(acceptor) 코팅층으로 코팅될 수 있다. 이들 재료들은 인쇄 전자 기기에 빈번히 사용되는 미코팅 기판들과 비교할 때 비싸지 않다.
예를 들면 인쇄 전자 기기 애플리케이션들을 위해 개발된 입자 잉크/페이스트들은 코팅층을 형성하는 캡핑 재료로 캡슐화되는 입자들을 포함한다. 좁은 크기 분포도(narrow size distribution)에서, 나노입자들의 경우 평균 입자 지름이 1㎚ - 3㎛, 더 일반적으로는 5 - 50㎚의 범위를 갖는 입자들이 강한 반데르 발스/카시미르 유인력들을 제공하여, 입자 캡슐화제(encapsulant)를 제거하고 입자 표면들이 접촉되도록 하기 위해 작은 에너지만이 요구될 것이다. 바람직하게는, 캡슐화 재료는 액체상에서 정전기적 반발(repulsion)을 제공하기 위해 이온 제거 그룹들(ionic terminating groups)을 가져야 한다. 캡슐화제는 일반적으로 예를 들면, 티올, 다른 황-함유 리간드(ligand), 아민, 산화물, 수소화인, 카르복시산염 리간드, 폴리 전해질 또는 폴리머(예를 들면, PVP(Poly(N-Vinly-2-Pyrrolidone)) 또는 폴리에틸렌 글리콜)일 수 있다. 금-황 결합은 티올 리간드들에서 매우 강력하지만, 반면에 예를 들면 폴리머들은 다소 느슨하게 결합된 캡슐화제가 되는 금에는 잘 결합되지 않으며, 따라서 그렇게 양호한 안정제들(stabilizer)이 되지 못한다. 구체적으로, 티올이 캡핑된 나노입자들은 반복적으로 격리(건조)될 수 있으며 비가역적 응집없이 다시 녹을 수 있다. 입자들은 음 또는 양으로 대전될 수 있다. PVP와 같은 비이온 캡슐화 재료가 또한 사용될 수 있으며, 그 경우 입체적 장해(steric hindrance)에 의해 안정성이 유지된다. 잉크/페이스트 분산제는 극성 또는 비극성일 수 있다.
잉크/페이스트 입자들의 코어는 예를 들면, Ag, Au, Cu, Al, Ni,..., SiO2, ZiO, TiO2, ITO, AZO,...를 포함할 수 있다.
바람직하게는, 인쇄 기판은 적어도 베이스 기판 상에 표면층과 액체 흡수층을 포함한다. 잉크/페이스트가 기판에 증착될 때, 용액/분산제는 기판 액체 흡수층으로 급속하게 흡수될 것이고, 반면에 기판 표면층은 잉크/페이스트 입자들을 고정하고 입자 캡슐화 재료를 화학적으로 제거하여 코어가 노출된 입자들의 단단히 패킹된 층(tightly packed layer)을 남길 것이다. 캡핑층은 잉크 용매의 흡수시 높은 패킹 효율(packing efficiency)을 획득하기 위해 가능한 한 얇아야 한다(바람직하게는 0.5㎚ 미만). 나노입자들 간의 분산력의 성질을 결정하는 중요한 물리적 파라미터는 금속 코어의 크기 대 입자 간 이격 거리의 비율이다. 높은 패킹 효율을 얻기 위해, 캡핑 층 두께는 코어 크기와 비교하여 작아야 한다(바람직하게는 0.2 - 5%).
바람직하게는, 기판 표면층은 고 전하 밀도를 가져야 한다. 바람직하게는, 표면층은 10 - 150㎚의 크기 범위의 동질적인 콜로이드 타입 다공성 산화물 입자들로부터 구조화될 것이다. 기판은 기판 표면층이 잉크/페이스트 입자들에 관련하여 반대로 대전되도록 잉크/페이스트 특성들에 대해 매칭되어야 한다. 전하 밀도는 바인더(예를 들면, 양이온 전하 밀도가 요구되는 경우 PEI)로서 높게 대전된 고정화 물질(fixation substance)을 사용함으로써 증가될 수 있다. 유사하게는, 기판 표면층들에서 사용되는 바인더는 극성 잉크/페이스트 분산제의 경우 극성 용매를 위해 매칭되어야 하고, 비극성 잉크/페이스트 분산제에 대해서 그 역도 가능하다. 예를 들면, PVP 또는 PVA가 기판 코팅층들에서 바인더로서 사용된다면 극성 잉크/페이스트 용매/분산제가 요구된다.
위에서 논의된 바와 같이, 입자 캡슐화 재료를 제거하는 메커니즘은 캡슐화 재료의 화학적 제거를 촉진하는 기판에 기초된다. 특히, 기판의 높게 대전된 표면층은 캡슐화 재료 분자들을 끌어당기고, 만일 효과적으로 유리하다면 코팅을 제거할 것이다. 다음은 일부 실례 케이스들이다:
? 이온 제거 그룹들과 분자를 섞은(incorporating) 캡슐화 재료:
만일 캡슐화제 분자들의 제거기와 기판의 표면층 사이의 이온 결합 강도가 입자 코어에 대한 캡슐화제 분자들의 결합 강도보다 강하다면, 입자 코어로부터 캡슐화 재료의 분리가 달성된다.
? 비이온 캡슐화 재료: 임의의 이온화 가능 그룹들(ionizable groups)이 없는 분자와 기판의 높게 대전된 표면층 사이의 인력이 이온 쌍극자 상호작용들로 인해 발생할 수 있다. 예를 들면, PVP(PolyVinlyPyrrolidone)는 2개의 컴포넌트들을 밀접하게 접촉시키는 대전 기판층과 이온-쌍극자 상호작용을 겪을 수 있는 쌍극자를 나타낸다. 만일 기판과 결합된 이온-쌍극자를 형성하기 위해 PVP-입자 결합을 깨트리는 것이 효율적으로 유리하다면, 캡슐화제 분자들의 분리가 발생할 것이다.
? 외부적으로 첨가된 화학 물질(chemical)에 의해 촉진되는 캡슐화 재료의 제거: 캡슐화제 분자 - 입자 코어 결합 끊기 프로세스는 외부 화학 물질(예를 들면, 물, 메탄올, 에탄올 등)로 촉진될 수 있다. 이러한 물질은 입자로부터 캡슐화제 분자를 분리하고 기판으로 이송하는데 조력할 것이다.
입자 코어에 대한 캡슐화 재료의 결합 강도는 잉크/페이스트 분산으로서 고 안정성을 유지하는 한계들 내에서 최소화되어야 한다.
입자들로부터 캡슐화 재료의 제거는 입자들이 직접적인 물리적 접촉을 갖는 것을 가능하게 한다. 금속성 입자들의 경우, 이러한 절차는 입자들의 소결을 가능하게 한다. 대면적 대 체적비(large surface-to-volume ratio)를 갖는 금속성 입자들에 대하여, 표면 원자들이 대응하는 내부 코어(체적) 원자들보다 더 적은 배위수들(coordination numbers)을 갖게 되므로, 고 표면 에너지의 방출은 소결을 위한 구동력이 된다.
따라서, 기술되는 본 발명은 표면 변경 기판들 상의 입자들의 소결을 촉진하는 인시츄 기판 및 상기 입자 구조에 대한 이산 컴포넌트들의 직접적인 상호 연결에 관한 것이다. 소결 및 상호 연결 프로세스를 촉진하는 중앙 잉크 및 코팅층 특성들은 위에 기술된 바와 같다. DOD 방식 인쇄(drop-on-demand) 및 칩-온-디맨드 방식 배치(chip-on-demand placing)을 위한 프로세스 환경 및 장치가 또한 제안된다.
본 발명은 가요성 기판들 상에 회로들 및 안테나들을 인쇄하는 효율적인 방법을 제공한다. 주위 조건들의 프로세스에 따라 도달되는 전도성은 1e6 S/m 이상(1.5e7 S/m 이상이 예시된다)이고, 이는 뚜렷한 열 또는 전압 강하를 겪을 필요없이 많은 마이크로 전자 기기 애플리케이션들에 대하여 전류를 운반하기에 적합한 레벨의 전도성이다.
본 발명의 추가적인 바람직한 실시예들이 이후 기술된다.
예를 들면 인쇄 전자 기기 애플리케이션들을 위해 개발된 나노입자 잉크들은 코팅층을 형성하는 캡슐화 재료로 캡핑된 나노-규모의 입자들을 포함한다. 바람직한 실시예에 따라, 좁은 크기 분포도(narrow size distribution)에서 (일반적으로) 5 - 50㎚ 범위의 평균 입자 지름을 갖는 금속성 나노입자들은 강한 반데르발스/ 카시미르 유인력들을 제공하므로 이들 금속성 나노입자들이 사용되어, 입자 캡슐화제를 제거하고(displacing) 입자 표면들이 접촉되기 위해 작은 에너지만이 요구된다. 입자들 사이의 접촉 형성(formation)은 입자들의 대면적 대 체적 비율에 의해 추가로 촉진되고, 용해/소결 온도는 표면 분자 진동들의 억제로 인해 억제된다. 바람직하게는, 캡슐화 재료는 인쇄 전에 분산으로 정전기적 반발을 제공하기 위해 이온 제거 그룹들(ionic terminating groups)을 가져야 한다. PVP와 같은 비이온 캡슐화제 재료가 또한 사용될 수 있으며, 이 경우 안정성은 입체 장해(steric hindrance)에 의해 유지된다.
전도체를 형성하기 위해, 캡핑된 금속성 나노입자들의 층은 절연체-금속 전이를 겪는다. 캡슐화 재료가 (보통 열을 통하여) 캡슐화제 분자-입자 코어 결합들을 끊음으로써 제거되는 경우, 입자들 사이의 직접적인 물리적 접촉이 가능하다. 소결은 입자들이 넥 형상(neck formation)을 보이기 시작하면 발생한다(코어-코어 접착(coalescence)은 나노입자들의 신장을 야기함).
소결을 위한 구동력은 표면의 곡률의 작은 반지름에 관련된 고 표면 에너지의 방출이다.
고전도성은 나노입자들의 금속 덩어리(bulk metal)로의 완전한 붕괴를 통해서 보다는 오히려 제어된 퍼콜레이션(percolation) 채널들의 형성을 통해서 달성된다.
일실시예에 따르면, 물은 캡슐화 재료의 화학적 제거를 촉진한다. 이러한 수용성 캡슐화 재료의 경우, 적어도 10%, 특히 적어도 20%, 바람직하게는 적어도 40%, 가장 적합게는 적어도 75%의 상대 습도에서 방법이 수행된다.
전술한 잉크 및 기판 특성들 모두는 인쇄층으로부터 이산 컴포넌트들에 대한 직접적인 상호 연결을 만드는 경우 또한 바람직하며, 전극들에 대한 전기적 접촉은 실제로 캡슐화 재료의 화학적 제거에 의해 나노입자들의 소결로 형성된다.
실례들
다음의 실례들은 적합하게 상업적으로 이용 가능한 나노입자 잉크들 및 코팅된 기판들을 이용하여 본 발명을 설명한다.
잉크젯 인쇄 기판들이 기판들 상에 잉크들의 고정화를 제공하기 위해 제작되므로, 또한 일부 금속성 나노입자 잉크 형성들을 위해 강한 고정화를 가져야 하는 것으로 기대될 수 있다. 안료계 잉크들의 경우, 자기-고정 방식으로 기판의 안료 코팅과 표면층 사이에 화학적 반응에 의해 고정화가 획득된다. 인쇄 전자 기기 잉크들/페이스트들의 캡슐화 재료의 제거를 촉진하는 기판에 대하여, 캡핑 재료를 위한 인쇄 기판의 친화도는 캡슐화 분자-입자 코어 결합들을 끊고 입자 코어들을 물리적 접촉으로 방출할 만큼 강해야 한다.
제시된 예시적인 실험들의 결과치들은 어드밴스드 나노 제품들 DGP-45LT-15C 잉크로 수행되었고, 이 잉크는 10-20㎚의 공칭 입자 크기를 갖는 은 나노입자들 및 (극성) TGME(Triethylene Glycol Monoethyl Ether) 용매로 구성된다. 캡슐화 재료에 대한 잠재적 후보는 PVP이다. PVP 분자는 정전기적 반발을 이용하여 용액(solution)에서의 안정성을 제공하지 않을 것이지만, 비가역적 응집은 폴리머에 의해 제공된 입체 장해에 의해 방지될 수 있다. 다른 연구는 PVP로 코팅된 은 나노입자들이 N,N 다이메틸폼아마이드(DMF: dimethylformamide) 및 에탄올에서 어떻게 안정적인지를 보여주지만, DMF와 에탄올 사이에서보다 DMF와 물 사이의 더 큰 극성 차이로 인해 물에서는 응집이 일어난다. 물로 증가된 극성은 안정제의 유효성을 감소시킨다. 그러므로, 우리는 DGP-45LT-15C를 이용하여 수행된 실험들에서 환경적 상대 습도(RH: Relative Humidity)가 소결을 촉진하는 것을 기대할 수 있다.
우리는 상이한 상업적으로 이용 가능한 코팅된 잉크젯 인쇄 기판들(인화지들 및 투명 시트들(transparency sheets))의 소결 능력 사이에서의 뚜렷한 차이점들을 목격할 것을 기대한다. 비록 이들 기판들이 수성 잉크들(water-based inks)을 위해 모두 최적화되고 일반적으로 유사한 짧은 건조시간을 보여줄지라도, 우리는 코팅 구조가 일부 경우들에서는 건식 실리카(fumed silica) 및 다른 경우들에서는 예를 들면 콜로이드 알루미나임을 안다. 본 발명의 바람직한 실시예에 따라, 콜로이드 타입 산화물은 건식 산화물에 대하여 선행된다. 비록 건식 산화물이 기판 표면층 상에 안료들의 빠른 용매 흡입 및 부동화(immobilization)를 생성할지라도, 고정화(fixation) 메커니즘은 정전기적이보다는 사실상 입체적이다. 결과적으로, 본 발명의 바람직한 실시예에 따르면, 콜로이드 타입 산화물, 특히 고도로 양성자화된 기판 표면층을 갖는 산화 알루미나는 은 나노입자들로부터 캡슐화 재료를 가장 효율적으로 제거하는 것으로 기대된다.
전도체들의 소결을 촉진하는 기판
인시츄 기판의 소결 촉진 방법은 엡손 잉크젯 투명(transparency) 시트(S041063) 상에 은 나노입자 잉크(어드밴스 나노 제품들 DGP-45LT-15C)를 잉크젯 인쇄함으로써 먼저 입증된다. 결과들이 이하에서 제공된다. 이후, 획득된 전도성("소결 정도")에 관한 상대 습도의 영향을 예시하는 제 2 세트의 실험들이 제공된다.
제 1 실험들에서, 은 나노입자 잉크(어드밴스드 나노 제품들 DGP-45LT-15C)는 3 개의 인쇄 기판: 시에나 250G, 엡손 최고급 광택 인화지 및 엡손 잉크젯 투명 시트 상에 인쇄되었다. 100mm/s 헤드 스피드 및 600 dpi 인쇄 해상도로 상업적 스케일 잉크젯 인쇄기(iTi 시스템 상의 Spectra SX-128 head: 10pL 액적 크기, 128개 노즐들, 50um 기본 해상도를 갖는 Apollo Ⅱ PSK)를 이용하여 패터닝이 인쇄되었다(도 1). 인쇄 실험들(printing trials)이 주위의 환경에서 수행되었다. 각각의 기판 타입으로부터의 샘플들이 또한 100℃에서 10분 동안 오븐 소결되었다. 미처리 및 사후-경화 (오븐 소결) 샘플들의 저항이 측정되고(4-와이어), 대응하는 시트 저항은 광학 현미경으로 측정되는 차원들에 기초하여 계산되었다.
엡손 투명 시트들 상에 인쇄된 배선은 임의의 사후-경화 이전에 이미 현저한 높은 전도성을 보여준다. 1㎛층 두께를 가정하면, 열적으로 경화된 경우 전도성은 7e6 S/m로부터 1e7 S/m까지 증가되었다(벌크 은에 관해 11% 내지 16%). 시에나 및 엡손 최고급 광택 인화지를 위한 등가값들이 경화 이전에는 100S/m이고, 오븐 경화 이후에는 1e5 S/m(벌크 Ag에 관해 0.16%) 및 5e5 S/m(벌크 Ag에 관해 0.79%)이다(도 2).
제 2 세트의 실험 샘플들은 5 개의 상이한 기판들: 엡손 잉크젯 투명 시트, 엡손 듀라브라이트(DuraBrite) 인화지, 시에나(Siena) 인화지, 3M 잉크젯 투명 시트 및 스타(Star) 잉크젯 투명 시트 상에 50㎛ 노즐, 60㎛ 액적 간격(droplet spacing)이 구비되는 오토드롭 마이크로드롭(Autodrop Microdrop) 인쇄기를 이용하여 (DGP-45LT-15C 잉크로) 인쇄된다(도 3). 실험 절차는 다음과 같이 수행되며, 샘플들이 인쇄에 앞서 3일간 제어된 T/RH 환경으로 삽입되었고(온도는 ~25℃에서 일정하게 유지되었고, RH는 RH:L = 1.5%, RH:M = 25...35%, RH:H = 85%으로 가변되었음), 모든 샘플들은 인쇄 동안 총 3-5분간 RH ~ 50%, T
Figure pct00001
28℃에 노출되었으며, 그리고 주위의 조건에 노출되기 전에 하루 동안 제어된 RH 환경으로 다시 삽입되었다. 모든 샘플들은 전기적 측정들 전에 하루 동안 주위의 조건 하에 있었다.
엡손 투명, 엡손 듀라브라이트 및 시에나 인쇄 기판들은 1-5분 이내에 만질 정도로 건조하게(dry-to-touch) 되었고, 반면에 3M 및 스타 투명 시트들은 잉크가 완전히 흡수되기 전에 5-20분 정도 걸렸다. 3M 및 스타 투명 시트들은 측정된 전도도에서 열악한 인쇄 품질과 큰 변동을 보여주었다.
상대 습도에 대한 노출은 엡손 기판들 및 시에나 인화지 상에 인쇄되는 경우 인쇄 품질에 영향을 끼치지 못하였지만, 전도도들 향상시켰다. 인쇄된 트랙들의 측정 저항은 기판 상으로 전이된 일정 고체 무게(constant solid weight) 당 저항률(resistivity)의 최고 표시를 제공한다(도 4). 시트 저항이 계산되었고 전도도가 표 1에서 추정된다. 명백하게, 높은 RH에서 저장된 엡손 투명 시트 및 엡손 듀라브라이트 인화지는 심지어 사후-경화가 적용되지 않을지라도 벌크 은(bulk silver)의 전도도에 근접하는 믿을 수 없을 정도의 높은 전도도를 제공한다.
RH[%] 엡손 투명 시트 엡손 듀라브라이트 인화지 시에나 인화지
1...5 1.0e6(1.6%) 1.3e5(0.2%) 3.7e2
25...35 8.3e6(13.2%) 1.9e6(3.0%) 5.0e2
85 1.7e7(27.0%) 1.4e7(22.2%) 1.2e3
상대 습도 및 인쇄 기판의 함수로서 벌크 전도도[S/m(벌크 은에 관해 %)]
전기적 측정 이후 SEM 이미지화가 수행되었다. 엡손 기판들과 시에나 인화지에 대한 결과들이 도 5 내지 8에 도시된다.
SEM 이미지들에 따르면, RH의 변동은 인쇄 기판들의 표면 구조에 영향을 주지 않는다.
RH의 증가는 획득된 전도도들을 더 향상시켰다. 전도도에서의 RH-종속 증가는 엡손 투명 시트에 대하여는 거의 10배가 되고, 엡손 듀라브라이트 인화지에 대하여는 수백배(2 orders of magnitude) 이상이었다. SEM 이미지들은 명백하게 RH가 증가함에 따라 나노입자층에서 입자 성장(grain growth)을 보여준다.
전도도에 대해 증명된 RH 종속성은 물이 리간드의 제거를 촉진한다는 것을 제안하지만, 우리는 물이 인쇄 전 (기판의 화학적 성질을 변경) 또는 이후 (잉크층의 상단 표면 및 엣지들과 반응) 또는 둘 다에 영향을 미쳤는지는 추론할 수 없다. 만일 후자의 경우가 유지되면(이것이 SEM 이미지들에 의해 지지됨), DGP-45LT-15C가 수용성 리간드라고 결론을 짓는 것이 합리적이다.
유사한 실험들이 또한 ANP DGP-55HTG를 이용하여 수행되였으며, 이는 더 작은 공칭 입자 크기를 갖지만, 더 단단하게 결합된 캡슐화 리간드를 갖는다. n-테트라데칸 용매는 비극성이다.
DGH-55HTG는 엡손 투명 시트에 대해 대략 5㏀/sq의 시트 저항을 엡손 듀라브라이트 인화지에 대해 20㏀/sq의 시트 저항을 제공하였고, 반면에 3M 및 스타 투명 시트들은 비전도성인 채로 남아있었다. 모든 측정들은 어떠한 사후-경화 단계도 구현되지 않고 분산 후에 적어도 24시간 후에 수행되었다.
요약하면, 양호한 인쇄 결과는 시에나 인화지, 엡손 최고급 광택 인화지, 엡손 듀라브라이트 인화지 및 엡손 투명 시트 상에서 획득된다. 우수한 전도도는 주위의 환경에서 직접 인쇄함으로써 엡손 투명 시트 및 엡손 듀라브라이트 인화지로 획득되었다. 그러나, (동일한 인쇄 파라미터들 및 환경으로 인쇄된) 엡손 광택 인화지 및 엡손 듀라브라이트 인화지 사이 전도도의 105배 이상의 차이는 동일한 제조사에 의해 제공될 때조차 광택 인화지들 사이에 얼마나 큰 차이가 있는지를 증명한다. 엡손 듀라브라이트 인화지는 미립자 안료계 잉크들(pigmented inks)에 대하여 최적화되고, 반면에 엡손 광택 인화지는 염색 타입 잉크들이 목표가 된다.
SEM 이미지들은 엡손 투명 시트 및 엡손 듀라브라이트 기판들(이들은 최고의 전도도를 제공함)이 콜로이드 나노크기의 입자들의 표면층을 제공함을 드러낸다.
관찰되는 현저한 차이는 DGP-45LT-15C와 비교하여 엡손 투명 시트 및 듀라브라이트 기판들에 관해 ANP DGH-55HTG 잉크의 더 긴 건조시간이었다. 이는 극성 타입 잉크 분산제에 대해 최적화되는 기판들로 인한 것이다.
이산 컴포넌트들의 직접적인 상호연결
상호 연결 방법은, 잉크가 아직 젖어 있을 때, 상이한 기판들 상에 표면 실장 저항들 (타입들 0805 및 0603)에 대한 접촉 패드들을 인쇄하고 그 패드들 상에 저항들을 배치함으로써 입증된다. 잉크 및 인쇄 파라미터들은 액적 간격(droplet spacing)이 배선에 대하여 50㎛으로, 그리고 접촉-패드 영역들에 대하여 35㎛으로 설정되었던 것을 제외하고는 제 2 실험들에서와 동일하다. 발명된 상호 연결 방법이 도 9에 개략적으로 도시된다.
이산 컴포넌트의 전극들과 인쇄 배선 사이의 양호한 전기적 접촉이 특히 엡손 듀라브라이트 및 엡손 투명 시트를 가지고 획득된다.
엡손 투명 시트를 이용하여 형성된 상호 연결은 더 낮은 기계적 강도를 갖는다.
엡손 듀라브라이트 인화지 상에서 획득된 상호 연결은 도 10 및 도 11에 도시된 바와 같이 낮은 접촉 저항에 덧붙여 탁월한 기계적 강도를 제공한다.
칩 저항들에 대한 상호 연결들의 성공에 더하여, 본 방법은 도 12에 도시된 바와 같이 표면 실장 LED를 이용하여 입증된다.
유사한 인쇄 및 배치(placing) 프로세스는 시에라 인화지, 스타 및 3M 투명 기판들을 이용하여 시도되었으나, 그러나 성공적이지 못하였다. 잉크는 칩 아래에서 젖어있고, 어떠한 기계적 강도 또는 전기적 접촉도 제공하지 않는다.
잉크의 건조 시간이 대략 엡손 듀라브라이트 인화지 및 시에나 인화지와 동일하므로, 기판의 흡수성이 상기 직접적 상호 연결 방법에 대한 가능화 인자(enabling factor)가 아니라는 결론이다.
여기에 기술된 본 발명은 가요성 기판들 상에 회로들 및 안테나들을 인쇄하는 효율적인 방법을 제공한다. 주위의 조건들에서 프로세서로 도달되는 전도도는 1e6 S/m 이상(1.5e7 S/m 이상은 실온에서 엡손 투명 시트들을 가지고 입증되었음)이고, 이는 상당한 열 또는 전압 강하를 겪지 않고서도 전류를 운반할 수 있는 많은 초소형 전자 기기 애플리케이션들에 대하여 적합한 전도도 레벨이다. 더욱이, 훨씬 더 양호한 매치를 얻기 위해 잉크 및 기판 코팅층 특성들을 조정함으로써, 획득된 전도도가 더 향상될 수 있다.
본 발명에서 논의되는 코팅층 구조들은 준비 기판으로서 또는 예를 들면 다양한 베이스 기판들 상의 스핀 코팅을 위한 용액으로 상업적으로 이용 가능하다. 종이, 플라스틱, 직물 등과 같은 많은 베이스 재료들은 이러한 타입의 억셉터 코팅층으로 코팅될 수 있다. 이들 재료들은 또한 인쇄 전자 기기에서 빈번하게 사용되는 미코팅 기판들과 비교하여 비교적 저렴하고, 예를 들면, 엡손 투명 시트는 (A4 크기의 30 개의 시트들의 패키지로 구매시) 개당 약 1.3 - 1.7 유로의 비용이고, 반면에 예를 들면 캡톤 (폴리이미드)는 (A4의 25 개의 시트 패키지) 개당 12.6 유로의 비용이 들고, Mylar A (PET)는 (A4의 25 개의 시트 패키지) 개당 3.9 유로의 비용이 든다.
본 발명은 또한 인쇄 배선 상에 이산 컴포넌트들의 직접적인 상호 연결을 위한 방법을 제공한다. 소결 전도체들의 상단 표면 상에 형성되는 경향이 있는 절연 폴리머층과 관련된 문제는 본 발명의 소결을 촉진하는 기판으로 극복된다.
도 13은 인쇄 및 상호 연결 방법의 가능한 실제 실현예를 제공한다. 전자 회로를 위해 기본 배선을 (인시츄 소결 및) 인쇄하기 위해 높은 처리량 잉크젯 인쇄 헤드가 사용된다. 이산 회로 컴포넌트들은 "피드 타워들(feed towers)" 내에 위치되며, 각각의 타워는 하나의 컴포넌트 타입(A,B,C 등)을 유지한다. 전도체 패터닝을 사용되었던 것보다 약간 더 높은 인쇄 해상도에서 접촉 패드 영역들을 먼저 인쇄하고, 이후 타워 내에 컴포넌트들을 유지시키는 진공 흡입 흐름에서 일시적인 중단에 의해 한정된 위치 내에 컴포넌트를 떨어뜨림으로써 컴포넌트들이 플레이스-온-디맨드 방식(place-on-demand fashion)으로 배치된다. 컴포넌트가 젖은 잉크를 접촉함에 따라, 컴포넌트가 전기적으로 그리고 기계적으로 높은 품질의 접촉을 제공하는 전극들에 즉시 고정된다. 배치 정확도는 인쇄기의 모터 기동 스테이지들(motorized stages)의 정확도에 의해서만 제한된다.
본 발명은 고속으로 저비용 가요성 기판들 상에 대규모 회로들을 인쇄하는 방법을 제공한다. 상호 연결의 기계적 강도는 접착제로 증가될 수 있고, 컴포넌트가 부착될 때 인쇄 패드들이 단락되는 위험은 이러한 불소계 아크릴레이트 폴리머(fluorochemical acrylate polymer)(예를 들면, 3M에 의해 제조되는 Novec EGC-1700)과 같은 반습윤제(anti-wetting agent)를 사용함으로써 최소화될 수 있다. 따라서, 상호 연결 프로세스는 더 최적화될 수 있고, 타워로부터 컴포넌트를 분리하기 전에, 접착 및 반습윤 특성들을 갖는 용액이 인쇄된 접촉 패드들 사이의 영역에서의 기판 상에 인쇄될 수 있다.
캡슐화 재료를 제거하는 본 발명의 방법은 또한 반도체 및/또는 금속 산화물 나노입자들의 저온/에너지 소결을 촉진하는 것으로 기대된다. 즉, 본 발명에서 기술된 방법은 다른 소결 방법들에 상보적으로 사용될 수 있다. 이 경우, 상기 방법은 인쇄된 OLED, 광발전 소자(photovoltaics), 다이오드들 및 트랜지스터들의 프로세싱에서도 상당한 이익들을 제공할 것이다.
본 발명은 상업적으로 이용 가능한 코팅 기판들 상에서 이미 입증되었다.
비록 본 발명이 상업적으로 이용 가능한 나노입자 잉크 및 코팅 기판들을 이용하여 입증되었을지라도, 출발 재료의 더 일반적인 정의들이 정당화되고 제안된다. 인쇄 (및 인시츄 경화)가 실온에서 수행되었을 경우 벌크 은(bulk silver) 전도도 25% 이상의 최종 전도도를 갖는 기판들 상에 잘 규정된 전도체 패턴들이 잉크젯 인쇄되었다. 최적의 잉크-기판 조합을 이용하여, 2Ω 미만의 상호 연결 저항을 갖는 기계적으로 강한 상호연결이 획득되었다.
본 방법은 가요성 기판 회로들에 대한 더 비용 효율적인 이산 컴포넌트 부착 방법을 이용하여 높은 처리량의 인쇄 전자 기기 구조들(예를 들면, RFID 안테나들, 메모리 카드들, 센서 플랫폼들 등)을 생산하기 위해 사용될 수 있다.

Claims (39)

  1. 기판 상에 증착된 캡슐화 입자들(encapsulated particles)로부터 캡슐화 재료를 제거하는 방법으로서,
    상기 캡슐화 재료의 제거를 촉진할 수 있는 기판을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  2. 제 1 항에 있어서,
    상기 캡슐화 입자들은 코어와 상기 코어에 결합되고 상기 캡슐화 재료로서 기능하는 적어도 하나의 리간드(ligand)를 갖는 캡슐화 나노입자들을 포함하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  3. 제 2 항에 있어서,
    캡슐화 리간드에 대한 상기 기판의 친화도(affinity)는 코어-리간드 결합들을 끊고 금속성 코어들을 물리적 접촉으로 방출(release)하기에 충분히 높은 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    대전 표면층(charged surface layer)을 갖는 기판을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    대전 표면층 및 바람직하게는 대전 산화물-함유 표면층을 갖는 기판을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  6. 제 5 항에 있어서,
    양성자화 콜로이드 다공성(protonated colloidal porous) 또는 메조 다공성(mesoporous) 산화물-함유 표면층을 갖는 기판을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판은 5 내지 40㎚ 사이의 평균 크기를 갖는 알루미나 또는 실리카 입자들, 극성 용매용 바인더, 및 상기 입자들의 고정화를 촉진하는 양이온 첨가제(cationic additive)를 포함하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 캡슐화 재료는 이온 제거 그룹들(ionic terminating groups), 바람직하게는 음이온 제거 그룹들을 갖는 리간드들을 포함하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    5 - 50㎚의 평균 지름을 갖는 나노입자들, 바람직하게는 상기 평균 지름으로부터 5㎚ 미만을 벗어나는 지름을 갖는 나노입자들의 적어도 80%를 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    평균 캡슐화 두께가 0.5㎚ 미만인 나노 입자들을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    ? 코어 및 상기 코어에 결합된 적어도 하나의 캡슐화 리간드를 갖는 입자들을 상기 기판 상에 증착하는 것, 및
    ? 상기 코어들로부터 상기 캡슐화 리간드들을 화학적으로 제거할 수 있는 기판을 이용함으로써 상기 입자들의 코어들로부터 상기 캡슐화 리간드들을 제거하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  12. 제 11 항에 있어서,
    적어도 부분적으로 소결된 구조를 형성하기 위해 상기 캡슐화 리간드들의 제거 이후 서로 접촉시키고 적어도 부분적으로 소결하는 나노입자들을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    바람직하게는 나노입자-함유 잉크로서 액체 용매, 특히 극성 용매(polar solvent)와 혼합된 기판 상에 상기 입자들을 증착시키는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  14. 제 13 항에 있어서,
    상기 기판에 상기 나노입자들을 인쇄하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  15. 제 11 항 또는 제 12 항에 있어서,
    나노입자-함유 페이스트(paste)로서 분산제(dispersant)와 혼합된 기판 상에 상기 나노입자들을 증착시키는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 용매 또는 분산제를 흡수할 수 있는 제 1 층 및 상기 제 1 층에 중첩되며 상기 나노입자들을 보유할 수 있는 제 2 표면층이 제공되는 기판을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 나노입자들의 소결을 개시하기 위해 리간드들의 제거 동안 방출되는 표면 에너지를 활용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 입자들을 배선 구조들 및 접촉 단자들의 패턴을 포함하는 전자 회로의 형태로 증착시키는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  19. 제 18 항에 있어서,
    상기 입자들을 상기 기판에 증착시킨 이후, 상기 소결 동안으로 인해 상기 기판에 이산 전기 컴포넌트를 전기적으로 결합시키고 기계적으로 부착하기 위해 증착된 입자들에 적어도 부분적으로 상기 이산 전기적 컴포넌트를 배치하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 입자들은, 금속성 코어들을 포함하고, 상기 캡슐화 층의 제거 이후 또는 동안 상기 기판 상에 바람직하게는 인시츄로(in situ) 적어도 부분적으로 소결될 수 있는 나노입자들인 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 입자들은 반도체 또는 산화 금속층을 형성하기 위해 상기 기판 상에서 소결될 수 있는 반도체 또는 산화 금속 코어들을 포함하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 캡슐화 재료로서 티올들(thiols), 다른 황-함유 리간드들, 아민들, 산화물들, 수소화인(phosphines), 카르복시산염 리간드들, 폴리전해질들 및 PVP(Poly(N-Vinly-2-Pyrrolidone)) 또는 폴리에틸렌 글리콜과 같은 폴리머들로 구성된 그룹으로부터 선택된 리간드를 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서,
    적어도 10%, 특히 적어도 20%, 바람직하게는 적어도 40%, 가장 적합하게는 적어도 75%의 상대 습도(relative humidity)에서 수행되는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    금속성 코어를 가지며, 상기 입자들의 코어로서 사용되는 금속의 체적 전도도(bulk conductivity)의 1%보다 더 높은, 적합하게는 5%보다 더 높은, 그리고 10%보다 훨씬 더 높은 전기 전도도를 갖는 구조를 생성하는 입자들을 이용하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  25. 제 12 항 내지 제 20 항 중 어느 한 항에 있어서,
    적어도 1e6 S/m의 전도도를 갖는 구조를 생성하는 것을 특징으로 하는,
    캡슐화 재료 제거 방법.
  26. 전자 모듈로서,
    ? 기판, 및
    ? 적어도 부분적인 용융된(fused) 입자 코어들로부터 형성되는, 상기 기판 상의 소결된 구조를 포함하고,
    상기 기판은 상기 용융 이전에 상기 코어들에 결합된 캡슐화 리간드의 제거를 촉진할 수 있는 것을 특징으로 하는,
    전자 모듈.
  27. 제 26 항에 있어서,
    상기 입자들은 나노입자들이고, 상기 기판은 상기 소결된 구조를 형성하도록 상기 나노입자들을 적어도 부분적으로 소결하기 위해 상기 나노입자 코어들로부터 캡슐화 리간드들을 화학적으로 제거하는 것을 특징으로 하는,
    전자 모듈.
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 기판은 대전 표면층(charged surface layer)을 포함하는 것을 특징으로 하는,
    전자 모듈.
  29. 제 26 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 기판은 대전 표면층, 바람직하게는 대전 산화물-함유 표면층을 포함하는 것을 특징으로 하는,
    전자 모듈.
  30. 제 29 항에 있어서,
    상기 기판은 대전 콜로이드 다공성(charged colloidal porous) 또는 메조 다공성(mesoporous) 산화물-함유 표면층을 포함하는 것을 특징으로 하는,
    전자 모듈.
  31. 제 26 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 기판은 5 내지 40㎚ 사이의 평균 크기를 갖는 알루미나 또는 실리카 입자들, 극성 용매용 바인더, 및 상기 나노입자들의 고정화를 촉진하기 위한 양이온 첨가제(cationic additive)를 포함하는 것을 특징으로 하는,
    전자 모듈.
  32. 제 26 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 기판은 용매를 흡수할 수 있는 제 1 층 및 나노입자들을 보유할 수 있는 제 2 표면층을 포함하는 것을 특징으로 하는,
    전자 모듈.
  33. 제 26 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 소결된 구조에 전기적으로 연결되고 상기 기판에 기계적으로 부착된 이산 컴포넌트를 포함하는 것을 특징으로 하는,
    전자 모듈.
  34. 제 26 항 내지 제 33 항 중 어느 한 항에 있어서,
    상기 전자 모듈은 인쇄 전자 모듈인 것을 특징으로 하는,
    전자 모듈.
  35. 제 26 항 내지 제 34 항 중 어느 한 항에 있어서,
    제 1 항 내지 제 25 항 중 어느 한 항에 따른 상기 방법에 의해 획득될 수 있는 것을 특징으로 하는,
    전자 모듈.
  36. 제 1 항 내지 제 25 항 중 어느 한 항에 따른 방법 또는 제 26 항 내지 제 35 항 중 어느 한 항에 따른 전자 모듈로서,
    상기 입자들은 1㎚ - 3㎛의 크기, 특히 5 - 50㎚의 크기를 갖는 것을 특징으로 하는,
    방법 또는 전자 모듈.
  37. 전기 모듈들을 형성하기 위한 장치로서,
    ? 화학적으로 액티브한 기판을 지지 또는 공급하기 위한 수단, 및
    ? 나노입자들의 소결에 의해 기판 상에 전도체 구조들을 형성하기 위해 기판 상에 캡슐화 전도성 나노입자-함유 잉크를 증착시키기 위한 인쇄 헤드를 포함하고,
    상기 장치는,
    ? 상기 전도체 구조들과 이산 전기 컴포넌트들을 전기적으로 접촉시키고 상기 기판에 상기 이산 전기 컴포넌트들을 기계적으로 부착시키기 위해 여전히 젖은 잉크(still wet ink)에 상기 이산 전기 컴포넌트들을 배치하기 위한 수단을 더 포함하는 것을 특징으로 하는,
    전기 모듈들 형성 장치.
  38. 제 37 항에 있어서,
    상기 컴포넌트들을 배치하기 위한 수단은 진공 흡입 흐름(vacuum suction flow)에서 일시적인 중단에 의해 상기 컴포넌트들을 떨어뜨리기 위한 진공 수단을 포함하는 것을 특징으로 하는,
    전기 모듈들 형성 장치.
  39. 제 37 항 또는 제 38 항에 있어서,
    상기 컴포넌트들을 배치하기 위한 수단은 상기 인쇄 헤드를 갖는 통합 유닛인 것을 특징으로 하는,
    전기 모듈들 형성 장치.
KR1020127015262A 2009-11-13 2010-11-15 증착된 입자들에 관련된 방법 및 제품들 KR20120096506A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US26091409P 2009-11-13 2009-11-13
FI20096179 2009-11-13
FI20096179A FI124372B (fi) 2009-11-13 2009-11-13 Kerrostettuihin partikkeleihin liittyvä menetelmä ja tuotteet
US61/260,914 2009-11-13

Publications (1)

Publication Number Publication Date
KR20120096506A true KR20120096506A (ko) 2012-08-30

Family

ID=41395227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015262A KR20120096506A (ko) 2009-11-13 2010-11-15 증착된 입자들에 관련된 방법 및 제품들

Country Status (7)

Country Link
US (1) US9603260B2 (ko)
EP (1) EP2499087A4 (ko)
JP (1) JP2013511143A (ko)
KR (1) KR20120096506A (ko)
CN (1) CN102686509A (ko)
FI (1) FI124372B (ko)
WO (1) WO2011058230A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9072185B2 (en) * 2009-07-30 2015-06-30 Lockheed Martin Corporation Copper nanoparticle application processes for low temperature printable, flexible/conformal electronics and antennas
KR101113658B1 (ko) * 2010-03-18 2012-02-14 현대자동차주식회사 표면안정제로 개질된 이산화티탄 나노 입자, 이를 포함하는 이산화티탄 나노 잉크, 이를 사용하여 제조되는 태양전지, 및 그의 제조방법
US20130043067A1 (en) * 2011-08-17 2013-02-21 Kyocera Corporation Wire Substrate Structure
US10150918B2 (en) * 2013-04-15 2018-12-11 Kent State University Patterned liquid crystal alignment using ink-jet printed nanoparticles and use thereof to produce patterned, electro-optically addressable devices; ink-jet printable compositions
US9167684B2 (en) * 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
WO2015064668A1 (ja) * 2013-10-29 2015-05-07 京セラ株式会社 配線基板、これを用いた実装構造体および積層シート
KR102358139B1 (ko) * 2015-06-30 2022-02-03 엘지디스플레이 주식회사 표시 패널
US20170238425A1 (en) * 2016-02-12 2017-08-17 Tyco Electronics Corporation Method of Fabricating Highly Conductive Features with Silver Nanoparticle Ink at Low Temperature
US20170294397A1 (en) * 2016-04-08 2017-10-12 Hamilton Sundstrand Corporation Die and substrate assembly with graded density bonding layer
EP3733792A1 (en) * 2019-04-30 2020-11-04 Agfa-Gevaert Nv A method of manufacturing a conductive pattern

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652332A (en) * 1970-07-06 1972-03-28 American Can Co Manufacture of printed circuits
JP3451757B2 (ja) * 1994-11-18 2003-09-29 旭硝子株式会社 インクジェット方式ラベルライター用テープ
US5922403A (en) * 1996-03-12 1999-07-13 Tecle; Berhan Method for isolating ultrafine and fine particles
JP2000151088A (ja) * 1998-11-18 2000-05-30 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法
JP3555561B2 (ja) * 2000-07-04 2004-08-18 日本電気株式会社 電子部品実装装置及びその方法
JP2002057423A (ja) * 2000-08-07 2002-02-22 Matsushita Electric Ind Co Ltd 導電性ペーストを用いた回路基板とその製造方法
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
JP2004207558A (ja) * 2002-12-26 2004-07-22 Nippon Paint Co Ltd 導電性コーティング膜の形成方法
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
US7648745B2 (en) * 2004-06-30 2010-01-19 Eastman Kodak Company Fusible reactive media
JP4683180B2 (ja) * 2004-08-19 2011-05-11 セイコーエプソン株式会社 配線基板の製造方法および多層配線基板の製造方法
JP2006142760A (ja) * 2004-11-24 2006-06-08 Oji Paper Co Ltd インクジェット記録用シートの製造方法およびインクジェット記録用シート
JP2006190799A (ja) * 2005-01-06 2006-07-20 Sony Chem Corp 電気部品付き基板の製造方法
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
US20060189113A1 (en) 2005-01-14 2006-08-24 Cabot Corporation Metal nanoparticle compositions
US7507451B2 (en) * 2005-03-11 2009-03-24 Eastman Kodak Company Fusible reactive media
JP5753338B2 (ja) * 2005-07-01 2015-07-22 ナショナル ユニヴァーシティー オブ シンガポール 導電性複合材料
JP4983150B2 (ja) 2006-04-28 2012-07-25 東洋インキＳｃホールディングス株式会社 導電性被膜の製造方法
US20080008820A1 (en) 2006-06-21 2008-01-10 Navpreet Singh Bland tasting soy protein isolate and processes for making same
WO2008009779A1 (en) 2006-07-21 2008-01-24 Valtion Teknillinen Tutkimuskeskus Method for manufacturing conductors and semiconductors
JP5213433B2 (ja) * 2006-12-21 2013-06-19 富士フイルム株式会社 導電膜およびその製造方法
FI122014B (fi) 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä ja laite nanopartikkelijärjestelmien toiminnallistamiseksi
FI122009B (fi) 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
FI122011B (fi) 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
JP2009076455A (ja) * 2007-08-30 2009-04-09 Mitsuboshi Belting Ltd 導電性基材およびその製造方法
US8101231B2 (en) * 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
JP5129077B2 (ja) * 2008-09-30 2013-01-23 富士フイルム株式会社 配線形成方法
JP5727766B2 (ja) * 2009-12-10 2015-06-03 理想科学工業株式会社 導電性エマルジョンインク及びそれを用いた導電性薄膜の形成方法

Also Published As

Publication number Publication date
FI124372B (fi) 2014-07-31
FI20096179A0 (fi) 2009-11-13
US9603260B2 (en) 2017-03-21
EP2499087A1 (en) 2012-09-19
US20120275119A1 (en) 2012-11-01
JP2013511143A (ja) 2013-03-28
CN102686509A (zh) 2012-09-19
FI20096179A (fi) 2011-05-14
WO2011058230A1 (en) 2011-05-19
EP2499087A4 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
KR20120096506A (ko) 증착된 입자들에 관련된 방법 및 제품들
Raut et al. Inkjet printing metals on flexible materials for plastic and paper electronics
Allen et al. Substrate-facilitated nanoparticle sintering and component interconnection procedure
Jo et al. 3D-printable, highly conductive hybrid composites employing chemically-reinforced, complex dimensional fillers and thermoplastic triblock copolymers
KR101300215B1 (ko) 용매­ 및 수­기재 금속계 전도성 잉크용 첨가제 및 변형제
US20090191358A1 (en) Method for Generation of Metal Surface Structures and Apparatus Therefor
JP5439667B2 (ja) ダイを基板に取付け方法
CN106574135B (zh) 分子油墨
EP2298045B1 (en) An apparatus, a method for establishing a conductive pattern on a planar insulating substrate, the planar insulating substrate and a chipset thereof
EP2412007B1 (en) Buffer layer to enhance photo and/or laser sintering
KR20090045212A (ko) 도전성 혹은 반도전성 유기 물질을 갖는 전압 절환형 유전체
US20070279182A1 (en) Printed resistors and processes for forming same
JP5902102B2 (ja) 半導体モジュールを製造するための方法およびシステム
EP2001272A2 (en) Method and apparatus related to nanoparticle systems
CN104303609A (zh) 电路板、导电膜形成方法和粘合性改进剂
US20140220238A1 (en) Hybrid materials for printing (semi-) conductive elements
EP2194764A1 (en) Method for generation of electrically conducting surface structures, apparatus therefor and use
JP2004146694A (ja) 多層回路基板の製造方法およびそれにより製造される多層回路基板
Nir et al. Electrically conductive inks for inkjet printing
US8312623B2 (en) Methods for producing electrical conductors
KR101947633B1 (ko) 전도성 구리 복합잉크 및 이를 이용한 광소결 방법
Perelaer et al. Inkjet printing and alternative sintering of narrow conductive tracks on flexible substrates for plastic electronic applications
WO2014046536A1 (en) Atmospheric plasma sintering
Navratil et al. Nanoparticle based ink printed chip interconnections
Li et al. Conductive nano-inks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application