KR20120088768A - 유기 디바이스들을 제조하기 위한 방법 - Google Patents
유기 디바이스들을 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20120088768A KR20120088768A KR1020127013754A KR20127013754A KR20120088768A KR 20120088768 A KR20120088768 A KR 20120088768A KR 1020127013754 A KR1020127013754 A KR 1020127013754A KR 20127013754 A KR20127013754 A KR 20127013754A KR 20120088768 A KR20120088768 A KR 20120088768A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- surface modification
- electrical contact
- protective layer
- temporary protective
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 198
- 239000010410 layer Substances 0.000 claims abstract description 348
- 239000011241 protective layer Substances 0.000 claims abstract description 185
- 238000012986 modification Methods 0.000 claims abstract description 175
- 230000004048 modification Effects 0.000 claims abstract description 175
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010931 gold Substances 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000010949 copper Substances 0.000 claims description 58
- 239000013545 self-assembled monolayer Substances 0.000 claims description 58
- 239000002094 self assembled monolayer Substances 0.000 claims description 45
- 238000004140 cleaning Methods 0.000 claims description 41
- 229910052737 gold Inorganic materials 0.000 claims description 40
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 35
- FMYXZXAKZWIOHO-UHFFFAOYSA-N trichloro(2-phenylethyl)silane Chemical compound Cl[Si](Cl)(Cl)CCC1=CC=CC=C1 FMYXZXAKZWIOHO-UHFFFAOYSA-N 0.000 claims description 35
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 33
- 229910000077 silane Inorganic materials 0.000 claims description 33
- 239000000243 solution Substances 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 25
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical group OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 claims description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052709 silver Inorganic materials 0.000 claims description 20
- 150000003573 thiols Chemical class 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 18
- 229910052763 palladium Inorganic materials 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 17
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 15
- 239000002253 acid Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 14
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 230000002209 hydrophobic effect Effects 0.000 claims description 10
- 239000006193 liquid solution Substances 0.000 claims description 10
- 229910017604 nitric acid Inorganic materials 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical class C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 8
- 239000010944 silver (metal) Substances 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 8
- UVAMFBJPMUMURT-UHFFFAOYSA-N 2,3,4,5,6-pentafluorobenzenethiol Chemical compound FC1=C(F)C(F)=C(S)C(F)=C1F UVAMFBJPMUMURT-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 7
- GUUVPOWQJOLRAS-UHFFFAOYSA-N Diphenyl disulfide Chemical compound C=1C=CC=CC=1SSC1=CC=CC=C1 GUUVPOWQJOLRAS-UHFFFAOYSA-N 0.000 claims description 6
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical compound OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 claims description 6
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 6
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 150000003839 salts Chemical class 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 239000011669 selenium Substances 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 239000011593 sulfur Substances 0.000 claims description 6
- PCCVSPMFGIFTHU-UHFFFAOYSA-N tetracyanoquinodimethane Chemical compound N#CC(C#N)=C1C=CC(=C(C#N)C#N)C=C1 PCCVSPMFGIFTHU-UHFFFAOYSA-N 0.000 claims description 6
- 239000003153 chemical reaction reagent Substances 0.000 claims description 5
- 238000004070 electrodeposition Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 150000002527 isonitriles Chemical class 0.000 claims description 5
- 150000002825 nitriles Chemical class 0.000 claims description 5
- 150000008427 organic disulfides Chemical class 0.000 claims description 5
- 150000003958 selenols Chemical class 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 241000212941 Glehnia Species 0.000 claims description 4
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 claims description 4
- UMGDCJDMYOKAJW-UHFFFAOYSA-N aminothiocarboxamide Natural products NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 claims description 4
- 150000001732 carboxylic acid derivatives Chemical class 0.000 claims description 4
- 238000003618 dip coating Methods 0.000 claims description 4
- XIMIGUBYDJDCKI-UHFFFAOYSA-N diselenium Chemical compound [Se]=[Se] XIMIGUBYDJDCKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- NBGMRMDAEWWFIR-UHFFFAOYSA-N imidazole-2-thione Chemical class S=C1N=CC=N1 NBGMRMDAEWWFIR-UHFFFAOYSA-N 0.000 claims description 4
- 150000002540 isothiocyanates Chemical class 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- DUYAAUVXQSMXQP-UHFFFAOYSA-M thioacetate Chemical compound CC([S-])=O DUYAAUVXQSMXQP-UHFFFAOYSA-M 0.000 claims description 4
- 229930192474 thiophene Chemical class 0.000 claims description 4
- 150000003585 thioureas Chemical class 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 238000004090 dissolution Methods 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000006116 polymerization reaction Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 239000000376 reactant Substances 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 38
- 238000000151 deposition Methods 0.000 description 30
- 230000008021 deposition Effects 0.000 description 27
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 101150021948 SAM2 gene Proteins 0.000 description 13
- 230000008901 benefit Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000002444 silanisation Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 235000019441 ethanol Nutrition 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000000370 acceptor Substances 0.000 description 8
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052946 acanthite Inorganic materials 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 5
- 229940056910 silver sulfide Drugs 0.000 description 5
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 4
- 229910001922 gold oxide Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 230000035484 reaction time Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- NNJWFWSBENPGEY-UHFFFAOYSA-N [2-(sulfanylmethyl)phenyl]methanethiol Chemical compound SCC1=CC=CC=C1CS NNJWFWSBENPGEY-UHFFFAOYSA-N 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010511 deprotection reaction Methods 0.000 description 3
- YWWZCHLUQSHMCL-UHFFFAOYSA-N diphenyl diselenide Chemical compound C=1C=CC=CC=1[Se][Se]C1=CC=CC=C1 YWWZCHLUQSHMCL-UHFFFAOYSA-N 0.000 description 3
- -1 for example Chemical class 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- JRNVQLOKVMWBFR-UHFFFAOYSA-N 1,2-benzenedithiol Chemical compound SC1=CC=CC=C1S JRNVQLOKVMWBFR-UHFFFAOYSA-N 0.000 description 2
- 229920000144 PEDOT:PSS Polymers 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 150000003959 diselenides Chemical class 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000005661 hydrophobic surface Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 125000000538 pentafluorophenyl group Chemical group FC1=C(F)C(F)=C(*)C(F)=C1F 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 150000003378 silver Chemical class 0.000 description 2
- FHCPAXDKURNIOZ-UHFFFAOYSA-N tetrathiafulvalene Chemical compound S1C=CSC1=C1SC=CS1 FHCPAXDKURNIOZ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- NKGQKYREOFQARM-UHFFFAOYSA-N 1,2,3,4,5-pentafluoro-6-[(2,3,4,5,6-pentafluorophenyl)diselanyl]benzene Chemical compound FC1=C(F)C(F)=C(F)C(F)=C1[Se][Se]C1=C(F)C(F)=C(F)C(F)=C1F NKGQKYREOFQARM-UHFFFAOYSA-N 0.000 description 1
- 229910017107 AlOx Inorganic materials 0.000 description 1
- BWGNESOTFCXPMA-UHFFFAOYSA-N Dihydrogen disulfide Chemical compound SS BWGNESOTFCXPMA-UHFFFAOYSA-N 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100334739 Mus musculus Fgfr3 gene Proteins 0.000 description 1
- 101150076716 SAM3 gene Proteins 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 235000009754 Vitis X bourquina Nutrition 0.000 description 1
- 235000012333 Vitis X labruscana Nutrition 0.000 description 1
- 240000006365 Vitis vinifera Species 0.000 description 1
- 235000014787 Vitis vinifera Nutrition 0.000 description 1
- JSNABGZJVWSNOB-UHFFFAOYSA-N [3-(sulfanylmethyl)phenyl]methanethiol Chemical compound SCC1=CC=CC(CS)=C1 JSNABGZJVWSNOB-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- 150000002019 disulfides Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910003445 palladium oxide Inorganic materials 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
- H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 유기 디바이스를 제조하기 위한 방법에 관한 것으로서, 상기 방법은 (i) 전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1)을 제공하는 단계, (ii) 상기 전기 접촉 구조들(4)의 일부 또는 전부 상에 제1 임시 보호층(9)을 제공하는 단계, (iii) 유전체 부분(3) 상에 제1 표면 수정층(6)을 제공하고, 그리고/또는 단계 (ii)에서 보호되지 않는 상기 전기 접촉 구조들(4) 상에 제3 표면 수정층(10)을 제공하는 단계, (iv) 상기 제1 임시 보호층(9)을 제거하는 단계, (v) 단계 (ii)에서 보호되는 전기 접촉 구조들 상에 제2 표면 수정층(5)을 제공하는 단계, 및 (vi) 단계 (iii)에서 제공되지 않은 경우, 유전체 부분(3) 상에서 상기 제1 표면 수정층(6)을 제공하는 단계, (vii) 상기 제1 표면 수정층(6)의 적어도 일부분의 최상부 상에, 그리고 상기 제2 표면 수정층(5)의 최상부 상에, 그리고 존재하는 경우 상기 제3 표면 수정층(10) 상에 유기 반도체층(7)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하거나, 또는 상기 제2 표면 수정층(5)의 최상부 상에 제1 타입의 유기 반도체층(7) 및 상기 제1 표면 수정층(6)의 일부분을 제공하고, 상기 제3 표면 수정층의 최상부 상에 제2 타입의 유기 반도체층(8) 및 상기 제1 표면 수정층(6)의 또다른 부분을 제공하여, 이에 의해 상기 유기 디바이스를 획득하는 단계를 포함한다.
Description
본 발명은 유기 디바이스들, 더 구체적으로는, 유기 트랜지스터들을 제조하기 위한 방법들 및 이에 의해 획득되는 유기 디바이스들, 예를 들어, 유기 트랜지스터들에 관한 것이다.
유기 최하부 접촉 트랜지스터들의 성능(여기서, 반도체층이 소스/드레인 접촉부들 및 유기층의 최상부 상에 제공됨), 예를 들어, 금 최하부 접촉부 및 SiOx (또는 AlOx) 유전층을 포함하는 펜타신 트랜지스터들이 유전층 상에 실란 또는 포스폰산 층을 제공함으로써, 그리고 펜타신층을 퇴적시키기 전에 금 접촉부들 상에 자기조립 단분자막(SAM, 통상적으로 티올)을 제공함으로써 개선될 수 있다. S.A. DiBenedetto 등에 의해 Advanced Materials, 2009년, 21, 1407-1433의 "Molecular Self-Assembled Monolayers and Multilayers for Organic and Unconventional Inorganic Thin-Film Transistor Applications"에서 보고된 바와 같이, 이러한 방식은 금속 소스/드레인 전극들에 대한 반도체 접착 및 성장 배향을 향상시킴으로써 접촉 저항들의 감소를 가져온다. 표면 수정은 기판의 최적 습윤을 초래하여, 바람직한 큰 결정립(large-grained) 우선(펜타신)층 성장 및 따라서 펜타신층 내의 양호한 형태 및 양호한 전하 이동도를 초래하며, 최하부 접촉 박막 트랜지스터들의 개선된 성능을 가져온다.
예를 들어, EP 2091077호에서 기술된 바와 같은 종래 기술의 프로세스들에서, 유전층 및 최하부 접촉부들을 제공한 이후, 예를 들어, UV 오존 클리닝을 사용하는 클리닝 단계가 수행된다. 이후, 티올을 이용한 (금) 최하부 접촉부들의 표면 처리가 수행되며, 이후, 예를 들어, 실란이 유전층 상에 제공된다. 따라서, 실란을 이용한 표면 처리 동안, 티올은 이미 금 표면 상에 존재한다. 이러한 단계들의 순서에 대한 이유는, 예를 들어, (금) 최하부 접촉부들의 형성 이후 수행되는 UV-오존 클리닝 단계의 결과로서 (부분적으로) 산화될 수 있는 금 최하부 접촉부들에 대한 실란의 결합을 회피하기 위한 것이다. UV 오존 클리닝 동안의 금의 산화는 (예를 들어, Tsai 등에 의해 Surface Science 537 (2003), L447-L450에서 기술된 바와 같은) 불안정한 금 산화물을 초래할 수 있다. 따라서, 표면 처리 단계들의 순서를 역으로 하는 경우(즉, 실란 처리를 먼저 수행하고 이후 티올 처리를 수행함), 실란은 (불안정한) 금 산화물에 결합할 수 있고, 따라서, 금(산화물) 상의 실란층 역시 불안정해질 것이다. 그러나, 실란 퇴적은 통상적으로 낮은 진공에서 가스 상태에서, 그리고 약 100°C의 온도에서 수행된다. 이러한 온도에서, 티올(및 다른 SAM들)은 부분적으로 탈착(desorb)할 수 있다. 또한 용매에서 실란의 용액으로부터 실란화가 수행될 수 있다. 그러나, 실험들은 가스 상태 실란화가 용액 상태 실란화보다 더 양호한 결과를 가져옴을 나타낸다. 용액 상태 실란화의 경우, 단분자막 뿐만 아니라 때때로 추가적인 실란이 기판 상에 존재하여 덜 균일한 표면을 초래할 수 있다.
US 2004/161,873호에서, 티올을 제공하기 전에 실란이 제공되는 프로세스가 기술된다. 이러한 프로세스에서, 실리콘 이산화물의 UV-오존 클리닝 이후 금 최하부 접촉부들이 제공된다. 이는 금의 산화를 방지할 수 있다. 그러나, 클리닝 이후의 금의 퇴적은 (금 퇴적 이후 UV-오존 클리닝 단계에 대한 필요성을 회피하기 위한) 쉐도우 마스크 기법의 사용을 요구한다. 금속 접촉부들을 형성하기 위해 쉐도우 마스크 기법들을 사용하는 것은 금속 접촉부의 불균일한 두께(즉, 에지들에서 '스파이크'가 있음)를 초래할 수 있다. 쉐도우 마스크 기법들을 사용하는 경우, 획득가능한 채널 길이는 상대적으로 크며(통상적으로, 수십 마이크로미터) 따라서, 대응하는 회로들의 주파수가 제한된다. 예를 들어, 더 작은 채널 길이들이 리프트-오프 기법들에 의해 획득될 수 있다. 그러나, 리프트-오프 기법들은 포토레지스트, 현상액, 용매 ... 등을 필요로 하여 모든 오염물들을 제거하기 위해 금속 접촉부 형성 이후에 UV-오존 클리닝 단계가 수행될 필요가 있다.
본 발명의 목적은 유기 디바이스들을 제조하기 위한 좋은 방법들을 제공하는 것이다.
제1 양상에서, 본 발명은 유기 디바이스를 제조하기 위한 방법에 관한 것이다. 특히, 상기 방법은:
(i) 전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1)을 제공하는 단계,
(ii) 상기 전기 접촉 구조들(4)의 일부 또는 전부 상에 제1 임시 보호층(9)을 제공하는 단계,
(iii) 유전체 부분(3) 상에 제1 표면 수정층(modification layer)(6)을 제공하고, 그리고/또는 단계 (ii)에서 보호되지 않는 상기 전기 접촉 구조들(4) 상에 제3 표면 수정층(10)을 제공하는 단계,
(iv) 상기 제1 임시 보호층(9)을 제거하는 단계,
(v) 단계 (ii)에서 보호되는 전기 접촉 구조들 상에 제2 표면 수정층(5)을 제공하는 단계, 및
(vi) 단계 (iii)에서 제공되지 않은 경우, 유전체 부분(3) 상에 상기 제1 표면 수정층(6)을 제공하는 단계,
(vii) 상기 제1 표면 수정층(6)의 적어도 일부분의 최상부 상에, 그리고 상기 제2 표면 수정층(5)의 최상부 상에, 그리고 존재하는 경우 상기 제3 표면 수정층(10)의 최상부 상에 유기 반도체층(7)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하거나, 또는 상기 제2 표면 수정층(5)의 최상부 상에 제1 타입의 유기 반도체층(7) 및 상기 제1 표면 수정층(6)의 일부분을 제공하고, 상기 제1 표면 수정층(6)의 또다른 부분 및 상기 제3 표면 수정층의 최상부 상의 제2 타입의 유기 반도체층(8)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하는 단계를 포함한다.
제1 양상의 실시예에서, 단계 (i)는:
● 기판(1)을 제공하는 단계,
● 상기 기판(1) 상에 유전층(3)을 제공하는 단계, 및
● 상기 유전층(3) 상에 전기 접촉 구조들(4)을 제공하는 단계
를 포함하고, 이에 의해 전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1)을 형성하는 단계를 포함할 수 있다.
제1 양상의 실시예에서, 단계 (ii)에서, 제1 임시 보호층(9)은 모든 전기 접촉 구조들(4) 상에 제공될 수 있고, 단계 (iii)는 상기 유전체 부분(3) 상에 제1 표면 수정층(6)을 제공하는 단계로 구성될 수 있고, 상기 단계 (vi)는 수행되지 않고, 단계 (vii)는 상기 제1 표면 수정층(6) 및 상기 제2 표면 수정층(5)의 최상부 상에 유기 반도체 층(7)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하는 단계로 구성될 수 있다.
대안적으로, 단계 (ii)에서, 제1 임시 보호층(9)이 상기 전기 접촉 구조들(4) 중 오직 일부 상에만 제공될 수 있고, 단계 (iii)에서, 제1 표면 수정층(6)은 상기 유전체 부분(3) 상에 제공될 수 있고 제3 표면 수정층(10)은 단계 (ii)에서 보호되지 않은 전기 접촉 구조들(4) 상에 제공될 수 있고, 단계 (vi)는 수행되지 않고, 단계 (vii)에서, 유기 반도체층(7)이 상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 상기 제3 표면 수정층(10)의 최상부 상에 제공되어 이에 의해 상기 유기 디바이스를 획득할 수 있다.
또다른 대안으로서, 단계 (ii)에서, 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 오직 일부 상에만 제공될 수 있고, 단계 (iii)는 단계 (ii)에서 보호되지 않은 상기 전기 접촉 구조들(4) 상에서 제3 표면 수정층(10)을 제공하는 단계로 구성될 수 있고, 단계 (vi)는 상기 유전체 부분(3) 상에 상기 제1 표면 수정층(6)을 제공하는 단계로 구성될 수 있고, 단계 (vii)에서, 유기 반도체층(7)은 상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 상기 제3 표면 수정층(10)의 최상부에 제공되고, 이에 의해 상기 유기 디바이스를 획득할 수 있다.
또다른 대안으로서, 단계 (ii)에서, 상기 제1 임시 보호층(9, 11)은 상기 전기 접촉 구조들(4)의 일부 상에 제공될 수 있고, 추가적인 단계가 단계 (ii) 및 단계 (iii) 사이에서 수행될 수 있고, 여기서 제2 임시 보호층(12)이 적어도 상기 제1 임시 보호층(9, 11)이 제공되지 않은 전기 접촉 구조들(4) 상에 제공된다.
또다른 대안으로, 단계 (ii)에서, 상기 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 모두 상에 제공될 수 있고, 추가적인 단계가 단계 (ii) 및 단계 (iii) 사이에서 수행될 수 있고, 여기서 제2 임시 보호층(12)은 상기 제1 임시 보호층(9, 11)에 의해 커버되는 상기 전기 접촉 구조들(4)의 일부분 상에 제공된다.
제1 양상의 실시예에서, 전기 구조들(4)은 제1 포토리소그래피 금속화 단계를 통해 단계 (i)에서 제공될 수 있고, 상기 제1 임시 보호층(9)은 제2 포토리소그래피 금속화 단계를 통해 단계 (ii)에서 제공될 수 있다.
일 실시예에서, 단계 (ii)는 상기 전기 접촉 구조들(4)의 일부분을, 예를 들어 쉐도우(shadow) 마스크를 이용하여 마스킹하는 단계를 포함할 수 있다.
일 실시예에서, 단계 (ii)는 상기 전기 접촉 구조들의 모두 상에 상기 제1 임시 보호층(9)을 먼저 제공하고, 이어서 상기 전기 접촉 구조들 중 일부로부터 제1 임시 보호층(9)을 제거하여, 이에 의해 상기 전기 접촉 구조들의 일부분 상에 제1 임시 보호층(9)을 제공하는 단계를 포함할 수 있다.
위 실시예의 추가적인 특징으로서, 상기 전기 접촉 구조들의 일부로부터 상기 제1 임시 보호층(9)을 제거하는 단계는 단계 (ii)에서 제거될 상기 제1 임시 보호층(9)을 에칭 용액에 선택적으로 접촉시키는 단계를 포함할 수 있다.
제1 양상의 실시예에서, 상기 제1 임시 보호층을 제공하는 단계는 예를 들어, 전기 접촉 구조들(4)의 준비 동안 리프트-오프 프로세스를 이용하여 수행될 수 있다.
예를 들어, 상기 전기 접촉 구조들(4)을 제공하는 단계 및 상기 제1 임시 보호층(9)을 제공하는 단계는 상기 제1 표면 수정층(6)을 제공하기 전에 단일 리프트-오프 단계에서 상기 전기 접촉 구조들(4) 및 상기 제1 임시 보호층(9)을 패터닝하는 단계를 포함할 수 있다.
대안적으로, 제1 임시 보호층(9)은 예를 들어, 상이한 기법을 사용하는 별도의 단계에서, 상기 전기 접촉 구조들(4)을 형성한 이후에 제공될 수 있다.
제1 양상의 실시예에서, 방법은 단계 (i) 내지 (vii) 중 임의의 하나 이후에 클리닝 단계를 수행하는 단계를 더 포함할 수 있다. 예를 들어, 클리닝 단계는 상기 제1 임시 보호층(9)을 제공하는 단계 이후에, 그리고 상기 제1 임시 보호층(9)을 제거하는 단계 이전에 수행될 수 있다. 또다른 예로서, 클리닝 단계는 단계 (iii) 이후에 그리고 단계 (iv) 이전에 수행될 수 있다. 또다른 예로서, 클리닝 단계는 단계 (iv) 이후에 그리고 단계 (v) 이전에 그리고/또는 단계 (v) 이후에 그리고 단계 (vi) 이전에 수행될 수 있다.
일 실시예에서, 상기 제1 임시 보호층(9)은 전착 또는 무전해 도금에 의해 제공될 수 있다.
일 실시예에서, 상기 제1 임시 보호층(9)은 유기 또는 무기 물질을 포함할 수 있다.
추가적인 특징으로서, 상기 무기 물질은 금속, 금속염 또는 금속 산화물이거나 이들을 포함할 수 있다.
추가적인 특징으로서, 상기 금속은 Al, Cu, Mg, Zn, Ti, Zr, Hf, 이들의 혼합물들 및 조합들로 구성되는 목록으로부터 선택될 수 있다. 따라서, 실시예들에서, 상기 무기 물질은 Al, Cu, Mg, Zn, Ti, Zr, Hf, 이들의 염들, 이들의 산화물들, 이들의 혼합물 및 조합들로 구성되는 목록으로부터 선택될 수 있다.
상기 제1 임시 보호층은 유기 물질을 포함하고, 상기 유기 물질은 중합체이거나 중합체를 포함할 수 있다.
추가적인 특징으로서, 상기 중합체는 자신의 단위체에 의한 전기화학 중합반응에 의해 상기 전기 접촉 구조들 상에 퇴적될 수 있다.
추가적인 특징으로서, 상기 단위체는 수용액으로부터 퇴적될 수 있다.
일 실시예에서, 상기 임시 보호층(9)은 둘 이상의 층들의 스택일 수 있다.
일 실시예에서, 상기 제1 임시 보호층(9)은 2 내지 10 nm 두께일 수 있다.
일 실시예에서, 상기 제1 표면 수정층(6)의 도포는 시약의 용액 또는 증기와 상기 표면의 반응을 포함할 수 있다.
일 실시예에서, 상기 제1 표면 수정층(6)의 도포는 스핀 코팅 또는 스프레이 코팅을 포함할 수 있다.
일 실시예에서, 상기 제1 임시 보호층(9)을 제거하는 단계는 상기 제1 표면 수정층(6)을 손상시키지 않는 화학 처리에 의해 수행될 수 있다.
일 실시예에서, 상기 제1 임시 보호층은 유기성일 수 있고, 상기 제1 임시 보호층(9)은 유기 용매 내의 용해를 통해 제거될 수 있다.
대안적으로, 상기 제1 임시 보호층은 금속을 포함하거나 금속인 일 실시예에서, 상기 금속은 상기 전기 접촉 구조들(4)의 금속의 산화환원 전위보다 더 낮은 산화환원 전위를 가질 수 있고, 상기 금속은 전기화학 프로세스에 의해 제거될 수 있다.
일 실시예에서, 상기 제1 표면 수정층(6)은 실란, 유기 포스폰산 또는 카르복실 산을 포함할 수 있다.
추가적인 특징으로서, 상기 실란은 옥타데실트리클로로실란(OTS) 및 페닐에틸트리클로로실란(PETS)으로 구성된 그룹으로부터 선택될 수 있다.
일 실시예에서, 상기 제1 표면 수정층 및 상기 전기 접촉 구조들은 각각 서로에 대해 소수성 및 친수성일 수 있다.
일 실시예에서, 상기 전기 접촉 구조들(4)은 최하부 접착층, 및 상기 최하부 접착층에 바로 인접하고 상기 최하부 접착층보다 상기 기판(1)으로부터 더 멀리 떨어진 최상부층을 포함할 수 있다.
추가적인 특징으로서, 상기 최하부 접촉층은 2 내지 30 nm 두께일 수 있고, 상기 최상부층은 10 내지 40 nm 두께일 수 있다.
일 실시예에서, 상기 전기 접촉 구조들(4)은 12 내지 70 nm, 바람직하게는 20 내지 50 nm의 두께를 가질 수 있다.
일 실시예에서, 상기 전기 접촉 구조들(4)은 Au, Pt, Pd, Ag 또는 Cu를 포함하거나 Au, Pt, Pd, Ag 또는 Cu로 구성될 수 있다.
일 실시예에서, 상기 전기 접촉 구조들(4)은 Au, Pt 또는 Pd를 포함하거나 Au, Pt 또는 Pd로 구성될 수 있다.
예를 들어, 상기 전기 접촉 구조들(4)은 금 또는 티타늄 최하부 접착층 및 은 최상부층을 포함할 수 있다.
또다른 예로서, 상기 전기 접촉 구조들(4)은 최하부 접착층으로서 TiW, 및 상기 최하부 접착층에 바로 인접하고 상기 최하부 접착층보다 상기 기판(1)에서 더 멀리 떨어진 최상부층으로서 Pd를 포함할 수 있다.
또다른 예로서, 상기 전기 접촉 구조는 최상부층으로서 금을 포함하거나 또는 금으로 구성될 수 있고, 상기 제1 임시 보호층은 Al을 포함할 수 있다.
실시예들에서, 상기 전기 접촉 구조들은 Au, Pt, Pd, Ag 또는 Cu를 포함하거나 Au, Pt, Pd, Ag 또는 Cu로 구성될 수 있고, 상기 제1 임시 보호층(9)은 예를 들어, Al, Mg 또는 Zn을 포함할 수 있다. 일 예로서, 상기 제1 임시 보호층(9)은 Al을 포함할 수 있다.
실시예들에서, 상기 전기 구조들은 Au, Pt 또는 Pd를 포함하거나 Au, Pt 또는 Pd로 구성될 수 있고, 상기 제1 임시 보호층(9)은 Cu로 구성될 수 있다.
상기 전기 구조들은 Au, Pt 또는 Pd를 포함하거나 Au, Pt 또는 Pd로 구성되는 실시예들에서, 예를 들어, 제1 및 제2 임시 보호층이 제공될 수 있고, 상기 제1 임시 보호층은 Cu일 수 있고 상기 제2 임시 보호층은 Al일 수 있다.
실시예들에서, 상기 임시 보호층은 Al, Mg 또는 Zn를 포함하고, 예를 들어, 상기 제1 임시 보호층은 묽은 산, 예를 들어 염산 또는 황산에 의해 제거될 수 있다.
추가적인 특징으로서, 상기 묽은 산은 부피 2 내지 10의 물, 바람직하게는 부피 4 내지 6의 물에 대해 부피 1의 진한 산을 포함할 수 있다.
상기 임시 보호층이 Al을 포함하는 실시예들에서, 상기 제1 임시 보호층은 묽은 염기에 의해 제거될 수 있다.
상기 임시 보호층이 Cu로 구성되는 실시예들에서, Cu 보호층은 묽은 질산에 의해 제거될 수 있다.
예를 들어, 상기 묽은 질산은 부피 5-20의 물에 대해 부피 1의 진한 질산을 포함할 수 있다.
실시예들에서, 상기 묽은 산 또는 상기 묽은 염기와의 접촉 시간은 1 내지 60분일 수 있다.
일 실시예에서, 상기 제1 표면 수정층(6)은 상기 제2 표면 수정층 및/또는 상기 제3 표면 수정층과는 상이할 수 있다.
추가적인 특징으로서, 상기 차이는 상기 제1 표면 수정층 및 상기 제2 표면 수정층의 화학적 속성에 있을 수 있다.
일 실시예에서, 상기 제2 표면 수정층 및/또는 상기 제3 표면 수정층은 티올, 유기 이황화물, 치환된 티오요소, 이소티오시아네이트, 티오펜, 이미다졸-2-티온, 셀레놀, 유기 디셀레나이드, 티오아세테이트, 니트릴 또는 이소니트릴 중 하나를 포함할 수 있다.
일 실시예에서, 상기 제2 표면 수정층 및/또는 상기 제3 표면 수정층은 전하-전달 복합체를 포함할 수 있다.
예를 들어, 상기 전하-전달 복합체는 TTF-TCNQ(tetrathiafulvalene-tetracyanoquinodimethane)일 수 있다.
일 실시예에서, 상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)은 자기조립 단분자막들일 수 있다.
일 실시예에서, 상기 제3 표면 수정층(10)은 상기 전기 접촉 구조(4)와의 결합 강도가 상기 제2 표면 수정층(5)과 상기 전기 접촉 구조(4)와의 결합 강도보다 더 낮도록 선택되는 자기조립 단분자막일 수 있다.
예를 들어, 상기 제2 표면 수정층(5)은 디페닐디설파이드일 수 있고, 상기 제3 표면 수정층(10)은 펜타플루오르벤젠티올일 수 있다.
상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)이 자기조립 단분자막들인 실시예에서, 상기 제3 표면 수정층(10)은 자기조립 단분자막이고, 상기 제2 표면 수정층(5)은 자신이 그 위에 제공되는 전기 접촉 구조의 표면을 포화시키도록 제공될 수 있다.
상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)이 자기조립되는 단분자막들인 실시예에서, 상기 제2 및/또는 상기 제3 표면 수정층(10)은 기체로서 제공될 수 있다.
일 실시예에서, 상기 전기 접촉 구조(4)는 구리 또는 은으로 구성되거나, 구리 또는 은 최상부층을 가질 수 있으며, 상기 제2 표면 수정층(5)은 상기 구리 또는 은을 TCNQ(tetracyanoquinodimethane), 황 또는 셀레늄과 반응시킴으로써 제공될 수 있다.
일 실시예에서, 제1 양상의 방법은 상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 선택적으로 상기 제3 표면 수정층(10)을 제공한 이후에, 그리고 상기 유기 반도체층(7)을 제공하는 단계 이전에, 클리닝, 바람직하게는 용제 클리닝을 수행하는 단계를 포함할 수 있다.
일 실시예에서, 상기 유기 반도체층은 펜타신 또는 펜타신 유도체일 수 있다.
일 실시예에서, 상기 전기 접촉 구조(4)는 금속으로 구성될 수 있고, 상기 방법은 전기 접촉 구조들(4)-반도체층(7) 인터페이스에서 상기 반도체에 대한 도펀트로서 작용하는 화합물 또는 화합물들의 혼합 또는 전자 수용체와 상기 전기 접촉 구조를 반응시키는 단계 또는 상기 전기 접촉 구조들(4)-반도체층(7) 인터페이스에서 상기 반도체로의 전하 주입을 증가시키는 단계를 더 포함할 수 있다.
추가적인 특징으로서, 상기 전기 접촉 구조는 은 또는 구리로 구성되거나 최상부층으로서 은 또는 구리를 포함할 수 있고, 상기 전자 수용체는 황 또는 셀레늄일 수 있다.
대안적으로, 상기 전기 접촉 구조는 구리로 구성되거나 최상부층으로서 구리를 포함할 수 있고, 상기 전자 수용체는 TCNQ(tetracyanoquinodimethane)일 수 있다.
일 실시예에서, 상기 제2 표면 수정층은 상기 전기 접촉 구조를 반응물의 액체 용액과 접촉시킴으로써 제공될 수 있다.
추가적인 특징으로서, 상기 액체 용액은 유전층 상의 상기 제1 표면 수정층(6)에 대해서보다 상기 전기 접촉 구조들에 대해 더 큰 친화도를 가질 수 있다.
추가적인 특징으로서, 상기 액체 용액은 스핀 코팅, 딥 코팅을 통해 또는 잉크젯을 통해 제공될 수 있다.
예를 들어, 상기 액체 용액은 프린트-헤드의 2개의 상이한 노즐들로부터 잉크젯을 통해 제공될 수 있다.
일 실시예에서, 상기 표면 수정층은 상기 액체 용액의 용매를 상기 전기 접촉 구조와 접촉시킨 이후 증발(evaporating)시킴으로써 제공될 수 있다.
일 실시예에서, 상기 제1 타입의 유기 반도체층(7)은 p-타입 또는 n-타입일 수 있고, 상기 제2 타입의 유기 반도체층(8)은, 존재하는 경우, 상기 제1 타입의 유기 반도체층(7)이 p-타입인 경우 n-타입이고, 상기 제1 타입의 유기 반도체층(7)이 n-타입인 경우 p-타입이다.
일 실시예에서, 상기 유기 디바이스는 유기 최하부 접촉 트랜지스터들, 트랜지스터-다이오드들, 이온 감지 전계 효과 트랜지스터들, 유기 발광 다이오드들, 유기 다이오드들 및 유기 CMOS 회로들로 구성된 리스트로부터 선택될 수 있다.
예를 들어, 상기 유기 디바이스는 유기 최하부 접촉 트랜지스터일 수 있다.
추가적인 특징으로서, 상기 유기 디바이스는 유기 CMOS 회로이고, 단계 (v)는 단계 (ii)에서 보호된 전기 접촉 구조들의 전부가 아닌 일부 상에 제1 타입의 제2 표면 수정을 제공하는 단계 및 단계 (ii)에서 보호되었지만 제1 타입의 상기 제2 표면 수정이 아직 제공되지 않은 전기 접촉 구조들 상에 제2 타입의 제2 표면 수정을 제공하는 단계를 포함할 수 있다.
일 실시예에서, 상기 유기 디바이스가 유기 최하부 접촉 트랜지스터인 경우, 단계 (i)는 하나 이상의 게이트 전극들(2)을 포함하는 기판(1)을 제공하고, 상기 기판(1) 상에 그리고 상기 하나 이상의 게이트 전극들(2) 상에 유전층(3)을 제공하고, 상기 유전층(2) 상에 접촉 구조들(4)을 제공함으로써 수행되고, 상기 유전층(3)은 게이트 유전층(3)이고, 상기 접촉 구조들(4)은 소스 및 드레인 전극들(4)이고, 단계 (ii)는 소스 및 드레인 전극들(4)의 일부 또는 전부의 자유 표면들 상에 제1 임시 보호층(9)을 제공함으로써 수행될 수 있고, 제1 임시 보호층(9)을 제거하는 단계 (iv)는 상기 게이트 유전층(3)으로부터 상기 제1 표면 수정층(6)을 제거하지 않고 수행될 수 있고, 상기 전기 접촉 구조들(4) 상에 제2 표면 수정층(5)을 제공하는 단계는 상기 소스 및 드레인 전극들(4)의 자유 표면들 상에 제2 표면 수정층(5)을 제공하는 단계를 포함할 수 있다.
제1 양상의 실시예에서, 방법은 단계 (vii)에서 획득된 상기 유기 디바이스의 캡슐화를 더 포함할 수 있다.
제2 양상에서, 본 발명은 본 발명의 제1 양상의 임의의 실시예의 방법에 의해 획득가능한 유기 디바이스에 관한 것이다.
추가적인 양상에서, 본 발명은 본 발명의 임의의 방법에서 임의의 단계 이후, 예를 들어, 중간 단계 이후 획득되는 디바이스에 관한 것이다. 예를 들어, 일 실시예에서, 본 발명은:
- 전기 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1), 및
- 상기 전기 접촉 구조들의 일부 또는 전부 상에 제1 임시 보호층(9)
을 포함하는 디바이스에 관한 것일 수 있다.
예를 들어, 제1 양상의 실시예에서, 유기 최하부-접촉 디바이스들, 예를 들어, 양호한 전하 이동도, 예를 들어, 10-2 cm2/V.s 및 6x10-1 cm2/V.s 사이의 범위, 예컨대, 5x10-2 cm2/V.s 및 3 x10-1cm2/V.s 사이의 범위의 전하 이동도를 가지는 유기 최하부-접촉 트랜지스터들이 제공되며, 그리고/또는 상기 방법은 작은 채널 길이, 예를 들어, 1 마이크로미터 및 10 마이크로미터 사이의 범위, 예를 들어, 2 마이크로미터 및 5 마이크로미터 사이의 범위의 채널 길이를 구현하는 것을 허용한다.
제1 양상에 따른 방법에서, 예를 들어, 리프트-오프 기법에 의해 또는 당업자에 의해 알려진 임의의 다른 적절한 기법에 의해, 기판 상에 유전층을 제공한 이후, 그리고 최하부 접촉 구조들을 제공한 이후, 임시 보호층이 최하부 접촉 구조들 상에 제공될 수 있다. 임시 보호층의 제공은, 예를 들어, 리프트-오프 프로세스를 이용하여, 예를 들어, 최하부 접촉 구조들의 준비 동안 수행될 수 있다. 대안적으로, 임시 보호층의 제공은, 최하부 접촉 구조들의 형성 이후, 별도의 단계에서 수행될 수 있다. 최하부 접촉 구조들의 제공 이후, UV-오존 클리닝 단계가 (임시 보호층의 제공 이전 또는 이후에) 수행될 수 있다. 다음으로, 제1 표면 수정층, 예를 들어, 실란층, 유기 포스폰산 층 또는 카르복실산 층이 적어도 유전층 표면 상에 제공될 수 있다. 이후, 임시 보호층은 제1 표면 수정층, 예를 들어, 실란층을 손상시키지 않는 화학 처리에 의해 제거될 수 있다. 다음 단계에서, 예를 들어, 티올, 유기 이황화물, 치환된 티오요소, 이소티오시아네이트, 티오펜, 이미다졸-2-티온, 셀레놀, 유기 디셀레나이드, 니트릴, 이소니트릴 또는 티오아세테이트를 포함하는 제2 표면 수정층, 바람직하게는, SAM이 최하부 접촉부들 상에 선택적으로 제공될 수 있다. 이후, 양호한 형태 및 양호한 이동도를 가지는 유기 반도체층, 예를 들어, 펜타신층이 형성될 수 있다. 바람직한 실시예들에서, 제1 임시 보호층 및/또는 제2 임시 보호층은 이들이 소수성 표면을 초래하도록 선택될 수 있다.
제2 표면 수정층(예를 들어, 자기조립 단분자막, 도펀트 또는 최하부 접촉 금속과 전자 수용체와의 부분적 반응에 의해 (의도적으로) 만들어진 화합물)이 제1 표면 수정층(예를 들어, 실란)을 제공한 이후에 제공되어, (종래 기술의 방법에서와 같은) 제1 표면 수정층(예를 들어, 실란)을 제공함으로써 제2 표면 수정층(예를 들어, 자기조립 단분자막, 도펀트 또는 최하부 접촉 금속과 전자 수용체와의 부분적 반응에 의해 (의도적으로) 만들어진 화합물)의 손상이 회피될 수 있는 것이 본 발명의 실시예들에 따른 방법의 장점이다.
최하부 접촉 구조, 예를 들어, 금 최하부 접촉 구조 상에 금속 산화물, 예를 들어, 금 산화물의 형성이 회피될 수 있다는 것이 본 발명에 따른 방법의 장점이다. 종래 기술의 방법들에서, 이러한 금속 산화물, 예를 들어, 금 산화물은 최하부 접촉부들의 형성 이후 UV 오존 클리닝 동안 형성될 수 있다. 예를 들어, 본 발명의 실시예들에서 기술되는 바와 같이 임시 보호층을 제공함으로써 최하부 접촉 구조 상에 금속 산화물의 형성을 회피하는 것은 (예를 들어, 금속 산화물 층에 의한 오염 또는 손상 없이) 최하부 접촉부들을 형성하기 위한 리프트-오프 기법들의 사용을 가능하게 하고, 따라서, 작은 채널 길이들의 구현을 가능하게 하여, 유기 트랜지스터들이 양호한 성능을 가지게 한다. 본 발명의 방법은 또한, 긴 채널 길이들, 예를 들어, 수백 마이크로미터까지의 채널 길이들을 가지는 트랜지스터들을 제조하기 위해 사용될 수 있다.
금이 아닌 다른 물질들, 예를 들어, UV-오존 클리닝을 견디지 못할 물질들에 기반하는 접촉부들, 예컨대, Ag, Cu, Ni,... 에 기반하는 접촉부들을 포함하는 최하부-접촉 펜타신 트랜지스터들이 제조될 수 있다는 것이 본 발명의 실시예들에 따른 방법의 장점이다. 이들 물질들의 가격이 금 값보다 더 낮으며, 따라서, 더 저렴한 유기 회로들이 만들어질 수 있다는 점이 유리하다. 최하부 접촉부들은 단일 금속(결국 그 아래에 접촉층을 가짐)을 포함할 수 있거나, 최하부 접촉부들은 둘 이상의 금속들, 예를 들어, 상이한 금속들 또는 금속 합금을 포함하는 층들의 스택을 포함할 수 있다.
본 발명의 실시예들에서, 제1 접촉 수정층의 제공은 바람직하게는 유전층의 표면을 친수성에서 소수성으로 변환시킨다. 임시 보호층의 제거 이후, 부분적으로 소수성이고 부분적으로 친수성인 표면이 획득된다. 더 구체적으로, 표면은 (제1 표면 수정층을 가지는) 유전층이 존재하는 위치들에서 소수성이고, 표면은 최하부층이 존재하는 (즉, 임시 보호층이 제거된) 위치들에서 친수성이다. 제2 표면 수정층의 제공은 이후 바람직하게는 최하부 접촉부들의 표면을 소수성 표면으로 변환시켜, 전체 표면이 소수성이 되어, 양호한 형태를 가지는 유기 반도체 층의 성장을 가능하게 한다.
임시 보호층의 제거 이후, 그리고 제2 표면 수정층의 제공 이전에, 소수성 영역들(제1 표면 수정층을 가지는 유전체) 및 친수성 영역들(최하부 접촉부들)을 포함하는 표면이 사용가능하다는 것이 본 발명의 실시예의 장점이다. 표면 특징들에서의 이러한 차이는 유리하게는, 예를 들어, 제2 표면 수정층을 최하부 접촉부들에 선택적으로 도포하기 위해 또는 시약을 포함하는 용액 또는 액체를 최하부 접촉부들에 선택적으로 도포하기 위해 유리하게 사용될 수 있으며, 시약은 예를 들어, 유기 반도체의 로컬 도핑을 위해 또는 접촉부들 상에 주입층(예를 들어, 프로세스의 추후 스테이지에서 접촉부들에 퇴적되는 펜타신)을 형성하기 위해 사용될 수 있다.
본 발명 및 종래 기술을 넘어 달성되는 장점들을 요약할 목적으로, 본 발명의 특정 목적들 및 장점들이 위에서 기술되었다. 물론, 모든 이러한 목적들 및 장점들이 반드시 본 발명의 임의의 특정 실시예에 따라 달성되지 않을 수도 있다는 점이 이해되어야 한다. 따라서, 예를 들어, 당업자는 본 발명이 여기서 교시되거나 제안될 수 있는 바와 같은 다른 목적들 및 장점들을 반드시 달성하지 않고도 여기서 교시된 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 구현 또는 실행될 수 있다는 점을 인지할 것이다. 또한, 이러한 요약이 단지 예시적이며, 본 발명의 범위를 제한하지 않는 것으로 의도된다는 점이 이해된다. 구성 및 동작 방법 모두에 대한 본 발명은, 본 발명의 특징들 및 장점들과 함께, 첨부 도면과 함께 판독되는 경우 후속하는 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다.
본 발명의 특정 및 바람직한 양상들은 첨부되는 독립 청구항 및 종속 청구항들에서 제시된다. 종속 청구항들로부터의 특징들은 독립 청구항들의 특징들과, 그리고 적절한 경우, 단지 해당 청구항들에서 명시적으로 제시되지 않은 다른 종속 청구항들의 특징들과 결합될 수 있다.
본 분야에서의 디바이스들의 개선, 변경 및 진보가 있어왔지만, 본 발명의 개념은 종래 기술로부터 벗어나는 것을 포함하는, 실질적인 새롭고 신규한 향상들을 나타내는 것으로 간주되어, 이러한 속성의 더욱 효율적이고 안정적이고 신뢰가능한 디바이스의 제공을 가져온다.
본 발명의 상기한 및 다른 특성들, 특징들 및 장점들은, 예를 들어, 본 발명의 원리들을 예시하는 첨부 도면과 함께 취해지는 후속하는 상세한 설명으로부터 명백해질 것이다. 이러한 설명은, 본 발명의 범위를 제한하지 않고, 단지 예시의 목적으로 주어진다. 하기에 인용되는 참조 도면은 첨부 도면들을 참조한다.
도 1은 본 발명의 실시예의 방법에 따라 제조될 수 있는 최하부 접촉 유기 트랜지스터를 개략적으로 예시하는 도면이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 유기 트랜지스터들을 제조하기 위한 방법을 개략적으로 예시하는 도면이다.
도 3은 본 발명의 방법에 따라 제조될 수 있는, 동일한 반도체(7)를 사용하여, 2개의 상이한 종류의 소스-드레인 접촉부들(주입층(5 및 10))을 가지는 최하부 접촉 유기 트랜지스터를 개략적으로 예시하는 도면이다.
도 4는 본 발명의 방법에 따라 제조될 수 있는, 2개의 상이한 반도체들(7 및 8) 및 2개의 상이한 종류의 소스-드레인 접촉부들(주입층(5 및 10))을 가지는 최하부 접촉 유기 트랜지스터를 개략적으로 예시하는 도면이다.
도 5는 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는 보호된 소스-드레인 접촉부들(9에 의해 커버되는 4) 및 보호되지 않은 소스-드레인 접촉부들을 가지는 기판을 개략적으로 예시하는 도면이다.
도 6은 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는 소스-드레인 접촉부의 최상부 상의 2개의 상이한 종류의 보호층들(11 및 12)을 가지는 기판을 개략적으로 예시하는 도면이다.
도 7은 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는, 하나의 이중 보호층(11 상의 12) 및 단일 보호층(11)에 의해 보호되는 소스-드레인 접촉부들을 가지는 기판을 개략적으로 예시하는 도면이다.
도 8a는 제2 표면 수정층으로서, 1,2-BZDMT 티올을 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Au 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 8b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 9a는 제2 표면 수정층으로서, 1,3-BZDMT 티올을 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Au 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 9b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 10은 본 발명의 실시예에 따른 방법에 따라 제조되는 은 황화물 주입층을 가지는 Ag 최하부 접촉 트랜지스터에 대한 IDS 대 VGS 특성을 도시하는 도면이다.
도 11a는 제1 표면 수정층으로서, OTS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 11b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 12a는 제1 표면 수정층으로서, PETS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 12b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 13 및 14는 Au 상의 펜타플루오르벤젠티올 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)의 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 13에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 14에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 15 및 16은 Au 상의 디페닐디셀레나이드 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 15에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 16에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 17 및 18은 Au 상의 비스(펜타플루오르페닐)디셀렌 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 17에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 18에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 19는 Ag 상의 1,2-벤젠디티올 기반 자기조립 단분자막 및 SiO2 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 20은 IDS 대 VDS 특성을 도시하는 도면이다.
도 21은 Ag 상의 1,2-벤젠디메탄티올 기반 자기조립 단분자막 및 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 22는 IDS 대 VDS 특성을 도시하는 도면이다.
도 23은 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 가스 상태 퇴적 자기조립 단분자막을 가지며, 폴리(3,4-에틸렌다이옥시티오펜)-폴리(스티렌술포네이트)가 Ag 상에 스핀 코팅된, Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 24는 IDS 대 VDS 특성을 도시하는 도면이다.
도 25는 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 가스 상태 퇴적 자기조립 단분자막을 가지며, Ag 상에 어떠한 표면 수정층도 없는, Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 26은 IDS 대 VDS 특성을 도시하는 도면이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 유기 트랜지스터들을 제조하기 위한 방법을 개략적으로 예시하는 도면이다.
도 3은 본 발명의 방법에 따라 제조될 수 있는, 동일한 반도체(7)를 사용하여, 2개의 상이한 종류의 소스-드레인 접촉부들(주입층(5 및 10))을 가지는 최하부 접촉 유기 트랜지스터를 개략적으로 예시하는 도면이다.
도 4는 본 발명의 방법에 따라 제조될 수 있는, 2개의 상이한 반도체들(7 및 8) 및 2개의 상이한 종류의 소스-드레인 접촉부들(주입층(5 및 10))을 가지는 최하부 접촉 유기 트랜지스터를 개략적으로 예시하는 도면이다.
도 5는 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는 보호된 소스-드레인 접촉부들(9에 의해 커버되는 4) 및 보호되지 않은 소스-드레인 접촉부들을 가지는 기판을 개략적으로 예시하는 도면이다.
도 6은 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는 소스-드레인 접촉부의 최상부 상의 2개의 상이한 종류의 보호층들(11 및 12)을 가지는 기판을 개략적으로 예시하는 도면이다.
도 7은 본 발명의 실시예에 따른 방법 동안 중간물로서 획득될 수 있는, 하나의 이중 보호층(11 상의 12) 및 단일 보호층(11)에 의해 보호되는 소스-드레인 접촉부들을 가지는 기판을 개략적으로 예시하는 도면이다.
도 8a는 제2 표면 수정층으로서, 1,2-BZDMT 티올을 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Au 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 8b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 9a는 제2 표면 수정층으로서, 1,3-BZDMT 티올을 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Au 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 9b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 10은 본 발명의 실시예에 따른 방법에 따라 제조되는 은 황화물 주입층을 가지는 Ag 최하부 접촉 트랜지스터에 대한 IDS 대 VGS 특성을 도시하는 도면이다.
도 11a는 제1 표면 수정층으로서, OTS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 11b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 12a는 제1 표면 수정층으로서, PETS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성을 도시하는 도면이고, 도 12b는 IDS 대 VDS 특성을 도시하는 도면이다.
도 13 및 14는 Au 상의 펜타플루오르벤젠티올 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)의 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 13에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 14에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 15 및 16은 Au 상의 디페닐디셀레나이드 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 15에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 16에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 17 및 18은 Au 상의 비스(펜타플루오르페닐)디셀렌 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 17에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 18에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 19는 Ag 상의 1,2-벤젠디티올 기반 자기조립 단분자막 및 SiO2 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 20은 IDS 대 VDS 특성을 도시하는 도면이다.
도 21은 Ag 상의 1,2-벤젠디메탄티올 기반 자기조립 단분자막 및 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 22는 IDS 대 VDS 특성을 도시하는 도면이다.
도 23은 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 가스 상태 퇴적 자기조립 단분자막을 가지며, 폴리(3,4-에틸렌다이옥시티오펜)-폴리(스티렌술포네이트)가 Ag 상에 스핀 코팅된, Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 24는 IDS 대 VDS 특성을 도시하는 도면이다.
도 25는 SiO2 게이트 유전체 상에 페닐에틸트리클로로실란(PETS) 기반 가스 상태 퇴적 자기조립 단분자막을 가지며, Ag 상에 어떠한 표면 수정층도 없는, Ag 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이고, 도 26은 IDS 대 VDS 특성을 도시하는 도면이다.
상이한 도면들에서, 동일한 참조 부호는 동일하거나 유사한 엘리먼트를 참조한다.
본 발명은 특정 실시예들에 대해 그리고 특정 도면들을 참조하여 기술될 것이지만, 본 발명은 이에 제한되는 것이 아니라 오직 청구항들에 의해서만 제한된다.
후속하는 상세한 설명에서, 다수의 특정 상세항목들이 본 발명의 완전한 이해, 및 본 발명이 특정 실시예들에서 구현될 수 있는 방법을 제공하기 위해 설명된다. 그러나, 본 발명이 이들 특정 상세항목들 없이도 구현될 수 있다는 점이 이해될 것이다. 다른 경우들에서, 공지된 방법들, 프로시져들 및 기법들은 본 개시내용을 모호하게 하지 않기 위해 상세하게 기술되지 않았다. 본 발명이 특정 실시예들에 대해 그리고 특정 도면들을 참조하여 기술될 것이지만, 본 발명은 이에 제한되지 않는다. 여기에 기술되고 포함되는 도면들은 개략적이며, 본 발명의 범위를 제한하지 않는다. 또한, 도면들에서, 일부 엘리먼트들의 사이즈는 과장될 수 있으며, 따라서, 예시의 목적으로 축척에 맞게 도시되지 않을 수 있다는 점에 유의한다.
또한, 기재 및 청구항들에서의 용어 제1, 제2, 제3 등은 반드시 시간상으로 또는 공간상으로 순위대로 또는 임의의 다른 방식으로 순서를 기술하는 것이 아니라, 유사한 엘리먼트들을 구별하기 위해 사용된다. 이렇게 사용되는 용어들이 적절한 환경 하에서 상호교환가능하며, 여기서 기술된 본 발명의 실시예들이 여기서 예시되거나 기술된 것과는 다른 순서로 동작할 수 있다는 점이 이해되어야 한다.
또한, 기재 및 청구항들에서의 용어, 최상부, 최하부, 위에, 아래에 등은 반드시 상대적인 위치들을 기술하기 위해서가 아니라, 설명의 목적으로 사용된다. 이렇게 사용되는 용어들이 적절한 환경 하에서 상호교환가능하며, 여기서 기술된 본 발명의 실시예들이 여기서 예시되거나 기술된 것과는 다른 배향으로 동작할 수 있다는 점이 이해되어야 한다.
청구항에서 사용되는 용어 "포함하는"이 하기에 열거되는 수단에 제한되는 것으로서 해석되지 않아야 하며, 다른 엘리먼트들 또는 단계들을 배제하지 않는다는 점에 유의해야 한다. 따라서, 이는 참조되는 언급된 특징들, 정수들, 단계들 또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들 또는 컴포넌트들, 또는 이들의 그룹들의 존재 또는 추가를 금지하지 않도록 해석되어야 한다. 따라서, 표현 "수단 A 및 B를 포함하는 디바이스"의 범위는 오직 컴포넌트들 A 및 B로만 구성되는 디바이스들에 제한되지 않아야 한다.
유사하게, 용어 "커플링되는"이 오직 직접 접속들에만 제한되는 것으로서 해석되지 않아야 하는 점에 주목해야 한다. 용어 "커플링되는" 및 "접속되는"은, 이들의 파생어들과 함께 사용될 수 있다. 이들 용어들이 서로에 대한 유의어로서 의도되지 않는다는 점이 이해되어야 한다. 따라서, 표현 "디바이스 B에 커플링되는 디바이스 A"의 범위는 디바이스 A의 출력이 디바이스 B의 입력에 직접 접속되는 시스템들 또는 디바이스들에 제한되지 않아야 한다. 이는 다른 디바이스들 또는 수단을 포함하는 경로일 수 있는, A의 출력과 B의 입력 사이의 경로가 존재함을 의미한다. "커플링되는"은 둘 이상의 엘리먼트들이 직접 물리적 또는 전기적으로 접촉되거나, 또는 둘 이상의 엘리먼트들이 서로 직접 접촉되지는 않지만, 여전히 서로 협력하거나 상호작용함을 의미할 수 있다.
"하나의 실시예" 또는 "실시예"에 대한 본 명세서 전반에 걸친 참조는, 실시예에 대해 기술된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전반에 걸친 여러 곳에서의 구문 "일 실시예에서" 또는 "실시예에서"의 출현은 반드시 모두 동일한 실시예를 참조하지는 않지만, 동일한 실시예를 참조할 수도 있다. 또한, 특정 특징들, 구조들 또는 특성들은, 하나 이상의 실시예들에서, 본 개시내용으로부터 당업자에게 명백할 바와 같이, 임의의 적절한 방식으로 결합될 수 있다.
유사하게, 본 발명의 예시적인 실시예의 설명에서, 본 발명의 다양한 특징들이 때때로 본 개시내용을 간소화하고, 다양한 발명의 양상들 중 하나 이상의 이해를 보조할 목적으로, 본 발명의 단일 실시예, 도면 또는 기재에서 함께 그룹화된다는 점이 이해되어야 한다. 그러나, 이러한 본 개시내용의 방법은 청구된 발명이 각각의 청구항에 명시적으로 인용된 것보다 더 많은 특징들을 요구한다는 의도를 반영하는 것으로서 해석되지 않아야 한다. 오히려, 후속하는 청구항들이 반영하는 바와 같이, 발명의 양상들은 단일의 이전에 개시된 실시예들의 모든 특징들보다 더 적게 존재한다. 따라서, 상세한 설명에 후속하는 청구항들은 이에 의해 이러한 상세한 설명으로 명시적으로 포함되며, 각각의 청구항은 본 발명의 별도의 실시예로서 고유하게 존재한다.
또한, 여기서 기술된 일부 실시예들이 다른 실시예들에 포함된 다른 특징들이 아닌 일부 특징들을 포함하지만, 상이한 실시예들의 특징들의 조합이 본 발명의 범위 내에 있는 것으로 의도되며, 당업자에 의해 이해될 바와 같이, 상이한 실시예들을 형성한다. 예를 들어, 후속하는 청구항들에서, 청구된 실시예들 중 임의의 실시예가 임의의 결합에서 사용될 수 있다.
또한, 실시예들 중 일부는 컴퓨터 시스템의 프로세서에 의해, 또는 기능을 실행하는 다른 수단에 의해 구현될 수 있는 방법 또는 방법의 엘리먼트들의 조합으로서 여기서 기술된다. 따라서, 이러한 방법 또는 방법의 엘리먼트를 실행하기 위한 필수적인 명령들을 가지는 프로세서는 방법 또는 방법의 엘리먼트를 실행하기 위한 수단을 형성한다. 또한, 여기서 기재된 장치 실시예의 엘리먼트는 발명을 실행할 목적으로 엘리먼트에 의해 수행되는 기능을 실행하기 위한 수단의 예이다.
여기서 제공되는 기재에서, 다수의 특정 상세항목들이 설명된다. 그러나, 본 발명의 실시예들이 이들 특정 상세항목들 없이도 구현될 수 있다는 점이 이해된다. 다른 경우들에서, 공지된 방법들, 구조들 및 기법들은 본 설명의 이해를 모호하게 하지 않기 위해 상세하게 나타나지 않는다.
본 발명은 이제 본 발명의 몇몇 실시예들의 상세한 설명에 의해 기술될 것이다. 본 발명의 다른 실시예들이 본 발명의 진의 또는 기술적 교시에서 벗어나지 않고 당업자의 지식에 따라 구성될 수 있으며, 본 발명이 첨부된 청구항들의 견지에 의해서만 제한된다는 점이 명백하다.
트랜지스터들에 대한 참조가 이루어질 것이다. 이들은 드레인과 같은 제1 메인 전극, 소스와 같은 제2 메인 전극 및 제1 메인 전극과 제2 메인 전극 사이의 전기 전하의 흐름을 제어하기 위한 게이트와 같은 제어 전극을 가지는 3-단자 디바이스이다.
본 발명의 방법은 상기 방법이 유기 최하부 접촉 트랜지스터들의 제조에 대해 사용되는 예시적인 실시예에 대해 추가로 기술된다. 그러나, 본 발명의 방법은 또한 예를 들어, 트랜지스터-다이오드(게이트 및 드레인이 전기적으로 접속되는 트랜지스터), 또는 예를 들어, ISFET(이온 감지 전계효과 트랜지스터), 또는 예를 들어, OLED(유기 발광 다이오드), 또는 예를 들어, 유기 다이오드와 같은 다른 디바이스들의 제조 프로세스에서 사용될 수 있다.
도 1은 본 발명의 실시예에 따른 방법에 따라 제조될 수 있는 최하부 접촉 유기 트랜지스터의 구조를 개략적으로 예시한다. 최하부 접촉 유기 트랜지스터는, 기판(1) 상에서, 게이트 전극(2) 및 게이트 유전층(3)을 포함한다. 게이트 유전층(3)의 최상부에서, 소스 전극 및 드레인 전극(4)이 존재하며, 게이트 유전층(3)과 접촉하지 않는 소스 전극 및 드레인 전극의 표면들은 제2 표면 수정층(5)에 의해 커버된다. 소스 전극 및 드레인 전극이 존재하지 않는 위치들에서의 게이트 유전층(3)의 표면들은 제1 표면 수정층(6)으로 커버된다. 제1 표면 수정층(6) 및 제2 표면 수정층(5)의 최상부에, 유기 반도체층(7)이 존재한다.
본 발명의 실시예에 따른 유기 디바이스들, 예를 들어, 유기 트랜지스터들을 제조하기 위한 방법은: 기판 상에 유기층을 제공하는 단계; 유기층 상에 최하부 접촉 구조들을 제공하는 단계; 최하부 접촉 구조들 상에 임시 보호층을 제공하는 단계; 유전층 상에 제1 표면 수정층을 제공하는 단계; 임시 보호층을 제거하는 단계; 최하부 접촉 구조들 상에 제2 표면 수정층을 제공하는 단계; 및 유기 반도체층을 제공하는 단계를 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 유기 트랜지스터들을 제조하기 위한 방법을 개략적으로 예시한다. 기판(1) 상에 게이트 전극(2) 및 게이트 유전층(3)을 형성한 이후, 소스 전극 및 드레인 전극(4)이 게이트 유전층(3) 상에 제공된다. 다음으로, 도 2a에 예시된 바와 같이, 임시 보호층(9)은 소스 전극 및 드레인 전극(4)의 자유 표면 상에, 즉, 게이트 유전층(3)과 접촉하지 않는 소스 전극 및 드레인 전극(4)의 표면 상에 제공된다. 제1 표면 수정층(6)은 이후 게이트 유전층의 자유 표면들 상에 제공된다(도 2b). 다음으로, 게이트 유전층(3)으로부터 제1 표면 수정층(6)을 제거하지 않고 (임시 보호층(9)의 최상부 상에 형성되었을 수 있는 제1 표면 수정층(6)을 포함하는) 임시 보호층(9)이 제거되고(도 2c), 소스 전극 및 드레인 전극(4)의 자유 표면들 상에 제2 표면 수정층(5)이 제공된다(도 2d)(여기서, 임시 보호층(9)은 제거된다). 다음으로, 도 2e에 도시된 바와 같이, 유기 반도체 층(7)이 제공된다.
임시 보호층의 제공은, 예를 들어, 리프트-오프 프로세스를 이용하는 최하부 접촉 구조들의 준비 동안 수행될 수 있다. 대안적으로, 임시 보호층의 제공은, 예를 들어, 전착에 의해 또는 무전해 도금에 의해, 최하부 접촉 구조들을 형성한 이후, 별도의 단계에서 수행될 수 있다. 임시 보호층은 금속, 예를 들어, Al, Cu, Mg, Zn, Ti, Zr 또는 Hf를 포함할 수 있거나, 또는 예를 들어, 중합체 또는 금속염 또는 금속 산화물과 같은 유기 또는 무기 물질을 포함할 수 있다. 임시 보호층은 단일층일 수 있거나 또는 둘 이상의 층들의 스택일 수 있다.
제1 표면 수정층은 예를 들어, 실란, 유기 포스폰산 또는 카르복실산을 포함하거나 이들로 구성될 수 있다. 제1 표면 수정층의 도포는 예를 들어, 표면과 증기와의, 또는 시약의 (묽은) 용액과의 반응, 스핀 코팅 또는 스프레이 코팅을 포함할 수 있다.
임시 보호층은 바람직하게는 제1 표면 수정층, 예를 들어, 실란층을 손상시키지 않는 화학 처리에 의해 제거된다. 예를 들어, Au, Pt, Pd, Ag 또는 Cu 최하부 접촉부들을 이용하여, 예를 들어, Al, Mg 또는 Zn을 포함하는 임시 보호층은 묽은 염산 또는 황산에 의해 제거될 수 있다. 예를 들어, Au, Pt 또는 Pd 최하부 접촉부들을 이용하여, Cu 보호층은 묽은 질산에 의해 제거될 수 있다. 바람직하게는, 임시 보호층을 제거하기 위해 사용되는 화학 처리는 최하부 접촉부들의 산화를 초래하지 않는다.
제2 표면 수정층은 예를 들어, 티올, 유기 이황화물, 치환된 티오요소, 이소티오시아네이트, 티오펜, 이미다졸-2-티온, 셀레놀, 유기 디셀레나이드, 티오아세테이트, 니트릴 또는 이소니트릴을 포함할 수 있거나, 이들로 구성될 수 있다. 제2 표면 보호층은 바람직하게는 (양호한 전하 주입이 유지될 수 있도록) 얇으며, 이는 바람직하게는 재생가능하거나 동질(homogeneous)이다. 따라서, 바람직한 실시예들에서, 제2 표면 수정층은 SAM(자기조립 단분자막)일 수 있다. 제2 표면 수정층은 또한 예를 들어, 최하부 접촉 금속의 전자 수용체와의 부분적 반응에 의해 만들어진 화합물, 또는 예를 들어, 최하부 접촉-반도체 인터페이스에서 반도체에 대한 도펀트로서 작용하거나 또는 최하부 접촉-반도체 인터페이스에서 반도체로의 전하 주입을 증가시키는 화합물 또는 화합물들의 혼합을 포함할 수 있다.
본 발명의 실시예들에서, 용어 "기판"은 본 발명의 실시예들에 따라 사용될 수 있거나 그 위에 유기층 또는 디바이스가 형성될 수 있는 임의의 기반 물질 또는 물질들을 포함할 수 있다. 따라서, 용어 "기판"은 관심 대상인 층 또는 그 일부분들의 기저를 이루는 층들에 대한 엘리먼트들을 일반적으로 정의하기 위해 사용된다. 기판은 단단한 기판 또는 플렉시블한 기판일 수 있다. 단단한 기판들의 예들은 플라스틱, 유리, 강철, 알루미늄 및 예를 들어, Si, GaAs 또는 SiC 기판들과 같은 반도체 기판들일 수 있다. 사용될 수 있는 플렉시블한 기판들은 예를 들어, PEN 포일(foil), PET 포일, 종이일 수 있다. 기판들의 목록은 제한적이도록 의도되는 것이 아니라 오직 예들을 제공하는 것으로 의도된다.
예시 1: Au 최하부 접촉 트랜지스터들
Au 최하부-접촉 유기 트랜지스터들은 최하부 금속 접촉부들의 형성을 위한 리프트-오프를 사용하는 제조 프로세스에 의해 준비되었다. 실험들에서, 공통 알루미늄 게이트 및 140 nm 두께의 유전층(실리콘 이산화물)을 포함하는 실리콘 기판들이 사용되었다. 기판의 클리닝 후, 패터닝된 포도레지스트 층이 제공되고, 20 nm 두께의 금 층 및 5 nm 두께 알루미늄 층의 스퍼터링을 포함하는 금속화 단계가 이어진다. 다음으로, 리프트-오프 단계가 아세톤을 이용하여 초음파 배쓰(bath)에서 수행되었다. 트랜지스터 구조에서, 20 nm 두께의 금 층은 트랜지스터의 소스 및 드레인을 형성한다. 5 nm의 알루미늄 층은 본 발명의 일 실시예에 따라 임시 보호층으로서 작용한다.
샘플들의 습식 클리닝 및 UV-오존 클리닝(15분) 이후, 실란 처리가 수행되며, 여기서, PETS(phenylethyltrichlorosilane)는 30분 동안 140°C의 온도에서 기체 상태로부터 제공되었다(제1 표면 수정층). 다음으로, 5 nm 두께의 알루미늄 보호층은 물로 세척하는 것에 선행하여, 10분 동안 묽은 염산(부피 1의 진한 HCl + 부피 5의 H2O)과의 반응에 의해 제거되었다. 다음으로, SAM 퇴적 단계는 Au 최하부 접촉부들 상에 제2 표면 수정층을 제공하기 위해 수행되었다. 샘플들의 제1 그룹에 대해, 티올(1,2-BZDMT, 1,2-벤젠디메탄티올)이 1200분 동안 에탄올 용액으로부터 제공되었다. 샘플들의 제2 그룹에 대해, 또다른 티올(1,3-BZDMT, 1,3-벤젠디메탄티올)이 1200분 동안 에탄올 용액으로부터 제공되었다. 다음으로, 샘플들은 클리닝되었고, 펜타신 층이 OMBD에 의해 성장되었다.
결과적인 트랜지스터 디바이스들의 전류-전압 특성들이 측정되었다. 도 8a는 1,2-BZDMT를 가지고 제조된 트랜지스터들(전술된 바와 같은 샘플들의 제1 그룹)에 대한 IDS 대 VGS 특성들을 도시하며, 도 8b는 이에 대한 IDS 대 VDS 특성들을 도시한다. 도 9a는 1,3-BZDMT를 가지고 제조된 트랜지스터들(전술된 바와 같은 샘플들의 제2 그룹)에 대한 IDS 대 VGS 특성들을 도시하며, 도 9b는 이에 대한 IDS 대 VDS 특성들을 도시한다. 이들 전류-전압 특성들로부터, 본 발명의 실시예에 따른 방법을 사용하여 양호한 트랜지스터들이 제조될 수 있다고 결론지을 수 있다. 도달되는 이동도들(약 0.14 cm2/Vs)은 (예를 들어, 다른 SAM들을 사용함으로써) 프로세스의 수정에 의해 더욱 개선될 수 있다.
예시 2: Ag 최하부 접촉 트랜지스터들
Ag 최하부 접촉 트랜지스터들이 본 발명의 실시예에 따른 방법에 따라 제조된 실험들이 수행되었다. (또한 "주입층"을 은과 전자 수용체 사이의 부분적 화학 반응에 의해 만들 수 있는 최하부 접촉 금속으로서 작용하는) 20nm 두께의 Ag층 및 (접착층으로서 작용하는) 15 nm 두께의 Au층의 스택을 제공하는 것을 포함하는 금속화 단계가 수행되었다. 다음으로, 5 nm 두께의 Al 보호층이 Ag 층 상에 제공되었다. Au 접착층, Ag층 및 Al 보호층의 패터닝이 단일 리프트-오프 단계를 사용하여 수행되었다. UV-오존 클리닝 및 실란화(제1 표면 수정층의 형성) 이후, Al 보호층은 10분 동안 묽은 염산(부피 1의 진한 HCl + 부피 5의 H2O)의 반응에 의해 제거되었다. 다음으로, Ag 층의 표면이 전자 수용체(황)와의 화학 반응에 의해 수정되었다. 이는 Ag 접촉부들의 표면에서 은 황화물 층(제2 표면 수정층)에 대한 상승을 주어, "주입층"을 생성한다. 본 발명의 상황에서, 주입층은 최하부 접촉 금속으로부터 유기 반도체로의 전하 주입을 촉진하는(favoring) 층이다.
전기 측정들(IDS 대 VGS)의 예비 결과들이 도 10에 도시된다. 전술된 실험들로부터 초래되는 최상의 트랜지스터의 특성들이 도 10에 도시된다. 순방향 스캔 및 역방향 스캔 사이의 히스테리시스가 관측되었다. 결과들에 따라, 트랜지스터 특성들은 반응 시간이 증가함에 따라(따라서, 은 황화물층 두께가 증가함에 따라) 악화된다. 이들 Ag 최하부 접촉 트랜지스터들의 트랜지스터 특성들은 황과 Ag 사이의 반응 시간을 감소시킴으로써, 그리고 따라서 은 황화물 층의 두께를 감소시킴으로써 더욱 개선될 수 있다.
예시 3: Pd 최하부 접촉 트랜지스터들
Pd 최하부 접촉 트랜지스터가 본 발명의 실시예에 따른 방법에 따라 제조된 실험들이 수행되었다. (최하부 접촉 금속으로서 작용하는) 20 nm 두께의 Pd층 및 (접착층으로서 작용하는) 5 nm 두께의 TiW층의 스택을 제공하는 것을 포함하는 금속화 단계가 수행되었다. 다음으로, 5 nm 두께의 보호층이 Pd 층 상에 제공되었다. (제1 표면 수정층을 형성하는) UV-오존 클리닝 및 실란화 이후, Al 보호층은 10분 동안 묽은 황산(부피 1의 진한 H2SO4 + 부피 5의 H2O)과의 반응에 의해 제거되었다. 실란화 단계에 대해, 2개의 상이한 실란들이 사용되었다: 트랜지스터들의 한 그룹에 대해, OTS(octadecyltrichlorosilane)가 제1 표면 수정층으로서 사용되었고, 트랜지스터들의 또다른 그룹에 대해, PETS (phenylethyltrichlorosilane)가 제1 표면 수정층으로서 사용되었다.
도 11a는 제1 표면 수정층으로서 OTS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성들을 도시하고, 도 11b는 IDS 대 VDS 특성들을 도시한다. 도 12a는 제1 표면 수정층으로서 PETS를 사용하여, 본 발명의 실시예에 따른 방법에 따라 제조되는 Pd 최하부 접촉 트랜지스터들에 대한 IDS 대 VGS 특성들을 도시하고, 도 12b는 IDS 대 VDS 특성들을 도시한다.
측정 결과들은 종래 기술의 방법에 따라 제조되는 트랜지스터들에 비해 본 발명의 실시예에 따른 방법에 따라 제조되는 트랜지스터들에 대해 더 높은 이동도를 보여준다. 이는 종래 기술의 제조 방법을 사용하는 경우 UV-오존 처리 동안 팔라듐 산화물이 형성되지만 본 발명의 실시예에 따른 임시 보호층의 사용으로 이러한 산화물의 형성을 회피할 수 있다는 것에 관한 것이라는 설명이 가능할 수 있다.
본 발명의 실시예에 따른 보호층의 사용의 추가적인 장점은, 제1 표면 수정층(예를 들어, 실란, 포스폰산,...)과 결합하여 제2 표면 수정층(예를 들어, 니트릴, 이소니트릴)을 사용하는 것을 허용한다는 점이다.
예시 4: 보호층
추가적인 실험들이 Cu 보호층을 이용하여 수행되었다. 이들 실험들은 본 발명의 실시예에 따른 방법에서 Cu가 보호층으로서 사용될 수 있는지의 여부를 체크하기 위해 전면(blanket) 기판들 상에서(트랜지스터가 만들어지지 않았음) 수행되었다. 보호층으로서의 Cu의 적합성은 주변 SiO2 상의 실란 층 및 (Cu 보호층의 제거 이후) 금속 사이의 소수성에서의 차이가 존재하는지의 여부를 테스트함으로써 평가되었다. 후속하는 단계들이 수행되었다: 50 nm 두께의 Au 층의 퇴적(금속화), 10 nm 두께의 Cu층(보호층)의 스퍼터링, UV-오존 클리닝, 실란화 및 15분 및 30분의 (최적화되지 않은) 반응 시간을 사용하여 묽은 질산(부피 1의 진한 HNO3 + 부피 10의 H2O)을 이용한 Cu 보호층의 제거. 이러한 실험들로부터, 실제로 유전층 상의 실란층 및 금속 사이의 소수성에서의 차이가 존재하며, Cu가 양호한 보호층이라고 결론지을 수 있다. Cu는 또한 예를 들어, Au, Pt 또는 Pd와 같은 다른 금속들을 보호하기 위해 사용될 수 있다.
보호층: 일반적 고려사항
예를 들어, Mg, Zn, Ti, Zr 또는 Hf, 또는 예를 들어, 최하부 접촉 금속에 대해 충분한 접착력을 가지고, 프로세싱(예를 들어, 리프트-오프)과 호환가능하고, 제1 표면 수정층에 영향을 주지 않고 차후 제거될 수 있는 금속 산화물 또는 금속 염과 같은 유기 또는 무기 물질과 같은 다른 물질들이, 본 발명의 실시예들에서 임시 보호층을 형성하기 위해 사용될 수 있다. 또한, 이들 물질들의 혼합물 또는 조합이 임시 보호층을 형성하기 위해 사용될 수 있다. 임시 보호층을 형성하기 위해 사용되는 물질은 바람직하게는 최하부 접촉 금속과 반응하지 않고, 바람직하게는 최하부 접촉 금속을 수정하거나 오염시키지 않는다. 바람직하게는, 임시 보호층은 최하부 접촉 금속을 손상(attack)시키지 않고 제거될 수 있다. 예를 들어, Au, Pd, Ag 및 Pt 상의 Al 보호층은 최하부 접촉 금속을 손상시키지 않는 묽은 HCl, H2SO4,... 등의 산들에 의해 제거될 수 있다. 예를 들어, Au 상의 Cu 보호층은 묽은 HNO3에 의해 제거될 수 있는 반면, Ag 상의 Cu 보호층은, HNO3가 Ag를 손상시킬 수 있으므로 묽은 HNO3에 의해 제거될 수 없다.
본 발명의 실시예들에서, 임시 보호층은, 전술된 실험들에서와 같이, 리프트-오프 프로세스를 이용하여 최하부 접촉 구조들의 준비 동안 형성될 수 있다. 그러나, 본 발명의 실시예들에서, 임시 보호층은 최하부 접촉부들의 형성이 완료된 후 제공된다. 예를 들어, 임시 보호층은 (모든 최하부 접촉부들에 대한 전기 접속을 요구하는) 전착 프로세스에 의해 제공될 수 있다. 전착될 물질은 금속 또는 (예를 들어, 자신의 단위체로부터의 전기화학 중합반응에 의해 직접 만들어지는) 중합체일 수 있다. 중합체의 경우, 전착은 단위체 수용액으로부터 수행될 수 있고, 임시 보호층의 제거는 유기 용매에서의 중합체의 용해를 수반할 수 있다.
금속 임시 보호층의 제거는 전술된 바와 같이 묽은 산을 이용하여 수행될 수있다. 일부 실시예들에서, 예를 들어, 임시 보호층으로서 알루미늄을 사용하는 경우, 임시 보호층은 묽은 염기에 의해 제거될 수 있다. 대안적으로, 금속 임시 보호층의 제거는 또한 전기화학 프로세스에 의해 선택된 최하부 접촉 구조들 상에서 수행될 수 있다. 이러한 프로세스는 최하부 접촉 금속이 보호층 금속보다 더욱 "귀금속(noble)"일 것을 요구할 것이다.
본 발명의 실시예들에 따른 방법은, 예를 들어, 은 황화물이 캐리어 주입을 증가시키기 위해 형성되는 Ag 최하부 접촉들을 가지는 트랜지스터들에 대해 위에서 예시된 바와 같이, 전하 주입의 증가(감소된 접촉 저항)를 보조하는 최하부 접촉부의 표면 수정들을 제공하기 위해 사용될 수 있다. 이러한 방법은 또한 구리 최하부 접촉부들과 함께 사용될 수 있으며, 여기서, CuTCNQ(TCNQ는 tetracyanoquinodimethane를 나타냄)와 같은 전하-전달 복합체가 구리 최하부 접촉부들로부터의 화학 반응에 의해 성장될 수 있다. 종래 기술의 프로세스들에서, CuTCNQ는 유전층 상의 실란층 없이 사용되는데, 왜냐하면, CuTCNQ가 실란화 단계 동안 화학적으로 손상될 수 있기 때문이다. 본 발명의 실시예들에서, 후속하는 프로세스 순서가 사용될 수 있다: 유전층 및 Cu 최하부 접촉부들의 제공; Cu 최하부 접촉부들 상의 임시 보호층의 제공, 유전층 표면 상의 제1 표면 수정층(예를 들어, 실란화)의 제공, Cu 최하부 접촉부들로부터의 임시 보호층의 제거, CuTCNQ를 형성하기 위한 최하부 Cu 접촉부들 상의 TCNQ의 제공 및 최종적으로 유기 반도체 층의 성장. 유사한 방법들이 다른 전하-전달 복합체들(예를 들어, AgTCNQ) 및 다른 이온염들(예를 들어, 구리 칼코겐화물 및 은 칼코겐화물)에 대해 사용될 수 있다.
본 발명의 실시예에 따른 방법은 또한, 접촉부들에서 유기 반도체로의 전하 주입의 증가를 보조하는 접촉부들의 선택적 도핑(즉, 접촉부들의 도핑 및 채널 내부의 도핑 없음)을 위해 사용될 수 있다. 이는 예를 들어, 용액 프로세싱(예를 들어, 스핀 코팅 또는 딥 코팅)을 통해 달성될 수 있다. 임시 보호층의 제거 이후, 금 최하부 접촉부들은 친수성인 반면, 채널 내의 유전체는 실란 처리로 인해 소수성이 되었다. 샘플을 용액(액체)에 담그는 경우, 또는 샘플을 액체로 코팅하는 경우, (예를 들어, TCNQ를 포함하는) 액체는 소수성 유전체 표면 상이 아닌 오직 친수성 Au 최하부 접촉부들 상에만 머무를 수 있다. 용매가 증발하도록 두는 것은 이후 Au 상의 박층(예를 들어, TCNQ)을 초래할 것이다. TCNQ는 예를 들어, 펜타신 트랜지스터에 대한 로컬 도펀트로서의 역할을 할 수 있다.
유사하게, 용해가능한 전하-전달 복합체(예를 들어, TTF-TCNQ(여기서 TTF는 tetrathiafulvalene을 나타냄)는 스핀-코팅 또는 딥 코팅에 의해 접촉부들 상에 로컬로 퇴적될 수 있다.
본 발명의 실시예에 따른 방법은 또한 유기 CMOS 회로들을 제조하기 위한 프로세스에서 사용될 수 있다. 이러한 경우, 예를 들어, 2개의 상이한 도펀트들 또는 전하-전달 복합체들은 상이한 바닥 접촉부들 상에 (2개의 상이한 노즐들을 가지는 프린트-헤드를 사용하여) 잉크젯화(ink-jetted)될 수 있으며, 잉크 용액은 유전층 상의 소수성 실란 표면에 대해서가 아니라 친수성 최하부 접촉부들에 대한 친화도를 가진다.
예시 5: (예를 들어, CMOS 회로들에 대한) 상이한 특징들을 가지는 트랜지스터들의 제작에 대한 본 발명의 응용예
본 발명의 실시예들에 따른 방법은 또한 전기적 특징들에 있어서 일부 차이를 가지는 2가지 상이한 종류의(도 3) 또는 도 4에 도시된 바와 같은 CMOS 타입의 트랜지스터들을 가지는 기판의 준비를 위해 사용될 수 있다(8 = 다른 반도체, 예를 들어, 7 = p-타입인 경우, 8 = n-타입, 그 역도 성립함)
원리:
본 발명의 실시예에서, 보호층은 오직 최하부 게이트 트랜지스터들의 최하부 S/D 접촉부들의 일부 상에만 존재한다. 이는 예를 들어, 2개의 상이한 금속화들을 가지는 2개의 연속적인 포토리소그래피 단계들을 수행함으로써 구현될 수 있다: 보호층이 없는 S/D 접촉부들의 일부분들의 하나의 금속화 및 추가적인 보호층(9)을 가지는 S/D 접촉부들의 일부분의 또다른 금속화. 대안적으로, 마스크(및 회로) 설계에 따라, 오직 하나의 포토리소그래피 단계가 요구된다; 금속화에서의 차이는 모든 곳에서 S/D 최하부 접촉 금속을 먼저 퇴적시키고, 이후 보호층의 퇴적 이전에 기판의 영역들을 (예를 들어, 쉐도우 마스크에 의해) 선택적으로 마스킹함으로써 획득된다(이는 리프트-오프 또는 에칭 이전에 수행되어야 한다). 대안적으로, 또한 오직 하나의 포토리소그래피 단계를 사용하여, S/D 접촉 금속 더하기 보호층이 모든 곳에 퇴적되며, (예를 들어, 웨이퍼의 제한된 부분만을 에칭 용액에 담금으로써) 결과적으로 선택된 장소 상에서 보호층이 부분적으로 제거된다.
도 5에 예시된 바와 같이 동일한 웨이퍼(또는 다이) 상에 보호된 그리고 보호되지 않은 S/D 최하부 접촉부들을 가지는 기판들을 준비한 후, 프로세싱은 다음과 같이 계속된다. 먼저, 기판들은 용제 클리닝에 의해 클리닝되고, - S/D 금속화의 화학적 안정성과 호환가능하지 않은 경우 - 기판은 또한 UV/O3 또는 산소 플라즈마 등에 의해 클리닝된다. 이후, 우선 자기조립 단분자막(5)이 (용액 또는 가스 상태로부터) 보호되지 않은 S/D 최하부 접촉부에 퇴적된다. 이후, 보호된 S/D 최하부 접촉부의 보호(9)가 자기조립 단분자막(5)을 제거하지 않고 (통상적으로 용액으로부터) 제거된다. 이후 기판에는 우선 자기조립 단분자막(5)에 크게 영향을 주지 않고(교환반응이 없거나 제한됨), 이제 보호되지 않은 금속으로 선택적으로 제2 자기조립 단분자막(10)을 형성하는 화합물이 존재하게 된다. 기판들의 용제 기반 클리닝(짧은 세척), 게이트 유전체로의 또다른 자기조립 단분자막의 선택적 퇴적 이후, 하나의 반도체(7)가 퇴적되고(도 3), (선택적 캡슐화 이후) 트랜지스터들이 측정된다. 또다른 실시예에서, 2개의 상이한 반도체들은 2가지 종류의 최하부 접촉부들로 선택적으로 (쉐도우 마스킹을 사용하여) 증발될 수 있다(도 4).
이제 하기 내용은 자기조립 단분자막들의 교환반응의 가능한 문제점을 해결하는 방법에 대한 일반적인 고려사항들이다.
제1 표면 수정층(예를 들어, 자기조립 단분자막 SAM1)의 큰 교체 없이 제2 표면 수정층(예를 들어, 자기조립 단분자막 SAM2)의 선택적 퇴적을 위해 상이한 전략들이 사용된다:
- 제2 표면 수정층(예를 들어, SAM2)은 금속과의 결합 강도가 금속에 대한 제1 표면 수정층(예를 들어, SAM1)의 결합 강도(제1 표면 수정층(예를 들어, SAM1)-금속 및 제2 표면 수정층(예를 들어, SAM2) - 금속 결합의 열역학적 안정성의 차이)보다 더 낮다.
-금속에 대한 제1 표면 수정층(예를 들어, SAM1) 결합은 제2 표면 수정층(예를 들어, SAM2)에 의한 교체가 베어 메탈(bare metal) 상의 제2 표면 수정층(예를 들어, SAM2)의 고정에 비해 단지 매우 느리게 발생하도록(반응 속도에서의 차이) 매우 밀도 높은 층을 형성할 것이다.
- 기판은 제2 표면 수정층(예를 들어, SAM2) 기체와 접촉하게 될 수 있으며, 이는 제1 표면 수정층(예를 들어, SAM1) 및 제2 표면 수정층(예를 들어, SAM2) 사이의 교환 속도를 늦출 수 있다.
가능한 프로세스 흐름(도 3 및 도 4에 예시됨):
1. 금속으로서 Au를 가지는 최하부 게이트 최하부 접촉 트랜지스터들의 준비
2. 알루미늄 보호층에 의한 선택된 S/D 접촉부들의 부분적 커버
3. 클리닝: 아세톤 세척, IPA, UV/O3를 이용한 클리닝
4. 게이트 유전체의 퇴적(선택적, 예를 들어, SiO2 상의 실란)
5. 보호층의 제거를 회피하는 방식으로 SAM1 퇴적(알루미늄을 손상시키기 위해 일부 티올 용액이 충분히 산성일 수 있다). 가능성 1: 가스 상태로부터 SAM1(예를 들어, 티올)의 퇴적(알루미늄의 완전한 손상을 회피해야 함). 가능성 2: 유기 이황화물 또는 디셀레나이드(예를 들어, 알킬이황화물, 아릴이황화물, 알킬디셀레나이드, 아릴디셀레나이드 등)를 사용한다; 티올(및 셀레놀)에 비해, 이황화물 및 디셀레나이드는 통상적으로 보호층을 공격할 수 있는 수소산(acid hydrogens)을 포함하지 않는다.
5' 선택적 세척
6. 금속 상에 고정된 SAM1의 손상을 회피하기 위해 충분히 희석된 묽은 산을 이용하여 보호층을 제거한다; 알루미늄이 보호층으로서 사용되는 경우, 묽은 염기가 또한 작용할 수 있다.
6' 선택적 세척
7. SAM1의 제거 없이 용액 또는 가스 상태로부터 베어 메탈로의 SAM2의 퇴적 (예를 들어, 디페닐디설파이드가 페닐설파이드-Au 결합(SAM1)를 만들기 위해 사용되고, SAM2로서 에탄올 용액으로부터 펜타플루오르벤젠티올이 사용되는 경우 가능할 수 있음; 설명: 플루오르 원자들은 강력한 음전기성이며, 플루오르 원자들의 부재시보다 S에 대해 더 많이 S-Au 결합의 전자들의 바인딩을 끌어당길 것이며; 따라서, S-Au 결합은 플루오르화된 분자에 대해 더 약해져야 한다).
7' 선택적 세척
8. (선택적, 포인트 4 아래에서 아직 수행되지 않은 경우) 유전체로의 자기조립 단분자막의 퇴적
9. 하나의 반도체(도 3) 또는 2개의 상이한 반도체들(도 4)의 퇴적
본 발명의 추가적인 실시예에서, 자기조립 단분자막(예를 들어, SiO2 상의 실란)에 의해 유전체의 수정 동안 발생할 수 있는 가능한 변경들에 대해 S/D 최하부 금속을 보호하는, 2개의 상이한 보호층들이 사용될 수 있다. 기판들은 도 6에 도시된 바와 같이, S/D 최하부 접촉부들의 한 그룹 상에 제1 보호층(11)을 퇴적시키고, 다른 S/D 최하부 접촉부들 상에 제2 (상이한) 보호층(12)을 퇴적시킴으로써 만들어질 수 있다. 또한 제2 보호층은 도 7에 예시된 바와 같은 제1 보호층의 최상부 상에 퇴적될 수 있다. 이러한 종류의 보호는 예를 들어, 보호층 물질들 중 하나가 예를 들어, UV/O3를 포함하는 클리닝 단계를 겪는 경우 유용할 수 있다. 이러한 경우, 추가적인 보호층이 제1 보호층의 최상부 상에 퇴적될 수 있다.
예를 들어, Au S/D 최하부 접촉 기판들은 최하부 접촉부들의 일부가 알루미늄으로 커버되고, 다른 부분들이 구리에 의해 커버되도록(도 6과 유사), 또는 모두 구리로 커버되고 추가로 이들 중 일부가 알루미늄으로 커버되도록(도 7과 유사) 만들어질 수 있다. 용제 클리닝 및 UV/O3에 대한 노출 이후, 자기조립 단분자막이 게이트 유전체(예를 들어, 실란)에 퇴적된다. 이후, 구리를 부식시키지 않는 묽은 산(예를 들어, 묽은 염산 또는 묽은 황산) 또는 염기 용액(예를 들어, 수산화나트륨 수용액)에 의해 알루미늄이 제거된다. 이후, 자기조립 단분자막(예를 들어, 티올)이 베어 Au 최하부 접촉부들에 퇴적된다. 이후, 나머지 Au S/D 최하부 접촉부들 상의 구리 보호층이 묽은 질산을 이용한 처리에 의해 제거된다. 이후, (예를 들어, 티올 또는 이황화물로부터의) 또다른 자기조립 단분자막이 이제 보호되지 않은 Au 최하부 접촉부들에 퇴적된다. 단일 반도체의 퇴적은 이후 상이한 전기 특징들을 가지는 2가지 종류의 트랜지스터를 초래할 것인 반면, 상기 경우, p-타입 반도체 및 n-타입 반도체가 최하부 접촉부들 상의 상이한 자기조립 단분자막을 가지는 트랜지스터들에 (예를 들어, 쉐도우 마스크 기법들을 사용하여) 선택적으로 퇴적되어, CMOS 회로의 블록들의 구축이 이루어질 수 있다.
본 발명의 또다른 실시예에서, 다수의 보호층들이 선택적 탈보호(deprotection)를 허용하기 위해 사용될 수 있다. 예를 들어, 동일한 기판들 상에서, 3가지 종류의 최하부 접촉부들: 보호되지 않은 금속, 알루미늄 보호층에 의해 보호되는 금속, 및 구리 보호층에 의해 보호되는 금속이 존재할 수 있다. 이는 (클리닝 및 게이트 유전체로의 SAM의 선택적 퇴적 이후) 다음 프로세스를 허용할 수 있다: 베어 메탈 상의 SAM2의 퇴적, (예를 들어, 구리를 손상시키지 않는 묽은 염산 또는 황산을 이용하는) Al에 의해 보호되는 금속의 선택적 탈보호, 이제 보호되지 않은 금속으로의 SAM2의 퇴적, (묽은 질산을 이용한) Cu에 의해 보호되는 금속의 탈보호(SAM1 및 SAM2가 이러한 산에 대해 안정적이어야 하므로, SAM1 및 SAM2의 선택에 대한 제한을 줄 수 있음), SAM3의 퇴적, 유전체로의 SAM의 퇴적(선택적), 반도체(들)의 퇴적.
예시 6: 펜타신 최하부 접촉 트랜지스터 특징들의 개선
본 발명의 실시예들에 따라 획득되는 펜타신 최하부 접촉 트랜지스터 특징들의 개선이 SiOx 게이트 유전체 상의 자기조립 실란 단분자막 및 금 최하부 접촉부 상의 자기조립 유기황 또는 유기셀레늄 단분자막을 가지는 기술의 고전적인 방법들에 의해 획득되는 펜타신 트랜지스터들의 비교에 의해 예시되었다. 이러한 트랜지스터들은 2가지 상이한 방식들로 준비되었다: (a) SiOx 게이트 유전체 상의 실란 기반 자기조립 단분자막의 가스 상태 퇴적에 선행하여 금 최하부 접촉부들 상의 유기황 또는 유기 셀레늄 자기조립 단분자막들의 용액 퇴적에 의한 "종래 기술" 방식, 및 (b) (실란화 단계 동안 Au 최하부 접촉부 상에 추가 표면 수정층을 사용하여) 자기조립 단분자막의 각각의 퇴적 순서가 거꾸로 되는 본 발명의 실시예에 따른 방법.
실험
최하부 금속 접촉부들의 형성을 위해 리프트-오프를 사용하는 제조 프로세스에 의해 Au 최하부-접촉 유기 트랜지스터들이 준비되었다. 실험들에서, 공통 알루미늄 게이트 및 140 nm 두께의 유전층(실리콘 이산화물)을 포함하는 실리콘 기판이 사용되었다. 기판의 클리닝 후, 50 nm 두께의 금층 및 5 nm 두께의 알루미늄 층의 스퍼터링을 포함하는 금속화 단계에 선행하여, 패터닝된 포토레지스트 층이 제공되었다. 다음으로, 리프트-오프 단계가 아세톤을 이용하여 초음파 배쓰에서 수행되었다. 트랜지스터 구조에서, 50 nm 두께의 금 층은 트랜지스터의 소스 및 드레인을 형성한다. 5 nm 알루미늄 층은 본 발명의 실시예에 따라 임시 보호층으로서 작용한다. 샘플들의 습식 클리닝 및 UV-오존 클리닝(15분) 이후, PETS (phenylethyltrichlorosilane)가 30분 동안 140°C의 온도에서 기체 상태로부터 제공된 실란 처리가 수행되었다(제1 표면 수정층). 다음으로, 5 nm 알루미늄 보호층은, 물로 세척하는 것에 선행하여, 10분 동안 묽은 염산(부피 1의 진한 HCl + 부피 5의 H2O)과의 반응에 의해 제거되었다. 다음으로, Au 최하부 접촉부들 상에 제2 표면 수정층을 제공하기 위한 SAM 퇴적 단계가 수행되었다. 3가지 종류의 자기조립 단분자막이 테스트되었다: (a) 에틸 알콜에서 펜타플루오르벤젠티올의 10밀리몰 용액으로부터 퇴적되는 펜타플루오르벤젠티올(C6H5SH, Au-S-C6F5 결합에 의해 고정됨)(반응시간 1시간), (b) 아세톤니트릴에서 5 밀리몰 용액으로부터 퇴적되는 디페닐디셀레나이드(C6H5-Se-Se-C6H5, Au-Se-C6H5 결합에 의해 고정됨), 및 (c)아세톤니트릴에서 5 밀리몰 용액으로부터 퇴적되는 비스(펜타플루오르페닐)디셀란(C6F5-Se-Se-C6F5, Au-Se-C6F5 결합에 의해 고정됨)(퇴적 시간 4시간). 퇴적 이후, 기판들은 순 에틸 알콜로 세척되었으며, 질소류로 조심스럽게 건조되었다. 이후, 펜타신층은 OMBD에 의해 성장되었다.
비교를 위해, (30분 동안 140°C에서 PETS를 이용한 실란화에 선행하여, (a) 내지 (c) 하에서 기술된 바와 같이 퇴적되는 유기황 또는 유기 셀레늄 단분자막을 가지는, Au/SiOx 기판을 이용하여 만들어진) 종래 기술에 따른 펜타신 트랜지스터들에 따른 펜타신 트랜지스터들이 준비되었다.
모든 조사된 결합들에 대해(표 1 참조), 본 발명의 실시예들에 따라 준비된 펜타신 트랜지스터의 이동도는 종래 기술에 따른 프로세싱을 이용하는 것보다 더 높다.
(표 1) 종래 기술의 프로세스에 따라, 그리고 본 발명의 실시예들에 따라 PETS(140°C, 1h)를 이용한 실란화 및 Au 최하부 접촉부들 상의 다양한 자기조립 단분자막들을 가지고 준비된 펜타신 트랜지스터들(W/L = 5000/10 ㎛/㎛)의 이동도 및 임계 전압. 표시된 값들은 동일한 기판 상의 5개의 상이한 트랜지스터들의 측정 동안 획득된 평균 값 ± 표준 편차로서 주어진다.
도 13 및 14는 Au 상에서 펜타플루오르벤젠티올 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터(W/L = 5000/10 ㎛/㎛)의 통상적인 IDS 대 VGS 특성을 도시한다. 도 13에서 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 14에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 15 및 16은 Au 상에서 디페닐디셀레나이드 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터(W/L = 5000/10 ㎛/㎛)의 통상적인 IDS 대 VGS 특성을 도시한다. 도 15에서 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 16에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
도 17 및 18은 Au 상의 비스(펜타플루오르페닐)디셀렌 기반 자기조립 단분자막 및 SiOx 게이트 유전체 상의 페닐에틸트리클로로실란(PETS) 기반 기체 상태 증착 자기조립 단분자막을 가지는 Au 최하부 접촉 트랜지스터 (W/L = 5000/10 ㎛/㎛)에 대한 통상적인 IDS 대 VGS 특성을 도시하는 도면이다. 도 17에서, 종래 기술에 따른 통상적인 프로세스가 사용되었고, 도 18에서 본 발명의 실시예에 따른 프로세스가 사용되었다.
예시 7:
본 특허 출원에서 이전에 기술된 방법에 따라 샘플들이 준비되었다. 5 nm Ti(이베포레이션)/25 nm Ag(이베포레이션)/ 5 nm Al(이베포레이션)으로 구성된 금속화 및 (약 127 nm 두께의) Si, SiO2 유전체 상의 후방에 Al을 가지는 트랜지스터 기판들은 전술된 바와 같이 포토리소그래피 및 리프트-오프에 의해 준비되었다.
아세톤, 이소프로필알콜을 이용한 클리닝 이후, 질소를 이용한 건조에 선행하여, 페닐에틸트리클로로실란(PETS) 단분자막이 기체 상태로부터 퇴적되었다. 이후, 5분 동안 부피 5의 탈이온수와 혼합된 부피 1의 HCl로 구성된 용액에 의해 Al 보호층이 제거되었다. 탈이온수, 아세톤, 이소프로필알콜로 세척하고 질소류 하에서 건조한 이후, 샘플들은 다음과 같이 처리되었다:
- 하나의 샘플은 순 에탄올에서 1,2-벤젠디티올의 5 밀리몰 용액에서 10분 동안 있고, 이후 순 에탄올로 세척되고, 질소류 하에서 건조되었다(최종 트랜지스터의 대응하는 결과들은 도 19 및 20에 도시된다).
- 제2 샘플은 순 에탄올에서 1,2-벤젠디메탄티올의 5밀리몰 용액에서 10분 동안 있고, 이후 순 에탄올로 세척되고, 질소류 하에서 건조되었다(최종 트랜지스터의 대응하는 결과들은 도 21 및 22에 도시된다).
- 제3 샘플은 폴리(3,4-에틸렌다이옥시티오펜)-폴리(스티렌설포네이트)를 가지고 스핀-코팅(6000 rpm, 60초)에 의해 커버되었다(PEDOT:PSS, H.C. Stark, Clevios P VP A1 4083으로부터);(최종 트랜지스터의 대응하는 결과들은 도 23 및 24에 도시된다).
- 마지막 샘플은 표면 수정 없이 사용되었다(최종 트랜지스터의 대응하는 결과들은 도 25 및 26에 도시된다).
이후, 펜타신은 이전에 설명된 바와 같이 기체 상태로부터 퇴적되었으며, 획득된 트랜지스터들은 질소 충전 글로브박스에서 측정되었다. 도 19 내지 24에 도시된 대응하는 결과들은 사용된 트랜지스터 기판들의 짧은 채널 길이(10 ㎛)에 대한 상대적으로 높은 포화 이동도를 도시한다. 티올에 의한 수정된 은 접촉부들의 펜타신으로의 주입은, 0.1 내지 0.2 cm2/(V.s)의 범위의 포화 이동도들을 가지고 양호하였다(도 19, 20, 21 및 22). 심지어 PEDOT:PSS 수정된 은 접촉부들을 가지는 트랜지스터들(도 23 및 24)도 미처리된 은 접촉부들(0.02 cm2/(V.s), 도 25 및 26)보다 훨씬 더 높은 포화 이동도(약 0.05 cm2/(V.s))를 보여주었다.
바람직한 실시예들, 특정 구조들 및 구성들, 뿐만 아니라 물질들이 본 발명에 따른 디바이스들에 대해 여기서 논의되었지만, 형태 및 상세항목에서의 다양한 변경들 또는 수정들이 본 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 점이 이해되어야 한다. 예를 들어, 위에서 주어진 임의의 식들은 단지 사용될 수 있는 프로시져들을 대표할 뿐이다. 기능들이 추가되거나 블록도로부터 제거될 수 있으며, 동작들은 기능 블록들 사이에서 상호교환될 수 있다. 본 발명의 범위 내에서 기술되는 방법들에 대해 단계들이 추가되거나 삭제될 수 있다.
Claims (83)
- 유기 디바이스를 제조하기 위한 방법으로서,
(i) 전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1)을 제공하는 단계,
(ii) 상기 전기 접촉 구조들(4)의 일부 또는 전부 상에 제1 임시 보호층(9)을 제공하는 단계,
(iii) 상기 유전체 부분(3) 상에 제1 표면 수정층(6)을 제공하고, 그리고/또는 단계 (ii)에서 보호되지 않는 상기 전기 접촉 구조들(4) 상에 제3 표면 수정층(10)을 제공하는 단계,
(iv) 상기 제1 임시 보호층(9)을 제거하는 단계,
(v) 단계 (ii)에서 보호되는 전기 접촉 구조들 상에 제2 표면 수정층(5)을 제공하는 단계, 및
(vi) 단계 (iii)에서 제공되지 않은 경우, 상기 유전체 부분(3) 상에 상기 제1 표면 수정층(6)을 제공하는 단계,
(vii) 상기 제1 표면 수정층(6)의 적어도 일부분의 최상부 상에, 그리고 상기 제2 표면 수정층(5)의 최상부 상에, 그리고 존재하는 경우 상기 제3 표면 수정층(10)의 최상부 상에 유기 반도체층(7)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하거나, 또는 상기 제2 표면 수정층(5) 및 상기 제1 표면 수정층(6)의 일부분의 최상부 상에 제1 타입의 유기 반도체층(7)을 제공하고, 상기 제3 표면 수정층의 최상부 상의 제2 타입의 유기 반도체층(8) 및 상기 제1 표면 수정층(6)의 또다른 부분을 제공하여, 이에 의해 상기 유기 디바이스를 획득하는 단계
를 포함하는 방법. - 제1항에 있어서,
단계 (i)은
● 기판(1)을 제공하는 단계,
● 상기 기판(1) 상에 유전층(3)을 제공하는 단계, 및
● 상기 유전층(2) 상에 전기 접촉 구조들(4)을 제공하는 단계
를 포함하고, 이에 의해 전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1)을 형성하는 단계를 포함하는 방법. - 제1항 또는 제2항에 있어서,
단계 (ii)에서, 제1 임시 보호층(9)은 모든 전기 접촉 구조들(4) 상에 제공되고, 단계 (iii)은 상기 유전체 부분(3) 상에 제1 표면 수정층(6)을 제공하는 단계로 구성되고, 상기 단계 (vi)은 수행되지 않고, 단계 (vii)은 상기 제1 표면 수정층(6) 및 상기 제2 표면 수정층(5)의 최상부 상에 유기 반도체 층(7)을 제공하여, 이에 의해 상기 유기 디바이스를 획득하는 단계로 구성되는 방법. - 제1항 또는 제2항에 있어서,
단계 (ii)에서, 제1 임시 보호층(9)이 상기 전기 접촉 구조들(4) 중 오직 일부 상에만 제공되고, 단계 (iii)에서, 제1 표면 수정층(6)은 상기 유전체 부분(3) 상에 제공되고 제3 표면 수정층(10)은 단계 (ii)에서 보호되지 않은 전기 접촉 구조들(4) 상에 제공되고, 단계 (vi)은 수행되지 않고, 단계 (vii)에서, 유기 반도체층(7)은 상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 상기 제3 표면 수정층(10)의 최상부 상에 제공되어, 이에 의해 상기 유기 디바이스를 획득하는 방법. - 제1항 또는 제2항에 있어서,
단계 (ii)에서, 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 오직 일부 상에만 제공되고, 단계 (iii)은 단계 (ii)에서 보호되지 않은 상기 전기 접촉 구조들(4) 상에 제3 표면 수정층(10)을 제공하는 단계로 구성되고, 단계 (vi)은 상기 유전체 부분(3) 상에 상기 제1 표면 수정층(6)을 제공하는 단계로 구성되고, 단계 (vii)에서, 유기 반도체층(7)은 상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 상기 제3 표면 수정층(10)의 최상부에 제공되고, 이에 의해 상기 유기 디바이스를 획득하는 방법. - 제1항 또는 제2항에 있어서,
단계 (ii)에서, 상기 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 일부 상에 제공되고, 추가적인 단계가 단계 (ii) 및 단계 (iii) 사이에서 수행되고, 여기서 제2 임시 보호층(12)은 적어도 상기 제1 임시 보호층(9)이 제공되지 않은 전기 접촉 구조들(4) 상에 제공되는 방법. - 제1항 또는 제2항에 있어서,
단계 (ii)에서, 상기 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 모두상에 제공되고, 추가적인 단계가 단계 (ii) 및 단계 (iii) 사이에서 수행되고, 여기서 제2 임시 보호층(12)은 상기 제1 임시 보호층(9)에 의해 커버되는 상기 전기 접촉 구조들(4)의 일부분 상에 제공되는 방법. - 제2항 내지 제7항 중 어느 한 항에 있어서,
전기 구조들(4)은 제1 포토리소그래피 금속화 단계를 통해 단계 (i)에서 제공되고, 상기 제1 임시 보호층(9)은 제2 포토리소그래피 금속화 단계를 통해 단계 (ii)에서 제공되는 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
단계 (ii)는 상기 전기 접촉 구조들(4)의 일부분을, 예를 들어 쉐도우(shadow) 마스크를 이용하여 마스킹하는 단계를 포함하는 방법. - 제4항 내지 제9항 중 어느 한 항에 있어서,
단계 (ii)는 상기 전기 접촉 구조들의 모두 상에 상기 제1 임시 보호층(9)을 먼저 제공하고, 이어서 상기 전기 접촉 구조들 중 일부로부터 제1 임시 보호층(9)을 제거하여, 이에 의해 상기 전기 접촉 구조들의 일부분 상에 제1 임시 보호층(9)을 제공하는 단계를 포함하는 방법. - 제10항에 있어서,
상기 전기 접촉 구조들의 일부로부터 상기 제1 임시 보호층(9)을 제거하는 단계는 단계 (ii)에서 제거될 상기 제1 임시 보호층(9)을 에칭 용액에 선택적으로 접촉시키는 단계를 포함하는 방법. - 제1항 내지 제11항 중 어느 한 항에 있어서,
상기 제1 임시 보호층을 제공하는 단계는 리프트-오프 프로세스를 이용하여 수행되는 방법. - 제12항에 있어서,
상기 제1 임시 보호층을 제공하는 단계는 상기 전기 접촉 구조들(4)의 준비 동안 수행되는 방법. - 제12항 또는 제13항에 있어서,
상기 전기 접촉 구조들(4)을 제공하는 단계 및 상기 제1 임시 보호층(9)을 제공하는 단계는 상기 제1 표면 수정층(6)을 제공하기 전에 단일 리프트-오프 단계에서 상기 전기 접촉 구조들(4) 및 상기 제1 임시 보호층(9)을 패터닝하는 단계를 포함하는 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)을 형성한 이후에 제공되는 방법. - 제1항 내지 제15항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)을 제공하는 단계 이후에, 그리고 상기 제1 임시 보호층(9)을 제거하는 단계 이전에 클리닝 단계를 수행하는 단계를 더 포함하는 방법. - 제1항 내지 제16항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 전착 또는 무전해 도금에 의해 제공되는 방법. - 제1항 내지 제17항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 유기 또는 무기 물질을 포함하는 방법. - 제18항에 있어서,
상기 무기 물질은 금속, 금속염 또는 금속 산화물인 방법. - 제19항에 있어서,
상기 금속은 Al, Cu, Mg, Zn, Ti, Zr, Hf, 이들의 혼합물들 및 조합들로 구성되는 목록으로부터 선택되는 방법. - 제18항에 있어서,
상기 유기 물질은 중합체인 방법. - 제21항에 있어서,
상기 중합체는 자신의 단위체에 의한 전기화학 중합반응에 의해 상기 전기 접촉 구조들 상에 퇴적되는 방법. - 제22항에 있어서,
상기 단위체는 수용액으로부터 퇴적되는 방법. - 제1항 내지 제23항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 둘 이상의 층들의 스택인 방법. - 제1항 내지 제24항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 2 내지 10 nm 두께인 방법. - 제1항 내지 제25항 중 어느 한 항에 있어서,
상기 제1 표면 수정층(6)의 도포(application)는 시약의 용액 또는 증기와 상기 표면과의 반응을 포함하는 방법. - 제1항 내지 제26항 중 어느 한 항에 있어서,
상기 제1 표면 수정층(6)의 도포는 스핀 코팅 또는 스프레이 코팅을 포함하는 방법. - 제1항 내지 제27항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)을 제거하는 단계는 상기 제1 표면 수정층(6)을 손상시키지 않는 화학 처리에 의해 수행되는 방법. - 제1항 내지 제28항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9)은 유기성이고, 상기 제1 임시 보호층(9)은 유기 용매내의 용해를 통해 제거되는 방법. - 제19항에 있어서,
상기 제1 임시 보호층(9)은 상기 전기 접촉 구조들(4)의 금속의 산화환원 전위보다 더 낮은 산화환원 전위를 가지는 금속을 포함하고, 상기 금속은 전기화학 프로세스에 의해 제거되는 방법. - 제1항 내지 제30항 중 어느 한 항에 있어서,
상기 클리닝 단계는 단계 (iii) 이후에, 그리고 단계 (iv) 이전에 수행되는 방법. - 제1항 내지 제31항 중 어느 한 항에 있어서,
상기 제1 표면 수정층(6)은 실란, 유기 포스폰산 또는 카르복실 산을 포함하는 방법. - 제32항에 있어서,
상기 실란은 옥타데실트리클로로실란 및 페닐에틸트리클로로실란으로 구성된 그룹으로부터 선택되는 방법. - 제1항 내지 제33항 중 어느 한 항에 있어서,
상기 제1 표면 수정층 및 상기 전기 접촉 구조들은 각각 서로에 대해 소수성 및 친수성인 방법. - 제1항 내지 제34항 중 어느 한 항에 있어서,
상기 전기 접촉 구조들(4)은 최하부 접착층, 및 상기 최하부 접착층에 바로 인접하고 상기 최하부 접착층보다 상기 기판(1)으로부터 더 멀리 떨어진 최상부층을 포함하는 방법. - 제35항에 있어서,
상기 최하부 접착층 2 내지 30 nm 두께이고, 상기 최상부층은 10 내지 40 nm 두께인 방법. - 제1항 내지 제36항 중 어느 한 항에 있어서,
상기 전기 접촉 구조들(4)은 12 내지 70 nm, 바람직하게는 20 내지 50 nm의 두께를 가지는 방법. - 제1항 내지 제37항 중 어느 한 항에 있어서,
상기 전기 접촉 구조들(4)은 Au, Pt, Pd, Ag 또는 Cu를 포함하거나 Au, Pt, Pd, Ag 또는 Cu로 이루어지는 방법. - 제38항에 있어서,
상기 전기 접촉 구조들(4)은 금 또는 티타늄 최하부 접착층 및 은 최상부층을 포함하는 방법. - 제38항에 있어서,
상기 전기 접촉 구조들(4)은 Au, Pt 또는 Pd를 포함하거나 Au, Pt 또는 Pd로 이루어지는 방법. - 제40항에 있어서,
상기 전기 접촉 구조들(4)은 최하부 접착층으로서 TiW, 및 상기 최하부 접착층에 바로 인접하고 상기 최하부 접착층보다 상기 기판(1)에서 더 멀리 떨어진 최상부층으로서 Pd를 포함하는 방법. - 제40항에 있어서,
상기 전기 접촉 구조는 최상부층으로서 금을 포함하거나 또는 금으로 구성되고, 상기 제1 임시 보호층은 Al을 포함하는 방법. - 제38항에 있어서,
상기 제1 임시 보호층(9)은 Al, Mg 또는 Zn을 포함하는 방법. - 제39항 또는 제43항에 있어서,
상기 제1 임시 보호층(9)은 Al을 포함하는 방법. - 제40항에 있어서,
상기 제1 임시 보호층(9)은 Cu로 이루어지는 방법. - 제40항에 있어서,
제1 및 제2 임시 보호층(12)이 제공되고, 상기 제1 임시 보호층(9, 11)은 Cu이고 상기 제2 임시 보호층(12)은 Al인 방법. - 제42항 내지 제44항 중 어느 한 항에 있어서,
상기 제1 임시 보호층(9, 11)은 묽은 산, 예를 들어 염산 또는 황산에 의해 제거되는 방법. - 제42항 또는 제44항에 있어서,
상기 제1 임시 보호층(9, 11)은 묽은 염기에 의해 제거되는 방법. - 제47항에 있어서,
상기 묽은 산은 부피 2 내지 10의 물, 바람직하게는 부피 4 내지 6의 물에 대해 부피 1의 진한 산을 포함하는 방법. - 제45항에 있어서,
상기 Cu 보호층은 묽은 질산에 의해 제거되는 방법. - 제50항에 있어서,
상기 묽은 질산은 부피 5-20의 물에 대해 부피 1의 진한 질산을 포함하는 방법. - 제47항 내지 제51항 중 어느 한 항에 있어서,
상기 묽은 산 또는 상기 묽은 염기와의 접촉 시간은 5 내지 60분인 방법. - 제1항 내지 제52항 중 어느 한 항에 있어서,
클리닝 단계는 단계 (iv) 이후에 그리고 단계 (v) 이전에 수행되는 방법. - 제1항 내지 제53항 중 어느 한 항에 있어서,
클리닝 단계는 단계 (v) 이후에 그리고 단계 (vi) 이전에 수행되는 방법. - 제1항 내지 제54항 중 어느 한 항에 있어서,
상기 제1 표면 수정층(6)은 상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)과는 상이한 방법. - 제55항에 있어서,
상기 차이는 상기 제1 표면 수정층 및 상기 제2 표면 수정층(5)의 화학적 속성에 있는 방법. - 제1항 내지 제56항 중 어느 한 항에 있어서,
상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)은 티올, 유기 이황화물, 치환된 티오요소, 이소티오시아네이트, 티오펜, 이미다졸-2-티온, 셀레놀, 유기 디셀레나이드, 티오아세테이트, 니트릴 또는 이소니트릴 중 하나를 포함하는 방법. - 제1항 내지 제57항 중 어느 한 항에 있어서,
상기 제2 표면 수정층(5)은 전하-전달 복합체를 포함하는 방법. - 제58항에 있어서,
상기 전하-전달 복합체는 TTF-TCNQ(tetrathiafulvalene-tetracyanoquinodimethane)인 방법. - 제1항 내지 제59항 중 어느 한 항에 있어서,
상기 제2 표면 수정층(5) 및/또는 상기 제3 표면 수정층(10)은 자기조립 단분자막들인 방법. - 제60항에 있어서,
상기 제3 표면 수정층(10)은 상기 전기 접촉 구조(4)와의 결합 강도가 상기 제2 표면 수정층(5)과 상기 전기 접촉 구조(4)와의 결합 강도보다 더 낮도록 선택되는 자기조립 단분자막인 방법. - 제61항에 있어서,
상기 제2 표면 수정층(5)은 디페닐디설파이드이고, 상기 제3 표면 수정층(10)은 펜타플루오르벤젠티올인 방법. - 제60항 또는 제61항에 있어서,
상기 제3 표면 수정층(10)은 자기조립 단분자막이고, 상기 제2 표면 수정층(5)은 자신이 그 위에 제공되는 전기 접촉 구조의 표면을 포화시키도록 제공되는 방법. - 제60항에 있어서,
상기 제2 표면 수정층 및/또는 상기 제3 표면 수정층(10)은 기체로서 제공되는 방법. - 제1항 내지 제56항 중 어느 한 항에 있어서,
상기 전기 접촉 구조(4)는 구리 또는 은으로 이루어지거나, 구리 또는 은 최상부층을 가지며, 상기 제2 표면 수정층(5)은 상기 구리 또는 은을 TCNQ(tetracyanoquinodimethane), 황 또는 셀레늄과 반응시킴으로써 제공되는 방법. - 제1항 내지 제65항 중 어느 한 항에 있어서,
상기 제1 표면 수정층(6), 상기 제2 표면 수정층(5) 및 선택적으로 상기 제3 표면 수정층(10)을 제공한 이후에, 그리고 상기 유기 반도체층(7)을 제공하는 단계 이전에, 클리닝, 바람직하게는 용제 클리닝을 수행하는 단계를 더 포함하는 방법. - 제1항 내지 제66항 중 어느 한 항에 있어서,
상기 유기 반도체층은 펜타신 또는 펜타신 유도체인 방법. - 제1항 내지 제67항 중 어느 한 항에 있어서,
상기 전기 접촉 구조(4)는 금속으로 구성되고, 상기 방법은 전기 접촉 구조들(4)-반도체층(7) 인터페이스에서 상기 반도체에 대한 도펀트로서 작용하는 화합물 또는 화합물들의 혼합 또는 전자 수용체와 상기 전기 접촉 구조를 반응시키는 단계 또는 상기 전기 접촉 구조들(4)-반도체층(7) 인터페이스에서 상기 반도체로의 전하 주입을 증가시키는 단계를 더 포함하는 방법. - 제68항에 있어서,
상기 전기 접촉 구조는 은 또는 구리로 구성되거나 최상부층으로서 은 또는 구리를 포함하고, 상기 전자 수용체는 황 또는 셀레늄인 방법. - 제68항에 있어서,
상기 전기 접촉 구조는 구리로 구성되거나 최상부층으로서 구리를 포함하고, 상기 전자 수용체는 TCNQ(tetracyanoquinodimethane)인 방법. - 제1항 내지 제70항 중 어느 한 항에 있어서,
상기 제2 표면 수정층(10)은 상기 전기 접촉 구조(4)를 반응물의 액체 용액과 접촉시킴으로써 제공되는 방법. - 제71항에 있어서,
상기 액체 용액은 유전층 상의 상기 제1 표면 수정층(6)에 대해서보다 상기 전기 접촉 구조들에 대해 더 큰 친화도를 가지는 방법. - 제71항에 있어서,
상기 액체 용액은 스핀 코팅, 딥(dip) 코팅을 통해 또는 잉크젯을 통해 제공되는 방법. - 제73항에 있어서,
상기 액체 용액은 프린트-헤드의 2개의 상이한 노즐들로부터 잉크젯을 통해 제공되는 방법. - 제71항에 있어서,
상기 제2 표면 수정층은 상기 액체 용액의 용매를 상기 전기 접촉 구조와 접촉시킨 이후 증발시킴으로써 제공되는 방법. - 제1항 내지 제75항 중 어느 한 항에 있어서,
상기 제1 타입의 유기 반도체층(7)은 p-타입 또는 n-타입이고, 상기 제2 타입의 유기 반도체층(8)은, 존재하는 경우, 상기 제1 타입의 유기 반도체층(7)이 p-타입인 경우 n-타입이고, 상기 제1 타입의 유기 반도체층(7)이 n-타입인 경우 p-타입인 방법. - 제1항 내지 제76항 중 어느 한 항에 있어서,
상기 유기 디바이스는 유기 최하부 접촉 트랜지스터들, 트랜지스터-다이오드들, 이온 감지 전계 효과 트랜지스터들, 유기 발광 다이오드들, 유기 다이오드들 및 유기 CMOS 회로들로 구성된 리스트로부터 선택되는 방법. - 제77항에 있어서,
상기 유기 디바이스는 유기 CMOS 회로이고, 단계 (v)는 단계 (ii)에서 보호된 전기 접촉 구조들의 전부가 아닌 일부 상에 제1 타입의 제2 표면 수정을 제공하는 단계 및 단계 (ii)에서 보호되었지만 제1 타입의 상기 제2 표면 수정이 아직 제공되지 않은 전기 접촉 구조들 상에 제2 타입의 제2 표면 수정을 제공하는 단계를 포함하는 방법. - 제77항에 있어서,
상기 유기 디바이스는 유기 최하부 접촉 트랜지스터인 방법. - 제79항에 있어서,
단계 (i)은 하나 이상의 게이트 전극들(2)을 포함하는 기판(1)을 제공하고, 상기 기판(1) 상에 그리고 상기 하나 이상의 게이트 전극들(2) 상에 유전층(3)을 제공하고, 상기 유전층(2) 상에 접촉 구조들(4)을 제공함으로써 수행되고, 상기 유전층(3)은 게이트 유전층(3)이고, 상기 접촉 구조들(4)은 소스 및 드레인 전극들(4)이고, 단계 (ii)는 소스 및 드레인 전극들(4)의 일부 또는 전부의 자유 표면들 상에 제1 임시 보호층(9)을 제공함으로써 수행되고, 제1 임시 보호층(9)을 제거하는 단계 (iv)는 상기 게이트 유전층(3)으로부터 상기 제1 표면 수정층(6)을 제거하지 않고 수행되고, 상기 전기 접촉 구조들(4) 상에 제2 표면 수정층(5)을 제공하는 단계는 상기 소스 및 드레인 전극들(4)의 자유 표면들 상에 제2 표면 수정층(5)을 제공하는 단계를 포함하는 방법. - 제1항 내지 제80항 중 어느 한 항에 있어서,
단계 (vii)에서 획득된 상기 유기 디바이스의 캡슐화를 더 포함하는 방법. - 제1항 내지 제81항 중 어느 한 항의 방법에 의해 획득가능한 유기 디바이스.
- 디바이스로서,
전기 접촉 구조들(4) 및 유전체 부분(3)을 포함하는 표면을 가지는 기판(1), 및
상기 전기 접촉 구조들(4)의 일부 또는 전부 상의 제1 임시 보호층(9)
을 포함하는 디바이스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25484809P | 2009-10-26 | 2009-10-26 | |
| US61/254,848 | 2009-10-26 | ||
| PCT/EP2010/066082 WO2011051234A1 (en) | 2009-10-26 | 2010-10-25 | Method for fabricating organic devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120088768A true KR20120088768A (ko) | 2012-08-08 |
Family
ID=43480881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127013754A KR20120088768A (ko) | 2009-10-26 | 2010-10-25 | 유기 디바이스들을 제조하기 위한 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120211740A1 (ko) |
| EP (1) | EP2494617A1 (ko) |
| JP (1) | JP2013508989A (ko) |
| KR (1) | KR20120088768A (ko) |
| CN (1) | CN102598333A (ko) |
| TW (1) | TW201128828A (ko) |
| WO (1) | WO2011051234A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190052784A (ko) * | 2017-11-09 | 2019-05-17 | 동국대학교 산학협력단 | 후면전극 기판 및 이의 제조방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0722750D0 (en) * | 2007-11-20 | 2008-01-02 | Cambridge Display Technology O | Organic thin film transistors active matrix organic optical devices and emthods of making the same |
| US9757109B2 (en) | 2010-12-10 | 2017-09-12 | Illumix Surgical Canada Inc. | Organic light emitting diode illuminated surgical retractor |
| JP5974485B2 (ja) * | 2011-09-16 | 2016-08-23 | 株式会社リコー | 電気機械変換素子の製造方法 |
| EP2803095B1 (en) | 2012-01-11 | 2019-05-15 | IMEC vzw | Patterned organic semiconductor layers |
| DE102012100642B4 (de) * | 2012-01-26 | 2015-09-10 | Novaled Ag | Anordnung mit mehreren organischen Halbleiterbauelementen und Verfahren zum Herstellen sowie Verwendung der Anordnung |
| CN102631957B (zh) * | 2012-04-13 | 2014-06-25 | 北京大学 | 带有栅压调制功能的超薄封装微流体系统及其制备方法 |
| EP2733759A1 (en) * | 2012-11-15 | 2014-05-21 | Heraeus Precious Metals GmbH & Co. KG | Multi-layer composite with metal-organic layer |
| CN103325943A (zh) * | 2013-05-16 | 2013-09-25 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制备方法 |
| CN104218151A (zh) * | 2014-08-20 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2016124533A1 (en) * | 2015-02-04 | 2016-08-11 | Basf Se | Organic field-effect-transistors with low contact resistance |
| CN104990901B (zh) * | 2015-03-02 | 2019-02-26 | 中国科学院武汉物理与数学研究所 | 一种蛋白质快速荧光标记的方法 |
| CN106328812B (zh) * | 2015-07-06 | 2019-10-18 | 元太科技工业股份有限公司 | 有源元件及其制作方法 |
| CN105140261B (zh) * | 2015-07-28 | 2018-09-11 | 京东方科技集团股份有限公司 | 有机薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN110364623B (zh) * | 2018-04-11 | 2021-05-18 | 东北师范大学 | 一种随形贴合有机场效应晶体管及晶体管阵列和它们的制备方法 |
| CN110098329B (zh) * | 2019-05-06 | 2021-01-29 | 上海交通大学 | 有机薄膜晶体管及其制备方法 |
| CN112736098A (zh) * | 2021-01-19 | 2021-04-30 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
| JP2023026843A (ja) | 2021-08-16 | 2023-03-01 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285440B2 (en) | 2002-11-25 | 2007-10-23 | International Business Machines Corporation | Organic underlayers that improve the performance of organic semiconductors |
| US7019328B2 (en) * | 2004-06-08 | 2006-03-28 | Palo Alto Research Center Incorporated | Printed transistors |
| KR100647710B1 (ko) * | 2005-10-21 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 |
| JP5151122B2 (ja) | 2006-11-22 | 2013-02-27 | ソニー株式会社 | 電極被覆材料、電極構造体、及び、半導体装置 |
| CN101188272A (zh) * | 2007-12-20 | 2008-05-28 | 北京交通大学 | 有机薄膜晶体管的制造方法 |
-
2010
- 2010-10-25 KR KR1020127013754A patent/KR20120088768A/ko not_active Application Discontinuation
- 2010-10-25 WO PCT/EP2010/066082 patent/WO2011051234A1/en active Application Filing
- 2010-10-25 JP JP2012535770A patent/JP2013508989A/ja active Pending
- 2010-10-25 EP EP10782212A patent/EP2494617A1/en not_active Withdrawn
- 2010-10-25 US US13/503,658 patent/US20120211740A1/en not_active Abandoned
- 2010-10-25 CN CN2010800497423A patent/CN102598333A/zh active Pending
- 2010-10-26 TW TW099136454A patent/TW201128828A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190052784A (ko) * | 2017-11-09 | 2019-05-17 | 동국대학교 산학협력단 | 후면전극 기판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201128828A (en) | 2011-08-16 |
| CN102598333A (zh) | 2012-07-18 |
| US20120211740A1 (en) | 2012-08-23 |
| JP2013508989A (ja) | 2013-03-07 |
| EP2494617A1 (en) | 2012-09-05 |
| WO2011051234A1 (en) | 2011-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120088768A (ko) | 유기 디바이스들을 제조하기 위한 방법 | |
| US20080105866A1 (en) | Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group | |
| US7816671B2 (en) | Organic thin film transistor comprising phosphate-based self-assembled monolayer and method of manufacturing the same | |
| TWI292633B (ko) | ||
| US8008115B2 (en) | Thin film transistor and method for producing the same | |
| JP5200322B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US8686404B2 (en) | Organic semiconductors capable of ambipolar transport | |
| JP2007013138A (ja) | 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ | |
| US20110186829A1 (en) | Surface Treated Substrates for Top Gate Organic Thin Film Transistors | |
| US20060175603A1 (en) | Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure | |
| WO2003023877A2 (en) | Surface modifying layers for organic thin film transistors | |
| JP5132053B2 (ja) | 有機薄膜トランジスタの製造方法 | |
| JP2008085315A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2007150156A (ja) | トランジスタおよびその製造方法 | |
| JP5770104B2 (ja) | 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法 | |
| WO2014201816A1 (zh) | 氧化物薄膜晶体管及其制备方法 | |
| WO2011148699A1 (ja) | 有機半導体装置およびその製造方法 | |
| JP2006041219A (ja) | 半導体装置及びその製造方法 | |
| JP2006059896A (ja) | 電界効果型トランジスタ | |
| EP2219244B1 (en) | Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure | |
| WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
| KR102622829B1 (ko) | 플루오로바이페닐 기반 티올의 자기조립단층에 의한 금속 표면 개질을 통한 구리 전극 유기 평면 다이오드 | |
| JP2016051758A (ja) | 電極形成方法 | |
| Liu et al. | Molecular Electronic Junctions Based on Self‐Assembled Monolayers | |
| KR100656998B1 (ko) | 딥펜을 이용한 유기 박막 트랜지스터 소자 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |