KR20120081519A - 리드 프레임 및 이를 구비한 반도체 패키지 - Google Patents

리드 프레임 및 이를 구비한 반도체 패키지 Download PDF

Info

Publication number
KR20120081519A
KR20120081519A KR1020110002890A KR20110002890A KR20120081519A KR 20120081519 A KR20120081519 A KR 20120081519A KR 1020110002890 A KR1020110002890 A KR 1020110002890A KR 20110002890 A KR20110002890 A KR 20110002890A KR 20120081519 A KR20120081519 A KR 20120081519A
Authority
KR
South Korea
Prior art keywords
metal layer
alloy
roughness
lead frame
layer
Prior art date
Application number
KR1020110002890A
Other languages
English (en)
Other versions
KR101802850B1 (ko
Inventor
백성관
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020110002890A priority Critical patent/KR101802850B1/ko
Priority to US13/347,915 priority patent/US8937378B2/en
Publication of KR20120081519A publication Critical patent/KR20120081519A/ko
Application granted granted Critical
Publication of KR101802850B1 publication Critical patent/KR101802850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/22—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/27—Retrofit light sources for lighting devices with two fittings for each light source, e.g. for substitution of fluorescent tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/001—Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F21V19/003—Fastening of light source holders, e.g. of circuit boards or substrates holding light sources
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/83—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks the elements having apertures, ducts or channels, e.g. heat radiation holes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V3/00—Globes; Bowls; Cover glasses
    • F21V3/02—Globes; Bowls; Cover glasses characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2103/00—Elongate light sources, e.g. fluorescent tubes
    • F21Y2103/10—Elongate light sources, e.g. fluorescent tubes comprising a linear array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00—Illumination
    • Y10S362/80—Light emitting diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임 및 이를 구비하는 리드 프레임에 관한 것으로 본 발명의 일 실시예에 따른 리드 프레임은, 기저 소재와, 상기 기저 소재의 적어도 일면에 형성되며 그 표면이 거칠게 형성되는 제1금속층과, 상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층과, 상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 금 또는 금 합금으로 이루어지는 제3금속층과, 상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 은 또는 은 합금으로 이루어지는 제4금속층을 구비한다.

Description

리드 프레임 및 이를 구비한 반도체 패키지 {Lead frame and semiconductor package comprising the same}
본 발명은 리드 프레임 및 이를 구비하는 반도체 패키지에 관한 것이다.
반도체 패키지용 리드 프레임은 반도체 다이와 함께 반도체 패키지를 이루는 주요 구성 요소로서, 반도체 다이을 지지하는 역할 및 반도체 패키지를 외부와 연결해주는 도선(lead)의 역할을 한다.
도 1은 리드 프레임의 일례를 개략적으로 도시한 도면으로, 도 1에 도시된 바와 같이 리드 프레임(1)은 리드부(20)와 다이 패드부(10)를 구비한다. 반도체 패키지는 이러한 리드 프레임의 다이 패드부(10)에 반도체 다이를 부착하고 반도체 다이와 리드부(20)를 와이어로 연결한 후 EMC(Epoxy Molding Compound) 등으로 몰딩함으로써 제조된다.
최근에는 반도체 패키징 공정성에서 납을 사용하지 않는 경향에 따라서 팔라듐 선도금 프레임(Palladium Preplated Frame-PPF) 방식의 리드 프레임이 널리 사용된다. 그런데 이러한 PPF는 도금층은 단단한 물성을 가지기 때문에, 단단한 물성을 가지는 구리 소재의 본딩 와이어(bonding wire)와의 접합이 용이하지 않다. 이를 해결하기 위해서 이러한 PPF의 표면에 무른 물성을 가지는 금을 도금하기도 하나, 금의 가격으로 인해서 경제성이 문제가 될 수 있다.
이러한 PPF의 문제점으로 인해서 도 2에 도시된 바와 같이, 구리 소재의 기저 소재(50)에 니켈 층(60), 팔라듐 층(70), 은 층(80) 및 금 층(90)을 차례로 도금한 리드 프레임(1)이 사용되기도 한다. 이러한 리드 프레임(1)의 은 층(80)은 비교적 두껍게 형성되며, 무른 물성을 가지기 때문에 단단한 재질의 구리 와이어가 용이하게 접합될 수 있다.
그런데 도 2의 리드 프레임(1)을 이용하여 제조된 반도체 패키지는 고온 흡습 환경에서 사용될 경우, 은 원자의 이동(migration)으로 인하여 리드부(20)들 사이 또는 리드부(20)와 다이 패드부(10) 사이의 단락이 형성되어 수명 및 성능이 감소될 수 있다.
이러한 문제점을 해결하기 위하여 도 3에 도시된 바와 같이, 구리 소재의 기저 소재(50)에 거친 도금층(62), 팔라듐 층(72), 금 층(92)을 차례로 적층하여 표면에 거칠기가 형성된 리드 프레임(2)이 사용되기도 한다. 거친 도금층(62)은 니켈 또는 구리 등의 금속을 고전류를 이용하여 급속히 전기 도금함으로써 형성될 수 있다.
이와 같은 리드 프레임은 표면에 거칠기가 형성되어 구리 와이어와의 접촉면적이 크기 때문에 구리 와이어의 본딩성이 우수하다.
그러나 도 3의 리드 프레임(2)은 구리 와이어의 본딩성이 우수한 반면, 최외층이 금층이며 그 표면적이 크기 때문에 다이 어태칭(die attaching) 공정에서 에폭시 접착제의 블리딩(bleeding) 현상이 발생하여 반도체 패키지의 신뢰성이 오히려 감소될 수 있다.
상기의 문제를 해결하기 위하여, 본 발명의 일 측면은 구리 와이어와의 본딩성이 우수하고, 에폭시의 블리딩 현상을 효과적으로 억제할 수 있으며, 제조 단가가 낮은 리드 프레임을 제공함에 목적이 있다.
또한, 본 발명의 다른 일 측면은 상기의 리드 프레임을 구비하여 높은 신뢰성을 가지면서도 제조 단가가 낮은 반도체 패키지를 제공함에 목적이 있다.
상기의 문제를 해결하기 위하여 본 발명의 일 실시예에 따른 리드 프레임은, 기저 소재와, 상기 기저 소재의 적어도 일면에 형성되며 그 표면이 거칠게 형성되는 제1금속층과, 상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층과, 상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 금 또는 금 합금으로 이루어지는 제3금속층과, 상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 은 또는 은 합금으로 이루어지는 제4금속층을 구비할 수 있다.
또한 본 발명의 다른 일 실시예에 따른 리드 프레임은, 기저 소재와, 상기 기저 소재의 적어도 일면에 형성되며 그 표면이 거칠게 형성되는 구리 또는 구리 합금으로 이루어지는 제1금속층과, 상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 니켈 또는 니켈 합금으로 이루어지는 제2금속층과, 상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 팔라듐 또는 팔라듐 합금으로 이루어지는 제3금속층과, 상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 금 또는 금 합금으로 이루어지는 제4금속층과, 상기 제4금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 은 또는 은 합금으로 이루어지는 제5금속층을 구비할 수 있다.
또한 본 발명의 또 다른 일 측면에 따른 리드 프레임은, 표면이 거칠게 형성된 기저 소재와, 상기 기저 소재의 적어도 일면에 형성되는 제1금속층과, 상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층과, 상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 금 또는 금 합금으로 이루어지는 제3금속층과, 상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며 은 또는 은 합금으로 이루어지는 제4금속층을 구비할 수 있다.
본 발명의 일 측면에 따른 리드 프레임은 구리 와이어와의 본딩성이 우수하고, 에폭시의 블리딩 현상을 효과적으로 억제할 수 있으며, 제조 단가를 효과적으로 낮출 수 있다.
또한, 본 발명의 다른 일 측면에 따른 반도체 패키지는 상기의 리드 프레임을 구비함으써, 높은 신뢰성을 가지면서도 제조 단가를 효과적으로 낮출 수 있다.
도 1은 일반적인 리드 프레임의 개략적인 평면도이다.
도 2는 종래의 리드 프레임의 일례를 개략적으로 도시한 단면도이다.
도 3은 종래의 리드 프레임의 다른 일례를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 리드 프레임의 일부분에 대한 개략적인 단면도이다.
도 5는 도 4의 V부분을 개략적으로 확대하여 도시한 도면이다.
도 6은 도 4의 리드 프레임의 개략적인 단면도이다.
도 7은 도 4의 리드 프레임을 구비하는 반도체 패키지의 개략적인 단면도이다.
도 8은 본 발명의 다른 일 측면에 따른 리드 프레임의 개략적인 단면도이다.
도 9는 도 8의 리드 프레임을 구비한 반도체 패키지의 개략적인 단면도이다.
도 10은 도 9의 X부분을 개략적으로 확대하여 도시한 도면이다.
도 11은 본 발명의 또 다른 일 측면에 따른 리드 프레임의 개략적인 단면도이다.
이하 도면을 참조하여 본 발명의 일 실시예에 따른 리드 프레임에 대해 설명한다.
도 4는 본 발명의 일 실시예에 따른 리드 프레임의 일부분에 대한 개략적인 단면도이며, 도 5는 도 4의 V부분을 개략적으로 확대하여 도시한 도면이며, 도 6은 도 4의 리드 프레임의 개략적인 단면도이다.
도 4 내지 도 6을 참조하면, 본 실시예에 따른 리드 프레임(3)은 기저 소재(100), 제1금속층(200), 제2금속층(300), 제3금속층(400), 제4금속층(500)을 구비한다.
기저 소재(100)은 제1 내지 제4금속층(200,300,400,500)이 도금되는 기저 소재(100)로서 다이 패드부(110)와 리드부(120)를 구비하며, 도 1에 도시된 바와 같은 형태의 평면적 형상을 가질 수 있다. 기저 소재(100)은 구리 또는 구리 합금 소재로 이루어질 수 있다.
제1금속층(200)은 기저 소재(100)의 표면에 형성되며 그의 표면에는 거칠기가 형성된다. 제1금속층(200)은 니켈 또는 니켈 합금, 혹은 또는 구리 합금으로 이루어질 수 있으며, 그 두께는 5 내지 50 ㎛ 정도로 형성될 수 있다. 제1금속층(200)을 형성하는 방법으로는 기저 소재(100)을 금속 이온 용액조에서, 고전류 밀도를 인가하여 단시간에 전해 도금하는 방법이 사용될 수 있다.
제1금속층(200)은 니켈 소재로 형성될 수 있는데, 이러한 니켈 소재의 제1금속층(200)을 형성하는 방법으로는 본 출원인에 의한 등록특허 제10-0819200호에 기재된 방법을 사용할 수 있다.
제1금속층(200)은 구리 소재로도 형성될 수 있으며, 이에 대해서는 이하에서 설명한다.
도 5를 참조하면 제1금속층(200)은 표면이 거칠게 형성된 씨드층(seed layer-202)과, 상기 씨드층(202)을 덮는 보호층(204)을 구비한다.
씨드층(202)은 황산 구리 용액 속에서 전해 도금법으로 형성되는데, 15 A/dm2 (ASD) 이상의 고전류 밀도로, 5초 내지 20초로 동안 급속하게 성장된다. 이와 같이 고전류 밀도로 단시간에 급속하게 성장된 씨드층(202)은 노듈(nodule)이 형성되어 표면이 거칠어진다.
이하에서는 제1금속층(200)을 형성하는 방법을 더욱 구체적으로 설명한다.
씨드층(202)을 형성하기 위하여 사용되는 황산 구리 용액은 황산(CuSO4)과 황산 구리 5 수화물(CuSO4?5H2O)을 포함한다. 황산 구리 용액에 포함되는 황산과 황산 구리 5 수화물(CuSO4 ?5H2O)의 농도는 10g/l 내지 30g/l의 값을 가지는 것이 바람직하다.
황산 구리 수화물(CuSO4?5H2O)의 농도가 10g/l 보다 작을 경우, 황산 구리 이온이 부족하여 씨드층(202)의 전해 도금 공정 시간이 늘어나 전류 밀도를 증가시켜야 한다. 이 경우 씨드층(202)의 성장이 불안정하여 씨드층(202)과 기저 소재(100)와의 접합성이 감소될 수 있다. 반면 황산 구리 수화물(CuSO4?5H2O)의 농도가 30g/l 보다 클 경우 씨드층(202)이 과다하게 성장하여 스머트(smut)가 발생할 수 있다. 이러한 스머트는 씨드층(202)이 기저 소재(100)로부터 벗겨지거나 그 표면이 벗겨지는 필링(peeling) 현상을 유발할 수도 있다. 또한 황산 구리 수화물(CuSO4?5H2O)의 농도가 30g/l 보다 크면, 러프 씨드층(202)이 과도하게 성장하여 버(Burr)가 형성될 수도 있다. 그러므로 황산 구리 수화물(CuSO4?5H2O)의 농도는 10g/l 내지 30g/l의 값을 가지는 것이 바람직하다.
황산의 농도는 20ml/l 내지 60ml/l의 값을 갖도록 한다. 황산의 농도가 20ml/l 보다 작을 경우 전도성 염이 부족하여, 씨드층(202)에서 전류가 집중되는 부분이 타서 검게 변할 수 있다. 이러한 씨드층(202)은 요구되는 표면 거칠기를 갖지 못하며 전도도도 감소될 수 있다. 반면, 황산의 농도가 60ml/l 보다 클 경우 전도성 염이 지나치게 많이 분포하여 도금층이 광택을 가지게 되므로, 소정의 거칠기를 갖는 씨드층(202)을 형성하기 어렵다. 그러므로 황산의 농도는 20 ml/l 내지 60 ml/l 이하인 것이 바람직하다.
한편, 씨드층(202)을 전해 도금법으로 형성 시 공정 시간은 5초 내지 20초으로 함은 앞서 설명한 바와 같은데, 이는 공정 시간이 5초 미만이면 씨드층(202)과 기저 소재(100)과의 접착성이 떨어지고, 공정 시간이 20초를 초과하는 경우 씨드층(202)의 표면이 벗겨지는 필링(peeling)이 발생하기 때문이다.
씨드층(202)이 가지는 표면 거칠기(the average surface roughness:Ra)는 0.1 내지 0.5 마이크로미터인 것이 바람직하다.
씨드층(202)의 표면 거칠기가 0.1 마이크로미터보다 작으면 표면의 요철이 너무 작아 씨드층(202)의 상측에 형성될 보호층(204)의 요철 및 후속적으로 형성되는 도금층의 요철이 작아지기 때문에 몰딩부와의 인터로킹이 효과가 저하될 수 있다. 반면, 씨드층(202)의 표면 거칠기가 0.5 마이크로미터보다 클 경우 씨드층(202)이 불안정하여 일부가 벗겨지는 필링(peeling)현상 또는 탈락 현상이 발생한다. 그러므로 씨드층(202)의 표면 거칠기는 0.1 마이크로미터 내지 0.5 마이크로미터인 것이 바람직하다.
보호층(204)은 씨드층(202)의 표면에 형성되며, 씨드층(202)에 비해 저 전류 밀도 및 저속의 전해 도금법으로 형성될 수 있다. 보호층(204)은 구리, 니켈, 팔라듐, 은, 금을 포함한 다양한 금속 소재 또는 이를 포함한 합금 소재 등으로 형성될 수 있으며, 특히 씨드층(202)과 동일한 금속 소재로 형성될 수 있다. 보호층(204)을 씨드층(202)과 동일한 금속 소재로 형성하는 경우, 동일한 금속 수용액 조에서 씨드층(202) 상에서 저 전류 밀도로 계속해서 도금하면 된다. 예컨대 기저 소재(100)에 니켈 소재의 씨드층(202)을 형성한 경우에 보호층(204)은 니켈 소재의 씨드층(202)상에 니켈을 저전류 밀도로 계속해서 도금하여 형성될 수 있고, 기저 소재(100)에 구리 소재의 씨드층(202)을 형성한 경우에는 구리를 저 전류 밀도로 계속해서 도금함으로써 형성될 수도 있다. 이와 같이 보호층(204)을 씨드층(202)과 동일한 금속 소재로 형성할 경우, 씨드층(202)과 보호층(204) 사이의 결합력이 우수하며, 제조 공정이 단순하여 신속하게 제1도금층(200)을 형성할 수 있다.
보호층(204)의 두께는 0.125 ㎛ 내지 1.0 ㎛으로 형성된다. 보호층(204)의 두께가 0.125 ㎛ 미만이면 씨드층(202)의 밀착력에 대한 보완이 부족할 수 있는 반면, 보호층(204)의 두께가 1.0 ㎛를 초과하면 보호층(204)의 표면 거칠기가 감소될 수 있다. 그러므로 보호층(204)의 두께는 0.125 ㎛ 내지 1.0 ㎛ 인 것이 바람직하다.
보호층(204)은 씨드층(202)의 표면에 얇게 형성되므로, 그의 표면에도 씨드층(202)의 표면 거칠기가 반영될 수 있다. 즉, 보호층(204)의 표면에도 씨드층(202)의 표면에 대응되는 표면 거칠기가 형성되며, 그 거칠기는 씨드층(202)의 거칠기와 유사하게 0.1 마이크로미터 내지 0.5 마이크로미터 정도로 형성될 수 있다.
한편, 씨드층(202)은 고전류에서 급속한 성장을 통해서 형성되므로, 피도금체와 밀착력이 다소 저하되거나 씨드층(202)의 일부가 탈락될 수 있다. 그러나 본 실시예에서는 보호층(204)이 씨드층(202)의 표면에 형성되어 씨드층(202)의 밀착력이 약한 부분을 보완해 주므로, 씨드층(202)의 밀착력이 효과적으로 향상될 수 있다. 따라서 씨드층(202)은 피도금체, 즉 기저 소재(100)에 안정적으로 고정될 수 있다. 또한 보호층(204)은 이물질이 씨드층(202)으로 침입하는 것을 방지하는 역할도 할 수 있다.
이와 같이 제1금속층(200)의 씨드층(202)의 밀착력은 보호층(204)에 의해서 보완되므로 제1금속층(200)은 전체적으로 기저 소재(100)에 안정적으로 고정될 수 있다. 또한 제1금속층(200)은, 기저 소재(100)으로부터 단번에 형성되어 표면 거칠기를 가지는 도금층에 비해서 유연성이 뛰어나 와이어 본딩 공정에 있어서 와이어의 본딩력을 더욱 향상시킬 수 있다.
제2금속층(300)은 제1금속층(200)의 표면에 형성되며, 그의 표면도 제1금속층(200) 표면의 거칠기가 반영되어 거칠게 형성된다. 제2금속층(300)은 팔라듐 또는 팔라듐 합금 소재로 전해 도금함으로써 형성될 수 있으며, 그 두께는 도금층의 안정성, 소재의 가격 및 표면 거칠기를 고려하여 0.1 ㎛ 내지 3 ㎛ 정도로 이루어지는 것이 바람직하다. 제2금속층(300)이 팔라듐 합금으로 이루어지는 경우, 팔라듐에 첨가될 수 있는 금속으로는 금, 은, 니켈, 구리 , 코발트, 몰리브덴 등이 있으며, 첨가되는 금속의 총 분율은 40% 이내의 범위로 제한되는 것이 바람직하다.
제3금속층(400)은 제2금속층(300)의 표면에 형성되며, 그의 표면도 제2금속층(300) 표면의 거칠기가 반영되어 거칠게 형성된다. 제3금속층(400)은 금 또는 금 합금 소재로 전해 도금함으로써 형성될 수 있으며, 그 두께는 도금층의 안정성, 소재의 가격 및 표면 거칠기를 고려하여 0.1 ㎛ 내지 2 ㎛로 이루어지는 것이 바람직하다. 제3금속층(400)이 금 합금으로 이루어지는 경우, 금에 첨가될 수 있는 금속으로는 팔라듐, 은, 니켈, 구리 , 코발트, 몰리브덴 등이 있으며, 첨가되는 금속의 총 분율은 40% 이내의 범위로 제한되는 것이 바람직하다.
제4금속층(500)은 제3금속층(400)의 표면에 형성되어 리드 프레임(3)의 최외각 금속층을 이루며, 그의 표면에도 제3금속층(400) 표면의 거칠기가 반영되어 거칠기가 형성된다. 제4금속층(500)은 은 또는 은 합금 소재로 전해 도금에 함으로써 형성될 수 있으며, 그 두께는 도금층의 안정성, 소재의 가격 및 표면 거칠기를 고려하여 0.05 ㎛ 내지 2 ㎛로 이루어지는 것이 바람직하다.
제4금속층(500)은 은 또는 은의 합금으로 형성되어 비교적 무른 물성을 가지므로 경질의 구리 와이어가 효과적으로 부착될 수 있다. 또한 제4금속층(500)의 표면에는 거칠기가 형성되어 있어 구리 와이어와의 접촉 면적이 크므로 구리 와이어의 본딩력이 더욱 향상될 수 있다.
또한 본 실시예에서는 제4금속층(500)을 0.05 ㎛ 내지 2 ㎛로 얇게 형성할 수 있으므로 은 원자의 확산이 효과적으로 감소될 수 있다. 따라서 리드부(120)와 다이 패드부(110) 사이의 절연이 효과적으로 유지될 수 있다.
또한 도 2에 도시된 리드 프레임(1)의 최외각층은 금 층인데 반해, 본 실시예에 따른 리드 프레임의 최외각층을 이루는 제4금속층(500)이 금보다 활성이 큰 은을 포함하므로 에폭시가 도포될 경우, 에폭시의 블리딩 현상이 효과적으로 감소될 수 있다.
에폭시의 블리딩 현상을 감소시키기 위해서는 제4금속층(500)에 함유되는 은의 분율을 확보할 필요가 있으므로, 제4금속층(500)을 은 합금으로 형성하는 경우, 첨가되는 금속의 총 분율은 40%를 넘지 않는 것이 바람직하다. 제4금속층(500)을 이루는 은 합금에 첨가될 수 있는 금속으로는 금, 팔라듐, 니켈, 구리, 코발트, 몰리브덴 등이 있다. 제4금속층(500)을 은과 금의 합금으로 형성할 경우, 연성 및 내식성을 향상시킬 수 있다.
상술한 바와 같이, 본 실시예에 따른 리드 프레임(3)은 구리 재질의 본딩 와이어의 접착성이 우수하고, 다이 어태칭 공정 시에 에폭시의 블리딩 현상을 효과적으로 억제할 수 있다. 또한 최외각 도금층을 은을 포함하는 소재로 형성함으로써 금 도금층의 두께를 감소시킬 수 있어 고가의 금의 사용량을 감소시킬 수 있다. 즉 본 실시예에 따른 리드 프레임의 제조 단가를 더욱 낮출 수 있다.
한편, 도 6을 참조하면 제4금속층(500)의 표면의 적어도 일부, 예컨대 다이 패드부(110)에는 유기 피막층(600)이 코팅될 수 있다. 유기 피막층(600)은 유기물을 포함하여 이루어지며, 다이 어태칭 공정에서의 에폭시의 블리딩 현상을 더욱 효과적으로 억제해주는 역할을 할 수 있다.
도 7은 본 실시예에 따른 리드 프레임(3)을 구비하는 반도체 패키지(4)의 일례를 개략적으로 도시한 것으로, 도 7을 참고하면 본 실시예에 따른 반도체 패키지(4)는 도 6에 도시된 리드 프레임(3)의 다이 패드부(110)에 에폭시(650)로 반도체 다이(700)를 접착한 다음, 구리 재질의 본딩 와이어(800)로 반도체 다이(700)와 리드부(120)를 전기적으로 연결함으로써 구성됨을 알 수 있다. 반도체 다이(700)와 본딩 와이어(800)는 몰드(900)에 의해서 밀봉될 수 있다.
본 실시예의 반도체 패키지(4)는 앞서 살펴본 바와 같이, 반도체 다이(700)를 리드 프레임(3)에 접착할 때 에폭시(650)의 블리딩이 효과적으로 억제될 수 있고, 본딩 와이어(800)의 본딩력이 크기 때문에 높은 신뢰성을 가진다.
또한 리드 프레임(3)의 표면에 형성된 거칠기로 인하여 리드 프레임(3)과 몰드(900) 사이의 밀착성도 우수하다. 따라서 몰드(900) 계면에서의 분리 및 이물질의 침투가 효과적으로 억제될 수 있다.
다음으로 본 발명의 다른 일 실시예에 따른 리드 프레임 및 이를 구비하는 반도체 패키지에 대해서 설명한다.
도 8은 본 발명의 다른 일 측면에 다른 리드 프레임의 개략적인 단면도이며, 도 9는 도 8의 리드 프레임을 구비한 반도체 패키지의 개략적인 단면도이며, 도 10은 도 9의 X부분을 개략적으로 확대하여 도시한 도면이다.
도 8을 참조하면 본 실시예에 따른 리드 프레임(5)은 기저 소재(100), 제1금속층(210), 제2금속층(220), 제3금속층(310), 제4금속층(410) 및 제5금속층(510)을 구비한다.
제1금속층(210)은 기저 소재(100)의 적어도 일면에 형성되며, 그 표면에 거칠기가 형성된다. 제1금속층(210)은 구리 또는 구리 합금으로 이루어지며, 도 4 내지 도 6에 도시된 리드 프레임(3)의 제1금속층(200)이 구리 또는 구리 합금으로 이루어진 것과 실질적으로 동일하다. 제1금속층(210)은 도 10에 도시된 바와 같이 고 전류 밀도로 급속하게 형성되는 씨드층(212)과 그 위에 형성되는 보호층(214)을 구비하여 이루어질 수 있다.
제2금속층(220)은 제1금속층(210)의 표면에 형성되며, 니켈 또는 니켈 합금으로 이루어진다. 제2금속층(220)은 전해 도금에 의해서 형성되며, 제1금속층(210)의 표면의 거칠기에 대응되는 표면 거칠기를 가진다. 제2금속층(220)의 두께는 도금층의 안정성, 표면 거칠기 및 소재의 가격을 고려하여 적절한 두께로 형성될 수 있다. 예컨대 제2금속층(220)의 두께는 0.1 내지 2 ㎛ 정도일 수 있다.
제3금속층(310)은 제2금속층(220)의 표면에 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어진다. 제3금속층(310)은 전해 도금에 의해서 형성되며, 제2금속층(220)의 표면의 거칠기에 대응되는 표면 거칠기를 가진다. 제3금속층(310)의 두께는 도금층의 안정성, 표면 거칠기 및 소재의 가격을 고려하여 적절한 두께로 형성될 수 있다. 예컨대 제3금속층(310)의 두께는 0.05 내지 2 ㎛ 정도일 수 있다.
제4금속층(410)은 제3금속층(310)의 표면에 형성되며, 금 또는 금 합금으로 이루어진다. 제4금속층(410)은 전해 도금에 의해서 형성되며, 제3금속층(310)의 표면의 거칠기에 대응되는 표면 거칠기를 가진다. 제4금속층(410)의 두께는 도금층의 안정성, 표면 거칠기 및 소재의 가격을 고려하여 적절한 두께로 형성될 수 있다. 예컨대 제4금속층(410)의 두께는 0.001 내지 1 ㎛ 정도일 수 있다.
제5금속층(510)은 제4금속층(410)의 표면에 형성되며, 은 또는 은 합금으로 이루어진다. 제5금속층(510)은 전해 도금에 의해서 형성되며, 제4금속층(410)의 표면의 거칠기에 대응되는 표면 거칠기를 가진다. 제5금속층(510)의 두께는 도금층의 안정성, 표면 거칠기 및 소재의 가격을 고려하여 적절한 두께로 형성될 수 있다. 예컨대 제5금속층(510)의 두께는 0.05 내지 2 ㎛ 정도일 수 있다.
한편, 제5금속층(510)의 적어도 일부, 예컨대 다이 패드부(110)에도 유기 피막층(600)이 형성될 수 있다.
본 실시예에 따른 리드 프레임(5)도 도 4 내지 도 6에 도시된 리드 프레임(3)과 마찬가지로 구리 소재의 본딩 와이어의 접착성이 우수하고, 에폭시의 블리딩 현상이 감소될 수 있는 장점을 가진다.
본 실시예에 따른 리드 프레임(3,5)은 QFN(Quad Flat Non-leaded) 타입, BGA(Ball Grid Array) 타입 등 다양한 형태의 반도체 패키지의 제조에 사용될 수 있다. 즉, 도 9에 도시된 바와 같이 본 실시예의 리드 프레임(3,5)은 솔더 볼(950)을 구비하는 BGA 타입의 반도체 패키지(6)에도 적용이 가능하다.
다음으로 본 발명의 또 다른 일 실시예에 따른 리드 프레임에 대해 도면을 참조하여 설명한다.
도 11은 본 발명의 또 다른 일 실시예에 따른 리드 프레임의 일부분에 대한 개략적인 단면도이다.
도 11을 참조하면 본 실시예에 따른 리드 프레임(7)은 기저 소재(100), 제1 내지 제4금속층(200,300,400,500)을 구비한다.
본 실시예의 기저 소재(100)는 상술한 실시예에 따른 리드 프레임(3,5)과는 달리 표면에 거칠기가 형성된다. 기저 소재(100)의 표면 거칠기는 상술한 실시예의 제1금속층(200,210)과 마찬가지로 0.1 내지 0.5 마이크로미터 정도로 형성될 수 있다. 기저 소재(100)의 표면에 거칠기를 형성하기 위한 방법으로, 기계적 연마 방법 또는 화학적 에칭 방법이 사용될 수 있다.
제1 내지 제4금속층(200,300,400,500)은 기저 소재(100) 상에 적층되는 순서대로 니켈 또는 니켈 합금층, 팔라듐 또는 팔라듐 합금층, 금 또는 금 합금층, 은 또는 은 합금층일 수 있다. 각각의 금속층은 그 아래 위치한 금속층의 표면 거칠기에 대응되는 표면 거칠기를 가질 수 있도록 적절한 두께로 전해 도금된다. 한편, 제1금속층(200)은 니켈 또는 니켈 합금층 대신 구리 또는 도금층으로 형성될 수도 있다.
본 실시예의 리드 프레임(7)은 기저 소재(100) 자체에 표면 거칠기가 형성되어 있으므로 제1금속층(200)은 저 전류 밀도를 이용한 통상의 도금으로 형성될 수 있다.
본 실시예의 리드 프레임(7)도 표면에 은 또는 은 합금층이 배치되며, 그 표면에 거칠기가 형성되므로 상술한 실시예에 따른 리드 프레임(3,5)과 마찬가지로 구리 소재의 본딩 와이어의 접착성이 우수하고, 에폭시 블리딩이 감소될 수 있는 효과를 가진다.
이상 본 발명의 일부 실시예에 따른 리드 프레임 및 반도체 패키지에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며 다양한 형태로 구체화될 수 있다.
예를 들어 도 4 내지 도 6에 도시된 리드 프레임(3)의 경우, 제1금속층(200)을 형성하기 위하여 고전류 밀도로 씨드층(202)을 형성하고 그 위에 보호층(204)을 성장시키는 것으로 설명하였으나, 제1금속층(200)은 고전류 밀도로 계속적으로 도금함으로써 보호층(204)없이 단번에 형성될 수도 있다. 즉 제1금속층(200)은 씨드층(202) 및 보호층(204)으로 이루어지는 적층적 구조가 아니라 일체로 형성되는 단일의 구조로 이루어질 수도 있다.
또한 도면에서는 기저 소재(100)의 양면에 복수의 금속층이 형성되는 것으로 설명하였으나, 복수의 금속층은 기저 소재(100)의 일면에만 형성될 수도 있다.
이외에도 본 발명은 다양한 형태로 구체화될 수 있음은 물론이다.
1,2,3,5,7 ... 리드 프레임 4,6 ... 반도체 패키지
100 ... 기저 소재 200 ... 제1금속층
300 ... 제2금속층 400 ... 제3금속층
500 ... 제4금속층 700 ... 반도체 다이
800 ... 본딩 와이어

Claims (14)

  1. 기저 소재와,
    상기 기저 소재의 적어도 일면에 형성되며, 그 표면이 거칠게 형성되는 제1금속층과,
    상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층과,
    상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 금 또는 금 합금으로 이루어지는 제3금속층과,
    상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 은 또는 은 합금으로 이루어지는 제4금속층을 구비하는 리드 프레임.
  2. 제1항에 있어서,
    상기 제4금속층은,
    은과 금의 합금으로 이루어지는 리드 프레임.
  3. 제1항에 있어서,
    상기 제1금속층은,
    구리 또는 니켈을 포함하는 소재로 이루어지는 리드 프레임.
  4. 제1항에 있어서,
    상기 제1금속층은,
    표면이 거칠게 형성되는 씨드층과,
    상기 씨드층의 표면에 형성되며, 상기 씨드층과 동일한 소재로 이루어지는 보호층을 구비하는 리드 프레임.
  5. 제1항에 있어서,
    상기 제4금속층의 표면의 적어도 일부에 코팅되는 유기 피막층을 더 구비하는 리드 프레임.
  6. 리드부와 다이 패드부를 구비하는 기저 소재;
    상기 기저 소재의 적어도 일면에 형성되며, 그 표면이 거칠게 형성되는 제1금속층;
    상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층;
    상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 금 또는 금 합금으로 이루어지는 제3금속층; 및
    상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 은 또는 은 합금으로 이루어지는 제4금속층을 구비하는 리드 프레임과,

    상기 다이 패드부에 배치되는 반도체 다이와,

    상기 반도체 다이와 상기 리드부를 전기적으로 연결하는 구리를 포함하는 소재로 이루어진 본딩 와이어를 구비하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 반도체 다이는,
    상기 리드 프레임에 에폭시로 접착되는 반도체 패키지.
  8. 제7항에 있어서,
    상기 리드 프레임은,
    상기 제4금속층의 표면에 코팅되는 유기 피막층을 더 구비하는 반도체 패키지.
  9. 제6항에 있어서,
    상기 제4금속층은,
    은과 금의 합금으로 이루어지는 반도체 패키지.
  10. 제6항에 있어서,
    상기 제1금속층은,
    구리 또는 니켈을 포함하는 소재로 이루어지는 반도체 패키지.
  11. 제6항에 있어서,
    상기 제1금속층은,
    표면이 거칠게 형성되는 씨드층과,
    상기 씨드층의 표면에 형성되며, 상기 씨드층과 동일한 소재로 이루어지는 보호층을 구비하는 반도체 패키지.
  12. 기저 소재와,
    상기 기저 소재의 적어도 일면에 형성되며, 그 표면이 거칠게 형성되는 구리 또는 구리 합금으로 이루어지는 제1금속층과,
    상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 니켈 또는 니켈 합금으로 이루어지는 제2금속층과,
    상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어지는 제3금속층과,
    상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 금 또는 금 합금으로 이루어지는 제4금속층과,
    상기 제4금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 은 또는 은 합금으로 이루어지는 제5금속층을 구비하는 리드 프레임.
  13. 다이 패드부와 리드부를 구비하는 기저 소재;
    상기 기저 소재의 적어도 일면에 형성되며, 그 표면이 거칠게 형성되는 구리 또는 구리 합금으로 이루어지는 제1금속층;
    상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 니켈 또는 니켈 합금으로 이루어지는 제2금속층;
    상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어지는 제3금속층;
    상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 금 또는 금 합금으로 이루어지는 제4금속층; 및
    상기 제4금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 은 또는 은 합금으로 이루어지는 제5금속층을 구비하는 리드 프레임과,
    상기 다이 패드부에 배치되는 반도체 다이와,
    상기 반도체 다이와 상기 리드부를 전기적으로 연결하는 구리를 포함하는 소재로 이루어진 본딩 와이어를 구비하는 반도체 패키지.
  14. 표면이 거칠게 형성된 기저 소재와,
    상기 기저 소재의 적어도 일면에 형성되는 제1금속층과,
    상기 제1금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 팔라듐 또는 팔라듐 합금으로 이루어지는 제2금속층과,
    상기 제2금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 금 또는 금 합금으로 이루어지는 제3금속층과,
    상기 제3금속층의 표면에 형성되어 그의 표면에도 거칠기가 형성되며, 은 또는 은 합금으로 이루어지는 제4금속층을 구비하는 리드 프레임.
KR1020110002890A 2011-01-11 2011-01-11 반도체 패키지 KR101802850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110002890A KR101802850B1 (ko) 2011-01-11 2011-01-11 반도체 패키지
US13/347,915 US8937378B2 (en) 2011-01-11 2012-01-11 Lead frame and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110002890A KR101802850B1 (ko) 2011-01-11 2011-01-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20120081519A true KR20120081519A (ko) 2012-07-19
KR101802850B1 KR101802850B1 (ko) 2017-11-29

Family

ID=46454638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110002890A KR101802850B1 (ko) 2011-01-11 2011-01-11 반도체 패키지

Country Status (2)

Country Link
US (1) US8937378B2 (ko)
KR (1) KR101802850B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050089A (ko) * 2013-10-31 2015-05-08 해성디에스 주식회사 발광소자 패키지용 리드 프레임, 리드 프레임의 제조 방법 및 발광소자 패키지의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US10295710B2 (en) * 2012-11-21 2019-05-21 3M Innovative Properties Company Optical diffusing films and methods of making same
US9679832B1 (en) * 2016-07-20 2017-06-13 Stmicroelectronics Sdn Bhd Rough leadframe with a nanolayer of silver
JP6741356B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736716B1 (ja) 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
KR101059361B1 (ko) 2003-01-16 2011-08-24 파나소닉 주식회사 리드 프레임 및 반도체 발광장치
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP4332068B2 (ja) * 2004-05-26 2009-09-16 パナソニック株式会社 リードフレームの製造方法
KR100673951B1 (ko) * 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
CN102150263A (zh) * 2008-11-06 2011-08-10 松下电器产业株式会社 引线、布线部件、封装部件、带有树脂的金属部件和树脂封装半导体装置以及它们的制造方法
KR20100050640A (ko) 2008-11-06 2010-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050089A (ko) * 2013-10-31 2015-05-08 해성디에스 주식회사 발광소자 패키지용 리드 프레임, 리드 프레임의 제조 방법 및 발광소자 패키지의 제조 방법

Also Published As

Publication number Publication date
US8937378B2 (en) 2015-01-20
KR101802850B1 (ko) 2017-11-29
US20120175758A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
KR101113891B1 (ko) 리드 프레임 및 리드 프레임 제조 방법
TWI411081B (zh) 導線架及其製造方法
KR101802851B1 (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
KR101802850B1 (ko) 반도체 패키지
JP5863174B2 (ja) 半導体装置の製造方法
US20040113241A1 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
KR101646094B1 (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
JP2012502462A (ja) リードフレーム及びその製造方法
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
TWI751150B (zh) 引線框架材及其製造方法
TW202036825A (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JPWO2017077903A1 (ja) リードフレーム材およびその製造方法
US8703544B2 (en) Electronic component employing a layered frame
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
US20130098659A1 (en) Pre-plated lead frame for copper wire bonding
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP6366032B2 (ja) リードフレームおよびその製造方法
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
WO2013089376A1 (en) Lead frame and semiconductor package manufactured by using the same
TWM586877U (zh) 高密著性導線架
TW202241634A (zh) 金屬構件
KR20120113467A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant